JPWO2020049731A1

JPWO2020049731A1 - 半導体装置

Info

Publication number: JPWO2020049731A1
Application number: JP2020540980A
Authority: JP
Inventors: 洋志鹿内; 哲鷲谷; 吉江　徹; 徹吉江; 雄季田中; 弘道熊倉
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2018-09-07
Filing date: 2018-09-07
Publication date: 2021-09-09
Also published as: WO2020049731A1

Abstract

互いに対向する第１主面（１１）と第２主面（１２）を有し、第１主面（１１）に測定用パッドが配置された半導体基板（１０）と、第１主面（１１）と第２主面（１２）の少なくともいずれかに配置され、半導体基板（１０）の室温での反り量が３０μｍ〜６０μｍとなるように第１主面（１１）が凹面となる反りを生じさせる応力を半導体基板（１０）に発生させる応力膜（２０）とを備え、半導体基板（１０）と応力膜（２０）との熱膨張係数の差により応力を発生させる。

Description

本発明は、半導体素子を形成した半導体基板を有する半導体装置に関する。

一連の製造プロセスによって半導体基板に半導体素子が形成され、半導体装置が製造される。例えば、シリコン（Ｓｉ）よりもバンドギャップの広い炭化シリコン（ＳｉＣ）の半導体基板（以下、「ＳｉＣ基板」という。）を使用することにより、高耐圧かつ低オン抵抗の半導体装置を実現することができる。

半導体素子の製造プロセスでの加熱処理や半導体基板と半導体基板に積層する半導体層との格子定数の差などに起因して、半導体基板に反りが生じる場合がある。このため、押圧部材を表面に押圧して半導体基板の反りを抑制しながら、測定用プローブを半導体基板の表面に配置された測定用パッドに接触させる方法が開示されている（特許文献１参照。）。

特開２００４−６１３４４号公報

しかしながら、ＳｉＣ基板などの硬度が高い半導体基板では、表面を押圧して反りを制御することが難しい。特に、大口径化した半導体基板では、半導体基板の主面の平坦性を確保することが容易ではない。

このため、半導体基板の表面に形成した測定用パッドにプローブを安定して接触させることができない。また、半導体基板の裏面に電極となる金属膜が配置される縦型の半導体素子を含む半導体装置では、測定時に半導体基板の裏面と半導体装置を搭載するステージとを電気的に接続させる必要があるが、半導体基板が反っていることにより接続が不完全になる。このため、半導体素子をウェハ状態で高精度に測定することが困難である。

上記問題点に鑑み、本発明は、半導体素子のウェハ状態での測定を高精度に行うことのできる半導体装置を提供することを目的とする。

本発明の一態様によれば、互いに対向する第１主面と第２主面を有し、第１主面に測定用パッドが配置された半導体基板と、第１主面と第２主面の少なくともいずれかに配置され、半導体基板の室温での反り量が３０μｍ〜６０μｍとなるように第１主面が凹面となる反りを生じさせる応力を半導体基板に発生させる応力膜とを備え、半導体基板と応力膜との熱膨張係数の差により応力を発生させる半導体装置が提供される。

本発明によれば、半導体素子のウェハ状態での測定を高精度に行うことのできる半導体装置を提供できる。

本発明の第１の実施形態に係る半導体装置の構造を示す模式的な断面図である。本発明の第１の実施形態に係る半導体装置の測定用パッドを示す模式的な断面図である。本発明の第１の実施形態に係る半導体装置の構造を示す模式的な斜視図である。本発明の第１の実施形態に係る半導体装置の測定方法を示す模式図である。本発明の第１の実施形態に係る半導体装置の測定方法を示す他の模式図である。本発明の第１の実施形態に係る半導体装置の測定方法を示す他の模式図である。比較例の半導体装置の測定方法を示す模式図である。本発明の第１の実施形態に係る半導体装置の成膜時の形状の例を示す模式的な断面図である。本発明の第１の実施形態に係る半導体装置の成膜時の形状の他の例を示す模式的な断面図である。本発明の第１の実施形態の変形例に係る半導体装置の構造を示す模式的な断面図である。本発明の第１の実施形態の変形例に係る半導体装置の他の構造を示す模式的な断面図である。本発明の第２の実施形態に係る半導体装置の構造を示す模式的な断面図である。本発明の第２の実施形態に係る半導体装置の第２主面での応力膜の配置の例を示す模式的な平面図である。本発明の第２の実施形態に係る半導体装置の他の構造を示す模式的な断面図である。本発明の第２の実施形態に係る半導体装置の溝の形成方法の例を示す模式図である。本発明の第２の実施形態の変形例に係る半導体装置の構造を示す模式的な断面図である。本発明の第３の実施形態に係る半導体装置の半導体基板の形状を示す模式的な断面図である。本発明の第３の実施形態に係る半導体装置の構造を示す模式的な断面図である。

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各層の厚みの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置などを下記のものに特定するものでない。

（第１の実施形態）
本発明の第１の実施形態に係る半導体装置は、図１に示すように、互いに対向する第１主面１１と第２主面１２を有する半導体基板１０と、半導体基板１０に配置された応力膜２０を備える。応力膜２０は、第１主面１１と第２主面１２の少なくともいずれかに配置され、第１主面１１が凹面となる反りを規定の大きさで生じさせる応力を半導体基板１０に発生させる。

図１に示した半導体装置では、第１主面１１に第１応力膜２１が配置され、第２主面１２に第２応力膜２２が配置されている。以下、第１応力膜２１と第２応力膜２２を総称して応力膜２０という。

半導体基板１０には、例えばトランジスタなどの図示を省略する半導体素子が形成されている。そして、この半導体素子の電気的特性などを測定するための測定用パッドが、半導体基板１０の第１主面１１に形成されている。測定用パッドは、半導体基板１０に形成された半導体素子の電極などに接続している。

例えば、図２に示すように、第１応力膜２１に設けられた開口部において、測定用パッド３０を露出させる。測定用パッド３０にプローブ１００を接触させて、半導体素子の特性が測定される。或いは、第１応力膜２１を突き抜けたプローブ１００を測定用パッド３０と接触させてもよい。

半導体基板１０の反り量Ｃは、図１に示すように、半導体装置を平面に置いたときの、第２主面１２の中央部を基準とする半導体基板１０の外縁の高さである。半導体基板１０の厚さは、反り量Ｃに含まれない。

例えば、室温における半導体装置の反り量Ｃが規定の大きさになるように、半導体基板１０に生じる応力が設定される。以下において、第１主面１１が凹面となる反りの規定の大きさを、反り量Ｃの「規定量」という。例えば、３０μｍ〜６０μｍを反り量Ｃの規定量とする。

図３に、半導体基板１０の第１主面１１が凹面となる反りの発生した半導体装置の斜視図を示す。半導体基板１０は、直径が４〜８インチの円盤形状である。或いは、半導体基板１０の直径は６〜８インチである。図３に示すように、規定量の反りが生じることにより、半導体装置は椀形状である。

半導体基板１０の厚さは、例えば３００μｍ〜１ｍｍ程度である。図１や図３では、半導体基板１０の反った状態をわかりやすく表示するために、半導体基板１０の厚さや直径に対する反り量Ｃの比率を実際よりも大きく示している（以下において同様。）。

図１に示した半導体装置について、測定用パッド３０を用いて、半導体基板１０に形成した半導体素子のウェハ状態での測定が行われる。例えば、図４に示すように、ウェハ状態での測定は、半導体装置をステージ１１０に戴置して行われる。そして、プローブ１００の先端部を測定用パッド３０に接触させる。なお、半導体装置の測定方法を示す図４では、測定用パッド３０の図示を省略している（以下において同様。）。プローブ１００の基端部は、図示を省略した測定装置に接続されている。プローブ１００を介して半導体素子と測定装置を電気的に接続することにより、半導体素子のウェハ状態での測定が行われる。

図４に示すように、ウェハ状態での測定において、第１主面１１のプローブ１００と接触している領域（以下において「測定領域」という。）の下方で、半導体装置がステージ１１０と接触している。このため、プローブ１００と測定用パッド３０を安定して接触させることができる。更に、第２主面１２に電極が配置される縦型の半導体素子が半導体基板１０に形成されている場合に、第２主面１２に配置された電極と測定装置との電気的な接続を、ステージ１１０を介して確実に行える。

また、第１主面１１が凹面であるため、図５や図６に示すように、第１主面１１のいずれの領域が測定領域であっても、測定領域の下方で半導体装置がステージ１１０と接触する。このため、図１に示した半導体装置では、ウェハ状態の測定においては常に、プローブ１００と測定用パッド３０が安定して接続し、半導体装置とステージ１１０とが測定領域の下方で接触する。

なお、反り量Ｃが３０μｍ〜６０μｍ程度と小さいため、半導体基板１０が反っていても真空チャックによって半導体装置がステージ１１０に安定して吸着される。

これに対し、図７に示す比較例の半導体装置のように第１主面１１が凸面になって半導体基板１０が反っている場合には、ウェハ状態での測定において半導体装置の中央部がステージ１１０に接触していない。このため、第２主面１２に配置された電極とステージ１１０との電気的な接続が不安定になる。また、プローブ１００を測定用パッド３０に安定して接触させることができない。したがって、図７に示した半導体装置について、信頼性のある測定結果を得られない。

図１に示した半導体装置では、半導体基板１０と応力膜２０との熱膨張係数の差により、第１主面１１が凹面となる反りを生じさせる応力を半導体基板１０に発生させることができる。

半導体基板１０は、例えばＳｉＣ基板である。ＳｉＣ基板の熱膨張係数は４．２×１０^-6Ｋ^-1程度である。ＳｉＣ基板はシリコン基板よりも硬度が高く、反り量の制御が難しい。図１に示した半導体装置では、応力膜２０を半導体基板１０に配置することにより、反り量Ｃを規定量に制御することが容易である。

半導体基板１０の第１主面１１に配置される第１応力膜２１には、半導体基板１０よりも熱膨張係数の大きい材料が選択される。半導体基板１０がＳｉＣ基板である場合、例えば、熱膨張係数が８．０×１０^-6Ｋ^-1程度のアルミナ（Ａｌ₂Ｏ₃）膜などを１０ｎｍ〜１０μｍ程度の膜厚に形成して、第１応力膜２１として使用する。

半導体基板１０の第２主面１２に配置される第２応力膜２２には、半導体基板１０よりも熱膨張係数の小さい材料が選択される。半導体基板１０がＳｉＣ基板である場合、例えば、熱膨張係数が０．６５×１０^-6Ｋ^-1程度の酸化シリコン（ＳｉＯ₂）膜などを膜厚１０ｎｍ〜１０μｍ程度に形成して、第２応力膜２２として使用する。

なお、半導体基板１０に縦型の半導体素子が形成されている場合、第２主面１２に配置された電極とステージ１１０を電気的に接続するために、第２応力膜２２には金属膜などの導電性材料を使用する。

上記のように選択された第１応力膜２１や第２応力膜２２を半導体基板１０に配置することにより、半導体基板１０と応力膜２０との熱膨張係数の差により、第１主面１１が凹面となる反りを生じさせる応力が半導体基板１０に発生する。このとき、反り量Ｃが所定の規定量になるように、応力膜２０の材料や膜厚が選択される。

図１に示した半導体装置は、例えば以下のように製造される。

先ず、半導体基板１０に半導体素子を形成する。例えば、イオン注入法やプラズマＣＶＤ法、スパッタ法などの製造プロセスを用いて、半導体基板にトランジスタなどを形成する。このとき、半導体基板１０の第１主面１１に、半導体素子の特性を測定するための測定用パッド３０を形成する。

その後、半導体基板１０の第１主面１１に第１応力膜２１を形成し、第２主面１２に第２応力膜２２を形成する。このとき、半導体基板１０に形成された半導体素子の特性に影響しない程度の成膜温度で、第１応力膜２１と第２応力膜２２を形成する。通常、成膜温度は３００℃〜４００℃程度である。

応力膜２０を成膜時の高温状態では、図８に示すように第１主面１１が凸面であるように半導体基板１０が反っている場合や、図９に示すように半導体基板１０にほぼ反りが発生していない場合がある。或いは、規定量を超えた反り量Ｃで第１主面１１が凹面に反っている場合がある。

半導体基板１０に応力膜２０を成膜した後に半導体装置を室温に戻すと、半導体基板１０と応力膜２０との熱膨張係数の差により、半導体基板１０に規定量の反りが生じる。応力膜２０の材料や膜厚を適宜設定することにより、ウェハ状態での測定を行う室温で反り量Ｃが規定量である半導体装置が得られる。

第１主面１１が凹面である半導体装置では、反り量Ｃは３０μｍ〜６０μｍ程度であることが好ましい。反り量Ｃが大きすぎると、測定した後の工程において不具合が生じるおそれがある。また、反り量Ｃの狙いを小さくした場合には、反りが不足して第１主面１１が凸面になる可能性がある。本発明者らが検討を重ねた結果、反り量Ｃは３０μｍ〜６０μｍ程度が好ましいという知見が得られた。

また、第１主面１１に配置される第１応力膜２１の格子定数は、半導体基板１０よりも小さいことが好ましい。そして、第２主面１２に配置される第２応力膜２２の格子定数は、半導体基板１０よりも大きいことが好ましい。つまり、圧縮応力を発生させる第１応力膜２１を第１主面１１に配置し、引っ張り応力を発生させる第２応力膜２２を第２主面１２に配置する。その結果、第１主面１１が凹面になる応力が半導体基板１０に更に生じる。

以上に説明したように、本発明の第１の実施形態に係る半導体装置では、測定用パッド３０の配置された第１主面１１が凹面になり、半導体基板１０に規定量の反りが生じる。このため、プローブ１００を測定用パッド３０に安定して接触させることができ、且つ、測定領域の下方で半導体装置をステージ１１０に接触させることができる。その結果、図１に示した半導体装置によれば、半導体素子のウェハ状態での測定を高精度に行うことができる。

なお、応力膜２０には、ウェハ状態での測定をした後に半導体基板１０から除去できる膜を使用してもよい。これにより、チップ化した半導体装置に不要な膜が残ることや、後工程で応力膜２０が剥離して異物として半導体装置に混入することなどを防止できる。このとき、応力膜２０を半導体基板１０から除去することによって仮に半導体基板１０の反り量Ｃが変化しても、ウェハ状態での測定が終了しているため問題ない。

＜変形例＞
半導体基板１０の一方の主面にのみ応力膜２０を配置することによって反り量Ｃを規定量に設定できるのであれば、半導体基板１０の両方の主面に応力膜２０を配置する必要はない。

このため、反り量Ｃを規定量に設定できるのであれば、図１０に示すように、半導体基板１０の第１主面１１のみに応力膜２０を形成してもよい。即ち、第１主面１１に半導体基板１０よりも熱膨張係数の大きい第１応力膜２１を配置し、第２主面１２には応力膜２０を配置しなくてもよい。或いは、図１１に示すように、第２主面１２に半導体基板１０よりも熱膨張係数の小さい第２応力膜２２を配置し、第１主面１１に応力膜２０を配置しなくてもよい。

（第２の実施形態）
本発明の第２の実施形態に係る半導体装置は、図１２に示すように、半導体基板１０の第２主面１２に溝を形成し、その溝の内部を埋め込んで第２応力膜２２を配置している。その他の構成は、図１に示す第１の実施形態と同様である。

半導体基板１０の第２主面１２に溝を形成することにより、第１主面１１を凹面にする応力を半導体基板１０に生じさせることができる。つまり、図１２に示す半導体装置によれば、半導体基板１０と応力膜２０との熱膨張係数の差による応力と共に、溝を形成したことによる応力を半導体基板１０に発生させることができる。このため、熱膨張係数の差によってのみ反りを生じさせる場合よりも、反り量Ｃを調整しやすい。また、溝の形成によっても半導体基板１０に応力が発生するために、図１に示した半導体装置と比べて、図１２に示す半導体装置では、半導体基板１０と応力膜２０との熱膨張係数の差が小さくてもよい。したがって、応力膜２０に使用できる材料の範囲を拡大できる。

ところで、図１２に示す半導体装置では、溝の外側には第２応力膜２２が配置されていない。このため、ウェハ状態の測定では、半導体基板１０の第２主面１２の露出した部分をステージ１１０に接触させることができる。このため、第２応力膜２２が導電性材料でなくても、第２主面１２に配置された電極とステージ１１０を電気的に接続することができる。

なお、溝の大きさによって半導体基板１０に生じる応力を調整することも可能である。溝を深くしたり幅を広くしたりするほど、溝の内部に配置される第２応力膜２２の量が増大し、応力を大きくすることができる。

なお、例えば図１３に示すように、第２主面１２に格子状に形成した溝の内部に第２応力膜２２を配置することが好ましい。このように第２主面１２の全面に渡って溝を形成することにより、半導体基板１０の全体に応力を均等に発生させることができる。

図１２に示した半導体装置では、第２主面１２に第２応力膜２２を配置すると共に、第１主面１１に第１応力膜２１を配置した。しかし、反り量Ｃを規定量に調整できるのであれば、第１主面１１のみ又は第２主面１２のみに応力膜２０を配置してもよい。例えば、図１４に示すように、半導体基板１０の第２主面１２に第２応力膜２２を配置し、第１主面１１には応力膜２０を配置しなくてもよい。或いは、第１主面１１に第１応力膜２１を配置し、第２主面１２に応力膜２０を配置しない構成でもよい。

なお、図１５に示すように、個々のチップに分割するために半導体基板１０を切断するためのダイスライン５０に溝４０を形成してもよい。これにより、ウェハ状態でチップ領域をそれぞれ測定する場合に、各チップ領域の第２主面１２に配置された電極をステージ１１０と接触させることができる。なお、図１５では、ダイスライン５０よりも幅の狭い溝４０をダイスライン５０よりも深く形成した例を示したが、溝４０の幅とダイスライン５０の幅が同程度であってもよい。

以上に説明したように、第２の実施形態に係る半導体装置によれば、半導体基板１０の主面に溝を形成し、溝の内部に応力膜２０を配置することにより、反り量Ｃのコントロールを容易に行うことができる。他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。

＜変形例＞
図１６に示すように、溝の内部を埋め込んで第２主面１２の全面に第２応力膜２２を配置してもよい。これにより、より大きな応力を半導体基板１０に発生させることができる。例えば、半導体基板１０の硬度が高い場合などに、図１６に示した構造は効果的である。

（第３の実施形態）
本発明の第３の実施形態に係る半導体装置では、図１７に示すように、半導体基板１０の中央部が外縁部よりも薄いように、第２主面１２が研削されている。即ち、中央部から外縁部に向けて半導体基板１０が次第に薄くなり、第２主面１２が凸面になるように半導体基板１０が研削されている。

そして、反り量Ｃを規定量にするために、図１８に示すように、半導体基板１０の第１主面１１に第１応力膜２１が配置され、第２主面１２に第２応力膜２２が配置される。

図１８に示した半導体装置では、反った形状に研削された半導体基板１０に応力膜２０を形成する。このため、反り量Ｃを規定量にするために応力膜２０によって半導体基板１０に生じさせる応力を小さくすることができる。

したがって、図１に示した半導体装置に比べて、図１８に示した半導体装置では、半導体基板１０と応力膜２０との熱膨張係数の差が小さくてもよい。したがって、応力膜２０に使用できる材料の範囲を拡大できる。また、応力が小さいことにより、反りによって半導体基板１０が損傷することを抑制できる。

なお、図１８に示した半導体装置では、半導体基板１０の厚さが中央部と外縁部とで異なる。このため、中央部と外縁部との半導体素子の特性のばらつきが許容範囲に収まるように、半導体基板１０を研削する量を調整する。

また反り量Ｃを規定量にできるのであれば、第１主面１１と第２主面１２のいずれか一方のみに応力膜２０を配置してもよい。また、半導体基板１０の主面に溝を形成して、反り量のコントロールを容易にすることもできる。

（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

例えば、上記では、半導体基板１０がＳｉＣ基板である場合を例示的に説明したが、半導体基板１０が、シリコンやＧａＡｓなどの他の材料の基板であってもよい。

このように、本発明はここでは記載していない様々な実施形態などを含むことはもちろんである。

本発明の半導体装置は、半導体素子が形成された半導体基板を有する半導体装置を製造する製造業を含む電子機器産業に利用可能である。

Claims

互いに対向する第１主面と第２主面を有し、前記第１主面に測定用パッドが配置された半導体基板と、
前記第１主面と前記第２主面の少なくともいずれかに配置され、前記半導体基板の室温での反り量が３０μｍ〜６０μｍとなるように前記第１主面が凹面となる反りを生じさせる応力を前記半導体基板に発生させる応力膜と
を備え、
前記半導体基板と前記応力膜との熱膨張係数の差により前記応力を発生させることを特徴とする半導体装置。
前記第２主面の全面に渡って溝が形成されていることを特徴とする請求項１に記載の半導体装置。
前記溝は、前記半導体基板を切断するためのダイスラインに形成されていることを特徴とする請求項２に記載の半導体装置。
前記溝の内部に前記応力膜が埋め込まれ、前記溝の外側には前記応力膜が配置されていないことを特徴とする請求項２に記載の半導体装置。
前記第２主面が凸面になるように、前記半導体基板の前記第２主面が研削されていること特徴とする請求項１に記載の半導体装置。