JPWO2019159347A1 - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JPWO2019159347A1 JPWO2019159347A1 JP2019571931A JP2019571931A JPWO2019159347A1 JP WO2019159347 A1 JPWO2019159347 A1 JP WO2019159347A1 JP 2019571931 A JP2019571931 A JP 2019571931A JP 2019571931 A JP2019571931 A JP 2019571931A JP WO2019159347 A1 JPWO2019159347 A1 JP WO2019159347A1
- Authority
- JP
- Japan
- Prior art keywords
- port
- ports
- microcomputer
- microcontroller
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 54
- 230000008054 signal transmission Effects 0.000 abstract description 6
- 230000005856 abnormality Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Microcomputers (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
図1は、本発明にかかる電子機器の構成例を示す図である。電子機器1は第1のマイクロコントローラであるマイコン10Aおよび第2のマイクロコントローラであるマイコン10Bを備える。マイコン10Aおよび10Bは、電子機器1を構成する各構成要素(図示せず)または電子機器1の外部の装置といった制御対象を制御する。本実施の形態ではマイコン10Aおよび10Bの両方が1つの電子機器1に搭載される場合について説明を行うが、マイコン10Aおよびマイコン10Bがそれぞれ異なる電子機器に搭載されていてもよい。また、マイコン10Aおよび10Bは通信機能を有し、制御動作に必要な情報などを相互に送受信する。
Claims (8)
- 相互に通信を行う第1のマイクロコントローラおよび第2のマイクロコントローラを備え、
前記第1のマイクロコントローラおよび前記第2のマイクロコントローラのそれぞれは、
信号の送信に使用可能であり、かつ入力ポートとして使用可能な複数の第1のポートと、
信号の受信に使用する第2のポートと、
を備え、
前記複数の第1のポートの中の1つを、信号の送信に使用するポートである送信ポートに設定し、かつ前記複数の第1のポートの残りのポートを入力ポートに設定する、
電子機器。 - 前記第1のマイクロコントローラが備える前記複数の第1のポートと前記第2のマイクロコントローラが備える前記第2のポートとが接続され、前記第2のマイクロコントローラが備える前記複数の第1のポートと前記第1のマイクロコントローラが備える前記第2のポートとが接続される、
請求項1に記載の電子機器。 - 前記第1のマイクロコントローラおよび前記第2のマイクロコントローラは、
他のコントローラとの通信が不可能な状態となった場合、通信ポートの切り替えが可能な状態であれば、送信ポートに設定されている前記第1のポートを入力ポートに設定するとともに、入力ポートに設定されている前記第1のポートの中の1つを送信ポートに設定する、
請求項1または2に記載の電子機器。 - 前記第1のマイクロコントローラおよび前記第2のマイクロコントローラは、
送信ポートに設定されている前記第1のポートを入力ポートに設定した後、入力ポートに設定されている前記第1のポートの中の1つを送信ポートに設定する、
請求項3に記載の電子機器。 - 前記第1のマイクロコントローラおよび前記第2のマイクロコントローラは、
予め定められた回数にわたって連続して通信異常が発生すると、他のコントローラとの通信が不可能な状態と判断する、
請求項3または4に記載の電子機器。 - 前記第1のマイクロコントローラおよび前記第2のマイクロコントローラは、
入力ポートに設定されている前記第1のポートの中に、過去に送信ポートに設定されたことが無いポートが存在する場合、通信ポートの切り替えが可能な状態であると判断する、
請求項3から5のいずれか一つに記載の電子機器。 - 前記第1のマイクロコントローラおよび前記第2のマイクロコントローラは、
入力ポートに設定されている前記第1のポートの中の1つを送信ポートに設定する場合、過去に送信ポートに設定されたことが無いポートを送信ポートに設定する、
請求項3から6のいずれか一つに記載の電子機器。 - 前記第1のマイクロコントローラおよび前記第2のマイクロコントローラは、
通信異常が発生し、かつ通信ポートの切り替えが可能ではない状態の場合、
通信ができない状態となり通信を停止したことをユーザに報知する、
請求項3から7のいずれか一つに記載の電子機器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/005669 WO2019159347A1 (ja) | 2018-02-19 | 2018-02-19 | 電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019159347A1 true JPWO2019159347A1 (ja) | 2020-08-27 |
JP6851513B2 JP6851513B2 (ja) | 2021-03-31 |
Family
ID=67619236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019571931A Active JP6851513B2 (ja) | 2018-02-19 | 2018-02-19 | 電子機器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6851513B2 (ja) |
WO (1) | WO2019159347A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1196034A (ja) * | 1997-09-16 | 1999-04-09 | Anritsu Corp | 現用・予備切替装置及び方法 |
JP2009048409A (ja) * | 2007-08-20 | 2009-03-05 | Canon Inc | インターフェース回路及び該回路を備えた集積回路装置 |
JP2010061606A (ja) * | 2008-09-08 | 2010-03-18 | Nec Corp | Pciカード、マザーボード、pciバスシステム、制御方法、及びプログラム |
JP2015207239A (ja) * | 2014-04-23 | 2015-11-19 | 富士電機株式会社 | 制御システム、制御装置およびプログラム |
JP2017163776A (ja) * | 2016-03-11 | 2017-09-14 | 日立オートモティブシステムズ株式会社 | 制御装置及び複数の演算処理装置における異常通知方法 |
-
2018
- 2018-02-19 WO PCT/JP2018/005669 patent/WO2019159347A1/ja active Application Filing
- 2018-02-19 JP JP2019571931A patent/JP6851513B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1196034A (ja) * | 1997-09-16 | 1999-04-09 | Anritsu Corp | 現用・予備切替装置及び方法 |
JP2009048409A (ja) * | 2007-08-20 | 2009-03-05 | Canon Inc | インターフェース回路及び該回路を備えた集積回路装置 |
JP2010061606A (ja) * | 2008-09-08 | 2010-03-18 | Nec Corp | Pciカード、マザーボード、pciバスシステム、制御方法、及びプログラム |
JP2015207239A (ja) * | 2014-04-23 | 2015-11-19 | 富士電機株式会社 | 制御システム、制御装置およびプログラム |
JP2017163776A (ja) * | 2016-03-11 | 2017-09-14 | 日立オートモティブシステムズ株式会社 | 制御装置及び複数の演算処理装置における異常通知方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6851513B2 (ja) | 2021-03-31 |
WO2019159347A1 (ja) | 2019-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3432184B1 (en) | Intrusion detection device, intrusion detection method, and intrusion detection program | |
JP2005277978A (ja) | 識別番号自動設定方法及び識別番号自動設定装置 | |
JPWO2019159347A1 (ja) | 電子機器 | |
CN111083198B (zh) | 通信链路的切换方法、主域服务器、从域服务器及系统 | |
JP5349816B2 (ja) | 回線監視装置及び回線監視方法 | |
US5784274A (en) | System and method for monitoring errors occurring in data processed by a duplexed communication apparatus | |
JP2002063080A (ja) | インターフェース装置 | |
JP4644847B2 (ja) | 通信装置、経路選択方法及びプログラム | |
US10574514B2 (en) | Duplex control device and duplex system | |
JP6296487B2 (ja) | 断線の検知及び通知機能を有する通信装置 | |
JP6274436B2 (ja) | 二重化制御システム | |
JP7507119B2 (ja) | 端末制御装置、エレベーター制御システム及び通信速度設定方法 | |
JP6234388B2 (ja) | 2重系制御装置 | |
JP7082493B2 (ja) | 火災報知システム及び断線検出方法 | |
JP2003248633A (ja) | 耐障害性環境でバイナリ信号の状態を符号化/復号する方法 | |
JP2009130536A (ja) | 回線接続装置及び通信システム | |
JP5881200B1 (ja) | 通信装置、経路選択方法及びプログラム | |
JP2013164763A (ja) | 二重化システム系切替制御装置 | |
JP6332905B2 (ja) | プラント制御装置 | |
KR101563932B1 (ko) | 이중화 시스템의 이중화 상태 전환 장치 및 방법 | |
JPH05250195A (ja) | 情報処理システムのヘルスチェック制御方式 | |
JP2005078137A (ja) | 条件設定制御盤 | |
JPH11283167A (ja) | 伝送線路断線補償装置およびトンネル防災システム | |
JP2021012517A (ja) | コントローラ冗長化システム及びその制御方法 | |
JP2008211278A (ja) | 遠隔制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6851513 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |