JPWO2019102572A1 - 半導体装置及び半導体部品 - Google Patents

半導体装置及び半導体部品 Download PDF

Info

Publication number
JPWO2019102572A1
JPWO2019102572A1 JP2019507360A JP2019507360A JPWO2019102572A1 JP WO2019102572 A1 JPWO2019102572 A1 JP WO2019102572A1 JP 2019507360 A JP2019507360 A JP 2019507360A JP 2019507360 A JP2019507360 A JP 2019507360A JP WO2019102572 A1 JPWO2019102572 A1 JP WO2019102572A1
Authority
JP
Japan
Prior art keywords
winding
unit
semiconductor device
capacitor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019507360A
Other languages
English (en)
Other versions
JP6732104B2 (ja
Inventor
和之 指田
瑞枝 山地
健一 鈴木
賢一 吉田
伸治 九里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2019102572A1 publication Critical patent/JPWO2019102572A1/ja
Application granted granted Critical
Publication of JP6732104B2 publication Critical patent/JP6732104B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • G01R15/181—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers using coils without a magnetic core, e.g. Rogowski coils
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

半導体装置は、第一電極６１と、第二電極６２と、前記第一電極６１と前記第二電極６２との間で流れる電流を取り囲むようにして設けられた巻線部１０と、前記電流を取り囲むようにして設けられ、前記巻線部１０の終端部で接続されて前記終端部から始端部側に向かって戻る巻戻し線部と、前記巻線部１０又は前記巻戻し線部に接続された積分回路構成部と、を有する半導体層１と、を有している。前記積分回路構成部は、抵抗部１１５、コンデンサ部１２５及びオペアンプ部１３５のいずれか１つ以上を有している。

Description

本発明は、半導体層に巻線部を有する半導体装置及び半導体部品に関する。
従来から、ロゴスキーコイルを利用した電流検出センサが知られている。このロゴスキーコイルはコアレスコイルであり、巻芯と、巻芯に巻かれた巻線と、巻線の終端部に接続され始端部側に戻る巻戻し線とを有している（例えば、特開２０１２−８８２２４号参照）。また、ロゴスキーコイルは積分器に接続され、この積分器によって出力電圧を積分することで測定対象における電流の変化を測定することができる。このようなロゴスキーコイルでは、単位距離あたりの巻数が多ければ多いほど、その感度が高くなる。
他方、半導体装置（例えばスイッチング素子）に流れる電流の変化を検知するセンサが提案されている。しかしながら、従前から存在するセンサでは半導体装置内で流れる電流の変化を十分な精度で検出できず、またセンサも含めて考えると装置全体の大きさが大型化するという問題がある。
本発明は、全体の大きさを小型化でき、かつ精度よく動作を検出できる半導体装置及び半導体部品を提供する。
本発明による半導体装置は、
第一電極と、
第二電極と、
前記第一電極と前記第二電極との間で流れる電流を取り囲むようにして設けられた巻線部と、前記電流を取り囲むようにして設けられ、前記巻線部の終端部で接続されて前記終端部から始端部側に向かって戻る巻戻し線部と、前記巻線部又は前記巻戻し線部に接続された積分回路構成部と、を有する半導体層と、
を備え、
前記積分回路構成部が、抵抗部、コンデンサ部及びオペアンプ部のいずれか１つ以上を有し、
前記抵抗部が、前記巻線部又は前記巻戻し線部に電気的に接続され、
前記コンデンサ部が、前記抵抗部又は外部に設けられた抵抗器に電気的に接続され、
前記オペアンプ部が、前記抵抗部又は外部に設けられた抵抗器と、前記コンデンサ部又は外部に設けられたコンデンサに電気的に接続されてもよい。
本発明による半導体装置において、
前記積分回路構成部は、前記抵抗部を有してもよい。
本発明による半導体装置において、
前記積分回路構成部は、前記コンデンサ部を有してもよい。
本発明による半導体装置において、
前記積分回路構成部は、前記抵抗部及び前記コンデンサ部を有し、
前記抵抗部及び前記コンデンサ部は、外部に設けられたオペアンプに電気的に接続されてもよい。
本発明による半導体装置において、
前記積分回路構成部は、前記抵抗部、前記コンデンサ部及び前記オペアンプ部を有してもよい。
本発明による半導体装置において、
前記巻戻し線部は、前記巻線部内を通過しなくてもよい。
本発明による半導体部品は半導体層を備え、
前記半導体層は、
電流を取り囲むようにして設けられた巻線部と、
前記電流を取り囲むようにして設けられ、前記巻線部の終端部で接続されて前記終端部から始端部側に向かって戻る巻戻し線部と、
前記巻線部又は前記巻戻し線部に接続された積分回路構成部と、を有し、
前記積分回路構成部が、抵抗部、コンデンサ部及びオペアンプ部のいずれか１つ以上を有し、
前記抵抗部が、前記巻線部又は前記巻戻し線部に電気的に接続され、
前記コンデンサ部が、前記抵抗部又は外部に設けられた抵抗器に電気的に接続され、
前記オペアンプ部が、前記抵抗部又は外部に設けられた抵抗器と、前記コンデンサ部又は外部に設けられたコンデンサに電気的に接続されてもよい。
本発明の一態様では、半導体層に巻線部が設けられていることから、半導体装置の製造技術を利用することで巻線部の構成を微細化することができ、単位長さあたりにおいて巻数を増やすことができる。このため、電流の変化を精度よく検出できる。また、このように微細化が可能であることから、巻線部及び巻戻し線部を半導体層に設けても、半導体装置の大きさが大きくなることを防止できる。さらに、本発明の一態様では、積分回路の少なくとも一部が半導体層に形成されているので、全体の構成を小型化することができ、また積分回路の少なくとも一部を巻線部に近接して配置することでノイズの発生を抑制できる。
図１は、本発明の第１の実施の形態で用いられうる半導体装置の平面図である。 図２（ａ）は、本発明の第１の実施の形態で用いられうる半導体装置の縦断面であり、図２（ｂ）は、本発明の第１の実施の形態で用いられうる別の半導体装置の縦断面である。 図３（ａ）は、本発明の第１の実施の形態で用いられうる半導体装置の斜視面であり、図３（ｂ）は、図３（ａ）で示した半導体装置の縦断面図であり、図３（ｃ）は、図３（ａ）で示した半導体装置の平面図である。図３（ａ）では、図３（ｂ）とは異なる縦断面を示すために、図３（ｂ）（ｃ）の右側の部分は示していない。 図４（ａ）は、本発明の第１の実施の形態で用いられうる半導体装置の製造工程を説明するための斜視面であり、図４（ｂ）は、図４（ａ）で示した半導体装置の縦断面図であり、図４（ｃ）は、図４（ａ）で示した半導体装置の平面図である。図４（ａ）では、図４（ｂ）とは異なる縦断面を示すために、図４（ｂ）（ｃ）の右側の部分は示していない。 図５（ａ）は、図４（ａ）から進んだ製造工程を説明するための斜視面であり、図５（ｂ）は、図５（ａ）で示した半導体装置の縦断面図であり、図５（ｃ）は、図５（ａ）で示した半導体装置の平面図である。 図６（ａ）は、図５（ａ）から進んだ製造工程を説明するための斜視面であり、図６（ｂ）は、図６（ａ）で示した半導体装置の縦断面図であり、図６（ｃ）は、図６（ａ）で示した半導体装置の平面図である。 図７（ａ）は、図６（ａ）から進んだ製造工程を説明するための斜視面であり、図７（ｂ）は、図７（ａ）で示した半導体装置の縦断面図であり、図７（ｃ）は、図７（ａ）で示した半導体装置の平面図である。 図８（ａ）は、図７（ａ）から進んだ製造工程を説明するための斜視面であり、図８（ｂ）は、図８（ａ）で示した半導体装置の縦断面図であり、図８（ｃ）は、図８（ａ）で示した半導体装置の平面図である。 図９は、本発明の第１の実施の形態で用いられうるさらに別の半導体装置の縦断面図である。図９では、巻戻し線部が巻線部内を通過することを示すために、縦断面であれば見えない紙面のおもて面側の第二直線部も示している。 図１０は、本発明の第１の実施の形態で用いられうる抵抗部の縦断面図である。 図１１は、本発明の第２の実施の形態で用いられうる半導体装置の平面図である。 図１２は、本発明の第２の実施の形態で用いられうるコンデンサ部の縦断面図である。 図１３は、本発明の第３の実施の形態で用いられうる半導体装置の平面図である。 図１４は、本発明の第４の実施の形態で用いられうる半導体装置の縦断面図である。 図１５は、本発明の第４の実施の形態で用いられうる半導体装置の平面図である。 図１６は、本発明の第５の実施の形態で用いられうる半導体装置の平面図である。 図１７（ａ）は、本発明の第６の実施の形態で用いられうる半導体装置の縦断面であり、図１７（ｂ）は、本発明の第６の実施の形態で用いられうる別の半導体装置の縦断面である。 図１８は、本発明の第７の実施の形態で用いられうる半導体装置の縦断面である。 図１９は、本発明の第７の実施の形態で用いられうる別の態様における半導体装置の縦断面である。 図２０は、本発明の第７の実施の形態で用いられうるさらに別の態様における半導体装置の縦断面である。 図２１（ａ）は、本発明の第８の実施の形態で用いられうる半導体部品及び半導体装置の縦断面であり、図２１（ｂ）は、本発明の第８の実施の形態で用いられうる別の態様における半導体部品及び半導体装置の縦断面である。 図２２は、本発明の第９の実施の形態で用いられうる半導体装置の平面図である。 図２３は、本発明で用いられうる半導体装置の平面図である。
第１の実施の形態
《構成》
本実施の形態で「一方側」とは図２の上方側を意味し、「他方側」とは図２の下方側を意味する。また、図２の上下方向（他方から一方に向かう方向及び一方から他方に向かう方向）を「第一方向」とし、図２の左右方向を「第二方向」とし、図２の紙面表裏方向を「第三方向」とする。第二方向及び第三方向を含む面内方向を「面方向」といい、図２の上方から見た場合を「平面視」という。
図２（ａ）に示すように、本実施の形態の半導体装置１００は、第一電極６１と、第二電極６２と、第一電極６１と第二電極６２との間で流れる電流を取り囲むようにして設けられた巻線部１０と、当該電流を取り囲むようにして設けられ、巻線部１０の終端部で接続されて終端部から始端部側に向かって戻る巻戻し線部５０と、を含む半導体層１（図１も参照）と、を有してもよい。半導体の材料としては、シリコン、炭化珪素、窒化ガリウム等の材料を用いることができる。図２（ａ）に示す態様では、電流が上方から下方に向かって流れている態様を示しているが、あくまでも一例であり、電流は下方から上方に向かって流れるようにしてもよい。
巻線部１０及び巻戻し線部５０はポリシリコン等の半導体材料から形成されてもよいが、これに限られることはなく、銅、アルミ等の金属材料等から形成され、金属膜が巻線部１０及び巻戻し線部５０となってもよい。
巻戻し線部５０は、巻線部１０内を通過しないようにしてもよい。本実施の形態では、図１に示すように、巻戻し線部５０は巻線部１０の周縁外方を取り囲むようにして設けられている。巻線部１０内は酸化膜等の絶縁材料で埋められてもよい（図３に示す後述する第三絶縁膜９３を参照）。
図１では、巻戻し線部５０が巻線部１０内を通過しない態様を用いて説明しているが、これに限られることはなく、図９に示すように、巻戻し線部５０が巻線部１０内を通過する態様を用いてもよい。なお本実施の形態では、図１に示す態様を「疑似的なロゴスキーコイル」と呼び、図９に示す態様を「ロゴスキーコイル」と呼ぶ。図２で「１０，５０」という符号が用いられているが、これらは疑似的なロゴスキーコイルが用いられてもよいし、ロゴスキーコイルが用いられてもよいことを意味している。
図３に示すように、巻線部１０は、巻線方向に沿った第一直線部１１と、第一直線部１１の端部から周縁内方（図３右側）かつ巻線方向に向かって面方向（第二方向及び第三方向を含む方向）で延びた第二直線部１２と、第二直線部１２の端部から一方側から他方側に向かって延びた第三直線部１３と、第三直線部１３の端部から周縁外方（図３左側）かつ巻線方向に直交する方向に向かって面方向で延びた第四直線部１４と、他方側から一方側に向かって第四直線部１４の端部から延びた第五直線部１５とを有してもよい（第一態様）。また、巻線部１０の終端部では、第五直線部１５の端部から周縁外方に向かって面方向で延びた第六直線部１６が設けられ、第六直線部１６の端部と巻戻し線部５０の始端部とが接続されてもよい。巻戻し線部５０は面方向に延びてもよい。
このような態様とは異なり、巻線部１０は、巻線方向に沿った第一直線部１１と、第一直線部１１の端部から周縁内方かつ巻線方向に向かって面方向で延びた第二直線部１２と、他方側から一方側に向かって第二直線部１２の端部から延びた第三直線部１３と、第三直線部１３の端部から周縁外方かつ巻線方向に直交する方向に向かって面方向で延びた第四直線部１４と、一方側から他方側に向かって第四直線部１４の端部から延びた第五直線部１５とを有してもよい（第二態様）。また、巻線部１０の終端部では、第五直線部１５の端部から周縁外方に向かって面方向で延びた第六直線部１６が設けられ、第六直線部１６の端部と巻戻し線部５０の始端部とが接続されてもよい。巻戻し線部５０は面方向に延びてもよい。
なお、後述する製造方法を採用することを考えると、後に述べた第二態様ではなく先に述べた第一態様を採用することで巻戻し線部５０を一方側に位置づけることができ、その結果として製造工程を簡易なものにすることができる点で有益である。
第一電極６１は第一主面に設けられ、第二電極６２は第二主面に設けられてもよい。なお図２では上面が第一主面となり下面が第二主面となっている。また、半導体装置１００は、スイッチング素子であってもよく、例えば縦型ＭＯＳＦＥＴであってもよい。図２（ｂ）に示すように、縦型ＭＯＳＦＥＴに本実施の形態の態様が採用される場合には、第一電極６１がソース電極であり、第二電極６２がドレイン電極であってもよい。そして、疑似的なロゴスキーコイルはソース電極及びドレイン電極の間に流れる電流を取り囲むように設けられてもよい。なお、図２（ｂ）の符号６３はゲート電極である。
図１に示すように、本実施の形態の半導体層１には抵抗部１１５が設けられてもよい。そして、巻線部１０の始端部が半導体層１に形成された抵抗部１１５に接続され、抵抗部１１５は巻線側電極パッド１８に接続されてもよい。そして、巻線側電極パッド１８は外部に設けられたコンデンサ１２０の一端及びオペアンプ１３０の反転入力端子に接続され、巻戻し線部５０の終端部に接続された巻戻し線電極パッド５９がオペアンプ１３０の非反転入力端子に接続されてもよい。なお、コンデンサ１２０の他端はオペアンプ１３０の出力端子に接続されてもよい。図１では後述する抵抗部１１５が模式的に示されている。
図１０に示すように、抵抗部１１５は、巻線部１０に接続される第一抵抗電極部１１８ａと、巻線側電極パッド１８と接続される第二抵抗電極部１１８ｂと、第一抵抗電極部１１８ａと第二抵抗電極部１１８ｂの間に設けられた抵抗体１１７と、抵抗体１１７を覆う絶縁層１１６ａ，１１６ｂと、を有してもよい。第一抵抗電極部１１８ａ及び第二抵抗電極部１１８ｂはポリシリコン等から構成されてもよい。抵抗部１１５は半導体材料だけから構成される必要はなく、金属や絶縁材料も適宜用いることができ、例えば第一抵抗電極部１１８ａ及び第二抵抗電極部１１８ｂは金属から構成されてもよい。抵抗体１１７は例えば酸化ルテニウムやＡｇ／Ｐｄ等から構成されてもよい。なお、抵抗部１１５を形成する際には、例えば抵抗器１１０を生成する技術を利用することもできる。また、抵抗部１１５の抵抗は半導体層１内の不純物濃度を調整することで変更するようにしてもよい。
図１に示すように、巻線部１０は、第二方向に延びたＡ方向巻線部３１と、Ａ方向巻線部３１の端部に接続されるとともに第三方向に延びたＢ方向巻線部３２と、Ｂ方向巻線部３２の端部に接続されるとともに第二方向に延びたＣ方向巻線部３３と、Ｃ方向巻線部３３の端部に接続されるとともに第三方向に延びたＤ方向巻線部３４とを有してもよい。このような態様を採用した場合には、直線形状で各方向巻線部３１−３４を形成することができ、比較的容易に製造することができる点で有益である。本実施の形態では４つの方向巻線部３１−３４を用いて説明するが、これに限られることはなく、３つの方向巻線部によって面方向で三角形状が形成されるようにしてもよいし、５つ以上の方向巻線部によって面方向で多角形状が形成されるようになってもよい。
また、Ａ方向巻線部３１、Ｂ方向巻線部３２、Ｃ方向巻線部３３及びＤ方向巻線部３４の長さは対応してもよい。長さが対応するというのは、Ａ方向巻線部３１、Ｂ方向巻線部３２、Ｃ方向巻線部３３及びＤ方向巻線部３４の各々が、これらＡ方向巻線部３１、Ｂ方向巻線部３２、Ｃ方向巻線部３３及びＤ方向巻線部３４の平均値の±５％以内にあることを意味している。Ａ方向巻線部３１、Ｂ方向巻線部３２、Ｃ方向巻線部３３及びＤ方向巻線部３４の各々に含まれる巻線の数は同数となってもよい。なお、Ａ方向巻線部３１の巻き数は、Ｂ方向巻線部３２、Ｃ方向巻線部３３及びＤ方向巻線部３４の巻き数よりも例えば１つ又は２つ若しくはそれ以上短くなっていてもよい。
上記態様では、線部として「直線部」を用いて説明した。つまり、第一線部の一例として第一直線部１１を用い、第二線部の一例として第二直線部１２を用い、第三線部の一例として第三直線部１３を用い、第四線部の一例として第四直線部１４を用い、第五線部の一例として第五直線部１５を用い、第六線部の一例として第六直線部１６を用いる態様を用いて説明したが、これに限られることはない。各線部は曲線であってもよいし、複数の線部のうちの一部だけが直線部となってもよい。なお、製造工程の容易さからすると、第二線部及び第四線部は直線部となることが有益であり、つまり、第二直線部１２及び第四直線部１４となることが有益である。
また、上記態様では、縦断面で見たときに、第二直線部１２、第三直線部１３、第四直線部１４及び第五直線部１５によって矩形状が形成される態様であったが（図３及び図９参照）、このような態様に限られることはなく、縦断面で見たときに三角形状となってもよいし、より多くの角を有する多角形（五角形状以上）となってもよい。
≪製造方法≫
次に、本実施の形態による半導体装置１００の製造方法の一例について説明する。
ウエハ等の半導体層１の上面に熱酸化膜又はＣＶＤ（Chemical Vapor Deposition）によって酸化膜等からなる第一絶縁膜９１を形成する（図４参照）。なお、第一絶縁膜９１にはレジスト膜も含まれている。
次に、フォトリソグラフィによってトレンチを形成するための領域をパターニングし、その後で、第一絶縁膜９１をドライエッチングする（図４参照）。
次に、第一絶縁膜９１をマスクとして半導体層１をドライエッチングする（図５参照）。エッチングされた側壁のダメージ層をＣＤＥ（Chemical Dry Etching），犠牲酸化膜又はＨ２アニール等によって除去してもよい。
次に、トレンチの内側壁及び内底面に熱酸化膜又はＣＶＤ酸化膜等の第二絶縁膜９２を形成する（図６参照）。なお、第一絶縁膜９１が例えばレジスト膜からなる場合には、このような態様とは異なり、第二絶縁膜９２を形成される前に第一絶縁膜９１が除去され、その後で第二絶縁膜９２が設けられてもよい。
次に、トレンチ内部をポリシリコン等の導電性材料９５で埋め込み、第一絶縁膜９１の上面にもポリシリコン等の導電性材料９５を積み上げるようにする（図７参照）。このようにすることで、第二絶縁膜９２が形成されたトレンチ内及び第一絶縁膜９１上に導電性材料９５が設けられることになる。このときに第一絶縁膜９１に積み上がる導電性材料９５の厚みは例えば０．５μｍ〜２μｍ程であってもよい。
次に、フォトリソグラフィによって巻線部１０及び巻戻し線部５０を形成するためのパターニングを行う（図８参照）。この際、トレンチの内底面及び内側面に残る導電性材料９５の厚みは第一絶縁膜９１に積み上がる導電性材料９５の厚みと同じ厚みとなり、例えば０．５μｍ〜２μｍ程となってもよい。このように同じ厚みとすることで、各直線部１１−１６及び巻戻し線部５０内に流れる電流を一定のものにでき、検出精度を高めることができる点で有益である。
次に酸化膜等の絶縁材料でトレンチ内部を埋め込むとともに、上面にも絶縁材料を積み上げるようにする（図３参照）。より具体的には、ＣＶＤ、ＳＯＧ（Spin on Glass）等で酸化膜等の第三絶縁膜９３で埋め込み、上面にも層間絶縁膜等の第三絶縁膜９３を設ける。
次に、ポリシリコン等の導電性材料９５で形成した巻線部１０の始端部と巻戻し線部５０の終端部の層間絶縁膜等の第三絶縁膜９３にコンタクトホールを開けるためのフォトリソグラフィを行う。その後、ドライエッチングによって層間絶縁膜等の第三絶縁膜９３にコンタクトホールを開け、コンタクトホールを開けた部分に電極用ワイヤ等のＰＡＤとなるメタルを形成し、巻線側電極パッド１８及び巻戻し線電極パッド５９を形成する（図１参照）。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果の一例について説明する。なお、「作用・効果」で説明するあらゆる態様を、上記構成で採用することができる。
本実施の形態のような巻線部１０を採用した場合には、半導体装置１００の製造技術を利用することで巻線部１０の構成を微細化することができ、単位長さあたりにおいて巻数を増やすことができる。このため、電流の変化（半導体装置１００の動作）を精度よく検出できる。また、このように微細化が可能であることから、巻線部１０及び巻戻し線部５０を半導体層１に設けても、半導体装置１００の大きさが大きくなることを防止できる。
また、本実施の形態のように第一電極６１と第二電極６２の配置位置が決まった半導体装置１００において半導体層１に巻線部１０及び巻戻し線部５０を形成することから、測定対象となる第一電極６１と第二電極６２との間に流れる電流に対して、巻線部１０及び巻戻し線部５０を正確に位置づけることができる。また、位置ずれが起こらないので、位置ずれによる影響を受けることもない。このため、バラツキ無く電流の変化を測定することができる。
巻戻し線部５０が巻線部１０内を通過しない態様を採用した場合には、製造工程を容易にすることができる点で非常に有益である。つまり、図９に示すように巻戻し線部５０が巻線部１０内を通過する態様を採用した場合には、巻戻し線部５０を巻線部１０内に形成する工程が煩雑なものとなり、製造コストが上がってしまう。他方、図３乃至図８を用いて説明したように、巻戻し線部５０を巻線部１０内に形成しないようにすることで、格段に製造工程を容易にすることができ、製造コストを低減できる点で有益である。
半導体装置１００がＭＯＳＦＥＴのようなスイッチング素子である場合にはＯＮとＯＦＦを切り替える際に電流が変化することから、本実施の形態における疑似的なロゴスキーコイル及びロゴスキーコイルを採用することは有益である。
図２に示すように、第一電極６１が半導体層１の第一主面に設けられ、第二電極６２が半導体層１の第二主面に設けられる態様を採用した場合には、第一主面と第二主面との間を電流が流れ、この電流を取り囲むようにして巻線部１０及び巻戻し線部５０が設けられることから、前述したような製造方法（図３乃至図８参照）を採用することができる。このため、製造工程を簡易なものにすることができ、量産を考えた場合に現実的な製造方法とすることができる点で有益である。
図３（ａ）（ｂ）に示すように、巻線部１０の第一直線部１１、第二直線部１２及び第六直線部１６と巻戻し線部５０の高さ位置が同じ態様を採用した場合には、図７及び図８に示すように、これらに対して同じ工程を採用することができる点で有益である。つまり、第一絶縁膜９１の上面に導電性材料９５を積み上げ（図７参照）、導電性材料９５をエッチングすることで生成することができる（図８参照）点で有益である。
本実施の形態を採用することで巻戻し線部５０を巻線部１０の周縁外方に位置づけることができる。このため、第一電極６１と第二電極６２との間で流れる電流に巻線部１０を極力近接して配置させることができる点で有益である。
本実施の形態では、図１に示すように、半導体層１にコンデンサ１２０及びオペアンプ１３０に接続される抵抗部１１５が形成されている。このため、別途、抵抗器等を用いることなく積分回路を形成できる点で有益である。なお、積分回路としてオペアンプ１３０を利用しない態様も考えられ、この場合には、本実施の形態の半導体装置１００をコンデンサ１２０に接続すればよいだけである。
また、半導体層１に抵抗部１１５が内蔵されることで、より小型化することができ、また巻線部１０と抵抗部１１５との間で発生するノイズを抑制することもできる。
また、抵抗部１１５と巻線部１０の始端部の位置関係が予め決まるので、抵抗部１１５と巻線部１０の位置関係や接続態様によって、電流の変化を検知する際の精度に差が出ることを防止できる点でも有益である。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。
第１の実施の形態では、抵抗部１１５が半導体層１に形成されていたが、本実施の形態では、図１１に示すように、抵抗部１１５に加えてコンデンサ部１２５が半導体層１に形成されている。図１２に示すように、コンデンサ部１２５は、第一巻線側電極パッド１８ａに接続される第一コンデンサ電極部１２６ａと、第二巻線側電極パッド１８ｂに接続される第二コンデンサ電極部１２６ｂと、第一コンデンサ電極部１２６ａと第二コンデンサ電極部１２６ｂとの間に設けられた絶縁層１２７と、を有してもよい。図１１に示すように、第一巻線側電極パッド１８ａは半導体層１内で抵抗部１１５に接続されるとともに、外部に設けられたオペアンプ１３０の反転入力端子に接続され、第二巻線側電極パッド１８ｂはオペアンプ１３０の出力端子に接続されてもよい。なお、図１１ではコンデンサ部１２５が模式的に示されている。その他については、第１の実施の形態と同様であり、第１の実施の形態で採用したあらゆる構成を第２の実施の形態でも採用することができる。第１の実施の形態で説明した部材に対しては同じ符号を付して説明する。
第一コンデンサ電極部１２６ａ及び第二コンデンサ電極部１２６ｂはポリシリコン等から構成されてもよい。コンデンサ部１２５は半導体材料だけから構成される必要はなく、金属や絶縁材料も適宜用いることができ、例えば第一コンデンサ電極部１２６ａ及び第二コンデンサ電極部１２６ｂは金属から構成されてもよい。コンデンサ部１２５を形成する際には、積層セラミックコンデンサやチップコンデンサを生成する技術を利用することもでき、絶縁層等の誘電体を複数の金属層又はポリシリコンからなる層で挟み込んで多層を構成するようにしてもよい。
本実施の形態では、半導体層１に抵抗部１１５及びコンデンサ部１２５が形成されている。このため、別途、抵抗器及びコンデンサを用いることなく積分回路を形成できる点で有益である。
また、半導体層１に抵抗部１１５及びコンデンサ部１２５が内蔵されることで、より小型化することができ、また巻線部１０と抵抗部１１５の間及び抵抗部１１５とコンデンサ部１２５との間で発生するノイズを抑制することもできる。
また、抵抗部１１５及びコンデンサ部１２５と巻線部１０の始端部の位置関係が予め決まるので、抵抗部１１５及びコンデンサ部１２５と巻線部１０の位置関係や接続態様によって、電流の変化を検知する際の精度に差が出ることを防止できる点でも有益である。
第３の実施の形態
次に、本発明の第３の実施の形態について説明する。
第２の実施の形態では抵抗部１１５及びコンデンサ部１２５が半導体層１に形成されていたが、本実施の形態では、図１３に示すように、半導体層１にコンデンサ部１２５が設けられるが、抵抗部１１５は設けられていない。その他については、上記各実施の形態で採用したあらゆる構成を採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
巻線部１０の始端部が巻線電極パッド１９に接続され、巻線電極パッド１９が外部に設けられた抵抗器１１０の一端に接続されてもよい。抵抗器１１０の他端は第一コンデンサ電極パッド１７ａとオペアンプ１３０の反転入力端子に接続されてもよい。オペアンプ１３０の出力端子には第二コンデンサ電極パッド１７ｂが接続されてもよい。第一コンデンサ電極パッド１７ａはコンデンサ部１２５の第一コンデンサ電極部１２６ａに接続され、第二コンデンサ電極パッド１７ｂはコンデンサ部１２５の第二コンデンサ電極部１２６ｂに接続されてもよい（図１２参照）。
本実施の形態では、半導体層１にコンデンサ部１２５が形成されている。このため、別途、コンデンサ１２０を用いることなく積分回路を形成できる点で有益である。
第４の実施の形態
次に、本発明の第４の実施の形態について説明する。
上記各実施の形態では、巻戻し線部５０が巻線部１０の周縁外方に設けられる態様となっていたが、本実施の形態では、図１５に示すように巻戻し線部５０が巻線部１０の周縁内方に設けられる態様となっている。図１５は第１の実施の形態に対応しているが、本実施の形態では、上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
本実施の形態では、第１の実施の形態とは異なり、巻線方向に沿った第一直線部１１と、第一直線部１１の端部から周縁外方（図１４の左側）かつ巻線方向に向かって面方向で延びた第二直線部１２と、一方側から他方側に向かって第二直線部１２の端部から延びた第三直線部１３と、第三直線部１３の端部から周縁内方（図１４の右側）かつ巻線方向に直交する方向に向かって延びた第四直線部１４と、他方側から一方側に向かって第四直線部１４の端部から延びた第五直線部１５とを有してもよい（第三態様）（図１４参照）。また、巻線部１０の終端部では、第五直線部１５の端部から周縁内方（図１４の右側）に向かって面方向で延びた第六直線部１６が設けられ、第六直線部１６の端部と巻戻し線部５０の始端部とが接続されてもよい。巻戻し線部５０は面方向に延びてもよい。
また、このような態様とは異なり、巻線方向に沿った第一直線部１１と、第一直線部１１の端部から周縁外方かつ巻線方向に向かって面方向で延びた第二直線部１２と、他方側から一方側に向かって第二直線部１２の端部から延びた第三直線部１３と、第三直線部１３の端部から周縁内方かつ巻線方向に直交する方向に向かって延びた第四直線部１４と、一方側から他方側に向かって第四直線部１４の端部から延びた第五直線部１５とを有してもよい（第四態様）。また、巻線部１０の終端部では、第五直線部１５の端部から周縁内方に向かって面方向で延びた第六直線部１６が設けられ、第六直線部１６の端部と巻戻し線部５０の始端部とが接続されてもよい。巻戻し線部５０は面方向に延びてもよい。
第１の実施の形態で用いた製造方法を採用することを考えると、後に述べた第四態様ではなく先に述べた第三態様を採用することで、巻戻し線部５０を一方側に位置づけることができ、その結果として製造工程を簡易なものにすることができる点で有益である。
本実施の形態を採用することで巻線部１０を巻戻し線部５０の周縁外方に位置づけることができる。このため、巻線部１０の長さを長く取ることができ、巻線部１０の巻き数を増やすことができる。この結果、場合によっては電流の変化の検知精度を高めることもできる点で有益である。
第５の実施の形態
次に、本発明の第５の実施の形態について説明する。
上記各実施の形態では、巻線部１０が、第二方向に延びたＡ方向巻線部３１と、Ａ方向巻線部３１の端部に接続されるとともに第三方向に延びたＢ方向巻線部３２と、Ｂ方向巻線部３２の端部に接続されるとともに第二方向に延びたＣ方向巻線部３３と、Ｃ方向巻線部３３の端部に接続されるとともに第三方向に延びたＤ方向巻線部３４とを有する態様であったが、これらに限られることはない。一例としては、図１６に示すように、平面視（第二方向及び第三方向を含む平面）において巻線部１０及び巻戻し線部５０の各々が円形状となってもよい。また、平面視において巻線部１０及び巻戻し線部５０の各々が三角形状となってもよい。その他については、上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
図１６に示すような態様を採用した場合には、第一電極６１と第二電極６２との間に流れる電流をバランスよく検出できることを期待できる。なお、製造工程の容易さからすると、第１の実施の形態又は第２の実施の形態のようにＡ方向巻線部３１、Ｂ方向巻線部３２、Ｃ方向巻線部３３及びＤ方向巻線部３４のような直線状の形態を繋ぎ合わせる態様である方が有益である。
第６の実施の形態
次に、本発明の第６の実施の形態について説明する。
上記各実施の形態では、一つの半導体層１内に巻線部１０と巻戻し線部５０の両方が設けられていたが、本実施の形態では、第一電極６１及び第二電極６２が設けられた半導体層１に巻線部１０だけが設けられ、別の半導体層２００又は別の部材に巻戻し線部５０が設けられている。その他については、上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
一例として、図１７（ａ）に示すように巻戻し線部５０は金属線からなり、半導体装置１００の周縁を取り囲むように配意されてもよい。この場合には、半導体装置１００の側壁に巻戻し線部５０を位置付けるための溝部５が設けられてもよい。
また、図１７（ｂ）に示すように、巻線部１０の設けられた半導体層１とは別の半導体層２００に巻戻し線部５０が形成され、当該別の半導体層２００が巻線部１０の設けられた半導体層１を取り囲むように設けられてもよい。
第７の実施の形態
次に、本発明の第７の実施の形態について説明する。
上記各実施の形態では、一つの疑似的なロゴスキーコイル又はロゴスキーコイルが設けられている態様であったが、本実施の形態では、複数の疑似的なロゴスキーコイル又はロゴスキーコイルが設けられている。その他については、上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
図１８に示すように、疑似的なロゴスキーコイル又はロゴスキーコイルが第一方向で整列して配置されてもよい。より具体的には、巻線部１０と巻線部１０内を通過しない巻戻し線部５０（疑似的なロゴスキーコイル）、又は、巻線部１０と巻線部１０内を通過する巻戻し線部５０（ロゴスキーコイル）が第一方向で並んで設けられてもよい。この態様を採用した場合には、第一方向の２箇所以上で電流の変化を検知することができるので、より正確に電流の変化を検知することができる点で有益である。但し、この態様では、巻線部１０及び巻戻し線部５０を第一方向で積み重ねるようにして配置する必要があることから、第１の実施の形態と比較すると製造工程が煩雑になることには留意が必要である。
図１９に示すように、疑似的なロゴスキーコイル又はロゴスキーコイルの外周側に別の疑似的なロゴスキーコイル又はロゴスキーコイルが配置されてもよい。より具体的には、巻線部１０と巻線部１０内を通過しない巻戻し線部５０（疑似的なロゴスキーコイル）、又は、巻線部１０と巻線部１０内を通過する巻戻し線部５０（ロゴスキーコイル）が第二方向又は第三方向で並んで設けられてもよい。この態様を採用した場合にも、より正確に電流の変化を検知することができる点で有益である。また、この態様では、第１の実施の形態と同様の製造工程を採用することができる点でも有益である。
これらの態様が組み合わされてもよく、図２０に示すように、第一方向で疑似的なロゴスキーコイル又はロゴスキーコイルが積層され、かつ疑似的なロゴスキーコイル又はロゴスキーコイルの外周側に別の疑似的なロゴスキーコイル又はロゴスキーコイルが設けられてもよい。より具体的には、巻線部１０と巻線部１０内を通過しない巻戻し線部５０（疑似的なロゴスキーコイル）、又は、巻線部１０と巻線部１０内を通過する巻戻し線部５０（ロゴスキーコイル）が第二方向又は第三方向で並んで設けられ、かつ、第一方向でも並んで設けられてもよい。
第８の実施の形態
次に、本発明の第８の実施の形態について説明する。
上記各実施の形態では、半導体装置１００内に巻線部１０、巻戻し線部５０等が設けられる態様であったが、本実施の形態では、巻線部１０、巻戻し線部５０等は半導体装置１００とは別の半導体部品１５０に設けられる態様となっている。その他については、上記各実施の形態と同様であり、上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。本実施の形態の態様では、半導体部品１５０の半導体層１に、抵抗部１１５、コンデンサ部１２５、又は、抵抗部１１５及びコンデンサ部１２５の両方が設けられることになる。
本実施の形態のような半導体部品１５０を採用することで、既存の半導体装置１００に対しても電流の変化を測定できる点でも有益である。
本実施の形態の半導体部品１５０は、例えば図２１に示すように、測定対象である半導体装置１００の周縁を取り囲むようにして配置されてもよい。これに限らず、半導体装置１００内を流れる電流の少なくとも一部が流れる検出対象部を取り囲むようにして本実施の形態の半導体部品１５０が設けられてもよい。このような態様を採用した場合には、位置関係等から半導体装置１００内に流れる電流を直接測定することが難しい場合であっても、半導体装置１００内に流れる電流を間接的に測定することできる点で有益である。
上記各実施の形態では、オペアンプ１３０が外部に設けられている態様を用いて説明したが、これに限られることはなく、図２２に示すように、オペアンプ部１３５が半導体層１に形成されてもよい（第９の実施の形態）。抵抗部１１５、コンデンサ部１２５及びオペアンプ部１３５が半導体層１に形成されている場合には、これらによって積分回路を形成することができるため、当該半導体装置１００だけで電流の変化を検出できるようになる点で有益である。
上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
上記各実施の形態では、抵抗部１１５及びコンデンサ部１２５の少なくともいずれか一方が半導体層１に形成される態様を用いて説明したが、これに限られることはなく、半導体層１の巻戻し線部５０及び巻線部１０は、図２３に示すように、半導体装置１００の外部に設けられた抵抗器１１０、コンデンサ１２０及びオペアンプ１３０に接続されることで、積分回路が形成されてもよい。
１ 半導体層
１０ 巻線部
５０ 巻戻し線部
６１ 第一電極
６２ 第二電極
１００ 半導体装置
１５０ 半導体部品
１１０ 抵抗器
１１５ 抵抗部
１２０ コンデンサ
１２５ コンデンサ部
１３０ オペアンプ
１３５ オペアンプ部

Claims (7)

  1. 第一電極と、
    第二電極と、
    前記第一電極と前記第二電極との間で流れる電流を取り囲むようにして設けられた巻線部と、前記電流を取り囲むようにして設けられ、前記巻線部の終端部で接続されて前記終端部から始端部側に向かって戻る巻戻し線部と、前記巻線部又は前記巻戻し線部に接続された積分回路構成部と、を有する半導体層と、
    を備え、
    前記積分回路構成部は、抵抗部、コンデンサ部及びオペアンプ部のいずれか１つ以上を有し、
    前記抵抗部は、前記巻線部又は前記巻戻し線部に電気的に接続され、
    前記コンデンサ部は、前記抵抗部又は外部に設けられた抵抗器に電気的に接続され、
    前記オペアンプ部は、前記抵抗部又は外部に設けられた抵抗器と、前記コンデンサ部又は外部に設けられたコンデンサに電気的に接続されることを特徴とする半導体装置。
  2. 前記積分回路構成部は、前記抵抗部を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記積分回路構成部は、前記コンデンサ部を有することを特徴とする請求項１又は２のいずれかに記載の半導体装置。
  4. 前記積分回路構成部は、前記抵抗部及び前記コンデンサ部を有し、
    前記抵抗部及び前記コンデンサ部は、外部に設けられたオペアンプに電気的に接続されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記積分回路構成部は、前記抵抗部、前記コンデンサ部及び前記オペアンプ部を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  6. 前記巻戻し線部は、前記巻線部内を通過しないことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 半導体層を備えた半導体部品であって、
    前記半導体層は、
    電流を取り囲むようにして設けられた巻線部と、
    前記電流を取り囲むようにして設けられ、前記巻線部の終端部で接続されて前記終端部から始端部側に向かって戻る巻戻し線部と、
    前記巻線部又は前記巻戻し線部に接続された積分回路構成部と、を有し、
    前記積分回路構成部は、抵抗部、コンデンサ部及びオペアンプ部のいずれか１つ以上を有し、
    前記抵抗部は、前記巻線部又は前記巻戻し線部に電気的に接続され、
    前記コンデンサ部は、前記抵抗部又は外部に設けられた抵抗器に電気的に接続され、
    前記オペアンプ部は、前記抵抗部又は外部に設けられた抵抗器と、前記コンデンサ部又は外部に設けられたコンデンサに電気的に接続されることを特徴とする半導体部品。

JP2019507360A 2017-11-24 2017-11-24 半導体装置及び半導体部品 Active JP6732104B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/042133 WO2019102572A1 (ja) 2017-11-24 2017-11-24 半導体装置及び半導体部品

Publications (2)

Publication Number Publication Date
JPWO2019102572A1 true JPWO2019102572A1 (ja) 2019-11-21
JP6732104B2 JP6732104B2 (ja) 2020-07-29

Family

ID=66631870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019507360A Active JP6732104B2 (ja) 2017-11-24 2017-11-24 半導体装置及び半導体部品

Country Status (4)

Country Link
US (1) US11280812B2 (ja)
EP (1) EP3715870A4 (ja)
JP (1) JP6732104B2 (ja)
WO (1) WO2019102572A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3715868A4 (en) * 2017-11-24 2021-06-09 Shindengen Electric Manufacturing Co., Ltd. DETECTION SUBSTRATE, ARRANGEMENT AND METHOD FOR MANUFACTURING A DETECTION SUBSTRATE
EP3819651A4 (en) * 2018-07-04 2022-03-16 Shindengen Electric Manufacturing Co., Ltd. ELECTRONIC MODULE

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247718A (ja) * 1997-03-04 1998-09-14 Fuji Electric Co Ltd 電流検知部付き縦型半導体素子
JP2004119926A (ja) * 2002-09-30 2004-04-15 Toshiba Corp 変流器及び変流器システム
WO2006059218A2 (de) * 2004-12-04 2006-06-08 Landis+Gyr Ag Integrierte vorrichtung zur messung eines wechselstroms
JP2006196778A (ja) * 2005-01-14 2006-07-27 Matsushita Electric Works Ltd コイル及びそれを用いた電流センサ
JP2012088318A (ja) * 2010-10-21 2012-05-10 Tektronix Inc 電流データ・サンプル補正方法及び装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002005966A (ja) * 2000-06-19 2002-01-09 Mitsubishi Electric Corp 導電体の電流分布測定装置およびこの導電体の電流分布測定装置を用いた電気装置
JP3574409B2 (ja) * 2001-01-25 2004-10-06 株式会社中央電機計器製作所 電流センサ及び電流測定回路
JP2003315373A (ja) 2002-04-18 2003-11-06 Toshiba Corp 電流検出装置及び半導体装置
US8783577B2 (en) * 2005-03-15 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
JP5547031B2 (ja) 2010-10-21 2014-07-09 日置電機株式会社 ロゴスキーコイルおよび電流検出装置
KR101127478B1 (ko) 2010-12-21 2012-03-22 한국과학기술원 관통 실리콘 비아를 이용한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로
FR2979792B1 (fr) * 2011-09-07 2013-10-11 Commissariat Energie Atomique Capteur de courant
US9116179B2 (en) 2012-12-17 2015-08-25 Covidien Lp System and method for voltage and current sensing
US10041978B2 (en) * 2013-02-15 2018-08-07 Nxp Usa, Inc. Integrated circuit with integrated current sensor
US11094446B2 (en) * 2018-04-06 2021-08-17 Eaton Intelligent Power Limited Rogowski coil with low permeability core

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247718A (ja) * 1997-03-04 1998-09-14 Fuji Electric Co Ltd 電流検知部付き縦型半導体素子
JP2004119926A (ja) * 2002-09-30 2004-04-15 Toshiba Corp 変流器及び変流器システム
WO2006059218A2 (de) * 2004-12-04 2006-06-08 Landis+Gyr Ag Integrierte vorrichtung zur messung eines wechselstroms
JP2006196778A (ja) * 2005-01-14 2006-07-27 Matsushita Electric Works Ltd コイル及びそれを用いた電流センサ
JP2012088318A (ja) * 2010-10-21 2012-05-10 Tektronix Inc 電流データ・サンプル補正方法及び装置

Also Published As

Publication number Publication date
WO2019102572A1 (ja) 2019-05-31
EP3715870A4 (en) 2021-06-16
JP6732104B2 (ja) 2020-07-29
EP3715870A1 (en) 2020-09-30
US11280812B2 (en) 2022-03-22
US20210123953A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
JP6999692B2 (ja) 半導体装置、半導体部品及び半導体装置の製造方法
JP2007121239A (ja) 電流センサ及びその製造方法
WO2019102569A1 (ja) 半導体部品、組合体及び半導体部品の製造方法
JP6732104B2 (ja) 半導体装置及び半導体部品
JP6995879B2 (ja) 検出用基板、組合体及び検出用基板の製造方法
JP2010256316A (ja) 電流センサ
JP2007292544A (ja) 磁気デバイス
WO2019102568A1 (ja) 半導体装置、組合体及び半導体装置の製造方法
WO2019102573A1 (ja) 半導体装置、半導体部品及び半導体装置の製造方法
WO2020008544A1 (ja) 電子モジュール
JP5665422B2 (ja) 磁束検出装置および磁束検出装置の製造方法
JP5708124B2 (ja) 半導体装置
JP2009111036A (ja) 薄膜トランスおよびその製造方法
JP4797980B2 (ja) 薄膜トランスおよびその製造方法
US20120235694A1 (en) Dynamic quantity sensor and manufacturing method thereof
CN112352163B (zh) 电子模块
JP2015078906A (ja) 磁気センサおよびその製造方法
JP7319771B2 (ja) 電流検出器及びパワーモジュール
JP2016152311A (ja) 磁気抵抗効果素子及びその製造方法
JP2017045964A (ja) 半導体装置及び半導体装置の製造方法
JP2013093347A (ja) 半導体素子および半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200707

R150 Certificate of patent or registration of utility model

Ref document number: 6732104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150