WO2019102568A1 - 半導体装置、組合体及び半導体装置の製造方法 - Google Patents

半導体装置、組合体及び半導体装置の製造方法 Download PDF

Info

Publication number
WO2019102568A1
WO2019102568A1 PCT/JP2017/042129 JP2017042129W WO2019102568A1 WO 2019102568 A1 WO2019102568 A1 WO 2019102568A1 JP 2017042129 W JP2017042129 W JP 2017042129W WO 2019102568 A1 WO2019102568 A1 WO 2019102568A1
Authority
WO
WIPO (PCT)
Prior art keywords
winding portion
winding
semiconductor device
wire
electrode
Prior art date
Application number
PCT/JP2017/042129
Other languages
English (en)
French (fr)
Inventor
瑞枝 山地
吉田 賢一
和之 指田
鈴木 健一
九里 伸治
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to PCT/JP2017/042129 priority Critical patent/WO2019102568A1/ja
Publication of WO2019102568A1 publication Critical patent/WO2019102568A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00Coils

Definitions

  • the present invention relates to a semiconductor device having a winding portion in a semiconductor layer, a combination, and a method of manufacturing the semiconductor device.
  • This Rogowski coil is a coreless coil, and has a winding core, a winding wound around the winding core, and a rewinding wire connected to the end of the winding and returning to the beginning end (e.g. See open 2012-88224).
  • the Rogowski coil is connected to an integrator, and by integrating the output voltage by this integrator, it is possible to measure the change of the current in the measuring object. In such a Rogowski coil, the greater the number of turns per unit distance, the higher its sensitivity.
  • a sensor which detects a change in current flowing in a semiconductor device (for example, a switching element).
  • a semiconductor device for example, a switching element
  • conventional sensors can not detect the change in current flowing in the semiconductor device with sufficient accuracy, and there is a problem that the size of the entire device increases when considering the sensors.
  • the present invention provides a semiconductor device, an assembly, and a method of manufacturing the semiconductor device, which can accurately detect the operation without becoming too large in size.
  • the semiconductor device is The first electrode, A second electrode, A winding portion provided so as to surround the current flowing between the first electrode and the second electrode, and a winding portion provided so as to surround the current, which are connected at the end portion of the winding portion
  • the winding portion may not pass through the winding portion.
  • the unwinding wire portion may be provided to surround the outer periphery of the winding portion.
  • the winding portion includes a second wire portion extending inward in the peripheral edge, a third wire portion extending from an end of the second wire portion from one side to the other side, and an end of the third wire portion It may have the 4th wire part extended towards the peripheral direction outward from a part, and the 5th wire part extended from the end of the 4th wire part toward the one side from the other side.
  • the winding portion may be provided inside the periphery of the winding portion so as to surround the current.
  • the winding portion includes a second wire portion extending outward in a peripheral edge, a third wire portion extending from an end of the second wire portion from one side to the other side, and an end of the third wire portion It may have a fourth wire extending inward from the outer peripheral edge and a fifth wire extending from the other end of the fourth wire from the end of the fourth wire.
  • the winding portion may be positioned on one side of the winding portion.
  • the part of the winding part or the winding part may be located on one side of the one side end of the semiconductor layer.
  • the union according to the invention is A semiconductor device having a first electrode, a second electrode, and a semiconductor layer including a winding portion provided so as to surround a current flowing between the first electrode and the second electrode;
  • the semiconductor device may be provided on the outer periphery of the semiconductor device, connected at the end of the winding portion, and returning from the end toward the start end.
  • a method of manufacturing a semiconductor device is Forming a first insulating film partially on the semiconductor layer; Forming a trench using the first insulating film; Forming a second insulating film on the inner sidewall and the inner bottom surface of the trench; Providing the conductive material in the trench in which the second insulating film is formed and on one side of the semiconductor layer; Forming a winding portion, and a winding portion inside or around the periphery of the winding portion by patterning the conductive material; Covering the winding portion and the unwinding wire portion with a third insulating film; May be provided.
  • a method of manufacturing a semiconductor device is Forming a first insulating film partially on the semiconductor layer; Forming a trench using the first insulating film; Forming a second insulating film on the inner sidewall and the inner bottom surface of the trench; Providing a conductive material in the trench in which the second insulating film is formed; Forming a winding portion by patterning the conductive material; Covering the winding portion with a third insulating film; Forming a contact hole in the third insulating film at a position corresponding to the end of the winding portion; Providing a conductive material in the contact hole and in the third insulating film; Forming a rewind wire portion by patterning the conductive material; May be provided.
  • the configuration of the winding portion can be miniaturized by utilizing the manufacturing technique of the semiconductor device, and the number of turns per unit length can be increased. Can. Therefore, the change of the current can be detected accurately.
  • miniaturization is possible in this way, it is possible to prevent an increase in the size of the semiconductor device even if the winding portion and the winding portion are provided in the semiconductor layer.
  • FIG. 1 is a plan view of a semiconductor device that can be used in the first embodiment of the present invention.
  • FIG. 2 (a) is a longitudinal cross section of a semiconductor device that can be used in the first embodiment of the present invention, and FIG. 2 (b) is another one that can be used in the first embodiment of the present invention. It is a longitudinal section of a semiconductor device.
  • FIG. 3A is a perspective view of a semiconductor device which can be used in the first embodiment of the present invention, and FIG. 3B is a longitudinal sectional view of the semiconductor device shown in FIG. 3A.
  • FIG. 3 (c) is a plan view of the semiconductor device shown in FIG. 3 (a). In FIG. 3 (a), the portion on the right side of FIGS.
  • FIG. 4 (a) is a perspective view for explaining a manufacturing process of a semiconductor device which can be used in the first embodiment of the present invention, and FIG. 4 (b) is shown in FIG. 4 (a).
  • FIG. 4C is a vertical cross-sectional view of the semiconductor device, and FIG. 4C is a plan view of the semiconductor device shown in FIG. In FIG. 4 (a), the portion on the right side of FIGS. 4 (b) and 4 (c) is not shown in order to show a longitudinal cross-section different from FIG. 4 (b).
  • 5 (a) is a perspective view for explaining the manufacturing process advanced from FIG. 4 (a), and FIG.
  • 5 (b) is a longitudinal sectional view of the semiconductor device shown in FIG. 5 (a).
  • 5 (c) is a plan view of the semiconductor device shown in FIG. 5 (a).
  • 6 (a) is a perspective view for explaining the manufacturing process advanced from FIG. 5 (a)
  • FIG. 6 (b) is a longitudinal sectional view of the semiconductor device shown in FIG. 6 (a).
  • 6 (c) is a plan view of the semiconductor device shown in FIG. 6 (a).
  • 7 (a) is a perspective view for explaining the manufacturing process advanced from FIG. 6 (a)
  • FIG. 7 (b) is a longitudinal sectional view of the semiconductor device shown in FIG. 7 (a).
  • 7 (c) is a plan view of the semiconductor device shown in FIG. 7 (a).
  • FIG. 8 (a) is a perspective view for explaining the manufacturing process advanced from FIG. 7 (a), and FIG. 8 (b) is a longitudinal sectional view of the semiconductor device shown in FIG. 8 (a).
  • 8 (c) is a plan view of the semiconductor device shown in FIG. 8 (a).
  • FIG. 9 is a longitudinal sectional view of still another semiconductor device that can be used in the first embodiment of the present invention.
  • FIG. 9 also shows a second straight portion on the front surface side of the paper surface which can not be seen in the case of the vertical cross section in order to show that the unwinding wire portion passes through the inside of the winding portion.
  • FIG. 10 is a diagram showing the relationship between a semiconductor device and an integration circuit which can be used in the first embodiment of the present invention.
  • FIG. 11 is a longitudinal sectional view of a semiconductor device that can be used in the second embodiment of the present invention.
  • FIG. 12 is a plan view of a semiconductor device that can be used in the second embodiment of the present invention.
  • FIG. 13 is a plan view of a semiconductor device that can be used in the third embodiment of the present invention.
  • FIG. 14 (a) is a longitudinal section of a semiconductor device that can be used in the fourth embodiment of the present invention, and FIG. 14 (b) is another one that can be used in the fourth embodiment of the present invention. It is a longitudinal section of a semiconductor device.
  • FIG. 15 is a longitudinal sectional view of a semiconductor device that can be used in the fifth embodiment of the present invention.
  • FIG. 16 is a vertical cross section of another semiconductor device that can be used in the fifth embodiment of the present invention.
  • FIG. 17 is a longitudinal section of still another semiconductor device that can be used in the fifth embodiment of the present invention.
  • FIG. 18 is a plan view of a semiconductor device that can be used in the sixth embodiment of the present invention.
  • FIG. 19 is a plan view of another semiconductor device that can be used in the sixth embodiment of the present invention.
  • FIG. 20 is a longitudinal sectional view of a semiconductor device that can be used in the seventh embodiment of the present invention.
  • FIG. 21 is a longitudinal sectional view of another semiconductor device that can be used in the seventh embodiment of the present invention.
  • FIG. 22 is a plan view of a semiconductor device that can be used in the eighth embodiment of the present invention.
  • FIG. 23 (a) is a longitudinal sectional view taken along line AA in FIG. 22, and
  • FIG. 23 (b) is a longitudinal cross section taken along line BB in FIG.
  • first direction the direction from one side to the other and the direction from one side to the other
  • second direction the left and right direction in FIG. 2
  • front and back directions in FIG. “Third direction”.
  • An in-plane direction including the second direction and the third direction is referred to as a "plane direction”
  • a case viewed from the upper side of FIG. 2 is referred to as a "plan view”.
  • the semiconductor device 100 surrounds the current flowing between the first electrode 61, the second electrode 62, and the first electrode 61 and the second electrode 62.
  • the semiconductor layer 1 (see also FIG. 1).
  • materials such as silicon, silicon carbide and gallium nitride can be used.
  • FIG. 2A shows that the current flows from the top to the bottom, this is merely an example, and the current may flow from the bottom to the top.
  • the symbols "10, 50" are used in FIG. 2, these mean that pseudo Rogowski coils may be used or Rogowski coils may be used.
  • the winding portion 10 and the rewinding wire portion 50 may be formed of a semiconductor material such as polysilicon, but the invention is not limited thereto.
  • the winding portion 10 and the unwinding wire portion 50 are formed of a metal material such as copper and aluminum. It may be the part 10 and the rewind wire part 50.
  • the unwinding wire portion 50 may not pass through the inside of the winding portion 10.
  • the unwinding wire portion 50 is provided so as to surround the outer periphery of the winding portion 10.
  • the inside of the winding portion 10 may be filled with an insulating material such as an oxide film (see a third insulating film 93 described later shown in FIG. 3).
  • FIG. 1 is described using an aspect in which the unwinding wire portion 50 does not pass through the inside of the winding portion 10, the present invention is not limited thereto. As shown in FIG. You may use the aspect which passes through the inside of the line part 10.
  • FIG. 1 the mode shown in FIG. 1 is referred to as “pseudographic Rogowski coil”, and the mode shown in FIG. 9 is referred to as “Rogowski coil”.
  • the winding portion 10 has a first straight portion 11 along the winding direction, and a surface direction from the end of the first straight portion 11 inward in the periphery (right side in FIG. 3) and in the winding direction.
  • a second straight portion 12 extending in a direction (including the second direction and the third direction), a third straight portion 13 extending from one end of the second straight portion 12 to the other, and a third
  • a fourth straight portion 14 extending in a surface direction from the end of the straight portion 13 to a direction outward from the peripheral edge (left side in FIG. 3) and orthogonal to the winding direction, and a fourth straight portion from the other side to one side
  • the fifth straight portion 15 may extend from the end of the first portion 14 (first embodiment).
  • a sixth straight portion 16 extending in the surface direction from the end of the fifth straight portion 15 outward in the circumferential direction is provided, and the end of the sixth straight portion 16 and the winding
  • the start end of the return wire 50 may be connected.
  • the unwinding wire 50 may extend in the surface direction.
  • the winding portion 10 extends from the end of the first straight portion 11 along the winding direction and the end portion of the first straight portion 11 in a circumferential direction toward the winding direction and in the surface direction
  • the second straight portion 12, the third straight portion 13 extending from the other end of the second straight portion 12 from the end of the second straight portion 12, and the end of the third straight portion 13 are circumferentially outward and orthogonal to the winding direction (Fifth straight portion 14 extending in the direction of surface) and a fifth straight portion 15 extending from the end of the fourth straight portion 14 from one side to the other side Two aspects).
  • a sixth straight portion 16 extending in the surface direction from the end of the fifth straight portion 15 outward in the circumferential direction is provided, and the end of the sixth straight portion 16 and the winding
  • the start end of the return wire 50 may be connected.
  • the unwinding wire 50 may extend in the surface direction.
  • the unwinding wire portion 50 can be positioned on one side by adopting the first aspect described above instead of the second aspect described later, and as a result thereof Is advantageous in that the manufacturing process can be simplified.
  • a linear part as a line part. That is, using the first straight part 11 as an example of the first line part, using the second straight part 12 as an example of the second line part, and using the third straight part 13 as an example of the third line part, although the fourth linear portion 14 is used as an example, the fifth linear portion 15 is used as an example of a fifth wire portion, and the sixth linear portion 16 is used as an example of a sixth wire portion, There is nothing to be done. Each line portion may be a curve, or only some of the plurality of line portions may be straight portions. In view of the easiness of the manufacturing process, it is beneficial that the second and fourth wire portions be linear portions, that is, it be beneficial to be the second linear portion 12 and the fourth linear portion 14 .
  • the second linear portion 12, the third linear portion 13, the fourth linear portion 14 and the fifth linear portion 15 form a rectangular shape ( 3 and 9), it is not limited to such an aspect, and may be triangular when viewed in a longitudinal cross section, or it may be a polygon (more than pentagonal) having more corners May be
  • the first electrode 61 may be provided on the first main surface, and the second electrode 62 may be provided on the second main surface.
  • the upper surface is the first main surface, and the lower surface is the second main surface.
  • the semiconductor device 100 may be a switching element, and may be, for example, a vertical MOSFET.
  • the first electrode 61 may be a source electrode and the second electrode 62 may be a drain electrode.
  • a pseudo Rogowski coil may be provided to surround the current flowing between the source electrode and the drain electrode.
  • symbol 63 of FIG.2 (b) is a gate electrode.
  • the winding portion 50 and the winding portion 10 of the semiconductor layer 1 of the present embodiment are connected to a resistor portion 110, a capacitor 120 and an operational amplifier 130 provided outside the semiconductor device 100 as shown in FIG.
  • an integration circuit may be formed.
  • the invention is not limited to such an aspect, and the resistor portion 110, the capacitor 120 or the resistor portion 110, and the capacitor 120 may be formed in the semiconductor layer 1.
  • the winding electrode pad 19 connected to the start end of the winding unit 10 is connected to the resistor unit 110, the resistor unit 110 is connected to the capacitor 120 and the inverting input terminal of the operational amplifier 130, and rewinding is performed.
  • a winding electrode pad 59 connected to the end of the wire portion 50 is connected to the non-inverting input terminal of the operational amplifier 130.
  • the winding portion 10 is connected to an A-direction winding portion 31 extending in the second direction and an end portion of the A-direction winding portion 31 and also extends in the third direction B-direction winding.
  • a D-direction winding portion 34 extending in the vertical direction.
  • the present embodiment is described using four direction windings 31-34, the present invention is not limited to this, and a triangle may be formed in the surface direction by three direction windings. Alternatively, the polygon shape may be formed in the surface direction by five or more direction winding parts.
  • the lengths of the A-direction winding portion 31, the B-direction winding portion 32, the C-direction winding portion 33, and the D-direction winding portion 34 may correspond to each other.
  • the lengths correspond to each other in the A direction winding portion 31, the B direction winding portion 32, the C direction winding portion 33, and the D direction winding portion 34, respectively. It means that it is within ⁇ 5% of the average value of the winding 32, the C-direction winding 33, and the D-direction winding 34.
  • the number of windings included in each of the A-direction winding portion 31, the B-direction winding portion 32, the C-direction winding portion 33, and the D-direction winding portion 34 may be the same.
  • the number of turns of the A direction winding portion 31 is the B direction winding portion 32, the C direction winding portion 33, and the D direction winding.
  • the number of turns of the portion 34 may be one or two or more shorter.
  • a first insulating film 91 made of an oxide film or the like is formed on the upper surface of the semiconductor layer 1 such as a wafer by a thermal oxide film or CVD (Chemical Vapor Deposition) (see FIG. 4).
  • the first insulating film 91 also includes a resist film.
  • a region for forming a trench is patterned by photolithography, and thereafter, the first insulating film 91 is dry etched (see FIG. 4).
  • the semiconductor layer 1 is dry etched using the first insulating film 91 as a mask (see FIG. 5).
  • the damaged layer on the etched side wall may be removed by chemical dry etching (CDE), a sacrificial oxide film, H 2 annealing or the like.
  • a second insulating film 92 such as a thermal oxide film or a CVD oxide film is formed on the inner sidewall and the inner bottom surface of the trench (see FIG. 6).
  • the first insulating film 91 is made of, for example, a resist film
  • the first insulating film 91 is removed before the second insulating film 92 is formed, and then the second insulating film 91 is formed.
  • a membrane 92 may be provided.
  • the inside of the trench is filled with a conductive material 95 such as polysilicon, and the conductive material 95 such as polysilicon is also stacked on the upper surface of the first insulating film 91 (see FIG. 7).
  • the conductive material 95 is provided in the trench in which the second insulating film 92 is formed and on the first insulating film 91.
  • the thickness of the conductive material 95 stacked on the first insulating film 91 may be, for example, about 0.5 ⁇ m to 2 ⁇ m.
  • the 8 includes a first straight portion 11 along the winding direction and a second straight portion 12 extending inward in the circumferential direction from the end of the first straight portion 11 and in the surface direction toward the winding direction. And from the end of the third straight portion 13 extending from the end of the second straight portion 12 from the one side to the other side, and from the end of the third straight portion 13 in a direction outward from the periphery and orthogonal to the winding direction A fifth straight portion 15 extending from the other side to an end of the fourth straight portion 14 from the other side, and a fifth straight portion 15 at the end of the winding portion 10; The sixth straight portion 16 extends in the surface direction from the end of the straight portion 15 outward in the circumferential direction.
  • the unwinding wire 50 may extend in the surface direction.
  • photolithography is performed to open a contact hole in the third insulating film 93 such as the interlayer insulating film at the start end of the winding portion 10 and the end portion of the unwinding wire portion 50 formed of the conductive material 95 such as polysilicon. I do.
  • a contact hole is opened in the third insulating film 93 such as an interlayer insulating film by dry etching, and a metal to be a PAD such as an electrode wire is formed in the portion where the contact hole is opened.
  • An electrode pad 59 is formed (see FIG. 1).
  • the configuration of the winding portion 10 can be miniaturized by utilizing the manufacturing technology of the semiconductor device 100, and the number of turns per unit length can be reduced. It can be increased. Therefore, the change of the current can be detected accurately. Further, since miniaturization is possible as described above, even if the winding portion 10 and the rewind wire portion 50 are provided in the semiconductor layer 1, the size of the semiconductor device 100 can be prevented from being increased.
  • the winding portion 10 and the rewind wire portion 50 are formed in the semiconductor layer 1. With respect to the current flowing between the first electrode 61 and the second electrode 62, the winding portion 10 and the winding portion 50 can be accurately positioned. In addition, since no positional deviation occurs, there is no influence by the positional deviation. For this reason, it is possible to measure the change in current without variation.
  • the semiconductor device 100 is a switching element such as a MOSFET, the current changes when switching between ON and OFF. Therefore, it is beneficial to adopt the pseudo Rogowski coil and Rogowski coil in the present embodiment. It is.
  • the manufacturing method as described above (FIGS. 3 to 8). Reference) can be adopted. Therefore, the manufacturing process can be simplified, which is advantageous in that it can be a realistic manufacturing method when mass production is considered.
  • the unwinding wire portion 50 can be positioned outward of the periphery of the winding portion 10. For this reason, it is useful in the point which can arrange winding part 10 close to the current which flows between the 1st electrode 61 and the 2nd electrode 62 as much as possible.
  • the unwinding wire portion 50 is provided outside the periphery of the winding portion 10, but in the second embodiment, the unwinding wire portion is provided as shown in FIG. 50 is provided inward of the periphery of the winding portion 10.
  • any configuration adopted in the first embodiment can be adopted in the second embodiment.
  • the members described in the first embodiment will be described with the same reference numerals.
  • the first straight portion 11 along the winding direction and the edge outward from the end of the first straight portion 11 (left side in FIG. 11) and in the winding direction A second straight portion 12 extending in the surface direction, a third straight portion 13 extending from an end of the second straight portion 12 from one side to the other, and an edge from an end of the third straight portion 13
  • a sixth straight portion 16 extending in the surface direction from the end of the fifth straight portion 15 toward the inner edge (right side in FIG. 11) is provided.
  • the end of 16 and the beginning of the unwinding wire 50 may be connected.
  • the unwinding wire 50 may extend in the surface direction.
  • a sixth straight portion 16 extending in the surface direction from the end of the fifth straight portion 15 toward the inner side of the peripheral edge is provided, and the end of the sixth straight portion 16
  • the start end of the return wire 50 may be connected.
  • the unwinding wire 50 may extend in the surface direction.
  • the winding portion 10 can be positioned outward of the periphery of the unwinding wire portion 50. Therefore, the length of the winding portion 10 can be made long, and the number of turns of the winding portion 10 can be increased. As a result, it is useful in that it can be expected to improve the detection accuracy of the change in current.
  • the winding portion 10 is connected to the end of the A-direction winding portion 31 extending in the second direction and the end portion of the A-direction winding portion 31 and the B-direction winding extending in the third direction.
  • the D direction winding portion 34 extends in the direction D.
  • each of the winding portion 10 and the unwinding wire portion 50 may have a circular shape in plan view (plane including the second direction and the third direction).
  • the aspect as shown in FIG. 13 it can be expected that the current flowing between the first electrode 61 and the second electrode 62 can be detected in a well-balanced manner.
  • the A-direction winding portion 31, the B-direction winding portion 32, the C-direction winding portion 33, and the D-direction winding It is more useful to be in the form of joining straight forms such as the line portion 34.
  • both the winding portion 10 and the rewind wire portion 50 are provided in one semiconductor layer 1, but in the fourth embodiment, the first electrode 61 and the second electrode 62 are provided. Only the winding part 10 is provided in the semiconductor layer 1 provided with the above, and the rewind wire part 50 is provided in another semiconductor layer or another member.
  • any configuration adopted in each of the above-described embodiments can be adopted in this embodiment.
  • the members described in each of the above embodiments will be described with the same reference numerals.
  • the unwinding wire portion 50 may be made of a metal wire and may be arranged to surround the periphery of the semiconductor device 100.
  • a groove 5 may be provided on the side wall of the semiconductor device for positioning the rewind wire 50.
  • one pseudo Rogowski coil or Rogowski coil is provided.
  • a plurality of pseudo Rogowski coils or Rogowski coils are provided. Is provided.
  • any configuration adopted in each of the above-described embodiments can be adopted in this embodiment.
  • the members described in each of the above embodiments will be described with the same reference numerals.
  • pseudo Rogowski coils or Rogowski coils may be arranged in alignment in the first direction. More specifically, the winding portion 10 and the unwinding wire portion 50 which does not pass through the winding portion 10 (a pseudo Rogowski coil), or the winding portion 10 and the unwinding passing through the winding portion 10
  • the wire portions 50 may be provided side by side in the first direction.
  • this aspect it is possible to detect changes in current at two or more locations in the first direction, which is advantageous in that changes in current can be detected more accurately.
  • the manufacturing process becomes complicated as compared with the first embodiment. It is important to keep in mind.
  • pseudo Rogowski coils or Rogowski coils are stacked in the first direction, and on the outer peripheral side of the pseudo Rogowski coils or Rogowski coils.
  • Other pseudo Rogowski coils or Rogowski coils may be provided. More specifically, the winding portion 10 and the unwinding wire portion 50 which does not pass through the winding portion 10 (a pseudo Rogowski coil), or the winding portion 10 and the unwinding passing through the winding portion 10
  • the wire portions 50 may be provided side by side in the second direction or the third direction, and may also be provided side by side in the first direction.
  • the straight line portion is merely an example, and the shape of the wire portion constituting the winding portion 10 can adopt various modes, and can be, for example, a curved line.
  • the unwinding wire portion 50 is positioned on one side of the winding portion 10. Any configuration adopted in each of the above embodiments can be adopted in this embodiment. The members described in each of the above embodiments will be described with the same reference numerals. As a modification of the present embodiment, the unwinding wire portion 50 may be positioned on the other side of the winding portion 10.
  • the semiconductor layer 1 is dry etched using the first insulating film 91 as a mask (see FIG. 5).
  • the damaged layer on the etched side wall may be removed by chemical dry etching (CDE), a sacrificial oxide film, H 2 annealing or the like.
  • a second insulating film 92 such as a thermal oxide film or a CVD oxide film is formed on the inner sidewall and the inner bottom surface of the trench (see FIG. 6).
  • patterning for forming the winding portion 10 is performed by photolithography (see FIG. 23A).
  • the inside of the trench is embedded with an insulating material such as an oxide film, and the insulating material is also stacked on the upper surface.
  • the third insulating film 93 such as an oxide film is embedded by CVD, SOG (Spin on Glass) or the like, and the third insulating film 93 such as an interlayer insulating film is provided on the upper surface.
  • a conductive material 95 is provided in the contact holes and on the third insulating film 93. Then, the return wire portion 50 is formed on one side of the winding portion 10 by patterning the conductive material 95. As a result, the end of the winding portion 10 and the start of the unwinding wire portion 50 are connected by the connecting member 18 extending in the first direction.
  • the conductive material 95 used in this case may be the same material as the conductive material used in forming the winding 10 or may be a different material.
  • the winding electrode pad 19 and the winding electrode pad 59 form a contact hole at an appropriate place, and form a metal to be a PAD such as an electrode wire at a portion where the contact hole is opened. And the winding electrode pad 59 may be formed (see FIG. 22).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Abstract

半導体装置100は、第一電極61と、第二電極62と、前記第一電極61と前記第二電極62との間で流れる電流を取り囲むようにして設けられた巻線部10と、前記電流を取り囲むようにして設けられ、前記巻線部10の終端部で接続されて前記終端部から始端部側に向かって戻る巻戻し線部50と、を含む半導体層1と、を有する。

Description

半導体装置、組合体及び半導体装置の製造方法
 本発明は、半導体層に巻線部を有する半導体装置、組合体及び半導体装置の製造方法に関する。
 従来から、ロゴスキーコイルを利用した電流検出センサが知られている。このロゴスキーコイルはコアレスコイルであり、巻芯と、巻芯に巻かれた巻線と、巻線の終端部に接続され始端部側に戻る巻戻し線とを有している(例えば、特開2012-88224号参照)。また、ロゴスキーコイルは積分器に接続され、この積分器によって出力電圧を積分することで測定対象における電流の変化を測定することができる。このようなロゴスキーコイルでは、単位距離あたりの巻数が多ければ多いほど、その感度が高くなる。
 他方、半導体装置(例えばスイッチング素子)に流れる電流の変化を検知するセンサが提案されている。しかしながら、従前から存在するセンサでは半導体装置内で流れる電流の変化を十分な精度で検出できず、またセンサも含めて考えると装置全体の大きさが大型化するという問題がある。
 本発明は、大きさが大きくなりすぎることなく、かつ精度よく動作を検出できる半導体装置、組合体及び半導体装置の製造方法を提供する。
 本発明による半導体装置は、
 第一電極と、
 第二電極と、
 前記第一電極と前記第二電極との間で流れる電流を取り囲むようにして設けられた巻線部と、前記電流を取り囲むようにして設けられ、前記巻線部の終端部で接続されて前記終端部から始端部側に向かって戻る巻戻し線部と、を含む半導体層と、
 を備えてもよい。
 本発明による半導体装置において、
 前記巻戻し線部は、前記巻線部内を通過しなくてもよい。
 本発明による半導体装置において、
 前記巻戻し線部は前記巻線部の周縁外方を取り囲むようにして設けられてもよい。
 本発明による半導体装置において、
 前記第一電極側を一方側とし、前記第二電極側を他方側とした場合に、
 前記巻線部は、周縁内方に向かって延びた第二線部と、一方側から他方側に向かって前記第二線部の端部から延びた第三線部と、前記第三線部の端部から周縁外方に向かって延びた第四線部と、他方側から一方側に向かって前記第四線部の端部から延びた第五線部と、を有してもよい。
 本発明による半導体装置において、
 前記巻戻し線部は前記巻線部の周縁内方であって前記電流を取り囲むようにして設けられてもよい。
 本発明による半導体装置において、
 前記第一電極側を一方側とし、前記第二電極側を他方側とした場合に、
 前記巻線部は、周縁外方に向かって延びた第二線部と、一方側から他方側に向かって前記第二線部の端部から延びた第三線部と、前記第三線部の端部から周縁内方に向かって延びた第四線部と、他方側から一方側に向かって前記第四線部の端部から延びた第五線部と、を有してもよい。
 本発明による半導体装置において、
 前記巻戻し線部は、前記巻線部の一方側に位置づけられてもよい。
 本発明による半導体装置において、
 前記巻線部の一部又は前記巻戻し線部は、前記半導体層の一方側端部よりも一方側に位置してもよい。
 本発明による組合体は、
 第一電極と、第二電極と、前記第一電極と前記第二電極との間で流れる電流を取り囲むようにして設けられた巻線部を含む半導体層と、を有する半導体装置と、
 前記半導体装置の周縁外方に設けられ、前記巻線部の終端部で接続されて前記終端部から始端部側に向かって戻る巻戻し線部と、を備えてもよい。
 本発明による半導体装置の製造方法は、
 半導体層に部分的に第一絶縁膜を形成する工程と、
 前記第一絶縁膜を利用してトレンチを形成する工程と、
 前記トレンチの内側壁及び内底面に第二絶縁膜を形成する工程と、
 前記第二絶縁膜が形成されたトレンチ内及び前記半導体層の一方側に前記導電性材料を設ける工程と、
 前記導電性材料をパターニングすることで、巻線部と、巻線部の周縁内方又は周縁外方に巻戻し線部を形成する工程と、
 前記巻線部及び前記巻戻し線部を第三絶縁膜で覆う工程と、
 を備えてもよい。
 本発明による半導体装置の製造方法は、
 半導体層に部分的に第一絶縁膜を形成する工程と、
 前記第一絶縁膜を利用してトレンチを形成する工程と、
 前記トレンチの内側壁及び内底面に第二絶縁膜を形成する工程と、
 前記第二絶縁膜が形成されたトレンチ内に導電性材料を設ける工程と、
 前記導電性材料をパターニングすることで巻線部を形成する工程と、
 前記巻線部を第三絶縁膜で覆う工程と、
 前記巻線部の終端部に対応する位置において、前記第三絶縁膜にコンタクトホールを形成する工程と、
 前記コンタクトホール内及び前記第三絶縁膜に導電性材料を設ける工程と、
 前記導電性材料をパターニングすることで巻戻し線部を形成する工程と、
 を備えてもよい。
 本発明では、半導体層に巻線部が設けられていることから、半導体装置の製造技術を利用することで巻線部の構成を微細化することができ、単位長さあたりにおいて巻数を増やすことができる。このため、電流の変化を精度よく検出できる。また、このように微細化が可能であることから、巻線部及び巻戻し線部を半導体層に設けても、半導体装置の大きさが大きくなることを防止できる。
図1は、本発明の第1の実施の形態で用いられうる半導体装置の平面図である。 図2(a)は、本発明の第1の実施の形態で用いられうる半導体装置の縦断面であり、図2(b)は、本発明の第1の実施の形態で用いられうる別の半導体装置の縦断面である。 図3(a)は、本発明の第1の実施の形態で用いられうる半導体装置の斜視面であり、図3(b)は、図3(a)で示した半導体装置の縦断面図であり、図3(c)は、図3(a)で示した半導体装置の平面図である。図3(a)では、図3(b)とは異なる縦断面を示すために、図3(b)(c)の右側の部分は示していない。 図4(a)は、本発明の第1の実施の形態で用いられうる半導体装置の製造工程を説明するための斜視面であり、図4(b)は、図4(a)で示した半導体装置の縦断面図であり、図4(c)は、図4(a)で示した半導体装置の平面図である。図4(a)では、図4(b)とは異なる縦断面を示すために、図4(b)(c)の右側の部分は示していない。 図5(a)は、図4(a)から進んだ製造工程を説明するための斜視面であり、図5(b)は、図5(a)で示した半導体装置の縦断面図であり、図5(c)は、図5(a)で示した半導体装置の平面図である。 図6(a)は、図5(a)から進んだ製造工程を説明するための斜視面であり、図6(b)は、図6(a)で示した半導体装置の縦断面図であり、図6(c)は、図6(a)で示した半導体装置の平面図である。 図7(a)は、図6(a)から進んだ製造工程を説明するための斜視面であり、図7(b)は、図7(a)で示した半導体装置の縦断面図であり、図7(c)は、図7(a)で示した半導体装置の平面図である。 図8(a)は、図7(a)から進んだ製造工程を説明するための斜視面であり、図8(b)は、図8(a)で示した半導体装置の縦断面図であり、図8(c)は、図8(a)で示した半導体装置の平面図である。 図9は、本発明の第1の実施の形態で用いられうるさらに別の半導体装置の縦断面図である。図9では、巻戻し線部が巻線部内を通過することを示すために、縦断面であれば見えない紙面のおもて面側の第二直線部も示している。 図10は、本発明の第1の実施の形態で用いられうる半導体装置と積分回路との関係を示した図である。 図11は、本発明の第2の実施の形態で用いられうる半導体装置の縦断面図である。 図12は、本発明の第2の実施の形態で用いられうる半導体装置の平面図である。 図13は、本発明の第3の実施の形態で用いられうる半導体装置の平面図である。 図14(a)は、本発明の第4の実施の形態で用いられうる半導体装置の縦断面であり、図14(b)は、本発明の第4の実施の形態で用いられうる別の半導体装置の縦断面である。 図15は、本発明の第5の実施の形態で用いられうる半導体装置の縦断面である。 図16は、本発明の第5の実施の形態で用いられうる別の半導体装置の縦断面である。 図17は、本発明の第5の実施の形態で用いられうるさらに別の半導体装置の縦断面である。 図18は、本発明の第6の実施の形態で用いられうる半導体装置の平面図である。 図19は、本発明の第6の実施の形態で用いられうる別の半導体装置の平面図である。 図20は、本発明の第7の実施の形態で用いられうる半導体装置の縦断面である。 図21は、本発明の第7の実施の形態で用いられうる別の半導体装置の縦断面である。 図22は、本発明の第8の実施の形態で用いられうる半導体装置の平面図である。 図23(a)は図22の直線A-Aにおける縦断面図であり、図23(b)は図22の直線B-Bにおける縦断面である。
第1の実施の形態
《構成》
 本実施の形態で「一方側」とは図2の上方側を意味し、「他方側」とは図2の下方側を意味する。また、図2の上下方向(他方から一方に向かう方向及び一方から他方に向かう方向)を「第一方向」とし、図2の左右方向を「第二方向」とし、図2の紙面表裏方向を「第三方向」とする。第二方向及び第三方向を含む面内方向を「面方向」といい、図2の上方から見た場合を「平面視」という。
 図2(a)に示すように、本実施の形態の半導体装置100は、第一電極61と、第二電極62と、第一電極61と第二電極62との間で流れる電流を取り囲むようにして設けられた巻線部10と、当該電流を取り囲むようにして設けられ、巻線部10の終端部で接続されて終端部から始端部側に向かって戻る巻戻し線部50と、を含む半導体層1(図1も参照)と、を有してもよい。半導体の材料としては、シリコン、炭化珪素、窒化ガリウム等の材料を用いることができる。図2(a)に示す態様では、電流が上方から下方に向かって流れている態様を示しているが、あくまでも一例であり、電流は下方から上方に向かって流れるようにしてもよい。図2で「10,50」という符号が用いられているが、これらは疑似的なロゴスキーコイルが用いられてもよいし、ロゴスキーコイルが用いられてもよいことを意味している。
 巻線部10及び巻戻し線部50はポリシリコン等の半導体材料から形成されてもよいが、これに限られることはなく、銅、アルミ等の金属材料等から形成され、金属膜が巻線部10及び巻戻し線部50となってもよい。
 巻戻し線部50は、巻線部10内を通過しないようにしてもよい。本実施の形態では、図1に示すように、巻戻し線部50は巻線部10の周縁外方を取り囲むようにして設けられている。巻線部10内は酸化膜等の絶縁材料で埋められてもよい(図3に示す後述する第三絶縁膜93を参照)。
 図1では、巻戻し線部50が巻線部10内を通過しない態様を用いて説明しているが、これに限られることはなく、図9に示すように、巻戻し線部50が巻線部10内を通過する態様を用いてもよい。なお本実施の形態では、図1に示す態様を「疑似的なロゴスキーコイル」と呼び、図9に示す態様を「ロゴスキーコイル」と呼ぶ。
 図3に示すように、巻線部10は、巻線方向に沿った第一直線部11と、第一直線部11の端部から周縁内方(図3右側)かつ巻線方向に向かって面方向(第二方向及び第三方向を含む方向)で延びた第二直線部12と、第二直線部12の端部から一方側から他方側に向かって延びた第三直線部13と、第三直線部13の端部から周縁外方(図3左側)かつ巻線方向に直交する方向に向かって面方向で延びた第四直線部14と、他方側から一方側に向かって第四直線部14の端部から延びた第五直線部15とを有してもよい(第一態様)。また、巻線部10の終端部では、第五直線部15の端部から周縁外方に向かって面方向で延びた第六直線部16が設けられ、第六直線部16の端部と巻戻し線部50の始端部とが接続されてもよい。巻戻し線部50は面方向に延びてもよい。
 このような態様とは異なり、巻線部10は、巻線方向に沿った第一直線部11と、第一直線部11の端部から周縁内方かつ巻線方向に向かって面方向で延びた第二直線部12と、他方側から一方側に向かって第二直線部12の端部から延びた第三直線部13と、第三直線部13の端部から周縁外方かつ巻線方向に直交する方向に向かって面方向で延びた第四直線部14と、一方側から他方側に向かって第四直線部14の端部から延びた第五直線部15とを有してもよい(第二態様)。また、巻線部10の終端部では、第五直線部15の端部から周縁外方に向かって面方向で延びた第六直線部16が設けられ、第六直線部16の端部と巻戻し線部50の始端部とが接続されてもよい。巻戻し線部50は面方向に延びてもよい。
 なお、後述する製造方法を採用することを考えると、後に述べた第二態様ではなく先に述べた第一態様を採用することで巻戻し線部50を一方側に位置づけることができ、その結果として製造工程を簡易なものにすることができる点で有益である。
 上記態様では、線部として「直線部」を用いて説明した。つまり、第一線部の一例として第一直線部11を用い、第二線部の一例として第二直線部12を用い、第三線部の一例として第三直線部13を用い、第四線部の一例として第四直線部14を用い、第五線部の一例として第五直線部15を用い、第六線部の一例として第六直線部16を用いる態様を用いて説明したが、これに限られることはない。各線部は曲線であってもよいし、複数の線部のうちの一部だけが直線部となってもよい。なお、製造工程の容易さからすると、第二線部及び第四線部は直線部となることが有益であり、つまり、第二直線部12及び第四直線部14となることが有益である。
 また、上記態様では、縦断面で見たときに、第二直線部12、第三直線部13、第四直線部14及び第五直線部15によって矩形状が形成される態様であったが(図3及び図9参照)、このような態様に限られることはなく、縦断面で見たときに三角形状となってもよいし、より多くの角を有する多角形(五角形状以上)となってもよい。
 第一電極61は第一主面に設けられ、第二電極62は第二主面に設けられてもよい。なお図2では上面が第一主面となり下面が第二主面となっている。また、半導体装置100は、スイッチング素子であってもよく、例えば縦型MOSFETであってもよい。図2(b)に示すように、縦型MOSFETに本実施の形態の態様が採用される場合には、第一電極61がソース電極であり、第二電極62がドレイン電極であってもよい。そして、疑似的なロゴスキーコイルはソース電極及びドレイン電極の間に流れる電流を取り囲むように設けられてもよい。なお、図2(b)の符号63はゲート電極である。
 本実施の形態の半導体層1の巻戻し線部50及び巻線部10は、図10に示すように、半導体装置100の外部に設けられた抵抗部110、コンデンサ120及びオペアンプ130に接続されることで、積分回路が形成されてもよい。このような態様には限られず、半導体層1に積分回路の抵抗部110、コンデンサ120又は抵抗部110及びコンデンサ120が形成されてもよい。一例として、図10では、巻線部10の始端部に接続された巻線電極パッド19が抵抗部110に接続され、抵抗部110がコンデンサ120及びオペアンプ130の反転入力端子に接続され、巻戻し線部50の終端部に接続された巻戻し線電極パッド59がオペアンプ130の非反転入力端子に接続されている。
 図1に示すように、巻線部10は、第二方向に延びたA方向巻線部31と、A方向巻線部31の端部に接続されるとともに第三方向に延びたB方向巻線部32と、B方向巻線部32の端部に接続されるとともに第二方向に延びたC方向巻線部33と、C方向巻線部33の端部に接続されるとともに第三方向に延びたD方向巻線部34とを有してもよい。このような態様を採用した場合には、直線形状で各方向巻線部31-34を形成することができ、比較的容易に製造することができる点で有益である。本実施の形態では4つの方向巻線部31-34を用いて説明するが、これに限られることはなく、3つの方向巻線部によって面方向で三角形状が形成されるようにしてもよいし、5つ以上の方向巻線部によって面方向で多角形状が形成されるようになってもよい。
 また、A方向巻線部31、B方向巻線部32、C方向巻線部33及びD方向巻線部34の長さは対応してもよい。長さが対応するというのは、A方向巻線部31、B方向巻線部32、C方向巻線部33及びD方向巻線部34の各々が、これらA方向巻線部31、B方向巻線部32、C方向巻線部33及びD方向巻線部34の平均値の±5%以内にあることを意味している。A方向巻線部31、B方向巻線部32、C方向巻線部33及びD方向巻線部34の各々に含まれる巻線の数は同数となってもよい。また、A方向巻線部31と巻線電極パッド19が接続される関係から、A方向巻線部31の巻き数が、B方向巻線部32、C方向巻線部33及びD方向巻線部34の巻き数よりも例えば1つ又は2つ若しくはそれ以上短くなっていてもよい。
≪製造方法≫
 次に、本実施の形態による半導体装置100の製造方法の一例について説明する。
 ウエハ等の半導体層1の上面に熱酸化膜又はCVD(Chemical Vapor Deposition)によって酸化膜等からなる第一絶縁膜91を形成する(図4参照)。なお、第一絶縁膜91にはレジスト膜も含まれている。
 次に、フォトリソグラフィによってトレンチを形成するための領域をパターニングし、その後で、第一絶縁膜91をドライエッチングする(図4参照)。
 次に、第一絶縁膜91をマスクとして半導体層1をドライエッチングする(図5参照)。エッチングされた側壁のダメージ層をCDE(Chemical Dry Etching),犠牲酸化膜又はHアニール等によって除去してもよい。
 次に、トレンチの内側壁及び内底面に熱酸化膜又はCVD酸化膜等の第二絶縁膜92を形成する(図6参照)。なお、第一絶縁膜91が例えばレジスト膜からなる場合には、このような態様とは異なり、第二絶縁膜92を形成される前に第一絶縁膜91が除去され、その後で第二絶縁膜92が設けられてもよい。
 次に、トレンチ内部をポリシリコン等の導電性材料95で埋め込み、第一絶縁膜91の上面にもポリシリコン等の導電性材料95を積み上げるようにする(図7参照)。このようにすることで、第二絶縁膜92が形成されたトレンチ内及び第一絶縁膜91上に導電性材料95が設けられることになる。このときに第一絶縁膜91に積み上がる導電性材料95の厚みは例えば0.5μm~2μm程であってもよい。
 次に、フォトリソグラフィによって巻線部10及び巻戻し線部50を形成するためのパターニングを行う(図8参照)。この際、トレンチの内底面及び内側面に残る導電性材料95の厚みは第一絶縁膜91に積み上がる導電性材料95の厚みと同じ厚みとなり、例えば0.5μm~2μm程となってもよい。このように同じ厚みとすることで、各直線部11-16及び巻戻し線部50内に流れる電流を一定のものにでき、検出精度を高めることができる点で有益である。図8に示す巻線部10は、巻線方向に沿った第一直線部11と、第一直線部11の端部から周縁内方かつ巻線方向に向かって面方向で延びた第二直線部12と、一方側から他方側に向かって第二直線部12の端部から延びた第三直線部13と、第三直線部13の端部から周縁外方かつ巻線方向に直交する方向に向かって面方向で延びた第四直線部14と、他方側から一方側に向かって第四直線部14の端部から延びた第五直線部15と、巻線部10の終端部において、第五直線部15の端部から周縁外方に向かって面方向で延びた第六直線部16とを有している。巻戻し線部50は面方向に延びてもよい。
 次に酸化膜等の絶縁材料でトレンチ内部を埋め込むとともに、上面にも絶縁材料を積み上げるようにする(図3参照)。より具体的には、CVD、SOG(Spin on Glass)等で酸化膜等の第三絶縁膜93で埋め込み、上面にも層間絶縁膜等の第三絶縁膜93を設ける。
 次に、ポリシリコン等の導電性材料95で形成した巻線部10の始端部と巻戻し線部50の終端部の層間絶縁膜等の第三絶縁膜93にコンタクトホールを開けるためのフォトリソグラフィを行う。その後、ドライエッチングによって層間絶縁膜等の第三絶縁膜93にコンタクトホールを開け、コンタクトホールを開けた部分に電極用ワイヤ等のPADとなるメタルを形成し、巻線電極パッド19及び巻戻し線電極パッド59を形成する(図1参照)。
《作用・効果》
 次に、上述した構成からなる本実施の形態による作用・効果の一例について説明する。なお、「作用・効果」で説明するあらゆる態様を、上記構成で採用することができる。
 本実施の形態のような巻線部10を採用した場合には、半導体装置100の製造技術を利用することで巻線部10の構成を微細化することができ、単位長さあたりにおいて巻数を増やすことができる。このため、電流の変化を精度よく検出できる。また、このように微細化が可能であることから、巻線部10及び巻戻し線部50を半導体層1に設けても、半導体装置100の大きさが大きくなることを防止できる。
 また、本実施の形態のように第一電極61と第二電極62の配置位置が決まった半導体装置100において半導体層1に巻線部10及び巻戻し線部50を形成することから、測定対象となる第一電極61と第二電極62との間に流れる電流に対して、巻線部10及び巻戻し線部50を正確に位置づけることができる。また、位置ずれが起こらないので、位置ずれによる影響を受けることもない。このため、バラツキ無く電流の変化を測定することができる。
 巻戻し線部50が巻線部10内を通過しない態様を採用した場合には、製造工程を容易にすることができる点で非常に有益である。つまり、図9に示すように巻戻し線部50が巻線部10内を通過する態様を採用した場合には、巻戻し線部50を巻線部10内に形成する工程が煩雑なものとなり、製造コストが上がってしまう。他方、図3乃至図8を用いて説明したように、巻戻し線部50を巻線部10内に形成しないようにすることで、格段に製造工程を容易にすることができ、製造コストを低減できる点で有益である。
 半導体装置100がMOSFETのようなスイッチング素子である場合にはONとOFFを切り替える際に電流が変化することから、本実施の形態における疑似的なロゴスキーコイル及びロゴスキーコイルを採用することは有益である。
 図2に示すように、第一電極61が半導体層1の第一主面に設けられ、第二電極62が半導体層1の第二主面に設けられる態様を採用した場合には、第一主面と第二主面との間を電流が流れ、この電流を取り囲むようにして巻線部10及び巻戻し線部50が設けられることから、前述したような製造方法(図3乃至図8参照)を採用することができる。このため、製造工程を簡易なものにすることができ、量産を考えた場合に現実的な製造方法とすることができる点で有益である。
 図3(a)(b)に示すように、巻線部10の第一直線部11、第二直線部12及び第六直線部16と巻戻し線部50の高さ位置が同じ態様を採用した場合には、図7及び図8に示すように、これらに対して同じ工程を採用することができる点で有益である。つまり、第一絶縁膜91の上面に導電性材料95を積み上げ(図7参照)、導電性材料95をエッチングすることで生成することができる(図8参照)点で有益である。
 本実施の形態を採用することで巻戻し線部50を巻線部10の周縁外方に位置づけることができる。このため、第一電極61と第二電極62との間で流れる電流に巻線部10を極力近接して配置させることができる点で有益である。
第2の実施の形態
 次に、本発明の第2の実施の形態について説明する。
 第1の実施の形態では、巻戻し線部50が巻線部10の周縁外方に設けられる態様となっていたが、第2の実施の形態では、図12に示すように巻戻し線部50が巻線部10の周縁内方に設けられる態様となっている。その他については、第1の実施の形態で採用したあらゆる構成を第2の実施の形態でも採用することができる。第1の実施の形態で説明した部材に対しては同じ符号を付して説明する。
 本実施の形態では、第1の実施の形態とは異なり、巻線方向に沿った第一直線部11と、第一直線部11の端部から周縁外方(図11の左側)かつ巻線方向に向かって面方向で延びた第二直線部12と、一方側から他方側に向かって第二直線部12の端部から延びた第三直線部13と、第三直線部13の端部から周縁内方(図11の右側)かつ巻線方向に直交する方向に向かって延びた第四直線部14と、他方側から一方側に向かって第四直線部14の端部から延びた第五直線部15とを有してもよい(第三態様)(図11参照)。また、巻線部10の終端部では、第五直線部15の端部から周縁内方(図11の右側)に向かって面方向で延びた第六直線部16が設けられ、第六直線部16の端部と巻戻し線部50の始端部とが接続されてもよい。巻戻し線部50は面方向に延びてもよい。
 また、このような態様とは異なり、巻線方向に沿った第一直線部11と、第一直線部11の端部から周縁外方かつ巻線方向に向かって面方向で延びた第二直線部12と、他方側から一方側に向かって第二直線部12の端部から延びた第三直線部13と、第三直線部13の端部から周縁内方かつ巻線方向に直交する方向に向かって延びた第四直線部14と、一方側から他方側に向かって第四直線部14の端部から延びた第五直線部15とを有してもよい(第四態様)。また、巻線部10の終端部では、第五直線部15の端部から周縁内方に向かって面方向で延びた第六直線部16が設けられ、第六直線部16の端部と巻戻し線部50の始端部とが接続されてもよい。巻戻し線部50は面方向に延びてもよい。
 第1の実施の形態で用いた製造方法を採用することを考えると、後に述べた第四態様ではなく先に述べた第三態様を採用することで、巻戻し線を一方側に位置づけることができ、その結果として製造工程を簡易なものにすることができる点で有益である。
 本実施の形態を採用することで巻線部10を巻戻し線部50の周縁外方に位置づけることができる。このため、巻線部10の長さを長く取ることができ、巻線部10の巻き数を増やすことができる。この結果、電流の変化の検知精度を高めることを期待できる点で有益である。
第3の実施の形態
 次に、本発明の第3の実施の形態について説明する。
 上記各実施の形態では、巻線部10が、第二方向に延びたA方向巻線部31と、A方向巻線部31の端部に接続されるとともに第三方向に延びたB方向巻線部32と、B方向巻線部32の端部に接続されるとともに第二方向に延びたC方向巻線部33と、C方向巻線部33の端部に接続されるとともに第三方向に延びたD方向巻線部34とを有する態様であったが、これらに限られることはない。一例としては、図13に示すように、平面視(第二方向及び第三方向を含む平面)において巻線部10及び巻戻し線部50の各々が円形状となってもよい。また、平面視において巻線部10及び巻戻し線部50の各々が三角形状となってもよい。その他については、上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
 図13に示すような態様を採用した場合には、第一電極61と第二電極62との間に流れる電流をバランスよく検出できることを期待できる。なお、製造工程の容易さからすると、第1の実施の形態又は第2の実施の形態のようにA方向巻線部31、B方向巻線部32、C方向巻線部33及びD方向巻線部34のような直線状の形態を繋ぎ合わせる態様である方が有益である。
第4の実施の形態
 次に、本発明の第4の実施の形態について説明する。
 上記各実施の形態では、一つの半導体層1内に巻線部10と巻戻し線部50の両方が設けられていたが、第4の実施の形態では、第一電極61及び第二電極62が設けられた半導体層1に巻線部10だけが設けられ、別の半導体層又は別の部材に巻戻し線部50が設けられている。その他については、上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
 一例として、図14(a)に示すように巻戻し線部50は金属線からなり、半導体装置100の周縁を取り囲むように配意されてもよい。この場合には、半導体装置の側壁に巻戻し線部50を位置付けるための溝部5が設けられてもよい。
 また、図14(b)に示すように、巻線部10の設けられた半導体層1とは別の半導体層200に巻戻し線部50が形成され、当該別の半導体層200が巻線部10の設けられた半導体層1を取り囲むように設けられてもよい。
第5の実施の形態
 次に、本発明の第5の実施の形態について説明する。
 上記各実施の形態では、一つの疑似的なロゴスキーコイル又はロゴスキーコイルが設けられている態様であったが、第5の実施の形態では、複数の疑似的なロゴスキーコイル又はロゴスキーコイルが設けられている。その他については、上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
 図15に示すように、疑似的なロゴスキーコイル又はロゴスキーコイルが第一方向で整列して配置されてもよい。より具体的には、巻線部10と巻線部10内を通過しない巻戻し線部50(疑似的なロゴスキーコイル)、又は、巻線部10と巻線部10内を通過する巻戻し線部50(ロゴスキーコイル)が第一方向で並んで設けられてもよい。この態様を採用した場合には、第一方向の2箇所以上で電流の変化を検知することができるので、より正確に電流の変化を検知することができる点で有益である。但し、この態様では、巻線部10及び巻戻し線部50を第一方向で積み重ねるようにして配置する必要があることから、第1の実施の形態と比較すると製造工程が煩雑になることには留意が必要である。
 図16に示すように、疑似的なロゴスキーコイル又はロゴスキーコイルの外周側に別の疑似的なロゴスキーコイル又はロゴスキーコイルが配置されてもよい。より具体的には、巻線部10と巻線部10内を通過しない巻戻し線部50(疑似的なロゴスキーコイル)、又は、巻線部10と巻線部10内を通過する巻戻し線部50(ロゴスキーコイル)が第二方向又は第三方向で並んで設けられてもよい。この態様を採用した場合にも、より正確に電流の変化を検知することができる点で有益である。また、この態様では、第1の実施の形態と同様の製造工程を採用することができる点でも有益である。
 これらの態様が組み合わされてもよく、図17に示すように、第一方向で疑似的なロゴスキーコイル又はロゴスキーコイルが積層され、かつ疑似的なロゴスキーコイル又はロゴスキーコイルの外周側に別の疑似的なロゴスキーコイル又はロゴスキーコイルが設けられてもよい。より具体的には、巻線部10と巻線部10内を通過しない巻戻し線部50(疑似的なロゴスキーコイル)、又は、巻線部10と巻線部10内を通過する巻戻し線部50(ロゴスキーコイル)が第二方向又は第三方向で並んで設けられ、かつ、第一方向でも並んで設けられてもよい。
第6の実施の形態
 次に、本発明の第6の実施の形態について説明する。
 本実施の形態では、第二線部及び第四線部に関して、前述した態様と異なる例を用いて説明する。上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
 本実施の形態では、図18に示すように、巻線部10が、周縁内方かつ巻線方向に直交する方向に向かって面方向で延びた第二直線部12と、第二直線部12の端部から一方側から他方側に向かって延びた第三直線部13と、第三直線部13の端部から周縁外方かつ巻線方向に向かって面方向で延びた第四直線部14と、他方側から一方側に向かって第四直線部14の端部から延びた第五直線部15とを有してもよい。
 また、別の態様としては、図19に示すように、巻線部10が、周縁内方かつ巻線方向に向かって面方向で延びた第二直線部12と、第二直線部12の端部から一方側から他方側に向かって延びた第三直線部13と、第三直線部13の端部から周縁外方かつ巻線方向に向かって面方向で延びた第四直線部14と、他方側から一方側に向かって第四直線部14の端部から延びた第五直線部15とを有してもよい。
 なお、前述したように直線部はあくまでも一例であり、巻線部10を構成する線部の形状は様々な態様を採用することができ、例えば曲線とすることもできる。
第7の実施の形態
 次に、本発明の第7の実施の形態について説明する。
 上記では、半導体装置100として図2、図14乃至図17に示す態様を用いて説明したが、これとは異なる素子構造を有する半導体装置100を採用することはもちろん可能である。例えば、図20に示すように、素子構造としてプレーナゲートタイプの縦型パワーMOSFETを有する態様を採用してもよい。上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
 また、図20に示す態様とは異なり、図21に示すように、巻線部10の一部及び/又は巻戻し線部50は、半導体層1の一方側端部よりも一方側に位置してもよい。より具体的には、一方側に第一直線部11のような第一線部、第二直線部12のような第二線部及び巻戻し線部50が設けられる態様において、第一線部、第二線部及び巻戻し線部50が半導体層1の一方側の面に載置するようにして設けられ、これら第一線部、第二線部及び巻戻し線部50が半導体層1の一方側端部よりも一方側に位置するようにしてもよい。
 この態様を採用した場合には、第一線部、第二線部及び巻戻し線部50を半導体層1の一方側に載置して形成できるので、製造工程が容易になる。また、図21に示すように第二電極62が第一電極61よりも幅方向において小さい場合には、第二電極62から第一電極61に流れる電流は、一方側の領域で周縁内方に集まることになる。このため、疑似的なロゴスキーコイル又はロゴスキーコイルを極力一方側に位置づけ、その一部が半導体層1よりも一方側に位置するような構成を採用することで、より効率よく電流の変化を検出することができるようになる点でも有益である。
第8の実施の形態
 次に、本発明の第8の実施の形態について説明する。
 本実施の形態では、図22及び図23に示すように、巻戻し線部50が巻線部10の一方側に位置づけられるようになっている。上記各実施の形態で採用したあらゆる構成を本実施の形態でも採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。本実施の形態の変形例として、巻戻し線部50は巻線部10の他方側に位置づけられてもよい。
 本実施の形態によれば、巻戻し線部50を巻線部10の一方側又は他方側に位置づけるので、面方向における大きさが大きくなることを抑制できる点で有益である。本実施の形態の製造工程の一例としては、前述した製造工程とは異なり、以下のような工程を採用することになる。
 ウエハ等の半導体層1の上面に熱酸化膜又はCVD(Chemical Vapor Deposition)によって酸化膜等からなる第一絶縁膜91を形成する(図4参照)。
 次に、フォトリソグラフィによってトレンチを形成するための領域をパターニングし、その後で、第一絶縁膜91をドライエッチングする(図4参照)。
 次に、第一絶縁膜91をマスクとして半導体層1をドライエッチングする(図5参照)。エッチングされた側壁のダメージ層をCDE(Chemical Dry Etching),犠牲酸化膜又はHアニール等によって除去してもよい。
 次に、トレンチの内側壁及び内底面に熱酸化膜又はCVD酸化膜等の第二絶縁膜92を形成する(図6参照)。
 次に、トレンチ内部をポリシリコン等の導電性材料95で埋め込み、第一絶縁膜91の上面にもポリシリコン等の導電性材料95を積み上げるようにする(図7参照)。このようにすることで、第二絶縁膜92が形成されたトレンチ内及び第一絶縁膜91上に導電性材料95が設けられることになる。
 次に、フォトリソグラフィによって巻線部10を形成するためのパターニングを行う(図23(a)参照)。
 次に酸化膜等の絶縁材料でトレンチ内部を埋め込むとともに、上面にも絶縁材料を積み上げるようにする。より具体的には、CVD、SOG(Spin on Glass)等で酸化膜等の第三絶縁膜93で埋め込み、上面にも層間絶縁膜等の第三絶縁膜93を設ける。
 次に、巻線部10の終端部に対応する位置において、第三絶縁膜93にコンタクトホールを形成する(図22及び図23(b)参照)。
 次に、コンタクトホール内及び第三絶縁膜93上に導電性材料95を設ける。そして、この導電性材料95をパターニングすることで巻戻し線部50を巻線部10の一方側に形成する。この結果、巻線部10の終端部と巻戻し線部50の始端部は第一方向で延びる連結体18によって連結されることになる。なお、この際に用いる導電性材料95は巻線部10を形成する際に用いた導電性材料と同じ材料であってもよいし、異なる材料であってもよい。
 巻線電極パッド19及び巻戻し線電極パッド59は、コンタクトホールを適切な場所に形成して、コンタクトホールを開けた部分に電極用ワイヤ等のPADとなるメタルを形成し、巻線電極パッド19及び巻戻し線電極パッド59を形成すればよい(図22参照)。
 上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
1    半導体層
10   巻線部
11   第一直線部
12   第二直線部
13   第三直線部
14   第四直線部
15   第五直線部
16   第六直線部
50   巻戻し線部
61   第一電極
62   第二電極
91   第一絶縁膜
92   第二絶縁膜
93   第三絶縁膜
100  半導体装置

Claims (11)

  1.  第一電極と、
     第二電極と、
     前記第一電極と前記第二電極との間で流れる電流を取り囲むようにして設けられた巻線部と、前記電流を取り囲むようにして設けられ、前記巻線部の終端部で接続されて前記終端部から始端部側に向かって戻る巻戻し線部と、を含む半導体層と、
     を備えたことを特徴とする半導体装置。
  2.  前記巻戻し線部は、前記巻線部内を通過しないことを特徴とする請求項1に記載の半導体装置。
  3.  前記巻戻し線部は前記巻線部の周縁外方を取り囲むようにして設けられることを特徴とする請求項2に記載の半導体装置。
  4.  前記第一電極側を一方側とし、前記第二電極側を他方側とした場合に、
     前記巻線部は、周縁内方に向かって延びた第二線部と、一方側から他方側に向かって前記第二線部の端部から延びた第三線部と、前記第三線部の端部から周縁外方に向かって延びた第四線部と、他方側から一方側に向かって前記第四線部の端部から延びた第五線部と、を有することを特徴とする請求項3に記載の半導体装置。
  5.  前記巻戻し線部は前記巻線部の周縁内方であって前記電流を取り囲むようにして設けられることを特徴とする請求項2に記載の半導体装置。
  6.  前記第一電極側を一方側とし、前記第二電極側を他方側とした場合に、
     前記巻線部は、周縁外方に向かって延びた第二線部と、一方側から他方側に向かって前記第二線部の端部から延びた第三線部と、前記第三線部の端部から周縁内方に向かって延びた第四線部と、他方側から一方側に向かって前記第四線部の端部から延びた第五線部と、を有することを特徴とする請求項5に記載の半導体装置。
  7.  前記巻戻し線部は、前記巻線部の一方側に位置づけられることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
  8.  前記巻線部の一部又は前記巻戻し線部は、前記半導体層の一方側端部よりも一方側に位置することを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。
  9.  第一電極と、第二電極と、前記第一電極と前記第二電極との間で流れる電流を取り囲むようにして設けられた巻線部を含む半導体層と、を有する半導体装置と、
     前記半導体装置の周縁外方に設けられ、前記巻線部の終端部で接続されて前記終端部から始端部側に向かって戻る巻戻し線部と、を備える組合体。
  10.  半導体層に部分的に第一絶縁膜を形成する工程と、
     前記第一絶縁膜を利用してトレンチを形成する工程と、
     前記トレンチの内側壁及び内底面に第二絶縁膜を形成する工程と、
     前記第二絶縁膜が形成されたトレンチ内及び前記半導体層の一方側に導電性材料を設ける工程と、
     前記導電性材料をパターニングすることで、巻線部と、巻線部の周縁内方又は周縁外方に巻戻し線部を形成する工程と、
     を備えたことを特徴とする半導体装置の製造方法。
  11.  半導体層に部分的に第一絶縁膜を形成する工程と、
     前記第一絶縁膜を利用してトレンチを形成する工程と、
     前記トレンチの内側壁及び内底面に第二絶縁膜を形成する工程と、
     前記第二絶縁膜が形成されたトレンチ内に導電性材料を設ける工程と、
     前記導電性材料をパターニングすることで巻線部を形成する工程と、
     前記巻線部を第三絶縁膜で覆う工程と、
     前記巻線部の終端部に対応する位置において、前記第三絶縁膜にコンタクトホールを形成する工程と、
     前記コンタクトホール内及び前記第三絶縁膜に導電性材料を設ける工程と、
     前記導電性材料をパターニングすることで巻戻し線部を形成する工程と、
     を備えたことを特徴とする半導体装置の製造方法。
     
PCT/JP2017/042129 2017-11-24 2017-11-24 半導体装置、組合体及び半導体装置の製造方法 WO2019102568A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/042129 WO2019102568A1 (ja) 2017-11-24 2017-11-24 半導体装置、組合体及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/042129 WO2019102568A1 (ja) 2017-11-24 2017-11-24 半導体装置、組合体及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2019102568A1 true WO2019102568A1 (ja) 2019-05-31

Family

ID=66631824

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/042129 WO2019102568A1 (ja) 2017-11-24 2017-11-24 半導体装置、組合体及び半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2019102568A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391214A (ja) * 1989-09-01 1991-04-16 Mitsubishi Electric Corp 空心コイル
JPH10247718A (ja) * 1997-03-04 1998-09-14 Fuji Electric Co Ltd 電流検知部付き縦型半導体素子
JP2001102230A (ja) * 1999-09-29 2001-04-13 Mitsubishi Electric Corp ロゴスキーコイル
US20160154034A1 (en) * 2014-12-02 2016-06-02 Covidien Lp Electrosurgical generators and sensors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391214A (ja) * 1989-09-01 1991-04-16 Mitsubishi Electric Corp 空心コイル
JPH10247718A (ja) * 1997-03-04 1998-09-14 Fuji Electric Co Ltd 電流検知部付き縦型半導体素子
JP2001102230A (ja) * 1999-09-29 2001-04-13 Mitsubishi Electric Corp ロゴスキーコイル
US20160154034A1 (en) * 2014-12-02 2016-06-02 Covidien Lp Electrosurgical generators and sensors

Similar Documents

Publication Publication Date Title
JP6999692B2 (ja) 半導体装置、半導体部品及び半導体装置の製造方法
WO2019102569A1 (ja) 半導体部品、組合体及び半導体部品の製造方法
JP6732104B2 (ja) 半導体装置及び半導体部品
JP2007147460A (ja) 磁気平衡式電流センサ
WO2019102568A1 (ja) 半導体装置、組合体及び半導体装置の製造方法
JP6995879B2 (ja) 検出用基板、組合体及び検出用基板の製造方法
WO2019102573A1 (ja) 半導体装置、半導体部品及び半導体装置の製造方法
JP2007292544A (ja) 磁気デバイス
JP5665422B2 (ja) 磁束検出装置および磁束検出装置の製造方法
WO2020008544A1 (ja) 電子モジュール
JP2009036717A (ja) 磁気センサ
JP2009111036A (ja) 薄膜トランスおよびその製造方法
JP7319771B2 (ja) 電流検出器及びパワーモジュール
JP5097498B2 (ja) トランス装置
CN112352163B (zh) 电子模块
CN114628118A (zh) 感应装置和制造感应装置的方法
JP2006101376A (ja) 音響用電磁変換装置
JP2005218165A (ja) レゾルバステータ構造
JP2012198085A (ja) 電流センサ
JP2011141197A (ja) リニア位置センサ
JPH0559329U (ja) 電流センサ
JP2010141146A (ja) 半導体装置の製造方法
JP2013093347A (ja) 半導体素子および半導体素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17932774

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17932774

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP