JPWO2019064435A1 - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JPWO2019064435A1
JPWO2019064435A1 JP2019545496A JP2019545496A JPWO2019064435A1 JP WO2019064435 A1 JPWO2019064435 A1 JP WO2019064435A1 JP 2019545496 A JP2019545496 A JP 2019545496A JP 2019545496 A JP2019545496 A JP 2019545496A JP WO2019064435 A1 JPWO2019064435 A1 JP WO2019064435A1
Authority
JP
Japan
Prior art keywords
dopant
film
containing gas
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019545496A
Other languages
English (en)
Other versions
JP6925430B2 (ja
Inventor
求 出貝
求 出貝
芦原 洋司
洋司 芦原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of JPWO2019064435A1 publication Critical patent/JPWO2019064435A1/ja
Application granted granted Critical
Publication of JP6925430B2 publication Critical patent/JP6925430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3215Doping the layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/0215Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing tantalum, e.g. TaSiOx
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02153Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing titanium, e.g. TiSiOx
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

課題:不純物を添加したシリコン膜から、その上に形成された金属膜への不純物が拡散してしまうことを抑制する。解決手段:ドーパントが添加された膜の上に、金属膜と、当該金属膜以外の膜が形成された基板に対して、前記ドーパントを含むドーパント含有ガスを供給する工程と、前記基板上から前記ドーパント含有ガスを除去する工程と、を行い、前記金属膜に前記ドーパントを選択添加する。

Description

本発明は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
MOSFET(Metal Oxide Semiconductor Field Effect Transistor)の高集積化及び高性能化に伴い、その製作には様々な種類の膜が用いられている(たとえば特許文献1参照)。
特開2011−6783号公報
たとえば、MOSFETのゲート電極では、不純物(ドーパント)を添加したシリコン膜上に金属膜を形成した後、アニール(熱)処理を行い、金属シリサイドとして用いる場合がある。このとき、不純物を添加したシリコン膜から金属膜へ不純物の拡散(out−diffusion)が起こり、不純物を添加したシリコン膜の不純物濃度が低下してしまうことがある。
本発明は、不純物を添加したシリコン膜から、その上に形成された金属膜への不純物が拡散してしまうことを抑制することが可能な技術を提供することを目的とする。
本発明の一態様によれば、
ドーパントが添加された膜の上に、金属膜と、当該金属膜以外の膜が形成された基板に対して、前記ドーパントを含むドーパント含有ガスを供給する工程と、
前記基板上から前記ドーパント含有ガスを除去する工程と、
を行い、前記金属膜に前記ドーパントを選択添加する技術が提供される。
本発明によれば、不純物を添加したシリコン膜から、その上に形成された金属膜への不純物が拡散してしまうことを抑制することができる。
本発明を適用する構造の一例である。 本発明に係るBガスの分解を、構造式を用いて説明する図である。 本発明の第1の実施形態における基板処理装置の縦型処理炉の概略を示す縦断面図である。 図1におけるA−A線概略横断面図である。 本発明の第1の実施形態における基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の第1の実施形態におけるガス供給のタイミングを示す図である。 本発明の第1の実施形態におけるBガスのパルス数に対する各膜中のB量の変化を示す図である。 本発明の第1の実施形態におけるTEM−EELSの実験結果を示しており、(A)は断面の図であり、(B)は深さ方向に対する分析結果を示す図である。 本発明の第1の実施形態におけるNi膜の断面TEM画像である。
不純物として、たとえばホウ素(B)を添加(ドーピング)したBドープドSi膜上に、金属膜として、たとえばニッケル(Ni)膜を形成した後、アニール処理を行い、ニッケルシリサイド(NiSi)等の金属シリサイドを用いる場合がある。このとき、BドープドSi膜からN膜へBの拡散が起こり、BドープドSi膜のB濃度が低下してしまうことがある。これを抑制するためには、Ni膜にあらかじめBをドーピングしておくことが考えられる。
しかし、NiへのBドーピングを行う際、周辺の他の膜にBがドーピングされると膜質の悪化(絶縁膜の場合は絶縁性の低下等)を招いてしまう。たとえば、図1に示すように、BドープドSi膜601上に、Ni膜602が形成され、その周辺にシリコン窒化膜(SiN膜)603、シリコン酸化膜(SiO膜)604が形成されている場合は、Ni膜602へBドーピングを行おうとすると、SiN膜603やSiO膜604にもBがドーピングされてしまう。そこで、N膜602以外の膜はマスクすることで望まぬBドーピングを防ぐことが考えられる。しかし、マスクを形成すると工程数が増加してしまう。
そこで、発明者らは、鋭意研究を行った結果、Ni膜のみにBを選択的に(優先的に)ドーピング(選択ドーピング、選択ドープ、選択添加)することにより、マスクを使用せずにNi膜602以外の膜へのBドーピングを抑制できることを見出した。具体的には、Ni膜に対して、B含有ガスとして、たとえば、ジボラン(B)ガスを照射(供給)すると、Niが触媒として作用してBガスが分解される。すなわち金属であるNiの電子供与性がBガスの分解を促進する。そして、図2のように、B−H結合が切断され、BHとなる。このようなBHは不安定で反応性に富むため、Niの中にBが拡散していく。なお、Ni中におけるBの拡散係数は高いため、Ni中にBが取り込まれやすい。一方、SiN膜やSiO膜は、絶縁膜であり、電子供与性に乏しいため、金属であるNiのような触媒作用が働かない。さらに、SiNやSiOにおけるBの拡散係数は低く、SiN中やSiO中にはBが取り込まれにくい。また、SiO膜に対しては、結晶性ボロンは耐酸性を有するためOと結合しにくいこともある。したがって、Ni膜のみにBを選択添加することが可能となる。すなわち、Niと他の膜が露出した基板にBを含むガスを曝して、NiだけにBをドーピングすることが可能となる。以下に詳細を記す。
<本発明の第1の実施形態>
以下、本発明の第1の実施形態について、図3〜5を参照しながら説明する。基板処理装置10は半導体装置の製造工程において使用される装置の一例として構成されている。
(1)基板処理装置の構成
基板処理装置10は、加熱手段(加熱機構、加熱系)としてのヒータ207が設けられた処理炉202を備える。ヒータ207は円筒形状であり、保持板としてのヒータベース(図示せず)に支持されることにより垂直に据え付けられている。
ヒータ207の内側には、ヒータ207と同心円状に反応容器(処理容器)を構成するアウタチューブ203が配設されている。アウタチューブ203は、たとえば石英(SiO2)、炭化シリコン(SiC)などの耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。アウタチューブ203の下方には、アウタチューブ203と同心円状に、マニホールド(インレットフランジ)209が配設されている。マニホールド209は、たとえばステンレス(SUS)などの金属からなり、上端及び下端が開口した円筒形状に形成されている。マニホールド209の上端部と、アウタチューブ203との間には、シール部材としてのOリング220aが設けられている。マニホールド209がヒータベースに支持されることにより、アウタチューブ203は垂直に据え付けられた状態となる。
アウタチューブ203の内側には、反応容器を構成するインナチューブ204が配設されている。インナチューブ204は、たとえば石英(SiO2)、炭化シリコン(SiC)などの耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。主に、アウタチューブ203と、インナチューブ204と、マニホールド209とにより処理容器(反応容器)が構成されている。処理容器の筒中空部(インナチューブ204の内側)には処理室201が形成されている。
処理室201は、基板としてのウエハ200を後述するボート217によって水平姿勢で鉛直方向に多段に配列した状態で収容可能に構成されている。
処理室201内には、ノズル410がマニホールド209の側壁及びインナチューブ204を貫通するように設けられている。ノズル410には、ガス供給ラインとしてのガス供給管310が、接続されている。このように、基板処理装置10には1本のノズル410と、1本のガス供給管310とが設けられており、処理室201内へガスを供給することができるように構成されている。ただし、本実施形態の処理炉202は上述の形態に限定されない。
ガス供給管310には上流側から順に流量制御器(流量制御部)であるマスフローコントローラ(MFC)312および開閉弁であるバルブ314が設けられている。ガス供給管310のバルブ314の下流側には、不活性ガスを供給するガス供給管510が接続されている。ガス供給管510には、上流側から順に、流量制御器(流量制御部)であるMFC512および開閉弁であるバルブ514が設けられている。
ガス供給管310の先端部にはノズル410が連結接続されている。ノズル410は、L字型のノズルとして構成されており、その水平部はマニホールド209の側壁及びインナチューブ204を貫通するように設けられている。ノズル410の垂直部は、インナチューブ204の径方向外向きに突出し、かつ鉛直方向に延在するように形成されているチャンネル形状(溝形状)の予備室201aの内部に設けられており、予備室201a内にてインナチューブ204の内壁に沿って上方(ウエハ200の配列方向上方)に向かって設けられている。
ノズル410は、処理室201の下部領域から処理室201の上部領域まで延在するように設けられており、ウエハ200と対向する位置にそれぞれ複数のガス供給孔410aが設けられている。これにより、ノズル410のガス供給孔410aからそれぞれウエハ200に処理ガスを供給する。このガス供給孔410aは、インナチューブ204の下部から上部にわたって複数設けられ、それぞれ同一の開口面積を有し、さらに同一の開口ピッチで設けられている。ただし、ガス供給孔410aは上述の形態に限定されない。たとえば、インナチューブ204の下部から上部に向かって開口面積を徐々に大きくしてもよい。これにより、ガス供給孔410aから供給されるガスの流量をより均一化することが可能となる。
ノズル410のガス供給孔410aは、後述するボート217の下部から上部までの高さの位置に複数設けられている。そのため、ノズル410のガス供給孔410aから処理室201内に供給された処理ガスは、ボート217の下部から上部までに収容されたウエハ200、すなわちボート217に収容されたウエハ200の全域に供給される。ノズル410は、処理室201の下部領域から上部領域まで延在するように設けられていればよいが、ボート217の天井付近まで延在するように設けられていることが好ましい。
ガス供給管310からは、処理ガスとして、不純物元素であるドーパントを含むドーパント含有ガスが、MFC312、バルブ314、ノズル410を介して処理室201内に供給される。ドーパント含有ガスとしては、たとえばドーパントとしてのホウ素(B、ボロン)を含むB含有ガスとして、たとえばジボラン(B)ガス(5%、N希釈)が用いられる。
ガス供給管510からは、不活性ガスとして、たとえば窒素(N2)ガスが、MFC512、バルブ514、ノズル410を介して処理室201内に供給される。なお、以下では、不活性ガスとしてN2ガスを用いる例について説明するが、不活性ガスとしては、N2ガス以外に、たとえば、アルゴン(Ar)ガス、ヘリウム(He)ガス、ネオン(Ne)ガス、キセノン(Xe)ガス等の希ガスを用いてもよい。
主に、ガス供給管310、MFC312、バルブ314、ノズル410により処理ガス供給系が構成されるが、ノズル410のみを処理ガス供給系と考えてもよい。処理ガス供給系を、単に、ガス供給系と称することもできる。ガス供給管310からドーパント含有ガスを流す場合、主に、ガス供給管310、MFC312、バルブ314によりドーパント含有ガス供給系が構成されるが、ノズル410をドーパント含有ガス供給系に含めて考えてもよい。ドーパント含有ガスとしてB含有ガスを用いる場合、ドーパント含有ガス供給系をB含有ガス供給系と称することもできる。B含有ガスとしてBガスを用いる場合、B含有ガス供給系をBガス供給系と称することもできる。また、主に、ガス供給管510、MFC512、バルブ514により不活性ガス供給系が構成される。不活性ガス供給系を、パージガス供給系、希釈ガス供給系、あるいは、キャリアガス供給系と称することもできる。
本実施形態におけるガス供給の方法は、インナチューブ204の内壁と、複数枚のウエハ200の端部とで定義される円環状の縦長の空間内、すなわち、円筒状の空間内の予備室201a内に配置したノズル410を経由してガスを搬送している。そして、ノズル410のウエハと対向する位置に設けられた複数のガス供給孔410aからインナチューブ204内にガスを噴出させている。より詳細には、ノズル410のガス供給孔410により、ウエハ200の表面と平行方向、すなわち水平方向に向かってドーパント含有ガス等を噴出させている。
排気孔(排気口)204aは、インナチューブ204の側壁であってノズル410に対向した位置、すなわち予備室201aとは180度反対側の位置に形成された貫通孔であり、たとえば、鉛直方向に細長く開設されたスリット状の貫通孔である。そのため、ノズル410のガス供給孔410aから処理室201内に供給され、ウエハ200の表面上を流れたガス、すなわち、残留するガス(残ガス)は、排気孔204aを介してインナチューブ204とアウタチューブ203との間に形成された隙間からなる排気路206内に流れる。そして、排気路206内へと流れたガスは、排気管231内に流れ、処理炉202外へと排出される。
排気孔204aは、複数のウエハ200と対向する位置(好ましくはボート217の上部から下部と対向する位置)に設けられており、ガス供給孔410aから処理室201内のウエハ200の近傍に供給されたガスは、水平方向、すなわちウエハ200の表面と平行方向に向かって流れた後、排気孔204aを介して排気路206内へと流れる。すなわち、処理室201に残留するガスは、排気孔204aを介してウエハ200の主面に対して平行に排気される。なお、排気孔204aはスリット状の貫通孔として構成される場合に限らず、複数個の孔により構成されていてもよい。
マニホールド209には、処理室201内の雰囲気を排気する排気管231が設けられている。排気管231には、上流側から順に、処理室201内の圧力を検出する圧力検出器(圧力検出部)としての圧力センサ245,APC(Auto Pressure Controller)バルブ243,真空排気装置としての真空ポンプ246が接続されている。APCバルブ243は、真空ポンプ246を作動させた状態で弁を開閉することで、処理室201内の真空排気及び真空排気停止を行うことができ、更に、真空ポンプ246を作動させた状態で弁開度を調節することで、処理室201内の圧力を調整することができる。主に、排気孔204a,排気路206,排気管231,APCバルブ243及び圧力センサ245により、排気系すなわち排気ラインが構成される。なお、真空ポンプ246を排気系に含めて考えてもよい。
マニホールド209の下方には、マニホールド209の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ219が設けられている。シールキャップ219は、マニホールド209の下端に鉛直方向下側から当接されるように構成されている。シールキャップ219は、たとえばSUS等の金属からなり、円盤状に形成されている。シールキャップ219の上面には、マニホールド209の下端と当接するシール部材としてのOリング220bが設けられている。シールキャップ219における処理室201の反対側には、ウエハ200を収容するボート217を回転させる回転機構267が設置されている。回転機構267の回転軸255は、シールキャップ219を貫通してボート217に接続されている。回転機構267は、ボート217を回転させることでウエハ200を回転させるように構成されている。シールキャップ219は、アウタチューブ203の外部に垂直に設置された昇降機構としてのボートエレベータ115によって鉛直方向に昇降されるように構成されている。ボートエレベータ115は、シールキャップ219を昇降させることで、ボート217を処理室201内外に搬入及び搬出することが可能なように構成されている。ボートエレベータ115は、ボート217及びボート217に収容されたウエハ200を、処理室201内外に搬送する搬送装置(搬送機構)として構成されている。
基板支持具としてのボート217は、複数枚、たとえば25〜200枚のウエハ200を、水平姿勢で、かつ、互いに中心を揃えた状態で鉛直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート217は、たとえば石英やSiC等の耐熱性材料からなる。ボート217の下部には、たとえば石英やSiC等の耐熱性材料からなる断熱板218が水平姿勢で多段(図示せず)に支持されている。この構成により、ヒータ207からの熱がシールキャップ219側に伝わりにくくなっている。ただし、本実施形態は上述の形態に限定されない。たとえば、ボート217の下部に断熱板218を設けずに、石英やSiC等の耐熱性材料からなる筒状の部材として構成された断熱筒を設けてもよい。
図4に示すように、インナチューブ204内には温度検出器としての温度センサ263が設置されており、温度センサ263により検出された温度情報に基づきヒータ207への通電量を調整することで、処理室201内の温度が所望の温度分布となるように構成されている。温度センサ263は、ノズル410と同様にL字型に構成されており、インナチューブ204の内壁に沿って設けられている。
図5に示すように、制御部(制御手段)であるコントローラ121は、CPU(Central Processing Unit)121a,RAM(Random Access Memory)121b,記憶装置121c,I/Oポート121dを備えたコンピュータとして構成されている。RAM121b,記憶装置121c,I/Oポート121dは、内部バスを介して、CPU121aとデータ交換可能なように構成されている。コントローラ121には、たとえばタッチパネル等として構成された入出力装置122が接続されている。
記憶装置121cは、たとえばフラッシュメモリ、HDD(Hard Disk Drive)等で構成されている。記憶装置121c内には、基板処理装置の動作を制御する制御プログラム、後述する半導体装置の製造方法の手順や条件などが記載されたプロセスレシピなどが、読み出し可能に格納されている。プロセスレシピは、後述する半導体装置の製造方法における各工程(各ステップ)をコントローラ121に実行させ、所定の結果を得ることができるように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピ、制御プログラム等を総称して、単に、プログラムともいう。本明細書においてプログラムという言葉を用いた場合は、プロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、プロセスレシピ及び制御プログラムの組み合わせを含む場合がある。RAM121bは、CPU121aによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域(ワークエリア)として構成されている。
I/Oポート121dは、上述のMFC312,512、バルブ314,514、圧力センサ245、APCバルブ243、真空ポンプ246、ヒータ207、温度センサ263、回転機構267、ボートエレベータ115等に接続されている。
CPU121aは、記憶装置121cから制御プログラムを読み出して実行すると共に、入出力装置122からの操作コマンドの入力等に応じて記憶装置121cからレシピ等を読み出すように構成されている。CPU121aは、読み出したレシピの内容に沿うように、MFC312,512による各種ガスの流量調整動作、バルブ314,514の開閉動作、APCバルブ243の開閉動作及びAPCバルブ243による圧力センサ245に基づく圧力調整動作、温度センサ263に基づくヒータ207の温度調整動作、真空ポンプ246の起動及び停止、回転機構267によるボート217の回転及び回転速度調節動作、ボートエレベータ115によるボート217の昇降動作、ボート217へのウエハ200の収容動作等を制御するように構成されている。
コントローラ121は、外部記憶装置(たとえば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、CDやDVD等の光ディスク、MO等の光磁気ディスク、USBメモリやメモリカード等の半導体メモリ)123に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置121cや外部記憶装置123は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体は、記憶装置121c単体のみを含む場合、外部記憶装置123単体のみを含む場合、または、その両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置123を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
(2)基板処理工程(成膜工程)
半導体装置(デバイス)の製造工程の一工程として、Bが添加された膜(BドープドSi膜)の上にNi膜とNi膜以外の膜(SiN膜、SiO膜)が形成されたウエハ200のNi膜にBを選択添加する工程の一例について、図6を用いて説明する。Ni膜にBを選択添加する工程は、上述した基板処理装置10の処理炉202を用いて実行される。以下の説明において、基板処理装置10を構成する各部の動作はコントローラ121により制御される。
本実施形態による基板処理工程(半導体装置の製造工程)では、
ドーパント(B)が添加された膜(BドープドSi膜)の上に、金属膜(Ni膜)と、当該金属膜(Ni膜)以外の膜(SiN膜、SiO膜)が形成されたウエハ200に対して、ドーパント(B)を含むドーパント含有ガス(Bガス)を供給する工程と、
ウエハ200上からドーパント含有ガス(Bガス)を除去する工程と、
を行い、金属膜(Ni膜)にドーパント(B)を選択添加する。
なお、本明細書において「ウエハ」という言葉を用いた場合は、「ウエハそのもの」を意味する場合や、「ウエハとその表面に形成された所定の層や膜等との積層体(集合体)」を意味する場合(すなわち、表面に形成された所定の層や膜等を含めてウエハと称する場合)がある。また、本明細書において「ウエハの表面」という言葉を用いた場合は、「ウエハそのものの表面(露出面)」を意味する場合や、「ウエハ上に形成された所定の層や膜等の表面、すなわち、積層体としてのウエハの最表面」を意味する場合がある。なお、本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
(ウエハ搬入)
BドープドSi膜の上にNi膜とNi膜以外の膜(SiN膜、SiO膜)が形成された複数枚のウエハ200がボート217に装填(ウエハチャージ)されると、複数枚のウエハ200を支持したボート217は、ボートエレベータ115によって持ち上げられて処理室201内に搬入(ボートロード)される。この状態で、シールキャップ219はOリング220を介して反応管203の下端開口を閉塞した状態となる。
(圧力調整および温度調整)
処理室201内が所望の圧力(真空度)となるように真空ポンプ246によって真空排気される。この際、処理室201内の圧力は、圧力センサ245で測定され、この測定された圧力情報に基づき、APCバルブ243がフィードバック制御される(圧力調整)。真空ポンプ246は、少なくともウエハ200に対する処理が完了するまでの間は常時作動させた状態を維持する。また、処理室201内が所望の温度となるようにヒータ207によって加熱される。この際、処理室201内が所望の温度分布となるように、温度センサ263が検出した温度情報に基づきヒータ207への通電量がフィードバック制御される(温度調整)。ヒータ207による処理室201内の加熱は、少なくともウエハ200に対する処理が完了するまでの間は継続して行われる。
続いて、ウエハ200のNi膜にBを選択添加するステップを実行する。以下では、Bガスを断続的に(パルス的に)ウエハ200に供給する(パルス供給)。
(Bガス供給工程)
バルブ314を開き、ガス供給管310内にドーパント含有ガスであるBガスを流す。Bガスは、MFC312により流量調整され、ノズル410のガス供給孔410aから処理室201内に供給され、排気管231から排気される。このとき、ウエハ200に対してBガスが供給されることとなる。このとき同時にバルブ514を開き、ガス供給管510内にNガス等の不活性ガスを流してもよい。ガス供給管510内を流れたNガスは、MFC512により流量調整され、Bガスと一緒に処理室201内に供給され、排気管231から排気される。
このときAPCバルブ243を調整して、処理室201内の圧力を、たとえば40〜1000Paの範囲内の圧力とする。圧力が40Paより低いとBガスが分解して表面に堆積するBの濃度が低くなってしまう。Ni中にBが入り込むのは拡散現象によるものだが、拡散速度は濃度勾配に比例するため、B濃度が低いとNiにBが入る速度が顕著に遅くなってしまう可能性がある。圧力が1000Paより高いと気相中におけるBガス分子同士の衝突が頻繁に起こり、それによりBガスが分解してしまう。しかし、Bドーピングの選択性は、Ni表面ではBガスが分解するがSiOやSiNの表面ではBガスが分解しないことに起因して生じている。したがって、気相反応でBガスが分解してしまうと分解物のBHがNi,SiO,SiN等のいずれにも供給されて選択性が悪化する可能性がある。
MFC312で制御するBガスの供給流量は、たとえば0.3〜1.0slmの範囲内の流量とする。流量が0.3slmより少ないと、Bガスの流速が遅くなり、Bガスが表面に滞留しやすくなって物理吸着しやすくなる。物理吸着密度が高くなるとBガスが熱分解しやすくなるが、この分解は膜の種類に関わらず起こるためSiO膜やSiN膜の表面でも起こりうるので、Bドーピングの選択性が悪化する可能性がある。Bガスをウエハ200に対して供給する時間は、たとえば8〜12秒の範囲内の時間とする。
このときヒータ207の温度は、ウエハ200の温度が、たとえば100〜300℃の範囲内の温度であって、好適には160〜220℃の範囲内の温度となるような温度に設定する。温度が100℃より低いと、Niの触媒作用によるBガスの分解反応には活性化エネルギーが必要であるため、反応が起こらない可能性がある。また、温度が100℃より低いと、Ni中におけるBの拡散が遅くなるか、もしくはほとんど起こらなくなるため、NiにBが入らないか、もしくは入るのに非常に時間がかかってしまう可能性がある。温度が300℃より高いと、Bガスが自己(熱)分解してしまい、選択性が破れて、SiN膜やSiO膜にもBが進入もしくは堆積してしまうことがある。このとき、処理室201内に流しているガスはBガスとNガスのみであり、Bガスの供給により、ウエハ200の表面に形成されたNi膜中にBが添加される。
(残留ガス除去工程)
Ni膜中にBが添加された後、バルブ314を閉じ、Bガスの供給を停止する。このとき、排気管231のAPCバルブ243は開いたままとして、真空ポンプ246により処理室201内を真空排気し、処理室201内に残留する未反応もしくはB添加に寄与した後のBガスを処理室201内から排除する。このときバルブ514は開いたままとして、Nガスの処理室201内への供給を維持する。Nガスはパージガスとして作用し、処理室201内に残留する未反応もしくはB添加に寄与した後のBガスを処理室201内から排除する効果を高めることができる。
(所定回数実施)
上記したBガス供給工程、残留ガス除去工程を順に行うサイクルを1回以上(所定回数(n回))行うことにより、ウエハ200上のNi膜中に、所定の深さ(たとえば4〜5nm)までBを添加して、BドープドNi膜とする。なお、B添加はNi膜中へのBの拡散であり上述の深さあたりまでで飽和し、それ以上の深さへは添加されない。上述のサイクルは、複数回繰り返すのが好ましい。
(アフターパージおよび大気圧復帰)
ガス供給管510のそれぞれからNガスを処理室201内へ供給し、排気管231から排気する。Nガスはパージガスとして作用し、これにより処理室201内が不活性ガスでパージされ、処理室201内に残留するガスや副生成物が処理室201内から除去される(アフターパージ)。その後、処理室201内の雰囲気が不活性ガスに置換され(不活性ガス置換)、処理室201内の圧力が常圧に復帰される(大気圧復帰)。
(ウエハ搬出)
その後、ボートエレベータ115によりシールキャップ219が下降されて、反応管203の下端が開口される。そして、処理済ウエハ200がボート217に支持された状態で反応管203の下端から反応管203の外部に搬出(ボートアンロード)される。その後、処理済のウエハ200は、ボート217より取り出される(ウエハディスチャージ)。
図7は、上述のBガス供給工程、残留ガス除去工程を順に400回(n=400)繰り返した場合のXPF(X-ray Photoelectron Spectroscopy)スペクトルである。Bガスのパルス数(Numer of B2H6 pulse)に対する各膜中のB量(B count(XRF)が示されている。図7から、Ni膜中にはBが添加されているが、SiO膜(SiO2膜)、SiN膜にはBが添加されていないことがわかる。また、Ni膜中のBは回数が増えると添加される量が減っており、添加量は飽和していくことがわかる。
図8は、TEM(Transmission Electron Microscope)−EELS(Electron Energy−Loss Spectroscopy)によりNi膜中に含まれる元素を分析した結果を示している。図8(A)に示されたスキャン方向に沿って図8(B)のように、Ni膜の表面から深さ2〜6.3nm付近はBを含むNi−B層(A層)となっており、6.3〜10.4nm付近まではBが実質的に含まれないNi層(B層)となっており、それより深いSiO層(SiO2層)も同様にBが実質的に含まれていないことがわかる。A層では、特に、4〜5nm付近までが顕著にBが添加されている。
また、図9に示すNi膜断面のTEM画像から、Ni膜が上下2層に分かれていることがわかる。Bが添加されていない下層は結晶粒が見られるが、Bが添加された上層は結晶粒が消失しており、B添加によりNi膜の結晶性が変わることが確認できた。
なお、Ni膜を後の工程でアニールしてNiSiとする理由の一つとして、ショットキー接合を無くすためにNiにSiを入れてNiSiとすることが挙げられる(トラップを介して伝導が起きるため、ショットキー接合が無くなる)。その際、BをあらかじめNi膜に入れておくことで、NiSi中の不純物濃度が上がり、オーミック伝導を上げることができる可能性がある。すなわち、あたかも仕事関数が無くなったかのようになる。
(3)本実施形態による効果
本実施形態によれば、以下に示す1つまたは複数の効果を得ることができる。
(a)Bが添加された膜(BドープドSi膜)の上にNi膜と、Ni膜以外の膜が形成された基板に対して、
B含有ガスを自己分解しない温度で供給することで、マスクを使用せずに、Ni膜にBを選択的に添加することが可能となる。
(b)B含有ガスをパルス供給することにより、Ni膜中へ添加されるB量の均一性を向上させることができる。
(c)Ni膜にBを添加することで、Ni膜の結晶性が変わり、エッチング耐性を向上させることができる性質を有する結晶性構造へ変化させることができる。
(d)あらかじめNi膜にBを添加しておくことで、後の工程で形成されるNiSi(すなわちBドープドNiSi)中の不純物濃度を上げることができ、オーミック伝導を上げることができる。
<本発明の第2の実施形態>
次に、本発明の第2の実施形態について説明する。第1の実施形態と異なる箇所について主に説明し、第1の実施形態と同様の箇所については説明を省略する。第2の実施形態では、Bガス供給工程を1回のみ行う(n=1)点で第1の実施形態と異なる。すなわち、Bガスをパルス供給せず、連続的に供給する(連続供給)。
本実施形態によれば、上述の効果のうち1つまたは複数の効果を得ることができるとともに、以下の効果も得ることができる。
(e)Bガスを連続供給することにより、処理時間を短縮することができる(スループット向上)。
<本発明の第3の実施形態>
次に、本発明の第3の実施形態について説明する。第1の実施形態と異なる箇所について主に説明し、第1の実施形態と同様の箇所については説明を省略する。B含有ガスとして、2種類のガスを使用する。たとえば、B含有ガスとしてBガス(第1のドーパント含有ガス)とBClガス(第2のドーパントガス)を使用する。まず、第1の実施形態のBガス供給工程と同様の手順でBClガスをウエハ200へ供給するBClガス供給工程を行い、第1の実施形態と同様の手順で残留ガス除去工程を行った後、第1の実施形態と同様の手順でBガス供給工程、残留ガス除去工程を行い、このサイクルをn回行う。すなわち、BClガスとBガスとを互いに混合しないよう交互にウエハ200へ供給する(交互供給)。
本実施形態によれば、上述の効果のうち1つまたは複数の効果を得ることができるとともに、以下の効果も得ることができる。
(f)BClガスとBガスを交互供給することにより、Ni膜中に進入したBに結合する互いのリガンドを反応させることができ、意図せぬ不純物(Cl、H)がNi膜中に残ることを抑制することができる。すなわち、BClガスのClと、BガスのHとが反応してHClとなり、膜から除去されて、Ni膜中にはBが優先的に残る。
(g)BClガスを、Bガスより先に流すことにより、互いのリガンドが反応して形成されるHClがNi膜中へ取り込まれてしまうことを抑制することができる。
なお、上述では、Ni膜を形成した後に、Bを添加する例について説明したが、これに限らず、たとえば、Ni膜の形成とBの添加を交互に繰り返してBドープドNi膜を形成してもよい。Ni膜の形成とBの添加を交互に繰り返してBドープドNi膜を形成することにより、Ni膜中に添加されるB量の均一性を向上させることができる。この場合、Ni膜の形成とBの添加を同一の処理室内(in−situ)で行ってもよい。
また、上述では、基板処理装置の反応容器として、アウタチューブ203とインナチューブ204で構成される2重管の反応容器を用いているが、これに限らず、たとえば、チューブが1つのみの1重管で構成される反応容器を用いてもよい。
また、上述では、B含有ガスとして、BガスやBClガスを用いる例について説明しているが、これに限らず、ジボラン、三塩化ホウ素、トリエチルボロン、トリスジメチルアミノボロン、トリスジエチルアミノボロン、トリエトキシボロン、トリメトキシボロン等を用いてもよい。
また、上述では、優先的に選択ドープする膜としてNi膜を用いて説明したが、これに限らず、たとえば、コバルト(Co)膜等の金属膜や、シリコン(Si)膜等であってもよい。
また、上述では選択ドープされる膜とは異なる膜(非選択ドープ膜)として、SiN膜やSiO膜を用いて説明したが、これに限らず、たとえば、シリコン、タンタル膜(Ta膜)、タンタル窒化膜(TaN膜)、チタン膜(Ti膜)、チタン窒化膜(TiN膜)、タングステン膜(W膜)等であってもよい。
また、上記実験例では、MOSFETの電極に用いる例について説明したが、これに限らず、ソースドレイン等にも適用できる。
以上、本発明の種々の典型的な実施形態及び実施例を説明してきたが、本発明はそれらの実施形態及び実施例に限定されず、適宜組み合わせて用いることもできる。
本発明によれば、不純物を添加したシリコン膜から、その上に形成された金属膜への不純物が拡散してしまうことを抑制することができる。
10 基板処理装置
121 コントローラ
200 ウエハ(基板)
201 処理室

Claims (14)

  1. ドーパントが添加された膜の上に、金属膜と、当該金属膜以外の膜が形成された基板に対して、前記ドーパントを含むドーパント含有ガスを供給する工程と、
    前記基板上から前記ドーパント含有ガスを除去する工程と、
    を行い、前記金属膜に前記ドーパントを選択添加する半導体装置の製造方法。
  2. 前記ドーパントは、ホウ素である請求項1に記載の半導体装置の製造方法。
  3. 前記ドーパント含有ガスは、ジボラン、三塩化ホウ素、トリエチルボロン、トリスジメチルアミノボロン、トリスジエチルアミノボロン、トリエトキシボロン、トリメトキシボロンのいずれかである請求項2に記載の半導体装置の製造方法。
  4. 前記金属膜はニッケル膜である請求項1〜3のいずれかに記載の半導体装置の製造方法。
  5. 前記金属膜以外の膜は、シリコン、シリコン酸化膜、シリコン窒化膜、タンタル膜、タンタル窒化膜、チタン膜、チタン窒化膜、タングステン膜のいずれかである請求項1〜4のいずれかに記載の半導体装置の製造方法。
  6. 前記ドーパント含有ガスを供給する工程と前記ドーパント含有ガスを除去する工程と、交互に複数回繰り返し行う請求項1〜5のいずれかに記載の半導体装置の製造方法。
  7. 前記ドーパント含有ガスはジボランである請求項6に記載の半導体装置の製造方法。
  8. 前記不純物含有ガスを供給する工程と前記ドーパント含有ガスを除去する工程とは、1回ずつ行う請求項1〜5のいずれかに記載の半導体装置の製造方法。
  9. ドーパントが添加された膜の上に、金属膜と、当該金属膜以外の膜が形成された基板に対して、前記ドーパントを含む第1のドーパント含有ガスを供給する工程と、
    前記基板上から前記第1のドーパント含有ガスを除去する工程と、
    前記基板上に前記ドーパントを含む第2のドーパント含有ガスを供給する工程と、
    前記基板上から前記第2のドーパント含有ガスを除去する工程と、
    を順に複数回繰り返し行い、前記金属膜に前記ドーパントを選択添加する半導体装置の製造方法。
  10. 前記ドーパントはホウ素であり、前記第1のドーパント含有ガスと前記第2のドーパント含有ガスの一方はジボランであり、他方は三塩化ホウ素である請求項9に記載の半導体装置の製造方法。
  11. 基板を収容する処理室と、
    前記処理室に、ドーパントを含むドーパント含有ガスを供給するガス供給系と、
    前記処理室を排気する排気系と、
    前記ガス供給系および前記排気系を制御して、前記ドーパントが添加された膜の上に、金属膜と、当該金属膜以外の膜が形成された基板を収容した前記処理室に、前記ドーパント含有ガスを供給する処理と、前記処理室から前記ドーパント含有ガスを排気する処理と、を行い、前記金属膜に前記ドーパントを選択添加するよう構成される制御部と、
    を有する基板処理装置。
  12. 基板を収容する処理室と、
    前記処理室に、ドーパントを含む第1のドーパント含有ガス、前記第1のドーパント含有ガスとは異なり前記ドーパントを含む第2のドーパント含有ガスを供給するガス供給系と、
    前記処理室を排気する排気系と、
    前記ガス供給系および前記排気系を制御して、前記ドーパントが添加された膜の上に、金属膜と、当該金属膜以外の膜が形成された基板を収容した前記処理室に、前記第1のドーパント含有ガスを供給する処理と、前記処理室から前記第1のドーパント含有ガスを排気する処理と、前記処理室に前記第2のドーパント含有ガスを供給する処理と、前記処理室から前記第2のドーパント含有ガスを排気する処理と、を順に複数回繰り返し行い、前記金属膜に前記ドーパントを選択添加するよう構成される制御部と、
    を有する基板処理装置。
  13. 基板処理装置の処理室内に収容された、ドーパントが添加された膜の上に、金属膜と、当該金属膜以外の膜が形成された基板に対して、前記ドーパントを含むドーパント含有ガスを供給する手順と、
    前記基板上から前記ドーパント含有ガスを除去する手順と、
    を行い、前記金属膜に前記ドーパントを選択添加する手順をコンピュータにより前記基板処理装置に実行させるプログラム。
  14. 基板処理装置の処理室内に収容された、ドーパントが添加された膜の上に、金属膜と、当該金属膜以外の膜が形成された基板に対して、前記ドーパントを含む第1のドーパント含有ガスを供給する手順と、
    前記基板上から前記第1のドーパント含有ガスを除去する手順と、
    前記基板上に前記ドーパントを含む第2のドーパント含有ガスを供給する手順と、
    前記基板上から前記第2のドーパント含有ガスを除去する手順と、
    を順に複数回繰り返し行い、前記金属膜に前記ドーパントを選択添加する手順をコンピュータにより前記基板処理装置に実行させるプログラム。



JP2019545496A 2017-09-28 2017-09-28 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム Active JP6925430B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/035242 WO2019064435A1 (ja) 2017-09-28 2017-09-28 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JPWO2019064435A1 true JPWO2019064435A1 (ja) 2020-05-28
JP6925430B2 JP6925430B2 (ja) 2021-08-25

Family

ID=65901088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019545496A Active JP6925430B2 (ja) 2017-09-28 2017-09-28 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Country Status (4)

Country Link
US (1) US11562905B2 (ja)
JP (1) JP6925430B2 (ja)
KR (1) KR102392389B1 (ja)
WO (1) WO2019064435A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004495A (ja) * 1998-06-16 2000-01-07 Oki Electric Ind Co Ltd 複数マイク自由配置による複数話者位置推定方法
JP2012199333A (ja) * 2011-03-18 2012-10-18 Tokyo Electron Ltd 基板処理方法
JP2017069313A (ja) * 2015-09-29 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05179425A (ja) 1991-12-26 1993-07-20 Tama Electric Co Ltd ボロンを添加したニッケル金属皮膜
US6770113B2 (en) * 1996-02-21 2004-08-03 Mykrolis Corporation Method for forming anisotrophic metal particles
JP4486622B2 (ja) * 1996-12-20 2010-06-23 三菱電機株式会社 太陽電池の製造方法
US6180469B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Low resistance salicide technology with reduced silicon consumption
US20050069641A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Method for depositing metal layers using sequential flow deposition
JP2009004495A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体装置の製造方法および半導体装置
KR20090007053A (ko) 2007-07-13 2009-01-16 매그나칩 반도체 유한회사 고전압 소자 및 그 제조방법
US9318644B2 (en) 2009-05-05 2016-04-19 Solexel, Inc. Ion implantation and annealing for thin film crystalline solar cells
JP5774822B2 (ja) 2009-05-25 2015-09-09 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004495A (ja) * 1998-06-16 2000-01-07 Oki Electric Ind Co Ltd 複数マイク自由配置による複数話者位置推定方法
JP2012199333A (ja) * 2011-03-18 2012-10-18 Tokyo Electron Ltd 基板処理方法
JP2017069313A (ja) * 2015-09-29 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム

Also Published As

Publication number Publication date
US20200219727A1 (en) 2020-07-09
KR102392389B1 (ko) 2022-05-02
JP6925430B2 (ja) 2021-08-25
US11562905B2 (en) 2023-01-24
KR20200035148A (ko) 2020-04-01
WO2019064435A1 (ja) 2019-04-04

Similar Documents

Publication Publication Date Title
JP6980106B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
KR102660213B1 (ko) 반도체 장치의 제조 방법, 프로그램, 기판 처리 장치 및 기판 처리 방법
KR20200078423A (ko) 텅스텐 막에서의 결함들을 감소시키거나 제거하는 방법들
US20240055259A1 (en) Method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
JP6847202B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6925430B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
CN115989339A (zh) 半导体装置的制造方法、记录介质以及基板处理装置
JP7047117B2 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
JP6639691B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
JP6630237B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
TWI831062B (zh) 半導體裝置的製造方法,程式,基板處理方法及基板處理裝置
TWI830125B (zh) 基板處理裝置、基板處理方法、半導體裝置之製造方法及程式
TWI830089B (zh) 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置
WO2022064550A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
JP6652652B2 (ja) 半導体装置の製造方法および基板処理装置
TW202417669A (zh) 半導體裝置的製造方法,程式,基板處理方法及基板處理裝置
JP2024047289A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
JP2022019778A (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法。
KR20230136556A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
CN115706001A (zh) 衬底处理方法、衬底处理装置、记录介质及半导体器件的制造方法
CN111095490A (zh) 半导体装置的制造方法、基板处理装置和程序

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210205

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210803

R150 Certificate of patent or registration of utility model

Ref document number: 6925430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150