JPWO2019064368A1 - 位相分析回路 - Google Patents

Abstract

本発明は、互に直交する第１のＩ信号と第１のＱ信号からなる入力信号組に対して、互に直交する第２のＩ信号群と第２のＱ信号群からなり且つ各々の信号群が同一周波数で且つ同一振幅で互に位相２πをｎ分割する位相差を有するｎ組の信号組からなるｎ組の多位相区切周波数信号組群の位相差に応じて、並列に位相シフト処理を施し、互に直交する第３のＩ信号群と第３のＱ信号群とからなるｎ組の位相シフト直交信号組群を生成する並列位相シフト回路と、並列位相シフト回路からのｎ組の位相シフト直交信号組に基づき、ｎ個の離散値からなる離散信号群を生成するとともに、前記離散信号群を補間する信号群であって且つｎ以下の所望の個数ｋ個の連続正接信号群を生成する位相離散連続計測回路とを備える。

Description

本発明は、ＡＤコンバータによる振幅の瞬時計測に対応する、到来する互に直交する信号組の位相の瞬時値を、外部から供給される参照位相基準信号を基準に、位相２πをｎ分割する離散分析値とそれを補間する連続値との２つの相補分析値として、瞬時に並列に常時出力する位相分析回路に関する。

交番信号を媒体にして行われる情報通信は、交番信号の振幅と位相と周波数との少なくとも１つを、伝達したい情報で変調することで行われる。

直交分解されたＩ信号とＱ信号とで表現された交番信号の瞬時振幅は、２つのADコンバータを利用することにより、サンプルした時点の振幅を離散化されたデータとして、入手可能である。このため、これら複数組のデータ組群から、交番信号の振幅と周波数とをフーリエ変換法等の従来技術により求める手法が広く用いられている。

なお、超微細の周波数分析（ドップラーシフト分析）を行ったものとして、非特許文献１が知られている。

Suminori Nishie, Masato Akagi: "Acoustic Sound Source Tracking for A Moving Object Using Precise Doppler-Shift Measurement", EUSIPCO 2013 1569746251, Sep. 2013, Morocco

しかしながら、従来技術の方法は、“所定の時間幅でサンプリングする振幅計測”に基づく複数のデータから、標本化定理を用いて処理するので、分析周波数幅に対する最短分析時間に限界がある。

また、得られた分析結果は、補間連続分析結果の無い離散分析結果のみであるため、送信情報復元に際しての処理法の選択範囲に限界がある。更に、送信回路と受信回路とのそれぞれに正確な基準周波数の供給回路を必要とする為、両回路の小型化、低価格化を図れない。

本発明の課題は、到来する互に直交する信号組の位相の瞬時値を、位相２πをｎ分割する離散分析値とそれを補間する連続値との２つの相補分析値として瞬時に並列に常時出力することができる位相分析回路を提供することにある。

本発明の位相分析回路は、互に直交する第１のＩ信号と第１のＱ信号からなる入力信号組に対して、互に直交する第２のＩ信号群と第２のＱ信号群からなり且つ各々の信号群が同一周波数で且つ同一振幅で互に位相２πをｎ分割する位相差を有するｎ組の信号組からなるｎ組の多位相区切周波数信号組群の位相差に応じて、並列に位相シフト処理を施し、互に直交する第３のＩ信号群と第３のＱ信号群とからなるｎ組の位相シフト直交信号組群を生成する並列位相シフト回路と、並列位相シフト回路からのｎ組の位相シフト直交信号組に基づき、ｎ個の離散値からなる離散信号群を生成するとともに、前記離散信号群を補間する信号群であって且つｎ以下の所望の個数ｋ個の連続正接信号群を生成する位相離散連続計測回路とを備える。

本発明によれば、位相離散連続計測回路の離散連続分析処理により、離散信号群と連続正接信号群との相補分析値を瞬時に並列に出力することができる。また、１６以上のｎ組の多位相区切周波数信号組群の位相区切効果に裏打ちされた高確度分析能と、位相２πをｎ分割する位相分解能の離散幅で分析する高分解分析能とを行うことができる。

また、高確度分析能と高分解能分析能とを併せ持つ相補分析を、アナログ回路の並列同時処理形式により、瞬時出力を常時遂行する高速分析を行える。本発明は、分析対象である入力信号の振幅変化が位相分析誤差増大への直接的な原因にならない耐雑音耐性に強い分析方法を行える。

図１は、実施例１の位相分析回路の構成図である。 図２は、実施例２の並列位相シフト回路の構成図である。 図３は、実施例２のＩＱ信号位相シフト回路の構成図である。 図４は、実施例２のｎ個の多位相区切周波数信号組群のｎ個の“区切点”のコンステレーションの説明図である。 図５は、実施例３の位相離散連続計測回路の構成図である。 図６は、実施例３の正接回路の構成図である。 図７は、実施例３の正接生成回路の構成図である。 図８は、実施例３の副主値検出回路の構成図である。 図９は、実施例３の副商位置検出回路の構成図である。 図１０は、実施例３の主象限位置検出回路の構成図である。 図１１は、実施例３の最小位置検出回路の構成図である。 図１２は、実施例３の正接信号出力回路の構成図である。 図１３は、実施例３の位相離散連続計測回路の動作説明図である。 図１４は、実施例３の位相離散連続計測回路の出力信号の中の離散値と補間連続値との時間変化のシミュレーション例を示す図である。 図１５は、実施例４のＩＱ加算位相計測回路の構成図である。 図１６は、実施例４のＩＱ信号加算回路の構成図である。 図１７は、実施例４のＩ信号加算回路の構成図である。 図１８は、実施例４のＱ信号加算回路の構成図である。 図１９は、実施例４のＩＱ信号加算回路の動作説明図である。 図２０は、実施例５の位相解析回路の構成図である。 図２１は、実施例５の周波数変換直交分解回路の構成図である。 図２２は、実施例５の零近傍逆正接回路の構成図である。 図２３は、実施例５のL次近似逆正接回路の構成図である。 図２４は、実施例５のｌ次近似項生成回路の構成図である。 図２５は、実施例５のＬ次近似出力信号の誤差シミュレーション結果図である。

本発明は、入力信号組の位相を、外部位相基準信号を基準にして、位相２πを１６以上のｎ分割する離散分析値と、その離散分析幅の間を補間する連続分析値（アナログ分析値）との２つの値の瞬時値の常時分析を、アナログ並列処理回路により実現する。

処理は、入力信号に完全独立分析である。但し、入力周波数は分析対象周波数範囲である場合を処理対象とする。処理に当たり、アンサンブル平均を行うことによる回路定数のバラツキ、ジッター、白色雑音の影響の軽減策を試みる。

以下、本発明を６つの実施例に基づいて説明する。実施例１は、位相分析回路を説明する。位相分析回路は、並列位相シフト回路と位相離散連続計測回路とを備える。実施例２は、並列位相シフト回路の詳細を説明する。実施例３は、位相離散連続計測回路の詳細を説明する。

位相離散連続計測回路は、基本型とＩＱ加算型との２つの回路構成を開示する。実施例３は、基本型の位相離散連続計測回路を説明する。実施例４は、ＩＱ加算型の位相離散連続計測回路を説明する。ＩＱ加算型の位相離散連続計測回路は、実施例３で説明する基本型の位相離散連続計測回路に、ＩＱ加算処理を行う為の処理機能を付加する回路を開示する。

実施例５は、位相解析回路を説明する。位相解析回路は、周波数変換直交分解回路と実施例１で説明する位相分析回路とを備える。実施例６は、零近傍逆正接回路を例として補間連続値の近似度を高めるＬ次近似逆正接回路を説明する。

最初に本発明の位相計測の概要を説明する。本発明は、交番する入力信号の商位相と剰余位相とに対比させて、位相２πをｎ分割した副商位相とこれを補間する副剰余位相との２つの量に着目し、２つの量を２πの中を分割する複数組の信号として、自律分散型の処理回路により並列に検出する。

本発明は、所望の時刻における入力信号の副商位相と副剰余位相とを常時並列計測する。その際、雑音や回路定数のバラツキ等の影響を軽減する状態で検出する。

各図において、１つの実線に、これと斜交する棒線（スラッシュ記号）を配して、群信号を表す。スラッシュ記号の本数に応じて添字を伴わせる。また、以下に説明する添字ｊは数値範囲を指定していない限り、０〜ｎ−１の“０”含む自然数である。添字ｋは、数値範囲を指定していない限り、−２〜＋２の整数である。

次に、実施例１の位相分析回路１０の構成を図１を用いて説明する。位相分析回路１０は、入力信号組の位相の瞬時値を、互に位相の異なる複数の基準位相信号組群を基準に、瞬時に複数の分析信号を並列に出力する。位相分析回路１０は、互に直交する一方信号１０ｐＩと他方信号１０ｐＱからなる入力信号組を入力し、互に直交する一方信号群１０ｑＩｊと他方信号群１０ｑＱｊからなる多位相区切周波数信号組群１０ｑＩＱｊを入力し、副主値位置信号群１１ｑｊと連続正接信号群１１ｒｋとを生成する。また、位相分析回路１０は、基準信号１ｐ（例えばアース電位）を入力する端子１ａを有する。位相分析回路１０は、自律分散処理型の並列位相シフト回路２０と、自律分散処理型の位相離散連続計測回路１１とを有する。

並列位相シフト回路２０は、離散分析値である離散信号と、離散信号を補間する連続正接信号に対応する陰（implicit）の信号を生成する。位相離散連続計測回路１１は、陰の信号から陽（explicit）の信号を生成する。

並列位相シフト回路２０は、互に直交する一方信号１０ｐＩと他方信号１０ｐＱからなる入力信号組と、互に直交する一方信号群１０ｑＩｊと他方信号群１０ｑＱｊからなり且つ各々の信号群が同一周波数で且つ同一振幅で互に位相２πをｎ分割する位相差を有するｎ組の信号組からなるｎ組の多位相区切周波数信号組群１０ｑＩＱｊとを入力する。並列位相シフト回路２０は、入力信号組に、多位相区切周波数信号組群１０ｑＩＱｊの位相差に応じて、並列に位相シフト処理を施し、互に直交する一方信号群２０ｒＩｊと他方信号群２０ｒＱｊとからなるｎ組の位相シフト直交信号組群２０ｒＩＱｊを生成する。並列位相シフト回路２０は、互に直交する一方信号群２０ｒＩｊと他方信号群２０ｒＱｊとからなる位相シフト直交信号組群２０ｒＩＱｊを位相離散連続計測回路１１内の副主値検出回路３３に出力する。

位相離散連続計測回路１１は、並列位相シフト回路２０からの位相シフト直交信号組群２０ｒＩＱｊに、位相離散連続計測処理を施して、副主値位置信号群１１ｑｊと連続正接信号群１１ｒｋを生成する。位相離散連続計測回路１１は、並列位相シフト回路２０からのｎ組の位相シフト直交信号組２０ｒＩＱｊに位相離散連続分析処理を施し、得られたｎ個の離散信号群１０ｒｊを出力し、且つｎ以下の所望の個数ｋ個の連続正接信号の出力個数をｋとして、ｌ１＝（１−ｋ）／２、且つｌ２＝（ｋ−１）／２としたときに、連続正接信号群１０ｒｋ（ｋ＝ｌ１、ｌ２）を出力する。ここに信号群１０ｒｊは信号群１１ｑｊと同じであり、信号群１０ｒｋは、信号群１１ｒｋと同じである。

多位相供給回路２は、位相分析回路１０に、互に直交する多位相区切周波数信号組群１０ｑＩＱｊを供給する。多位相供給回路２から同時並列に一括して供給される互に直交する多位相区切周波数信号組群１０ｑＩＱｊの一方信号群１０ｑＩｊと、他方信号群１０ｑＱｊとの振幅は、全て実質的に同じ値に設定され、且つ一方信号群１０ｑＩｊと他方信号群１０ｑＱｊとの位相は、以下の様に設定する。

全てのｊに亘って、添字ｊが同じである信号組１０ｑＩＱｊの一方信号１０ｑＩｊと他方信号１０ｑＱｊとの時間平均位相の差は、９０°進み、或は、９０°遅れ、の何れか一方に設定する。全てのｊに亘って、添字ｊが隣り合う信号組１０ｑＩｊと信号組１０ｑＩｊ＋１との時間平均位相の増加或は減少の時間平均位相の差は、位相２π（３６０°）を１６以上の自然数ｎにて分割した位相差に設定する。

次に、位相分析回路１０の動作について説明する。本発明の動作を説明する前に、従来技術のＦＦＴ等が利用するＡＤコンバータの構成機能の概要を説明する。ＡＤコンバータは、所望の計測指令ストローブ信号により指定された時刻の、瞬時振幅を、所望の離散分解能を有する離散値のみを出力する機能を有する。

この離散値を得る為に、ＡＤコンバータは、それ自身に搭載された複数の基準振幅信号を利用する。本発明の位相分析回路１０は、所望の計測指令ストローブ信号により指定された時刻の瞬時位相を、１６以上の自然数をｎとして、位相２πをｎ分割した離散分解能を有する離散信号群を出力する機能を少なくとも有する。

この離散信号群を得る為に、本発明の回路は、外部から供給する複数組の多位相区切周波数信号組群（基準位相信号）１０ｑＩＱｊを利用する。本発明の位相分析回路１０は、更に、離散信号群を補間する連続正接信号をも出力する。即ち、離散分析値と、それを補間する連続分析値との相補２分析信号の出力を同時瞬時に行う。

前記連続分析値は、例えば、マルチパス信号やドップラーシフト信号の混在の影響軽減や、送信回路と、受信回路と、の周波数基準信号の周波数不一致の程度を検出する際にも有効に利用できる。この様なことは、ＡＤコンバータ＋ＦＦＴ等の従来技術では、出来ないが、これが本発明では可能となる。

本発明の位相分析回路によれば、離散分析値と連続分析値とを出力する相補分析ができる。また、１６以上のｎ組の外部参照基準信号組群の位相区切効果に裏打ちされた高確度分析能と、位相２πを前記ｎで分割する位相分解能の離散幅で分析する高分解分析能とを実現することできる。さらに、前記高確度分析能と高分解能分析能とを併せ持つ相補分析を、アナログ回路の並列同時処理形式により、瞬時出力を常時遂行する高速分析が可能となる。

正接生成回路３２だけに、“出力端子から自己の入力端子にのみ信号を戻す”帰還回路の使用を想定するものの、その他は、全て、一方向処理の完全並列バランス型の自律分散処理型の回路形式である。

従って、トランジスタの処理時間、結線のリードインダクタンス及び浮遊容量での伝播遅延時間等のみで遅れが生ずるのみである。240GHzのFD SOI が実用化されるので、十分に高速となる。さらに、位相分析は、本質的に、分析対象である入力信号の振幅変化が分析誤差増大への直接的な原因にならない。

次に、実施例２の並列位相シフト回路２０の構成を図２を用いて説明する。並列位相シフト回路２０は、互に直交する入力信号組ＩＱと多位相区切周波数信号組群１０ｑＩＱｊの中のｊ番目の組１０ｑＩＱｊとに、ＩＱ信号位相シフト処理を施し、得られた位相シフト直交信号組２０ｒＩＱｊを出力するｎ個の自律分散処理型のＩＱ信号位相シフト回路２１ｊを備える。ＩＱ信号位相シフト回路２１ｊは、図３に示すように、第１乗算回路２１１と、第２乗算回路２１３と、第１加減算回路２１２と、第３乗算回路２１４と、第４乗算回路２１６と、第２加減算回路２１５とを有する。ここに入力信号組ＩＱは、信号組１０ｐＩＱと同じである。

第１乗算回路２１１は、信号１０ｐＩと信号１０ｑＩｊとを乗算し、得られたＩＩｊ積信号を第１加減算回路２１２に出力する。第２乗算回路２１３は、信号１０ｐＱと信号１０ｑＱｊとを乗算し得られたＱＱｊ積信号を第１加減算回路２１２に出力する。第１加減算回路２１２は、第１乗算回路２１１からのＩＩｊ積信号と第２乗算回路２１３からのＱＱｊ積信号とを加算又は減算して、得られた信号２０ｒＩｊを出力する。

第３乗算回路２１４は、信号１０ｐＩと信号１０ｑＱｊとを乗算し、得られたＩＱｊ積信号を第２加減算回路２１５に出力する。第４乗算回路２１６は、信号１０ｐＱと信号１０ｑＩｊとを乗算し、得られたＱＩｊ積信号を第２加減算回路２１５に出力する。第２加減算回路２１５は、第３乗算回路２１４からのＩＱｊ積信号と第４乗算回路２１６からのＱＩｊ積信号とを加算又は減算して、得られた信号２１ｒＱｊを出力する。

尚、第１加減算回路２１２と、第２加減算回路２１５との加算又は減算の選択は、一方の加減算回路が加算の場合には、他方の加減算回路は、減算に設定する。この場合、一方の出力端子に供給された信号の周波数と、他方の出力端子に供給された信号の周波数との和の成分信号と差の成分信号と何れか一方の、所望の成分信号を出力するかにより選択する。更に、減算機能時の減算端子と被減算端子との選択は、位相の符号を所望の値となるように行う。

次に、並列位相シフト回路２０の動作を説明する。図２に示した並列位相シフト回路２０は、入力信号組の位相θを、ｊ番目の多位相区切周波数信号組の所望の値に設定されたシフト位相θｊにより、位相シフト直交信号組の位相をシフトする。その位相シフトにより、並列位相シフト回路２０の一方位相シフト直交信号２０ｒＩｊ（Ｉｊ）と、他方位相シフト直交信号２０ｒＱｊ（Ｑｊ）とは、次式で表される。

ここに、θｅｃｊとθｅｃとは、多位相区切周波数信号組と、入力信号組とのそれぞれの互いに直交する２つの信号の直交性からの位相誤差である。Ｅｃ、Ｅｓは、入力信号の互いに直交する信号の振幅である。また、ωとθとは、入力信号組の周波数と位相とである。添字ｊは、多位相区切周波数信号組群の組位置ｊの値である。

但し、(2-1a)(2-1b)(2-1c)は、

の場合である。この条件は、実際には、良い近似で実現可能である。(2-1a)(2-1b)(2-1c)の意味する所は、ＩＩｊ積信号とＱＱｊ積信号との和と差は、ビート周波数の差と和を与える。ＩＱｊ積信号とＱＩｊ積信号との差と和は、ビート周波数の差と和を与える。

また、多位相区切周波数信号組群ｊの位相θｊと入力信号組の位相θについても同時に、差と和の関係を有する。このことは、ＩＱ信号位相シフト回路２１の出力信号であるＩｊとＱｊとの位相が、多位相区切周波数信号組群ｊの位相θｊに対応してシフトすることを意味する。

乗算回路では、高い周波数成分と低い周波数成分の両方が生成されるが、図３では加減算回路による打消し処理で、差周波数成分と和周波数成分との一方を選択する。また、外付回路である多位相供給回路２からの出力信号組の直交性を実現することは、後述する理由により極めて容易である。従って、図２の出力信号である位相シフト直交信号組であるＩｊとＱｊとの直交性は、良好な特性となる。

尚、並列位相シフト回路２０に関する追記は以下の通りである。多位相区切周波数信号組群１０ｑＩＱｊの周波数は、ホモダイン検波のような零ビート周波数近傍が起こるようには設定しない。多位相区切周波数信号組群の振幅を変えることにより位相シフト直交信号の振幅制御機能を持たせることができることは、一般的なミキサ回路と同じである。

次に、並列位相シフト回路２０における入力信号の位相と多位相区切周波数信号組群のｎ個の位相区切点の位相と相互関係を図４を用いて説明する。多位相区切周波数信号組の隣り合う組の位相差を実質的に位相２πをｎにて均等分割した値に設定し、且つこの組数ｎが１６の場合を例示する。

図４の縦軸Ｑ軸は、横軸Ｉ軸に対して、原点０を基準にして正の方向π／２回転させた軸である。同心円状に配置されている１６個の点ｊは、位相区切点θｊと称し、（2-1c）式に示すＡの第２の小括弧の中の第１項θｊに対応する。ここにθｊは、実施例では実質的に２π／ｎ×ｊに設定している。

原点０からｊ＝２の位相区切点の近くに記された点線の矢印Ａは、（2-1c）式に示す項Ａの右辺の第１項の小括弧部分と時間ｔとの積の部分であり、ある時刻ｔの位相を示し、矢印Ａはｊ＝２の近傍にある。入力信号の近傍にある位相区切点ｊを副商位相位置ｊｓと称する。

以上のことから、並列位相シフト回路２０は、以下の効果を有する。多位相区切周波数信号組群の区切作用により、連続量である入力信号の位相を高精度に離散化した分析値を並列に出力する。並列出力された複数の位相シフト直交信号２０ｒＩＱｊは、ｊの異なる信号の値が、相対比較可能な信号であるので、位相２πをｎ分割した精度を確保した状態で、瞬時に高精度検出可能な並列処理が可能である。

入力信号の振幅が変化しても、並列に出力された位相シフト直交信号間２０ｒＩＱｊへの振幅変化の影響は、直接及ばないので、高精度な分析が可能である。多位相区切周波数信号は、周波数、位相、振幅、の何れも時間的に一定であるので、それぞれの互に直交する各組の出力信号の直交性等の管理が容易である。位相２πを、２π／ｎの位相区切効果を得た状態の離散分解能で、離散分析するので、位相の時間変化を離散的に把握する必要観測時間間隔を、“１／ｎ”に短縮化できる。

実施例３の基本型の位相離散連続計測回路３０は、並列位相シフト回路２０により生成された位相２πをｎ分割したｎ組の位相シフト直交信号組群に、並列処理による位相離散連続分析処理を施し、前記ｎ組の位相シフト直交信号組群の中に必ず１つだけ存在する位相の振幅が最小値を呈する位相シフト直交信号組の位置ｊｓ（副主値位置ｊｓ）を陽に検出し、且つ、副主値位置ｊｓに於ける少なくとも１つの副剰余位相θａｊ（ｊ＝ｊｓ）（連続正接信号θａｊｓ）を検出する。

図５を用いて位相離散連続計測回路３０の概要を説明する。位相離散連続計測回路１１は、逆正接信号の替りに、正接信号値を介して、位相の離散分析と、それを補間する連続分析とを行う。その理由は、正接信号値を介しても原理的に正確性が損なわれないからであり、正接信号値を求める回路の回路構成の方が、逆正接信号値を求める回路よりも、その構成が簡単になるからである。

位相離散連続計測回路３０は、位相シフト直交信号組群２０ｒＩＱｊを入力し、離散信号群３０ｒｊと連続正接信号群３０ｓｋを出力する。位相離散連続計測回路３０は、正接回路３１と、副主値検出回路３３とを備える。正接回路３１は、位相シフト直交信号組群２０ｒＩＱｊに、正接処理を施し、得られた正接信号群３１ｑｊ（３２ｑｊ）を副主値検出回路３３に出力する。副主値検出回路３３は、信号組群２０ｒＩＱｊと、正接回路３１からの信号群３１ｑｊとに副主値離散連続検出処理を施し、得られた離散信号群３０ｒｊ（１０ｒｊ）と連続正接信号群３０ｓｋ（１０ｓｋ）とを出力する。

図６に示す正接回路３１は、ｊ番目の入力信号組２０ｒＩＱｊに、正接処理を施し、得られたｊ番目の出力信号３２ｑｊを出力するｎ個の自律分散処理型の正接生成回路３２ｊを備える。図７に示す個々の正接生成回路３２は、原理的には、ｎ組の並列位相シフト直交信号組群の１組を構成するＱ信号をＩ信号で除するｎ個のアナログ除算回路３２１から構成される。本発明では、分子の値が分母の値に比べて小さい場合のみの除算結果を利用する。この状態を判定する為、除算範囲制御回路３２２を用いる。

本発明は、位相２πをｎ分割する信号組群を扱うので、Ｑ／Ｉ除算操作時の分母のＩ信号が、小さくなる状態の信号を使用しないからである。このようなことが行えるのは、図２に示した並列位相シフト回路２０の位相２πをｎ分割する信号を扱うことに基づく大きな効果である。

正接生成回路３２は、アナログ除算回路３２１と、除算範囲制御回路３２２とを有する。アナログ除算回路３２１は、入力端子組に供給された他方信号を、一方信号で除した商信号を除算範囲制御回路３２２に出力する。除算範囲制御回路３２２は、一方信号の平方信号（一方平方信号）と、他方信号の平方信号（他方平方信号）との合計平方信号に対して、一方平方信号の値が、所定の第１の閾値により与えられる値よりも大きいか等しい場合には、アナログ除算回路３２１からの商信号を出力し、一方平方信号の値が、所定の第１の閾値により与えられる値よりも小さい場合には、所定の第２の閾値に比例する信号を出力する。

正接生成回路３２は、一方信号２０ｒＩと、他方信号２０ｒＱとを入力して、正接信号３２２ｑを出力する。アナログ除算回路３２１は、信号２０ｒＩで、信号２０ｒＱｊを、除する除算処理を施し、得られた商信号３２１ｑを除算範囲制御回路３２２に出力する。除算範囲制御回路３２２は、信号２０ｒＩと、信号２０ｒＱと、商信号３２１ｑに、供給された基準信号３２２ｓを基準に、除算範囲制御処理を施し、得られた正接信号３２２ｑを出力する。

除算範囲制御回路３２２は、第１振幅平方回路３２４と、第２振幅平方回路３２５と、加算回路３２６と、第１閾値信号回路３２３と、乗算回路３２７と、比較回路３２８と、第２閾値信号回路３２９と、信号選択回路３３０とを備える。

第１振幅平方回路３２４は、信号２０ｒＩに平方処理を施し、得られた信号３２４ｑを加算回路３２６と比較回路３２８に出力する。第２振幅平方回路３２５は、信号２０ｒＱに平方処理を施し、得られた信号３２５ｑを加算回路３２６に出力する。加算回路３２６は、第１振幅平方回路３２４からの信号３２４ｑと第２振幅平方回路３２５からの信号３２５ｑとを加算し、得られた信号３２６ｒを乗算回路３２７に出力する。第１閾値信号回路３２３は、供給された信号３２２ｓを基準にして、閾値信号生成処理を施し、得られた所望の第１閾値信号３２３ｑを乗算回路３２７に出力する。

乗算回路３２７は、加算回路３２６からの信号３２６ｒと第１閾値信号回路３２３からの第１閾値信号３２３ｑとを乗算し、得られた信号３２７ｒを比較回路３２８に出力する。比較回路３２８は、第１振幅平方回路３２４からの信号３２４ｑと乗算回路３２７からの信号３２７ｒとの振幅を比較し、信号３２４ｑの方が信号３２７ｒよりも大きい場合には、“１”なる信号３２８ｒを出力し、それ以外の場合には、“−１”なる信号３２８ｒを信号選択回路３３０に出力する。第２閾値信号回路３２９は、供給された信号３２２ｓを基準にして、閾値信号生成処理を施し、得られた所望の第２の閾値信号３２９ｑを信号選択回路３３０に出力する。信号選択回路３３０は、信号３２８ｒが、“＋１”の場合には、信号３２１ｑを選択し、信号３２８ｒが、“−１”の場合には、信号３２９ｑを選択し、選択された信号３２２ｑを出力する。

図８に示す副主値検出回路３３は、副商位置検出回路３４と、正接信号出力回路３９を備える。副商位置検出回路３４は、位相シフト直交信号組群２０ｒＩＱｊと正接信号群３１ｑｊとに副商位置検出処理を施し、得られた離散信号群１０ｒｊを位相離散連続計測回路３０の出力信号として出力し、且つ離散信号群１０ｒｊを正接信号出力回路３９に出力する。正接信号出力回路３９は、信号群３１ｑｊと信号群１０ｒｊとに基づき正接信号出力処理を施し、得られた連続正接信号群１０ｓｋを出力する。

図９に示す副商位置検出回路３４は、原理的には、ｎ個の正接信号３１ｑｊの絶対値が最小値を呈するｊの位置を検出する。しかし、正接信号は意図する位相位置ｊに加えて、位相がπだけシフトしたｊの位置にも同じ値が現れ、意図するｊの位置を１つに確定できない。意図するｊの位置を確定するために、副商位置計測回路３６は、主象限位置検出回路３７による‘粗分析結果’と、最小位置検出回路３８による‘微細分析結果’と、の論理積を得て、副商位置検出結果とする。そのため、入力信号として、２０ｒＩＱｊと、３１ｑｊと、２の種類を用いる。

副商位置検出回路３４は、ｊ番目の位相シフト直交信号組群２０ｒＩＱｊと、ｋを正接信号の自己及び隣接指定値とし、更に、ｌ＝ｍｏｄ（ｊ＋ｋ，ｎ）として、ｌ番目の正接信号群３１ｑｌ（ｋ＝−１，＋１）とに、副商位置計測処理を施し、得られたｊ番目の離散信号３６ｒｊを出力するｎ個の自律分散処理型の副商位置計測回路３６ｊを備える。副商位置計測回路３６ｊは、主象限位置検出回路３７と、最小位置検出回路３８と、乗算回路３６１とを備える。主象限位置検出回路３７は、位相シフト直交信号組２０ｒＩＱｊに主象限位置検出処理を施し、得られた主象限位置信号３７ｑを乗算回路３６１に出力する。最小位置検出回路３８は、正接信号群３１ｑｋ（ｋ＝−１、＋１）に最小位置検出処理を施し、得られた最小位置信号３８ｑを乗算回路３６１に出力する。乗算回路３６１は、主象限位置検出回路３７からの主象限位置信号３７ｑと、最小位置検出回路３８からの最小位置信号３８ｑとを乗算し、得られた副商位置信号３６ｒｊ（離散信号３０ｒｊ）を出力する。

ここで、剰余関係を表す式“ｌ＝ｍｏｄ（ｊ＋ｋ，ｎ）”に於ける、ｌとｊとｋとｎとの関係を説明する。右辺のｍｏｄ関数の引数は、カンマで区切られた第１引数と第２引数とからなる。第１引数は、端子位置を指定するｊと、端子位置をシフトする値を指定するｋと、の和からなる。第２引数は、１６以上の自然数ｎであり、これを法と呼ぶ。前記ｊは、ｎ個の端子位置ｌであり、０からｎ−１までの“１”刻みの“０”を含む自然数である。前記ｋは、その絶対値がｎ−１を超えない整数である。

前記ｊと前記ｋとの和からなる第１引数の値は、その値により、３つの場合を呈する。ｍｏｄ関数はこれら３つの場合に対応して３つの関数処理を行う。第１の処理は、前記第１引数の値が、０からｎ−１まで値を呈する場合には、その値を左辺ｌに返す。第２の処理は、前記第１引数の値が、０未満である場合には、必要な回数だけ法ｎを加算した値が、０からｎ−１まで値を呈する場合には、その値を左辺ｌに返す。第３の処理は、前記第１引数の値が、ｎ−１を超える場合には、必要な回数だけ法ｎを減算した値が、０からｎ−１まで値を呈する場合には、その値を左辺ｌに返す。

ｍｏｄ函数は、法ｎで割算した余りを返す関数（剰余演算函数）であるが、この場合、返す値を０からｎ−１とすることが特徴である。

主象限位置検出回路３７の構成を、図１０を用いて説明する。主象限位置検出回路３７は、一方入力信号２０ｒＩの符号が正である場合には第１の状態を検出し、且つ、一方入力信号２０ｒＩの振幅が他方入力信号２０ｒＱの振幅よりも大きい第２の状態を検出し、第１状態と第２状態が共に満たされる場合に、“１” なる主象限位置検出信号３７ｑ（３７５ｒ）を出力し、それ以外の状態時には、“０”なる主象限位置検出信号３７ｑ（３７５ｒ）を出力する。

主象限位置検出回路３７は、符号検出回路３７１と、第１振幅検出回路３７２と、第２振幅検出回路３７３と、比較回路３７４と、乗算回路３７５とを備える。符号検出回路３７１は、信号２０ｒＩの符号が正の場合には、“１”を、それ以外の場合には、“０”を生成する符号検出処理を施し、得られた信号３７ｑを乗算回路３７５に出力する。第１振幅検出回路３７２は、信号２０ｒＩに振幅検出処理を施し、得られた信号３７２ｑを比較回路３７４に出力する。第２振幅検出回路３７３は、信号２０ｒＱｊに振幅検出処理を施し、得られた信号３７３ｑを比較回路３７４に出力する。比較回路３７４は、信号３７２ｑの振幅（Ｉ振幅）と信号３７３ｑの振幅（Ｑ振幅）とを比較し、Ｉ振幅がＱ振幅よりも大きい場合は、“１”を、それ以外の場合には、“０”を生成する振幅比較処理を施し、得られた信号３７４ｒを乗算回路３７５に出力する。乗算回路３７５は、符号検出回路３７１からの信号３７ｑと比較回路３７４からの信号３７４ｒとを乗算し、得られた信号３７５ｒを出力する。

図１１に示す最小位置検出回路３８は、正接信号群３８ｐｋ（ｋ＝−１、＋１）を入力し、最小位置信号３８ｑを出力する。最小位置検出回路３８は、自己の離散位相位置ｊ（位相位置ｋ＝±０）と、これに隣接する位相位置ｊ−１（位相位置ｋ＝−１）と、位相位置ｊ＋１（位相位置ｋ＝＋１）との３つの位相位置の信号について、自己の位相位置ｊの正接信号の振幅の絶対値が、位相位置ｊ−１の正接信号の振幅の絶対値と、位相位置ｊ＋１の正接信号の振幅の絶対値との２つの、何れよりも小さい（最小となる）場合に、最小位置状態を表す“１”なる信号を、それ以外の場合には、“０”なる信号を、最小位置信号３８ｑとして出力する。尚、副主値検出回路３３の機能として、離散信号３０ｒｊのみ必要とする場合には、前記正接信号は、位相シフト直交信号組群の他方信号２０ｐＱｊであってもよい。

更に、正接信号を対象とする場合を例示して詳しく説明する。最小位置検出回路３８は、最小振幅検出回路３８０と、異符号検出回路３８１０と、乗算回路３９０とを備える。最小位置検出回路３８は、最小振幅検出回路３８０単独からなる回路構成でも機能するが、異符号検出回路３８１０を更に備えることで、雑音耐性を増す効果を期待できる。

最小振幅検出回路３８０は、正接信号３８ｐｋ（ｋ＝−１）と、正接信号３８ｐｋ（ｋ＝±０）と、正接信号３８ｐｋ（ｋ＝＋１）との３つの正接信号の中で、正接信号３８ｐｋ（ｋ＝±０）の振幅の絶対値が最小を呈する場合には、“真”に対応する信号として“１”なる信号３８０ｑを、それ以外の場合には、“嘘”に対応する信号として“０” なる信号３８０ｑを出力する。異符号検出回路３８１０は、信号３８ｐｋ（ｋ＝−１）と、信号３８ｐｋ（ｋ＝＋１）との符号が、互いに異符号である場合には“真”に対応する信号として“１”なる信号３８１ｑを、それ以外の場合には、“嘘”に対応する信号として“０” なる信号３８１ｑを出力する。乗算回路３９０は、比較回路３８９からの信号３８０ｑと、異符号検出回路３８１０からの信号３８１ｑとを乗算し、得られた信号３８ｑを出力する。

最小振幅検出回路３８０は、第１振幅検出回路３８１と、第２振幅検出回路３８２と、第３振幅検出回路３８３と、第１比較回路３８４と、第２比較回路３８５と、第１乗算回路３８６と、第２乗算回路３８７と、加算回路３８８と、比較回路３８９を備える。第１振幅検出回路３８１は、正接信号３８ｐｋ（ｋ＝±０）に、振幅検出処理を施し、得られた信号３８１ｑを比較回路３８９に出力する。第２振幅検出回路３８２は、正接信号３８ｐｋ（ｋ＝−１）に、振幅検出処理を施し、得られた信号３８２ｑを比較回路３８４，３８５と乗算回路３８６に出力する。第３振幅検出回路３８３は、正接信号３８ｐｋ（ｋ＝＋１）に、振幅検出処理を施し、得られた信号３８３ｑを比較回路３８４，３８５と乗算回路３８７に出力する。

第１比較回路３８４は、第２振幅検出回路３８２からの信号３８２ｑと、第３振幅検出回路３８３からの信号３８３ｑとを比較し、信号３８２ｑが信号３８３ｑよりも小さい場合に、真”に対応する信号として“１”なる信号を生成し、それ以外の場合には、“偽”に対応する信号として“０”なる信号を生成する比較処理を施し、得られた信号３８４ｒを出力する。第２比較回路３８５は、第２振幅検出回路３８２からの信号３８２ｑと、第３振幅検出回路３８３からの信号３８３ｑとを比較し、信号３８３ｑが信号３８２ｑよりも小さい場合に、真”に対応する信号として“１”なる信号を生成し、それ以外の場合には、“偽”に対応する信号として“０”なる信号を生成する比較処理を施し、得られた信号３８５ｒを出力する。第１乗算回路３８６は、第２振幅検出回路３８２からの信号３８２ｑと、第１比較回路３８４からの信号３８４ｒとを乗算し、得られた信号３８６ｒを出力する。第２乗算回路３８７は、第３振幅検出回路３８３からの信号３８３ｑと、第２比較回路３８５からの信号３８５ｒとを乗算し、得られた信号３８７ｒを出力する。加算回路３８８は、第１乗算回路３８６からの信号３８６ｒと第２乗算回路３８７からの信号３８７ｒとを加算し、得られた信号３８８ｒを出力する。比較回路３８９は、第１振幅検出回路３８１からの信号３８１ｒと、加算回路３８８からの信号３８８ｒとを比較し、信号３８１ｑが信号３８８ｒよりも、小さい場合に、真”に対応する信号として“１”なる信号を生成し、それ以外の場合には、“偽”に対応する信号として“０”なる信号を生成する、比較処理を施し、得られた信号３８０ｑを乗算回路３９０に出力する。

異符号検出回路３８１０は、正接信号３８ｐｋ（ｋ＝−１）と、正接信号３８ｐｋ（ｋ＝＋１）とを乗算し、得られた信号を出力する乗算回路３８１１と、乗算回路３８１１からの信号に符号検出処理を施し、前記信号が異符号の場合には、“１”なる信号３８１ｑを出力し、それ以外の場合には、“０”なる信号３８１ｑを乗算回路３９０に出力する符号検出回路３８１２を備える。乗算回路３９０は、比較回路３８９からの信号３８９ｑと符号検出回路３８１２からの信号３８１ｑを乗算して、得られた信号３８ｑを出力する。

正接信号出力回路群３９は、図１２に示すように、ｎ個の自律分散処理型の出力制御回路３９１ｊと、ｋ個の自律分散処理型の出力加算回路３９２ｋ（ｋ＝ｌ１、ｌ２）とを備える。出力制御回路３９１ｊは、正接信号群３１ｑｊを入力し、副商位置信号群（離散信号群）１０ｒｊを入力し、ｎ以下の所望の個数ｋ個の連続正接信号の出力個数をｋとして、ｌ１＝（１−ｋ）／２、且つ、ｌ２＝（ｋ−１）／２とし、連続正接信号群３９ｑｋ（ｋ＝ｌ１、ｌ２）を出力する。

出力制御回路３９１ｊは、正接信号群３９１ｐｊｋ（ｋ＝ｌ１、ｌ２）に対して、副商位置信号１０ｒｊに基づき、副商位置信号１０ｒｊが、“ｊｓ”を呈する位相位置に対して、ｊｓの位置と、ｊｓを挟んで、ｎを法とする位相位置の両側に、（ｋ−１）／２個の信号を出力する出力制御処理を施し、得られた選択正接信号群３９ｊｋ（ｋ＝ｌ１、ｌ２）を出力加算回路３９２ｋのｊ番目の入力端子群３９２ｊｋ（ｋ＝ｌ１、ｌ２）に出力する。

出力加算回路３９２ｋ（ｋ＝ｌ１、ｌ２）は、ｋを指定して、ｋ毎に供給されたｎ個の選択正接信号群３９ｊｋ（ｊ＝０，ｎ−１）に加算処理を施し、得られた加算信号（連続正接信号）１０ｓｋを出力する。

正接信号出力回路群３９の構成を、図１２を用いて、所望の個数ｋが５の場合を例示して詳しく説明する。正接信号は、副主値位置ｊｓの近傍の場合のみ意味があるので、正接信号出力回路群３９は、副主値位置ｊｓの近傍の正接信号群を出力する。ｊｓ以外の副商位置信号は零なので、ｊに亘って、単純に加算する。

この実施例では、ｊｓを挟んで、隣接する合計５つの信号を出力する例を示す。出力制御回路３９１ｊは、ｌ＝ｍｏｄ（ｊ＋ｋ、ｎ）として、端子群３９ａｌ（ｊ＝０，ｎ−１）から端子群３９１ａｊｋ（ｋ＝−２、＋２）に供給された信号群３９１ｐｊｋと信号１０ｒｊとを乗算し、出力制御処理を施した信号群３９ｊｋを出力加算回路３９２ｋに出力する乗算回路３９１ｊｋからなる。出力加算回路３９２ｋ（ｋ＝−２、＋２）は、信号群３９ｊｋ（ｊ＝０，ｎ−１）に加算処理を施し、信号１０ｓｋを出力する。

次に、図１３を用いて、位相離散連続計測回路３０の動作を説明する。図１３（ａ）を用い、副主値位置ｊｓが“２”である場合を例示して、副主値位置を検出する動作を説明する。この動作は、全ての端子位置ｊに亘って、並列同時に行われることが特徴である。尚、位相２πを分割する数ｎが１６の場合の例であるので、端子位置１６は端子位置０と同じである。

個々の位置ｊの動作については、以下の検出回路等によって行われる。まず、符号検出回路３７１が自己（ｊｓ＝２）の端子位置のＩ信号の符号が正であることを検出し、比較回路３７４が、自己のＩ信号の振幅がＱ信号の振幅よりも大きいことを検出する。また、最小振幅検出回路３８０は、自己（ｊｓ＝２）のＱ信号の振幅が自己に隣接する端子位置（ｊｓ−１）のＱ信号の振幅と、端子位置（ｊｓ＋１）のＱ信号の振幅よりも小さいことを検出する。異符号検出回路３８１０が、自己に隣接する端子位置（ｊｓ−１）の正接信号或はＱ信号の符号と、端子位置（ｊｓ＋１）の正接信号或はＱ信号の符号が、互に反対であることを検出する。

以上の２つの検出状態が共に満たされた場合を、副商位置判定条件として、乗算回路３９０及び乗算回路３６１が検出することで副主値位置ｊｓを決定する。判定結果は、ｎ個の端子位置ｊの中で、ｊｓのみ、信号“１”を、それ以外の端子位置については、信号“０”を、並列に出力する。

尚、図に示した実施例では、最小位置検出回路３８への入力信号として、正接信号の場合を例示しているが、自己のＱ信号と自己に隣接する２つのＱ信号との合計３つの信号としも判定結果に変わりはない。

図１３（ｂ）は、副主値位置ｊｓ（ｊ＝２）を挟んだ、５点（ｊｓ−２）、（ｊｓ−１）、ｊｓ、（ｊｓ＋１）、（ｊｓ＋２）の５つの正接信号群をマーキング印で記載している。正接信号出力回路３９の処理により、副主値位置ｊｓを挟む５点の正接信号群を出力する場合を例示する。

次に、位相分析回路１０の効果を説明する。並列位相シフト回路２０と位相離散連続計測回路１１により、位相の瞬時計測が常時実現されることを、図１４を用いて説明する。

シミュレーションに用いた回路形式は、図１に示した回路であり、位相分析回路１０として、数値シミュレーションを行った。数値シミュレーションの条件について、入力信号組の周波数は、２．４９９２ＧＨｚに設定した。多位相区切周波数信号組群の周波数は２．５ＧＨｚ一定値としている。入力信号組の周波数設定は、本発明の利用例の１つである周波数離散分析間隔５０ｋＨｚの（ｎ＝１６）倍である８００ｋＨｚだけ低い周波数に設定している。多位相区切周波数信号組群の組数ｎは、１６としてあるので、位相分析間隔が、２πを１６分割した２π／１６（２２．５°）間隔である。この時、図２の位相シフト直交信号組群２０ｒＩＱｊの周波数は８００ｋＨｚである。

以上の条件下で、シミュレーションを行った離散分析結果を図１４（ａ）に示す。横軸は、相対経過時間であり、単位は、８００ｋＨｚの位相が２π変化する時間である１．２５μ秒を、１６分割した経過時間７８．１２５ｎ秒を単位として刻んである。縦軸は、図５の端子群３０ｃｊに発現する信号群３０ｒｊであり、該当する副商位相位置ｊにおいて、副商位相値が最小値を呈する端子に“１”の信号を出力する。それ以外の端子の出力信号は“零”である。この信号群を離散信号群と呼ぶ。

例えば、縦の点線で示した時刻Ｂにおいては、出力端子番号“２”のみが“１”を呈しており、他の端子番号の信号は全て“０”を呈していると言う特徴を有する。この“１”を呈している端子番号を副主値位置ｊｓと呼ぶ。この副主値位相位置ｊｓは、時間経過と共に、離散的に移動する。また、この点線Ｂは、図４の矢印Ａの位置に対応する。

次に、第１の効果である“区切効果と高速化検出”について説明する。図１４（ａ）に示すように、出力信号が最小値を呈する端子は、１．２５μ秒経過毎に、並列に出力された１６個の出力端子の何れかに、必ず出力信号が“１”である副主値位置ｊｓが発現する。この副主値位置ｊｓは、位相２πを法とする剰余現象を呈する。この為に、繰り返し発現し、更に、この端子の出力信号が“１”を継続する経過時間は７８．１２５ｎ秒であることである。

このことは、周波数離散分析間隔５０ｋＨｚの１周期である２０μ秒のｎの２乗分の１である２５６分の１の離散分析時間と言う、高速分解の効果を有することを意味する。位相には、２πを法とする剰余現象があるので、８００ｋＨｚの周波数差の設定には、複数の設定をすることが出来る。

更に、７８．１２５ｎ秒の高速分解の確度は、参照信号として、多位相区切周波数信号組群供給回路２から供給される多位相区切周波数信号組群ｊにより、直接的に関係付けられる位相の区切効果が発現されていることを意味する。従って、位相２πを、ｎ分割する精度での高精度計測を可能とする。

第２の効果である連続正接信号３０ｄｋについて説明し、引き続き、離散信号群との関連性について説明する。連続正接信号群は、従来技術のＦＦＴ法等の離散分析法では得られない分析出力信号である。

図１４（ｂ）に、図５の端子群３０ｃｋに発現する連続分析結果である連続正接信号群３０ｓｋ（ｋ＝−２、２）のシミュレーション結果を示す。横軸は、相対経過時間であり、その基準は、図１４（ａ）に示した副主値位置ｊｓにおける位相区切周波数信号組群２ｐＩＱｊの区切位相である。図１４（ａ）の時刻Ｂは、図１４（ｂ）の時刻Ｃに対応する。

５つの曲線は、端子位置の添字ｋに対応し、下から上の方向に、順にｊｓ−２、ｊｓ−１、ｊｓ、ｊｓ＋１、ｊｓ＋２である。５つの連続正接信号を出力する目的は、異なる時刻での位相差を求める際の前記離散信号との借貸処理等において、多位相区切周波数信号組群が提供する正確な区切効果を利用する為である。

次に、離散信号群と連続正接信号群との関連性について説明する。連続正接信号群３０ｓｋ（ｋ＝−２，２）と、これらと対応する副商位相３０ｒｊとの位相の次元での合計値は、副商位相３０ｒｊ（ｊ＝ｊ）と、隣り合う副商位相３０ｒｊ（ｊ＝ｊ±１）とが切替わる瞬間（遷移瞬間）において、本質的に連続である。この連続現象は、遷移時刻が、ジッターや回路定数のバラツキにより変動しても、本質的に連続性が満たされていることが特徴である。

次に、第３の効果である振幅無依存について説明する。本発明が分析対象とする副主値位置ｊｓは、ｎ組の並列に出力された位相シフト直交信号組から生成される、並列信号同士の相互比較処理であるので、入力信号の振幅変化には直接依存しないことが特徴である。

以上実施例２の図４で示した位相２πの分割数が１６の場合で、且つ、均等分割の場合を例に取って説明をしてきた。しかし、本発明は、均等分割に限定されない。即ち、不均等分割であっても、本発明の意図する効果を損なうことは無いことに言及しておく。何故なら、回路処理に当たり、均等分割の条件を使用していないからである。

実施例４のＩＱ加算位相計測回路４０は、実施例３で説明した位相離散連続計測回路３０に供給する位相シフト直交信号組群の互に直交する信号のそれぞれを、アンサンブル加算するＩＱ信号加算回路４１を付加する位相離散連続計測回路１１を開示する。

その際、位相シフト直交信号組群の互に直交する信号組の一方の信号例えば、信号２０ｒＩｊと、ｊの値が隣接する信号と、の位相差を、２πをｎ分割した値に実質的に設定すると言う均等分割法を採用する。

この条件下での、アンサンブル加算回路であるので、加算数に応ずる計測時間の増大を引き起こすことなく、回路定数のバラツキ、ジッター、白色雑音、等の影響を軽減でき、更に、位相シフト直交信号組の加算後の値は、加算数分だけ増加するので、結果として、加算数を超える信号対雑音比の改善が実現できる。

実施例３で説明した位相離散連続計測回路３０を、基本型位相離散連続計測回路３０と呼んで、区別する場合もある。

図１５に示すＩＱ加算位相計測回路４０は、ＩＱ信号加算回路４１と、基本型位相離散連続計測回路３０とからなる。ＩＱ信号加算回路４１は、位相シフト直交信号組群４０ｐＩＱｊに、４象限ＩＱ信号加算処理を施し、得られた加算後位相シフト直交信号組群４１ｑＩＱｊを位相離散連続計測回路３０に出力する。位相離散連続計測回路３０は、ＩＱ信号加算回路４１からの加算後位相シフト直交信号組群４１ｑＩＱｊに、位相離散連続計測処理を施し、得られた離散信号群３０ｑｊと連続正接信号群３０ｒｋを出力する。

図１６に示すＩＱ信号加算回路４１は、位相シフト直交信号組群４０ｐＩＱｊが位相２πの４つの象限に亘って、４回繰り返す現象に着目して、４つの信号を指定選択し、これら４つの総和信号を出力する。その結果、位相シフト直交信号組群の振幅レベルが増加し、位相シフト直交信号組群に含まれる回路定数のバラツキの影響と、信号に含まれるジッターと雑音の影響等が軽減できる。

図１６では、位相シフト直交信号組４０ｐＩＱｊのＩ信号４０ｐＩとＱ信号４０ｐＱｊとを上下に分けて添字ｊを変化させて記載されている。ＩＱ信号加算回路４１は、ｊ番目の加算後の一方信号を出力するｎ個の自律分散型のＩ信号加算回路４１１ｊと、ｊ番目の加算後の他方信号を出力するｎ個の自律分散型のＱ信号加算回路４１２ｊとを備える。Ｉ信号加算回路４１１ｊは、ｌ＝ｍｏｄ（ｊ＋ｋ＊ｎ／４，ｎ）として、端子４１ａＩｌから端子４１ａｋｊ（ｋ＝０）に供給された信号４０ｐＩｌと、端子４１ａＱｌから端子４１ａｋｊ（ｋ＝１）に供給された信号４１ｐＱｌと、端子４１ａＩｌから端子４１ａｋｊ（ｋ＝２）に供給された信号４１ｐＩｌと、端子４１ａＱｌから端子４１ａｋｊ（ｋ＝３）に供給された信号４１ｐＱｌとを加算し、得られた加算後位相シフト直交信号組の加算後一方信号４１ｑＩｊを出力する。

Ｑ信号加算回路４１２ｊは、ｌ＝ｍｏｄ（ｊ＋ｋ＊ｎ／４，ｎ）として、端子４１ａＱｌから端子４１ａｋｊ（ｋ＝０）に供給された信号４１ｐＱｌと、端子４１ａＩｌから端子４１ａｋｊ（ｋ＝１）に供給された信号４１ｐＩｌと、端子４１ａＱｌから端子４１ａｋｊ（ｋ＝２）に供給された信号４１ｐＱｌと、端子４１ａＩｌから端子４１ａｋｊ（ｋ＝３）に供給された信号４１ｐＩｌとを加算し、得られた加算後位相シフト直交信号組の加算後他方信号４１ｑＱｊを出力する。

以下に、“加算”の処理について詳しく説明する。

図１７に示すＩ信号加算回路４１１は、第１符号非反転回路４１１１と、第２符号非反転回路４１１２と、第１符号反転回路４１１３と、第２符号反転回路４１１４と、信号加算回路４１１５とを備える。第１符号非反転回路４１１１は、端子４１ａｋｊ（ｋ＝０）に供給された信号４１ｐＩｌ（ｋ＝０）に、符号非反転処理を施し、得られた信号４１１１ｑを信号加算回路４１１５に出力する。第２符号非反転回路４１１２は、端子４１ａｋｊ（ｋ＝１）に供給された信号４１ｐＱｌ（ｋ＝１）に、符号非反転処理を施し、得られた信号４１１２ｑを信号加算回路４１１５に出力する。第１符号反転回路４１１３は、端子４１ａｋｊ（ｋ＝２）に供給された信号４１ｐＩｌ（ｋ＝２）に、符号反転処理を施し、得られた信号４１１３ｑを信号加算回路４１１５に出力する。第２符号反転回路４１１４は、端子４１ａｋｊ（ｋ＝３）に供給された信号４１ｐＱｌ（ｋ＝３）に、符号反転処理を施し、得られた信号４１１４ｑを信号加算回路４１１５に出力する。信号加算回路４１１５は、第１符号非反転回路４１１１からの信号４１１１ｑと第２符号非反転回路４１１２からの信号４１１２ｑと第１符号反転回路４１１３からの信号４１１３ｑと第２符号反転回路４１１４からの信号４１１４ｑとを総和し、得られた信号４１１５ｑを出力する。

図１８に示すＱ信号加算回路４１２は、第１符号非反転回路４１２１と、第２符号反転回路４１２２と、第１符号反転回路４１２３と、第２符号非反転回路４１２４と、信号加算回路４１２５とを備える。第１符号非反転回路４１２１は、端子４１ａｋｊに供給された信号４１ｐＱｌ（ｋ＝０）に、符号非反転処理を施し、得られた信号４１２１ｑを信号加算回路４１２５に出力する。第２符号反転回路４１２２は、端子４１ａｋｊに供給された信号４１ｐＩｌ（ｋ＝１）に、符号反転処理を施し、得られた信号４１２２ｑを信号加算回路４１２５に出力する。第１符号反転回路４１２３は、端子４１ａｋｊに供給された信号４１ｐ（ｋ＝２）に、符号反転処理を施し、得られた信号４１２３ｑを信号加算回路４１２５に出力する。第２符号非反転回路４１２４は、端子４１ａｋｊに供給された信号４１ｐＩｌ（ｋ＝３）に、符号非反転処理を施し、得られた信号４１２４ｑを信号加算回路４１２５に出力する。信号加算回路４１２５は、第１符号非反転回路４１２１からの信号４１２１ｑと第２符号反転回路４１２２からの信号４１２２ｑと第１符号反転回路４１２３からの信号４１２３ｑと第２符号非反転回路４１２４からの信号４１２４ｑとを総和し、得られた信号４１２５ｑを出力する。

尚、２つの符号非反転回路と２つの符号反転回路との入出力間の利得は、実質的に等しいことが望ましい。また、総和回路の４つの入力端子と出力端子との間の利得は、実質的に等しいことが望ましい。

ＩＱ信号加算回路４１は、Ｉ信号加算回路と、Ｑ信号加算回路とからなる、と言い換えることができる。ＩＱ信号加算回路４１は、加算前のｎ組の位相シフト直交信号組の互に直交する一方信号である加算前Ｉ信号群を入力する加算前Ｉ信号入力端子群と、他方信号である加算前Ｑ信号群を入力する加算前Ｑ信号入力端子群と、加算後のｎ組の、位相シフト直交信号組の互に直交する一方信号である加算後Ｉ信号群を出力する加算後Ｉ信号出力端子群と、他方信号である加算後Ｑ信号群を出力する加算後Ｑ信号出力端子群とを有する。ＩＱ信号加算回路４１は、加算前Ｉ信号群の互に１８０°シフトした位置のｎ個の信号組（第１の組）のｎ個の差信号（第１差信号群）と、加算前Ｑ信号群の互に１８０°シフトした位置のｎ個の信号組（第２の組）のｎ個の差信号（第２差信号群）と、第１の組の共に９０°シフトした位置の第３の組の差信号群（第３差信号群）と、第２の組の共に９０°シフトした位置の第４の組の差信号群（第４差信号群）とを有する。Ｉ信号加算回路は、第１差信号群と、第３差信号群との加算信号群と、減算信号群との一方を出力するｎ個の加減算回路とからなる。Ｑ信号加算回路は、第２差信号群と第４差信号群との加算信号群と、減算信号群との他方を出力するｎ個の加減算回路とからなる。なお、９０°シフトした位置”とは、例えば、正接信号に対する“余接信号”のことである。

次に、動作を図１９を用いて説明する。横軸は、端子番号ｊである。横軸は、時間経過ではない。ある時刻に、ｎ組の２ｎ個の端子に同時並列に発現する。これが、本発明全体を通じての処理の高速化の基本原理であり、実施例２に示した並列位相シフト回路２０の効果である。縦軸は、ある時刻における位相シフト直交信号組群を構成するｎ組の、Ｉ信号（実線で繋いだ黒丸印）と、Ｑ信号（実線で繋いだ黒四角印）と、４象限ＩＱ信号加算回路４１において生成するそれぞれの符号を反転した、ｎ組の、−Ｉ信号（点線で繋いだ白丸印）と、−Ｑ信号（点線で繋いだ白四角印）とを図示する。その際、入力信号の直交信号組（２０ｐＩＱ）の位相は、図４に示した矢印Ａの入力信号の位相の場合を示している。

また、位相が２πを法とする剰余効果を呈する為に、図１９に示すような、入力信号組の周波数と多位相区切周波数信号組群の周波数との組合せは複数存在する。

次に、効果を説明する。ＩＱ信号加算回路４１のアンサンブル加算数は、４象限に亘って加算する為に、“４”である。符号非反転回路と、符号反転回路と、総和回路と、で構成するが、出力振幅は、全ての端子に亘って、加算前の振幅の和であることが特徴である。従って、以下の効果が期待できる。

同じ値を呈する信号を４個加算するので、信号振幅が４倍される。また、加算処理により、回路定数のバラツキやジッター、白色雑音の影響を軽減でき、雑音耐性が向上する。位相離散分析数を、ｎ＝１６からｎ＝３２、等に増加しても同様の効果が期待できる。

実施例５の位相解析回路５０は、実施例１乃至実施例４において説明した位相分析回路１０と、周波数変換直交分解回路５１とを備える。位相解析回路５０は、実施例１で用いる第１の外部基準参照信号組群である多位相区切周波数信号組群ｊを入力し、更に、第２の外部基準参照信号組である多周波区切周波数信号組群の中の少なくとも１組を入力する。

周波数変換直交分解回路５１は、ビート周波数を有する信号組を生成し、生成された信号組を位相分析回路１０の入力端子に供給する。このビート周波数は、従来技術例において設定例のような零ビート周波数ではなく、入力信号５０ｐの周波数よりも高い周波数である場合も設定範囲である。

従って、従来技術において多用されている低域濾波回路ではなく、帯域通過濾波回路を用いることが特徴である。本発明は、なるべく高い中心周波数の帯域通過濾波回路を用いる。

帯域通過濾波回路にも、帯域阻止濾波回路における“precursor現象”と言われる出力信号が出始めない時間がある。本発明の位相瞬時計測法は、瞬時に処理結果を出力するので、全体回路の遅れの原因は、この濾波回路だけとなり、全体の性能が支配される。

以下に、位相解析回路５０の構成を図２０を用いて説明する。位相解析回路５０には、多位相供給回路２と、多周波区切周波数信号組群供給回路３（多周波供給回路３と略称する）が接続されている。位相解析回路５０は、解析対象の入力信号５０ｐを入力し、多周波区切周波数信号組群の中の所望の少なくとも１組の信号組５０ｑＩＱｉ（ｉ＝ｉ）の互に直交する一方信号５０ｑＩｉ（ｉ＝ｉ）と他方信号５０ｑＱｉ（ｉ＝ｉ）とをそれぞれ入力し、位相２πをｎ分割するｎ組の多位相区切周波数信号組群５０ｒＩＱｊの互に直交する一方信号群５０ｒＩｊと他方信号群５０ｒＱｊとの信号組群を入力し、離散信号群５０ｓｉｊ（ｉ＝ｉ）（ｊ＝０，ｎ−１）と連続正接信号群５０ｔｉｋ（ｉ＝ｉ）（ｋ＝−２、＋２）とを並列に出力する。

位相解析回路５０は、周波数変換直交分解回路５１ｉ（ｉ＝ｉ）と、位相分析回路１０ｉ（ｉ＝ｉ）を備える。周波数変換直交分解回路５１ｉ（ｉ＝ｉ）は、信号５０ｐに、多周波供給回路３からの信号組５０ｑＩＱｉに基づいて、周波数変換直交分解処理を施し、得られた直交信号組５１ｒＩＱｉ（ｉ＝ｉ）を位相分析回路１０ｉと端子５０ｆＩｊ，５０ｆＱｊに出力する。位相分析回路１０ｉ（ｉ＝ｉ）は、直交信号組５１ｒＩＱｉ（ｉ＝ｉ）と信号組群５０ｒＩＱｊに基づいて、瞬時位相離散連続分析処理を施し、得られた離散信号群５０ｓｉｊ（ｉ＝ｉ）（ｊ＝０，ｎ−１）と連続正接信号群５０ｔｉｋ（ｉ＝ｉ）（ｋ＝−２、＋２）を出力する。

図２１に示す周波数変換直交分解回路５１は、第１乗算回路５１１と、第１帯域通過濾波回路５１２と、第２乗算回路５１３と、第２帯域通過濾波回路５１４とを備える。第１乗算回路５１１は、信号５０ｐと信号５０ｑＩｉとを乗算し、得られた信号５１１ｒを第１帯域通過濾波回路５１２に出力する。第１帯域通過濾波回路５１２は、第１乗算回路５１１からの信号５１１ｒに帯域通過濾波処理を施し、得られた信号５１ｒＩｊ（一方の直交検波信号）を出力する。第２乗算回路５１３は、信号５０ｐと信号５０ｑＱｉとを乗算し、得られた信号５１３ｒを第２帯域通過濾波回路５１４に出力する。第２帯域通過濾波回路５１４は、第２乗算回路５１３からの信号５１３ｒに帯域通過濾波処理を施し、得られた信号５１ｒＱｊ（他方の直交検波信号）を出力する。

また、周波数変換直交変換回路５１は、第１帯域通過濾波器回路と、第２帯域通過濾波器回路とからなる、と言い換えることができる。第１帯域通過濾波器回路は、入力端子に入力された入力信号と、多周波区切周波数組群の少なくとも１組の互に直交する一方信号との積信号の差周波数信号と和周波数信号との一方を一方の出力端子に濾波出力する。第２帯域通過濾波器回路は、入力端子に入力された入力信号と、多周波区切周波数組群の少なくとも１組の互に直交する他方信号との積信号の差周波数信号と、和周波数信号との一方を、他方の出力端子に濾波出力する。

次に、周波数変換直交分解回路５１は、公知の低域濾波回路の替わりに、帯域通過濾波回路を使用することが特徴であるので、その理由について説明する。周波数変換直交分解回路５１を構成する第１乗算回路５１１からの信号５１１ｒと、第２乗算回路５１３から信号５１３ｒとには、それぞれ、信号５０ｐの周波数ωｉｎと、多周波区切周波数信号組５０ｑＩＱの周波数ωｉとの少なくとも和周波数信号（ωｉｎ＋ωｊ）と、差周波数信号（ωｉｎ−ωｊ）との２つのビート周波数信号が生成される。しかし、本発明は、このビート周波数信号の周波数を零周波数近傍に設定しない。

その理由と効果とは、以下の通りである。第１の理由は、ビート周波数信号の位相が本質的に有する位相２πを法とする剰余現象を利用する為に、ビート周波数信号の設定を、広い範囲の中から任意に設定できる自由度を確保したいからである。その具体的な効果は、例えば、ビート周波数の１周期の時間を短くして、分析時間を短くすることである。第２の理由は、入力信号の周波数ωｉｎの近傍位相雑音と、トランジスタの直流近傍雑音と等の影響の軽減効果を得る為である。第３の理由は、実施例４で説明した並列加算型位相離散連続計測回路を用いることにより、白色雑音、ジッター、回路定数のバラツキ等が軽減されているので、これと対比する対策を実施する為である。

次に、本発明を実現する前提回路である多周波供給回路３について説明する。多周波供給回路３０において、整数ｉを異なる組周波数を有する信号組ｉを識別する添字として、個々の信号組５０ｑＩＱｉを構成する位相が互いに直交する２つの信号の一方の信号５０ｑＩｉと他方の信号５０ｑＱｉとは、互に周波数が同じである。添字ｉが隣り合う信号組５０ｑＩＱｉの周波数ｆｉと信号組５０ｑＩＱｉ＋１の周波数ｆｉ＋１との間の周波数差（周波数間隔）は、実質的に一定周波数間隔に設定する多くともｍ組の信号組群５０ｑＩＱｉ（ｉ＝０，ｍ−１）を同時並列に一括して供給する。ここに、ｍは雑音耐性を増す為の付加数としても利用可能である。

この多周波区切周波数信号組群５０ｑＩＱｉ（ｉ＝０，ｍ−１）の信号組群は、同時並列に供給する。このような信号組群を供給する回路は、以下の理由から従来技術で容易に実現可能である。その理由は、第一に、信号組群５０ｑＩＱｉ（ｉ＝０，ｍ−１）のそれぞれの周波数は、１つの周波数に固定された所望の確度を有する信号であること、第二に、信号組群５０ｑＩＱｉ（ｉ＝０，ｍ−１）の、それぞれの位相については、計測遂行時間内のみの所望の安定度の規定で十分であること、第三に、出力振幅一定であること、第四に、高速起動性能を必要としないからである。

次に、位相解析回路５０の動作を説明する。実施例２で説明した数式（２−１ｃ）のωとθとに、周波数変換直交分解回路５１により生成されたビート周波数（ωｉｎ±ωｉ）とビート位相（θｉｎ±θｉ）を代入すると、次式を得る。

(5-1)式において、２つの中括弧の中の２つの複号は同順ではない。これら２つの複号は回路設定により、それぞれを独立して、設定可能である。(5-1)式の意味する所は、以下の通りである。第１に、少なくとも、常時位相計測時間中において、ωｉとθｉとは、実質的に一定であれば、(5-1)式の右辺の値は、確定する。このため、位相分析回路１０の瞬時位相離散連続計測処理により、常時の位相離散連続解析処理が実現できる。第２に、(5-1)式右辺の第１の中括弧部分を決める周波数が、新たに多周波区切周波数信号組の周波数ωｉが加わるので、この中括弧部分の設定の自由度が増し、位相の剰余現象を更に有効に利用できる。

次に、位相解析回路５０の出力端子組５０ｆＩＱｉ（ｉ＝ｉ）に出力する信号組５１ｒＩＱｉ（ｉ＝ｉ）の利用方法の１例について説明する。信号組５１ｒＩＱｉ（ｉ＝ｉ）を構成する一方信号５１ｒＩｉ（ｉ＝ｉ）の平方信号（ＩＩ信号）と、他方信号５１ｒＱｉ（ｉ＝ｉ）の平方信号（ＱＱ信号）との和信号（ＩＩ信号＋ＱＱ信号）は、入力信号の振幅に比例する瞬時値の平方信号として利用可能である。

既に説明した例えば、位相分析回路１０及び位相解析回路５０では、離散信号と離散値を補間する連続信号とを求めるに当たり、連続信号として、逆正接信号の替りに、対応する正接信号を求める回路を説明した。

その理由は、最終的には、逆正接信号を必要とするものの、途中段階では、正接信号を用いても、本質的な誤差が入り込まないことと、正接信号を用いることにより回路がより簡単になり、回路定数のバラツキの影響を少なくできるからである。

逆正接信号を必要がある場合としては、例えば、所望の時間差の２つの時刻に於ける位相の差から周波数を求める場合である。この場合、位相の引算操作時には正接信号では、精度のよい周波数信号を生成できないからである。

実施例６では、正接信号として生成した連続信号をL次逆正接信号に変換するＬ次近似逆正接回路６１を、零近傍逆正接回路６０の利用例を用いて説明する。最初に、零近傍逆正接回路６０を利用する場合の周辺回路と、零近傍逆正接回路６０を構成する３つのＬ次近似逆正接回路６１との間の構成を、図２２を用いて説明する。

図２２に示す複合回路は、位相分析回路１０と、選択回路６０１と、零近傍逆正接回路６０とを備える。位相分析回路１０は、副主値位置ｊｓを隣接して挟む位相位置ｌにおける正接信号群１０ｓｌ（ｌ＝−２、＋２）を選択回路６０１に出力する。選択回路６０１は、位相分析回路１０からの信号群１０ｓｌ（ｌ＝−２、＋２）に、−１、０、＋１の３つの値の何れか１つを呈するシフト指示信号６０１ｑに基づいて、５：３選択処理を施し、得られた隣接する３つの正接信号６０１ｒｋ（ｋ＝−１、＋１）を対応するＬ次近似逆正接回路６１ｋ（ｋ＝−１、＋１）に出力する。零近傍逆正接回路６０は、選択回路６０１からの３つの正接信号６０１ｒｋ（ｋ＝−１、＋１）に、３連零近傍逆正接処理を施し、得られた３つの逆正接信号群６０ｑｋ（ｋ＝−１、＋１）を出力する。

零近傍逆正接回路６０は、選択回路６０１からの正接信号群６０１ｒｋ（ｋ＝−１、＋１）に、基準信号６１ｒを基準にして、Ｌ次零近傍逆正接処理を施し、得られた信号６０ｑｋ（ｋ＝−１、＋１）を出力する３つの自律分散処理型のＬ次近似逆正接回路６１ｋ（ｋ＝−１、＋１）からなる。

次に、本題である零近傍逆正接回路６１の構成について、図２３を用いて説明する。Ｌ次近似逆正接回路６１は、それぞれの段が入力端子と出力端子と近似基準信号出力端子と近似信号入力端子と基準端子との５端子を有する５端子回路（ｌ段近似回路６２ｌ（ｌ＝１、Ｌ））の基準端子６２ｃｌを共通とし、残りの４端子を２端子対として従属接続するＬ段の従属接続回路と近似打切回路６３とからなる。ここに近似次数と従属段数は一致する。尚、ｌ次近似回路６２ｌ（ｌ＝Ｌ）の近似基準信号出力端子６２ｄは、開放（ＮＣ）とする。

Ｌ次近似逆正接回路６１は、Ｌを近似段数とし、正接信号６１ｐを入力する入力端子６１ａと、Ｌ次近似逆正接信号６１ｑを出力する出力端子６１ｂと、基準信号６１ｒを入力する基準端子６１ｃとを有し、ｌ次近似回路６２ｌ（ｌ＝１）とｌ次近似回路６２ｌ（ｌ＝２、Ｌ）と近似打切回路６３とを備えている。ｌ次近似回路６２ｌ（ｌ＝１）は、ｌ次近似項生成回路６１１ｌ（ｌ＝１）からなり、ｌ次近似回路６２ｌ（ｌ＝２、Ｌ）は、信号平方回路６１２により生成される第ｌ段の入力信号の信号平方信号を、当該回路の入力信号とするｌ次近似項生成回路６１１ｌ（ｌ＝２、Ｌ）とを備える。

ｌ次近似項生成回路６１１ｌは、図２４に示すように、第ｌ次係数信号発生回路６１１１ｌと、減算回路６１１２と、第１乗算回路６１１３とを備える。第ｌ次係数信号発生回路６１１ｌは、端子６１ｃから供給された基準信号６１ｒを基準にして、次数“ｌ”（エル）を２倍した値から１を引いた値で１を除した商“１／（２＊ｌ−１）”に比例する第ｌ係数信号６１１１ｒを減算回路６１１２に供給する。

減算回路６１１２は、第ｌ次係数信号発生回路６１１１ｌからの第ｌ係数信号６１１１ｒと、端子６１１ｅからの第（ｌ＋１）次近似信号６１１２ｑとに減算処理を施し、得られた減算結果信号６１１２ｒを第１乗算回路６１１３に出力する。第１乗算回路６１１３は、端子６１１ａからの第ｌ段の入力信号６１１ｐと、減算回路６１１２からの減算結果信号６１１２ｒとを乗算し、得られた近似結果信号６１１３ｒを端子６１１ｂに出力する。

第ｌ段の入力信号６１１ｐ或は、平方信号６１３ｒｌは、近似基準信号出力端子６１１ｄに出力し、信号平方回路６１２は、乗算回路の一方入力端子と他方入力端子とに供給された入力信号とを乗算し、得られた平方信号を第ｌ段のｌ次近似項生成回路６１１ｌの端子６１１ａに出力する第２乗算回路６１３からなる。

近似打切回路６３は、Ｌ段のｌ次近似回路６２ｌ（ｌ＝Ｌ）の端子６２ｂＬに端子６１ｃから基準信号６１ｒを供給する。

ｌ次近似回路６２ｌ（ｌ＝１、Ｌ）は、ｋ＝ｌ−１とし、端子６１ａを端子６２ｄｋ（ｌ＝１）とも定義し、且つ、信号６１ｐを信号６２ｓｋ（ｌ＝１）とも定義し、且つ、端子６１ｂを端子６２ｅｋ（ｌ＝１）とも定義し、且つ、信号６１ｑを信号６２ｔｋ（ｌ＝１）とも定義して、端子６２ｄｋ（ｌ＝１、Ｌ）から端子６２ａｌ（ｌ＝１、Ｌ）に供給された信号６２ｓｋ（ｌ＝１、Ｌ）と、端子６２ｅｌ（ｌ＝１、Ｌ）に供給された信号６２ｔｌ（ｌ＝１、Ｌ）とに第ｌ近似処理を施し、得られた信号６２ｑｌ（ｌ＝１、Ｌ）を端子６２ｂｌ（ｌ＝１、Ｌ）から端子６２ｅｋ（ｌ＝１、Ｌ）に出力し、且つ、信号６２ｓｌ（ｌ＝１、Ｌ）を端子６２ｄｌ（ｌ＝１、Ｌ）に出力し、且つ、端子６２ｃｌ（ｌ＝１、Ｌ）を端子６１ｃに接続し、信号６２ｔｌ（ｌ＝１、Ｌ）を信号６１ｒと同信号とする。近似打切回路６３は、端子６１ｃから端子６３ｅと端子６３ｃとを介して、端子６２ｂＬに、基準信号６１ｒを出力する。

尚、端子６１ｃに供給される信号６１ｒは、global基準信号１ｐと同じである。

ｌ次近似回路６２ｌ（ｌ＝１）は、端子６１ａに供給された信号６１ｐと、端子６１１ｅｌに供給された信号６１１ｔｌ（６２ｑｌと同じ）とに、ｌ次近似項生成処理を施し、得られた信号６１１ｑｌを端子６１１ｂｌから端子６２ｅｋに出力し、且つ、信号６１１ｓｌを端子６２ｄｌに出力するｌ次近似項生成回路６１１ｌ（ｌ＝１）を備える。

ｌ次近似回路６２ｌ（ｌ＝２、Ｌ）は、信号平方回路６１２ｌ（ｌ＝２、Ｌ）と、ｌ次近似項生成回路６１１ｌ（ｌ＝２、Ｌ）を備える。信号平方回路６１２ｌ（ｌ＝２、Ｌ）は、端子６２ａｌから端子６１２ａｌを介して端子６１３ａｌに供給された信号６１３ｐｌと、端子６２ａｌから端子６１２ａｌを介して端子６１３ｂｌに供給された信号６１３ｑｌとを乗算し、得られた信号６１３ｒｌを端子６１３ｃｌから端子６１２ｂｌを介して端子６１１ａｌに出力する乗算回路６１３ｌからなる。

ｌ次近似項生成回路６１１ｌ（ｌ＝２、Ｌ）は、端子６１２ｂｌから端子６１１ａｌに供給された信号６１１ｐｌと、端子６２ｅｌから端子６１１ｅｌに供給された信号６１１ｔｌ（第（ｌ＋１）次近似信号とも言う）とに、ｌ次近似項生成作用を施した信号６１１ｑｌを端子６１１ｂｌから端子６２ｂｌに出力し、且つ、信号６１１ｓｌを端子６２ｄｌに出力する。

次に、動作を説明する。Ｌの値が５である５次近似逆正接回路６１の入力端子６１ａに供給される信号６１ｐをｘとし、出力端子６１ｂから出力される信号６１ｑをｙとすると、ｘとｙとの関係は次式で表される

上記の式は、５次の場合であるが、図２３を用いて記述した回路内容は、一般的なＬ次近似の場合である。この回路の特徴は、逆正接変換信号の精度に、後段の従属回路６２ｌの近似信号が直接影響しないように、Gregoryによる逆正接の冪級数展開の式を変形している。また、この回路は、位相区切周波数信号により位相２πをｎ分割した場合のような零近傍の位相を問題にする場合に、本領が発揮される。本発明ではｎとして１６分割以上を想定している。ｎ＝３２なら、更に低い次数で、同じ精度が得られる。

次に、図２５を用いてシミュレーション結果を説明する。横軸は、Ｌ次近似逆正接回路６１の端子６１ａに入力される正接信号の値である。正接信号が１の場合を、横軸の４５°として、その符号が正の領域のみをプロットしている。縦軸は、Ｌ次近似逆正接信号ｙの値を、正確な逆正接信号の値を基準にして、その誤差をppmで記載している。また、実線は５次近似の場合、点線は４次近似の場合をプロットしている。

図２５より、位相２πを１６分割する多位相区切周波数信号組を用いる場合（ｎ＝１６）においても、図４に示した区切位置ｊが、（ｊ−１）、ｊ、（ｊ＋１）の３つの隣接する範囲に亘って、十分なる精度を持って、オーバーレンジをしていることが特徴である。このオーバーレンジしていることは、異なる時刻に於ける２つの位相を引算する場合の離散分析値と連続正接値との間の借貸処理時の精度を高めることに利用できる。

本発明は、位相分析回路及び位相解析回路に適用可能である。

２ 多位相供給回路
３ 多周波供給回路
１０ 位相分析回路
１１ 位相離散連続計測回路
２０ 並列位相シフト回路
２１ ＩＱ信号位相シフト回路
３０ 位相離散連続計測回路
３１ 正接回路
３２ 正接生成回路
３３ 副主値検出回路
３４ 副商位置検出回路
３７ 主象限位置検出回路
３８ 最小位置検出回路
３９ 正接信号出力回路
４０ ＩＱ加算位相計測回路
４１ ＩＱ信号加算回路
５０ 位相解析回路
５１ 周波数変換直交分離回路
６０ 零近似逆正接回路
６１ Ｌ次近似逆正接回路

Claims (11)

1. 互に直交する第１のＩ信号と第１のＱ信号からなる入力信号組に対して、互に直交する第２のＩ信号群と第２のＱ信号群からなり且つ各々の信号群が同一周波数で且つ同一振幅で互に位相２πをｎ分割する位相差を有するｎ組の信号組からなるｎ組の多位相区切周波数信号組群の位相差に応じて、並列に位相シフト処理を施し、互に直交する第３のＩ信号群と第３のＱ信号群とからなるｎ組の位相シフト直交信号組群を生成する並列位相シフト回路と、
   前記並列位相シフト回路からのｎ組の位相シフト直交信号組に基づき、ｎ個の離散値からなる離散信号群を生成するとともに、前記離散信号群を補間する信号群であって且つｎ以下の所望の個数ｋ個の連続正接信号群を生成する位相離散連続計測回路と、
   を備える位相分析回路。
2. 前記並列位相シフト回路は、前記入力信号組と前記ｎ組の多位相区切周波数信号組の内のｊ番目の組とに位相シフト処理を施し、得られた位相シフト直交信号組を出力するｎ個のＩＱ信号位相シフト回路からなり、
   前記ｎ個のＩＱ信号位相シフト回路は、前記第１のＩ信号と前記第２のＩ信号とを乗算することにより第１の積信号を生成する第１乗算回路と、
   前記第１のＱ信号と前記第２のＱ信号とを乗算することにより第２の積信号を生成する第２乗算回路と、
   前記第１の積信号と前記第２の積信号との加算と減算との一方の演算を施し、得られた一方の位相シフト直交信号を一方の出力端子に出力する第１加減算回路と、
   前記第１のＩ信号と前記第２のＱ信号とを乗算することにより第３の積信号を生成する第３乗算回路と、
   前記第１のＱ信号と前記第２のＩ信号とを乗算することにより第４の積信号を生成する第４乗算回路と、
   前記第３積信号と前記第４積信号との加算と減算との他方の演算を施し、得られた他方の位相シフト直交信号を他方の出力端子に出力する第２加減算回路と、
   を備える請求項１記載の位相分析回路。
3. 前記位相離散連続計測回路は、
   前記ｎ組の位相シフト直交信号組群の前記第３のＩ信号と前記第３のＱ信号とに基づき前記位相シフト直交信号組群の位置ｊ毎のｎ組の正接信号群を生成するｎ個の正接生成回路を有する正接回路と、
   前記ｎ組の位相シフト直交信号組群と前記ｎ組の正接信号群とに基づき前記位相シフト直交信号組群の位置ｊ毎のｎ個の前記離散信号群を生成し、前記ｎ組の正接信号群と前記ｎ個の離散信号群とに基づきｎ以下の所望の個数ｋ個の連続正接信号の出力個数をｋとし、ｌ１＝（１−ｋ）／２、且つ、ｌ２＝（ｋ−１）／２としたときに、前記連続正接信号群ｓｋ（ｋ＝ｌ１、ｌ２）を生成する副主値検出回路と、
   を備える請求項１記載の位相分析回路。
4. 前記正接生成回路は、供給された前記第３のＩ信号と前記第３のＱ信号の内の他方信号を一方信号で除算し、得られた商信号を出力するアナログ除算回路と、
   前記一方信号を二乗した第１の平方信号と前記他方信号を二乗した第２の平方信号とを合計し、得られた第３の平方信号に対して前記第１の平方信号の値が第１閾値により与えられる値以上である場合には前記商信号を出力し、前記第３の平方信号に対して前記第１の平方信号の値が前記第１閾値により与えられる値未満である場合には、第２閾値に比例する信号を出力する除算範囲制御回路と、
   を備える請求項３記載の位相分析回路。
5. 前記副主値検出回路は、前記位相シフト直交信号組群と前記正接信号群とに基づき、前記正接信号群の各正接信号の絶対値が最小値となる副商位置を検出し、副商位置信号を得られた前記離散信号群として出力する副商位置検出回路と、
   前記正接信号群と前記副商位置検出回路からの前記離散信号群とに基づき、前記連続正接信号群を生成して出力する正接信号出力回路と、
   を備える請求項３記載の位相分析回路。
6. 前記副商位置検出回路は、前記位相シフト直交信号組の一方の入力信号の符号が正である第１の状態を検出し且つ前記一方の入力信号の振幅が他方の入力信号の振幅よりも大きい第２の状態を検出した場合には、１からなる主象限位置検出信号を出力し、前記第１の状態の不検出と前記第２の状態の不検出との少なくとも１つに該当する場合には、０からなる主象限位置検出信号を出力するｎ個の主象限位置検出回路を備える請求項５記載の位相分析回路。
7. 前記副商位置検出回路は、ｎ個の最小位置検出回路を備え、
   前記ｎ個の最小位置検出回路は、最小位置検出位置をｊとし、ｋ１＝ｍｏｄ（ｊ−１、ｎ）とし、且つ、ｋ２＝ｊとし、且つ、ｋ３＝ｍｏｄ（ｊ＋１、ｎ）として、第１端子ｋ１に供給された第１の正接信号と第２端子ｋ２に供給された第２の正接信号と第３端子ｋ３に供給された第３の正接信号の内の、第２の正接信号の振幅の絶対値又はその平方値が最小となる場合には、１からなる最小位置信号を出力し、前記絶対値又は前記平方値が最小とならない場合には、０からなる最小位置信号を出力する最小振幅検出回路と、
   前記第１端子に供給された信号と前記第３端子に供給された信号との符号が互いに異符号である場合には１からなる異符号検出信号を出力し、前記符号が互いに同符号である場合には、０からなる異符号検出信号を出力する異符号検出回路と、
   前記最小位置信号と前記異符号検出信号とを乗算し、得られた前記副商位置信号を出力する乗算回路と、
   を備える請求項５記載の位相分析回路。
8. 前記正接信号出力回路は、前記正接信号群に対して、前記副商位置信号に基づき、前記副商位置信号がｊｓを呈する位相位置に対して、ｊｓの位置と、ｊｓを挟んで、ｎを法とする位相位置の両側に、（ｋ−１）／２個の信号を出力する出力制御処理を施し、得られたｎ個の選択正接信号群ｊｋ（ｊ＝０，ｎ−１）を出力するｎ個の出力制御回路と、
   ｋを指定して、ｋ毎に供給された前記ｎ個の選択正接信号を加算し、得られた加算信号を出力するｋ個の出力加算回路と、
   を備える請求項５記載の位相分析回路。
9. さらに、ＩＱ信号加算回路を備え、
   前記ＩＱ信号加算回路は、
   前記ｎ組の位相シフト直交信号組群の互に直交する加算前のＩ信号群の互に１８０°シフトした位置の差信号のｎ個の第１差信号群と、前記第１差信号群の９０°シフトした位置の第３差信号群との加算信号群と減算信号群との一方を出力するｎ個の第１の加減算回路とからなるＩ信号加算回路と、
   加算前のＱ信号群の互に１８０°シフトした位置の差信号のｎ個の第２差信号群と、前記第２差信号群の９０°シフトした位置の第４差信号群との加算信号群と減算信号群との他方を出力するｎ個の第２の加減算回路からなるＱ信号加算回路と、
   を備える請求項１記載の位相分析回路。
10. さらに、周波数変換直交分解回路を備え、
    前記周波数変換直交分解回路は、
    入力端子に入力された入力信号と、多周波区切周波数組群の少なくとも１組の互に直交する一方信号との積信号の差周波数信号と和周波数信号との一方を前記並列位相シフト回路の一方の入力端子に出力する第１の帯域通過濾波器回路と、
    前記入力信号と、前記多周波区切周波数組群の少なくとも１組の互に直交する他方信号との積信号の差周波数信号と和周波数信号との一方を前記並列位相シフト回路の他方の入力端子に出力する第２の帯域通過濾波器回路と、
    を備える請求項１記載の位相分析回路。
11. 前記正接信号をｌ次逆正接信号（ｌを近似段数）に変換するもので、ｌ次近似回路（ｌ＝１）とｌ次近似回路（ｌ＝２、Ｌ）と近似打切回路とを有するＬ次近似逆正接回路を備え、
    前記ｌ次近似回路（ｌ＝１）は、ｌ次近似項生成回路（ｌ＝１）からなり、
    前記ｌ次近似回路（ｌ＝２、Ｌ）は、信号平方回路により生成される第ｌ段の入力信号の平方信号を、当該回路の入力信号とするｌ次近似項生成回路ｌ（ｌ＝２、Ｌ）からなり、
    前記ｌ次近似項生成回路ｌは、基準信号を基準にして、段数ｌを２倍した値から１を引いた値で１を除した商“１／（２＊ｌ−１）”に比例する第ｌ係数信号を出力する第ｌ次係数信号発生回路と、
    前記第ｌ係数信号と第（ｌ＋１）次近似信号とに減算処理を施し、得られた減算結果信号を出力する減算回路と、
    前記第ｌ段の入力信号と前記減算結果信号とを乗算し、得られた近似結果信号を出力する第１の乗算回路とを備え、
    更に、前記第ｌ段の入力信号は、近似基準信号出力端子に出力し、
    前記信号平方回路は、乗算回路の一方入力端子と他方入力端子とに供給された入力信号とを乗算し、得られた前記平方信号を出力する第２の乗算回路からなり、
    前記近似打切回路は、ｌ段のｌ次近似回路の近信号入力端子（ｌ＝Ｌ）に前記基準信号を供給することを特徴とする請求項３記載の位相分析回路。

Images