JP6410919B2 - 位相周波数検出装置 - Google Patents

Description

この発明は、例えば、信号計測装置などに実装され、入力されたディジタル信号の位相及び周波数を検出する位相周波数検出装置に関するものである。

以下の特許文献１に開示されている位相周波数検出装置は、Ａ／Ｄ変換回路、ディジタルＢＰＦ、遅延補償回路、ヒルベルト変換回路、位相角演算回路、メモリ及び周波数演算回路から構成されている。
Ａ／Ｄ変換回路は、入力されたアナログ信号をディジタル信号に変換し、そのディジタル信号をディジタルＢＰＦに出力する。
ディジタルＢＰＦは、Ａ／Ｄ変換回路から出力されたディジタル信号のうち、所望の帯域のディジタル信号だけを遅延補償回路及びヒルベルト変換回路に出力する。

遅延補償回路は、ディジタルＢＰＦから所望の帯域のディジタル信号を受けると、ヒルベルト変換回路におけるヒルベルト変換に伴う遅延時間に相当する時間で、そのディジタル信号の時間シフトを行う。
ヒルベルト変換回路は、ディジタルＢＰＦから所望の帯域のディジタル信号を受けると、そのディジタル信号をヒルベルト変換することで、そのディジタル信号に対して、９０度位相差を有する信号を出力する。
なお、ヒルベルト変換回路の出力信号の振幅及び位相に対して要求される精度が高くなるほど、ヒルベルト変換に伴う遅延時間が長くなるため、その遅延補償回路が有する遅延回路の段数が多くなり、その段数は数１０〜数１００になる。

位相角演算回路は、遅延補償回路の出力信号とヒルベルト変換回路の出力信号に基づく逆正接演算を実施することで、入力されたアナログ信号の位相を算出し、その位相をメモリ及び周波数演算回路に出力する。
周波数演算回路は、位相角演算回路から出力された位相と、メモリに格納されている１サンプリング時間前の位相とから、入力されたアナログ信号の周波数を演算する。

特開２００５−９１２５５号公報（例えば、段落［０００８］、図１）

従来の位相周波数検出装置は以上のように構成されているので、ヒルベルト変換回路の出力信号の振幅及び位相に対して要求される精度が高くなるほど、ヒルベルト変換に伴う遅延時間が長くなり、遅延補償回路が有する遅延回路の段数が多くなる。このため、入力される信号が短パルスの信号である場合、入力信号の位相と周波数を検出することができないという課題があった。また、遅延回路の段数の増加に伴って回路規模が大きくなるとともに、ディジタル演算に伴う消費電力が高くなるという課題があった。

この発明は上記のような課題を解決するためになされたもので、入力される信号が短パルスの信号でも位相と周波数を検出することができるとともに、遅延回路の段数の増加に伴う回路規模の大型化や消費電力の増加を抑えることができる位相周波数検出装置を得ることを目的とする。

この発明に係る位相周波数検出装置は、入力されたディジタル信号の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号として、互いに異なるディジタル信号を出力する、第１のトランスバーサルフィルタと第２のトランスバーサルフィルタと第３のトランスバーサルフィルタが並列に接続されているフィルタ回路と、第１のトランスバーサルフィルタから第３のトランスバーサルフィルタから出力されたディジタル信号を用いる位相演算及び周波数演算を実施して、入力されたディジタル信号の位相及び周波数を演算する位相周波数演算部とを備え、第１のトランスバーサルフィルタは、減算型１次トランスバーサルフィルタが２つ直列に接続されて構成され、第２のトランスバーサルフィルタは、減算型１次トランスバーサルフィルタと加算型１次トランスバーサルフィルタが直列に接続されて構成され、第３のトランスバーサルフィルタは、加算型１次トランスバーサルフィルタが２つ直列に接続されて構成されており、減算型１次トランスバーサルフィルタは、入力されたディジタル信号を分配する第１の分配回路と、第１の分配回路により分配された一方のディジタル信号を１サンプリング時間だけ遅延する第１の遅延回路と、第１の遅延回路により遅延されたディジタル信号と第１の分配回路により分配された他方のディジタル信号との間で減算演算を実施する減算演算回路とから構成され、加算型１次トランスバーサルフィルタは、入力されたディジタル信号を分配する第２の分配回路と、第２の分配回路により分配された一方のディジタル信号を１サンプリング時間だけ遅延する第２の遅延回路と、第２の遅延回路により遅延されたディジタル信号と第２の分配回路により分配された他方のディジタル信号との加算演算を実施する加算演算回路とから構成されているようにしたものである。

この発明によれば、入力されたディジタル信号の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号として、互いに異なるディジタル信号を出力する複数のトランスバーサルフィルタが並列に接続されているフィルタ回路を設け、位相周波数演算部が、複数のトランスバーサルフィルタから出力されたディジタル信号を用いる位相演算及び周波数演算を実施して、入力されたディジタル信号の位相及び周波数を演算するように構成したので、入力されるディジタル信号が短パルスの信号でも位相と周波数を検出することができるとともに、遅延回路の段数の増加に伴う回路規模の大型化や消費電力の増加を抑えることができる効果がある。

この発明の実施の形態１による位相周波数検出装置を示す構成図である。 減算型１次トランスバーサルフィルタ及び加算型１次トランスバーサルフィルタを示す構成図である。 この発明の実施の形態２による位相周波数検出装置を示す構成図である。 この発明の実施の形態３による位相周波数検出装置を示す構成図である。 この発明の実施の形態４による位相周波数検出装置のフィルタ回路１を示す構成図である。 この発明の実施の形態５による位相周波数検出装置のフィルタ回路１を示す構成図である。 この発明の実施の形態６による位相周波数検出装置のフィルタ回路１を示す構成図である。 この発明の実施の形態７による位相周波数検出装置のトランスバーサルフィルタ１０を示す構成図である。 この発明の実施の形態８による位相周波数検出装置のトランスバーサルフィルタ２０を示す構成図である。 この発明の実施の形態９による位相周波数検出装置のトランスバーサルフィルタ３０を示す構成図である。 この発明の実施の形態１０による位相周波数検出装置のフィルタ回路１を示す構成図である。 この発明の実施の形態１０による位相周波数検出装置のフィルタ回路１を示す構成図である。 この発明の実施の形態１０による位相周波数検出装置のフィルタ回路１を示す構成図である。 この発明の実施の形態１１による位相周波数検出装置を示す構成図である。 この発明の実施の形態１１による位相周波数検出装置を示す構成図である。

以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。

実施の形態１．
図１はこの発明の実施の形態１による位相周波数検出装置を示す構成図である。
図１において、フィルタ回路１は入力されたディジタル信号Ｘ_ｉｎの振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号として、互いに異なるディジタル信号Ｘ_１，Ｘ_２，Ｘ_３を出力するトランスバーサルフィルタ１０，２０，３０が並列に接続されている回路である。

第１のトランスバーサルフィルタであるトランスバーサルフィルタ１０は第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ１１，１２が直列に接続されている。
第２のトランスバーサルフィルタであるトランスバーサルフィルタ２０は第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ２１と、第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ２２とが直列に接続されている。
第３のトランスバーサルフィルタであるトランスバーサルフィルタ３０は第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ３１，３２が直列に接続されている。

位相周波数演算部４は除算演算回路４１，４２、乗算演算回路４３、ｎ乗根演算回路４４、位相演算回路４５及び周波数演算回路４６から構成されており、トランスバーサルフィルタ１０，２０，３０から出力されたディジタル信号Ｘ_１，Ｘ_２，Ｘ_３を用いる位相演算及び周波数演算を実施して、入力されたディジタル信号Ｘ_ｉｎの位相θ_Ｘ及び周波数ｆ_Ｘを演算する。
除算演算回路４１はトランスバーサルフィルタ２０から出力されたディジタル信号Ｘ_２をトランスバーサルフィルタ１０から出力されたディジタル信号Ｘ_１で除算し、その除算演算結果である除算演算信号Ｘ_２／Ｘ_１を第１の除算演算信号として乗算演算回路４３に出力する第１の除算演算回路である。
除算演算回路４２はトランスバーサルフィルタ２０から出力されたディジタル信号Ｘ_２をトランスバーサルフィルタ３０から出力されたディジタル信号Ｘ_３で除算し、その除算演算結果である除算演算信号Ｘ_２／Ｘ_３を第２の除算演算信号として乗算演算回路４３に出力する第２の除算演算回路である。

乗算演算回路４３は除算演算回路４１から出力された除算演算信号Ｘ_２／Ｘ_１と除算演算回路４２から出力された除算演算信号Ｘ_２／Ｘ_３との乗算演算を実施して、その乗算演算結果である乗算演算信号Ｙをｎ乗根演算回路４４に出力する回路である。
ｎ乗根演算回路４４は乗算演算回路４３から出力された乗算演算信号Ｙの絶対値のｎ乗根演算である冪根演算を実施して、そのｎ乗根演算結果であるｎ乗根演算信号Ｎを位相演算回路４５に出力する冪根演算回路である。

位相演算回路４５はｎ乗根演算回路４４より出力されたｎ乗根演算信号の逆正接演算を実施し、除算演算回路４２から出力された除算演算信号Ｘ_２／Ｘ_３の符号に応じて、その逆正接演算結果の符号変換を行うことで、ディジタル信号Ｘ_ｉｎの位相θ_Ｘを演算する回路である。
なお、ｎ乗根演算回路４４及び位相演算回路４５は、例えば、乗算器や除算器などが組み合わされて構成させているものであってもよいが、例えば、ｎ乗根演算や逆正接演算の途中の演算結果を一時的に格納するメモリ又はテーブルと、上記の演算を実施するプロセッサ等の演算回路とから構成されているものであってもよい。
周波数演算回路４６は位相演算回路４５により演算された位相θ_Ｘから、入力されたディジタル信号Ｘ_ｉｎの周波数ｆ_Ｘを演算する回路である。

図２は減算型１次トランスバーサルフィルタ及び加算型１次トランスバーサルフィルタを示す構成図である。
特に図２（ａ）は第１の減算型１次トランスバーサルフィルタＤを示し、図２（ｂ）は第２の減算型１次トランスバーサルフィルタ−Ｄを示している。
また、図２（ｃ）は第１の加算型１次トランスバーサルフィルタＩを示し、図２（ｄ）は第２の加算型１次トランスバーサルフィルタ−Ｉを示している。
ただし、図１の例では、第１の減算型１次トランスバーサルフィルタＤと第１の加算型１次トランスバーサルフィルタＩを使用しているが、第２の減算型１次トランスバーサルフィルタ−Ｄと第２の加算型１次トランスバーサルフィルタ−Ｉを使用していない。

図２（ａ）の第１の減算型１次トランスバーサルフィルタＤは分配回路５１、１サンプリング時間遅延回路５２及び減算演算回路５３から構成されている。
分配回路５１は入力されたディジタル信号Ｘ_ｉｎを２つに分配する第１の分配回路である。
１サンプリング時間遅延回路５２は分配回路５１により分配された一方のディジタル信号Ｘ_ｉｎを１サンプリング時間Ｔ_ｓ（＝１／ｆ_ｓ）だけ遅延する第１の遅延回路である。
減算演算回路５３は分配回路５１により分配された他方のディジタル信号Ｘ_ｉｎから１サンプリング時間遅延回路５２により遅延されたディジタル信号を減算する回路である。

図２（ｂ）の第２の減算型１次トランスバーサルフィルタ−Ｄは分配回路５１、１サンプリング時間遅延回路５２及び減算演算回路５４から構成されている。
減算演算回路５４は１サンプリング時間遅延回路５２により遅延されたディジタル信号から分配回路５１により分配された他方のディジタル信号Ｘ_ｉｎを減算する回路である。
なお、図２（ａ）の第１の減算型１次トランスバーサルフィルタＤと、図２（ｂ）の第２の減算型１次トランスバーサルフィルタ−Ｄとの違いは、減算演算回路５３，５４に対する入力信号の符号であり、図２（ａ）の第１の減算型１次トランスバーサルフィルタＤの出力信号の符号と、図２（ｂ）の第２の減算型１次トランスバーサルフィルタ−Ｄの出力信号の符号が逆になる。

図２（ｃ）の第１の加算型１次トランスバーサルフィルタＩは分配回路６１、１サンプリング時間遅延回路６２及び加算演算回路６３から構成されている。
分配回路６１は入力されたディジタル信号Ｘ_ｉｎを２つに分配する第２の分配回路である。
１サンプリング時間遅延回路６２は分配回路６１により分配された一方のディジタル信号Ｘ_ｉｎを１サンプリング時間Ｔ_ｓだけ遅延する第２の遅延回路である。
加算演算回路６３は１サンプリング時間遅延回路６２により遅延されたディジタル信号と、分配回路５１により分配された他方のディジタル信号Ｘ_ｉｎとを加算する回路である。

図２（ｄ）の第２の加算型１次トランスバーサルフィルタ−Ｉは分配回路６１、１サンプリング時間遅延回路６２及び加算演算回路６４から構成されている。
加算演算回路６４は１サンプリング時間遅延回路６２により遅延されたディジタル信号の符号が反転されて入力され、また、分配回路６１により分配された他方のディジタル信号Ｘ_ｉｎの符号が反転されて入力され、符号反転後の遅延されたディジタル信号と、符号反転後の他方のディジタル信号Ｘ_ｉｎとを加算する回路である。
なお、図２（ｃ）の第１の加算型１次トランスバーサルフィルタＩと、図２（ｄ）の第２の加算型１次トランスバーサルフィルタ−Ｉとの違いは、加算演算回路６３，６４に対する入力信号の符号であり、図２（ｃ）の第１の加算型１次トランスバーサルフィルタＩの出力信号の符号と、図２（ｄ）の第２の加算型１次トランスバーサルフィルタ−Ｉの出力信号の符号が逆になる。

次に動作について説明する。
フィルタ回路１のトランスバーサルフィルタ１０，２０，３０には、離散時間ｎ・Ｔ_ｓでディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が入力されるものとする。
下記の式（１）は、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の時間波形を表している。
Ｘ_ｉｎ［ｎ・Ｔ_ｓ］＝α・ｃｏｓ（Δθ＋Σθ_ｎ−１） （１）
式（１）において、αはＸ_ｉｎの振幅係数、Δθは１サンプリング時間における位相の変化量、Σθ_ｎ−１は離散時間ゼロからｎ−１までの位相の積分値である。

トランスバーサルフィルタ１０は、図２（ａ）に示す第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ１１，１２が直列に接続されているため、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が入力されると、そのディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］を位相周波数演算部４に出力する。
即ち、トランスバーサルフィルタ１０を構成している減算型１次トランスバーサルフィルタ１１は、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が入力されると、下記の式（２）に示すようなディジタル信号Ｘ_１’［ｎ・Ｔ_ｓ］を減算型１次トランスバーサルフィルタ１２に出力する。
Ｘ_１’［ｎ・Ｔ_ｓ］
＝Ｘ_ｉｎ［ｎ・Ｔ_ｓ］−Ｘ_ｉｎ［（ｎ−１）・Ｔ_ｓ］
＝α・ｃｏｓ（Δθ＋Σθ_ｎ−１）−α・ｃｏｓ（Δθ＋Σθ_ｎ−２）
＝α・ｃｏｓ（２・Δθ＋Σθ_ｎ−２）−α・ｃｏｓ（Δθ＋Σθ_ｎ−２）
＝−２・α・ｓｉｎ（０．５・Δθ）・ｓｉｎ（１．５・Δθ＋Σθ_ｎ−２）
（２）

トランスバーサルフィルタ１０を構成している減算型１次トランスバーサルフィルタ１２は、減算型１次トランスバーサルフィルタ１１からディジタル信号Ｘ_１’［ｎ・Ｔ_ｓ］を受けると、下記の式（３）に示すようなディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］を位相周波数演算部４に出力する。
Ｘ_１［ｎ・Ｔ_ｓ］
＝Ｘ_１’［ｎ・Ｔ_ｓ］−Ｘ_１’［（ｎ−１）・Ｔ_ｓ］
＝−２・α・ｓｉｎ（０．５・Δθ）・ｓｉｎ（１．５・Δθ＋Σθ_ｎ−２）
＋２・α・ｓｉｎ（０．５・Δθ）・ｓｉｎ（０．５・Δθ＋Σθ_ｎ−２）
＝−２・α・ｓｉｎ（０．５・Δθ）
・［ｓｉｎ（１．５・Δθ＋Σθ_ｎ−２）−ｓｉｎ（０．５・Δθ＋Σθ_ｎ−２）］
＝−２・α・ｓｉｎ（０．５・Δθ）・
［２・ｓｉｎ（０．５・Δθ）・ｃｏｓ（Δθ＋Σθ_ｎ−２）］
＝−４・α・ｓｉｎ（０．５・Δθ）・ｓｉｎ（０．５・Δθ）
・ｃｏｓ（Δθ＋Σθ_ｎ−２）
（３）

トランスバーサルフィルタ２０は、図２（ａ）に示す第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ２１と、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ２２とが直列に接続されているため、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が入力されると、そのディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号Ｘ_２［ｎ・Ｔ_ｓ］を位相周波数演算部４に出力する。
即ち、トランスバーサルフィルタ２０を構成している減算型１次トランスバーサルフィルタ２１は、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が入力されると、下記の式（４）に示すようなディジタル信号Ｘ_２’［ｎ・Ｔ_ｓ］を加算型１次トランスバーサルフィルタ２２に出力する。
Ｘ_２’［ｎ・Ｔ_ｓ］
＝Ｘ_ｉｎ［ｎ・Ｔ_ｓ］−Ｘ_ｉｎ［（ｎ−１）・Ｔ_ｓ］
＝α・ｃｏｓ（Δθ＋Σθ_ｎ−１）−α・ｃｏｓ（Δθ＋Σθ_ｎ−２）
＝α・ｃｏｓ（２・Δθ＋Σθ_ｎ−２）−α・ｃｏｓ（Δθ＋Σθ_ｎ−２）
＝−２・α・ｓｉｎ（０．５・Δθ）・ｓｉｎ（１．５・Δθ＋Σθ_ｎ−２）
（４）

トランスバーサルフィルタ２０を構成している加算型１次トランスバーサルフィルタ２２は、減算型１次トランスバーサルフィルタ２１からディジタル信号Ｘ_２’［ｎ・Ｔ_ｓ］を受けると、下記の式（５）に示すようなディジタル信号Ｘ_２［ｎ・Ｔ_ｓ］を位相周波数演算部４に出力する。
Ｘ_２［ｎ・Ｔ_ｓ］
＝Ｘ_２’［ｎ・Ｔ_ｓ］＋Ｘ_２’［（ｎ−１）・Ｔ_ｓ］
＝−２・α・ｓｉｎ（０．５・Δθ）・ｓｉｎ（１．５・Δθ＋Σθ_ｎ−２）
−２・α・ｓｉｎ（０．５・Δθ）・ｓｉｎ（０．５・Δθ＋Σθ_ｎ−２）
＝−２・α・ｓｉｎ（０．５・Δθ）
・［ｓｉｎ（１．５・Δθ＋Σθ_ｎ−２）＋ｓｉｎ（０．５・Δθ＋Σθ_ｎ−２）］
＝−２・α・ｓｉｎ（０．５・Δθ）
・［２・ｃｏｓ（０．５・Δθ）・ｓｉｎ（Δθ＋Σθ_ｎ−２）］
＝−４・α・ｓｉｎ（０．５・Δθ）・ｃｏｓ（０．５・Δθ）
・ｓｉｎ（Δθ＋Σθ_ｎ−２）
（５）

トランスバーサルフィルタ３０は、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ３１，３２が直列に接続されているため、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が入力されると、そのディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号Ｘ_３［ｎ・Ｔ_ｓ］を位相周波数演算部４に出力する。
即ち、トランスバーサルフィルタ３０を構成している加算型１次トランスバーサルフィルタ３１は、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が入力されると、下記の式（６）に示すようなディジタル信号Ｘ_３’［ｎ・Ｔ_ｓ］を加算型１次トランスバーサルフィルタ３２に出力する。
Ｘ_３’［ｎ・Ｔ_ｓ］
＝Ｘ_ｉｎ［ｎ・Ｔ_ｓ］＋Ｘ_ｉｎ［（ｎ−１）・Ｔｓ］
＝α・ｃｏｓ（Δθ＋Σθ_ｎ−１）＋α・ｃｏｓ（Δθ＋Σθ_ｎ−２）
＝α・ｃｏｓ（２・Δθ＋Σθ_ｎ−２）＋α・ｃｏｓ（Δθ＋Σθ_ｎ−２）
＝２・α・ｃｏｓ（０．５・Δθ）・ｃｏｓ（１．５・Δθ＋Σθｎ−２）
（６）

トランスバーサルフィルタ３０を構成している加算型１次トランスバーサルフィルタ３２は、加算型１次トランスバーサルフィルタ３１からディジタル信号Ｘ_３’［ｎ・Ｔ_ｓ］を受けると、下記の式（７）に示すようなディジタル信号Ｘ_３［ｎ・Ｔ_ｓ］を位相周波数演算部４に出力する。
Ｘ_３［ｎ・Ｔ_ｓ］
＝Ｘ_３’［ｎ・Ｔ_ｓ］＋Ｘ_３’［（ｎ−１）・Ｔｓ］
＝２・α・ｃｏｓ（０．５・Δθ）・ｃｏｓ（１．５・Δθ＋Σθ_ｎ−２）
＋２・α・ｃｏｓ（０．５・Δθ）・ｃｏｓ（０．５・Δθ＋Σθ_ｎ−２）
＝２・α・ｃｏｓ（０．５・Δθ）
・［ｃｏｓ（１．５・Δθ＋Σθ_ｎ−２）＋ｃｏｓ（０．５・Δθ＋Σθ_ｎ−２）］
＝４・α・ｃｏｓ（０．５・Δθ）・ｃｏｓ（０．５・Δθ）
・ｃｏｓ（Δθ＋Σθ_ｎ−２）
（７）

位相周波数演算部４は、トランスバーサルフィルタ１０，２０，３０からディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］，Ｘ_２［ｎ・Ｔ_ｓ］，Ｘ_３［ｎ・Ｔ_ｓ］を受けると、そのディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］，Ｘ_２［ｎ・Ｔ_ｓ］，Ｘ_３［ｎ・Ｔ_ｓ］を用いる位相演算及び周波数演算を実施して、入力されたディジタル信号Ｘ_ｉｎの位相θ_Ｘ［ｎ・Ｔ_ｓ］及び周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を演算する。
即ち、位相周波数演算部４の除算演算回路４１は、トランスバーサルフィルタ１０，２０からディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］，Ｘ_２［ｎ・Ｔ_ｓ］を受けると、下記の式（８）に示すように、そのディジタル信号Ｘ_２［ｎ・Ｔ_ｓ］をディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］で除算し、その除算演算結果である除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_１［ｎ・Ｔ_ｓ］を乗算演算回路４３に出力する。
Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_１［ｎ・Ｔ_ｓ］
＝［−４・α・ｓｉｎ（０．５・Δθ）・ｃｏｓ（０．５・Δθ）
・ｓｉｎ（Δθ＋Σθ_ｎ−２）］
／［−４・α・ｓｉｎ（０．５・Δθ）・ｓｉｎ（０．５・Δθ）
・ｃｏｓ（Δθ＋Σθ_ｎ−２）］
＝ｃｏｔ（０．５・Δθ）・ｔａｎ（Δθ＋Σθ_ｎ−２）
（８）

除算演算回路４２は、トランスバーサルフィルタ２０，３０からディジタル信号Ｘ_２［ｎ・Ｔ_ｓ］，Ｘ_３［ｎ・Ｔ_ｓ］を受けると、下記の式（９）に示すように、そのディジタル信号Ｘ_２［ｎ・Ｔ_ｓ］をディジタル信号Ｘ_３［ｎ・Ｔ_ｓ］で除算し、その除算演算結果である除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］を乗算演算回路４３に出力する。
Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］
＝［−４・α・ｓｉｎ（０．５・Δθ）・ｃｏｓ（０．５・Δθ）
・ｓｉｎ（Δθ＋Σθ_ｎ−２）］
／［４・α・ｃｏｓ（０．５・Δθ）・ｃｏｓ（０．５・Δθ）
・ｃｏｓ（Δθ＋Σθ_ｎ−２）］
＝−ｔａｎ（０．５・Δθ）・ｔａｎ（Δθ＋Σθ_ｎ−２）
（９）

乗算演算回路４３は、除算演算回路４１，４２から出力された除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_１［ｎ・Ｔ_ｓ］，Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］を受けると、下記の式（１０）に示すように、その除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_１［ｎ・Ｔ_ｓ］と除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］を乗算し、その乗算演算結果である乗算演算信号Ｙ［ｎ・Ｔ_ｓ］をｎ乗根演算回路４４に出力する。
Ｙ［ｎ・Ｔ_ｓ］
＝（Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_１［ｎ・Ｔ_ｓ］）・（Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］）
＝−ｔａｎ^２（Δθ＋Σθ_ｎ−２）
（１０）

ｎ乗根演算回路４４は、乗算演算回路４３から乗算演算信号Ｙ［ｎ・Ｔ_ｓ］を受けると、その乗算演算信号Ｙ［ｎ・Ｔ_ｓ］の絶対値のｎ乗根演算を実施して、そのｎ乗根演算結果であるｎ乗根演算信号Ｎ［ｎ・Ｔ_ｓ］を位相演算回路４５に出力する。
Ｎ［ｎ・Ｔ_ｓ］＝ｔａｎ（Δθ＋Σθ_ｎ−２） （１１）
ここでのｎ乗根演算におけるｎは０．５であるため、Ｎ［ｎ・Ｔ_ｓ］は［｜Ｙ［ｎ・Ｔ_ｓ］｜］^０．５となる。

位相演算回路４５は、ｎ乗根演算回路４４からｎ乗根演算信号Ｎ［ｎ・Ｔ_ｓ］を受けると、下記の式（１２）に示すように、そのｎ乗根演算信号Ｎ［ｎ・Ｔ_ｓ］の逆正接演算であるａｒｃｔａｎ演算を実施し、除算演算回路４２から出力された除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］の符号に応じて逆正接演算結果の符号変換を行うことで、ディジタル信号Ｘ_ｉｎの位相θ_Ｘ［ｎ・Ｔ_ｓ］を演算する。
即ち、除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］の符号が正であれば、ディジタル信号Ｘ_ｉｎの位相θ_Ｘ［ｎ・Ｔ_ｓ］の符号も正、除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］の符号が負であれば、ディジタル信号Ｘ_ｉｎの位相θ_Ｘ［ｎ・Ｔ_ｓ］の符号も負とする。
θ_Ｘ［ｎ・Ｔ_ｓ］＝ｔａｎ^−１（｜Ｎ［ｎ・Ｔ_ｓ］｜）
＝ｔａｎ^−１（｜ｔａｎ（Δθ＋Σθ_ｎ−２）｜）
（１２）

ここでは、位相演算回路４５が、除算演算回路４２から出力された除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］の符号に応じて逆正接演算結果の符号変換を行う例を示しているが、除算演算回路４１から出力された除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_１［ｎ・Ｔ_ｓ］の符号に応じて逆正接演算結果の符号変換を行うようにしてもよい。
フィルタ回路１におけるトランスバーサルフィルタ１０，２０，３０の構成が図１の構成である場合、除算演算回路４１から出力された除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_１［ｎ・Ｔ_ｓ］の符号と、除算演算回路４２から出力された除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］の符号は同じである。

周波数演算回路４６は、位相演算回路４５がディジタル信号Ｘ_ｉｎの位相θ_Ｘ［ｎ・Ｔ_ｓ］を演算すると、下記の式（１３）に示すように、そのディジタル信号Ｘ_ｉｎの位相θ_Ｘ［ｎ・Ｔ_ｓ］から、入力されたディジタル信号Ｘ_ｉｎの周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を演算する。
ｆ_Ｘ［ｎ・Ｔ_ｓ］
＝｛θ_Ｘ［ｎ・Ｔ_ｓ］−θ_Ｘ［（ｎ−１）・Ｔ_ｓ］｝・ｆ_ｓ／（２π）
（１３）

この実施の形態１では、式（１２）と式（１３）より、位相周波数演算部４が、ヒルベルト変換を実施することなく、ディジタル信号Ｘ_ｉｎの位相θ_Ｘ［ｎ・Ｔ_ｓ］と周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を検出することができる。
また、トランスバーサルフィルタ１０，２０，３０が使用している遅延回路の段数が２であるため、検出に伴う遅延時間は２サンプリング時間と短く、短パルスの入力信号も検出することができる。

この実施の形態１では、除算演算回路４１が除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_１［ｎ・Ｔ_ｓ］を演算して、除算演算回路４２が除算演算信号Ｘ_２［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］を演算するものを示したが、除算演算回路４１が除算演算信号Ｘ_１［ｎ・Ｔ_ｓ］／Ｘ_２［ｎ・Ｔ_ｓ］を演算して、除算演算回路４２が除算演算信号Ｘ_３［ｎ・Ｔ_ｓ］／Ｘ_２［ｎ・Ｔ_ｓ］を演算するようにしてもよい。
この場合、ｎ乗根演算回路４４から出力されるｎ乗根演算信号Ｎ［ｎ・Ｔ_ｓ］＝［｜Ｙ［ｎ・Ｔ_ｓ］｜］^０．５は、下記の式（１４）で与えられる。
Ｎ［ｎ・Ｔ_ｓ］＝［｜Ｙ［ｎ・Ｔ_ｓ］｜］^０．５
＝ｃｏｔ（Δθ＋Σθ_ｎ−２） （１４）
ここで、ｃｏｔ^−１（Ｘ）＝−ｔａｎ^−１（Ｘ）＋π／２の公式より、式（１４）で得られた値を逆正接演算し、その逆正接演算結果の符号を反転して、π／２を加算すれば、ディジタル信号Ｘ_ｉｎの位相θ_Ｘ［ｎ・Ｔ_ｓ］は、式（１２）で得られる値と同一になる。

以上で明らかなように、この実施の形態１によれば、入力されたディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号として、互いに異なるディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］，Ｘ_２［ｎ・Ｔ_ｓ］，Ｘ_３［ｎ・Ｔ_ｓ］を出力するトランスバーサルフィルタ１０，２０，３０が並列に接続されているフィルタ回路１を設け、位相周波数演算部４が、トランスバーサルフィルタ１０，２０，３０から出力されたディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］，Ｘ_２［ｎ・Ｔ_ｓ］，Ｘ_３［ｎ・Ｔ_ｓ］を用いる位相演算及び周波数演算を実施して、入力されたディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の位相θ_Ｘ［ｎ・Ｔ_ｓ］及び周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を演算するように構成したので、入力されるディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が短パルスの信号でも位相θ_Ｘ［ｎ・Ｔ_ｓ］と周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を検出することができるとともに、遅延回路の段数の増加に伴う回路規模の大型化や消費電力の増加を抑えることができる効果を奏する。

この実施の形態１では、トランスバーサルフィルタ１０が、図２（ａ）に示す第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ１１，１２が直列に接続され、トランスバーサルフィルタ２０が、図２（ａ）に示す第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ２１と、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ２２とが直列に接続され、トランスバーサルフィルタ３０が、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ３１，３２が直列に接続されている例を示している。
ただし、これは一例に過ぎず、トランスバーサルフィルタ１０，２０，３０において、使用する１次トランスバーサルフィルタの種類は任意の組み合わせでよい。
例えば、減算型１次トランスバーサルフィルタ１１，１２，２１については図２（ｂ）に示す第２の減算型１次トランスバーサルフィルタ−Ｄを使用し、加算型１次トランスバーサルフィルタ２２，３１，３２については図２（ｄ）に示す第２の加算型１次トランスバーサルフィルタ−Ｉを使用することもでき、同様の効果を奏することができる。
なお、使用する１次トランスバーサルフィルタの組み合わせによっては、位相演算回路４５における符号変換の結果が反転する。

実施の形態２．
上記実施の形態１では、位相周波数演算部４において、除算演算回路４１，４２が除算演算を実施してから乗算演算回路４３が乗算演算を行うものを示したが、位相周波数演算部４において、乗算演算を実施してから除算演算を行うようにしてもよい。
図３はこの発明の実施の形態２による位相周波数検出装置を示す構成図であり、図３において、図１と同一符号は同一または相当部分を示すので説明を省略する。
乗算演算回路７１はトランスバーサルフィルタ１０から出力されたディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］と、トランスバーサルフィルタ３０から出力されたディジタル信号Ｘ_３［ｎ・Ｔ_ｓ］との乗算演算を実施し、その乗算演算結果Ｘ_１［ｎ・Ｔ_ｓ］・Ｘ_３［ｎ・Ｔ_ｓ］を第１の乗算演算信号として出力する第１の乗算演算回路である。

乗算演算回路７２はトランスバーサルフィルタ２０から出力されたディジタル信号Ｘ_２［ｎ・Ｔ_ｓ］の自乗演算を実施して、その自乗演算結果Ｘ_２［ｎ・Ｔ_ｓ］・Ｘ_２［ｎ・Ｔ_ｓ］を第２の乗算演算信号として出力する第２の乗算演算回路である。
除算演算回路７３は乗算演算回路７２の自乗演算結果Ｘ_２［ｎ・Ｔ_ｓ］・Ｘ_２［ｎ・Ｔ_ｓ］を乗算演算回路７１の乗算演算結果Ｘ_１［ｎ・Ｔ_ｓ］・Ｘ_３［ｎ・Ｔ_ｓ］で除算し、その除算演算結果（Ｘ_２［ｎ・Ｔ_ｓ］・Ｘ_２［ｎ・Ｔ_ｓ］）／（Ｘ_１［ｎ・Ｔ_ｓ］・Ｘ_３［ｎ・Ｔ_ｓ］）を除算演算信号としてｎ乗根演算回路４４に出力する回路である。

図３のように、位相周波数演算部４において、乗算演算回路７１，７２が乗算演算を実施してから除算演算回路７３が除算演算を行うようにしても、式（１０）に示す値と同じ値がｎ乗根演算回路４４に出力されるため、上記実施の形態１と同様の効果を奏することができる。

実施の形態３．
上記実施の形態１では、フィルタ回路１が、３つのトランスバーサルフィルタ１０，２０，３０が並列に接続されている構成について示したが、２つのトランスバーサルフィルタ１０，３０が並列に接続されている構成であってもよい。
図４はこの発明の実施の形態３による位相周波数検出装置を示す構成図であり、図４において、図１と同一符号は同一または相当部分を示すので説明を省略する。
この実施の形態３では、トランスバーサルフィルタ１０が第１のトランスバーサルフィルタを構成し、トランスバーサルフィルタ３０が第２のトランスバーサルフィルタを構成する。

除算演算回路８１はトランスバーサルフィルタ１０から出力されたディジタル信号Ｘ_１をトランスバーサルフィルタ３０から出力されたディジタル信号Ｘ_３で除算し、その除算演算結果である除算演算信号Ｘ_１／Ｘ_３をｎ乗根演算回路８２に出力する回路である。
ｎ乗根演算回路８２は除算演算回路８１から出力された除算演算信号Ｘ_１／Ｘ_３の絶対値のｎ乗根演算を実施して、そのｎ乗根演算結果であるｎ乗根演算信号Ｎを周波数演算回路８３に出力する冪根演算回路である。

周波数演算回路８３はｎ乗根演算回路８２より出力されたｎ乗根演算信号Ｎから、入力されたディジタル信号Ｘ_ｉｎの周波数ｆ_Ｘを演算する回路である。
位相演算回路８４は周波数演算回路８３により演算された周波数ｆ_Ｘから、入力されたディジタル信号Ｘ_ｉｎの位相θ_Ｘを演算する回路である。

次に動作について説明する。
フィルタ回路１のトランスバーサルフィルタ１０，３０には、上記実施の形態１と同様に、離散時間ｎ・Ｔ_ｓでディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が入力されるものとする。

トランスバーサルフィルタ１０は、図２（ａ）に示す第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ１１，１２が直列に接続されているため、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が入力されると、そのディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］を位相周波数演算部４に出力する。
即ち、トランスバーサルフィルタ１０を構成している減算型１次トランスバーサルフィルタ１１は、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が入力されると、上記の式（２）に示すようなディジタル信号Ｘ_１’［ｎ・Ｔ_ｓ］を減算型１次トランスバーサルフィルタ１２に出力する。
トランスバーサルフィルタ１０を構成している減算型１次トランスバーサルフィルタ１２は、減算型１次トランスバーサルフィルタ１１からディジタル信号Ｘ_１’［ｎ・Ｔ_ｓ］を受けると、上記の式（３）に示すようなディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］を位相周波数演算部４に出力する。

トランスバーサルフィルタ３０は、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ３１，３２が直列に接続されているため、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が入力されると、そのディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号Ｘ_３［ｎ・Ｔ_ｓ］を位相周波数演算部４に出力する。
即ち、トランスバーサルフィルタ３０を構成している加算型１次トランスバーサルフィルタ３１は、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が入力されると、上記の式（６）に示すようなディジタル信号Ｘ_３’［ｎ・Ｔ_ｓ］を加算型１次トランスバーサルフィルタ３２に出力する。
トランスバーサルフィルタ３０を構成している加算型１次トランスバーサルフィルタ３２は、加算型１次トランスバーサルフィルタ３１からディジタル信号Ｘ_３’［ｎ・Ｔ_ｓ］を受けると、上記の式（７）に示すようなディジタル信号Ｘ_３［ｎ・Ｔ_ｓ］を位相周波数演算部４に出力する。

位相周波数演算部４は、トランスバーサルフィルタ１０，３０からディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］，Ｘ_３［ｎ・Ｔ_ｓ］を受けると、そのディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］，Ｘ_３［ｎ・Ｔ_ｓ］を用いる位相演算及び周波数演算を実施して、入力されたディジタル信号Ｘ_ｉｎの位相θ_Ｘ［ｎ・Ｔ_ｓ］及び周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を演算する。
即ち、位相周波数演算部４の除算演算回路８１は、トランスバーサルフィルタ１０，３０からディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］，Ｘ_３［ｎ・Ｔ_ｓ］を受けると、下記の式（１５）に示すように、そのディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］をディジタル信号Ｘ_３［ｎ・Ｔ_ｓ］で除算し、その除算演算結果である除算演算信号Ｘ_１［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］をｎ乗根演算回路８２に出力する。
Ｘ_１［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］
＝［−４・α・ｓｉｎ（０．５・Δθ）・ｓｉｎ（０．５・Δθ）
・ｃｏｓ（Δθ＋Σθ_ｎ−２）］
／［４・α・ｃｏｓ（０．５・Δθ）・ｃｏｓ（０．５・Δθ）
・ｃｏｓ（Δθ＋Σθ_ｎ−２）］
＝−ｔａｎ^２（０．５・Δθ）
（１５）

ｎ乗根演算回路８２は、除算演算回路８１から除算演算信号Ｘ_１［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］を受けると、その除算演算信号Ｘ_１［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］の絶対値のｎ乗根演算を実施して、そのｎ乗根演算結果であるｎ乗根演算信号Ｎ［ｎ・Ｔ_ｓ］を周波数演算回路８３に出力する。
Ｎ［ｎ・Ｔ_ｓ］＝ｔａｎ（０．５・Δθ） （１６）
ここでのｎ乗根演算におけるｎは０．５であるため、Ｎ［ｎ・Ｔ_ｓ］は［｜−ｔａｎ^２（０．５・Δθ）｜］^０．５となる。

周波数演算回路８３は、ｎ乗根演算回路８２からｎ乗根演算信号Ｎ［ｎ・Ｔ_ｓ］を受けると、下記の式（１７）に示すように、そのｎ乗根演算信号Ｎ［ｎ・Ｔ_ｓ］の逆正接演算であるａｒｃｔａｎ演算する。
ｔａｎ^−１（｜Ｎ［ｎ・Ｔ_ｓ］｜）
＝ｔａｎ^−１（｜ｔａｎ（０．５・Δθ）｜）
＝０．５・Δθ （１７）
そして、周波数演算回路８３は、ｎ乗根演算信号Ｎ［ｎ・Ｔ_ｓ］の逆正接演算結果０．５・Δθを用いて、下記の式（１８）に示すように、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を演算する。
ｆ_Ｘ［ｎ・Ｔ_ｓ］
＝（０．５・Δθ）・２・ｆ_ｓ／（２π）
＝Δθ・ｆ_ｓ／（２π） （１８）
なお、式（１８）より、１サンプリング時間における位相の変化量Δθは、周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］と同様に常に正の値となる。このため、上記実施の形態１で述べたような位相の符号変換は不要である。

位相演算回路８４は、周波数演算回路８３がディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を演算すると、下記の式（１９）に示すように、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］からディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の位相θ_Ｘ［ｎ・Ｔ_ｓ］を演算する。
θ_Ｘ［ｎ・Ｔ_ｓ］＝Σ［ｆ_Ｘ［ｎ・Ｔ_ｓ］・（２π）／ｆ_ｓ］ （１９）

この実施の形態３では、式（１８）と式（１９）より、位相周波数演算部４が、ヒルベルト変換を実施することなく、ディジタル信号Ｘ_ｉｎの位相θ_Ｘ［ｎ・Ｔ_ｓ］と周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を検出することができる。
また、トランスバーサルフィルタ１０，３０が使用している遅延回路の段数が２であるため、検出に伴う遅延時間は２サンプリング時間と短く、短パルスの入力信号も検出することができる。

この実施の形態３では、除算演算回路８１が除算演算信号Ｘ_１［ｎ・Ｔ_ｓ］／Ｘ_３［ｎ・Ｔ_ｓ］を演算するものを示したが、除算演算回路８１が除算演算信号Ｘ_３［ｎ・Ｔ_ｓ］／Ｘ_１［ｎ・Ｔ_ｓ］を演算するようにしてもよい。
ただし、この場合は、ｎ乗根演算信号Ｎ［ｎ・Ｔ_ｓ］の逆正接演算結果に対してπ／２を加算する必要があり、π／２を加算することで、式（１７）で得られる値と同一になる。

以上で明らかなように、この実施の形態３によれば、入力されたディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号として、互いに異なるディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］，Ｘ_３［ｎ・Ｔ_ｓ］を出力するトランスバーサルフィルタ１０，３０が並列に接続されているフィルタ回路１を設け、位相周波数演算部４が、トランスバーサルフィルタ１０，３０から出力されたディジタル信号Ｘ_１［ｎ・Ｔ_ｓ］，Ｘ_３［ｎ・Ｔ_ｓ］を用いる位相演算及び周波数演算を実施して、入力されたディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の位相θ_Ｘ［ｎ・Ｔ_ｓ］及び周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を演算するように構成したので、入力されるディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］が短パルスの信号でも位相θ_Ｘ［ｎ・Ｔ_ｓ］と周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を検出することができるとともに、遅延回路の段数の増加に伴う回路規模の大型化や消費電力の増加を抑えることができる効果を奏する。

この実施の形態３では、トランスバーサルフィルタ１０が、図２（ａ）に示す第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ１１，１２が直列に接続され、トランスバーサルフィルタ３０が、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ３１，３２が直列に接続されている例を示している。
ただし、これは一例に過ぎず、トランスバーサルフィルタ１０，３０において、使用する１次トランスバーサルフィルタの種類は任意の組み合わせでよい。
例えば、減算型１次トランスバーサルフィルタ１１，１２については図２（ｂ）に示す第２の減算型１次トランスバーサルフィルタ−Ｄを使用し、加算型１次トランスバーサルフィルタ３１，３２については図２（ｄ）に示す第２の加算型１次トランスバーサルフィルタ−Ｉを使用することもでき、同様の効果を奏することができる。

実施の形態４．
図５はこの発明の実施の形態４による位相周波数検出装置のフィルタ回路１を示す構成図であり、図５において、図１と同一符号は同一または相当部分を示している。
上記実施の形態１では、トランスバーサルフィルタ２０が、図２（ａ）に示す第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ２１と、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ２２とが直列に接続されているものを示したが、図５に示すように、トランスバーサルフィルタ２０が、トランスバーサルフィルタ１０の減算型１次トランスバーサルフィルタ１１から出力されたディジタル信号が入力される加算型１次トランスバーサルフィルタ２２から構成されているようにしてもよい。この加算型１次トランスバーサルフィルタ２２は、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである。

図５の場合、トランスバーサルフィルタ１０の減算型１次トランスバーサルフィルタ１１から出力されるディジタル信号Ｘ_１’［ｎ・Ｔ_ｓ］は、図１のトランスバーサルフィルタ２０の減算型１次トランスバーサルフィルタ２１から出力されるディジタル信号Ｘ_２’［ｎ・Ｔ_ｓ］と同じになるので、トランスバーサルフィルタ２０の加算型１次トランスバーサルフィルタ２２から出力されるディジタル信号Ｘ_２［ｎ・Ｔ_ｓ］は、上記実施の形態１と同じである。

よって、位相周波数演算部４の動作は、上記実施の形態１と同様の動作になり、上記実施の形態１と同様の効果が得られる。
また、トランスバーサルフィルタ２０において、減算型１次トランスバーサルフィルタ２１が不要になるため、上記実施の形態１よりも、回路規模を小さくできる。

実施の形態５．
図６はこの発明の実施の形態５による位相周波数検出装置のフィルタ回路１を示す構成図であり、図６において、図１と同一符号は同一または相当部分を示している。
上記実施の形態１では、トランスバーサルフィルタ２０が、図２（ａ）に示す第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ２１と、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ２２とが直列に接続されているものを示したが、図６に示すように、トランスバーサルフィルタ２０が、トランスバーサルフィルタ３０の加算型１次トランスバーサルフィルタ３１から出力されたディジタル信号が入力される減算型１次トランスバーサルフィルタ２１から構成されているようにしてもよい。この減算型１次トランスバーサルフィルタ２１は、図２（ａ）に示す第１の減算型１次トランスバーサルフィルタＤである。

図６の場合、トランスバーサルフィルタ２０は、減算型１次トランスバーサルフィルタ２１のみで構成されているが、減算型１次トランスバーサルフィルタ２１は、トランスバーサルフィルタ３０の加算型１次トランスバーサルフィルタ３１から出力されたディジタル信号が入力されるので、実質的には、加算型１次トランスバーサルフィルタ３１と減算型１次トランスバーサルフィルタ２１が直列に接続されているトランスバーサルフィルタと等価である。
このトランスバーサルフィルタを構成している加算型１次トランスバーサルフィルタ３１と減算型１次トランスバーサルフィルタ２１の接続順序が、図１のトランスバーサルフィルタ２０における減算型１次トランスバーサルフィルタ２１と加算型１次トランスバーサルフィルタ２２の接続順序と逆になっているが、接続順序が逆でも最終的に出力されるディジタル信号は同じである。
このため、減算型１次トランスバーサルフィルタ２１のみで構成されている図６のトランスバーサルフィルタ２０から出力されるディジタル信号Ｘ_２［ｎ・Ｔ_ｓ］は、図１のトランスバーサルフィルタ２０から出力されるディジタル信号Ｘ_２［ｎ・Ｔ_ｓ］と同じになる。

よって、位相周波数演算部４の動作は、上記実施の形態１と同様の動作になり、上記実施の形態１と同様の効果が得られる。
また、トランスバーサルフィルタ２０において、加算型１次トランスバーサルフィルタ２２が不要になるため、上記実施の形態１よりも、回路規模を小さくできる。

実施の形態６．
図７はこの発明の実施の形態６による位相周波数検出装置のフィルタ回路１を示す構成図であり、図７において、図１と同一符号は同一または相当部分を示している。
上記実施の形態１では、トランスバーサルフィルタ２０における入力側の１次トランスバーサルフィルタが減算型１次トランスバーサルフィルタ２１で、出力側の１次トランスバーサルフィルタが加算型１次トランスバーサルフィルタ２２であり、また、トランスバーサルフィルタ３０が、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ３１，３２が直列に接続されているものを示している。

この実施の形態６では、図７に示すように、トランスバーサルフィルタ２０を構成している減算型１次トランスバーサルフィルタ２１と加算型１次トランスバーサルフィルタ２２の順番を入れ替えて、入力側の１次トランスバーサルフィルタが加算型１次トランスバーサルフィルタ２２で、出力側の１次トランスバーサルフィルタが減算型１次トランスバーサルフィルタ２１であるようにしている。
また、トランスバーサルフィルタ３０が、トランスバーサルフィルタ２０の加算型１次トランスバーサルフィルタ２２から出力されたディジタル信号が入力される加算型１次トランスバーサルフィルタ３２から構成されているようにしている。この加算型１次トランスバーサルフィルタ３２は、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである。

図７の場合、トランスバーサルフィルタ２０を構成している加算型１次トランスバーサルフィルタ２２と減算型１次トランスバーサルフィルタ２１の接続順序が、図１のトランスバーサルフィルタ２０を構成している減算型１次トランスバーサルフィルタ２１と加算型１次トランスバーサルフィルタ２２の接続順序と逆になっているが、接続順序が逆でも最終的に出力されるディジタル信号Ｘ_２［ｎ・Ｔ_ｓ］は同じである。
また、トランスバーサルフィルタ２０の加算型１次トランスバーサルフィルタ２２から出力されるディジタル信号Ｘ_２’［ｎ・Ｔ_ｓ］は、図１のトランスバーサルフィルタ３０の加算型１次トランスバーサルフィルタ３１から出力されるディジタル信号Ｘ_３’［ｎ・Ｔ_ｓ］と同じになるので、トランスバーサルフィルタ３０の加算型１次トランスバーサルフィルタ３２から出力されるディジタル信号Ｘ_３［ｎ・Ｔ_ｓ］は、上記実施の形態１と同じである。

よって、位相周波数演算部４の動作は、上記実施の形態１と同様の動作になり、上記実施の形態１と同様の効果が得られる。
また、トランスバーサルフィルタ３０において、加算型１次トランスバーサルフィルタ３１が不要になるため、上記実施の形態１よりも、回路規模を小さくできる。

実施の形態７．
上記実施の形態１では、トランスバーサルフィルタ１０が、図２（ａ）に示す第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ１１，１２が直列に接続されているものを示したが、この実施の形態７では、トランスバーサルフィルタ１０が、図１のトランスバーサルフィルタ１０と別の回路で構成されているものについて説明する。

図８はこの発明の実施の形態７による位相周波数検出装置のトランスバーサルフィルタ１０を示す構成図である。
図８において、分配回路９１は入力されたディジタル信号Ｘ_ｉｎを２つに分配する回路である。
１サンプリング時間遅延回路９２は分配回路９１により分配された一方のディジタル信号を１サンプリング時間Ｔ_ｓだけ遅延する第１の遅延回路である。
１サンプリング時間遅延回路９３は１サンプリング時間遅延回路９２により遅延されたディジタル信号を１サンプリング時間Ｔ_ｓだけ遅延する第２の遅延回路である。
係数乗算回路９４は１サンプリング時間遅延回路９２により遅延されたディジタル信号に対して、−２の係数を乗算する回路である。
加算演算回路９５は１サンプリング時間遅延回路９３により遅延されたディジタル信号と、係数乗算回路９４により係数が乗算されたディジタル信号と、分配回路９１により分配された他方のディジタル信号との加算演算を実施する回路である。

次に動作について説明する。
加算演算回路９５は、１サンプリング時間遅延回路９２，９３によって２サンプリング時間Ｔ_ｓだけ遅延されたディジタル信号と、１サンプリング時間遅延回路９２によって１サンプリング時間Ｔ_ｓだけ遅延されのち、係数乗算回路９４によって−２の係数が乗算されたディジタル信号と、分配回路９１により分配されたディジタル信号とを加算するものであるため、図８のトランスバーサルフィルタ１０の伝達特性ＤＦ_１は、下記の式（２０）のようになる。
ＤＦ_１＝Ｚ^−２−２・Ｚ^−１＋１ （２０）
式（２０）において、Ｚ^−１はｅｘｐ（−ｊω・Ｔ_ｓ）の複素数であり、１サンプリング時間の遅延を表している。またＺ^−２は２サンプリング時間の遅延を表している。

一方、図１のトランスバーサルフィルタ１０の伝達特性ＤＦ_１は、図２（ａ）に示す第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ１１，１２が直列に接続されているものであるため、下記の式（２１）のようになる。
ＤＦ_１＝（１−Ｚ^−１）・（１−Ｚ^−１）
＝Ｚ^−２−２・Ｚ^−１＋１ （２１）

式（２０）と式（２１）より、図８のトランスバーサルフィルタ１０の伝達特性ＤＦ_１と、図１のトランスバーサルフィルタ１０の伝達特性ＤＦ_１は同じであり、図１のトランスバーサルフィルタ１０の代わりに、図８のトランスバーサルフィルタ１０を用いることができる。

実施の形態８．
上記実施の形態１では、トランスバーサルフィルタ２０が、図２（ａ）に示す第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ２１と、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ２２とが直列に接続されているものを示したが、この実施の形態８では、トランスバーサルフィルタ２０が、図１のトランスバーサルフィルタ２０と別の回路で構成されているものについて説明する。

図９はこの発明の実施の形態８による位相周波数検出装置のトランスバーサルフィルタ２０を示す構成図である。
図９において、分配回路１０１は入力されたディジタル信号Ｘ_ｉｎを２つに分配する回路である。
１サンプリング時間遅延回路１０２は分配回路１０１により分配された一方のディジタル信号を１サンプリング時間Ｔ_ｓだけ遅延する第１の遅延回路である。
１サンプリング時間遅延回路１０３は１サンプリング時間遅延回路１０２により遅延されたディジタル信号を１サンプリング時間Ｔ_ｓだけ遅延する第２の遅延回路である。
係数乗算回路１０４は１サンプリング時間遅延回路１０３により遅延されたディジタル信号に対して、−１の係数を乗算する回路である。
加算演算回路１０５は係数乗算回路１０４により係数が乗算されたディジタル信号と、分配回路１０１により分配された他方のディジタル信号との加算演算を実施する回路である。

次に動作について説明する。
加算演算回路１０５は、１サンプリング時間遅延回路１０２，１０３によって２サンプリング時間Ｔ_ｓだけ遅延されたのち、係数乗算回路１０４によって−１の係数が乗算されたディジタル信号と、分配回路１０１によって分配されたディジタル信号とを加算するものであるため、図９のトランスバーサルフィルタ１０の伝達特性ＤＦ_２は、下記の式（２２）のようになる。
ＤＦ_２＝１−Ｚ^−２ （２２）

一方、図１のトランスバーサルフィルタ２０の伝達特性ＤＦ_２は、図２（ａ）に示す第１の減算型１次トランスバーサルフィルタＤである減算型１次トランスバーサルフィルタ２１と、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ２２とが直列に接続されているものであるため、下記の式（２３）のようになる。
ＤＦ_２＝（１−Ｚ^−１）・（１＋Ｚ^−１）
＝１−Ｚ^−２ （２３）

式（２２）と式（２３）より、図９のトランスバーサルフィルタ２０の伝達特性ＤＦ_２と、図１のトランスバーサルフィルタ２０の伝達特性ＤＦ_２は同じであり、図１のトランスバーサルフィルタ２０の代わりに、図９のトランスバーサルフィルタ２０を用いることができる。

実施の形態９．
上記実施の形態１では、トランスバーサルフィルタ３０が、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ３１，３２が直列に接続されているものを示したが、この実施の形態９では、トランスバーサルフィルタ３０が、図１のトランスバーサルフィルタ３０と別の回路で構成されているものについて説明する。

図１０はこの発明の実施の形態９による位相周波数検出装置のトランスバーサルフィルタ３０を示す構成図である。
図１０において、分配回路１１１は入力されたディジタル信号Ｘ_ｉｎを２つに分配する回路である。
１サンプリング時間遅延回路１１２は分配回路１１１により分配された一方のディジタル信号を１サンプリング時間Ｔ_ｓだけ遅延する第１の遅延回路である。
１サンプリング時間遅延回路１１３は１サンプリング時間遅延回路１１２により遅延されたディジタル信号を１サンプリング時間Ｔ_ｓだけ遅延する第２の遅延回路である。
係数乗算回路１１４は１サンプリング時間遅延回路１１２により遅延されたディジタル信号に対して、２の係数を乗算する回路である。
加算演算回路１１５は１サンプリング時間遅延回路１１３により遅延されたディジタル信号と、係数乗算回路１１４により係数が乗算されたディジタル信号と、分配回路１１１により分配された他方のディジタル信号との加算演算を実施する回路である。

次に動作について説明する。
加算演算回路１１５は、１サンプリング時間遅延回路１１２，１１３によって２サンプリング時間Ｔ_ｓだけ遅延されたディジタル信号と、１サンプリング時間遅延回路１１２によって１サンプリング時間Ｔ_ｓだけ遅延されのち、係数乗算回路１１４によって２の係数が乗算されたディジタル信号と、分配回路１１１により分配されたディジタル信号とを加算するものであるため、図１０のトランスバーサルフィルタ３０の伝達特性ＤＦ_３は、下記の式（２４）のようになる。
ＤＦ_３＝Ｚ^−２＋２・Ｚ^−１＋１ （２４）

一方、図１のトランスバーサルフィルタ３０の伝達特性ＤＦ_３は、図２（ｃ）に示す第１の加算型１次トランスバーサルフィルタＩである加算型１次トランスバーサルフィルタ３１，３２が直列に接続されているものであるため、下記の式（２５）のようになる。
ＤＦ_３＝（Ｚ^−１＋１）・（Ｚ^−１＋１）
＝Ｚ^−２＋２・Ｚ^−１＋１ （２５）

式（２４）と式（２５）より、図１０のトランスバーサルフィルタ３０の伝達特性ＤＦ_３と、図１のトランスバーサルフィルタ３０の伝達特性ＤＦ_３は同じであり、図１のトランスバーサルフィルタ３０の代わりに、図１０のトランスバーサルフィルタ３０を用いることができる。

実施の形態１０．
上記実施の形態１では、フィルタ回路１がトランスバーサルフィルタ１０，２０，３０から構成されているものを示したが、入力されたディジタル信号Ｘ_ｉｎに重畳されているノイズを除去するディジタルフィルタがトランスバーサルフィルタ１０，２０，３０に実装されているようにしてもよい。
図１１はこの発明の実施の形態１０による位相周波数検出装置のフィルタ回路１を示す構成図であり、図１１において、図１と同一符号は同一または相当部分を示すので説明を省略する。
ディジタルフィルタ１３は減算型１次トランスバーサルフィルタ１２から出力されたディジタル信号に重畳されているノイズを除去するフィルタである。
ディジタルフィルタ２３は加算型１次トランスバーサルフィルタ２２から出力されたディジタル信号に重畳されているノイズを除去するフィルタである。
ディジタルフィルタ３３は加算型１次トランスバーサルフィルタ３２から出力されたディジタル信号に重畳されているノイズを除去するフィルタである。

ディジタルフィルタ１３，２３，３３は、ディジタル信号Ｘ_ｉｎに重畳されているノイズを除去することができればよく、特に回路構成は問わないが、例えば、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｓｌｅ Ｒｅｓｐｏｎｓｅ）型やＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｓｌｅ Ｒｅｓｐｏｎｓｅ）型のフィルタを用いることができる。
ただし、図１の位相周波数演算部４が、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の位相θ_Ｘ［ｎ・Ｔ_ｓ］と周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を検出できるようにするには、ディジタルフィルタ１３，２３，３３の伝達特性ＤＦが全て同じである必要がある。

図１１では、図１のフィルタ回路１に対して、ディジタルフィルタ１３，２３，３３を適用している例を示しているが、図４に示すように、２つのトランスバーサルフィルタ１０，３０から構成されているフィルタ回路１に対して、ディジタルフィルタ１３，３３を適用するようにしてもよい。

この実施の形態１０では、トランスバーサルフィルタ１０，２０，３０において、ディジタルフィルタ１３，２３，３３が、２つの１次トランスバーサルフィルタの出力端側に接続されているものを示しているが、図１２に示すように、ディジタルフィルタ１３，２３，３３が、２つの１次トランスバーサルフィルタの入力端側に接続されているものであってもよく、ディジタル信号に重畳されているノイズを除去することができる。
また、図１３に示すように、フィルタ回路１の前段にディジタルフィルタ１３が接続されているものであってもよく、ディジタル信号に重畳されているノイズを除去することができる。

実施の形態１１．
図１４はこの発明の実施の形態１１による位相周波数検出装置を示す構成図であり、図１４において、図１と同一符号は同一または相当部分を示すので説明を省略する。
位相周波数演算部１２１は図１の位相周波数演算部４と同じ構成の演算部であり、トランスバーサルフィルタ１０，２０，３０から出力されたディジタル信号Ｘ_１，Ｘ_２，Ｘ_３を用いる位相演算及び周波数演算を実施して、入力されたディジタル信号Ｘ_ｉｎの位相θ_Ｘ及び周波数ｆ_Ｘを演算する。
位相周波数演算部１２２は図４の位相周波数演算部４と同じ構成の演算部であり、トランスバーサルフィルタ１０，３０から出力されたディジタル信号Ｘ_１，Ｘ_３を用いる位相演算及び周波数演算を実施して、入力されたディジタル信号Ｘ_ｉｎの位相θ_Ｘ及び周波数ｆ_Ｘを演算する。
図１の位相周波数演算部４と図４の位相周波数演算部４とは、上記実施の形態１，３で示しているように、位相演算及び周波数演算の処理内容が異なっている。
統計演算部１２３は位相周波数演算部１２１により演算された位相θ_Ｘと位相周波数演算部１２２により演算された位相θ_Ｘとの統計演算を実施するとともに、位相周波数演算部１２１により演算された周波数ｆ_Ｘと位相周波数演算部１２２により演算された周波数ｆ_Ｘとの統計演算を実施する。

次に動作について説明する。
位相周波数演算部１２１は、図１の位相周波数演算部４と同様に、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の位相θ_Ｘ［ｎ・Ｔ_ｓ］及び周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を演算する。
位相周波数演算部１２２は、図４の位相周波数演算部４と同様に、ディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の位相θ_Ｘ［ｎ・Ｔ_ｓ］及び周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を演算する。

位相周波数演算部１２１，１２２におけるディジタル演算のビット数が無限大であれば、そのディジタル演算において量子化誤差が発生しないため、式（１２）で求まるθ_Ｘ［ｎ・Ｔ_ｓ］と、式（１９）で求まるθ_Ｘ［ｎ・Ｔ_ｓ］とが同じ値になり、また、式（１３）で求まる周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］と、式（１８）で求まる周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］とが同じ値になる。
しかし、位相周波数演算部１２１，１２２におけるディジタル演算のビット数は有限の値であるため、量子化誤差が発生する。

そこで、統計演算部１２３は、位相周波数演算部１２１により演算された位相θ_Ｘ［ｎ・Ｔ_ｓ］と位相周波数演算部１２２により演算された位相θ_Ｘ［ｎ・Ｔ_ｓ］との統計演算を実施するとともに、位相周波数演算部１２１により演算された周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］と位相周波数演算部１２２により演算された周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］との統計演算を実施する。
ここで、位相周波数演算部１２１，１２２により演算された２つの位相θ_Ｘ［ｎ・Ｔ_ｓ］の統計演算としては、２つの位相θ_Ｘ［ｎ・Ｔ_ｓ］の平均値を求める演算や重み付け加算を求める演算などが考えられる。
また、位相周波数演算部１２１，１２２により演算された２つの周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］の統計演算としては、２つの周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］の平均値を求める演算や重み付け加算を求める演算などが考えられる。
これにより、位相周波数演算部１２１，１２２のディジタル演算で発生する量子化誤差の影響を軽減して、高精度な位相θ_Ｘ［ｎ・Ｔ_ｓ］及び周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］得ることができる。

この実施の形態１１では、位相演算及び周波数演算の処理内容が異なっている位相周波数演算部１２１，１２２が実装され、統計演算部１２３が位相周波数演算部１２１，１２２の演算結果を統計演算するものを示したが、位相演算及び周波数演算の処理内容が異なる３つ以上の位相周波数演算部が実装され、統計演算部１２３が３つ以上の位相周波数演算部の演算結果を統計演算するようにしてもよい。

この実施の形態１１では、位相演算及び周波数演算の処理内容が異なっている位相周波数演算部１２１，１２２が実装されているものを示したが、複数の位相周波数演算部の前段に接続されるフィルタ回路１の構成が異なるようにして、統計演算部１２３が複数の位相周波数演算部の演算結果を統計演算するようにしてもよい。
例えば、図１５に示すように、ディジタルフィルタ１３，２３，３３が実装されていないトランスバーサルフィルタ１０，２０，３０で構成されているフィルタ回路１の出力信号からディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の位相θ_Ｘ［ｎ・Ｔ_ｓ］及び周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を演算する位相周波数演算部１２１と、ディジタルフィルタ１３，２３，３３が実装されているトランスバーサルフィルタ１０，２０，３０で構成されているフィルタ回路１の出力信号からディジタル信号Ｘ_ｉｎ［ｎ・Ｔ_ｓ］の位相θ_Ｘ［ｎ・Ｔ_ｓ］及び周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を演算する位相周波数演算部１２１とを設け、統計演算部１２３が、２つの位相周波数演算部１２１により演算された位相θ_Ｘ［ｎ・Ｔ_ｓ］の統計演算を実施するとともに、２つの位相周波数演算部１２１により演算された周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］の統計演算を実施するようにしてもよい。
この場合も、２つの位相周波数演算部１２１のディジタル演算で発生する量子化誤差の影響を軽減して、高精度な位相θ_Ｘ［ｎ・Ｔ_ｓ］及び周波数ｆ_Ｘ［ｎ・Ｔ_ｓ］を得ることができる。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

この発明に係る位相周波数検出装置は、入力されたディジタル信号Ｘ_ｉｎの位相θ_Ｘ及び周波数ｆ_Ｘを検出する際、入力されるディジタル信号Ｘ_ｉｎが短パルスの信号でも検出する必要があるものに適している。

１ フィルタ回路、４ 位相周波数演算部、１０ トランスバーサルフィルタ（第１のトランスバーサルフィルタ）、１１，１２ 減算型１次トランスバーサルフィルタ、１３ ディジタルフィルタ、２０ トランスバーサルフィルタ（第２のトランスバーサルフィルタ）、２１ 減算型１次トランスバーサルフィルタ、２２ 加算型１次トランスバーサルフィルタ、２３ ディジタルフィルタ、３０ トランスバーサルフィルタ（第３のトランスバーサルフィルタ、第２のトランスバーサルフィルタ）、３１，３２ 加算型１次トランスバーサルフィルタ、３３ ディジタルフィルタ、４１ 除算演算回路（第１の除算演算回路）、４２ 除算演算回路（第２の除算演算回路）、４３ 乗算演算回路、４４ ｎ乗根演算回路（冪根演算回路）、４５ 位相演算回路、４６ 周波数演算回路、５１ 分配回路（第１の分配回路）、５２ １サンプリング時間遅延回路（第１の遅延回路）、５３，５４ 減算演算回路、６１ 分配回路（第２の遅延回路）、６２ １サンプリング時間遅延回路（第２の遅延回路）、６３，６４ 加算演算回路、７１ 乗算演算回路（第１の乗算演算回路）、７２ 乗算演算回路（第２の乗算演算回路）、７３ 除算演算回路、８１ 除算演算回路、８２ ｎ乗根演算回路（冪根演算回路）、８３ 周波数演算回路、８４ 位相演算回路、９１ 分配回路、９２ １サンプリング時間遅延回路（第１の遅延回路）、９３ １サンプリング時間遅延回路（第２の遅延回路）、９４ 係数乗算回路、９５ 加算演算回路、１０１ 分配回路、１０２ １サンプリング時間遅延回路（第１の遅延回路）、１０３ １サンプリング時間遅延回路（第２の遅延回路）、１０４ 係数乗算回路、１０５ 加算演算回路、１１１ 分配回路、１１２ １サンプリング時間遅延回路（第１の遅延回路）、１１３ １サンプリング時間遅延回路（第２の遅延回路）、１１４ 係数乗算回路、１１５ 加算演算回路、１２１，１２２ 位相周波数演算部、１２３ 統計演算部。

Claims (5)

1. 入力されたディジタル信号の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号として、互いに異なるディジタル信号を出力する、第１のトランスバーサルフィルタと第２のトランスバーサルフィルタと第３のトランスバーサルフィルタが並列に接続されているフィルタ回路と、
   前記第１のトランスバーサルフィルタから前記第３のトランスバーサルフィルタから出力されたディジタル信号を用いる位相演算及び周波数演算を実施して、前記入力されたディジタル信号の位相及び周波数を演算する位相周波数演算部と
   を備え、
   前記第１のトランスバーサルフィルタは、減算型１次トランスバーサルフィルタが２つ直列に接続されて構成され、
   前記第２のトランスバーサルフィルタは、減算型１次トランスバーサルフィルタと加算型１次トランスバーサルフィルタが直列に接続されて構成され、
   前記第３のトランスバーサルフィルタは、加算型１次トランスバーサルフィルタが２つ直列に接続されて構成されており、
   前記減算型１次トランスバーサルフィルタは、入力されたディジタル信号を分配する第１の分配回路と、前記第１の分配回路により分配された一方のディジタル信号を１サンプリング時間だけ遅延する第１の遅延回路と、前記第１の遅延回路により遅延されたディジタル信号と前記第１の分配回路により分配された他方のディジタル信号との間で減算演算を実施する減算演算回路とから構成され、
   前記加算型１次トランスバーサルフィルタは、入力されたディジタル信号を分配する第２の分配回路と、前記第２の分配回路により分配された一方のディジタル信号を１サンプリング時間だけ遅延する第２の遅延回路と、前記第２の遅延回路により遅延されたディジタル信号と前記第２の分配回路により分配された他方のディジタル信号との加算演算を実施する加算演算回路とから構成されていることを特徴とする位相周波数検出装置。
2. 入力されたディジタル信号の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号として、互いに異なるディジタル信号を出力する、第１のトランスバーサルフィルタと第２のトランスバーサルフィルタが並列に接続されているフィルタ回路と、
   前記第１のトランスバーサルフィルタ及び前記第２のトランスバーサルフィルタから出力されたディジタル信号を用いる位相演算及び周波数演算を実施して、前記入力されたディジタル信号の位相及び周波数を演算する位相周波数演算部と
   を備え、
   前記第１のトランスバーサルフィルタは、減算型１次トランスバーサルフィルタが２つ直列に接続されて構成され、
   前記第２のトランスバーサルフィルタは、加算型１次トランスバーサルフィルタが２つ直列に接続されて構成されており、
   前記減算型１次トランスバーサルフィルタは、入力されたディジタル信号を分配する第１の分配回路と、前記第１の分配回路により分配された一方のディジタル信号を１サンプリング時間だけ遅延する第１の遅延回路と、前記第１の遅延回路により遅延されたディジタル信号と前記第１の分配回路により分配された他方のディジタル信号との間で減算演算を実施する減算演算回路とから構成され、
   前記加算型１次トランスバーサルフィルタは、入力されたディジタル信号を分配する第２の分配回路と、前記第２の分配回路により分配された一方のディジタル信号を１サンプリング時間だけ遅延する第２の遅延回路と、前記第２の遅延回路により遅延されたディジタル信号と前記第２の分配回路により分配された他方のディジタル信号との加算演算を実施する加算演算回路とから構成されていることを特徴とする位相周波数検出装置。
3. 入力されたディジタル信号の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号として、互いに異なるディジタル信号を出力する、第１のトランスバーサルフィルタと第２のトランスバーサルフィルタと第３のトランスバーサルフィルタが並列に接続されているフィルタ回路と、
   前記第１のトランスバーサルフィルタから前記第３のトランスバーサルフィルタから出力されたディジタル信号を用いる位相演算及び周波数演算を実施して、前記入力されたディジタル信号の位相及び周波数を演算する位相周波数演算部と
   を備え、
   前記第１のトランスバーサルフィルタは、減算型１次トランスバーサルフィルタが２つ直列に接続されて構成され、
   前記第２のトランスバーサルフィルタは、前記第１のトランスバーサルフィルタを構成している２つの減算型１次トランスバーサルフィルタのうち、前段の減算型１次トランスバーサルフィルタから出力されたディジタル信号が入力される加算型１次トランスバーサルフィルタから構成され、
   前記第３のトランスバーサルフィルタは、加算型１次トランスバーサルフィルタが２つ直列に接続されて構成されており、
   前記減算型１次トランスバーサルフィルタは、入力されたディジタル信号を分配する第１の分配回路と、前記第１の分配回路により分配された一方のディジタル信号を１サンプリング時間だけ遅延する第１の遅延回路と、前記第１の遅延回路により遅延されたディジタル信号と前記第１の分配回路により分配された他方のディジタル信号との間で減算演算を実施する減算演算回路とから構成され、
   前記加算型１次トランスバーサルフィルタは、入力されたディジタル信号を分配する第２の分配回路と、前記第２の分配回路により分配された一方のディジタル信号を１サンプリング時間だけ遅延する第２の遅延回路と、前記第２の遅延回路により遅延されたディジタル信号と前記第２の分配回路により分配された他方のディジタル信号との加算演算を実施する加算演算回路とから構成されていることを特徴とする位相周波数検出装置。
4. 入力されたディジタル信号の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号として、互いに異なるディジタル信号を出力する、第１のトランスバーサルフィルタと第２のトランスバーサルフィルタと第３のトランスバーサルフィルタが並列に接続されているフィルタ回路と、
   前記第１のトランスバーサルフィルタから前記第３のトランスバーサルフィルタから出力されたディジタル信号を用いる位相演算及び周波数演算を実施して、前記入力されたディジタル信号の位相及び周波数を演算する位相周波数演算部と
   を備え、
   前記第１のトランスバーサルフィルタは、減算型１次トランスバーサルフィルタが２つ直列に接続されて構成され、
   前記第３のトランスバーサルフィルタは、加算型１次トランスバーサルフィルタが２つ直列に接続されて構成され、
   前記第２のトランスバーサルフィルタは、前記第３のトランスバーサルフィルタを構成している２つの加算型１次トランスバーサルフィルタのうち、前段の加算型１次トランスバーサルフィルタから出力されたディジタル信号が入力される減算型１次トランスバーサルフィルタから構成されており、
   前記減算型１次トランスバーサルフィルタは、入力されたディジタル信号を分配する第１の分配回路と、前記第１の分配回路により分配された一方のディジタル信号を１サンプリング時間だけ遅延する第１の遅延回路と、前記第１の遅延回路により遅延されたディジタル信号と前記第１の分配回路により分配された他方のディジタル信号との間で減算演算を実施する減算演算回路とから構成され、
   前記加算型１次トランスバーサルフィルタは、入力されたディジタル信号を分配する第２の分配回路と、前記第２の分配回路により分配された一方のディジタル信号を１サンプリング時間だけ遅延する第２の遅延回路と、前記第２の遅延回路により遅延されたディジタル信号と前記第２の分配回路により分配された他方のディジタル信号との加算演算を実施する加算演算回路とから構成されていることを特徴とする位相周波数検出装置。
5. 入力されたディジタル信号の振幅及び位相を変化させ、振幅及び位相変化後のディジタル信号として、互いに異なるディジタル信号を出力する、第１のトランスバーサルフィルタと第２のトランスバーサルフィルタと第３のトランスバーサルフィルタが並列に接続されているフィルタ回路と、
   前記第１のトランスバーサルフィルタから前記第３のトランスバーサルフィルタから出力されたディジタル信号を用いる位相演算及び周波数演算を実施して、前記入力されたディジタル信号の位相及び周波数を演算する位相周波数演算部と
   を備え、
   前記第１のトランスバーサルフィルタは、減算型１次トランスバーサルフィルタが２つ直列に接続されて構成され、
   前記第２のトランスバーサルフィルタは、入力側の加算型１次トランスバーサルフィルタと出力側の減算型１次トランスバーサルフィルタが直列に接続されて構成され、
   前記第３のトランスバーサルフィルタは、前記第２のトランスバーサルフィルタを構成している加算型１次トランスバーサルフィルタから出力されたディジタル信号が入力される加算型１次トランスバーサルフィルタから構成されており、
   前記減算型１次トランスバーサルフィルタは、入力されたディジタル信号を分配する第１の分配回路と、前記第１の分配回路により分配された一方のディジタル信号を１サンプリング時間だけ遅延する第１の遅延回路と、前記第１の遅延回路により遅延されたディジタル信号と前記第１の分配回路により分配された他方のディジタル信号との間で減算演算を実施する減算演算回路とから構成され、
   前記加算型１次トランスバーサルフィルタは、入力されたディジタル信号を分配する第２の分配回路と、前記第２の分配回路により分配された一方のディジタル信号を１サンプリング時間だけ遅延する第２の遅延回路と、前記第２の遅延回路により遅延されたディジタル信号と前記第２の分配回路により分配された他方のディジタル信号との加算演算を実施する加算演算回路とから構成されていることを特徴とする位相周波数検出装置。

Images