JPWO2018173105A1 - プログラマブルロジックコントローラおよびプログラム - Google Patents

Abstract

本発明にかかるプログラマブルロジックコントローラは、不揮発性の記憶装置が接続されているか否かを判別する接続判定部（１２４）、を備え、不揮発性の記憶装置が接続されている場合は不揮発性の記憶装置に格納されているデータをデバイス値またはパラメータ値として使用して制御対象機器の制御を開始する。

Description

本発明は、プログラマブルロジックコントローラ（ＰＬＣ：Programmable Logic Controller）、メモリモジュールおよびプログラムに関する。

産業用機械などの制御装置として用いられているプログラマブルロジックコントローラ（以下、ＰＬＣと記載する）は、ベースユニットと、ベースユニット上に配置される各種ユニットとで構成される。具体的には、他のユニットに対して電源を供給する電源ユニット、ＰＬＣに接続された制御対象機器を制御するＣＰＵ（Central Processing Unit）ユニット、生産装置および設備装置に取り付けたセンサなどからの信号を入力する入力ユニット、アクチュエータなどに制御出力を出力する出力ユニット、通信ネットワークに接続するためのネットワークユニットなどの各種ユニットがベースユニットに取り付けられ、ＰＬＣが構成される。

ＰＬＣを構成する上記の各種ユニットのうち、ＣＰＵユニットは、メモリで保持されている、機器の制御で使用するデバイス値およびパラメータ値（以下、これらをまとめてデータと記載する）を適宜更新しながら機器の制御を行う。デバイス値とは、制御対象機器の状態を示す物理量である。これまでのＰＬＣは、メモリへのアクセス速度、すなわちメモリへのデータの書き込み速度およびメモリからのデータの読み出し速度の関係より、制御動作中に更新されるデータを高速なメモリアクセスが可能な揮発性メモリで保持し、突然の電源断などによるデータの消失を防止するためのバックアップ用のバッテリを備えた構成が一般的であった。また、揮発性メモリと比較してメモリアクセス速度が遅い不揮発性メモリは揮発性メモリが保持しているデータのバックアップ用として使用するのが一般的であった（例えば、特許文献１）。

特開平８−１８５２０８号公報

バックアップ用のバッテリを備えた構成の場合、バッテリの消耗および劣化を定期的に確認し、必要に応じて新しいバッテリに交換する必要があり、バッテリの費用および保守作業が必要である。また、バッテリに不具合が発生した場合にはデータを消失してしまう。そのため、バッテリレス化、すなわちバックアップ用のバッテリを必要としない構成を実現しつつデータの消失も防止できるＣＰＵユニットの実現が望まれている。ＣＰＵユニットのメモリは、書き込み速度、容量、信頼性等を考慮する必要がある。不揮発性メモリを使用することによりＣＰＵユニットのバッテリレス化を実現することは可能であるが、ＣＰＵユニットで使用可能な不揮発性メモリ、すなわちＣＰＵユニットのメモリに要求されるスペックを満たす不揮発性メモリは現時点では高価である。そのため、バッテリレスユニット自体が高価であり、コストの面からバッテリレスでないユニットを使っているユーザが多い。ところで、部品の価格は、市場に流通すればするほど安価となるため、現時点では高価な不揮発性メモリが将来的には安価となり、バッテリレス構成のＣＰＵユニットを低価格化で実現可能になると予想される。すなわち、将来的には、ＣＰＵユニットで使用可能な不揮発性メモリのコストが、揮発性メモリとデータバックアップ用のバッテリを組み合わせて使用する場合のコストよりも低くなることが予想される。

本発明は、上記に鑑みてなされたものであって、将来的にバッテリレス構成に変更することが可能なプログラマブルロジックコントローラを得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、不揮発性の記憶装置が接続されているか否かを判別し、不揮発性の記憶装置が接続されている場合は不揮発性の記憶装置に格納されているデータをデバイス値またはパラメータ値として使用して制御対象機器の制御を開始する。

本発明にかかるプログラマブルロジックコントローラは、データのバックアップ用のバッテリを備えた構成からバッテリレスの構成に変更することができる、という効果を奏する。

本発明の実施の形態１にかかるユニットを備えたＰＬＣの構成例を示す図 実施の形態１にかかるＣＰＵユニットの構成例を示す図 実施の形態１にかかるＣＰＵユニットの動作例を示すフローチャート 実施の形態１にかかるＣＰＵユニットに揮発性メモリおよび不揮発性メモリが搭載されている場合の動作例を示すフローチャート 実施の形態２にかかるＣＰＵユニットの構成例を示す図

以下に、本発明の実施の形態にかかるプログラマブルロジックコントローラ、メモリモジュールおよびプログラムを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１にかかるユニットを備えたＰＬＣの構成例を示す図である。ＰＬＣ１は、生産設備において要求される機能を実現するための各種ユニットを電気的に接続するベースユニット１０と、ベースユニット１０に接続された各種ユニットである電源ユニット１１、ＣＰＵユニット１２、入力ユニット１３、出力ユニット１４およびネットワークユニット１５とを備える。１つのベースユニットに対して同じ種類のユニットが複数接続される場合もある。なお、図１に示した各種ユニットは一例である。

図２は、実施の形態１にかかるＣＰＵユニット１２の構成例を示す図である。ＣＰＵユニット１２は、制御ユニットとも称され、メモリ接続部１２０と、出力ユニット１４に接続されたアクチュエータなどの制御対象機器を制御する制御部１２１と、制御対象機器の制御動作中に制御部１２１により更新されるデータを保持するメモリ１２２と、バッテリ接続部１２３とを備える。ＣＰＵユニット１２が本発明にかかるユニットである。なお、メモリ１２２が保持するデータはデバイス値およびパラメータ値である。

メモリ接続部１２０は、メモリ１２２とは異なるメモリをＣＰＵユニット１２に搭載するために設けられている。メモリ接続部１２０としては、基板上に設けられたランドが例示できる。制御部１２１は、小容量の演算用内部メモリを備えたプロセッサである情報処理装置がＰＬＣのシーケンスプログラムを実行することにより実現される。メモリ１２２は、揮発性メモリであり、制御部１２１が制御対象機器の制御動作で使用するデータを保持する。ただし、将来的には、メモリ１２２で保持しているデバイス値およびパラメータといったデータをメモリ接続部１２０に接続された不揮発性メモリが保持する構成とすることを想定している。すなわち、メモリ接続部１２０を介して制御部１２１に接続された不揮発性メモリがデバイス値およびパラメータといったデータを保持するようにして、メモリ１２２のバックアップ用のバッテリを必要としないバッテリレス構成とすることを想定している。メモリ接続部１２０に不揮発性メモリが接続されている場合、メモリ１２２のバックアップ用のバッテリに加えて、メモリ１２２も取り外した構成のＣＰＵユニット１２としてもよい。揮発性メモリは揮発性の記憶装置であり不揮発性メモリは不揮発性の記憶装置である。

バッテリ接続部１２３は、メモリ１２２が保持しているデータのバックアップ用のバッテリを接続するための機構でありコネクタなどで構成される。なお、データバックアップ用のバッテリと同様にメモリ１２２についてもＣＰＵユニット１２から着脱可能な構成としてもよい。すなわち、制御部１２１およびメモリ１２２がそれぞれ異なる基板に実装され、コネクタ等の接続機構を介して制御部１２１とメモリ１２２とが接続される構成としてもよい。

制御部１２１は、接続されているメモリの種別、すなわちＣＰＵユニット１２に実装されているメモリの種別を判別する接続判定部１２４を含む。接続判定部１２４は、揮発性メモリであるメモリ１２２が接続されているか否か、および、メモリ接続部１２０を介して不揮発性メモリが接続されているか否かを判別する。

図３は、実施の形態１にかかるＣＰＵユニット１２の動作例を示すフローチャートであり、具体的には、制御部１２１が制御対象機器のシーケンス制御を開始する際に実行する動作の動作例を示している。以下の説明において、制御動作とは、シーケンス制御により制御対象機器を制御する動作をいう。

ＣＰＵユニット１２の制御部１２１は、図２では記載を省略している操作スイッチ等の操作を作業者が行うことにより制御動作の開始が指示されると図３に示した処理を実行する。

制御部１２１は、制御動作の開始指示を検出すると、メモリ接続部１２０へのメモリの接続を確認し（ステップＳ１１）、不揮発性メモリが接続され、かつ揮発性メモリが接続されていない場合（ステップＳ１２：Ｙｅｓ、ステップＳ１５：Ｎｏ）、不揮発性メモリで保持されているデータを使用したシーケンス制御を開始する（ステップＳ１７）。不揮発性メモリが接続されている場合とは、メモリ接続部１２０に不揮発性メモリが接続されている場合をいう。揮発性メモリが接続されている状態とは、メモリ１２２が搭載されている状態をいう。また、制御部１２１は、不揮発性メモリが接続され、かつ揮発性メモリも接続されている場合（ステップＳ１２：Ｙｅｓ、ステップＳ１５：Ｙｅｓ）、揮発性メモリで保持されているデータを破棄するクリア処理を実行する（ステップＳ１６）。具体的には、制御部１２１は、揮発性メモリであるメモリ１２２をゼロクリアすることにより、保持されているデータを破棄する。制御部１２１は、揮発性メモリで保持されているデータの破棄が終了すると、不揮発性メモリで保持されているデータを使用したシーケンス制御を開始する（ステップＳ１７）。

なお、制御部１２１は、揮発性メモリおよび不揮発性メモリの双方が接続されている場合、シーケンス制御の開始時は不揮発性メモリで保持されているデータを使用するが、その後に更新した後のデータについては揮発性メモリおよび不揮発性メモリの双方に格納する。すなわち、制御部１２１は、シーケンス制御を開始するとき、まず、不揮発性メモリから、機器の制御で使用するデバイス値およびパラメータ値といったデータを読み出し、読み出したデータを揮発性メモリに書き込む。次に、制御部１２１は、揮発性メモリが保持しているデータを使用してシーケンス制御を行い、揮発性メモリが保持しているデータを適宜更新する。揮発性メモリおよび不揮発性メモリの双方が接続されている場合の制御部１２１の動作については別途説明する。

制御部１２１は、不揮発性メモリが接続されておらず、かつ揮発性メモリが接続されている場合（ステップＳ１２：Ｎｏ、ステップＳ１３：Ｙｅｓ）、揮発性メモリで保持されているデータまたは初期値を使用したシーケンス制御を開始する（ステップＳ１４）。初期値を使用する場合としては、揮発性メモリ内にデータが保持されていない場合が考えられる。デバイス値およびパラメータ値の初期値は、例えば制御部１２１の動作プログラムに記述しておく。

また、制御部１２１は、不揮発性メモリが接続されておらず、かつ揮発性メモリも接続されていない場合（ステップＳ１２：Ｎｏ、ステップＳ１３：Ｎｏ）、シーケンス制御を開始せずに動作を終了する。

図３に示した処理のうち、ステップＳ１１からＳ１３およびＳ１５の処理は接続判定部１２４が実行する。接続されているメモリの種類を接続判定部１２４が判断する方法としては、メモリに印加される電圧から判断する方法が考えられる。不揮発性メモリと揮発性メモリの動作電圧が異なる場合、電圧に基づいてメモリの種別を判別することが可能である。動作電圧が同一の場合にはプルアップ抵抗またはプルダウン抵抗を従来の回路に追加し、抵抗分割によって電圧値を変更する構成とする事でメモリの種別を判別できるようにする。また、メモリの特定の領域に種別を示す情報を書き込んでおき、その情報を読み出すことにより判断する方法も考えられる。

図３に示した動作は、ＣＰＵユニット１２が起動した後、すなわち、ＰＬＣ１の電源が投入され、ＣＰＵユニット１２への電源供給が開始された後の最初のシーケンス制御開始時に行うようにしてもよいし、ＣＰＵユニット１２が起動した後の最初のシーケンス制御開始時に限定することなく、シーケンス制御を開始する際には必ず行うようにしてもよい。また、図３に示した動作をＣＰＵユニット１２が起動した後の最初のシーケンス制御開始時に限定して行う構成とする場合、制御部１２１は、ＣＰＵユニット１２が起動してから最初のシーケンス制御を開始するまでの間にステップＳ１１からＳ１３，Ｓ１５，Ｓ１６を予め実行してメモリの接続状態を確認しておくようにしてもよい。すなわち、制御部１２１は、ＣＰＵユニット１２が起動すると自動的にステップＳ１１からＳ１３，Ｓ１５，Ｓ１６を実行するようにしてもよい。

近年、不揮発性メモリの性能向上に伴いアクセス速度も高速化してきており、これまでは揮発性メモリが使用されていた、生産設備等のシーケンス制御において、不揮発性メモリを使用してデータを保持することも検討されてきている。磁気抵抗メモリとも呼ばれるＭＲＡＭ（Magnetoresistive Random Access Memory）は、ＤＲＡＭ（Dynamic Random Access Memory）およびＳＲＡＭ（Static Random Access Memory）といった揮発性メモリと同等のメモリアクセス性能を有する不揮発性メモリである。ＭＲＡＭまたはこれと同等の性能を有する不揮発性メモリをメモリ接続部１２０に接続する場合、揮発性メモリであるメモリ１２２およびデータバックアップ用のバッテリは不要となる。また、仮に、ＭＲＡＭまたはこれと同等の性能を有する不揮発性メモリをメモリ接続部１２０に接続し、かつメモリ１２２をそのまま残しておいた場合、すなわち、ＭＲＡＭおよびメモリ１２２の双方が搭載された状態になったとしても、メモリ１２２のデータバックアップ用のバッテリは不要となる。すなわち、ＭＲＡＭまたはこれと同等の性能を有する不揮発性メモリがメモリ接続部１２０に接続されている場合、制御部１２１は制御対象機器の制御で使用するデータを不揮発性メモリに書き込むため、データバックアップ用のバッテリをＣＰＵユニット１２から取り外してバッテリレス構成とすることができる。また、ＭＲＡＭと同等のメモリアクセス性能を有する不揮発性メモリとして、抵抗変化型メモリ（ＲｅＲＡＭ：Resistive Random Access Memory）および強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）が存在する。これらをメモリ接続部１２０に接続する不揮発性メモリとして使用してもよい。

なお、メモリ接続部１２０に不揮発性メモリを取り付ける前に、揮発性メモリ１２２に加え「容量の少ない不揮発性メモリ」を搭載していてもよい。すなわち、図３のステップＳ１７では、「容量の少ない不揮発性メモリ」が保持しているデータおよび取り付けた不揮発性メモリが保持しているデータの両方をパラメータまたはデバイス値として使用して制御を開始してもよい。

図４は、実施の形態１にかかるＣＰＵユニット１２の動作例を示すフローチャートであり、具体的には、ＣＰＵユニット１２に揮発性メモリおよび不揮発性メモリの双方が搭載されている場合、すなわち図３のステップＳ１５でＹｅｓとなった場合、の制御部１２１の動作例を示している。ここで、制御部１２１は、揮発性メモリおよび不揮発性メモリの双方が接続されている場合、シーケンス制御を開始する際には不揮発性メモリで保持されているデータを使用し、シーケンス制御を開始後はデータを揮発性メモリに格納する。揮発性メモリに格納されたデータは制御部１２１が制御対象機器を制御するごとに更新される。図４に示した動作は、シーケンス制御を開始する際に使用する不揮発性メモリ内のデータを最新の状態に更新し、シーケンス制御の開始時に最新のデータを使用できるようにすることを目的として実行する動作である。

ＣＰＵユニット１２の制御部１２１は、図３に示した動作を実行して揮発性メモリおよび不揮発性メモリの双方が接続されていると判断して制御動作すなわちシーケンス制御を開始した後、不揮発性メモリが保持しているデータの更新タイミングか否かを確認する（ステップＳ２１）。制御部１２１は、データの更新タイミングか否かを、シーケンスプログラムを解析することにより判断する。すなわち、制御部１２１は、実行しているシーケンスプログラム中に不揮発性メモリ内のデータの更新を指示する指令が記述されているか否かを確認し、データの更新指令を検出した場合はデータの更新タイミングと判断する。制御部１２１は、不揮発性メモリ内のデータの更新タイミングと判断した場合（ステップＳ２１：Ｙｅｓ）、不揮発性メモリ内のデータを更新する（ステップＳ２４）。具体的には、制御部１２１は、揮発性メモリが保持しているデータを読み出し、読み出したデータを不揮発性メモリに書き込む。これ以降の不揮発性メモリ内のデータの更新でも同様に、制御部１２１は、揮発性メモリが保持しているデータを読み出し、読み出したデータを不揮発性メモリに書き込む。ステップＳ２４の処理を実行した後はステップＳ２１に戻って処理を継続する。また、不揮発性メモリ内のデータの更新が、シーケンス制御の開始前、或いは終了後に行うよう指示されている場合にも、指示に従ってデータを更新する。

制御部１２１は、不揮発性メモリ内のデータの更新タイミングではないと判断した場合（ステップＳ２１：Ｎｏ）、制御動作の停止操作が行われたか否か、すなわち、作業者がスイッチ等を使用してシーケンス制御を停止させる操作を行ったか否かを確認する（ステップＳ２２）。制御部１２１は、入力ユニット１３から受け取った入力信号を解析することにより該当する操作が行われたか否かを確認する。制御動作の停止操作が行われた場合（ステップＳ２２：Ｙｅｓ）、制御部１２１は、不揮発性メモリ内のデータを更新し（ステップＳ２５）、制御動作を停止する（ステップＳ２６）。なお、生産設備に取り付けられたセンサ等が危険を検知して緊急停止する場合も、制御部１２１はステップＳ２５およびＳ２６処理を実行する。すなわち、制御部１２１は、不揮発性メモリ内のデータの更新および制御動作の緊急停止を実施する。

制御部１２１は、ステップＳ２６を実行して制御動作を停止した後、制御動作の開始操作が行われたか否か、すなわち、作業者がスイッチ等を使用してシーケンス制御を開始させる操作を行ったか否かを確認する（ステップＳ２７）。制御動作の開始操作が行われた場合（ステップＳ２７：Ｙｅｓ）、制御部１２１は、シーケンス制御を開始するとともに、ステップＳ２１に戻って処理を継続する。このとき、制御部１２１は、図３に示した動作を実行してメモリの接続状態を確認してからシーケンス制御を開始するようにしてもよい。制御動作の開始操作が行われていない場合（ステップＳ２７：Ｎｏ）、制御部１２１は、電源遮断操作が行われたか否か、すなわち、作業者がスイッチ等を使用して電源ユニット１１から他のユニットへの電源供給を停止させる操作を行ったか否かを確認する（ステップＳ２８）。電源遮断操作が行われていない場合（ステップＳ２８：Ｎｏ）、制御部１２１は、ステップＳ２７に戻って処理を継続する。電源遮断操作が行われた場合（ステップＳ２８：Ｙｅｓ）、制御部１２１は、電源を遮断して処理を終了する（ステップＳ３０）。

また、制御動作の停止操作が行われていない場合（ステップＳ２２：Ｎｏ）、制御部１２１は、電源遮断操作が行われたか否かを確認する（ステップＳ２３）。電源遮断操作が行われていない場合（ステップＳ２３：Ｎｏ）、制御部１２１は、ステップＳ２１に戻って処理を継続する。電源遮断操作が行われた場合（ステップＳ２３：Ｙｅｓ）、制御部１２１は、不揮発性メモリ内のデータを更新し（ステップＳ２９）、電源を遮断して処理を終了する（ステップＳ３０）。

図４に示したように、制御部１２１は、シーケンス制御を行っている状態では、不揮発性メモリ内のデータの更新タイミングとなった場合、制御動作の停止を指示する操作が行われた場合、および電源を遮断する操作が行われた場合、不揮発性メモリ内のデータを更新する。これにより、揮発性メモリおよび不揮発性メモリの双方が最新のデータを保持した状態とすることができ、制御部１２１は、不揮発性メモリで保持されている最新のデータを使用して制御動作を開始することができる。したがって、揮発性メモリが保持しているデータをバックアップするためのバッテリが不要となる。

以上のように、本実施の形態にかかるＣＰＵユニット１２の制御部１２１は、不揮発性メモリが接続されているか否かを判断する接続判定部１２４を備え、不揮発性メモリが接続されている場合には不揮発性メモリが保持しているデータを使用して制御動作を行うこととした。また、制御部１２１は、不揮発性メモリおよび揮発性メモリの双方が接続されている場合、制御動作の開始時には不揮発性メモリが保持しているデータを使用し、制御動作を開始した後は、揮発性メモリが保持しているデータと不揮発性メモリが保持しているデータが同じとなるように、不揮発性メモリ内のデータを更新する。さらに、制御部１２１は、制御動作の停止時および電源遮断時にも不揮発性メモリ内のデータを更新する。これにより、制御部１２１は、不揮発性メモリに格納されている最新のデータを使用したシーケンス制御が可能となり、揮発性メモリを備えていたとしてもデータバックアップ用のバッテリを搭載する必要が無くなる。そのため、データバックアップ用のバッテリを削減した構成のＰＬＣを実現することが可能となる。

また、本実施の形態にかかるＣＰＵユニット１２によれば、メモリのコスト変動に合わせて使用するメモリの種別を変更することができる。例えば、ある時点では高速なメモリアクセスが実現された不揮発性メモリを使用する構成とした場合のコストが、揮発性メモリを使用しかつデータバックアップ用のバッテリを使用する構成とした場合のコストよりも大きい場合でも、時間の経過とともに両者のコストが逆転することが考えられる。このような場合に、まず、揮発性メモリとバッテリを組み合わせてＣＰＵユニット１２を実現し、その後、不揮発性メモリの低価格化が進んだ時点で、揮発性メモリとバッテリを不揮発性メモリに置き換えることが可能である。メモリ接続部１２０に不揮発性メモリを接続するだけでよく、制御部１２１として動作するためのプログラムを修正する必要はない。したがって、初期状態ではバッテリレス構成のＣＰＵユニットを導入していないユーザでも、ＣＰＵユニットの実現に必要なスペックの不揮発性メモリ低価格化が進んだ時点で不揮発性メモリの使用に切り替え、バッテリレス構成のＣＰＵユニットを低コストで実現できる。別の表現を用いれば、ＰＬＣを導入する時点では高価なためバッテリレス構成のＣＰＵユニットの導入を見送っているユーザが、将来的にコストが下がってきたときに、低コストでバッテリレス構成のＣＰＵユニットに変更することが可能となる。

なお、本実施の形態では、ＣＰＵユニット１２がメモリ接続部１２０および接続判定部１２４を備えている構成のＰＬＣ１について説明を行ったが、メモリ接続部１２０および接続判定部１２４の一方、または両方をＣＰＵユニット１２の外部に備えるようにしてもよい。「ＣＰＵユニットの外部」としては、ＰＬＣ１を構成している、ＣＰＵユニット１２以外のユニットおよびベースユニット１０が該当する。

実施の形態２．
実施の形態１では、ＣＰＵユニット１２の制御部１２１が接続判定部１２４を予め有している構成について説明したが、ＣＰＵユニット１２をこの構成に限定するものではない。メモリ接続部１２０に不揮発性メモリを接続する前の状態では制御部１２１が接続判定部１２４を有していなくてもよい。

実施の形態１で説明したように、制御部１２１は、プロセッサがＰＬＣのシーケンスプログラムを実行することにより実現される。そのため、初期状態では、接続判定部１２４として動作するためのプログラムを含まない構成のシーケンスプログラムをプロセッサが実行するようにして、メモリ接続部１２０に不揮発性メモリを接続する必要性が生じた場合にシーケンスプログラムを更新するようにしてもよい。すなわち、メモリ接続部１２０に不揮発性メモリを接続してＣＰＵユニット１２のバッテリレス化を実現する際に、ＣＰＵユニット１２の図示を省略したプロセッサが実行するシーケンスプログラムを接続判定部１２４として動作するためのプログラムを含んだ構成のシーケンスプログラムに書き換えるようにしてもよい。

このように、制御部１２１を実現するためのシーケンスプログラムを必要なタイミング、すなわち、メモリ接続部１２０に不揮発性メモリを接続してバッテリレス化を実現するタイミングで書き換え、接続判定部１２４を有する制御部１２１を実現するようにしてもよい。

実施の形態３．
図５は、実施の形態３にかかるＣＰＵユニットの構成例を示す図である。実施の形態１，２で説明したＣＰＵユニット１２は、メモリ接続部１２０を有し、ＣＰＵユニット１２に不揮発性メモリを搭載することによりバッテリレス化を実現する構成とした。これに対して、本実施の形態にかかるＣＰＵユニット１２ａは、不揮発性メモリが搭載されたメモリモジュールを接続可能な構成としている。図５に示したように、ＣＰＵユニット１２ａは、制御部１２１、メモリ１２２、バッテリ接続部１２３およびメモリモジュール接続部１２５を備える。制御部１２１、メモリ１２２およびバッテリ接続部１２３は、上述した実施の形態１にかかるＣＰＵユニット１２の制御部１２１、メモリ１２２およびバッテリ接続部１２３と同じものである。すなわち、ＣＰＵユニット１２ａは、実施の形態１にかかるＣＰＵユニット１２のメモリ接続部１２０をメモリモジュール接続部１２５に置き換えたものである。メモリモジュール接続部１２５には、メモリモジュール２０が接続される。

メモリモジュール２０は、ＣＰＵユニット１２ａを接続するためのＣＰＵユニット接続部１２６と、不揮発性メモリであるメモリ１２７とを備える。ＣＰＵユニット１２ａのメモリモジュール接続部１２５およびメモリモジュール２０のＣＰＵユニット接続部１２６は、ＣＰＵユニット１２ａに搭載されている制御部１２１とメモリモジュール２０に搭載されているメモリ１２７とを電気的に接続するためのコネクタである。

本実施の形態にかかるＣＰＵユニット１２ａは、メモリモジュール２０を接続することによりバッテリレス化を実現できる。また。ＣＰＵユニット１２ａのバッテリレス化を実現するための不揮発性メモリであるメモリ１２７の取り付けが容易となり作業性が向上する。

実施の形態４．
実施の形態３では、ＣＰＵユニット１２ａの制御部１２１が接続判定部１２４を予め有している構成について説明したが、ＣＰＵユニット１２ａをこの構成に限定するものではない。メモリモジュール接続部１２５にメモリモジュール２０を接続する前の状態では制御部１２１が接続判定部１２４を有していなくてもよい。

すなわち、上述した実施の形態２と同様に、初期状態では、接続判定部１２４として動作するためのプログラムを含まない構成のシーケンスプログラムをプロセッサが実行するようにして、メモリモジュール接続部１２５にメモリモジュール２０を接続する必要性が生じた場合にシーケンスプログラムを更新するようにしてもよい。この場合、メモリモジュール接続部１２５にメモリモジュール２０を接続してＣＰＵユニット１２ａのバッテリレス化を実現する際に、ＣＰＵユニット１２ａの図示を省略したプロセッサが実行するシーケンスプログラムを接続判定部１２４として動作するためのプログラムを含んだ構成のシーケンスプログラムに書き換えればよい。

このように、制御部１２１を実現するためのシーケンスプログラムを必要なタイミング、すなわち、メモリ接続部１２０に不揮発性メモリを接続してバッテリレス化を実現するタイミングで書き換え、接続判定部１２４を有する制御部１２１を実現するようにしてもよい。

実施の形態１から４では、ＣＰＵユニット１２，１２ａの制御部１２１が、接続されているメモリの種類を判別することとしたが、制御部１２１に接続されているメモリの種類を判別する構成要素を別途設けるようにしてもよい。制御部１２１に接続されているメモリの種類を判別する構成要素はＣＰＵユニット１２，１２ａ以外のユニットに設けられていてもよい。

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１ プログラマブルロジックコントローラ（ＰＬＣ）、１０ ベースユニット、１１ 電源ユニット、１２，１２ａ ＣＰＵユニット、１３ 入力ユニット、１４ 出力ユニット、１５ ネットワークユニット、２０ メモリモジュール、１２０ メモリ接続部、１２１ 制御部、１２２，１２７ メモリ、１２３ バッテリ接続部、１２４ 接続判定部、１２５ メモリモジュール接続部、１２６ ＣＰＵユニット接続部。

上述した課題を解決し、目的を達成するために、本発明にかかるプログラマブルロジックコントローラは、揮発性の記憶装置もしくは不揮発性の記憶装置のうちいずれか一方、または、前記揮発性の記憶装置および前記不揮発性の記憶装置の両方が接続されているか否かを判別し、不揮発性の記憶装置と前記揮発性の記憶装置のうち接続された記憶装置に応じて、制御対象機器を制御するためのデバイス値またはパラメータ値を読み出す記憶装置を変更する。

上述した課題を解決し、目的を達成するために、本発明にかかるプログラマブルロジックコントローラは、揮発性の記憶装置が保持しているデータのバックアップ用のバッテリを接続するためのバッテリ接続部を有する。また、プログラマブルロジックコントローラは、前記揮発性の記憶装置もしくは不揮発性の記憶装置のうちいずれか一方、または、前記揮発性の記憶装置および前記不揮発性の記憶装置の両方が接続されているか否かを判別し、不揮発性の記憶装置と前記揮発性の記憶装置のうち接続された記憶装置に応じて、制御対象機器を制御するためのデバイス値またはパラメータ値を読み出す記憶装置を変更する。また、プログラマブルロジックコントローラは、変更後の記憶装置で記憶されている前記デバイス値または前記パラメータ値を使用して制御対象機器を制御する。

メモリ接続部１２０は、メモリ１２２とは異なるメモリをＣＰＵユニット１２に搭載するために設けられている。メモリ接続部１２０としては、基板上に設けられたランドが例示できる。制御部１２１は、小容量の演算用内部メモリを備えたプロセッサである情報処理装置がＰＬＣのシーケンスプログラムを実行することにより実現される。メモリ１２２は、揮発性メモリであり、制御部１２１が制御対象機器の制御動作で使用するデータを保持する。ただし、将来的には、メモリ１２２で保持しているデバイス値およびパラメータ値といったデータをメモリ接続部１２０に接続された不揮発性メモリが保持する構成とすることを想定している。すなわち、メモリ接続部１２０を介して制御部１２１に接続された不揮発性メモリがデバイス値およびパラメータ値といったデータを保持するようにして、メモリ１２２のバックアップ用のバッテリを必要としないバッテリレス構成とすることを想定している。メモリ接続部１２０に不揮発性メモリが接続されている場合、メモリ１２２のバックアップ用のバッテリに加えて、メモリ１２２も取り外した構成のＣＰＵユニット１２としてもよい。揮発性メモリは揮発性の記憶装置であり不揮発性メモリは不揮発性の記憶装置である。

なお、メモリ接続部１２０に不揮発性メモリを取り付ける前に、揮発性メモリであるメモリ１２２に加え「容量の少ない不揮発性メモリ」を搭載していてもよい。すなわち、図３のステップＳ１７では、「容量の少ない不揮発性メモリ」が保持しているデータおよび取り付けた不揮発性メモリが保持しているデータの両方をパラメータ値またはデバイス値として使用して制御を開始してもよい。

このように、制御部１２１を実現するためのシーケンスプログラムを必要なタイミング、すなわち、メモリモジュール接続部１２５にメモリモジュール２０を接続してバッテリレス化を実現するタイミングで書き換え、接続判定部１２４を有する制御部１２１を実現するようにしてもよい。

Claims (8)

1. 不揮発性の記憶装置が接続されているか否かを判別する接続判定部、
   を備え、
   前記不揮発性の記憶装置が接続されている場合は前記不揮発性の記憶装置に格納されているデータをデバイス値またはパラメータ値として使用して制御対象機器の制御を開始する、
   ことを特徴とするプログラマブルロジックコントローラ。
2. 揮発性の記憶装置がさらに接続され、前記制御を開始する前に前記揮発性の記憶装置が保持しているデータをクリア処理する、
   ことを特徴とする請求項１に記載のプログラマブルロジックコントローラ。
3. 前記クリア処理を実行後、さらに、前記不揮発性の記憶装置が保持している前記データを前記揮発性の記憶装置に書き込み、前記揮発性の記憶装置が保持している前記データを更新しながら前記制御対象機器の制御を行う、
   ことを特徴とする請求項２に記載のプログラマブルロジックコントローラ。
4. 前記制御を実行している場合、予め決められたタイミングになると前記揮発性の記憶装置が保持している前記データを前記不揮発性の記憶装置に書き込む処理、または、前記制御の停止を指示する操作が行われると前記揮発性の記憶装置が保持している前記データを前記不揮発性の記憶装置に書き込む処理、または、電源を遮断する操作が行われると前記揮発性の記憶装置が保持している前記データを前記不揮発性の記憶装置に書き込む処理の少なくともいずれか一つを行う、
   ことを特徴とする請求項３に記載のプログラマブルロジックコントローラ。
5. 前記不揮発性の記憶装置を含んで構成されたメモリモジュールを着脱可能なメモリモジュール接続部、
   を備えることを特徴とする請求項１から４のいずれか一つに記載のプログラマブルロジックコントローラ。
6. 前記不揮発性の記憶装置を磁気抵抗メモリ、抵抗変化型メモリまたは強誘電体メモリとする、
   ことを特徴とする請求項１から５のいずれか一つに記載のプログラマブルロジックコントローラ。
7. プログラマブルロジックコントローラを構成する、制御対象機器の制御を行うユニットで使用可能な不揮発性メモリが搭載され、
   前記不揮発性メモリと前記ユニットとを電気的に接続するための接続部、
   を備え、
   前記不揮発性メモリに前記ユニットが制御を開始する際に使用するデバイス値またはパラメータ値が格納されることを特徴とするメモリモジュール。
8. プログラマブルロジックコントローラを構成する、制御対象機器の制御を行うユニットで実行されるプログラムであって、
   前記制御対象機器の制御で使用するデータが格納される不揮発性の記憶装置が前記ユニットに接続されているか否かを判別する処理を情報処理装置に実行させる、
   ことを特徴とするプログラム。

Images