JPH0535366A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH0535366A
JPH0535366A JP3017723A JP1772391A JPH0535366A JP H0535366 A JPH0535366 A JP H0535366A JP 3017723 A JP3017723 A JP 3017723A JP 1772391 A JP1772391 A JP 1772391A JP H0535366 A JPH0535366 A JP H0535366A
Authority
JP
Japan
Prior art keywords
volatile storage
instruction
cpu
storage unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3017723A
Other languages
English (en)
Inventor
Kazuya Okabe
和也 岡部
Masami Mori
正実 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3017723A priority Critical patent/JPH0535366A/ja
Publication of JPH0535366A publication Critical patent/JPH0535366A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 初期化処理命令の変更等を行う場合に、不揮
発性記憶手段の物理的交換による装置の稼働停止を回避
することができる情報処理装置を提供する。 【構成】 初期化処理命令の変更等のために不揮発性記
憶部3が使用できない場合には、不揮発性記憶有効/無
効判断部7はCPU制御部6に対して処理停止を要請
し、CPU制御部6はCPU1に対して停止命令を供給
する。次に外部記憶装置9から命令書き込み部8を介し
て揮発性記憶部4に所望の命令を書き込み、書き込み終
了後CPU制御部6は、CPU1を起動させる。CPU
1は揮発性記憶部4から前記書き込んだ所望の命令を読
出して所望の初期化処理を実行する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、記憶部などに格納さ
れている命令をCPUが読み出して演算する情報処理装
置に係り、特に電源投入直後及びリセット解除直後にお
ける初期化処理におけるCPU制御方法を改良したこと
に関する。
【0002】
【従来の技術】従来、情報化社会が進展し、情報処理シ
ステムが社会生活のあらゆる分野に利用されるようにな
ってきて、高信頼性及び効率的なシステムに対する要求
がますます強くなってきている。
【0003】例えば、情報処理システムを支える情報処
理装置のCPUが処理するべき命令などは、処理の効率
化や、多様な処理に対する柔軟な対応のために、逐次変
更される可能性を有するものと考えられる。したがっ
て、CPUが処理すべき命令は、一般的には記憶部、特
に不揮発性のROM、磁気ディスクなどから構成される
記憶手段に記憶させることが多いと考えられる。
【0004】次に一般的な情報処理装置の構成を図2に
示している。電源投入直後及びリセット解除の後、初期
化を行うために記憶制御部2は、メモリバス10を介し
て読出し専用不揮発性記憶部3(例えば、ROM)に対
して実行すべき命令の読出し要請を行い、不揮発性記憶
部3から読み出された命令は、メモリバス10を介して
記憶制御部2に供給され、次にシステムバス5を介して
CPU1に供給されて演算後、システムバス5を介して
入出力部11に供給されるなどが行われる。
【0005】一般に初期化のプログラムなどは、揮発性
のRAMなどに格納することはなく、不揮発性のROM
に格納している。
【0006】また電源投入直後及びリセット解除直後に
実行すべき初期化用の命令を変更する場合には、不揮発
性記憶部3を交換して、新しい命令を格納している不揮
発性記憶部3を装着することによって、CPU1は新し
く変更された命令を実行できるようにしていた。
【0007】
【発明が解決しようとする課題】しかしながら、以上で
説明した従来の情報処理装置においては、例えば初期化
を行うために、電源投入直後及びリセット解除直後に実
行すべき命令が、不揮発性記憶部に格納されているため
に、命令の新たな変更の必要性があった場合には、不揮
発性記憶部を交換する必要がある。つまり不揮発性記憶
部は、一般的に装置に接続した状態で記憶内容を書き換
えることは困難であるため、交換することになり、この
場合には手間がかかり、交換する間は情報処理装置を停
止させる必要があり、稼働効率を低下させるという問題
があった。したがって電源投入直後及びリセット解除直
後に実行すべき初期化命令などを変更する場合に、物理
的に交換するのではなく、また稼働を停止させない方法
が望まれていた。
【0008】この発明は、以上の課題に鑑み為されたも
のであり、その目的とするところは、初期化処理命令の
変更等を行う場合に、不揮発性記憶手段の物理的交換に
よる装置の稼働停止を回避することができる情報処理装
置を提供することである。
【0009】
【課題を解決するための手段】この発明は、以上の目的
を達成するために、電源投入直後及びリセット解除直後
における初期化処理におけるCPU制御方法を改良し
た。
【0010】つまり、CPUが処理すべき所望の処理命
令を格納した読出し専用不揮発性記憶部(例えばRO
M)を有して、この処理命令に基づき処理を行う情報処
理装置において、外部から供給された所望の命令を揮発
的に格納、又は読み出す揮発性記憶部(RAM)と、不
揮発性記憶部に対する有効/無効制御信号を外部から供
給し、不揮発性記憶部の装着の有無を確認し、前記有効
/無効制御信号の状態と不揮発性記憶部の装着の有無に
よって、前記不揮発性記憶部又は前記揮発性記憶部のど
ちらか一方を選択する選択手段を有して、選択手段によ
って選択された前記記憶部に格納されている所望の命令
によって初期化処理を実行することを特徴とする。
【0011】
【作用】この発明によれば、外部から供給された所望の
命令を揮発的に格納、又は読み出す揮発性記憶手段と、
不揮発性記憶部に対する有効/無効制御信号を外部から
供給し、不揮発性記憶部の装着の有無を確認し、前記有
効/無効制御信号の状態と不揮発性記憶部の装着の有無
によって、前記不揮発性記憶部又は前記揮発性記憶部の
どちらか一方を選択する選択手段を有して、選択手段に
よって選択された前記記憶部に格納されている所望の命
令によって初期化処理を実行する。つまり前記有効/無
効制御信号が有効信号で不揮発性記憶部が装着されてい
る時は、不揮発性記憶部を選択し、前記有効/無効制御
信号が有効信号で不揮発性記憶部が装着されていない時
は、揮発性記憶部を選択し、前記有効/無効制御信号が
無効信号の時は、不揮発性記憶部の装着の有無に関係な
く、揮発性記憶部を選択する。
【0012】このように動作することによって例えば通
常において不揮発性記憶部に処理すべき命令が格納され
ていて、その初期化命令に変更を要する場合あるいは他
の初期化動作を行いたい場合に、従来不揮発性記憶部を
交換していたが、この発明の場合は、前記選択手段によ
って選択される揮発性記憶手段に記憶される命令を実行
することができるので、交換する手間をなくすことがで
き、また交換による装置の稼働停止を回避することがで
きるので、稼働率を改善することができる。
【0013】
【実施例】次にこの発明に係る情報処理装置の好適な一
実施例を図面を用いて説明する。図1は実施例に係る情
報処理装置の構成を示すものであり、基本的には一般的
なコンピュータシステムの構成に加え、この発明に関わ
る特有の構成によって実現することができる。
【0014】情報処理装置は、CPU1と記憶制御部2
とROMなどで構成される不揮発性記憶部3とRAMな
どで構成される揮発性記憶部4と入出力部11と不揮発
性記憶有効/無効判断部7と命令書き込み部8で構成さ
れる。またCPU1と記憶制御部2と入出力部11はシ
ステムバス5によって接続され、記憶制御部2と不揮発
性記憶部3と揮発性記憶部4はメモリバス10で接続さ
れている。
【0015】また記憶制御部2は、アドレス変換部分2
1を有する。CPU制御部6は、CPU停止起動制御部
分61と不揮発性記憶認識部分62を有する。命令書き
込み部4は、外部記憶装置9から所望の命令が供給でき
るように接続されている。
【0016】従来に係る部分は、CPU1と不揮発性記
憶部3と入出力部11と記憶制御部2などである。
【0017】またこの実施例に特有な部分は、CPU制
御部6と不揮発性記憶有効/無効判断部7と命令書き込
み部8である。
【0018】図1を用いて、以下にこの情報処理装置の
CPU1が不揮発性記憶部3を利用する場合(1)と、
利用しない場合(2)の動作を説明する。
【0019】(1)、電源投入直後又はリセット解除直
後にCPU1に対して、不揮発性記憶部3内の命令によ
って初期化を実行させたい場合には、不揮発性記憶部3
に対する有効/無効制御信号71が供給される不揮発性
記憶有効/無効判断部7が不揮発性記憶部3の接続可否
を判断する。例えば有効/無効制御信号71が有効信号
で不揮発性記憶部3が装着されている場合は、不揮発性
記憶部3を接続可とする。前記制御信号71が有効信号
であっても、装着されていない場合には接続不可とす
る。また前記制御信号71が無効信号の時は、装着の有
無に関わらず接続不可とする。
【0020】このようにして前記制御信号71が有効信
号で、更に不揮発性記憶部3が装着されている時に記憶
制御部2とCPU制御部6内の不揮発性記憶認識部分6
2と命令書き込み部8に対して不揮発性記憶有効/無効
判断部7が有効応答を行う。この応答を供給された不揮
発性記憶認識部分62はCPU停止起動制御部分61に
対してCPU1を起動させる命令を出力させる命令を供
給する。この命令を供給されたCPU停止起動制御部分
61は、CPU1に対して起動命令を供給する。
【0021】次にCPU1は、所望の初期化処理を実行
するために記憶制御部2に対して不揮発性記憶部3内の
命令を読み出すための命令のアドレス情報を供給する。
記憶制御部2は供給された命令のアドレス情報に基づき
不揮発性記憶部3内の命令を出力させるためのアドレス
情報にアドレス変換部分21で変換して不揮発性記憶部
3に供給する。このアドレス情報を供給された不揮発性
記憶部3は、格納されている所望のアドレスの命令を読
出して再び記憶制御部2に供給する。記憶制御部2は読
み出された処理命令をCPU1に供給して、処理後シス
テムバス5を介して処理結果を例えば入出力部11など
に供給することができる。
【0022】以上のようにして、不揮発制記憶部3の所
望の命令によって初期化を実行することができる。
【0023】(2)、次に不揮発性記憶部3内の命令を
実行せず、電源投入直後及びリセット解除直後に外部の
記憶装置内の命令を揮発性記憶部4内に記憶した後に、
その命令をCPU1が実行して初期化処理をさせたい場
合の動作を説明する。まず不揮発性記憶有効/無効判断
部7に前記無効制御信号71を供給して、不揮発性記憶
部3の無効応答を記憶制御部2とCPU制御部6内の不
揮発性記憶認識部分62と命令書き込み部8に対して行
う。不揮発性記憶認識部分62は、CPU停止起動制御
部分61に対してこの応答を供給する。CPU停止起動
制御部分61は、供給された応答に基づきCPU1に対
して不揮発性記憶部3の使用不可に対応して、処理停止
命令を供給する。この停止命令を供給されたCPU1
は、処理を開始しない。
【0024】次に不揮発性記憶部3を使用せず、揮発性
記憶部4の命令によって、CPU1を実行させる場合に
は、外部記憶装置9などから出力された所望の命令は、
命令書き込み部8に供給される。命令書き込み部8は供
給された所望の命令を揮発性記憶部4に書き込む。この
書き込み終了後、この終了をCPU制御部6内のCPU
停止起動制御部分61に供給する。
【0025】書き込み終了を供給されたCPU停止起動
制御部61は、CPU1に対して処理の起動命令を供給
する。この起動命令を供給されたCPU1は、起動を開
始して、まず記憶制御部2に対して読出しのためのアド
レス情報を供給する。このアドレス情報を供給された記
憶制御部2は、供給されたアドレス情報に基づき、所望
の命令が格納されている揮発性記憶部4から命令を読み
出すためのアドレス情報に、アドレス変換部分21によ
って変換し、変換されたアドレス情報をメモリバス10
を介して揮発性記憶部4に対して供給する。
【0026】揮発性記憶部4は供給されたアドレス情報
に基づき格納されている所望の命令を読出して、メモリ
バス10を介して記憶制御部2に供給する。記憶制御部
2に供給された所望の命令は、システムバス5を介して
CPU1に供給され、処理後システムバス5を介して例
えば入出力部11に供給され、外部に出力されなどが行
われる。
【0027】以上のようにして、不揮発性記憶部3に所
望の処理すべき命令が格納されていない場合に、外部か
ら供給された所望の命令を揮発性記憶部4に書き込ん
で、格納することによって、この命令を読み出して所望
の初期化処理を行うことができる。したがって、電源投
入直後及びリセット解除直後に実行したい不揮発性記憶
部3に格納されている命令を変更する場合などに、従来
のように不揮発性記憶部3を交換することなく、揮発性
記憶部4から所望の処理命令を実行することができる。
よってプログラム等の変更時における稼働効率の低下を
させないようにすることができる。
【0028】以上の実施例においては、変更後の処理命
令を外部記憶装置9から供給して揮発性記憶部4に書き
込んだが、外部から供給することに限るものではなく、
すなわちCPU1が、実行すべき所望の命令を格納する
記憶手段に、直接的にアクセスできない場合において適
用できる。
【0029】また命令書き込み部8において、所望の命
令を書き込み後に、直接的にCPU制御部6に対して終
了を通知したが、他に間接的に通知されてもよい。
【0030】
【発明の効果】以上述べたようにこの発明によれば、揮
発的揮発性記憶手段と、選択手段を有することによっ
て、初期化処理命令を変更等したい場合に前記選択手段
によって選択される揮発性記憶手段に記憶される変更後
の命令を実行することができるので、交換する手間をな
くすことができ、また物理的交換による装置の稼働停止
を回避することができるので、稼働率を改善することが
できる。
【図面の簡単な説明】
【図1】この実施例に係る情報処理装置の機能ブロック
図である。
【図2】従来の情報処理装置の一般的な機能ブロック図
である。
【符号の説明】
1…CPU、2…記憶制御部、3…不揮発性記憶部、4
…揮発性記憶部、5…システムバス、6…CPU制御
部、7…不揮発性記憶有効/無効判断部、8…命令書き
込み部、9…外部記憶装置、10…メモリバス、11…
入出力部、21…アドレス変換部分、61…CPU停止
起動制御部分、62…不揮発性記憶認識部分。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 CPUが処理すべき所望の処理命令を格
    納した読出し専用不揮発性記憶部を有して、この処理命
    令に基づき処理を行う情報処理装置において、 外部から供給された所望の命令を揮発的に格納、又は読
    み出す揮発性記憶部と、 不揮発性記憶部に対する有効/無効制御信号を外部から
    供給し、不揮発性記憶部の装着の有無を確認し、前記有
    効/無効制御信号の状態と不揮発性記憶部の装着の有無
    によって、前記不揮発性記憶部又は前記揮発性記憶部の
    どちらか一方を選択する選択手段を有して、選択手段に
    よって選択された前記記憶部に格納されている所望の命
    令によって初期化処理を実行することを特徴とする情報
    処理装置。
JP3017723A 1991-02-08 1991-02-08 情報処理装置 Pending JPH0535366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3017723A JPH0535366A (ja) 1991-02-08 1991-02-08 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3017723A JPH0535366A (ja) 1991-02-08 1991-02-08 情報処理装置

Publications (1)

Publication Number Publication Date
JPH0535366A true JPH0535366A (ja) 1993-02-12

Family

ID=11951670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3017723A Pending JPH0535366A (ja) 1991-02-08 1991-02-08 情報処理装置

Country Status (1)

Country Link
JP (1) JPH0535366A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6351882B1 (ja) * 2017-03-21 2018-07-04 三菱電機株式会社 プログラマブルロジックコントローラおよびプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6351882B1 (ja) * 2017-03-21 2018-07-04 三菱電機株式会社 プログラマブルロジックコントローラおよびプログラム
CN109313425A (zh) * 2017-03-21 2019-02-05 三菱电机株式会社 可编程逻辑控制器、存储器模块及程序
CN109313425B (zh) * 2017-03-21 2020-11-03 三菱电机株式会社 可编程逻辑控制器

Similar Documents

Publication Publication Date Title
US6122748A (en) Control of computer system wake/sleep transitions
KR100549910B1 (ko) 플래시 메모리 디바이스, 플래시 메모리 명령어 추상화방법 및 컴퓨터 프로그램 제품
US20030145191A1 (en) Computer system and method of controlling the same
US6738887B2 (en) Method and system for concurrent updating of a microcontroller's program memory
JPH0535366A (ja) 情報処理装置
US7107407B2 (en) Arithmetic unit with reduced startup time and method of loading data
JPH03140279A (ja) 制御プログラム書換え可能なプリンタ装置
JP4334312B2 (ja) 起動時間短縮演算装置およびデータロード方法
JPH11232183A (ja) プリンタの制御情報管理装置および制御情報管理プログラムを記録した記録媒体
JP3843189B2 (ja) 光ディスクシステム制御チップおよび光ディスクシステムに使用される更新方法
JPS6329861A (ja) Ipl制御方式
JPH0496122A (ja) 情報処理装置
JPH10307749A (ja) メモリ装置
JP2009093270A (ja) コンピュータシステム及びその起動方法
JP2000347938A (ja) キャッシュメモリ制御装置およびキャッシュメモリ制御方法
JPH05298217A (ja) 情報処理装置
JPH1139214A (ja) マルチプロセッサシステムの共有メモリ制御方式
JPH05143315A (ja) フアームウエアのバージヨンアツプ方法
JPH04105110A (ja) 電源制御装置
KR930002263Y1 (ko) 표시데이타의 리쥼 처리 실행장치
JP2007114914A (ja) 記録媒体及び電子機器
TW482959B (en) Flash memory access control method of handheld personal computer
JP3008816B2 (ja) プログラマブルコントローラのシステムプログラム格納方法
JPS61148525A (ja) コンピユ−タシステム
JPH11353170A (ja) フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法