JPWO2017010311A1 - 固体撮像素子、製造方法、および電子機器 - Google Patents

固体撮像素子、製造方法、および電子機器 Download PDF

Info

Publication number
JPWO2017010311A1
JPWO2017010311A1 JP2017528383A JP2017528383A JPWO2017010311A1 JP WO2017010311 A1 JPWO2017010311 A1 JP WO2017010311A1 JP 2017528383 A JP2017528383 A JP 2017528383A JP 2017528383 A JP2017528383 A JP 2017528383A JP WO2017010311 A1 JPWO2017010311 A1 JP WO2017010311A1
Authority
JP
Japan
Prior art keywords
trench structure
semiconductor substrate
electrode
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017528383A
Other languages
English (en)
Other versions
JP6800851B2 (ja
Inventor
佐藤　尚之
尚之 佐藤
良輔 松本
良輔 松本
純平 山元
純平 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2017010311A1 publication Critical patent/JPWO2017010311A1/ja
Application granted granted Critical
Publication of JP6800851B2 publication Critical patent/JP6800851B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本開示は、固体撮像素子の各画素区画を囲むトレンチ構造と貫通電極とを効率的に併設することができるようにする固体撮像素子、製造方法、および電子機器に関する。本開示の第１の側面である固体撮像素子は、半導体基板の画素区画毎に形成されている光電変換部と、前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極とを備える。本開示は、例えば裏面照射型CMOSイメージセンサに適用できる。

Description

本開示は、固体撮像素子、製造方法、および電子機器に関し、特に、画素毎に貫通電極を設ける場合に用いて好適な固体撮像素子、製造方法、および電子機器に関する。
近年、CCDイメージセンサやCMOSイメージセンサに代表される固体撮像素子では、単位面積当たりの画素数の増加に伴って画素サイズが縮小している。このため、各画素に入射するフォトン数が少なくなって感度が低下してしまいＳ／Ｎの低下が生じて得る。
また、現在広く用いられている、各画素がＲ（赤色），Ｇ（緑色），Ｂ（青色）のいずれかの色のカラーフィルタで覆われている構造の場合、例えば、赤の画素では、緑と青の光がカラーフィルタを透過せず光電変換に用いられないために、感度の面で損失が生じている。また、各画素はＲ，Ｇ，Ｂのいずれかの色信号しか得られないので、画素間の補間処理を行うことになるが、その際に偽色が生じ得る。
これらの問題を解決する方法として、画素毎に光電変換部を縦方向に３層積層し、各画素で３色の光電変換信号を得ることができるイメージセンサの構造が知られている。具体的には、例えばＳｉ基板上方にＧの光に対応する有機光電変換膜を設け、Ｓｉ基板内にＢとＲにそれぞれ対応するＰＤ（フォトダイオード）を積層した構造が提案されている（例えば、特許文献１または２を参照）。
上述した構造の場合、Ｓｉ基板上方の有機光電変換膜からＳｉ基板の反対面側に形成されているＦＤ（フローティグディフュージョン）に電荷を転送する必要がある。そこで、画素毎のＳｉ基板を貫く貫通電極を形成し、有機光電変換膜から貫通電極を介してＦＤに電荷を転送する構造が提案されている（例えば、特許文献３を参照）。
特開２００３−３３２５５１号公報 特開２００５−３４０５７１号公報 特開２０１５−３８９３１号公報
上述したように、各画素において光電変換部を積層して貫通電極を設ける構造では微細化が困難であった。
また、隣接する画素間での混色を抑止するために各画素の境界に絶縁体を充填した溝（以下、トレンチ構造またはRDTI構造とも称する）を設ける方法が知られているが、上記した貫通電極とトレンチ構造を併設する場合、それらのレイアウトを工夫する必要がある。
本開示はこのような状況に鑑みてなされたものであり、貫通電極とトレンチ構造を効率的に併設できるようにするものである。
本開示の第１の側面である固体撮像素子は、半導体基板の画素区画毎に形成されている光電変換部と、前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極とを備える。
前記貫通電極は、前記半導体基板の一方の面に形成されている前記光電変換部と前記前記半導体基板の他方の面に形成されているＦＤを接続することができる。
前記光電変換部は、前記半導体基板の一方の面上に形成されている光電変換膜を含むことができる。
前記貫通電極は、前記トレンチ構造を成す絶縁膜に開けられたHoleに導電膜が埋め込まれて形成されているようにすることができる。
本開示の第１の側面である製造方法は、固体撮像素子の製造方法において、半導体基板の各画素区画を取り囲み、且つ、前記半導体基板の深さ方向に溝を形成し、前記溝に絶縁膜を埋め込むことによりトレンチ構造を形成し、前記トレンチ構造の前記絶縁膜にHoleを形成し、前記Holeに導電膜を埋め込むことにより貫通電極を形成する。
本開示の第１の側面である電子機器は、固体撮像素子が搭載された電子機器において、前記固体撮像素子は、半導体基板の画素区画毎に形成されている光電変換部と、前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極とを備える。
本開示の第２の側面である固体撮像素子は、半導体基板の画素区画毎に形成されている光電変換部と、前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極とを備え、前記トレンチ構造は、直線部分と前記直線部分が交差するクロス部分から成り、前記貫通電極は、前記トレンチ構造の前記直線部分と重複する位置に形成されている。
前記トレンチ構造の直前部およびクロス部、並びに前記貫通電極のレイアウト寸法は、以下の関係を有することができる。
貫通電極＞トレンチ構造のクロス部＞トレンチ構造の直線部
前記トレンチ構造の直前部およびクロス部、並びに前記貫通電極の深さは、以下の関係を有することができる。
貫通電極＞トレンチ構造のクロス部＞トレンチ構造の直線部
本開示の第２の側面である製造方法は、半導体基板の画素区画毎に形成されている光電変換部と、前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極とを備え、前記トレンチ構造は、直線部分と前記直線部分が交差するクロス部分から成り、前記貫通電極は、前記トレンチ構造の前記直線部分と重複する位置に形成されている固体撮像素子の製造方法において、前記トレンチ構造の前記直線部分および前記クロス部分、並びに前記貫通電極のレイアウト寸法は、以下の関係を有し、
貫通電極＞トレンチ構造のクロス部＞トレンチ構造の直線部
前記トレンチ構造の直前部およびクロス部、並びに前記貫通電極の深さは、以下の関係を有する
貫通電極＞トレンチ構造のクロス部＞トレンチ構造の直線部。
本開示の第２の側面である電子機器は、固体撮像素子が搭載された電子機器において、前記固体撮像素子は、半導体基板の画素区画毎に形成されている光電変換部と、前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極とを備え、前記トレンチ構造は、直線部分と前記直線部分が交差するクロス部分から成り、前記貫通電極は、前記トレンチ構造の前記直線部分と重複する位置に形成されている。
本開示の第３の側面である固定撮像素子は、半導体基板の画素区画毎に形成されている光電変換部と、前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極とを備え、前記貫通電極は、前記半導体基板の一方の面から形成された第１の導電部と、前記半導体基板の他方の面から形成された第２の導電部とが接続されて成る。
前記貫通電極は、前記半導体基板の一方の面に形成されている前記光電変換部と前記前記半導体基板の他方の面に形成されているＦＤを接続することができる。
前記光電変換部は、前記半導体基板の一方の面上に形成されている光電変換膜を含むことができる。
本開示の第３の側面である製造方法は、半導体基板の画素区画毎に形成されている光電変換部と、前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極とを備える固体撮像素子の製造方法において、前記半導体基板の一方の面から前記貫通電極を設ける位置に第２の導電部を形成し、前記半導体基板の他方の面から半導体基板の各画素区画を取り囲み、且つ、前記半導体基板の深さ方向に溝を形成し、前記溝に絶縁膜を埋め込むことによりトレンチ構造を形成し、前記半導体基板の他方の面から前記トレンチ構造の前記絶縁膜にHoleを形成し、前記Holeに導電膜を埋め込むことにより第２の導電部を形成して前記第１の導電部と接続させることにより前記貫通電極を形成する。
本開示の第３の側面である電子機器は、固体撮像素子が搭載された電子機器において、前記固体撮像素子は、半導体基板の画素区画毎に形成されている光電変換部と、前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極とを備え、前記貫通電極は、前記半導体基板の一方の面から形成された第１の導電部と、前記半導体基板の他方の面から形成された第２の導電部とが接続されて成る。
本開示の第１乃至第３の側面によれば、貫通電極とトレンチ構造が効率的に併設された固体撮像素子を実現できる。
また、本開示の第１乃至第３の側面によれば、隣接画素間での混色が抑止される。
さらに、本開示の第１乃至第３の側面によれば、固体撮像素子の微細化が可能となって光電変換部の面積を拡大でき、受光感度を向上させることができる。
貫通電極とトレンチ構造を併設した固体撮像素子の平面図である。 図１に対応する断面図である。 トレンチ構造と貫通電極の形成方法を示す図である。 トレンチ構造と貫通電極の形成方法を示す図である。 トレンチ構造と貫通電極の形成方法を示す図である。 トレンチ構造と貫通電極の形成方法を示す図である。 トレンチ構造と貫通電極の形成方法を示す図である。 トレンチ構造と貫通電極の形成方法を示す図である。 トレンチ構造と貫通電極の形成方法を示す図である。 トレンチ構造と貫通電極の他の形成方法を示す図である。 トレンチ構造と貫通電極の他の形成方法を示す図である。 トレンチ構造と貫通電極の他の形成方法を示す図である。 トレンチ構造とトレンチ構造クロス部と貫通電極とレイアウト寸法と加工時の深さを表す図である。 貫通電極とトレンチ構造を併設した固体撮像素子の平面図である。 図１４に対応する断面図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造と貫通電極のさらに他の形成方法を示す図である。 トレンチ構造の拡張例を示す図である。 本開示を適用した固体撮像素子の使用例を示す図である。
以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
＜本開示の実施の形態である固体撮像素子について＞
図１は、本開示の実施の形態である固体撮像素子の平面図を示している。図２は、図１に対応する断面図であり、図２のＡが図１の貫通電極におけるＸ方向に対応し、図２のＢが図１の貫通電極におけるＹ方向に対応する。
この固体撮像素子１０は、いわゆる裏面照射型のCMOSイメージセンサであって、画素毎に光電変換部（光電変換膜、ＰＤなど）が縦方向に３層積層され、各画素区画１４を取り囲むようにトレンチ構造１１が格子状に形成されている。トレンチ構造１１は、隣接画素に電荷が漏れ出すことによって生じ得る混色を防止するためのものであり、例えば、ＳｉＯ２，ＳｉＮ等の絶縁体（絶縁膜）から成る壁がＳｉ基板の内部にまで形成されている。トレンチ構造１１のうち、特に、縦横に配された直線部分が交差する交点をトレンチ構造クロス部１２と称する。
さらに、固体撮像素子１０には、トレンチ構造１１と重なる位置に、Ｓｉ基板２０を貫く貫通電極１３が形成されている。貫通電極１３は、例えば、Ｗ，ＴｉＮ，Ｔｉなどの導電性メタルから成り、その周囲にはトレンチ構造と同じ材料の絶縁体が形成されている。
＜固体撮像素子１０におけるトレンチ構造１１と貫通電極１３の第１の形成方法＞
次に、図３乃至図９は、固体撮像素子１０におけるトレンチ構造１１と貫通電極１３の形成方法を示している。なお、各図Ａと各図Ｂは、それぞれ図２のＡと図２のＢに対応するものである。
始めに、Ｓｉ基板２０の表側（図中の下側）に各種のトランジスタなど必要な構成要素を作り込んだ後、裏面側（図中の上側、光の入射面側）に貫通電極１３を形成する。
具体的には、図３に示すように、トレンチ構造１１を形成する位置以外をリソグラフィによってレジスト３１で覆うパターニングを行う。次に、図４に示すように、レジスト３１で覆われていない部分のＳｉ基板２０をドライエッチング等でトレンチ構造１１のために溝状に加工する。なお、この際のドライエッチングは、STI(Shallow Trench Isolation)２１の酸化膜までで止めるようにする。ただし、STI２１の酸化膜を溝状に加工し、Poly電極２２までドライエッチングを行ってもよい。
続いて、図５に示すように、図４でＳｉ基板２０に形成した溝に、例えば、プラズマCVD等の手法でＳｉＯ２やＳｉＮ等の絶縁膜３２を埋め込む。次に、図６に示すように、トレンチ構造１１に重なって貫通電極１３を設ける位置以外をリソグラフィによってレジスト３３で覆うパターニングを行う。続いて、図７に示すように、レジスト３３で覆われていない部分の絶縁膜３２およびSTI２１をドライエッチング等でhole状に加工し、Poly電極２２まで貫通させる。
この後、図８に示すように、図７で絶縁膜３２およびSTI２１に形成したholeに、例えば、スパッタリング等の手法でＷ，ＴｉＮ，Ｔｉ等の導電性を有するメタル３４を埋め込み、さらに、図９に示すように、埋め込んだメタル３４の不要な部位を除去することによって、貫通電極１３を形成する。
以上の工程により、トレンチ構造１１とそれに重なる位置に貫通電極１３を同時に形成することができる。
なお、先にトレンチ構造１１を形成してから、それに重なる位置に貫通電極１３を形成するようにしてもよい。
以上に説明した第１の形成方法による固体撮像素子１０によれば、トレンチ構造１１を有することにより、隣接画素間での混色を抑止することができる。また、トレンチ構造１１と貫通電極１３を重ねたことにより、貫通電極１３のために専用領域を設ける必要が無くなるので、固体撮像素子１０の微細化が可能となり、また、各画素におけるＰＤの面積を拡大でき、Ｑｓや受光感度を向上させることができる。
＜トレンチ構造１１、および貫通電極１３の他の形成方法（第２の形成方法）＞
次に、図１０乃至図１２は、固体撮像素子１０におけるトレンチ構造１１と貫通電極１３の他の形成方法（第２の形成方法）を示している。
第２の形成方法の場合、トレンチ構造１１に重ねて貫通電極１３を形成する位置には、トレンチ構造１１だけを形成する位置よりも広く、深いエッチングを行う。具体的には、トレンチ構造１１、トレンチ構造クロス部１２、および貫通電極１３を形成する際のレイアウト寸法（レジスタ３１により覆わない線の幅）は、貫通電極１３が最も広く、次にトレンチ構造クロス部１２が広く、トレンチ構造（直線部）１１が最も狭くなるように形成する。
レイアウト寸法
貫通電極１３ ＞ トレンチ構造クロス部１２ ＞ トレンチ構造（直線部）１１
また、固体撮像素子１０におけるトレンチ構造１１、トレンチ構造クロス部１２、および貫通電極１３を形成する際にＳｉ基板２０を溝状またはhole状に加工する際の深さは、貫通電極１３が最も深く、次にトレンチ構造クロス部１２が深く、トレンチ構造（直線部）１１が最も浅くなるように形成する。
加工時の深さ
貫通電極１３ ＞ トレンチ構造クロス部１２ ＞ トレンチ構造（直線部）１１
図１３は、トレンチ構造１１、トレンチ構造クロス部１２、および貫通電極１３のレイアウト寸法や加工時の深さの一例を示している。なお、図中に記されているレイアウト寸法や深さの具体的数値については一例に過ぎず、固体撮像装置１０の全体のサイズやholeの開口率によって変動するものである。
トレンチ構造１１、トレンチ構造クロス部１２、および貫通電極１３のレイアウト寸法と加工時の深さを上述した大小関係で形成すれば、これらを効率的に配置することができ、または同時に形成することができる。
＜トレンチ構造１１、および貫通電極１３のさらに他の形成方法（第３の形成方法）＞
次に、固体撮像素子１０におけるトレンチ構造１１と貫通電極１３のさらに他の形成方法（第３の形成方法）について説明する。
図１４は、第３の形成方法を説明するためのものであり、同図Ａは固体撮像素子１０の平面図、同図Ｂは固体撮像素子１０のＳｉ基板２０の表面（光の入射面の反対面）の構成、同図Ｂは固体撮像素子１０のＳｉ基板２０の裏面（光の入射面）の構成を示している。
トレンチ構造１１と貫通電極１３の第３の形成方法では、Ｓｉ基板２０の表面側には、同図Ｂに示されるように、DTI(Deep Trench Isolation)４１が形成され、貫通電極１３の位置にPoly電極４２が形成される。一方、Ｓｉ基板２０の裏面側には、同図Ｃに示されるように、絶縁膜４４から成るトレンチ構造１１と、メタル４３から成る貫通電極１３が形成される。
図１５は、図１４のＡに対応する断面図であり、図１５のＡが図１４のＡの線分ａ−ａ’におけるトレンチ構造１１と貫通電極１３が重なって形成される部位に対応し、図１５のＢが図１４のＡの線分ｂ−ｂ’におけるトレンチ構造１１が形成される部位に対応する。なお、図１５においては、図面の上側が固体撮像素子１０の裏面（光の入射面）であり、図面の下側が固体撮像素子１０の表面である。
トレンチ構造１１は、図１５のＡおよび図１５のＢに示されるように、裏面側から形成された絶縁膜４４により形成されている。一方、貫通電極１３は、図１５のＡに示されるように、表面側から形成されたPoly電極４２と、裏面側から絶縁膜４４内に埋め込まれたメタル４３が接続されて形成されている。
次に、図１６乃至図３０は、第３の形成方法を具体的に示している。なお、各図Ａと各図Ｂは、それぞれ図１５のＡと図１５のＢに対応するものである。ただし、図１６乃至図２２においては、図面の上側が固体撮像素子１０の表面であり、図面の下側が固体撮像素子１０の裏面である。また、図２３乃至図３０においては、図面の上側が固体撮像素子１０の裏面であり、図面の下側が固体撮像素子１０の表面である。
はじめに、Ｓｉ基板２０の表面側にDTI４１を形成する。具体的には、図１６に示されるように、Ｓｉ基板２０の表面側に、DTI４１を形成するための溝以外を覆うレジスト５１をリソグラフィによってパターニングする。続いて、図１７に示されるように、Ｓｉ基板２０の表面側から、ドライエッチングなどにより１μｍ程度の溝を形成する。続いて、図１８に示すように、形成された溝に対し、CVD(chemical vapor deposition)等により酸化膜等の絶縁膜４４を埋め込み、CMP(chemical mechanical polishing)などによって表面の不要な絶縁膜４４を研磨することにより、DTI４１を形成する。
次に、形成したDTI４１にPoly電極４２を形成する。具体的には、図１９に示すように、Poly電極４２を形成するためのhole以外を覆うレジスト５２をリソグラフィによってパターニングする。続いて、図２０に示されるように、ドライエッチングなどにより、DTI４１（絶縁膜４４）をhole状に加工する。続いて図２１に示すように、Ｓｉ基板２０の表面側からCVDなどにより、例えばドープされたPoly Ｓｉやメタル膜などの導電膜５３を成膜させることにより、形成されたholeを導電膜５３で埋め込む。さらに、図２２に示すように、Ｓｉ基板２０の表面側のトランジスタ領域に必要な構造を作り込むことにより、Poly電極４２を形成する。なお、ここまでに、トレンチ構造１１で囲まれるＳｉ基板２０の内部には、図２２のＢに示すように、ＰＤ等の光電変換部５４が形成されるものとする。
次に、Ｓｉ基板２０の裏面側からメタルを埋め込み、Poly電極４２と接続させることによって貫通電極１３を形成する。具体的には、図２３に示すように、Ｓｉ基板２０の表裏を反転させた後、図２４に示すように、Ｓｉ基板２０の裏面側から、トレンチ構造１１を形成する位置（貫通電極１３を形成する位置も含む）以外を覆うレジスト５５をリソグラフィによってパターニングする。続いて、図２５に示されるように、ドライエッチング等によってＳｉ基板２０を加工して格子状の溝を形成する。このドライエッチングは、先に形成されているDTI４１の絶縁膜４４で停止される。また、貫通電極用の溝と画素間遮光用のRDTI用の溝は同時に形成する。
続いて、図２６に示すように、プラズマCVD等により酸化膜等の絶縁膜５６で、形成された溝内を埋め込む。これにより、トレンチ構造１１が形成される。続いて、図２７に示すように、貫通電極１３を形成する位置以外を覆うレジスト５７をリソグラフィによってパターニングする。続いて、図２８に示されるように、ドライエッチング等によって絶縁膜５６（トレンチ構造１１でもある）を加工して、Poly電極４２に達するまで貫通電極１３のためのholeを形成する。この後、図２９に示すように、スパッタリング法などによりＷ，ＴｉＮ，Ｔｉなどのメタル５８で形成されたholeを埋め込む。最後に、図３０に示すように、CMPなどによりＳｉ基板２０の裏面の不要なメタル５８を除去して、Ｓｉ基板２０を貫く貫通電極１３が完成される。
以上に説明した第３の形成方法による固体撮像素子１０によれば、トレンチ構造１１を有することにより、隣接画素間での混色を抑止することができる。また、トレンチ構造１１と貫通電極１３を重ねたことにより、貫通電極１３のために専用領域を設ける必要が無くなるので、固体撮像素子１０の微細化が可能となり、また、各画素におけるＰＤの面積を拡大でき、Ｑｓや受光感度を向上させることができる。
＜トレンチ構造１１の拡張例＞
図３１は、トレンチ構造１１の拡張例を示している。
すなわち、図３１のＢに示すように、トレンチ構造１１をより深部に延長して形成してもよい。具体的には、Ｓｉ基板２０の表面側からDTI４１を形成する際に、トレンチ構造１１を延長する部位についてもパターニングを行って溝を形成し、その溝をDTI４１と同じ絶縁膜４４で埋め込んでおき、以降に形成するトレンチ構造１１と接続させるようにする。これにより、隣接画素間での混色をより抑止することが可能となる。
＜固体撮像素子の使用例＞
図３２は、本開示の実施の形態である固体撮像素子１０を使用する使用例を示す図である。
固体撮像素子１０は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
本開示は以下のような構成も取ることができる。
（１）
半導体基板の画素区画毎に形成されている光電変換部と、
前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
を備える固体撮像素子。
（２）
前記貫通電極は、前記半導体基板の一方の面に形成されている前記光電変換部と前記前記半導体基板の他方の面に形成されているＦＤを接続する
前記（１）に記載の固体撮像素子。
（３）
前記光電変換部は、前記半導体基板の一方の面上に形成されている光電変換膜を含む
前記（１）または（２）に記載の固体撮像素子。
（４）
前記貫通電極は、前記トレンチ構造を成す絶縁膜に開けられたHoleに導電膜が埋め込まれて形成されている
前記（１）から（３）のいずれかに記載の固体撮像素子。
（５）
固体撮像素子の製造方法において、
半導体基板の各画素区画を取り囲み、且つ、前記半導体基板の深さ方向に溝を形成し、前記溝に絶縁膜を埋め込むことによりトレンチ構造を形成し、
前記トレンチ構造の前記絶縁膜にHoleを形成し、前記Holeに導電膜を埋め込むことにより貫通電極を形成する
製造方法。
（６）
固体撮像素子が搭載された電子機器において、
前記固体撮像素子は、
半導体基板の画素区画毎に形成されている光電変換部と、
前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
を備える
電子機器。
（７）
半導体基板の画素区画毎に形成されている光電変換部と、
前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
を備え、
前記トレンチ構造は、直線部分と前記直線部分が交差するクロス部分から成り、
前記貫通電極は、前記トレンチ構造の前記直線部分と重複する位置に形成されている
固体撮像素子。
（８）
前記トレンチ構造の直前部およびクロス部、並びに前記貫通電極のレイアウト寸法は、以下の関係を有する
貫通電極＞トレンチ構造のクロス部＞トレンチ構造の直線部
前記（７）に記載の固体撮像素子。
（９）
前記トレンチ構造の直前部およびクロス部、並びに前記貫通電極の深さは、以下の関係を有する
貫通電極＞トレンチ構造のクロス部＞トレンチ構造の直線部
前記（７）または（８）に記載の固体撮像素子。
（１０）
半導体基板の画素区画毎に形成されている光電変換部と、
前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
を備え、
前記トレンチ構造は、直線部分と前記直線部分が交差するクロス部分から成り、
前記貫通電極は、前記トレンチ構造の前記直線部分と重複する位置に形成されている固体撮像素子の製造方法において、
前記トレンチ構造の前記直線部分および前記クロス部分、並びに前記貫通電極のレイアウト寸法は、以下の関係を有し、
貫通電極＞トレンチ構造のクロス部＞トレンチ構造の直線部
前記トレンチ構造の直前部およびクロス部、並びに前記貫通電極の深さは、以下の関係を有する
貫通電極＞トレンチ構造のクロス部＞トレンチ構造の直線部
製造方法。
（１１）
固体撮像素子が搭載された電子機器において、
前記固体撮像素子は、
半導体基板の画素区画毎に形成されている光電変換部と、
前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
を備え、
前記トレンチ構造は、直線部分と前記直線部分が交差するクロス部分から成り、
前記貫通電極は、前記トレンチ構造の前記直線部分と重複する位置に形成されている
電子機器。
（１２）
半導体基板の画素区画毎に形成されている光電変換部と、
前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
を備え、
前記貫通電極は、前記半導体基板の一方の面から形成された第１の導電部と、前記半導体基板の他方の面から形成された第２の導電部とが接続されて成る
固体撮像素子。
（１３）
前記貫通電極は、前記半導体基板の一方の面に形成されている前記光電変換部と前記前記半導体基板の他方の面に形成されているＦＤを接続する
前記（１２）に記載の固体撮像素子。
（１４）
前記光電変換部は、前記半導体基板の一方の面上に形成されている光電変換膜を含む
前記（１２）または（１３）に記載の固体撮像素子。
（１５）
半導体基板の画素区画毎に形成されている光電変換部と、
前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
を備える固体撮像素子の製造方法において、
前記半導体基板の一方の面から前記貫通電極を設ける位置に第２の導電部を形成し、
前記半導体基板の他方の面から半導体基板の各画素区画を取り囲み、且つ、前記半導体基板の深さ方向に溝を形成し、前記溝に絶縁膜を埋め込むことによりトレンチ構造を形成し、
前記半導体基板の他方の面から前記トレンチ構造の前記絶縁膜にHoleを形成し、前記Holeに導電膜を埋め込むことにより第２の導電部を形成して前記第１の導電部と接続させることにより前記貫通電極を形成する
製造方法。
（１６）
固体撮像素子が搭載された電子機器において、
前記固体撮像素子は、
半導体基板の画素区画毎に形成されている光電変換部と、
前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
を備え、
前記貫通電極は、前記半導体基板の一方の面から形成された第１の導電部と、前記半導体基板の他方の面から形成された第２の導電部とが接続されて成る
電子機器。
１０ 固体撮像素子， １１ トレンチ構造， １２ トレンチ構造クロス部， １３ 貫通電極， １４ 画素区画， ２０ Ｓｉ基板， ２１ STI， ２２ Poly電極， ３２ 絶縁膜， ３４ メタル， ４１ DTI， ４２ Poly電極， ４４ 絶縁膜， ５３ 導電膜， ５４ 光電変換部， ５６ 絶縁膜， ５８ メタル

Claims (16)

  1. 半導体基板の画素区画毎に形成されている光電変換部と、
    前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
    前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
    を備える固体撮像素子。
  2. 前記貫通電極は、前記半導体基板の一方の面に形成されている前記光電変換部と前記前記半導体基板の他方の面に形成されているＦＤを接続する
    請求項１に記載の固体撮像素子。
  3. 前記光電変換部は、前記半導体基板の一方の面上に形成されている光電変換膜を含む
    請求項２に記載の固体撮像素子。
  4. 前記貫通電極は、前記トレンチ構造を成す絶縁膜に開けられたHoleに導電膜が埋め込まれて形成されている
    請求項１に記載の固体撮像素子。
  5. 固体撮像素子の製造方法において、
    半導体基板の各画素区画を取り囲み、且つ、前記半導体基板の深さ方向に溝を形成し、前記溝に絶縁膜を埋め込むことによりトレンチ構造を形成し、
    前記トレンチ構造の前記絶縁膜にHoleを形成し、前記Holeに導電膜を埋め込むことにより貫通電極を形成する
    製造方法。
  6. 固体撮像素子が搭載された電子機器において、
    前記固体撮像素子は、
    半導体基板の画素区画毎に形成されている光電変換部と、
    前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
    前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
    を備える
    電子機器。
  7. 半導体基板の画素区画毎に形成されている光電変換部と、
    前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
    前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
    を備え、
    前記トレンチ構造は、直線部分と前記直線部分が交差するクロス部分から成り、
    前記貫通電極は、前記トレンチ構造の前記直線部分と重複する位置に形成されている
    固体撮像素子。
  8. 前記トレンチ構造の直前部およびクロス部、並びに前記貫通電極のレイアウト寸法は、以下の関係を有する
    貫通電極＞トレンチ構造のクロス部＞トレンチ構造の直線部
    請求項７に記載の固体撮像素子。
  9. 前記トレンチ構造の直前部およびクロス部、並びに前記貫通電極の深さは、以下の関係を有する
    貫通電極＞トレンチ構造のクロス部＞トレンチ構造の直線部
    請求項７に記載の固体撮像素子。
  10. 半導体基板の画素区画毎に形成されている光電変換部と、
    前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
    前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
    を備え、
    前記トレンチ構造は、直線部分と前記直線部分が交差するクロス部分から成り、
    前記貫通電極は、前記トレンチ構造の前記直線部分と重複する位置に形成されている固体撮像素子の製造方法において、
    前記トレンチ構造の前記直線部分および前記クロス部分、並びに前記貫通電極のレイアウト寸法は、以下の関係を有し、
    貫通電極＞トレンチ構造のクロス部＞トレンチ構造の直線部
    前記トレンチ構造の直前部およびクロス部、並びに前記貫通電極の深さは、以下の関係を有する
    貫通電極＞トレンチ構造のクロス部＞トレンチ構造の直線部
    製造方法。
  11. 固体撮像素子が搭載された電子機器において、
    前記固体撮像素子は、
    半導体基板の画素区画毎に形成されている光電変換部と、
    前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
    前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
    を備え、
    前記トレンチ構造は、直線部分と前記直線部分が交差するクロス部分から成り、
    前記貫通電極は、前記トレンチ構造の前記直線部分と重複する位置に形成されている
    電子機器。
  12. 半導体基板の画素区画毎に形成されている光電変換部と、
    前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
    前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
    を備え、
    前記貫通電極は、前記半導体基板の一方の面から形成された第１の導電部と、前記半導体基板の他方の面から形成された第２の導電部とが接続されて成る
    固体撮像素子。
  13. 前記貫通電極は、前記半導体基板の一方の面に形成されている前記光電変換部と前記前記半導体基板の他方の面に形成されているＦＤを接続する
    請求項１２に記載の固体撮像素子。
  14. 前記光電変換部は、前記半導体基板の一方の面上に形成されている光電変換膜を含む
    請求項１３に記載の固体撮像素子。
  15. 半導体基板の画素区画毎に形成されている光電変換部と、
    前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
    前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
    を備える固体撮像素子の製造方法において、
    前記半導体基板の一方の面から前記貫通電極を設ける位置に第２の導電部を形成し、
    前記半導体基板の他方の面から半導体基板の各画素区画を取り囲み、且つ、前記半導体基板の深さ方向に溝を形成し、前記溝に絶縁膜を埋め込むことによりトレンチ構造を形成し、
    前記半導体基板の他方の面から前記トレンチ構造の前記絶縁膜にHoleを形成し、前記Holeに導電膜を埋め込むことにより第２の導電部を形成して前記第１の導電部と接続させることにより前記貫通電極を形成する
    製造方法。
  16. 固体撮像素子が搭載された電子機器において、
    前記固体撮像素子は、
    半導体基板の画素区画毎に形成されている光電変換部と、
    前記半導体基板の深さ方向に形成された絶縁膜の壁面から成り、各画素区画を取り囲むトレンチ構造と、
    前記半導体基板を貫き、前記トレンチ構造と重複する位置に形成された貫通電極と
    を備え、
    前記貫通電極は、前記半導体基板の一方の面から形成された第１の導電部と、前記半導体基板の他方の面から形成された第２の導電部とが接続されて成る
    電子機器。
JP2017528383A 2015-07-16 2016-07-01 固体撮像素子、および電子機器 Active JP6800851B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015141883 2015-07-16
JP2015141883 2015-07-16
PCT/JP2016/069592 WO2017010311A1 (ja) 2015-07-16 2016-07-01 固体撮像素子、製造方法、および電子機器

Publications (2)

Publication Number Publication Date
JPWO2017010311A1 true JPWO2017010311A1 (ja) 2018-04-26
JP6800851B2 JP6800851B2 (ja) 2020-12-16

Family

ID=57757830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017528383A Active JP6800851B2 (ja) 2015-07-16 2016-07-01 固体撮像素子、および電子機器

Country Status (4)

Country Link
US (1) US10529767B2 (ja)
JP (1) JP6800851B2 (ja)
CN (1) CN107851648B (ja)
WO (1) WO2017010311A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019176089A (ja) * 2018-03-29 2019-10-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JP6981383B2 (ja) * 2018-09-05 2021-12-15 住友電気工業株式会社 半導体受光デバイス
KR102651721B1 (ko) 2019-01-09 2024-03-26 삼성전자주식회사 이미지 센서
TWI831883B (zh) * 2019-01-28 2024-02-11 日商索尼股份有限公司 固體攝像元件、電子機器及固體攝像元件之製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041148A (ja) * 2004-07-27 2006-02-09 Seiko Epson Corp 半導体装置の製造方法、半導体装置、及び電子機器
JP2010087369A (ja) * 2008-10-01 2010-04-15 Canon Inc 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP2011238658A (ja) * 2010-05-06 2011-11-24 Toshiba Corp 固体撮像装置
JP2013125831A (ja) * 2011-12-14 2013-06-24 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
JP2013128036A (ja) * 2011-12-19 2013-06-27 Sony Corp 撮像素子、撮像装置、並びに、製造装置および方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245385A (ja) * 1994-03-08 1995-09-19 Fujitsu Ltd 受光素子の画素分離方法と受光素子
JP2003086827A (ja) * 2001-09-12 2003-03-20 Hamamatsu Photonics Kk ホトダイオードアレイ、固体撮像装置、及び、放射線検出器
JP4220808B2 (ja) * 2003-03-10 2009-02-04 浜松ホトニクス株式会社 ホトダイオードアレイおよびその製造方法並びに放射線検出器
WO2006019156A1 (ja) * 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
US8120077B2 (en) * 2004-12-16 2012-02-21 Panasonic Corporation Solid-state imaging device comprising doped channel stop at isolation regions to suppress noise
KR101033353B1 (ko) * 2008-10-14 2011-05-09 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011082253A (ja) * 2009-10-05 2011-04-21 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2013143532A (ja) * 2012-01-12 2013-07-22 Toshiba Corp 半導体装置
US20150024369A1 (en) * 2013-05-07 2015-01-22 Damon Gabriel Brown Portable message board
JP6079502B2 (ja) 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP2015153962A (ja) * 2014-02-18 2015-08-24 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
TWI709340B (zh) * 2014-11-27 2020-11-01 日商索尼半導體解決方案公司 固體攝像元件及電子機器
JP6800839B2 (ja) * 2015-03-09 2020-12-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子及びその製造方法、並びに電子機器
US10559616B2 (en) * 2015-07-30 2020-02-11 Sony Semiconductor Solutions Corporation Solid-state imaging apparatus and electronic device
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP2018037611A (ja) * 2016-09-02 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 受光素子、受光素子の製造方法、撮像素子および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041148A (ja) * 2004-07-27 2006-02-09 Seiko Epson Corp 半導体装置の製造方法、半導体装置、及び電子機器
JP2010087369A (ja) * 2008-10-01 2010-04-15 Canon Inc 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP2011238658A (ja) * 2010-05-06 2011-11-24 Toshiba Corp 固体撮像装置
JP2013125831A (ja) * 2011-12-14 2013-06-24 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
JP2013128036A (ja) * 2011-12-19 2013-06-27 Sony Corp 撮像素子、撮像装置、並びに、製造装置および方法

Also Published As

Publication number Publication date
WO2017010311A1 (ja) 2017-01-19
JP6800851B2 (ja) 2020-12-16
CN107851648B (zh) 2022-08-16
US10529767B2 (en) 2020-01-07
US20190088696A1 (en) 2019-03-21
CN107851648A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
TWI735428B (zh) 攝像元件及其製造方法、以及電子機器
JP6725231B2 (ja) 固体撮像素子、および電子装置
KR102214822B1 (ko) 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기
WO2016199594A1 (ja) 固体撮像装置及び電子機器
JP6800851B2 (ja) 固体撮像素子、および電子機器
WO2016152577A1 (ja) 固体撮像装置および電子機器
WO2016098696A1 (ja) 固体撮像素子、および電子装置
JP2017152511A (ja) 撮像装置
JP2021034435A (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2018198814A1 (ja) 半導体デバイス、製造方法、撮像素子、および電子機器
JP2022168045A (ja) 撮像素子、撮像装置、並びに電子機器
JP2021034598A (ja) 撮像素子、製造方法、および電子機器
WO2017086180A1 (ja) 固体撮像素子、製造方法、および電子機器
WO2017018216A1 (ja) 固体撮像装置及びその製造方法、並びに電子機器
WO2017119317A1 (ja) 固体撮像素子および製造方法、並びに電子機器
JP7022174B2 (ja) 固体撮像素子、および電子装置
CN107431078B (zh) 固体摄像元件和电子设备
TWI624042B (zh) 具有多步蝕刻之光通道
JP2023006303A (ja) 固体撮像素子および製造方法、並びに、電子機器
JP2016131203A (ja) 固体撮像素子、製造方法、および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201125

R150 Certificate of patent or registration of utility model

Ref document number: 6800851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150