JPWO2016136772A1 - 可変容量素子 - Google Patents

可変容量素子 Download PDF

Info

Publication number
JPWO2016136772A1
JPWO2016136772A1 JP2017502404A JP2017502404A JPWO2016136772A1 JP WO2016136772 A1 JPWO2016136772 A1 JP WO2016136772A1 JP 2017502404 A JP2017502404 A JP 2017502404A JP 2017502404 A JP2017502404 A JP 2017502404A JP WO2016136772 A1 JPWO2016136772 A1 JP WO2016136772A1
Authority
JP
Japan
Prior art keywords
variable capacitance
insulating
layer
electrode
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017502404A
Other languages
English (en)
Other versions
JP6540791B2 (ja
Inventor
恵介 景山
恵介 景山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016136772A1 publication Critical patent/JPWO2016136772A1/ja
Application granted granted Critical
Publication of JP6540791B2 publication Critical patent/JP6540791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本発明は、誘電体材料から構成される可変容量層と、可変容量層で静電容量を取得するための電極と、可変容量層を介して対向して位置する一対の絶縁部と電極からの引き出し部とを有してなり、絶縁部が、少なくともSrを含み、さらにTiおよび/またはZrを含んでいてもよい絶縁材料からなることを特徴とする、可変容量素子を提供する。

Description

本発明は、可変容量素子に関する。
可変容量素子として、誘電体層の誘電率を印加電圧により変化させることにより、静電容量を変化させる可変容量素子が知られている。
例えば、特許文献1には、誘電体層と電極が交互に積層し、電極が櫛形に形成されている可変容量素子が開示されている。しかしながら、特許文献1のような櫛形に電極を形成した可変容量素子は、その電極構造に起因して浮遊容量が大きくなり、静電容量可変率を大きくすることが容易ではなかった。
上記の浮遊容量の問題を解決するために、特許文献2において、誘電体材料から構成される可変容量層と、可変容量層を介して対向して位置する一対の電極と、一対の電極を介して可変容量層を間に支持する一対の絶縁部と、一対の電極にそれぞれ繋がっている一対の引き出し部とを有してなり、一対の引き出し部が、一対の絶縁部内にそれぞれ配置され、かつ可変容量層に略垂直な同軸上にあることを特徴とする可変容量素子が提案されている。このような可変容量素子は、引き出し部が可変容量層に略垂直な同軸上にあるので、浮遊容量が抑制される。
特開2011−101041号公報 国際公開第2015/030170号
特許文献2の実施例2に記載の可変容量素子においては、可変容量層および絶縁部として(Ba0.6Sr0.4)TiOからなる誘電体材料(εr=2000)が用いられている。また、実施例3に記載の可変容量素子においては、可変容量層として上記と同じ(Ba0.6Sr0.4)TiOからなる誘電体材料が用いられており、絶縁部としてCaO−Al−SiO−B系のガラスセラミック(εr=7)が用いられている。この実施例2の組み合わせでは、浮遊容量の低下が十分でない場合があり、また、実施例3の組み合わせでは、可変容量層と絶縁部の材料が異なることによる熱膨張係数の差から、信頼性、特にヒートサイクルに対する耐性が十分ではない可能性がある。
したがって、本発明の目的は、可変容量層と絶縁層との材料が異種の場合であっても、ヒートサイクル耐性に優れた可変容量素子を提供することにある。
本発明者は、上記問題を解消すべく鋭意検討した結果、絶縁部の材料として、少なくともSrを含み、さらにTiおよび/またはZrを含んでいてもよい絶縁材料を用いることにより、上記の問題を解決できることを見出し、本発明に至った。
したがって、本発明の要旨によれば、
誘電体材料から構成される可変容量層と、
可変容量層で静電容量を取得するための電極と、
可変容量層を介して対向して位置する絶縁部と
電極からの引き出し部と
を有してなり、
絶縁部が、少なくともSrを含み、さらにTiおよび/またはZrを含んでいてもよい絶縁材料からなることを特徴とする、可変容量素子が提供される。
本発明によれば、絶縁部を、少なくともSrを含み、さらにTiおよび/またはZrを含んでいてもよい絶縁材料で形成することにより、ヒートサイクル耐性に優れた可変容量素子が提供される。
図1は、本発明の1つの実施形態における可変容量素子の概略斜視図である。 図2は、図1の実施形態における積層コイル部品のA−A’での概略断面図である。 図3は、本発明の別の実施形態における可変容量素子の概略斜視図である。 図4は、本発明の1つの実施形態における可変容量素子1aの概略斜視図である。 図5は、図4の実施形態における可変容量素子1aのA−A’での概略断面図である。 図6は、本発明の別の実施形態における可変容量素子1bの概略斜視図である。 図7は、図6の実施形態における可変容量素子1bのA−A’での概略断面図概略斜視図である。 図8は、実施例の試料におけるx(Zrモル比)と熱膨張係数の関係を示す。 図9は、実施例の試料におけるx(Zrモル比)と比誘電率εrの関係を示す。
本発明の可変容量素子の一の実施形態について、以下、図面を参照しながら詳細に説明する。但し、本実施形態の可変容量素子および各構成要素の形状および配置等は、図示する例に限定されない。
図1および図2に示すように、本実施形態の可変容量素子1は、概略的には、可変容量層2と、可変容量層を介して対向して位置する、静電容量を取得するための一対の電極4および4’と、可変容量層2を間に支持する一対の絶縁部6および6’と、電極4および4’と電気的に接続され、絶縁部6および6’を貫通する一対の引き出し部8および8’と、外部電極12および12’とを有して成る。
上記可変容量層2は、1種またはそれ以上の誘電体材料から構成される。誘電体材料の厚みを調整することにより、可変容量素子の容量を調整することができる。
上記誘電体材料としては、誘電性である材料であれば特に限定されないが、強誘電体材料が好ましい。強誘電体材を用いることにより、可変容量素子の容量および静電容量可変率をより大きくすることができる。
上記強誘電体材料としては、特に限定されないが、Ba、SrおよびTiを含む焼結セラミック、Ba、ZrおよびTiを含む焼結セラミック、ならびにBi、ZnおよびNbを含む焼結セラミックから選択される1種またはそれ以上の強誘電体材料が挙げられる。このような強誘電体材料は、例えば、一般的に(BaSr)TiO、Ba(ZrTi)Oおよび(BiZn)Nbとして知られている。このような材料を用いることにより、直流電圧を重畳した際のεrの変化率が大きな可変容量層を得ることができる。
可変容量層の厚みは、特に限定されないが、例えば0.5μm以上100μm以下、好ましくは1μm以上10μm以下、より好ましくは1μm以上5μm以下である。可変容量素子の容量を大きくするという観点から、可変容量層の厚みは、10μm以下であることが好ましく、絶縁性を確実に確保するために、1μm以上であることが好ましい。
本発明の可変容量素子において、静電容量を取得するための一対の電極4および4’は、可変容量層2の両主表面上に対向して位置する。この電極と可変容量層との接触面の面積を変更することにより、可変容量素子の容量を調整することができる。
該電極4および4’は、対向していれば可変容量層2のいずれの箇所に、いずれの大きさ、いずれの形状で存在していてもよいが、可能な限り、互いに同じ大きさ、同じ形状であり、可変容量層に対して対称に配置すること、好ましくは可変容量層の中央に配置することが好ましい。
電極を構成する材料としては、導電性であれば特に限定されないが、Ag、Cu、Pt、Ni、Al、Pd、Au、モネル(Ni−Cu合金)等が挙げられる。中でも、高周波での導電損が低いことから、AgまたはCuが好ましい。
電極の厚みは、特に限定されないが、例えば0.5μm以上であることが好ましい。電極の厚みを0.5μm以上とすることにより、抵抗をより低減し、また、表皮深さ(skin depth)を確保することができる。
本実施形態の可変容量素子1において、一対の引き出し部8および8’は、それぞれ、電極4および4’に繋がっており、一対の絶縁部6および6’の内部に配置される。引き出し部は、電極を可変容量素子の外部に引き出す機能を有する。
上記一対の引き出し部8および8’は、可変容量層2に対して略垂直な同軸上にあることを特徴とする。「可変容量層に対して略垂直」とは、可変容量層と軸がなす角が、実質的に90°であることを意味し、例えば80°以上90°以下、好ましくは85°以上90°以下、より好ましくは88°以上90°以下であることを意味する。このように配置することにより、浮遊容量を低減することが可能になる。
引き出し部を構成する材料としては、導電性であれば特に限定されないが、Ag、Cu、Pt、Ni、Al、Pd、Au、モネル(Ni−Cu合金)等が挙げられる。中でも、高周波での導電損が低いことから、AgまたはCuが好ましい。
好ましくは、引き出し部は、上記電極と同じ材料から構成され、電極と一体に形成される。即ち、本実施態様において、電極4および引き出し部8、ならびに電極4’および引き出し部8’は、それぞれ別個の部材として図示しているが、これらは一の部材として一体に形成されていてもよい。
引き出し部の形状は、特に限定されないが、例えば円柱形、円錐台形、角柱形、角錐台形、これらの中空体、例えば中空円柱形、中空円錐台形とすることができる。製造の容易性の観点から、中空または中実の円柱または円錐台形が好ましい。この引き出し部の軸方向の長さは、特に限定されず、所望の素子の大きさに応じて適宜選択できる。
引き出し部の厚みは、表皮深さ(skin depth)を確保できる厚みであれば特に限定されない。
本実施形態の可変容量素子1において、絶縁部6および6’は、可変容量層2を介して対向して位置し、貫通口10および10’を有する。貫通口10および10’の内部には、引き出し部8および8’が存在する。一対の絶縁部は、一対の電極を介して可変容量層を間に支持していてもよい。
一対の絶縁部は、それらの貫通口が可変容量層に略垂直な同軸上に配置され、可変容量層側の貫通口の端部に電極が存在するように配置される。電極は貫通口の開口部と同じ大きさであってもよいが、異なっていてもよい。貫通口の形状は、そこを貫通する引き出し部の形状に応じて、適宜選択できる。
絶縁部を構成する材料は、可変容量層を構成する材料に対して低誘電率材料であり、熱膨張係数が近い材料が好ましい。上記したように可変容量層を構成する材料として、BST:(Ba,Sr)TiOまたはBZT:Ba(Zr,Ti)Oが好ましく用いられる。本発明者は、SrTiO−SrZrO系材料は全域で固溶体を形成するので、組成を適宜選択することにより連続的に誘電率および熱膨張係数を調整できることに気付き、任意の組成を有するBSTおよびBZTに対して、SrTiO−SrZrO系材料は適切な材料となり得ることを見出した。SrTiO−SrZrO系材料を用いることにより、可変容量素子のヒートサイクル耐性が向上する。
即ち、絶縁部を形成する材料は、少なくともSrを含み、さらにTiおよび/またはZrを含んでいてもよい絶縁材料である。当該絶縁材料は、好ましくは、ペロブスカイト型の無機材料である。
一の態様において、上記絶縁部を形成する材料は、SrおよびTiを含む絶縁材料であり得る。
別の態様において、上記絶縁部を形成する材料は、SrおよびZrを含む絶縁材料であり得る。
さらに別の態様において、上記絶縁部を形成する材料は、Sr、TiおよびZrを含む絶縁材料であり得る。
一の態様において、絶縁部における、TiとZrのモル数の合計に対するZrのモル数の割合は、0.20以上1.0以下、好ましくは0.25以上1.0以下、さらに好ましくは0.50以上1.0以下であり得る。尚、この態様において、Tiは任意の成分であり、TiとZrのモル数の合計に対するZrのモル数の割合が1.0である場合、Tiは絶縁部に存在しない。このような割合とすることにより、絶縁部の比誘電率が150以下になり、より浮遊容量を低減することができる。
別の態様において、絶縁部における、TiとZrのモル数の合計に対するZrのモル数の割合は、0以上0.75以下、例えば0以上0.50以下であり得る。尚、この態様において、Zrは任意の成分であり、TiとZrのモル数の合計に対するZrのモル数の割合が0である場合、Zrは絶縁部に存在しない。
さらに別の態様において、絶縁部における、TiとZrのモル数の合計に対するZrのモル数の割合は、0.25以上0.75以下、好ましくは0.50以上0.75以下であり得る。
上記絶縁部を形成する材料の比誘電率は、特に限定されないが、好ましくは500以下、より好ましくは300以下、さらに好ましくは100以下、さらにより好ましくは30以下である。
絶縁部の厚さ(可変容量層に垂直な方向の厚さ)は、特に限定されず、所望の素子の大きさに応じて適宜選択できる。
可変容量素子1は、絶縁部の可変容量層を支持する面と対向する面に、外部電極12を有している。なお、この実施態様においては、外部電極を設けているが、これは必須の要素ではなく、外部電極を設置せずに、引き出し部を外部の配線に直接接続してもよい。
外部電極を形成する材料としては、導電性であれば特に限定されないが、Ag、Cu、Pt、Ni、Al、Pd、Au、モネル(Ni−Cu合金)等が挙げられる。好ましくは、上記電極および引き出し部と同じ材料が用いられる。
上記した本実施形態の可変容量素子1は、例えば、以下のようにして製造される。
まず、誘電体材料から可変容量層を形成する。
誘電体材料を、シート状に成形して、誘電体シートを形成する。例えば、誘電体材料を、バインダ樹脂および有機溶剤を含む有機ビヒクルと混合/混練し、シート状に成形することにより誘電体シートを得てよいが、これに限定されるものではない。この誘電体シートを、複数枚積層し、圧着して、可変容量層を得る。誘電体シート1枚を、可変容量層として用いることもできる。
次に、絶縁性材料から絶縁部を形成する。
例えば、絶縁性材料がセラミック材料である場合、上記可変容量層と同様にセラミック材料を、バインダ樹脂および有機溶剤を含む有機ビヒクルと混合/混練し、シート状に成形することによりセラミックシートを得てよい。このセラミックシートを所望の厚さに積層し、圧着して、セラミックシートの積層体(以下、セラミック積層体ともいう)を得る。ついで、セラミック積層体に引き出し部を形成するための貫通口を形成して、絶縁部を得る。貫通口の形成手段は、特に限定されず、例えばレーザーまたはメカニカルパンチを用いて形成することができる。形成した貫通口には、圧着時の変形を防止するために、例えばカーボンペーストを充填してもよい。
次いで、セラミック積層体、可変容量層およびセラミック積層体の順に、2つのセラミック積層体の貫通口が同軸上となるように積層して、圧着して、積層体を得る。
次いで、上記で得られた積層体を焼成して、電極および引き出し部を形成するために貫通口内部に導電性材料を、導体ペースト、例えば銀ペーストとして充填し、さらに外部電極を形成するために貫通口が露出した面に導体ペーストを塗布し再度焼成するか、あるいは、貫通口内部および外部電極形成部にスパッタ法により導電性材料の膜を形成する。
以上のようにして、本実施形態の可変容量素子1が製造される。
なお、本発明の可変容量素子1の製造方法は当該実施形態に限定されるものではなく、種々の改変が可能である。
例えば、セラミック積層体を形成する場合、上記では積層体を得た後に、貫通口を形成したが、これに限定されず、例えば、セラミックペーストを印刷し、フォトリソグラフィー法により貫通口を設けつつ積層してもよい。
また、上記では、可変容量層および絶縁部を焼成した後に、電極および引き出し部を形成しているが、例えば、セラミックシートを積層しながら導体ペーストを充填する、可変容量層とセラミック積層体を積層する前に貫通口に導体ペーストを充填する、または可変容量層とセラミック積層体を積層した後焼成前に導体ペーストを充填し、全体を同時に焼成してもよい。
また、別法として、可変容量層の主表面上に電極用の導体ペーストを塗布し、次いで絶縁部を積層して、貫通口に導体ペーストを充填してもよい。
好ましくは、上記実施形態のように、可変容量層および絶縁部を焼成した後に、導体ペーストを焼成して電極および引き出し部を形成する。このように別個に焼成することにより、可変容量層および絶縁部の焼成温度よりも低い融点を有する金属、例えばAgまたはCuを電極および引き出し部の材料として用いることが可能になる。
以上、本発明の1つの実施形態について説明したが、本発明は当該実施形態に限定されるものではなく、種々の改変が可能である。
例えば、図3に示すように、本発明の可変容量素子は、可変容量層の主表面に対して垂直な面の少なくとも1つに導体部14を有していてもよい。このような導体部を設置することにより、電磁波の放射損失を低減することができる。
また、本発明の可変容量素子は、
誘電体材料から構成される複数の可変容量層と、
可変容量層の両主表面上に可変容量層を介して対向して位置する複数の対の電極と、
複数の絶縁部と、
少なくとも1対の引き出し部と、
を有してなり、
上記複数の可変容量層および上記複数の絶縁部は、交互に積層され、積層体を形成し、
上記複数の可変容量層と上記複数の対の電極は、複数のコンデンサ構造を構成し、
上記引き出し部は、その一端において上記コンデンサ構造を構成する電極に電気的に接続され、絶縁部を貫通して、他端において外部電極または他の電気要素と電気的に接続するための接続部を提供することを特徴とする。
さらに別の態様において、図4および5に示すように、本発明の可変容量素子1aは、概略的には、可変容量層22および24と、電極26、28および30と、絶縁部32、34および36と、引き出し部38および40と、外部電極42および44とを有してなる。可変容量層と絶縁部は、絶縁部32、可変容量層22、絶縁部34、可変容量層24、絶縁部36の順で積層されている。電極26および30は可変容量層22を介して対向して位置し、これらは一のコンデンサ構造を構成し、電極28および30は可変容量層24を介して対向して位置し、これらは別のコンデンサ構造を構成し、これらのコンデンサ構造は電気的に直列に配置されている。電極26は、絶縁部32を貫通するビアホール46中に存在する引き出し部38の一端に電気的に接続されており、引き出し部38の他端は、外部電極42に電気的に接続されている。同様に、電極28は、絶縁部36を貫通するビアホール48中に存在する引き出し部40の一端に電気的に接続されており、引き出し部40の他端は、外部電極44に電気的に接続されている。電極30は、絶縁部34内に形成された開口部50内に位置し、可変容量層22を含むコンデンサ構造および可変容量層24を含むコンデンサ構造における電極の両方として機能する。
さらに別の実施態様において、図6および7に示すように、本発明の可変容量素子は、概略的には、可変容量層62および64と、電極66、68、70および72と、絶縁部74、76および78と、引き出し部80、82、84および86と、外部電極88および90とを有してなる。可変容量層と絶縁部は、絶縁部74、可変容量層62、絶縁部76、可変容量層64、絶縁部78の順で積層されている。電極66および68は、可変容量層62を介して対向して位置し、これらは一のコンデンサ構造を構成し、電極70および72は、可変容量層64を介して対向して位置し、これらは別のコンデンサ構造を構成し、これらのコンデンサ構造は電気的に並列に配置されている。電極66は、絶縁部74を貫通するビアホール92中に存在する引き出し部80の一端に電気的に接続されており、引き出し部80の他端は、外部電極88に電気的に接続されている。同様に、電極68は、絶縁部76および78ならびに可変容量層64を貫通するビアホール94中に存在する引き出し部82の一端に電気的に接続されており、引き出し部82の他端は、外部電極90に電気的に接続されている。また、電極70は、絶縁部74および76ならびに可変容量層62を貫通するビアホール96中に存在する引き出し部84の一端に電気的に接続されており、引き出し部84の他端は、外部電極88に電気的に接続されている。同様に、電極72は、絶縁部78を貫通するビアホール98中に存在する引き出し部86の一端に電気的に接続されており、引き出し部86の他端は、外部電極90に電気的に接続されている。
実施例1
可変容量層の評価
BaCO、SrCO、ZrOおよびTiO粉末を準備し、それぞれ、組成比が(Ba0.7Sr0.3)TiO(試料番号1)およびBa(Zr0.75Ti0.25)O(試料番号2)になるように秤量した。次いで、秤量物を、ボールミルに入れて、湿式で16時間混合、粉砕し、乾燥後、1200℃で2時間仮焼した。得られた仮焼物を、再びボールミルに入れて、湿式で16時間粉砕した後、バインダおよび可塑剤を加え、ドクターブレード法により、30μmの厚みにシート状に成形した。得られたシートを所定の大きさに打ち抜いた後、焼成後の厚みが約1mmになるように複数枚積み重ね、圧着した。圧着した積層体を焼成後の直径が約10mmになるように円板状に打ち抜き、これを焼成炉に入れて、400℃の温度でバインダや可塑剤を除去した。次いで、積層体を1350℃に昇温し、2時間保持することで焼成した。
同様にして圧着した積層体を幅5mm、高さ10mmの角板状に打ち抜き、同じく焼成炉に入れて、400℃の温度でバインダおよび可塑剤を除去した後、1350℃に昇温し、2時間保持することで焼成した。
円板状の試料の両面にAgペーストを塗布し、これを750℃で熱処理し、電極を形成した。電極を形成した試料30個について、インピーダンスアナライザ(アジレント・テクノロジー社製:HP4294A)を用い、温度25±2℃で、電圧1Vrms、周波数1kHzの交流電圧を印加して、静電容量を測定し、平均値を求めた。得られた静電容量の平均値と、円板状試料の寸法から比誘電率εrを算出した。
また、角板状の試料について、熱機械分析(TMA:Thermo Mechanical Analysis)にて、室温から1100℃までの熱膨張係数を測定した。
測定した結果を表1に示す(試料番号1および2)。
実施例2
絶縁部の評価
SrCO、TiOおよびZrO粉末を準備し、それぞれ、組成比がSr(Ti1−xZr)O(xは、0(試料番号3)、0.25(試料番号4)、0.5(試料番号5)、0.75(試料番号6)、および1.0(試料番号7))となるように秤量した。次いで、秤量物を、ボールミルに入れて、湿式で16時間混合、粉砕し、乾燥後、1200℃で2時間仮焼した。得られた仮焼物を、再びボールミルに入れて、湿式で16時間粉砕した後、バインダおよび可塑剤を加え、ドクターブレード法により、30μmの厚みにシート状に成形した。得られたシートを所定の大きさに打ち抜いた後、焼成後の厚みが1mm程度になるように複数枚積み重ね、圧着した。
実施例1と同様に、圧着した積層体から試料(円板状、角板状)を作製し、比誘電率εrおよび熱膨張係数を測定した。結果を表1に併せて示す(試料番号3〜7)。
また、比較例として、CaO−Al−SiO−B系ガラスを用いて上記と同様に試料を作成し、比誘電率εrおよび熱膨張係数を測定した。結果を表1に併せて示す(試料番号8)。
Figure 2016136772
また、図8にx(TiとZrの合計モル数を1としたときのZrのモル比)と熱膨張係数の関係を示し、図9にxと比誘電率εrの関係を示す。図1および2から明らかなように、組成を選択することで連続的に誘電率や熱膨張係数を調整できるため、可変容量層の材料によって、組成を選択することが可能になる。
実施例3
可変容量素子の試料の作製
実施例1および2で作成した可変容量層用のシート(試料番号1および2)および絶縁部用のシート(試料番号3〜8)を用いて、図1および2に示す可変容量素子を次のようにして作製した。
所定の大きさに打ち抜いた絶縁部用のシートを20枚積み重ね、仮圧着した。次いで、得られた積層体にレーザーでビアホールを形成し、カーボンペーストをビアホールに充填してビア埋めした。これらの積層体2つの間に可変容量層用のシートを1枚挟み込み、2つの積層体に形成したビアが重なるように積層し、100MPaで圧着し、温間等方圧プレス(Warm Isostatic Press;WIP)にて60℃、200MPaで圧着して積層体を得た。次いで、得られた積層体を、ダイサーを用いて個片(長さL=1.0mm、幅W=0.5mm、高さT=0.5mm)に切り分けて、400℃の温度でバインダおよび可塑剤を除去した。次いで、積層体を1300℃に昇温し、2時間保持することで焼成した。次に、Agペーストをビアホール内に充填し、外部電極を形成するためにビアが露出した部分に同じAgペーストを塗布し、750℃で焼成して、図1および2に示されるような可変容量素子の試料(試料番号11〜22)を作製した。尚、可変容量層用と絶縁部用の材料の組み合わせは表2に示した通りとした。
このようにして作製した試料番号11〜22の可変容量素子の試料各30個について、10℃/秒の降温速度で−55℃の温度にまで冷却し、同温度で30分間保持し、その後、10℃/秒の昇温速度で150℃の温度にまで加熱し、同温度で30分間保持するサイクルを1000サイクル繰り返し、ヒートサイクル試験を行った。試験後の試料30個について、外観を光学顕微鏡で観察し、クラックの有無を評価し、クラックが発生した個数を求めた。結果を表2に示す。尚、*を付した試料番号16および22は比較例である。
Figure 2016136772
本発明の可変容量素子である試料番号11〜15および17〜22の試料ではクラックの発生が観察されなかった。これは、絶縁部の熱膨張係数を、可変容量素子の熱膨張係数に近づけたことによる効果と考えられる。
本発明の保護素子は、RFID(Radio Frequency Identification)システムなど多種多様な電子機器に用いることができる。
1…可変容量素子;1a…可変容量素子;1b…可変容量素子;
2…可変容量層;4,4’…電極;6,6’…絶縁部;
8,8’…引き出し部;10,10’…貫通口;12…外部電極;
14…導体部;24…可変容量層;26…電極;28…電極;
30…電極;32…絶縁部;34…絶縁部;36…絶縁部;
38…引き出し部;40…引き出し部;42…外部電極;
44…外部電極;46…ビアホール;48…ビアホール;
50…開口部;62…可変容量層;64…可変容量層;
66…電極;68…電極;70…電極;72…電極;
74…絶縁部;76…絶縁部;78…絶縁部;80…引き出し部;
82…引き出し部;84…引き出し部;86…引き出し部;
88…外部電極;90…外部電極;92…ビアホール;
94…ビアホール;96…ビアホール;98…ビアホール

Claims (7)

  1. 誘電体材料から構成される可変容量層と、
    可変容量層で静電容量を取得するための電極と、
    可変容量層を介して対向して位置する絶縁部と
    電極からの引き出し部と
    を有してなり、
    絶縁部が、少なくともSrを含み、さらにTiおよび/またはZrを含んでいてもよい絶縁材料からなることを特徴とする、可変容量素子。
  2. 絶縁部における、TiとZrのモル数の合計に対するZrのモル数の割合が、0.25以上1.0以下であることを特徴とする、請求項1に記載の可変容量素子。
  3. 絶縁部における、TiとZrのモル数の合計に対するZrのモル数の割合が、0.25以上0.75以下であることを特徴とする、請求項1または2に記載の可変容量素子。
  4. 可変容量層が、BaおよびSrから選択される少なくとも一種、およびにTiおよびZrから選択される少なくとも一種を含む絶縁材料からなることを特徴とする、請求項1〜3のいずれか1項に記載の可変容量素子。
  5. 電極および引き出し部が、AgまたはCuから構成されていることを特徴とする、請求項1〜4のいずれか1項に記載の可変容量素子。
  6. 誘電体材料から構成される可変容量層と、
    可変容量層を介して対向して位置する一対の電極と、
    可変容量層を間に支持する一対の絶縁部と、
    一対の電極にそれぞれ繋がっている一対の引き出し部と
    を有してなり、
    一対の引き出し部が、一対の絶縁部内にそれぞれ配置され、かつ可変容量層に略垂直な同軸上にあることを特徴とする、請求項1〜5のいずれか1項に記載の可変容量素子。
  7. 誘電体材料から構成される複数の可変容量層と、
    可変容量層の両主表面上に可変容量層を介して対向して位置する複数の対の電極と、
    複数の絶縁部と、
    少なくとも1対の引き出し部と、
    を有してなり、
    上記複数の可変容量層および上記複数の絶縁部は、交互に積層され、積層体を形成し、
    上記複数の可変容量層と上記複数の対の電極は、複数のコンデンサ構造を構成し、
    上記引き出し部は、その一端において上記コンデンサ構造を構成する電極に電気的に接続され、絶縁部を貫通して、他端において外部電極または他の電気要素と電気的に接続されること
    を特徴とする、請求項1〜5のいずれか1項に記載の可変容量素子。
JP2017502404A 2015-02-27 2016-02-24 可変容量素子 Active JP6540791B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015039341 2015-02-27
JP2015039341 2015-02-27
JP2015084439 2015-04-16
JP2015084439 2015-04-16
PCT/JP2016/055339 WO2016136772A1 (ja) 2015-02-27 2016-02-24 可変容量素子

Publications (2)

Publication Number Publication Date
JPWO2016136772A1 true JPWO2016136772A1 (ja) 2017-11-24
JP6540791B2 JP6540791B2 (ja) 2019-07-10

Family

ID=56788692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017502404A Active JP6540791B2 (ja) 2015-02-27 2016-02-24 可変容量素子

Country Status (4)

Country Link
US (1) US10204742B2 (ja)
JP (1) JP6540791B2 (ja)
CN (1) CN107408459A (ja)
WO (1) WO2016136772A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314602A (ja) * 1993-04-28 1994-11-08 Tdk Corp セラミック電子部品
JPH10223475A (ja) * 1997-01-31 1998-08-21 Mitsubishi Materials Corp コンデンサ容量の調整方法
JPH11274000A (ja) * 1998-01-23 1999-10-08 Murata Mfg Co Ltd 非線形誘電体素子
JP2006245367A (ja) * 2005-03-04 2006-09-14 Matsushita Electric Ind Co Ltd バリスタおよびその製造方法
JP2006347782A (ja) * 2005-06-13 2006-12-28 Murata Mfg Co Ltd 誘電体セラミック組成物、および積層セラミックコンデンサ
JP2009513006A (ja) * 2005-10-20 2009-03-26 エプコス アクチエンゲゼルシャフト 電気モジュール
JP2010215430A (ja) * 2009-03-13 2010-09-30 Tdk Corp 誘電体磁器組成物および電子部品
JP2011195347A (ja) * 2010-03-17 2011-10-06 Murata Mfg Co Ltd 誘電体磁器組成物及び温度補償用積層コンデンサ
JP2013536989A (ja) * 2010-09-03 2013-09-26 エプコス アーゲー セラミックデバイス及びその製造方法
WO2015030170A1 (ja) * 2013-09-02 2015-03-05 株式会社村田製作所 可変容量素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3931445B2 (ja) * 1998-09-10 2007-06-13 株式会社日立製作所 半導体装置の製造方法
JP2010258402A (ja) * 2008-09-26 2010-11-11 Sony Corp 静電容量素子及び共振回路
JP5126374B2 (ja) 2011-01-19 2013-01-23 ソニー株式会社 可変容量素子及び、電子機器
CN103891047B (zh) * 2011-10-26 2017-04-05 株式会社村田制作所 可变电容元件以及高频器件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314602A (ja) * 1993-04-28 1994-11-08 Tdk Corp セラミック電子部品
JPH10223475A (ja) * 1997-01-31 1998-08-21 Mitsubishi Materials Corp コンデンサ容量の調整方法
JPH11274000A (ja) * 1998-01-23 1999-10-08 Murata Mfg Co Ltd 非線形誘電体素子
JP2006245367A (ja) * 2005-03-04 2006-09-14 Matsushita Electric Ind Co Ltd バリスタおよびその製造方法
JP2006347782A (ja) * 2005-06-13 2006-12-28 Murata Mfg Co Ltd 誘電体セラミック組成物、および積層セラミックコンデンサ
JP2009513006A (ja) * 2005-10-20 2009-03-26 エプコス アクチエンゲゼルシャフト 電気モジュール
JP2010215430A (ja) * 2009-03-13 2010-09-30 Tdk Corp 誘電体磁器組成物および電子部品
JP2011195347A (ja) * 2010-03-17 2011-10-06 Murata Mfg Co Ltd 誘電体磁器組成物及び温度補償用積層コンデンサ
JP2013536989A (ja) * 2010-09-03 2013-09-26 エプコス アーゲー セラミックデバイス及びその製造方法
WO2015030170A1 (ja) * 2013-09-02 2015-03-05 株式会社村田製作所 可変容量素子

Also Published As

Publication number Publication date
CN107408459A (zh) 2017-11-28
WO2016136772A1 (ja) 2016-09-01
JP6540791B2 (ja) 2019-07-10
US20170352489A1 (en) 2017-12-07
US10204742B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
US10515762B2 (en) Electronic component including a resistive layer
KR101790127B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
JP5397553B2 (ja) 積層セラミック電子部品およびその製造方法
CN102810397A (zh) 多层陶瓷电子元件和多层陶瓷电容器
CN109285698A (zh) 多层陶瓷电容器及其制造方法
JP4859593B2 (ja) 積層セラミックコンデンサおよびその製法
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
KR101882998B1 (ko) 적층 세라믹 전자부품
JP7069935B2 (ja) 積層セラミック電子部品
JP4798231B2 (ja) 誘電体セラミックおよび積層セラミックコンデンサ
CN110310828A (zh) 层叠陶瓷电子部件
CN110310830A (zh) 层叠陶瓷电子部件
JP6439856B2 (ja) 可変容量素子
JP6301629B2 (ja) 積層型電子部品
US10128051B2 (en) Variable capacitance component
JP6540791B2 (ja) 可変容量素子
JP2018006545A (ja) 積層セラミックコンデンサおよび複合部品
KR20210001970A (ko) 적층형 전자부품
JP2014187217A (ja) 積層型コンデンサ
JP2015070048A (ja) 積層型電子部品
JP2014183187A (ja) 積層セラミックコンデンサ
JP2023175618A (ja) 積層セラミック電子部品
JP2024089629A (ja) 積層型電子部品
JP2014146654A (ja) 積層型電子部品
JP2018070403A (ja) セラミック焼結体および電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190527

R150 Certificate of patent or registration of utility model

Ref document number: 6540791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150