JPWO2016068183A1 - ルテニウム除去組成物、及び、磁気抵抗メモリの製造方法 - Google Patents

ルテニウム除去組成物、及び、磁気抵抗メモリの製造方法 Download PDF

Info

Publication number
JPWO2016068183A1
JPWO2016068183A1 JP2016556596A JP2016556596A JPWO2016068183A1 JP WO2016068183 A1 JPWO2016068183 A1 JP WO2016068183A1 JP 2016556596 A JP2016556596 A JP 2016556596A JP 2016556596 A JP2016556596 A JP 2016556596A JP WO2016068183 A1 JPWO2016068183 A1 JP WO2016068183A1
Authority
JP
Japan
Prior art keywords
ruthenium
composition
group
mass
preferable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016556596A
Other languages
English (en)
Other versions
JP6363724B2 (ja
Inventor
起永 朴
起永 朴
篤史 水谷
篤史 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of JPWO2016068183A1 publication Critical patent/JPWO2016068183A1/ja
Application granted granted Critical
Publication of JP6363724B2 publication Critical patent/JP6363724B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/30Acidic compositions for etching other metallic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/32Alkaline compositions
    • C23F1/40Alkaline compositions for etching other metallic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

CoFeBの溶解を抑えながら、Ruを溶解することができるルテニウム除去組成物、及び、これを用いた磁気抵抗メモリ(Magnetoresistive Random Access Memory、MRAM)の製造方法を提供することを目的とする。本発明のルテニウム除去組成物は、オルト過ヨウ素酸、及び、水を含有し、pHが11以上であることを特徴とする。上記ルテニウム除去組成物は、オルト過ヨウ素酸の含有量が、組成物の全質量に対し、0.01〜5質量%であることが好ましい。

Description

本発明は、ルテニウム除去組成物、及び、磁気抵抗メモリの製造方法に関する。
半導体基板の加工は多段階の様々な加工工程により構成されている。その製造過程において、半導体層や電極等をドライエッチングによりパターニングするプロセスは重要である。ドライエッチングでは、装置チャンバー内でプラズマ(放電)を発生させ、その内部で生成したイオンやラジカルを利用して処理物を加工する。
一方、上記のドライエッチングにおいて処理物を完全に除去しきれないことが多く、通常、加工後の基板上にその残渣が残存する。また、レジスト等の除去のときに行われるアッシングにおいても、同様に基板上に残渣が残ることとなる。これらの残渣を加工された基板を損傷せずに、効果的に除去することが求められている。
半導体基板内の配線や集積回路のサイズは益々小さくなり、コバルト鉄ホウ素(CoFeB)や酸化マグネシウム(MgO)等の残すべき部材を腐食することなく正確に残渣除去を行う重要性は益々高まっている。
また近年では、半導体デバイスの高集積化や高速化などの進展に伴い、エッチングされる対称として、ルテニウム(Ru)などの貴金属が使用されている。
特許文献1には、酸化剤を含む処理液を用いた固体表面の処理方法が開示されている。
また特許文献2には、デバイス面の外縁部又は裏面のルテニウム含有膜を除去する半導体集積回路装置の量産方法が開示されている。
特開2001−240985号公報 特開2006−148149号公報
加工中の半導体基板の構成材料と、ドライエッチング等によってそこに残される残渣とは、通常、その構成元素が共通する。従って、半導体基板の損傷を抑えながら、その残渣を的確に除去することは容易ではない。
また、白金属元素であるRuが含まれるエッチング残渣に対し、十分な溶解速度を確保することは容易ではない。
本発明が解決しようとする課題は、CoFeBの溶解を抑えながら、Ruを溶解することができるルテニウム除去組成物、及び、これを用いた磁気抵抗メモリ(Magnetoresistive Random Access Memory、MRAM)の製造方法を提供することである。
本発明の上記課題は、以下の<1>又は<7>に記載の手段により解決された。好ましい実施態様である<2>〜<6>及び<8>〜<9>とともに以下に記載する。
<1> オルト過ヨウ素酸、及び、水を含有し、pHが11以上であることを特徴とする、ルテニウム除去組成物、
<2> オルト過ヨウ素酸の含有量が、組成物の全質量に対し、0.01〜5質量%である、<1>に記載のルテニウム除去組成物、
<3> 水の含有量が、組成物の全質量に対し、30質量%以上である、<1>又は<2>に記載のルテニウム除去組成物、
<4> pH調整剤として、テトラメチルアンモニウムヒドロキシド、テトラエチルアンモニウムヒドロキシド、及び、モノエタノールアミンよりなる群から選ばれた、少なくとも1つを更に含有する、<1>〜<3>のいずれか1つに記載のルテニウム除去組成物、
<5> pH調整剤の含有量が、組成物の全質量に対し、0.01〜5質量%である、<4>に記載のルテニウム除去組成物、
<6> MRAMドライエッチング残渣除去用である、<1>〜<5>のいずれか1つに記載のルテニウム除去組成物、
<7> CoFeB及び/又はCoFeを含む強磁性体層と、Ruを含むRu含有層とを含む半導体基板をドライエッチングするエッチング工程、及び、<1>〜<6>のいずれか1つに記載のルテニウム除去組成物によりドライエッチング残渣を除去する残渣除去工程を含む、磁気抵抗メモリの製造方法、
<8> 上記半導体基板が、MgOを含む絶縁体層を更に含む、<7>に記載の磁気抵抗メモリの製造方法、
<9> 上記ルテニウム除去組成物のMgOの溶解速度が、2nm/min以下である、<7>又は<8>に記載の磁気抵抗メモリの製造方法。
本発明によれば、CoFeBの溶解を抑えながら、Ruを溶解することができるルテニウム除去組成物、及び、これを用いた磁気抵抗メモリの製造方法を提供することができる。
本発明の一実施形態における半導体基板の作製工程の一例を模式的に示す断面図である。 残渣の除去処理により損傷を受けた半導体基板の一例を模式的に示す断面図である。
以下において、本発明の内容について詳細に説明する。以下に記載する構成要件の説明は、本発明の代表的な実施態様に基づいてなされることがあるが、本発明はそのような実施態様に限定されるものではない。なお、本願明細書において「〜」とはその前後に記載される数値を下限値及び上限値として含む意味で使用される。
本明細書における基(原子団)の表記において、置換及び無置換を記していない表記は、置換基を有さないものと共に置換基を有するものをも包含するものである。例えば、「アルキル基」とは、置換基を有さないアルキル基(無置換アルキル基)のみならず、置換基を有するアルキル基(置換アルキル基)をも包含するものである。
本明細書の組成物における各成分は、その成分を1種単独で、又は2種以上を併用して用いることができる。
本発明において、「質量部」及び「質量%」はそれぞれ、「重量部」及び「重量%」と同義である。
また、以下の説明において、好ましい態様の組み合わせは、より好ましい態様である。
(ルテニウム除去組成物)
本発明のルテニウム除去組成物(以下、単に「組成物」ともいう。)は、オルト過ヨウ素酸と、水とを含み、pHが11以上であることを特徴とする。
オルト過ヨウ素酸は、系内でRuを溶解する作用を発揮していると推測される。ドライエッチング工程により各層の元素がどのような化学的状態の残渣になっているかは予測しがたい。したがって、本発明のルテニウム除去組成物及びそこに含まれる酸化剤がどの金属成分にどのように作用しているかは特定しがたい。しかしながら、本実施形態においては、Ruの除去性を酸化剤により付与したことにより、効率的な残渣除去を達成するとともに、組成物のpHを11以上とすることにより、基板の各層(特に強磁性体層、絶縁体層)の保護が実現できたと推測している。
本発明のルテニウム除去組成物は、MRAMドライエッチング残渣除去用又は磁気抵抗メモリ製造用であることが好ましい。
以下、その他の成分を含め各成分について説明する。
<オルト過ヨウ素酸>
本発明のルテニウム除去組成物は、オルト過ヨウ素酸を含む。
ルテニウム除去組成物におけるオルト過ヨウ素酸の含有量は、組成物の全質量に対し、0.01質量%以上が好ましく、0.1質量%以上がより好ましく、0.5質量%以上が更に好ましい。上限としては、10質量%以下が好ましく、5質量%以下がより好ましく、3質量%以下が更に好ましい。
<水>
本発明のルテニウム除去組成物は、水を含む。水としては、本発明の効果を損ねない範囲で溶解成分を含む水性媒体であってもよく、あるいは不可避的な微量混合成分を含んでいてもよい。中でも、蒸留水やイオン交換水、あるいは超純水といった浄化処理を施された水が好ましく、半導体製造に使用される超純水を用いることが特に好ましい。
ルテニウム除去組成物における水の含有量は、特に限定されないが、組成物の全質量に対し、30質量%以上であることが好ましく、50質量%以上であることがより好ましく、70質量%以上であることが更に好ましく、90質量%以上であることが特に好ましい。上限は特に限定されないが、99質量%以下であることが好ましい。
<pH調整剤>
本発明のルテニウム除去組成物は、pH調整剤を含有することが好ましい。なお、pH調整剤は、上述した強酸化剤、及び、水を除く成分であることはいうまでもない。
pH調整剤としては、有機アミン化合物及び第4級アンモニウム水酸化物が好ましく例示され、第4級アンモニウム水酸化物がより好ましい。
それらの中でも、テトラメチルアンモニウムヒドロキシド、テトラエチルアンモニウムヒドロキシド、モノエタノールアミンよりなる群から選ばれた、少なくとも一つを含有することが好ましく、毒性の観点から、テトラエチルアンモニウムヒドロキシド、又は、モノエタノールアミンを含有することがより好ましい。
ルテニウム除去組成物におけるpH調整剤の含有量は、組成物が全体として所望のpHとなるように適宜選択すればよいが、組成物の全質量に対し、0.01質量%以上であることが好ましく、0.5質量%以上であることがより好ましい。上限としては、10質量%以下であることが好ましく、8質量%以下であることがより好ましく、5質量%以下であることが更に好ましい。
以下、有機アミン化合物及び第4級アンモニウム水酸化物について説明する。
〔有機アミン化合物〕
有機アミン化合物とは、分子内に第一級アミノ基、第二級アミノ基、第三級アミノ基のいずれかを有する化合物の総称である。ただし、アミンオキシド化合物はこれに含む意味である。有機アミン化合物は、炭素原子、窒素原子、水素原子を必須の構成元素とし、必要により酸素原子を含む化合物であることが好ましい。
有機アミン化合物としては、下記式(P−1)〜(P−5)のいずれかで表される化合物が挙げられる。
Figure 2016068183
P1〜RP9は、それぞれ独立に、アルキル基(炭素数1〜6が好ましい)、アルケニル基(炭素数2〜6が好ましい)、アルキニル基(炭素数2〜6が好ましい)、アリール基(炭素数6〜10が好ましい)、又はヘテロ環基(炭素数2〜6が好ましい)、アシル基(炭素数1〜6が好ましい)、アリーロイル基(炭素数7〜15が好ましい)、アルコキシ基(炭素数1〜6が好ましい)、アリールオキシ基(炭素数6〜14が好ましい)、アルコキシカルボニル基(炭素数2〜6が好ましい)、アルコキシカルボニルアミノ基(炭素数2〜6が好ましい)、下記式(x)で表される基を表す。
中でも、RP1〜RP9は、それぞれ独立に、アルキル基、アルケニル基、アリール基、アルコキシ基、アリールオキシ基、又は下記式(x)で表される基が好ましく、アルキル基、アルコキシ基、又は下記式(x)で表される基が特に好ましい。
これらの基は、更に置換基Tを有していてもよい。中でも付加される任意の置換基としては、ヒドロキシル基(OH)、カルボキシル基(COOH)、スルファニル基(SH)、アルコキシ基、又はチオアルコキシ基が好ましい。また、アルキル基、アルケニル基、アルキニル基は、それぞれ例えば1〜4個の、O、S、CO、NRN(RNは水素原子又は炭素数1〜6のアルキル基)を介在していてもよい。
X1−(Rx1−X2)mx−Rx2−* (x)
X1は、ヒドロキシル基、スルファニル基、炭素数1〜4のアルコキシ基、又は炭素数1〜4のチオアルコキシ基を表す。中でも、ヒドロキシル基が好ましい。
Rx1及びRx2はそれぞれ独立に炭素数1〜6のアルキレン基、炭素数2〜6のアルケニレン基、炭素数2〜6のアルキニレン基、炭素数6〜10のアリーレン基、又はそれらの組み合わせを表す。中でも、炭素数1〜6のアルキレン基が好ましい。
X2は、O、S、CO、NRNを表す。中でも、Oが好ましい。
mxは0〜6の整数を表す。mxが2以上のとき複数のRx1及びX2はそれぞれ異なっていてもよい。Rx1及びRx2は更に置換基Tを有していてもよい。
*は式(P−1)〜(P−4)における窒素原子との結合手である。
P10は上記置換基Tと同義である。npは0〜5の整数である。
有機アミン化合物は、モノエタノールアミン、ジグリコールアミン(アミノエトキシエタノール)、モノイソプロパノールアミン、イソブタノールアミン、C2〜C8アルカノールアミン、メチルエタノールアミン、N−メチルアミノエタノール、ジエタノールアミン、トリエタノールアミン、メチルジエタノールアミン、トリエチルアミン、ペンタメチルジエチレントリアミン、N−メチルモルホリン−N−オキシド(NMMO)、トリメチルアミン−N−オキシド、トリエチルアミン−N−オキシド、ピリジン−N−オキシド、N−エチルモルホリン−N−オキシド、N−メチルピロリジン−N−オキシド、N−エチルピロリジン−N−オキシド、それらの置換誘導体、及びそれらの組み合わせからなる群より選択されることが好ましい。中でも、アルカノールアミンが好ましく、モノエタノールアミン又はジグリコールアミンが特に好ましい。なお、置換基誘導体とは各化合物に置換基(例えば後述する置換基T)を有する化合物の総称である。
〔第4級アンモニウム水酸化物〕
第4級アンモニウム水酸化物としては、テトラアルキルアンモニウム水酸化物が好ましく、低級(炭素数1〜4)アルキル基で置換されたテトラアルキルアンモニウム水酸化物がより好ましい。テトラアルキルアンモニウム水酸化物としては、具体的には、テトラメチルアンモニウムヒドロキシド(TMAH)、テトラエチルアンモニウムヒドロキシド(TEAH)、テトラプロピルアンモニウムヒドロキシド(TPAH)、テトラブチルアンモニウムヒドロキシド(TBAH)、メチルトリプロピルアンモニウムヒドロキシド、セチルトリメチルアンモニウムヒドロキシドなどが挙げられる。
更に、第4級アンモニウム水酸化物として、トリメチル(2−ヒドロキシエチル)アンモニウムヒドロキシド(コリン)、メチルトリ(2−ヒドロキシエチル)アンモニウムヒドロキシド、テトラ(2−ヒドロキシエチル)アンモニウムヒドロキシド、ベンジルトリメチルアンモニウムヒドロキシド(BTMAH)なども挙げられる。
これらの中でも、第4級アンモニウム水酸化物としては、TMAH、TEAH、TPAH、TBAH、コリンが好ましく、TMAH、TEAH、TBAHがより好ましい。
本明細書において、化合物ないし置換基、連結基等がアルキル基、アルキレン基、アルケニル基、アルケニレン基、アルキニル基、アルキニレン基等を含むとき、これらは環状でも鎖状でもよく、また直鎖でも分岐していてもよく、任意の基で置換されていても無置換でもよい。このとき、アルキル基、アルキレン基、アルケニル基、アルケニレン基、アルキニル基、及び、アルキニレン基はヘテロ原子を含む基(例えば、O、S、CO、NRN等)を介在していてもよく、これを伴って環構造を形成していてもよい。またアリール基、ヘテロ環基等を含むとき、それらは単環でも縮環でもよく、同様に置換されていても無置換でもよい。
本明細書において、隣接する置換基は本発明の効果を奏する範囲で連結して環を形成していてもよい。このとき、上記ヘテロ原子を含む基を介して連結していてもよい。
本明細書において、化合物の置換基や連結基の選択肢を始め、温度、厚さといった各技術事項は、そのリストがそれぞれ独立に記載されていても、相互に組み合わせることができる。
本明細書において、化合物と末尾に付して化合物を特定するときには、本発明の効果を奏する範囲で、上記化合物以外に、そのイオン、塩を含む意味である。また、同様に、その誘導体を含む意味である。
<その他の成分>
本発明のルテニウム除去組成物には更に任意の成分を含有させてもよい。例えば、特開2014−093407号公報の段落0026等に記載、特開2013−055087号公報の段落0024〜0027等に記載、特開2013−012614号公報の段落0024〜0027等に記載の各界面活性剤が挙げられる。あるいは、特開2014−107434号公報の段落0017〜0038、特開2014−103179号公報の段落0033〜0047、特開2014−093407号公報の段落0017〜0049等に開示の各添加剤(防食剤等)が挙げられる。
<pH>
本発明において、ルテニウム除去組成物のpHは11以上であり、11〜14が好ましく、11〜13がより好ましく、11〜12が更に好ましい。
ルテニウム除去組成物のpHが11以上であれば、CoFeBやMgOを溶解しにくいため好ましい。またpHが上記の範囲であれば、高pHの処理液に触れることによる膜の表面の変質も抑えられる。
なお、pHは室温(25℃)において(株)堀場製作所製、F−51(商品名)を用いて測定することができる。
<溶解速度>
RuやMgO、CoFeB、又は、その他の金属による溶解速度は、以下の方法により測定することができる。
ここで、溶解速度は以下の方法により測定される。具体的には、市販のシリコンウェハに、目的とする層(例えば、CoFeB層、MgO層など)を形成した基板をそれぞれ準備する。各層の厚さは、例えば、50nm(500Å)とする。この基板を組成物で満たした容器に入れ、250rpmで撹拌する。処理温度は25℃とし、処理時間は10分とする。処理後の試験基板を取り出し、イソプロパノールでリンス処理を施した後、エリプソメトリー(分光エリプソメーター、ジェー・エー・ウーラム・ジャパン(株) Vase)を用いてエッチング処理前後の膜厚を測定することにより算出する。5点の平均値を採用した(測定条件 測定範囲:1.2−2.5eV、測定角:70,75度)。
Ruの溶解速度Aは0.05nm/min以上であることが好ましく、0.2nm/min以上であることがより好ましく、1nm/min以上であることが更に好ましい。なお、上限は特に限定されず、無限大であり、1010以下であることが好ましい。
MgOの溶解速度Bは2nm/min以下であることが好ましく、1nm/min以下であることがより好ましく、0.5nm/min以下であることが更に好ましい。下限は0nm/minであり、この速度が低ければ低いほどよい。
CoFeBの溶解速度Cは1nm/min以下であることが好ましく、0.2nm/minであることがより好ましく、0.1nm/min以下であることが更に好ましい。下限は0nm/minであり、この速度が低ければ低いほどよい。
また、溶解速度Cが0nm/minを超える場合、溶解速度A/溶解速度Cは20以上であることがより好ましく、100以上であることが更に好ましい。
なお、上限は特に限定されず、無限大であり、1010以下であることが好ましい。
溶解速度A/溶解速度Cが上記範囲内であれば、組成物を例えばMRAMの加工におけるエッチング残渣の除去に用いた場合に、CoFeBを含む強磁性体層の溶解を抑えながらRu含有エッチング残渣を除去することができる。
(磁気抵抗メモリの製造方法)
本発明の磁気抵抗メモリの製造方法は、半導体基板をドライエッチングするエッチング工程、及び、本発明のルテニウム除去組成物によりドライエッチング残渣を除去する残渣除去工程を含み、上記半導体基板が、CoFeB及び/又はCoFeを含む強磁性体層と、Ruを含むRu層とを含むことを特徴とする。
また、上記半導体基板は、MgOを含む絶縁体層を更に含むことが好ましい。
<エッチング工程>
本発明の磁気抵抗メモリの製造方法は、半導体基板をドライエッチングするエッチング工程を含む。
図1aはドライエッチングを行う前の半導体基板の一例を示した図である。本実施形態のMRAMの積層構造を下層から説明すると、ベース電極6b、第1強磁性体層5、絶縁体層4、第2強磁性体層3、フリー層2、上部電極6aで構成されている。この段階の加工工程では、引き続くドライエッチングのためにパターンをハードマスク1によって形成している。ハードマスク1の材料は特に限定されず、タンタル(Ta)やタングステン(W)等の任意の材料を適宜選定して採用することができる。なお、図示した積層体の下には、図示していないが、シリコンウエハが存在する。シリコンウエハの材料は特に限定されず、Si、SiO2などで構成された基板を適宜採用することができる。市販のシリコンウエハを使用してもよい。
上部電極6a及びベース電極6bの材料は特に限定されず、銅、アルミニウム、窒化チタン(TiN)、Ru等の電極材料を使用することができ、Ruを含むことが好ましい。
第1強磁性体層5、第2強磁性体層3を構成する材料は特に限定されず、Fe、CoFe、CoFeBなどが挙げられ、CoFeB及び/又はCoFeを含むことが好ましい。
絶縁体層4の材料としては、アルミニウム酸化物(AlOx)やマグネシウム酸化物(MgOx)が挙げられ、MgOを含むことが好ましい。
フリー層2の材料としてはパーマロイ(Py)(Fe−Niの合金)、Co−Feなどが挙げられる。
これらの層の材料は、MRAMに適用される各材料を適宜選定して利用することができる。各層の形成方法は特に限定されず、MBE(分子線エピタキシー法、Molecular Beam Epitaxy)などにより適宜形成することができる。
MRAMは強磁性体/絶縁体/強磁性体を基本構造とする強磁性トンネル接合(MTJ)を用いるメモリである。その動作原理としては、巨大磁気抵抗効果(Giant magnetoresistance effect、略してGMR効果)を利用するもの、トンネル磁気抵抗効果(Tunnel magnetoresistance effect、略してTMR効果)を利用するもの、CMR効果(Colossal magnetoresistance)を利用するものなどに大別される。図1の例は、TMR効果を利用する素子であるが、本発明がこれに限定されるものではない。
デバイスとして構成する場合には、マトリックス状に配線したビット線と書き込みワード線の交点にMTJを配置する。ビット線と書き込みワード線に電流を流すと、その交点にはそれぞれの導線から誘起された磁界の合成磁界が印加される。このビット線又は書き込みワード線単独で発生する磁界ではフリー層を反転させるのに必要な磁界(スイッチング磁界)を超えずに、合成磁界がスイッチング磁界を超えるように設計すれば、両導線の交点にあるセルのみを書き込み制御できる。磁化反転が一斉回転で起こるとすると、反転に要する磁界はアステロイド曲線で与えられる。
これまでに提案されているMRAMのMTJ素子の構造としては、(Co75Fe258020/AlOx/CoFe/Ru/CoFe/PtMn、Fe/MgO/Fe、Co2MnAl/AlOX/CoFe、Co2(Cr1−xFex)Al(CCFA)を用いたCCFA/AlOX/CoFe、Fe/MgO/Fe、CoFe/MgO/CoFe、CoFeB/MgO/CoFeBなどが挙げられる。
こうしたMRAMに関連する技術の詳細については、「MRAM/スピンメモリ技術」、特開2014−22730号公報、日本国特許庁ホームページに掲載の「標準技術集(MRAM・スピンメモリ)」http://www.jpo.go.jp/shiryou/s_sonota/hyoujun_gijutsu /mram/mokuji.htm(平成26年5月3日公開の内容)等を参照することができる。
図1(b)は、上記図1(a)の積層体にドライエッチングの処理を行った後の状態の一例を示している。この状態では、ハードマスク1の付与されていない部分の基板材料は除去され、その部分にホールHが形成されている。ドライエッチングの方法は特に限定されず、通常の方法によればよい。例えば、フッ素系ガスとO2との混合比率(フッ素系ガス/O2)が流量比で4/1〜1/5である混合ガスを用いたドライエッチング法により行うことができる(フッ素系ガスと酸素の比率はフッ素系ガスのC含有量による)。ドライエッチング法の代表的な例としては、特開昭59−126506号、同59−46628号、同58−9108号、同58−2809号、同57−148706号、同61−41102号などの公報に記載されているような方法が知られている。
同時に、この工程では、形成されたホールHの内部に残渣7が残されている。この残渣は、そのまま残された状態で次工程に付されると、素子としたときにその部分での導通不良や材料の劣化等につながるため、後述する残渣除去工程により、できるだけ完全に除去されることが好ましい。なお、この工程でハードマスク1が相当程度エッチングされていてもよい。
ドライエッチング条件の好ましい例としては下記が挙げられる。
処理パラメータ
圧力:0.5〜5Pa
使用ガス:Ar/C46(ヘキサフルオロ−1,3−ブタジエン)/O2=500〜1,000/5〜50/20〜100mL/min
処理温度:5〜50℃
ソースパワー:100〜1,000W
上部バイアス/電極バイアス=100〜1,000/100〜1,000W
処理時間:50〜1,000sec
<残渣除去工程>
本発明の磁気抵抗メモリの製造方法は、本発明のルテニウム除去組成物によりドライエッチング残渣を除去する残渣除去工程を含む。
図1(c)は、残渣を除去した後の半導体基板の形態の一例を示している。残渣除去工程においては、図示したもののように、基板の各層を構成する材料は損傷や浸食をせず、エッチング後の良好な形態が維持されていることが好ましい。図2は、これと対比するための比較例を示している。この例では、半導体基板中の強磁性体層3、5及び絶縁体層4において浸食が進行し、横方向に材料が削り取られた損傷部dを生じている。このような損傷部dをできるだけ小さくとどめ、できれば発生させないように処理することが好ましい。ただし、上記の図面で示した実施例及び比較例により本発明が限定して解釈されるものではない。
なお、図示したものでは、残渣の除去後もハードマスク1が残存する形態で示したが、残渣の除去処理により、このハードマスク1を同時に除去するようにしてもよい。
本発明に係る残渣除去工程において、残渣の除去方法については、本発明のルテニウム除去組成物を用いること以外は特に限定されず、公知の方法を使用することができる。公知の装置を使用して行うことも好ましく、例えば、バッチ式の装置を用いても、枚葉式装置を用いてもよい。処理温度は、10℃以上であることが好ましく、30℃以上であることがより好ましく、40℃以上であることが特に好ましい。上限としては、100℃以下であることが好ましく、80℃以下であることがより好ましく、70℃以下であることが更に好ましい。上記下限値以上とすることにより、残渣に対する十分な除去速度を確保することができ好ましい。上記上限値以下とすることにより、処理速度の経時安定性を維持することができ好ましい。また、エネルギー消費の削減にもつながる。
各層の厚さは特に限定されないが、強磁性体層は本発明の効果が顕著になる観点から、厚さが5nm以上20nm以下であることが好ましい。絶縁体層は本発明の効果が顕著になる観点から厚さが10nm以上20nm以下であることが好ましい。フリー層は素子の機能から厚さが10nm以上20nm以下であることが好ましい。ベース電極及び上部電極は素子の機能から厚さが10nm以上20nm以下であることが好ましい。ハードマスクはエッチングの適性から厚さが10nm以上20nm以下であることが好ましい。なお、半導体基板における各層の厚さや部材の寸法は、特に断らない限り、透過型電子顕微鏡(TEM)で観察した任意の10点の平均値で評価するものとする。
また、エッチング後の金属層の露出幅(各層の厚さ)は特に限定されないが、本発明の利点がより顕著になる観点から、2nm以上であることが好ましく、4nm以上であることがより好ましい。同様に効果の顕著性の観点から、上限値は1,000nm以下であることが実際的であり、100nm以下であることが好ましく、20nm以下であることがより好ましい。
(キット)
本発明におけるルテニウム除去組成物は、その原料を複数に分割したキットとしてもよい。例えば、第1液として上記pH調整剤と必要により水とを含有する組成物を準備し、第2液としてオルト過ヨウ素酸と必要により水とを含有する組成物を準備する態様が挙げられる。このときその他の化合物などの成分はそれぞれ別にあるいはともに第1液、第2液、又はその他の第3液に含有させておくことができる。キットの各成分の割合は、キットの総量に対して、組成物中の上記各成分の濃度が適合する。
キットの使用例としては、両組成物を混合して残渣除去組成物を調製し、その後適時に処理に適用する態様が好ましい。このようにすることで、各成分の分解による性能の劣化を招かずにすみ、所望の残渣除去作用を効果的に発揮させることができる。ここで、混合後「適時」とは、混合ののち所望の作用を失うまでの時期を指し、具体的には24時間以内であることが好ましく、12時間以内であることがより好ましく、8時間以内であることが更に好ましい。下限は特にないが、1秒以上であることが実際的である。
(容器)
本発明のルテニウム除去組成物は、(キットであるか否かに関わらず)腐食性等が問題とならない限り、任意の容器に充填して保管、運搬、そして使用することができる。また、半導体用途向けに、容器のクリーン度が高く、不純物の溶出が少ないものが好ましい。使用可能な容器としては、アイセロ化学(株)製の「クリーンボトル」シリーズ、コダマ樹脂工業(株)製の「ピュアボトル」などが挙げられるが、これらに限定されるものではない。
(磁気抵抗メモリの製造)
本実施形態においては、シリコンウエハを準備する工程と、そのシリコンウエハ上に上記各金属ないし金属化合物の層を形成した半導体基板とする工程と、上記半導体基板をドライエッチングする工程と、そこに残渣除去組成物を付与してエッチング残渣を除去する工程とを介して、所望の構造を有する磁気抵抗メモリ(半導体基板製品)を製造することが好ましい。上記の工程の順序は制限されて解釈されるものではなく、それぞれの工程間に更に別の工程を含んでいてもよい。
ウエハサイズは特に限定されないが、直径8インチ、直径12インチ、又は直径14インチのものを好適に使用することができる(1インチ=25.4mm)。
なお、本明細書において「準備」というときには、特定の材料を合成ないし調合等して備えることのほか、購入等により所定の物を調達することを含む意味である。また、本明細書においては、半導体基板の各材料の処理に組成物(薬液)を用いることを「適用」と称するが、その実施態様は特に限定されない。例えば、組成物と基板とを接触させることを広く含み、具体的には、バッチ式のもので浸漬してエッチングしても、枚葉式のもので吐出によりエッチングしてもよい。
本明細書において、半導体基板とは、ウエハのみではなくそこに回路構造が施された基板構造体全体を含む意味で用いる。半導体基板部材とは、上記で定義される半導体基板を構成する部材を指し1つの材料からなっていても複数の材料からなっていてもよい。なお、加工済みの半導体基板を半導体基板製品として区別して呼ぶことがあり、必要によっては更に区別して、これに加工を加えダイシングして取り出したチップ及びその加工製品を半導体素子という。すなわち、広義には半導体素子やこれを組み込んだ半導体製品は半導体基板製品に属するものである。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明は、以下の実施例に限定されるものではない。なお、実施例中で処方や配合量として示した%及び部は特に断らない限り質量基準である。
(ルテニウム除去組成物の調製)
下記表1に記載の割合で各成分を混合し、各試験に適用する残渣除去組成物を調製した。使用した試薬の詳細を下記に示す。また、表中の「−」は、その成分を使用しなかったことを意味している。
・オルト過ヨウ素酸 (Aldrich社製)
・次亜塩素酸ナトリウム (和光純薬工業(株)製)
・過マンガン酸ナトリウム (和光純薬工業(株)製)
・ヒドロキシルアミン (和光純薬工業(株)製)
・硝酸 (和光純薬工業(株)製)
・塩酸 (和光純薬工業(株)製)
・塩素酸ナトリウム (和光純薬工業(株)製)
・ヨウ素酸 (和光純薬工業(株)製)
・臭素酸 (和光純薬工業(株)製)
・臭素酸ナトリウム (和光純薬工業(株)製)
・テトラメチルアンモニウムヒドロキシド (Sachem社製)
・テトラエチルアンモニウムヒドロキシド (和光純薬工業(株)製)
・モノエタノールアミン (林純薬工業(株)製)
・純水 (富士フイルム(株)製)
<溶解速度(ER)試験>
溶解速度(ER)については、市販のシリコンウエハ(SUMCO製)に、Ru、CoFeB、MgOの層を形成した基板をそれぞれ準備した。層の形成は、CVD(ケミカルベーパーデポジション)法により行った。各層の厚さは50nmとした。この基板を組成物で満たした容器に入れ、250rpm、10分間撹拌した。撹拌中の組成物の温度は表1中に処理温度として記載した。得られた基板をエリプソメトリー(分光エリプソメーター、ジェー・エー・ウーラム・ジャパン(株)製Vase、測定条件 測定範囲:1.2−2.5eV、測定角:70,75度)を用いてエッチング処理前後の膜厚を測定し、各5点の平均値から溶解速度(nm/分)を算出した。結果は表1に記載した。
Figure 2016068183
1 ハードマスク(Hard Mask)
2 フリー層(Free Layer)
3 第2強磁性体層(CoFeB or CoFe)
4 絶縁体層(MgO or Al23
5 第1強磁性体層(CoFeB or CoFe)
6a 上部電極(Top electrode)
6b ベース電極(Base electrode)
7 残渣(Residue)
H ホール
d 損傷部

Claims (9)

  1. オルト過ヨウ素酸、及び、
    水を含有し、
    pHが11以上であることを特徴とする、
    ルテニウム除去組成物。
  2. オルト過ヨウ素酸の含有量が、組成物の全質量に対し、0.01〜5質量%である、請求項1に記載のルテニウム除去組成物。
  3. 水の含有量が、組成物の全質量に対し、30質量%以上である、請求項1又は2に記載のルテニウム除去組成物。
  4. pH調整剤として、テトラメチルアンモニウムヒドロキシド、テトラエチルアンモニウムヒドロキシド、及び、モノエタノールアミンよりなる群から選ばれた、少なくとも1つを更に含有する、請求項1〜3のいずれか1項に記載のルテニウム除去組成物。
  5. pH調整剤の含有量が、組成物の全質量に対し、0.01〜5質量%である、請求項4に記載のルテニウム除去組成物。
  6. MRAMドライエッチング残渣除去用である、請求項1〜5のいずれか1項に記載のルテニウム除去組成物。
  7. CoFeB及び/又はCoFeを含む強磁性体層と、Ruを含むRu含有層とを含む半導体基板をドライエッチングするエッチング工程、及び、
    請求項1〜6のいずれか1項に記載のルテニウム除去組成物によりドライエッチング残渣を除去する残渣除去工程を含む、
    磁気抵抗メモリの製造方法。
  8. 前記半導体基板が、MgOを含む絶縁体層を更に含む、請求項7に記載の磁気抵抗メモリの製造方法。
  9. 前記ルテニウム除去組成物のMgOの溶解速度が、2nm/min以下である、請求項7又は8に記載の磁気抵抗メモリの製造方法。
JP2016556596A 2014-10-31 2015-10-28 ルテニウム除去組成物、及び、磁気抵抗メモリの製造方法 Active JP6363724B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014222540 2014-10-31
JP2014222540 2014-10-31
PCT/JP2015/080367 WO2016068183A1 (ja) 2014-10-31 2015-10-28 ルテニウム除去組成物、及び、磁気抵抗メモリの製造方法

Publications (2)

Publication Number Publication Date
JPWO2016068183A1 true JPWO2016068183A1 (ja) 2017-08-31
JP6363724B2 JP6363724B2 (ja) 2018-07-25

Family

ID=55857518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016556596A Active JP6363724B2 (ja) 2014-10-31 2015-10-28 ルテニウム除去組成物、及び、磁気抵抗メモリの製造方法

Country Status (4)

Country Link
US (4) US20170222138A1 (ja)
JP (1) JP6363724B2 (ja)
TW (1) TWI684675B (ja)
WO (1) WO2016068183A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090247B1 (en) 2017-05-03 2018-10-02 International Business Machines Corporation Semiconductor device formed by wet etch removal of Ru selective to other metals
JP2019047119A (ja) * 2017-09-04 2019-03-22 Tdk株式会社 磁気抵抗効果素子、磁気メモリ、および磁気デバイス
CN111630632B (zh) 2018-01-12 2023-09-08 富士胶片株式会社 药液、基板的处理方法
JP7301055B2 (ja) * 2018-09-06 2023-06-30 富士フイルム株式会社 薬液、基板の処理方法
JP7219061B2 (ja) * 2018-11-14 2023-02-07 関東化学株式会社 ルテニウム除去用組成物
EP3894512A4 (en) * 2018-12-14 2022-08-24 Entegris, Inc. RUTHENIUM ETCHING COMPOSITION AND PROCESS
JP6670917B1 (ja) 2018-12-18 2020-03-25 東京応化工業株式会社 エッチング液、被処理体の処理方法、及び半導体素子の製造方法。
JP7065763B2 (ja) * 2018-12-27 2022-05-12 富士フイルム株式会社 薬液、被処理物の処理方法
CN113439326A (zh) * 2019-02-13 2021-09-24 株式会社德山 含有次氯酸根离子和pH缓冲剂的半导体晶圆的处理液
CN113383408A (zh) * 2019-02-13 2021-09-10 株式会社德山 含有鎓盐的半导体晶圆的处理液
KR20220051230A (ko) 2019-09-27 2022-04-26 가부시끼가이샤 도꾸야마 RuO4 가스의 발생 억제제 및 RuO4 가스의 발생 억제 방법
KR20220158844A (ko) 2019-09-27 2022-12-01 가부시끼가이샤 도꾸야마 루테늄의 반도체용 처리액 및 그 제조 방법
US11898081B2 (en) 2019-11-21 2024-02-13 Tokyo Ohka Kogyo Co., Ltd. Ruthenium-etching solution, method for manufacturing ruthenium-etching solution, method for processing object to be processed, and method for manufacturing ruthenium-containing wiring
JP7405872B2 (ja) * 2020-01-28 2023-12-26 富士フイルム株式会社 組成物、基板の処理方法
CN115152005A (zh) 2020-02-25 2022-10-04 株式会社德山 钌的半导体用处理液
JP7422586B2 (ja) 2020-03-30 2024-01-26 東京エレクトロン株式会社 基板処理装置および基板処理方法
TW202208323A (zh) 2020-08-07 2022-03-01 日商德山股份有限公司 半導體晶圓用處理液
JP7531343B2 (ja) 2020-08-11 2024-08-09 東京応化工業株式会社 ルテニウム配線の製造方法
CN112321437A (zh) * 2020-11-18 2021-02-05 西安凯立新材料股份有限公司 一种四正丙基高钌酸铵的制备方法
JP2022103863A (ja) 2020-12-28 2022-07-08 東京応化工業株式会社 半導体素子の製造方法、及び半導体素子の製造方法において用いられる薬液
JP2022118773A (ja) * 2021-02-03 2022-08-16 東京応化工業株式会社 ルテニウム含有層を洗浄又はエッチングするために用いられる薬液、及びルテニウム配線の製造方法
JPWO2023054233A1 (ja) * 2021-09-30 2023-04-06

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016053A (ja) * 2000-06-28 2002-01-18 Hitachi Ltd 半導体装置の製造方法
JP2006173454A (ja) * 2004-12-17 2006-06-29 Tosoh Corp 半導体基板洗浄液
JP2011249590A (ja) * 2010-05-27 2011-12-08 Fujitsu Ltd 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490756B (en) * 1999-08-31 2002-06-11 Hitachi Ltd Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
JP3619745B2 (ja) 1999-12-20 2005-02-16 株式会社日立製作所 固体表面の処理方法及び処理液並びにこれらを用いた電子デバイスの製造方法
US20030171239A1 (en) * 2002-01-28 2003-09-11 Patel Bakul P. Methods and compositions for chemically treating a substrate using foam technology
JP4267359B2 (ja) * 2002-04-26 2009-05-27 花王株式会社 レジスト用剥離剤組成物
US7320942B2 (en) * 2002-05-21 2008-01-22 Applied Materials, Inc. Method for removal of metallic residue after plasma etching of a metal layer
WO2004037962A2 (en) * 2002-10-22 2004-05-06 Ekc Technology, Inc. Aqueous phosphoric acid compositions for cleaning semiconductor devices
JP4175540B2 (ja) * 2002-11-13 2008-11-05 花王株式会社 半導体基板製造工程用組成物
JP4286049B2 (ja) * 2003-04-11 2009-06-24 花王株式会社 電子基板の製造方法
JP4159929B2 (ja) * 2003-05-28 2008-10-01 花王株式会社 レジスト用剥離剤組成物
US6869336B1 (en) 2003-09-18 2005-03-22 Novellus Systems, Inc. Methods and compositions for chemical mechanical planarization of ruthenium
JP4355201B2 (ja) * 2003-12-02 2009-10-28 関東化学株式会社 タングステン金属除去液及びそれを用いたタングステン金属の除去方法
KR100734274B1 (ko) * 2005-09-05 2007-07-02 삼성전자주식회사 기판 세정용 조성물을 이용한 게이트 형성 방법
JP4199232B2 (ja) 2005-12-15 2008-12-17 株式会社ルネサステクノロジ 半導体集積回路装置の量産方法
US20080148649A1 (en) 2006-12-21 2008-06-26 Zhendong Liu Ruthenium-barrier polishing slurry
JP4903745B2 (ja) * 2007-05-08 2012-03-28 ローム アンド ハース カンパニー 安定化された流体
JP2009231354A (ja) * 2008-03-19 2009-10-08 Fujifilm Corp 半導体デバイス用洗浄液、および洗浄方法
US8506831B2 (en) * 2008-12-23 2013-08-13 Air Products And Chemicals, Inc. Combination, method, and composition for chemical mechanical planarization of a tungsten-containing substrate
WO2011030529A1 (ja) * 2009-09-09 2011-03-17 株式会社アルバック 磁気抵抗素子の製造方法
US20120256122A1 (en) 2009-12-17 2012-10-11 Showa Denko K. K. Composition for etching of ruthenium-based metal, and process for preparation of the same
US8211800B2 (en) 2010-08-23 2012-07-03 Kabushiki Kaisha Toshiba Ru cap metal post cleaning method and cleaning chemical
US9202917B2 (en) * 2013-07-29 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Buried SiGe oxide FinFET scheme for device enhancement
US20150287426A1 (en) * 2014-04-07 2015-10-08 HGST Netherlands B.V. Magnetic read head having spin hall effect layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016053A (ja) * 2000-06-28 2002-01-18 Hitachi Ltd 半導体装置の製造方法
JP2006173454A (ja) * 2004-12-17 2006-06-29 Tosoh Corp 半導体基板洗浄液
JP2011249590A (ja) * 2010-05-27 2011-12-08 Fujitsu Ltd 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法

Also Published As

Publication number Publication date
WO2016068183A1 (ja) 2016-05-06
US10714682B2 (en) 2020-07-14
US11456412B2 (en) 2022-09-27
JP6363724B2 (ja) 2018-07-25
US20220393104A1 (en) 2022-12-08
TWI684675B (zh) 2020-02-11
TW201634755A (zh) 2016-10-01
US20200295258A1 (en) 2020-09-17
US20190148634A1 (en) 2019-05-16
US20170222138A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
JP6363724B2 (ja) ルテニウム除去組成物、及び、磁気抵抗メモリの製造方法
JP6486957B2 (ja) Mramドライエッチング残渣除去組成物、磁気抵抗メモリの製造方法、及び、コバルト除去組成物
JP6460729B2 (ja) 基板処理方法、及び、半導体素子の製造方法
KR102513907B1 (ko) 구리, 몰리브덴 금속 적층막 에칭액 조성물, 이의 조성물을 이용한 에칭 방법 및 이의 조성물의 수명을 연장하는 방법
US12012658B2 (en) Composition, kit, and method for treating substrate
TWI626305B (zh) 清潔配方
JP6552676B2 (ja) ルテニウム含有膜が形成された基板におけるルテニウム付着物除去用除去液
KR101275757B1 (ko) 박리제 조성물
IL247182A (en) Liquid preparations for cleaning a semiconductor device and a method for cleaning a semiconductor device
KR20200093059A (ko) 약액, 기판의 처리 방법
TW201024934A (en) Photoresist remover composition, method for removing photoresist of multilayer metal circuit board, and method for producing multilayer metal circuit board
TW201621088A (zh) 微影蝕刻用洗淨液、及基板之洗淨方法
JP7513665B2 (ja) 薬液、基板の処理方法
US11859119B2 (en) Chemical liquid and method for treating object to be treated
JP6292728B2 (ja) エッチング残渣除去組成物、これを用いるエッチング残渣の除去方法およびエッチング残渣除去キット、ならびに磁気抵抗メモリの製造方法
WO2021039137A1 (ja) 洗浄剤組成物
JP2023078483A (ja) 基板の処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180628

R150 Certificate of patent or registration of utility model

Ref document number: 6363724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250