TWI684675B - 釕除去組成物、磁阻式記憶體的製造方法及釕除去組成物的乾式蝕刻殘渣除去用途的使用 - Google Patents

釕除去組成物、磁阻式記憶體的製造方法及釕除去組成物的乾式蝕刻殘渣除去用途的使用 Download PDF

Info

Publication number
TWI684675B
TWI684675B TW104135517A TW104135517A TWI684675B TW I684675 B TWI684675 B TW I684675B TW 104135517 A TW104135517 A TW 104135517A TW 104135517 A TW104135517 A TW 104135517A TW I684675 B TWI684675 B TW I684675B
Authority
TW
Taiwan
Prior art keywords
mass
composition
ruthenium
removal composition
dissolution rate
Prior art date
Application number
TW104135517A
Other languages
English (en)
Other versions
TW201634755A (zh
Inventor
朴起永
水谷篤史
Original Assignee
日商富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商富士軟片股份有限公司 filed Critical 日商富士軟片股份有限公司
Publication of TW201634755A publication Critical patent/TW201634755A/zh
Application granted granted Critical
Publication of TWI684675B publication Critical patent/TWI684675B/zh

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/30Acidic compositions for etching other metallic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/32Alkaline compositions
    • C23F1/40Alkaline compositions for etching other metallic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種可抑制CoFeB的溶解並且溶解Ru的釕除去組成物、及使用其的磁阻式記憶體(Magnetoresistive Random Access Memory,MRAM)的製造方法。本發明的釕除去組成物的特徵在於:含有正過碘酸及水,且pH值為11以上。所述釕除去組成物較佳為相對於組成物的總質量,正過碘酸的含量為0.01質量%~5質量%。

Description

釕除去組成物、磁阻式記憶體的製造方法及釕 除去組成物的乾式蝕刻殘渣除去用途的使用
本發明是有關於一種釕除去組成物及磁阻式記憶體的製造方法。
半導體基板的加工是由多階段的各種加工步驟所構成。於其製造過程中,藉由乾式蝕刻(dry etching)將半導體層或電極等加以圖案化的製程重要。於乾式蝕刻中,於裝置腔室內產生電漿(放電),利用其內部生成的離子或自由基對處理物進行加工。
另一方面,大多情況下所述乾式蝕刻中無法將處理物完全除去,通常其殘渣殘存於加工後的基板上。另外,於將抗蝕劑等除去時所進行的灰化(ashing)中,亦同樣於基板上殘留殘渣。要求將該些殘渣有效地除去而不對經加工的基板造成損傷。
半導體基板內的配線或積體電路的尺寸日益變小,準確地進行殘渣除去而不腐蝕鈷鐵硼(CoFeB)或氧化鎂(MgO)等應殘留的構件的重要性日益提高。
另外,近年來伴隨著半導體元件(device)的高積體化或高速化等的發展,使用釕(Ru)等貴金屬作為被蝕刻的對象。
於專利文獻1中揭示有一種固體表面的處理方法,其使用含有氧化劑的處理液。
另外,於專利文獻2中揭示有一種半導體積體電路裝置的量產方法,其將元件面的外緣部或背面的含釕膜除去。
[現有技術文獻]
[專利文獻]
[專利文獻1] 日本專利特開2001-240985號公報
[專利文獻2] 日本專利特開2006-148149號公報
對於加工中的半導體基板的構成材料、與因乾式蝕刻等而殘留於其中的殘渣而言,通常其構成元素共通。因此,難以抑制半導體基板的損傷並且準確地除去該殘渣。
另外,對於含有作為白金屬元素的Ru的蝕刻殘渣,難以確保充分的溶解速度。
本發明所欲解決的課題在於提供一種可抑制CoFeB的溶解並且溶解Ru的釕除去組成物、及使用其的磁阻式記憶體(Magnetoresistive Random Access Memory,MRAM)的製造方法。
本發明的所述課題是藉由以下的<1>或<7>所記載的手段而解決。以下與作為較佳實施方式的<2>~<6>及<8>~<9>一併記載。
<1>一種釕除去組成物,其特徵在於含有正過碘酸及水,且pH值為11以上;<2>如<1>所記載的釕除去組成物,其中相對於組成物的總質量,正過碘酸的含量為0.01質量%~5質量%;<3>如<1>或<2>所記載的釕除去組成物,其中相對於組成物的總質量,水的含量為30質量%以上;<4>如<1>至<3>中任一項所記載的釕除去組成物,更含有選自由氫氧化四甲基銨、氫氧化四乙基銨及單乙醇胺所組成的組群中的至少一種作為pH調整劑;<5>如<4>所記載的釕除去組成物,其中相對於組成物的總質量,pH調整劑的含量為0.01質量%~5質量%;<6>如<1>至<5>中任一項所記載的釕除去組成物,其用於MRAM乾式蝕刻殘渣的除去;<7>一種磁阻式記憶體的製造方法,包括以下步驟:蝕刻步驟,對含有強磁性體層及含Ru層的半導體基板進行乾式蝕刻,其中所述強磁性體層含有CoFeB及/或CoFe,所述含Ru層含有Ru;以及殘渣除去步驟,藉由如<1>至<6>中任一項所記載的釕除去組成物將乾式蝕刻殘渣除去;<8>如<7>所記載的磁阻式記憶體的製造方法,其中所述半導體基板更含有含MgO的絕緣體層;<9>如<7>或<8>所記載的磁阻式記憶體的製造方法,其中所述釕除去組成物的MgO的溶解速度為2nm/min以下。
根據本發明,可提供一種可抑制CoFeB的溶解並且溶解Ru的釕除去組成物、及使用其的磁阻式記憶體的製造方法。
1‧‧‧硬遮罩(Hard Mask)
2‧‧‧自由層(Free Layer)
3‧‧‧第2強磁性體層(CoFeB或CoFe)
4‧‧‧絕緣體層(MgO或Al2O3)
5‧‧‧第1強磁性體層(CoFeB或CoFe)
6a‧‧‧上部電極(Top electrode)
6b‧‧‧基電極(Base electrode)
7‧‧‧殘渣(Residue)
d‧‧‧損傷部
H‧‧‧孔
圖1(a)~圖1(c)為示意性地表示本發明的一實施形態的半導體基板的製作步驟的一例的剖面圖。
圖2為示意性地表示因殘渣的除去處理而受到損傷的半導體基板的一例的剖面圖。
以下對本發明的內容加以詳細說明。以下記載的構成要件的說明有時是根據本發明的具代表性的實施方式來進行,但本發明不限定於此種實施方式。再者,本申請案說明書中,所謂「~」是以包含其前後所記載的數值作為下限值及上限值的含意而使用。
本說明書中的基團(原子團)的表述中,未記載經取代及未經取代的表述包含不具有取代基的基團(原子團),並且亦包含具有取代基的基團(原子團)。例如所謂「烷基」,不僅是指不具有取代基的烷基(未經取代的烷基),而且亦包含具有取代基的烷基(經取代的烷基)。
關於本說明書的組成物中的各成分,可將該成分單獨使用一種或併用兩種以上。
本發明中,「質量份」及「質量%」分別與「重量份」及「重量%」為相同含意。
另外,以下的說明中,較佳態樣的組合為更佳態樣。
(釕除去組成物)
本發明的釕除去組成物(以下有時亦簡稱為「組成物」)的特徵在於含有正過碘酸及水,且pH值為11以上。
推測正過碘酸於體系內發揮溶解Ru的作用。難以預測各層的元素因乾式蝕刻步驟而成為何種化學狀態的殘渣。因此,難以確定本發明的釕除去組成物及其中所含的氧化劑以何種方式作用於何種金屬成分。然而推測,本實施形態中,藉由氧化劑來賦予Ru的除去性,由此達成有效率的殘渣除去,並且藉由將組成物的pH值設定為11以上,可實現基板的各層(特別是強磁性體層、絕緣體層)的保護。
本發明的釕除去組成物較佳為用於MRAM乾式蝕刻殘渣的除去或磁阻式記憶體的製造。
以下,包括其他成分在內而對各成分加以說明。
<正過碘酸>
本發明的釕除去組成物含有正過碘酸。
相對於組成物的總質量,釕除去組成物中的正過碘酸的含量較佳為0.01質量%以上,更佳為0.1質量%以上,進而佳為0.5質量%以上。上限較佳為10質量%以下,更佳為5質量%以下,進而佳為3質量%以下。
<水>
本發明的釕除去組成物含有水。水亦可為在不損及本發明效果的範圍內含有溶解成分的水性介質,或亦可含有不可避免的微量混合成分。其中,較佳為蒸餾水或離子交換水、或超純水等實施了淨化處理的水,尤佳為使用半導體製造時所使用的超純水。
釕除去組成物中的水的含量並無特別限定,相對於組成物的總質量,較佳為30質量%以上,更佳為50質量%以上,進而佳為70質量%以上,尤佳為90質量%以上。上限並無特別限定,較佳為99質量%以下。
<pH調整劑>
本發明的釕除去組成物較佳為含有pH調整劑。再者,pH調整劑當然為除了所述強氧化劑及水以外的成分。
pH調整劑可較佳地例示有機胺化合物及四級銨氫氧化物,更佳為四級銨氫氧化物。
該些pH調整劑中,較佳為含有選自由氫氧化四甲基銨、氫氧化四乙基銨、單乙醇胺所組成的組群中的至少一種,就毒性的觀點而言,更佳為含有氫氧化四乙基銨或單乙醇胺。
釕除去組成物中的pH調整劑的含量只要以組成物總體成為所需pH值的方式適當選擇即可,相對於組成物的總質量,較佳為0.01質量%以上,更佳為0.5質量%以上。上限較佳為10質量%以下,更佳為8質量%以下,進而佳為5質量%以下。
以下,對有機胺化合物及四級銨氫氧化物加以說明。
[有機胺化合物]
所謂有機胺化合物,是指於分子內具有一級胺基、二級胺基、三級胺基的任一個的化合物的總稱。其中,氧化胺化合物為包含在所述有機胺化合物中的含意。有機胺化合物較佳為以碳原子、氮原子、氫原子作為必需的構成元素,視需要含有氧原子的化合物。
有機胺化合物可列舉下述式(P-1)~式(P-5)的任一個所表示的化合物。
Figure 104135517-A0305-02-0009-1
RP1~RP9分別獨立地表示烷基(較佳為碳數1~6)、烯基(較佳為碳數2~6)、炔基(較佳為碳數2~6)、芳基(較佳為碳數6~10)、或雜環基(較佳為碳數2~6)、醯基(較佳為碳數1~6)、芳醯基(較佳為碳數7~15)、烷氧基(較佳為碳數1~6)、芳氧基(較佳為碳數6~14)、烷氧基羰基(較佳為碳數2~6)、烷氧基羰基胺基(較佳為碳數2~6)、下述式(x)所表示的基團。
其中,RP1~RP9分別獨立地較佳為烷基、烯基、芳基、烷氧基、芳氧基或下述式(x)所表示的基團,尤佳為烷基、烷氧基或 下述式(x)所表示的基團。
該些基團亦可更具有取代基T。其中,所加成的任意的取代基較佳為羥基(OH)、羧基(COOH)、巰基(SH)、烷氧基或硫代烷氧基。另外,烷基、烯基、炔基分別可介隔例如1個~4個O、S、CO、NRN(RN為氫原子或碳數1~6的烷基)。
X1-(Rx1-X2)mx-Rx2-* (x)
X1表示羥基、巰基、碳數1~4的烷氧基或碳數1~4的硫代烷氧基。其中,較佳為羥基。
Rx1及Rx2分別獨立地表示碳數1~6的伸烷基、碳數2~6的伸烯基、碳數2~6的伸炔基、碳數6~10的伸芳基或該些基團的組合。其中,較佳為碳數1~6的伸烷基。
X2表示O、S、CO、NRN。其中,較佳為O。
mx表示0~6的整數。mx為2以上時,多個Rx1及X2可各不相同。Rx1及Rx2亦可更具有取代基T。
*為與式(P-1)~式(P-4)中的氮原子的結合鍵。
RP10與所述取代基T為相同含意。np為0~5的整數。
有機胺化合物較佳為選自由單乙醇胺、二甘醇胺(胺基乙氧基乙醇)、單異丙醇胺、異丁醇胺、C2~C8烷醇胺、甲基乙醇胺、N-甲基胺基乙醇、二乙醇胺、三乙醇胺、甲基二乙醇胺、三乙胺、五甲基二乙三胺、N-甲基嗎啉-N-氧化物(N-methylmorpholine-N-oxide,NMMO)、三甲胺-N-氧化物、三 乙胺-N-氧化物、吡啶-N-氧化物、N-乙基嗎啉-N-氧化物、N-甲基吡咯啶-N-氧化物、N-乙基吡咯啶-N-氧化物、該些化合物的取代基衍生物、及該些化合物的組合所組成的組群中。其中,較佳為烷醇胺,尤佳為單乙醇胺或二甘醇胺。再者,所謂取代基衍生物,是指於各化合物中具有取代基(例如後述取代基T)的化合物的總稱。
[四級銨氫氧化物]
四級銨氫氧化物較佳為四烷基銨氫氧化物,更佳為經低級(碳數1~4)烷基取代的四烷基銨氫氧化物。四烷基銨氫氧化物具體可列舉:氫氧化四甲基銨(tetramethyl ammonium hydroxide,TMAH)、氫氧化四乙基銨(tetraethyl ammonium hydroxide,TEAH)、氫氧化四丙基銨(tetrapropyl ammonium hydroxide,TPAH)、氫氧化四丁基銨(tetrabutyl ammonium hydroxide,TBAH)、氫氧化甲基三丙基銨、氫氧化鯨蠟基三甲基銨等。
進而,四級銨氫氧化物亦可列舉:氫氧化三甲基(2-羥基乙基)銨(膽鹼)、氫氧化甲基三(2-羥基乙基)銨、氫氧化四(2-羥基乙基)銨、氫氧化苄基三甲基銨(benzyl trimethyl ammonium hydroxide,BTMAH)等。
該些化合物中,四級銨氫氧化物較佳為TMAH、TEAH、TPAH、TBAH、膽鹼,更佳為TMAH、TEAH、TBAH。
本說明書中,於化合物或取代基、連結基等含有烷基、伸烷基、烯基、伸烯基、炔基、伸炔基等時,該些基團可為環狀 亦可為鏈狀,另外可為直鏈亦可分支,可經任意的基團取代亦可未經取代。此時,烷基、伸烷基、烯基、伸烯基、炔基及伸炔基亦可介隔含有雜原子的基團(例如O、S、CO、NRN等),亦可與所述含有雜原子的基團一起而形成環結構。另外,於含有芳基、雜環基等時,該些基團可為單環亦可為縮環,同樣地可經取代亦可未經取代。
本說明書中,鄰接的取代基亦可於發揮本發明效果的範圍內連結而形成環。此時,亦可經由所述含有雜原子的基團而連結。
本說明書中,以化合物的取代基或連結基的選項為代表的溫度、厚度等各技術事項可分別獨立地記載其列表,亦可相互組合。
本說明書中,於末尾附加「化合物」而指定化合物時,是指於發揮本發明效果的範圍內,除了所述化合物以外亦包括其離子、鹽。另外是指同樣地包括其衍生物。
<其他成分>
本發明的釕除去組成物中亦可更含有任意成分。例如可列舉:日本專利特開2014-093407號公報的段落0026等中記載的界面活性劑、日本專利特開2013-055087號公報的段落0024~段落0027等中記載的界面活性劑、日本專利特開2013-012614號公報的段落0024~段落0027等中記載的界面活性劑。或者,可列舉日本專利特開2014-107434號公報的段落0017~段落0038、日本專利特開2014-103179號公報的段落0033~段落0047、日本專利特開2014-093407號公報的段落0017~段落0049等中揭示的各添加 劑(防蝕劑等)。
<pH值>
本發明中,釕除去組成物的pH值為11以上,較佳為11~14,更佳為11~13,進而佳為11~12。
若釕除去組成物的pH值為11以上,則不易溶解CoFeB或MgO,故較佳。另外,若pH值為所述範圍,則亦可抑制因與高pH值的處理液接觸所致的膜表面的變質。
再者,pH值可於室溫(25℃)下使用崛場製作所(股)製造的F-51(商品名)來測定。
<溶解速度>
Ru或MgO、CoFeB或其他金屬的溶解速度可藉由以下方法來測定。
此處,溶解速度是藉由以下方法來測定。具體而言,分別準備於市售的矽晶圓上形成有目標層(例如CoFeB層、MgO層等)的基板。各層的厚度例如是設定為50nm(500Å)。將該基板放入至經組成物充滿的容器中,以250rpm攪拌。處理溫度是設定為25℃,處理時間是設定為10分鐘。將處理後的試驗基板取出,以異丙醇實施淋洗處理後,使用橢圓偏光儀(分光橢圓儀,日本J.A.沃蘭姆(J.A.Woollam Japan)(股)的貝斯(Vase))來測定蝕刻處理前後的膜厚,藉此算出溶解速度。採用5點的平均值(測定條件測定範圍:1.2eV~2.5eV,測定角:70度、75度)。
Ru的溶解速度A較佳為0.05nm/min以上,更佳為0.2 nm/min以上,進而佳為1nm/min以上。再者,上限並無特別限定,為無限大,較佳為1010以下。
MgO的溶解速度B較佳為2nm/min以下,更佳為1nm/min以下,進而佳為0.5nm/min以下。下限為0nm/min,該速度越低越佳。
CoFeB的溶解速度C較佳為1nm/min以下,更佳為0.2nm/min,進而佳為0.1nm/min以下。下限為0nm/min,該速度越低越佳。
另外,於溶解速度C超過0nm/min的情形時,溶解速度A/溶解速度C更佳為20以上,進而佳為100以上。
再者,上限並無特別限定,為無限大,較佳為1010以下。
若溶解速度A/溶解速度C為所述範圍內,則於將組成物用於例如MRAM的加工中的蝕刻殘渣的除去的情形時,可抑制含有CoFeB的強磁性體層的溶解並且除去含Ru的蝕刻殘渣。
(磁阻式記憶體的製造方法)
本發明的磁阻式記憶體的製造方法的特徵在於包括對半導體基板進行乾式蝕刻的蝕刻步驟、及藉由本發明的釕除去組成物將乾式蝕刻殘渣除去的殘渣除去步驟,所述半導體基板含有強磁性體層及Ru層,其中所述強磁性體層含有CoFeB及/或CoFe,所述Ru層含有Ru。
另外,所述半導體基板較佳為更含有含MgO的絕緣體層。
<蝕刻步驟>
本發明的磁阻式記憶體的製造方法包括對半導體基板進行乾式蝕刻的蝕刻步驟。
圖1(a)為表示進行乾式蝕刻前的半導體基板的一例的圖。若自下層起對本實施形態的MRAM的積層結構進行說明,則包括基電極6b、第1強磁性體層5、絕緣體層4、第2強磁性體層3、自由層2及上部電極6a。於該階段的加工步驟中,為了隨後進行乾式蝕刻而藉由硬遮罩1形成圖案。硬遮罩1的材料並無特別限定,可適當選定並採用鉭(Ta)或鎢(W)等任意材料。再者,於所圖示的積層體下方,雖未圖示但存在矽晶圓。矽晶圓的材料並無特別限定,可適當採用由Si、SiO2等構成的基板。亦可使用市售的矽晶圓。
上部電極6a及基電極6b的材料並無特別限定,可使用銅、鋁、氮化鈦(TiN)、Ru等電極材料,較佳為含有Ru。
構成第1強磁性體層5、第2強磁性體層3的材料並無特別限定,可列舉Fe、CoFe、CoFeB等,較佳為含有CoFeB及/或CoFe。
絕緣體層4的材料可列舉鋁氧化物(AlOx)或鎂氧化物(MgOx),較佳為含有MgO。
自由層2的材料可列舉坡莫合金(permalloy)(Py)(Fe-Ni的合金)、Co-Fe等。
該些層的材料可適當選定並利用MRAM所應用的各材料。各層的形成方法並無特別限定,可藉由分子束磊晶法(Molecular Beam Epitaxy,MBE)等而適當形成。
MRAM為使用以強磁性體/絕緣體/強磁性體作為基本結構的強磁性隧道接合(MTJ)的記憶體。關於其工作原理,大致分為利用巨磁阻效應(Giant magnetoresistance effect,簡稱為GMR效應)的記憶體、利用隧道磁阻效應(Tunnel magnetoresistance effect,簡稱為TMR效應)的記憶體、及利用龐磁阻效應(Colossal magnetoresistance,CMR)的記憶體等。圖1(a)~圖1(c)的例子為利用TMR效應的元件,但本發明不限定於此。
於構成為元件的情形時,於以矩陣狀而配線的位元線與寫入字元線的交點配置MTJ。若於位元線及寫入字元線中流通電流,則對該交點施加由各導線所誘發的磁場的合成磁場。若以該位元線或寫入字元線單獨產生的磁場不超過使自由層反轉所必需的磁場(開關磁場)、且合成磁場超過開關磁場的方式設計,則可僅對處於兩導線的交點的單元(cell)進行寫入控制。若由同時旋轉來引起磁化反轉,則反轉所需要的磁場是以星形(asteroid)曲線來提供。
迄今為止所提出的MRAM的MTJ元件的結構可列舉:(Co75Fe25)80B20/AlOx/CoFe/Ru/CoFe/PtMn、Fe/MgO/Fe、Co2MnAl/AlOx/CoFe、使用Co2(Cr1-xFex)Al(CCFA)的CCFA/AlOx/CoFe、Fe/MgO/Fe、CoFe/MgO/CoFe、CoFeB/MgO/CoFeB等。
關於與此種MRAM有關的技術的詳細情況,可參照「MRAM/旋轉記憶體技術」、日本專利特開2014-22730號公報、日本專利 廳主頁中揭載的「標準技術集(MRAM.旋轉記憶體)」http://www.jpo.go.jp/shiryou/s_sonota/hyoujun_gijutsu/mram/mokuji.htm(2014年5月3日公開的內容)等。
圖1(b)表示對所述圖1(a)的積層體進行乾式蝕刻的處理後的狀態的一例。該狀態下,未賦予硬遮罩1的部分的基板材料被除去,於該部分形成孔H。乾式蝕刻的方法並無特別限定,只要利用通常的方法即可。例如可藉由使用氟系氣體與O2之混合比率(氟系氣體/O2)以流量比計為4/1~1/5的混合氣體的乾式蝕刻法來進行(氟系氣體與氧之比率取決於氟系氣體的C含量)。關於乾式蝕刻法的代表例,已知日本專利特開昭59-126506號、日本專利特開昭59-46628號、日本專利特開昭58-9108號、日本專利特開昭58-2809號、日本專利特開昭57-148706號、日本專利特開昭61-41102號等公報中記載般的方法。
同時於該步驟中,於所形成的孔H的內部殘留殘渣7。若以該殘渣直接殘留的狀態進行後續步驟,則於製成元件時引起該部分的導通不良或材料的劣化等,因此較佳為藉由後述殘渣除去步驟而儘可能完全除去。再者,該步驟中亦可對硬遮罩1進行適當程度的蝕刻。
乾式蝕刻條件的較佳例可列舉下述例子。
處理參數
壓力:0.5Pa~5Pa
使用氣體:Ar/C4F6(六氟-1,3-丁二烯)/O2=500~1,000/5~ 50/20~100(單位:mL/min)
處理溫度:5℃~50℃
源功率(source power):100W~1,000W
上部偏壓/電極偏壓=100W~1,000W/100W~1,000W
處理時間:50sec~1,000sec
<殘渣除去步驟>
本發明的磁阻式記憶體的製造方法包括藉由本發明的釕除去組成物將乾式蝕刻殘渣除去的殘渣除去步驟。
圖1(c)表示除去殘渣後的半導體基板的形態的一例。於殘渣除去步驟中,較佳為如圖示般,構成基板各層的材料並未被損傷或侵蝕,而維持蝕刻後的良好形態。圖2表示用以與其進行對比的比較例。於該例中,於半導體基板中的第2強磁性體層3、第1強磁性體層5及絕緣體層4中進行侵蝕,產生材料於橫向上被削去的損傷部d。較佳為以將此種損傷部d限制得儘可能小、可能的話不產生此種損傷部d的方式進行處理。然而,本發明不受所述圖式所示的實施例及比較例的限定性解釋。
再者,圖示中,以硬遮罩1於殘渣除去後亦殘存的形態來表示,但亦可藉由殘渣的除去處理而將該硬遮罩1同時除去。
本發明的殘渣除去步驟中,關於殘渣的除去方法,除了使用本發明的釕除去組成物以外並無特別限定,可使用公知的方法。亦較佳為使用公知的裝置來進行,例如可使用批次式的裝置,亦可使用單片式裝置。處理溫度較佳為10℃以上,更佳為30℃以 上,尤佳為40℃以上。上限較佳為100℃以下,更佳為80℃以下,進而佳為70℃以下。藉由設定為所述下限值以上,可確保對殘渣的充分的除去速度而較佳。藉由設定為所述上限值以下,可維持處理速度的經時穩定性而較佳。另外,亦削減能量消耗。
各層的厚度並無特別限定,就本發明的效果變明顯的觀點而言,強磁性體層較佳為厚度為5nm以上且20nm以下。就本發明的效果變明顯的觀點而言,絕緣體層較佳為厚度為10nm以上且20nm以下。就元件的功能而言,自由層較佳為厚度為10nm以上且20nm以下。就元件的功能而言,基電極及上部電極較佳為厚度為10nm以上且20nm以下。就蝕刻的適性而言,硬遮罩較佳為厚度為10nm以上且20nm以下。再者,半導體基板中的各層的厚度或構件的尺寸只要未特別說明,則是以由穿透式電子顯微鏡(Transmission Electron Microscope,TEM)所觀察的任意10點的平均值來評價。
另外,蝕刻後的金屬層的露出寬度(各層的厚度)並無特別限定,就本發明的優點變得更明顯的觀點而言,較佳為2nm以上,更佳為4nm以上。同樣地就效果的明顯性的觀點而言,上限值實際上為1,000nm以下,較佳為100nm以下,更佳為20nm以下。
(套組)
本發明的釕除去組成物亦可製成將所述原料分割成多份的套組。例如可列舉以下態樣:準備含有所述pH調整劑及視需要的水 的組成物作為第1液,且準備含有正過碘酸及視需要的水的組成物作為第2液。此時,其他化合物等成分可分別單獨或一併含有於第1液、第2液或其他第3液中。關於套組的各成分的比例,相對於套組的總量,組成物中的所述各成分的濃度合適。
套組的使用例較佳為將兩組成物混合而製備殘渣除去組成物,其後適時應用於處理的態樣。藉由如此般設定,不會導致由各成分的分解所致的性能的劣化,可有效地發揮所需的殘渣除去作用。此處,所謂混合後「適時」,是指混合後至喪失所需作用之前的時期,具體而言較佳為24小時以內,更佳為12小時以內,進而佳為8小時以內。下限並不特別存在,實際上為1秒以上。
(容器)
本發明的釕除去組成物(無論是否為套組)只要腐蝕性等不成問題,則可填充至任意的容器中進行保管、搬運以及使用。另外,較佳為面向半導體用途、容器的潔淨度高、雜質的溶出少的容器。可使用的容器可列舉:愛賽璐化學(Aicello Chemical)(股)製造的「潔淨瓶(Clean Bottle)」系列、兒玉樹脂工業(Kodama Resin Industries)(股)製造的「純淨瓶(Pure Bottle)」等,但不限定於該些容器。
(磁阻式記憶體的製造)
本實施形態中,較佳為經由以下步驟來製造具有所需結構的磁阻式記憶體(半導體基板產品):準備矽晶圓的步驟;製成於該矽晶圓上形成有所述各金屬或金屬化合物的層的半導體基板的步 驟;對所述半導體基板進行乾式蝕刻的步驟;以及對其賦予殘渣除去組成物而將蝕刻殘渣除去的步驟。所述步驟的順序不受限制地加以解釋,亦可於各步驟間更包括其他步驟。
晶圓尺寸並無特別限定,可較佳地使用直徑8吋、直徑12吋或直徑14吋的晶圓(1吋=25.4mm)。
再者,於本說明書中提及「準備」時為以下含意:除了合成或調和等而具備特定材料以外,還包括藉由購入等而置辦既定物品。另外,本說明書中,將於半導體基板的各材料的處理中使用組成物(化學液)稱為「應用」,但其實施方式並無特別限定。例如廣泛地包括使組成物與基板接觸,具體而言,批次式的情況下可進行浸漬而蝕刻,單片式的情況下可藉由噴出而蝕刻。
本說明書中,所謂半導體基板是以如下含意使用:並非僅指晶圓,而是包括對其施加電路結構而成的基板結構體總體。所謂半導體基板構件,是指構成所述定義的半導體基板的構件,可包含一種材料亦可包含多種材料。再者,有時將經加工的半導體基板加以區分而稱為半導體基板產品,視需要進一步區分,將對其進行加工並切割而取出的晶片及其加工產品稱為半導體元件。即,廣義上,半導體元件或組入有該半導體元件的半導體產品屬於半導體基板產品。
[實施例]
以下,列舉實施例對本發明加以更詳細說明,但本發明不限定於以下的實施例。再者,實施例中以配方或調配量的方式 表示的%及份只要無特別說明,則為質量基準。
(釕除去組成物的製備)
以下述表1中記載的比例將各成分混合,製備應用於各試驗的殘渣除去組成物。以下示出所使用的試劑的詳細情況。另外,表中的「-」是指不使用該成分。
.正過碘酸(奧德里奇(Aldrich)公司製造)
.次氯酸鈉(和光純藥工業(股)製造)
.高錳酸鈉(和光純藥工業(股)製造)
.羥基胺(和光純藥工業(股)製造)
.硝酸(和光純藥工業(股)製造)
.鹽酸(和光純藥工業(股)製造)
.氯酸鈉(和光純藥工業(股)製造)
.碘酸(和光純藥工業(股)製造)
.溴酸(和光純藥工業(股)製造)
.溴酸鈉(和光純藥工業(股)製造)
.氫氧化四甲基銨(三開化學(Sachem)公司製造)
.氫氧化四乙基銨(和光純藥工業(股)製造)
.單乙醇胺(林純藥工業(股)製造)
.純水(富士膠片(股)製造)
<溶解速度(ER)試驗>
關於溶解速度(ER),分別準備於市售的矽晶圓(勝高(SUMCO)製造)上形成有Ru、CoFeB、MgO的層的基板。層 的形成是藉由化學氣相沈積(Chemical Vapor Deposition,CVD)法來進行。各層的厚度是設定為50nm。將該基板放入至經組成物充滿的容器中,以250rpm攪拌10分鐘。攪拌中的組成物的溫度是於表1中記載為處理溫度。使用橢圓偏光儀(分光橢圓儀,日本J.A.沃蘭姆(J.A.Woollam Japan)(股)的貝斯(Vase),測定條件測定範圍:1.2eV~2.5eV,測定角:70度、75度)對所得的基板測定蝕刻處理前後的膜厚,分別根據5點的平均值來算出溶解速度(nm/min)。結果記載於表1中。
Figure 104135517-A0305-02-0024-2
1‧‧‧硬遮罩(Hard Mask)
2‧‧‧自由層(Free Layer)
3‧‧‧第2強磁性體層(CoFeB或CoFe)
4‧‧‧絕緣體層(MgO或Al2O3)
5‧‧‧第1強磁性體層(CoFeB或CoFe)
6a‧‧‧上部電極(Top electrode)
6b‧‧‧基電極(Base electrode)
7‧‧‧殘渣(Residue)
H‧‧‧孔

Claims (15)

  1. 一種釕除去組成物,其特徵在於:由正過碘酸、水及選擇性添加的pH調整劑所構成,且pH值為11~14,其中Ru的溶解速度A與CoFeB的溶解速度C的比之溶解速度A/溶解速度C為20以上。
  2. 如申請專利範圍第1項所述的釕除去組成物,其中相對於組成物的總質量,正過碘酸的含量為0.01質量%~5質量%。
  3. 如申請專利範圍第1項或第2項所述的釕除去組成物,其中相對於組成物的總質量,水的含量為30質量%~99質量%。
  4. 一種釕除去組成物,其特徵在於含有:0.01~5質量%的正過碘酸、及90~99質量%的水,且pH值為11~14,其中Ru的溶解速度A與CoFeB的溶解速度C的比之溶解速度A/溶解速度C為20以上。
  5. 如申請專利範圍第1項或第4項所述的釕除去組成物,含有選自由氫氧化四甲基銨、氫氧化四乙基銨及單乙醇胺所組成的組群中的至少一種作為pH調整劑。
  6. 如申請專利範圍第5項所述的釕除去組成物,其中相對於組成物的總質量,pH調整劑的含量為0.01質量%~5質量%。
  7. 一種釕除去組成物,其特徵在於含有: 1~3質量%的正過碘酸、0.8~2.4質量%的四級胺氫氧化物、及94.6~98.2質量%的水,且pH值為11~14,其中Ru的溶解速度A與CoFeB的溶解速度C的比之溶解速度A/溶解速度C為20以上。
  8. 如申請專利範圍第7項所述的釕除去組成物,其中所述四級胺氫氧化物包含選自氫氧化四甲基銨、氫氧化四乙基銨以及單乙醇胺中的至少一種。
  9. 如申請專利範圍第1項、第4項或第7項所述的釕除去組成物,其用於磁阻式記憶體乾式蝕刻殘渣的除去。
  10. 一種磁阻式記憶體的製造方法,包括以下步驟:蝕刻步驟,對含有強磁性體層及含Ru層的半導體基板進行乾式蝕刻,其中所述強磁性體層含有CoFeB及/或CoFe,所述含Ru層含有Ru;以及殘渣除去步驟,藉由如申請專利範圍第1項至第9項中任一項所述的釕除去組成物將乾式蝕刻殘渣除去。
  11. 如申請專利範圍第10項所述的磁阻式記憶體的製造方法,其中所述半導體基板更含有含MgO的絕緣體層。
  12. 如申請專利範圍第10項所述的磁阻式記憶體的製造方法,其中所述釕除去組成物的MgO的溶解速度為0nm/min以上且2nm/min以下。
  13. 一種釕除去組成物的乾式蝕刻殘渣除去用途的使用,其特徵在於:所述釕除去組成物由正過碘酸、水及選擇性添加的pH調整劑所構成,且pH值為11~14。
  14. 一種釕除去組成物的乾式蝕刻殘渣除去用途的使用,其特徵在於所述釕除去組成物含有:0.01~5質量%的正過碘酸、及90~99質量%的水,且pH值為11~14。
  15. 一種釕除去組成物的乾式蝕刻殘渣除去用途的使用,其特徵在於所述釕除去組成物含有:1~3質量%的正過碘酸、0.8~2.4質量%的四級胺氫氧化物、及94.6~98.2質量%的水,且pH值為11~14。
TW104135517A 2014-10-31 2015-10-29 釕除去組成物、磁阻式記憶體的製造方法及釕除去組成物的乾式蝕刻殘渣除去用途的使用 TWI684675B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-222540 2014-10-31
JP2014222540 2014-10-31

Publications (2)

Publication Number Publication Date
TW201634755A TW201634755A (zh) 2016-10-01
TWI684675B true TWI684675B (zh) 2020-02-11

Family

ID=55857518

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104135517A TWI684675B (zh) 2014-10-31 2015-10-29 釕除去組成物、磁阻式記憶體的製造方法及釕除去組成物的乾式蝕刻殘渣除去用途的使用

Country Status (4)

Country Link
US (4) US20170222138A1 (zh)
JP (1) JP6363724B2 (zh)
TW (1) TWI684675B (zh)
WO (1) WO2016068183A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090247B1 (en) 2017-05-03 2018-10-02 International Business Machines Corporation Semiconductor device formed by wet etch removal of Ru selective to other metals
JP2019047119A (ja) * 2017-09-04 2019-03-22 Tdk株式会社 磁気抵抗効果素子、磁気メモリ、および磁気デバイス
CN111630632B (zh) 2018-01-12 2023-09-08 富士胶片株式会社 药液、基板的处理方法
JP7301055B2 (ja) * 2018-09-06 2023-06-30 富士フイルム株式会社 薬液、基板の処理方法
JP7219061B2 (ja) * 2018-11-14 2023-02-07 関東化学株式会社 ルテニウム除去用組成物
EP3894512A4 (en) * 2018-12-14 2022-08-24 Entegris, Inc. RUTHENIUM ETCHING COMPOSITION AND PROCESS
JP6670917B1 (ja) 2018-12-18 2020-03-25 東京応化工業株式会社 エッチング液、被処理体の処理方法、及び半導体素子の製造方法。
JP7065763B2 (ja) * 2018-12-27 2022-05-12 富士フイルム株式会社 薬液、被処理物の処理方法
CN113439326A (zh) * 2019-02-13 2021-09-24 株式会社德山 含有次氯酸根离子和pH缓冲剂的半导体晶圆的处理液
CN113383408A (zh) * 2019-02-13 2021-09-10 株式会社德山 含有鎓盐的半导体晶圆的处理液
KR20220051230A (ko) 2019-09-27 2022-04-26 가부시끼가이샤 도꾸야마 RuO4 가스의 발생 억제제 및 RuO4 가스의 발생 억제 방법
KR20220158844A (ko) 2019-09-27 2022-12-01 가부시끼가이샤 도꾸야마 루테늄의 반도체용 처리액 및 그 제조 방법
US11898081B2 (en) 2019-11-21 2024-02-13 Tokyo Ohka Kogyo Co., Ltd. Ruthenium-etching solution, method for manufacturing ruthenium-etching solution, method for processing object to be processed, and method for manufacturing ruthenium-containing wiring
JP7405872B2 (ja) * 2020-01-28 2023-12-26 富士フイルム株式会社 組成物、基板の処理方法
CN115152005A (zh) 2020-02-25 2022-10-04 株式会社德山 钌的半导体用处理液
JP7422586B2 (ja) 2020-03-30 2024-01-26 東京エレクトロン株式会社 基板処理装置および基板処理方法
TW202208323A (zh) 2020-08-07 2022-03-01 日商德山股份有限公司 半導體晶圓用處理液
JP7531343B2 (ja) 2020-08-11 2024-08-09 東京応化工業株式会社 ルテニウム配線の製造方法
CN112321437A (zh) * 2020-11-18 2021-02-05 西安凯立新材料股份有限公司 一种四正丙基高钌酸铵的制备方法
JP2022103863A (ja) 2020-12-28 2022-07-08 東京応化工業株式会社 半導体素子の製造方法、及び半導体素子の製造方法において用いられる薬液
JP2022118773A (ja) * 2021-02-03 2022-08-16 東京応化工業株式会社 ルテニウム含有層を洗浄又はエッチングするために用いられる薬液、及びルテニウム配線の製造方法
JPWO2023054233A1 (zh) * 2021-09-30 2023-04-06

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586161B2 (en) * 1999-08-31 2003-07-01 Hitachi, Ltd. Mass production method of semiconductor integrated circuit device and manufacturing method of electronic device
JP2006173454A (ja) * 2004-12-17 2006-06-29 Tosoh Corp 半導体基板洗浄液

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3619745B2 (ja) 1999-12-20 2005-02-16 株式会社日立製作所 固体表面の処理方法及び処理液並びにこれらを用いた電子デバイスの製造方法
JP2002016053A (ja) * 2000-06-28 2002-01-18 Hitachi Ltd 半導体装置の製造方法
US20030171239A1 (en) * 2002-01-28 2003-09-11 Patel Bakul P. Methods and compositions for chemically treating a substrate using foam technology
JP4267359B2 (ja) * 2002-04-26 2009-05-27 花王株式会社 レジスト用剥離剤組成物
US7320942B2 (en) * 2002-05-21 2008-01-22 Applied Materials, Inc. Method for removal of metallic residue after plasma etching of a metal layer
WO2004037962A2 (en) * 2002-10-22 2004-05-06 Ekc Technology, Inc. Aqueous phosphoric acid compositions for cleaning semiconductor devices
JP4175540B2 (ja) * 2002-11-13 2008-11-05 花王株式会社 半導体基板製造工程用組成物
JP4286049B2 (ja) * 2003-04-11 2009-06-24 花王株式会社 電子基板の製造方法
JP4159929B2 (ja) * 2003-05-28 2008-10-01 花王株式会社 レジスト用剥離剤組成物
US6869336B1 (en) 2003-09-18 2005-03-22 Novellus Systems, Inc. Methods and compositions for chemical mechanical planarization of ruthenium
JP4355201B2 (ja) * 2003-12-02 2009-10-28 関東化学株式会社 タングステン金属除去液及びそれを用いたタングステン金属の除去方法
KR100734274B1 (ko) * 2005-09-05 2007-07-02 삼성전자주식회사 기판 세정용 조성물을 이용한 게이트 형성 방법
JP4199232B2 (ja) 2005-12-15 2008-12-17 株式会社ルネサステクノロジ 半導体集積回路装置の量産方法
US20080148649A1 (en) 2006-12-21 2008-06-26 Zhendong Liu Ruthenium-barrier polishing slurry
JP4903745B2 (ja) * 2007-05-08 2012-03-28 ローム アンド ハース カンパニー 安定化された流体
JP2009231354A (ja) * 2008-03-19 2009-10-08 Fujifilm Corp 半導体デバイス用洗浄液、および洗浄方法
US8506831B2 (en) * 2008-12-23 2013-08-13 Air Products And Chemicals, Inc. Combination, method, and composition for chemical mechanical planarization of a tungsten-containing substrate
WO2011030529A1 (ja) * 2009-09-09 2011-03-17 株式会社アルバック 磁気抵抗素子の製造方法
US20120256122A1 (en) 2009-12-17 2012-10-11 Showa Denko K. K. Composition for etching of ruthenium-based metal, and process for preparation of the same
JP5585212B2 (ja) * 2010-05-27 2014-09-10 富士通株式会社 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法
US8211800B2 (en) 2010-08-23 2012-07-03 Kabushiki Kaisha Toshiba Ru cap metal post cleaning method and cleaning chemical
US9202917B2 (en) * 2013-07-29 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Buried SiGe oxide FinFET scheme for device enhancement
US20150287426A1 (en) * 2014-04-07 2015-10-08 HGST Netherlands B.V. Magnetic read head having spin hall effect layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586161B2 (en) * 1999-08-31 2003-07-01 Hitachi, Ltd. Mass production method of semiconductor integrated circuit device and manufacturing method of electronic device
JP2006173454A (ja) * 2004-12-17 2006-06-29 Tosoh Corp 半導体基板洗浄液

Also Published As

Publication number Publication date
WO2016068183A1 (ja) 2016-05-06
US10714682B2 (en) 2020-07-14
US11456412B2 (en) 2022-09-27
JP6363724B2 (ja) 2018-07-25
US20220393104A1 (en) 2022-12-08
TW201634755A (zh) 2016-10-01
JPWO2016068183A1 (ja) 2017-08-31
US20200295258A1 (en) 2020-09-17
US20190148634A1 (en) 2019-05-16
US20170222138A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
TWI684675B (zh) 釕除去組成物、磁阻式記憶體的製造方法及釕除去組成物的乾式蝕刻殘渣除去用途的使用
US10049883B2 (en) MRAM dry etching residue removal composition, method of producing magnetoresistive random access memory, and cobalt removal composition
TWI573867B (zh) 具有高wn/w蝕刻選擇性的剝除組合物
TWI702648B (zh) 基板處理方法及半導體元件的製造方法
US12012658B2 (en) Composition, kit, and method for treating substrate
KR102541313B1 (ko) 약액, 기판의 처리 방법
JP6552676B2 (ja) ルテニウム含有膜が形成された基板におけるルテニウム付着物除去用除去液
TWI674486B (zh) 用以去除光阻殘渣及/或聚合物殘渣之組成物
JP7513665B2 (ja) 薬液、基板の処理方法
TWI845646B (zh) 藥液、被處理物的處理方法
TWI713459B (zh) 蝕刻殘渣除去組成物、蝕刻殘渣的除去方法以及蝕刻殘渣除去套組以及磁阻記憶體的製造方法
JP7405992B2 (ja) 薬液、薬液収容体、基板の処理方法
JP7288511B2 (ja) 洗浄剤組成物
TW202136488A (zh) 基板的處理方法