TWI702648B - 基板處理方法及半導體元件的製造方法 - Google Patents

基板處理方法及半導體元件的製造方法 Download PDF

Info

Publication number
TWI702648B
TWI702648B TW104134755A TW104134755A TWI702648B TW I702648 B TWI702648 B TW I702648B TW 104134755 A TW104134755 A TW 104134755A TW 104134755 A TW104134755 A TW 104134755A TW I702648 B TWI702648 B TW I702648B
Authority
TW
Taiwan
Prior art keywords
ruthenium
substrate
processing method
substrate processing
removal
Prior art date
Application number
TW104134755A
Other languages
English (en)
Other versions
TW201631645A (zh
Inventor
水谷篤史
朴起永
Original Assignee
日商富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商富士軟片股份有限公司 filed Critical 日商富士軟片股份有限公司
Publication of TW201631645A publication Critical patent/TW201631645A/zh
Application granted granted Critical
Publication of TWI702648B publication Critical patent/TWI702648B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本發明的目的在於提供一種釕蝕刻速度高、異物去除性優異、所使用的去除液的保存穩定性優異的基板處理方法、及包含所述基板處理方法的半導體元件的製造方法。本發明的基板處理方法的特徵在於：其包括去除步驟，對於形成有含釕膜的基板，藉由去除液去除附著於所述基板的形成有所述含釕膜的面的外緣部及/或背面的釕附著物，或者對於形成有含釕膜的NAND快閃記憶體製造用基板，藉由去除液去除含釕物，且所述去除液含有正過碘酸，所述去除液的pH值為3.5以下。

Description

基板處理方法及半導體元件的製造方法
本發明是有關於一種基板處理方法及半導體元件的製造方法。
半導體基板的加工包含多階段的各種加工步驟。在其製造過程中，重要的是藉由乾式蝕刻將半導體層或電極等圖案化的製程。在乾式蝕刻中，在裝置腔室內產生電漿（放電），利用其內部產生的離子或自由基對處理物進行加工。
另一方面，多數情況下在所述的乾式蝕刻中無法將處理物完全去除，通常其殘渣會殘存於加工後的基板上。另外，在去除抗蝕劑等時進行的灰化中，殘渣亦會同樣殘留於基板上。作為處理該些殘渣的方法，已知有記載於日本專利特開2001-240985號公報及日本專利特開2006-148149號公報中的方法。 半導體基板內的配線或積體電路的尺寸逐漸變小，在不腐蝕應殘留的構件的情況下準確地去除殘渣的重要性逐漸變高。
[發明所欲解決之課題]
本發明所欲解決的課題在於提供一種釕（Ru）蝕刻速度高、異物去除性優異、所使用的去除液的保存穩定性優異的基板處理方法、及包含所述基板處理方法的半導體元件的製造方法。 [解決課題之手段]
本發明的所述課題可藉由以下的＜1＞、＜9＞或＜13＞所述的手段而解決。以下一併記載作為較佳的實施方式的＜2＞至＜8＞及＜10＞至＜12＞。 ＜1＞ 一種基板處理方法，其特徵在於：其包括去除步驟，對於形成有含釕膜的基板，藉由去除液去除附著於所述基板的形成有所述含釕膜的面的外緣部及/或背面的釕附著物，且所述去除液相對於去除液的總質量而含有0.05質量%～8質量%的正過碘酸，所述去除液的pH值為0以上且3.5以下。 ＜2＞ 如＜1＞所述的基板處理方法，其中所述基板中的所述含釕膜的厚度超過0 nm且為10 nm以下。 ＜3＞ 如＜1＞或＜2＞所述的基板處理方法，其中所述去除液更含有四級銨鹽化合物或胺化合物。 ＜4＞ 如＜1＞至＜3＞中任一項所述的基板處理方法，其中所述去除步驟中的去除時的處理溫度為0℃以上且30℃以下。 ＜5＞ 如＜3＞所述的基板處理方法，其中所述去除液中的正過碘酸的濃度CI 與四級銨鹽化合物及胺化合物的總濃度CA 的比以質量比計為CI ：CA =100：0.1～10。 ＜6＞ 如＜1＞至＜5＞中任一項所述的基板處理方法，其中所述去除液的pH值為0以上且1.9以下。 ＜7＞ 如＜1＞至＜6＞中任一項所述的基板處理方法，其中在所述去除步驟前，在所述基板的形成有所述含釕膜的面的外緣部或背面附著有無機粒子。 ＜8＞ 如＜7＞所述的基板處理方法，其中所述無機粒子含有SiO2 粒子。
＜9＞ 一種基板處理方法，其特徵在於：其包括去除步驟，對於形成有含釕膜的反及（NAND）快閃記憶體製造用基板，藉由去除液去除含釕物，且所述去除液含有正過碘酸，所述去除液的pH值為0以上且3.5以下。 ＜10＞ 如＜9＞所述的基板處理方法，其中所述去除液相對於去除液的總質量而含有0.05質量%～8質量%的正過碘酸。 ＜11＞ 如＜9＞或＜10＞所述的基板處理方法，其中所述基板中的所述含釕膜的厚度超過0 nm且為10 nm以下。 ＜12＞ 如＜9＞至＜11＞中任一項所述的基板處理方法，其中所述去除液更含有四級銨鹽化合物或胺化合物。 ＜13＞ 一種半導體元件的製造方法，其包含如＜1＞至＜12＞中任一項所述的基板處理方法。 [發明的效果]
根據本發明，可提供一種Ru蝕刻速度高、異物去除性優異、所使用的去除液的保存穩定性優異的基板處理方法、及包含所述基板處理方法的半導體元件的製造方法。
以下，對本發明的內容進行詳細說明。以下所記載的構成要件的說明存在基於本發明的代表性實施方式而進行的情況，但本發明並不限定於該種實施方式。再者，在本申請案說明書中，所謂「～」是以包含其前後所記載的數值作為下限值及上限值的含義而使用。 另外，在本發明中，「質量%」與「重量%」含義相同，「質量份」與「重量份」含義相同。 在本說明書中的基（原子團）的表述中，未記載經取代及未經取代的表述包含不具有取代基者，並且亦包含具有取代基者。例如，所謂「烷基」不僅包含不具有取代基的烷基（未經取代的烷基），亦包含具有取代基的烷基（經取代的烷基）。 本說明書的組成物中的各成分可單獨使用，或可併用兩種以上。 另外，在本發明中，兩種以上較佳的實施方式的組合是更佳的實施方式。
（基板處理方法） 本發明的基板處理方法的第一實施方式的特徵在於：其包括去除步驟，對於形成有含釕膜的基板，藉由去除液去除附著於所述基板的形成有所述含釕膜的面的外緣部及/或背面的釕附著物，且所述去除液相對於去除液的總質量而含有0.05質量%～8質量%的正過碘酸，所述去除液的pH值為3.5以下。 本發明的基板處理方法可較佳地應用於日本專利特開2010-267690號公報、日本專利特開2008-80288號公報、日本專利特開2006-100368號公報、及日本專利特開2002-299305號公報所記載的基板處理裝置及基板處理方法中。 另外，本發明的基板處理方法例如可較佳地用於對基板的斜面（bevel）部（表面周緣部）及背面進行清洗的基板處理方法及基板處理裝置。 本發明的基板處理方法的第二實施方式的特徵在於：其包括去除步驟，對於形成有含釕膜的NAND快閃記憶體製造用基板，藉由去除液去除含釕物，且所述去除液含有正過碘酸，所述去除液的pH值為3.5以下。
近年，半導體基板等逐漸使用具有電阻低、與銅的結晶整合性良好、另外在薄膜化或結構的微細化方面性能的劣化少等多種優點的釕。 其中，本發明的基板處理方法可較佳地用於反及（Not-And，NAND）快閃記憶體的製造。 另外，在NAND快閃記憶體中亦可較佳地使用釕作為阻擋層等功能層等的材質。 進而，預想今後NAND快閃記憶體的結構會進一步微細化，就良率（yield）等觀點而言，認為重要的是去除製造時所產生或附著的微細的異物。
本發明者等人進行了詳細研究，結果發現，在基板中，藉由在形成有含釕膜的基板中，將去除基板上不需要的含釕物、例如附著於基板的斜面部及背面的釕附著物、或因蝕刻等而產生的含釕殘渣等的步驟所使用的去除液製成含有正過碘酸、且pH值為3.5以下的去除液，Ru蝕刻速度高，異物去除性優異，所使用的去除液的保存穩定性優異。 詳細的效果的表現機制尚不明確，如以下般推測，正過碘酸的釕的氧化溶解性優異，另外，若釕的等電點、釕的表面電位成為零的pH值為4，去除液的pH值為3.5以下，則於釕以粒子狀等形狀的異物的形式存在的情形時，由於釕表面的ζ電位變為正而發生排斥，因此變得容易自晶圓表面脫離。另外推測，由於去除液的pH值為3.5以下，處於酸性側，因此去除液的保存穩定性優異。 進而推測，於在沈積有含釕膜的晶圓的設備面的外緣部或背面不僅附著有釕，而且附著有SiO2 粒子的情形時，由於SiO2 的等電點的pH值為3.6，因此去除性更優異。
＜基板＞ 本發明的基板處理方法所使用的基板除了形成有含釕膜（成為半導體元件中的功能層）以外，並無特別限制，較佳為半導體基板。 所述基板包括半導體晶圓、光罩用玻璃基板、液晶顯示用玻璃基板、電漿顯示用玻璃基板、場發射顯示器（Field Emission Display，FED）用基板、光碟用基板、磁碟用基板、磁光碟用基板等各種基板。 另外，所述基板除了含釕膜及基板的基材以外，亦可根據所需包含各種層或結構，例如可包含金屬配線、閘極結構、源極結構、汲極結構、絕緣層、強磁性層、及/或非磁性層等，另外，所述基板的設備面的最上層無需為含釕膜，例如亦可為多層結構的中間層為含釕膜。 另外，作為所述基板，可較佳地使用公知的基板、尤其是其製造途中的基板。 其中，作為所述基板，可較佳地使用NAND快閃記憶體製造用基板。 另外，在本發明中，亦存在將基板的形成有所述含釕膜的面稱為設備面的情形。
NAND快閃記憶體（NAND型快閃記憶體）是作為不揮發性記憶元件的快閃記憶體的一種，NAND是NOT AND的縮寫。NAND快閃記憶體用於Compact Flash（註冊商標）、安全數位（Secure Digital，SD）記憶卡、智能媒體、記憶條、行動電話或智慧型手機等記憶裝置等各種裝置中。
本發明可使用的基板的大小或厚度、以及基板的形狀或層結構並無特別限制，可根據所需適當進行選擇。 另外，本發明可使用的基板較佳為在基板端部周邊具有傾斜部。
另外，所述基板中的含釕膜較佳為含有釕金屬的膜，更佳為釕金屬膜。
所述基板中的所述含釕膜的厚度並無特別限制，根據所需適當進行選擇即可，較佳為50nm以下，更佳為20nm以下，進而較佳為10nm以下。再者，由於基板的設備面的外緣部或背面的一部分亦可存在未附著有釕的部分，因此下限值為0nm，附著有釕的部分超過0nm即可。
在形成所述範圍的釕薄膜的情形時，更微細的釕的異物會附著於所述外緣部或背面，或者會以蝕刻殘渣的形式附著於基板(釕附著物)，但藉由本發明的基板處理方法而顯示出優異的異物去除性。
另外，在製造NAND快閃記憶體的過程中，在將釕薄膜圖案化為特定的形狀後，存在含釕物以殘渣的形式殘存於含釕膜的端部的情況，但藉由本發明的基板處理方法，對於此種含釕物亦顯示出優異的去除性。
<去除步驟>
本發明的基板處理方法包括去除步驟，對於形成有含釕膜的基板，藉由去除液去除殘存於基板的含釕物或釕附著物的至少一部分。
所述去除步驟較佳為對於形成有含釕膜的基板，藉由去除液去除所述基板的形成有含釕膜的面的外緣部及/或背面的所述含釕膜的步驟(斜面清洗步驟)。若為所述實施方式，則可進一步發揮本發明的效果。
本發明中的所謂基板的形成有含釕膜的面的外緣部是指基板的端面及基板的形成有含釕膜的面的端部的周邊部分、即斜面部。 下文對所述去除步驟可使用的去除液進行說明。 所述去除步驟中的去除時的處理溫度較佳為35℃以下，更佳為30℃以下，進而較佳為0℃以上且30℃以下，尤佳為10℃以上且30℃以下。若為所述範圍，則Ru蝕刻速度充分高，另外，可減少對形成NAND快閃記憶體等半導體元件的部分的不必要的影響。 另外，所述去除步驟中的去除時的處理時間並無特別限制，較佳為1秒～30分鐘，更佳為10秒～20分鐘，進而較佳為30秒～10分鐘。
＜第一實施方式中的去除液（斜面清洗液）＞ 所述第一實施方式中的去除液（亦稱為「斜面清洗液」）相對於去除液的總質量而含有0.05質量%～8質量%的正過碘酸，且pH值為3.5以下。 所述去除液的pH值較佳為0～3.5，更佳為0.5～2.5，進而較佳為1.0～2.5，尤佳為1.0～1.9。若為所述範圍，則Ru蝕刻速度更優異，另外，異物去除性更優異。 本發明中的去除液的pH值是在室溫（25℃）下藉由堀場製作所股份有限公司製造的F-51（商品名）測定而得的值。 另外，所述去除液較佳為不含硝酸。若為所述實施方式，則可抑制去除步驟時對基板上的形成NAND型快閃記憶體等半導體元件的部分的影響。
-正過碘酸- 所述去除液含有正過碘酸（H5 IO6 ）。 釕可藉由變化為使釕與4個氧原子鍵結而成的四氧化釕（RuO4 ）而變得可溶解。 金屬的氧化溶解所使用的氧化劑必須為該氧化劑的氧化還原電位高於欲溶解的金屬的溶解反應的氧化還原電位，且在該反應過程中氧化劑釋放出氧原子。 釕與四氧化釕的標準電極電位在pH=0時為1.13 V（M. Pourbaix；“水溶液中的電化學平衡圖譜（Atlas of Electrochemical Equilibria in AqueousSolutions）”，英文第一版，第四章（Chapter IV），帕加馬（Pergamon），牛津（Oxford）(1966)），另外，據報告，由釕電化學性地生成四氧化釕的電位若包含過電壓，則變得更大，為1.4 V～1.47 V（參照所述文獻）。因此，作為釕的蝕刻應使用的氧化劑，例如於以pH=0而使用的情形時，其氧化還原電位至少為1.13 V以上，較佳為儘量為1.4 V以上。 正過碘酸是會釋放出用來氧化釕的氧原子的氧化劑，另外，正過碘酸的氧化還原電位由於具有用來氧化溶解釕而充分的電位，因此可效率良好地氧化溶解釕。 另外，作為正過碘酸，可使用鹼金屬離子或鹼土金屬離子的濃度充分低、或不含鹼金屬鹽或鹼土金屬鹽者，因此可較佳地用於NAND快閃記憶體的製造。
所述第一實施方式中的去除液中的正過碘酸的含量相對於去除液的總質量，為0.05質量%～8質量%，較佳為0.1質量%～7質量%，更佳為0.5質量%～5質量%，進而較佳為0.5質量%～3質量%。若為所述範圍，則Ru蝕刻速度及異物去除性更優異，另外，可抑制去除步驟時對基板上形成NAND快閃記憶體等半導體元件的部分的影響。 另外，所述去除液較佳為正過碘酸的溶液，更佳為正過碘酸的水溶液。
-水- 所述去除液較佳為含有水，更佳為水溶液。 作為水，可為在無損本發明的效果的範圍內含有溶解成分的水性介質，或亦可含有不可避免的微量混合成分。其中，較佳為蒸餾水或離子交換水、或者超純水之類的實施了淨化處理的水，尤佳為使用半導體製造中所使用的超純水。 所述去除液中的水的濃度並無特別限定，較佳為80質量%以上，更佳為90質量%以上，進而較佳為94質量%以上。另外，上限值並無特別限定，較佳為99.95質量%以下，更佳為99.9質量%以下，進而較佳為99.5質量%以下。
-四級銨鹽化合物或胺化合物- 所述去除液較佳為含有四級銨鹽化合物或胺化合物，更佳為含有胺化合物。若為所述實施方式，則Ru蝕刻速度適當，另外，異物去除性更優異。 四級銨鹽化合物並無特別限制，可列舉氫氧化四烷基銨、四烷基硝酸銨、四烷基硫酸銨等。
所謂胺化合物是分子內具有一級胺基、二級胺基、三級胺基中的任一者的化合物的總稱。另外，本發明中的胺化合物亦包括氧化胺化合物。胺化合物較佳為含有碳原子、氮原子、氫原子作為必需的構成元素，且視需要含有氧原子的化合物。
作為胺化合物，可較佳地列舉下述式P-1～P-5中任一者所表示的化合物。
[化1]
Figure 02_image001
RP1 ～RP9 分別獨立地表示烷基（較佳為碳數為1～6）、烯基（較佳為碳數為2～6）、炔基（較佳為碳數為2～6）、芳基（較佳為碳數為6～10）、雜環基（較佳為碳數為2～6）、芳醯基（較佳為碳數為7～15）、或下述式x所表示的基。 其中，RP1 ～RP9 較佳為分別獨立地為烷基、烯基、芳基、或下述式x所表示的基，尤佳為烷基、或下述式x所表示的基。 該些基可進一步具有取代基T。 作為取代基T，可列舉：鹵素原子、烷基、烯基、炔基、芳基、雜環基、醯基、芳醯基、烷氧基羰基、烷氧基羰基胺基、羥基（OH）、羧基（COOH）、氫硫基（SH）、烷氧基、芳氧基、烷基氫硫基、及芳基氫硫基。 其中，作為取代基T，較佳為作為所加成的任意取代基而為羥基（OH）、羧基（COOH）、氫硫基（SH）、烷氧基、或烷基氫硫基。另外，烷基、烯基、炔基例如可分別介隔有1～4個O、S、CO、NRN （RN 表示氫原子或碳數1～6的烷基）而存在。
X1-(Rx1-X2)mx-Rx2-*         （x） X1表示羥基、氫硫基、碳數1～4的烷氧基、或碳數1～4的烷基氫硫基。其中，較佳為羥基。 Rx1及Rx2分別獨立地表示碳數1～6的伸烷基、碳數2～6的伸烯基、碳數2～6的伸炔基、碳數6～10的伸芳基、或將該些組合兩種以上的基。其中，較佳為碳數1～6的伸烷基。 X2表示O、S、CO或NRN 。其中，較佳為O。 mx表示0～6的整數。在mx為2以上時，多個Rx1及X2分別可相同，亦可不同。Rx1及Rx2可進一步具有取代基T。 *表示式P-1～式P-4中與氮原子的鍵結位置。
RP10 與所述取代基T含義相同。np為0～5的整數。
作為胺化合物，較佳為選自由下述物質組成的群組中的化合物：單乙醇胺、二甘醇胺（胺基乙氧基乙醇）、單異丙醇胺、異丁醇胺、碳數2～8的直鏈烷醇胺、甲基乙醇胺、N-甲基胺基乙醇、二乙醇胺、三乙醇胺、甲基二乙醇胺、三乙胺、五甲基二乙三胺、N-甲基嗎啉-N-氧化物（NMMO）、三甲胺-N-氧化物、三乙胺-N-氧化物、吡啶-N-氧化物、N-乙基嗎啉-N-氧化物、N-甲基吡咯啶-N-氧化物、N-乙基吡咯啶-N-氧化物、該些的取代衍生物、及該些的組合。其中，較佳為烷醇胺，尤佳為單乙醇胺或二甘醇胺。再者，所謂取代基衍生物是各化合物具有取代基（例如所述取代基T）的化合物的總稱。
四級銨鹽化合物及胺化合物的總濃度在去除液中，較佳為0.0001質量%～5質量%，更佳為0.001質量%～1質量%，進而較佳為0.002質量%～0.5質量%，尤佳為0.005質量%～0.1質量%。若為所述範圍，則Ru蝕刻速度適當，另外，異物去除性更優異。 再者，在本發明中，所述四級銨鹽化合物及胺化合物可僅使用一種，亦可併用兩種以上。在併用兩種以上的情形時，其併用比例並無特別限定，較佳為合計使用量以兩種以上的總和計設為所述濃度範圍。各成分的濃度在使用時為所述的濃度即可。 推測所述四級銨鹽化合物及胺化合物發揮保護基板中的層（例如，強磁性體層、絕緣體層等）的功能。例如可認為，在所述層的表面形成保護膜，而抑制其溶解。就該觀點而言，較佳為以所述下限值以上應用。另一方面，就與其他成分的關係方面而言，較佳為以所述上限值以下應用，以避免阻礙其性能。 另外，所述去除液中的正過碘酸的濃度CI 與四級銨鹽化合物及胺化合物的總濃度CA 的比較佳為以質量比計，為CI ：CA =100：0.1～10，更佳為CI ：CA =100：0.2～5，進而較佳為CI ：CA =100：0.5～4。若為所述範圍，則Ru蝕刻速度適當，另外，異物去除性更優異。
-其他成分- 所述去除液可含有上述以外的其他成分。 作為其他成分，並無特別限制，可使用公知的成分。例如，可列舉日本專利特開2014-93407號公報的段落0026等所記載、日本專利特開2013-55087號公報的段落0024～0027等所記載、日本專利特開2013-12614號公報的段落0024～0027等所記載的各界面活性劑。或可列舉日本專利特開2014-107434號公報的段落0017～0038、日本專利特開2014-103179號公報的段落0033～0047、日本專利特開2014-93407號公報的段落0017～0049等所揭示的各添加劑（防腐蝕劑等）。 但在本發明中，所述去除液較佳為不含其他成分，更佳為含有正過碘酸與水的溶液，或含有正過碘酸、四級銨鹽化合物或胺化合物、及水的溶液。但在此種情形時，在去除液中含有不可避免的雜質亦無妨。
＜第二實施方式中的去除液（NAND清洗液）＞ 所述第二實施方式中的去除液（亦稱為「NAND清洗液」）含有正過碘酸，且pH值為3.5以下。 作為所述第二實施方式中的去除液，除了下文所述的實施方式以外，可較佳地使用與所述第一實施方式中的去除液同樣的去除液。
所述第二實施方式中的去除液中的正過碘酸的含量較佳為相對於去除液的總質量為0.05質量%~8質量%，更佳為0.1質量%~7質量%，進而較佳為0.5質量%~5質量%，尤佳為0.5質量%~3質量%。若為所述範圍，則Ru蝕刻速度及異物去除性更優異，另外，可抑制去除步驟時對基板上的形成NAND快閃記憶體的部分的影響。
<準備步驟>
本發明的基板處理方法較佳為在所述去除步驟前包括準備形成有含釕膜的基板的準備步驟。
另外，作為所述含釕膜的形成方法，並無特別限制，可使用公知的形成方法，例如，可較佳地列舉濺鍍法、化學氣相沈積(Chemical Vapor Deposition，CVD)法、分子束磊晶(Molecular Beam Epitaxy，MBE)法等。
其中，在藉由濺鍍法形成含釕膜的情形時，由於在形成有含釕膜的基板的設備面的外緣部或背面亦大量附著有釕，因此可進一步發揮本發明的效果而較佳。
另外，形成時可使用的含釕膜的原料亦無特別限制，配合沈積方法適當進行選擇即可。
<其他步驟>
本發明的基板處理方法除了所述去除步驟及所述準備步驟 以外，亦可含有公知的步驟。
作為其他步驟，可列舉在製造NAND快閃記憶體等半導體元件時進行的公知的步驟。
例如，可列舉：金屬配線、閘極結構、源極結構、汲極結構、絕緣層、強磁性層及/或非磁性層等各結構的形成步驟(層形成、蝕刻、化學機械研磨、改性等)；抗蝕劑的形成步驟、曝光步驟及去除步驟、熱處理步驟、清洗步驟、檢查步驟等。
另外，本發明的基板處理方法中的其他步驟可視需要在所述準備步驟及所述去除步驟之前及/或之後、及/或在所述準備步驟與所述去除步驟之間進行。
在本發明的基板處理方法中，在使用NAND快閃記憶體製造用基板的情形時，所述去除步驟可在NAND快閃記憶體製造中的後段製程(Back end of the line，BEOL)中進行，亦可在前段製程(Front end of the line，FEOL)中進行，就可進一步發揮本發明的效果的觀點而言，較佳為在前段製程中進行。
(半導體元件的製造方法)
本發明的半導體元件的製造方法包括本發明的基板處理方法。
本發明的半導體元件的製造方法的較佳的第一實施方式的特徵在於：其包括去除步驟，對於形成有含釕膜的基板，藉由去除液去除附著於所述基板的形成有所述含釕膜的面的外緣部及/或背面的釕附著物，且所述去除液相對於去除液的總質量而含有0.05 質量%~8質量%的正過碘酸，所述去除液的pH值為3.5以下。
本發明的半導體元件的製造方法的較佳的第二實施方式的特徵在於：其包括去除步驟，對於形成有含釕膜的NAND快閃記憶體製造用基板，藉由去除液去除含釕物，且所述去除液含有正過碘酸，所述去除液的pH值為3.5以下。
另外，本發明的半導體元件的製造方法較佳為NAND快閃記憶體的製造方法。若為所述實施方式，則可進一步發揮本發明的效果。
本發明的半導體元件的製造方法的去除步驟或去除液等的較佳的實施方式與本發明的基板處理方法中的較佳的實施方式相同。
本發明的半導體元件的製造方法除了所述去除步驟及所述準備步驟以外，亦可包含公知的步驟。
作為其他步驟，並無特別限制，可列舉在製造半導體元件時進行的公知的步驟。例如，可列舉：金屬配線、閘極結構、源極結構、汲極結構、絕緣層、強磁性層及/或非磁性層等各結構的形成步驟(層形成、蝕刻、化學機械研磨、改性等)；抗蝕劑的形成步驟、曝光步驟及去除步驟、熱處理步驟、清洗步驟、檢查步驟等。
另外，如上所述，本發明的半導體元件的製造方法中的其他步驟可視需要在所述準備步驟及所述去除步驟之前及/或之後、及/或在所述準備步驟與所述去除步驟之間進行。
如上所述，在本發明的半導體元件的製造方法中，在使用NAND快閃記憶體製造用基板的情形時，所述去除步驟可在NAND快閃記憶體製造中的後段製程（BEOL）中進行，亦可在前段製程（FEOL）中進行，就可進一步發揮本發明的效果的觀點而言，較佳為在前段製程中進行。
作為NAND快閃記憶體，例如，可列舉日本專利特開2014-175587號公報的圖1所示的NAND型快閃記憶體裝置。在日本專利特開2014-175587號公報的圖5（a）中，記憶單元電晶體Trm的閘極電極MG介隔閘極絕緣膜3而形成於矽基板2的上表面。閘極電極MG自下方起依序積層有作為第一半導體膜的多晶矽膜4、電極間絕緣膜5、作為第二半導體膜的多晶矽膜6、作為金屬膜的鎢（W）膜7及加工用的氮化矽膜8。 於在如所述的多晶矽膜上形成金屬膜時，可使用位障金屬膜。於該情形時，位障金屬膜的材料只要為抑制金屬膜與多晶矽膜反應的材料即可。例如，可使用氮化鎢（WN）、鎢矽氮化物（WSiN）、氮化鈦（TiN）、釕（Ru）、氧化釕（RuO）、鉭（Ta）、氮化鉭（TaN）、鉭矽氮化物（TaSiN）、錳（Mn）、氧化錳（MnO）、鈮（Nb）、氮化鈮（NbN）、氮化鉬（MoN）、釩（Vn）等各種材料。 在此種構成的NAND快閃記憶體中的功能層含有釕的情形時，本發明的基板處理方法有效。 [實施例]
以下，列舉實施例進一步對本發明進行具體說明。以下的實施例所示的材料、使用量、比例、處理內容、處理順序等只要不脫離本發明的主旨，則可適當變更。因此，本發明的範圍並不限定於以下所示的具體例。再者，只要無特別說明，則「份」、「%」為質量基準。
（實施例1～實施例11、以及比較例1及比較例2） ＜去除液的製備＞ 按下述表1所記載的配方分別製備各試驗所應用的去除液。 ＜Ru蝕刻試驗＞ 分別準備藉由CVD法在市售的矽晶圓（直徑：12英吋）上形成釕層的基板。各層的厚度設為20 nm。 將獲得的基板裝入充滿去除液的容器，以250 rpm進行攪拌。處理溫度設為25℃，處理時間設為5分鐘。使用橢圓偏光儀（分光橢圓儀，使用J.A.烏蘭姆日本（J.A. WOOLLAM JAPAN）股份有限公司製造的Vase）對處理前後的膜厚進行測定，藉此算出Ru蝕刻速度（單位：Å/min.）。採用5點的平均值（測定條件  測定範圍：1.2 eV-2.5 eV，測定角：70度、75度）。 再者，1 Å=0.1 nm。
＜異物（顆粒）去除性試驗＞ 除了將基板尺寸設為2 cm見方以外，準備形成有與所述Ru蝕刻試驗同樣的釕層的基板。 在基板上滴加1 ml的SiO2 粒子（扶桑化學工業股份有限公司製造的PL-3，平均一次粒徑：35 nm）後，以200 ml/min.向基板上噴2分鐘去除液進行清洗。進而，以500 ml/min.的流水清洗30秒，藉由氮氣槍加以乾燥後，利用掃描式電子顯微鏡（scanning electron microscope，SEM）對基板表面進行觀察，對1 μm2 內的粒子的個數進行計數。 評價基準如以下所示。 A：粒子的個數少於10個 B：粒子的個數為10個以上且少於50個 C：粒子的個數為50個以上
＜去除液的保存穩定性試驗＞ 製備去除液後，在室溫（25℃）下保管1個月，按照以下基準進行評價。 A：即便在室溫（25℃）下保管1個月後，與剛製備的去除液相比，Ru蝕刻速度及異物去除性亦無變化。 B：在室溫（25℃）下保管1個月後的去除液與剛製備的去除液相比，Ru蝕刻速度及異物去除性發生劣化。
[表1]
Figure 104134755-A0304-0001
表1中的正過碘酸及pH值調整劑A～pH值調整劑D使用以下物質。 正過碘酸：奧德里奇（Aldrich）公司製造 A：氫氧化四甲基銨（Sachem公司製造） B：氨水（表1所記載的濃度為氨換算。關東化學股份有限公司製造） C：2-胺基乙醇（林純藥工業股份有限公司製造） D：二甘醇胺（2-(2-胺基乙氧基)乙醇，Huntsman公司製造）
無
無

Claims (17)

  1. 一種基板處理方法，其特徵在於：包括去除步驟，對於形成有含釕膜的基板，藉由去除液去除附著於所述基板的形成有所述含釕膜的面的外緣部及/或背面的釕附著物，且所述去除液相對於去除液的總質量而含有0.05質量%~8質量%的正過碘酸，所述去除液更含有四級銨鹽化合物或胺化合物，其中所述去除液中的正過碘酸的濃度CI與四級銨鹽化合物及胺化合物的總濃度CA的比以質量比計為CI：CA=100：0.2~5，所述去除液的pH值為0以上且3.5以下。
  2. 如申請專利範圍第1項所述的基板處理方法，其中所述基板中的所述含釕膜的厚度超過0nm且為10nm以下。
  3. 如申請專利範圍第1項或第2項所述的基板處理方法，其中所述去除步驟中的去除時的處理溫度為0℃以上且30℃以下。
  4. 如申請專利範圍第1項或第2項所述的基板處理方法，其中所述去除液的pH值為0以上且1.9以下。
  5. 如申請專利範圍第1項或第2項所述的基板處理方法，其中在所述去除步驟前，在所述基板的形成有所述含釕膜的面的外緣部或背面附著有無機粒子。
  6. 如申請專利範圍第5項所述的基板處理方法，其中所述無機粒子含有SiO2粒子。
  7. 一種基板處理方法，其特徵在於：包括去除步驟，對於形成有含釕膜的反及快閃記憶體製造用基板，藉由去除液去除含釕物，且所述去除液相對於去除液的總質量而含有0.05質量%~8質量%的正過碘酸，所述去除液更含有四級銨鹽化合物或胺化合物，其中所述去除液中的正過碘酸的濃度CI與四級銨鹽化合物及胺化合物的總濃度CA的比以質量比計為CI：CA=100：0.2~5，所述去除液的pH值為0以上且3.5以下。
  8. 如申請專利範圍第7項所述的基板處理方法，其中所述基板中的所述含釕膜的厚度超過0nm且為10nm以下。
  9. 一種基板處理方法，其特徵在於：包括去除步驟，對於形成有含釕膜的基板，藉由去除液去除附著於所述基板的形成有所述含釕膜的面的外緣部及/或背面的釕附著物，且所述去除液相對於去除液的總質量而含有0.05質量%~8質量%的正過碘酸，所述去除液更含有分子內具有一級胺基、二級胺基、三級胺基中的任一者的胺化合物，其中所述去除液中的正過碘酸的濃度CI與胺化合物的濃度CA的比以質量比計為CI：CA=100：0.2~5，所述去除液的pH值為0以上且3.5以下。
  10. 如申請專利範圍第9項所述的基板處理方法，其中所述基板中的所述含釕膜的厚度超過0nm且為10nm以下。
  11. 如申請專利範圍第9項或第10項所述的基板處理方法，其中所述去除步驟中的去除時的處理溫度為0℃以上且30℃以下。
  12. 如申請專利範圍第9項或第10項所述的基板處理方法，其中所述去除液的pH值為0以上且1.9以下。
  13. 如申請專利範圍第9項或第10項所述的基板處理方法，其中在所述去除步驟前，在所述基板的形成有所述含釕膜的面的外緣部或背面附著有無機粒子。
  14. 如申請專利範圍第13項所述的基板處理方法，其中所述無機粒子含有SiO2粒子。
  15. 一種基板處理方法，其特徵在於：包括去除步驟，對於形成有含釕膜的反及快閃記憶體製造用基板，藉由去除液去除含釕物，且所述去除液相對於去除液的總質量而含有0.05質量%~8質量%的正過碘酸，所述去除液更含有分子內具有一級胺基、二級胺基、三級胺基中的任一者的胺化合物，其中所述去除液中的正過碘酸的濃度CI與胺化合物的濃度CA的比以質量比計為CI：CA=100：0.2~5，所述去除液的pH值為0以上且3.5以下。
  16. 如申請專利範圍第15項所述的基板處理方法，其中所述基板中的所述含釕膜的厚度超過0nm且為10nm以下。
  17. 一種半導體元件的製造方法，其包含如申請專利範圍第1項、第7項、第9項或第15項所述的基板處理方法。
TW104134755A 2014-10-31 2015-10-23 基板處理方法及半導體元件的製造方法 TWI702648B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014222538A JP6460729B2 (ja) 2014-10-31 2014-10-31 基板処理方法、及び、半導体素子の製造方法
JP2014-222538 2014-10-31

Publications (2)

Publication Number Publication Date
TW201631645A TW201631645A (zh) 2016-09-01
TWI702648B true TWI702648B (zh) 2020-08-21

Family

ID=56018902

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104134755A TWI702648B (zh) 2014-10-31 2015-10-23 基板處理方法及半導體元件的製造方法
TW109125479A TWI762979B (zh) 2014-10-31 2015-10-23 含釕物去除用去除液

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109125479A TWI762979B (zh) 2014-10-31 2015-10-23 含釕物去除用去除液

Country Status (2)

Country Link
JP (1) JP6460729B2 (zh)
TW (2) TWI702648B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090247B1 (en) 2017-05-03 2018-10-02 International Business Machines Corporation Semiconductor device formed by wet etch removal of Ru selective to other metals
SG11202006176YA (en) * 2018-01-12 2020-07-29 Fujifilm Corp Chemical solution and method for treating substrate
CN117198858A (zh) 2018-02-05 2023-12-08 富士胶片株式会社 药液、药液的制造方法、基板的处理方法
KR102521227B1 (ko) 2018-09-12 2023-04-13 후지필름 가부시키가이샤 약액, 기판의 처리 방법
WO2020054291A1 (ja) * 2018-09-13 2020-03-19 富士フイルム株式会社 薬液
JP6670917B1 (ja) * 2018-12-18 2020-03-25 東京応化工業株式会社 エッチング液、被処理体の処理方法、及び半導体素子の製造方法。
US11898081B2 (en) 2019-11-21 2024-02-13 Tokyo Ohka Kogyo Co., Ltd. Ruthenium-etching solution, method for manufacturing ruthenium-etching solution, method for processing object to be processed, and method for manufacturing ruthenium-containing wiring
JP7405872B2 (ja) * 2020-01-28 2023-12-26 富士フイルム株式会社 組成物、基板の処理方法
JP7531343B2 (ja) 2020-08-11 2024-08-09 東京応化工業株式会社 ルテニウム配線の製造方法
US20220194791A1 (en) 2020-12-22 2022-06-23 Tokyo Ohka Kogyo Co., Ltd. Method for producing aqueous solution of purified orthoperiodic acid, method for producing semiconductor device, and aqueous solution of orthoperiodic acid
JPWO2022196716A1 (zh) * 2021-03-17 2022-09-22

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11293477A (ja) * 1998-04-14 1999-10-26 Fron Tec:Kk エッチング剤
JP2001240985A (ja) * 1999-12-20 2001-09-04 Hitachi Ltd 固体表面の処理方法及び処理液並びにこれらを用いた電子デバイスの製造方法
JP2006148149A (ja) * 2005-12-15 2006-06-08 Renesas Technology Corp 半導体集積回路装置の量産方法
US20120045898A1 (en) * 2010-08-23 2012-02-23 Toshiba America Electronic Components, Inc. Ru CAP METAL POST CLEANING METHOD AND CLEANING CHEMICAL

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645144B2 (ja) * 2000-02-24 2005-05-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4355201B2 (ja) * 2003-12-02 2009-10-28 関東化学株式会社 タングステン金属除去液及びそれを用いたタングステン金属の除去方法
JP4661206B2 (ja) * 2004-12-17 2011-03-30 東ソー株式会社 半導体基板洗浄液
KR101444468B1 (ko) * 2005-10-05 2014-10-30 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 에칭후 잔류물을 제거하기 위한 산화성 수성 세정제
TW200918664A (en) * 2007-06-13 2009-05-01 Advanced Tech Materials Wafer reclamation compositions and methods
JP2009030167A (ja) * 2007-07-02 2009-02-12 Ebara Corp 基板処理方法及び基板処理装置
ES2386692T3 (es) * 2007-11-13 2012-08-27 Sachem, Inc. Composición de silsesquioxano poliédrico con potencial zeta negativo elevado y método para la limpieza húmeda de semiconductores sin daños
KR20120082443A (ko) * 2009-12-17 2012-07-23 쇼와 덴코 가부시키가이샤 루테늄계 금속의 에칭용 조성물 및 그 조제 방법
JP2014160757A (ja) * 2013-02-20 2014-09-04 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11293477A (ja) * 1998-04-14 1999-10-26 Fron Tec:Kk エッチング剤
JP2001240985A (ja) * 1999-12-20 2001-09-04 Hitachi Ltd 固体表面の処理方法及び処理液並びにこれらを用いた電子デバイスの製造方法
JP2006148149A (ja) * 2005-12-15 2006-06-08 Renesas Technology Corp 半導体集積回路装置の量産方法
US20120045898A1 (en) * 2010-08-23 2012-02-23 Toshiba America Electronic Components, Inc. Ru CAP METAL POST CLEANING METHOD AND CLEANING CHEMICAL

Also Published As

Publication number Publication date
TW201631645A (zh) 2016-09-01
TW202041715A (zh) 2020-11-16
TWI762979B (zh) 2022-05-01
JP6460729B2 (ja) 2019-01-30
JP2016092101A (ja) 2016-05-23

Similar Documents

Publication Publication Date Title
TWI702648B (zh) 基板處理方法及半導體元件的製造方法
US11456412B2 (en) Ruthenium removal composition and method of producing magnetoresistive random access memory
JP6552676B2 (ja) ルテニウム含有膜が形成された基板におけるルテニウム付着物除去用除去液
JP6309999B2 (ja) 窒化チタンハードマスク及びエッチ残留物除去
TWI546377B (zh) 清潔組合物、清潔方法及半導體裝置的製造方法
EP2975108B1 (en) Copper corrosion inhibition system
TWI639900B (zh) 改質抗蝕劑的剝離方法、用於其的改質抗蝕劑的剝離液及半導體基板製品的製造方法
TWI635162B (zh) 半導體基板的處理液、處理方法、使用它們的半導體基板製品的製造方法
TWI845711B (zh) 組成物、套組、基板的處理方法
KR102283723B1 (ko) 표면 잔류물 제거용 세정 제형
US10049883B2 (en) MRAM dry etching residue removal composition, method of producing magnetoresistive random access memory, and cobalt removal composition
TW201819612A (zh) 處理液及積層體的處理方法
TW201523170A (zh) 改質抗蝕劑的剝離液、使用其的改質抗蝕劑的剝離方法及半導體基板製品的製造方法
TWI504740B (zh) 清潔組成物、使用其的洗淨方法及半導體元件的製造方法
US20200190672A1 (en) Etching solution, method for processing object to be processed, and method for manufacturing semiconductor element
JPWO2018174092A1 (ja) 半導体デバイス用基板の洗浄液、半導体デバイス用基板の洗浄方法、半導体デバイス用基板の製造方法及び半導体デバイス用基板
JP2012031501A (ja) 金属膜表面の酸化防止方法及び酸化防止液
TWI594315B (zh) 蝕刻方法和使用該方法的半導體基板製品以及半導體元件的製造方法
TW202132541A (zh) 蝕刻液、蝕刻液之製造方法、被處理物之處理方法，及含有釕的配線之製造方法