JPWO2015030170A1 - 可変容量素子 - Google Patents

可変容量素子 Download PDF

Info

Publication number
JPWO2015030170A1
JPWO2015030170A1 JP2015534324A JP2015534324A JPWO2015030170A1 JP WO2015030170 A1 JPWO2015030170 A1 JP WO2015030170A1 JP 2015534324 A JP2015534324 A JP 2015534324A JP 2015534324 A JP2015534324 A JP 2015534324A JP WO2015030170 A1 JPWO2015030170 A1 JP WO2015030170A1
Authority
JP
Japan
Prior art keywords
variable capacitance
pair
electrodes
lead
capacitance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015534324A
Other languages
English (en)
Other versions
JP6187590B2 (ja
Inventor
恵介 景山
恵介 景山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015030170A1 publication Critical patent/JPWO2015030170A1/ja
Application granted granted Critical
Publication of JP6187590B2 publication Critical patent/JP6187590B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10Housing; Encapsulation
    • H01G2/103Sealings, e.g. for lead-in wires; Covers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本発明は、浮遊容量が小さく、静電容量可変率の大きな可変容量素子を提供する。当該可変容量素子は、誘電体材料から構成される可変容量層と、可変容量層を介して対向して位置する一対の電極と、一対の電極を介して可変容量層を間に支持する一対の絶縁部と、一対の電極にそれぞれ繋がっている一対の引き出し部とを有してなり、一対の引き出し部が、一対の絶縁部内にそれぞれ配置され、かつ可変容量層に略垂直な同軸上にあることを特徴とする。

Description

本発明は、可変容量素子に関する。
可変容量素子として、誘電体層の誘電率を印加電圧により変化させることにより、静電容量を変化させる可変容量素子が知られている。
例えば、特許文献1には、誘電体層と電極が交互に積層し、電極が櫛形に形成されている可変容量素子が開示されている。
また、特許文献2には、化学溶液堆積(Chemical Solution Deposition;(CSD))法およびスパッタ法により、強誘電体薄膜および薄膜電極をそれぞれ形成した可変容量素子が開示されている。
特開2011−101041号公報 国際公開第2013/061985号
特許文献1のような櫛形に電極を形成した可変容量素子は、その電極構造に起因して浮遊容量が大きくなり、静電容量可変率を大きくすることが容易ではなかった。櫛形電極は、対向する電極の重なり部分から、それぞれが反対の端面に向かって伸びた部分(延在部分)が存在する。本発明者は、このような構造の場合、電極の重なり部分と、延在部分間で浮遊容量が生じ、電極の重なり面積を小さくして、あるいは印加電圧を大きくて静電容量を小さくした場合に、この浮遊容量の影響が相対的に大きくなり、静電容量可変率が小さくなることに気づいた。
また、上記のような可変容量素子は、誘電体層と電極層を積層して同時に焼成していることから、一般的に融点が低いAgおよびCuなど低損失な金属を用いることが難しい。このような金属を用いるためには、誘電体層にガラスなどの焼結助剤を添加して低温焼結化する必要があり、誘電体層の性能が犠牲となる。
また、特許文献2により得られる素子は、電極の厚みが薄く、表皮深さ(skin depth)を満たすことができないこと、および、電極形成後のアニール処理における剥離を防止するため電極材料がPtまたはAuなどに限定され、高周波で低損失なAgまたはCuの使用が困難なことにより、導電損が比較的大きくなる。さらに、特許文献2のCSD(Chemical Solution Deposition)法またはスパッタ法で電極の厚みを大きくしようとすると、500nmの厚みを超えたあたりからヒロックが形成されることが知られており、その後の積層工程などの製造工程において不具合を生じ得る。また、高周波で用いるデバイスは、インピーダンスマッチングを考慮することが低損失化に重要であるが、特許文献2のような方法ではインピーダンスマッチングが容易ではない。
したがって、本発明の目的は、浮遊容量をできるだけ小さく押さえ、低静電容量領域においても静電容量可変率の大きな可変容量素子を提供することにある。好ましくは、より低損失である可変容量素子を提供することにある。
本発明者は、上記問題を解消すべく鋭意検討した結果、素子内部に位置する電極を素子外部にまで引き出す一対の導体を、同一軸上に配置することにより浮遊容量を低減できることを見出した。
さらに、好ましくは、高周波での使用に適し、低損失な銅または銀を電極材料として使用するために、電極および引き出し部を、素子本体とは別に焼結することができる構成を見出した。
したがって、本発明の第1の要旨によれば、
誘電体材料から構成される可変容量層と、
可変容量層を介して対向して位置する一対の電極と、
一対の電極を介して可変容量層を間に支持する一対の絶縁部と、
一対の電極にそれぞれ繋がっている一対の引き出し部と
を有してなり、
一対の引き出し部が、一対の絶縁部内にそれぞれ配置され、かつ可変容量層に略垂直な同軸上にあることを特徴とする、可変容量素子が提供される。
また、本発明の第2の要旨によれば、誘電体材料から構成される可変容量層と、
可変容量層を介して対向して位置する一対の電極と、
一対の電極を介して可変容量層を間に支持する一対の絶縁部と、
一対の電極にそれぞれ繋がっている一対の引き出し部と
を有してなり、
一対の引き出し部が、一対の絶縁部内にそれぞれ配置され、かつ可変容量層に略垂直な同軸上にあることを特徴とする、可変容量素子であって、
可変容量層を、誘電体材料をシート状に形成することにより、または該シートを積層することにより作製し、
絶縁部を、貫通口を形成しながら絶縁体シートを積層することにより作製するか、または絶縁体シートを積層した後、貫通口を形成することにより作製し、
一対の絶縁部の間に可変容量層を挟んで積層体を得、
上記貫通口に電極および引き出し部形成用の導電性材料を付与して、積層体と同時焼成することにより、電極および引き出し部を形成するか、または、積層体を焼成した後に、貫通口に電極および引き出し部形成用の導電性材料を付与して電極および引き出し部を形成することを特徴とする製造方法が提供される。
本発明の第3の要旨によれば、誘電体材料から構成される可変容量層と、
可変容量層を介して対向して位置する一対の電極と、
一対の電極を介して可変容量層を間に支持する一対の絶縁部と、
一対の電極にそれぞれ繋がっている一対の引き出し部と
を有してなり、
一対の引き出し部が、一対の絶縁部内にそれぞれ配置され、かつ可変容量層に略垂直な同軸上にあることを特徴とする、可変容量素子であって、
貫通口を形成した一対の絶縁部の間に可変容量層を挟んで積層体を得、これを焼成し、次いで、貫通口に電極および引き出し部形成用の導電性材料を付与して電極および引き出し部を形成することを特徴とする製造方法が提供される。
本発明によれば、誘電体材料から構成される可変容量層と、可変容量層を介して対向して位置する一対の電極と、可変容量層を間に支持する一対の絶縁部と、各電極に接続され、絶縁部を貫通する一対の引き出し部とを有してなる可変容量素子において、引き出し部を同一軸上に配置することにより、浮遊容量が抑制された可変容量素子が提供される。
図1は、本発明の1つの実施形態における可変容量素子の概略斜視図である。 図2は、図1の実施形態における積層コイル部品のA−A’での概略断面図である。 図3は、本発明の別の実施形態における可変容量素子の概略斜視図である。 図4は、図2の断面図における電極部周辺の拡大図である。 図5(a)は、従来技術を用いて形成した可変容量素子の内部電極の形状および位置を示すための概略透過平面図であり、図5(b)は、図5(a)のB−B’での概略断面図である。 図6は、実施例1および比較例1の可変容量素子の静電容量を示すグラフである。 図7は、実施例2および3の可変容量素子における印加電圧に対する静電容量可変率を示すグラフである。
本発明の可変容量素子について、以下、図面を参照しながら詳細に説明する。但し、本実施形態の可変容量素子および各構成要素の形状および配置等は、図示する例に限定されない。
図1および図2に示すように、本実施形態の可変容量素子1は、概略的には、可変容量層2と、可変容量層を介して対向して位置する一対の電極4および4’と、可変容量層2を間に支持する一対の絶縁部6および6’と、電極4および4’と電気的に接続され、絶縁部6および6’を貫通する一対の引き出し部8および8’と、外部電極12とを有して成る。
上記可変容量層2は、1種またはそれ以上の誘電体材料から構成される。誘電体材料の厚みを調整することにより、可変容量素子の容量を調整することができる。
上記誘電体材料としては、誘電性である材料であれば特に限定されないが、強誘電体材料が好ましい。強誘電体材を用いることにより、可変容量素子の容量および静電容量可変率をより大きくすることができる。
上記強誘電体材料としては、特に限定されないが、Ba、SrおよびTiを含む焼結セラミック、Ba、ZrおよびTiを含む焼結セラミック、ならびにBi、ZnおよびNbを含む焼結セラミックから選択される1種またはそれ以上の強誘電体材料が挙げられる。このような強誘電体材料は、例えば、一般的に(BaSr)TiO、Ba(ZrTi)Oおよび(BiZn)Nbとして知られている。
可変容量層の厚みは、特に限定されないが、例えば0.5〜100μm、好ましくは1〜10μm、より好ましくは1〜5μmである。可変容量素子の容量を大きくするという観点から、可変容量層の厚みは、10μm以下であることが好ましく、絶縁性を確実に確保するために、1μm以上であることが好ましい。
本発明の可変容量素子において、一対の電極4および4’は、可変容量層2の両主表面上に対向して位置する。この電極と可変容量層との接触面の面積を変更することにより、可変容量素子の容量を調整することができる。
該電極4および4’は、対向していれば可変容量層2のいずれの箇所に、いずれの大きさ、いずれの形状で存在していてもよいが、可能な限り、互いに同じ大きさ、同じ形状であり、可変容量層に対して対称に配置すること、好ましくは可変容量層の中央に配置することが好ましい。
電極を構成する材料としては、導電性であれば特に限定されないが、Ag、Cu、Pt、Ni、Al、Pd、Au、モネル(Ni−Cu合金)等が挙げられる。中でも、高周波での導電損が低いことから、AgまたはCuが好ましい。
電極の厚みは、特に限定されないが、例えば0.5μm以上であることが好ましい。電極の厚みを0.5μm以上とすることにより、抵抗をより低減し、また、表皮深さ(skin depth)を確保することができる。
本発明の可変容量素子1において、一対の引き出し部8および8’は、それぞれ、電極4および4’に繋がっており、一対の絶縁部6および6’の内部に配置される。引き出し部は、電極を可変容量素子の外部に引き出す機能を有する。
上記一対の引き出し部8および8’は、可変容量層2に対して略垂直な同軸上にあることを特徴とする。「可変容量層に対して略垂直」とは、可変容量層と軸がなす角が、実質的に90°であることを意味し、例えば80〜90°、好ましくは85〜90°、より好ましくは88〜90°であることを意味する。このように配置することにより、浮遊容量を低減することが可能になる。
引き出し部を構成する材料としては、導電性であれば特に限定されないが、Ag、Cu、Pt、Ni、Al、Pd、Au、モネル(Ni−Cu合金)等が挙げられる。中でも、高周波での導電損が低いことから、AgまたはCuが好ましい。
好ましくは、引き出し部は、上記電極と同じ材料から構成され、電極と一体に形成される。
引き出し部の形状は、特に限定されないが、例えば円柱形、円錐台形、角柱形、角錐台形、これらの中空体、例えば中空円柱形、中空円錐台形とすることができる。製造の容易性の観点から、中空または中実の円柱または円錐台形が好ましい。この引き出し部の軸方向の長さは、特に限定されず、所望の素子の大きさに応じて適宜選択できる。
引き出し部の厚みは、表皮深さ(skin depth)を確保できる厚みであれば特に限定されない。
本発明の可変容量素子1において、絶縁部6および6’は、可変容量層2を挟み込むように位置し、貫通口10および10’を有する。貫通口10および10’の内部には、引き出し部8および8’が存在する。一対の絶縁部は、一対の電極を介して可変容量層を間に支持している。
一対の絶縁部は、それらの貫通口が可変容量層に略垂直な同軸上に配置され、可変容量層側の貫通口の端部に電極が存在するように配置される。電極は貫通口の開口部と同じ大きさであってもよいが、異なっていてもよい。貫通口の形状は、そこを貫通する引き出し部の形状に応じて、適宜選択できる。
絶縁部を形成する材料は、絶縁性の材料であれば特に限定されず、例えばセラミック材料、樹脂等を用いることができる。可変容量層と同時焼成が可能であることから、セラミック材料が好ましい。
上記セラミック材料としては、特に限定されず一般的な絶縁性セラミック材料を用いることができ、例えば、ガラス、金属酸化物、金属窒化物、金属炭化物の焼結体などが挙げられる。
一の態様において、上記セラミック材料は、上記可変容量層を構成する誘電体材料と同じものであってもよい。可変容量層を構成する誘電体材料と同一の材料を用いることにより、絶縁部と可変容量層の熱膨張率の差がなくなり、焼結時に両者間に生じる応力を抑制することができる。
別の態様において、上記セラミック材料は、上記可変容量層を構成する誘電体材料よりも低誘電率の材料であってもよい。絶縁部を構成するセラミック材料の誘電率を低くすることにより、可変容量素子の浮遊容量を小さくすることができ、この結果、静電容量可変率をより大きくすることができる。
上記セラミック材料の比誘電率は、特に限定されないが、好ましくは500以下、より好ましくは300以下、さらに好ましくは100以下、さらにより好ましくは30以下である。
絶縁部の厚さ(可変容量層に垂直な方向の厚さ)は、特に限定されず、所望の素子の大きさに応じて適宜選択できる。
可変容量素子1は、絶縁部の可変容量層を支持する面と対向する面に、外部電極12を有している。なお、この実施態様においては、外部電極を設けているが、これは必須の要素ではなく、外部電極を設置せずに、引き出し部を外部の配線に直接接続してもよい。
外部電極を形成する材料としては、導電性であれば特に限定されないが、Ag、Cu、Pt、Ni、Al、Pd、Au、モネル(Ni−Cu合金)等が挙げられる。好ましくは、上記電極および引き出し部と同じ材料が用いられる。
以上、本発明の1つの実施形態について説明したが、本発明は当該実施形態に限定されるものではなく、種々の改変が可能である。
例えば、本発明の可変容量素子は、図3に示すように、可変容量層の主表面に対して垂直な面の少なくとも1つに導体部を有していてもよい。このような導体部を設置することにより、電磁波の放射損失を低減することができる。
上記した本実施形態の可変容量素子1は、例えば、以下のようにして製造される。
まず、誘電体材料から可変容量層を形成する。
誘電体材料を、シート状に成形して、誘電体シートを形成する。例えば、誘電体材料を、バインダ樹脂および有機溶剤を含む有機ビヒクルと混合/混練し、シート状に成形することにより誘電体シートを得てよいが、これに限定されるものではない。この誘電体シートを、複数枚積層し、圧着して、可変容量層を得る。誘電体シート1枚を、可変容量層として用いることもできる。
次に、絶縁性材料から絶縁部を形成する。
例えば、絶縁性材料がセラミック材料である場合、上記可変容量層と同様にセラミック材料を、バインダ樹脂および有機溶剤を含む有機ビヒクルと混合/混練し、シート状に成形することによりセラミックシートを得てよい。このセラミックシートを所望の厚さに積層し、圧着して、セラミックシートの積層体(以下、セラミック積層体ともいう)を得る。ついで、セラミック積層体に引き出し部を形成するための貫通口を形成して、絶縁部を得る。貫通口の形成手段は、特に限定されず、例えばレーザーまたはメカニカルパンチを用いて形成することができる。形成した貫通口には、圧着時の変形を防止するために、例えばカーボンペーストを充填してもよい。
次いで、セラミック積層体、可変容量層およびセラミック積層体の順に、2つのセラミック積層体の貫通口が同軸上となるように積層して、圧着して、積層体を得る。
次いで、上記で得られた積層体を焼成して、電極および引き出し部を形成するために貫通口内部に導電性材料を、導体ペースト、例えば銀ペーストとして充填し、さらに外部電極を形成するために貫通口が露出した面に導体ペーストを塗布し再度焼成するか、あるいは、貫通口内部および外部電極形成部にスパッタ法により導電性材料の膜を形成する。
以上のようにして、本実施形態の可変容量素子1が製造される。
なお、本発明の可変容量素子1の製造方法は当該実施形態に限定されるものではなく、種々の改変が可能である。
例えば、セラミック積層体を形成する場合、上記では積層体を得た後に、貫通口を形成したが、これに限定されず、例えば、セラミックペーストを印刷し、フォトリソグラフィー法により貫通口を設けつつ積層してもよい。
また、上記では、可変容量層および絶縁部を焼成した後に、電極および引き出し部を形成しているが、例えば、セラミックシートを積層しながら導体ペーストを充填する、可変容量層とセラミック積層体を積層する前に貫通口に導体ペーストを充填する、または可変容量層とセラミック積層体を積層した後焼成前に導体ペーストを充填し、全体を同時に焼成してもよい。
また、別法として、可変容量層の主表面上に電極用の導体ペーストを塗布し、次いで絶縁部を積層して、貫通口に導体ペーストを充填してもよい。
さらに別法として、可変容量層および絶縁部を個別に焼成し、その後、これらを、絶縁部、可変容量層および絶縁部の順に接合してもよい。接合方法は、特に限定されず、例えば接着剤またはガラス等を用いて接合することができる。
好ましくは、上記実施形態のように、可変容量層および絶縁部を焼成した後に、導体ペーストを焼成して電極および引き出し部を形成する。このように別個に焼成することにより、可変容量層および絶縁部の焼成温度よりも低い融点を有する金属、例えばAgまたはCuを電極および引き出し部の材料として用いることが可能になる。
実施例1
・本発明の可変容量素子の作製
BaCO、Nd、Al、SiOおよびTiO粉末を、比誘電率が約300となる所定の組成(0.65BaTiO−0.20NdAlO−0.25SiO−0.10Al(モル比))になるように秤量した。次いで、秤量物を、ボールミルに入れて、湿式で16時間混合、粉砕し、乾燥後、1200℃で2時間仮焼した。得られた仮焼物を、再びボールミルに入れて、湿式で16時間粉砕した後、バインダおよび可塑剤を加え、ドクターブレード法により、30μmの厚みにシート状に成形した。得られたシートを所定の大きさに打ち抜いた後、20枚積み重ね、仮圧着した。
次いで、得られた積層体にレーザーでビアホールを形成し、カーボンペーストをビアホールに充填してビア埋めした。これらの積層体2つの間に可変容量層となるシート(ビア部を形成したシートと同じシート)を1枚挟み込み、2つの積層体に形成したビアがそれぞれ重なるように積層し、100MPaで圧着し、温間等方圧プレス(Warm Isostatic Press;WIP)にて60℃、200MPaで圧着して積層体を得た。次いで、得られた積層体を、ダイサーを用いて個片(長さL=1.0mm、幅W=0.5mm、高さT=0.5mm)に切り分けて1000〜1400℃で焼成した。
次に、Agペーストをビアホール内に充填し、外部電極を形成するためにビアが露出した部分に同じAgペーストを塗布し、750℃で焼成して、図1および2に示されるような実施例1の試料(可変容量素子)を得た。
上記のようにして、図4に示される電極の突合せ部分の直径dが、5、10、20および30μmである4種類の実施例1の試料(可変容量素子)を作製した。
得られた4種の実施例1の試料の静電容量をインピーダンスアナライザ(アジレント・テクノロジー社製:HP4294A)を用い、温度25±2℃、電圧1Vrms、周波数1kHzの条件で測定し、それぞれ10個の平均値を求めた。結果を図6に示す。
比較例1
実施例1で作製したシートに図5に示すような略三角形の形状にPdペーストを印刷し、その先端部が、シート1枚を介して重なるように積層し、温間等方圧プレス(Warm Isostatic Press;WIP)にて60℃、200MPaで圧着して積層体を得た。得られた積層体を、ダイサーを用いて個片(長さL=1.0mm、幅W=0.5mm、高さT=0.5mm)に切り分けて1100〜1400℃で焼結した。
次いで、側面に外部電極を形成するために、Agペーストを塗布し、750℃で焼成することで比較例試料を作製した。
上記のようにして、図5に示される電極の重なり部分の面積が、上記実施例1の電極の突き合わせ部分の直径dが5、10、20および30μmであるものと同じ面積になるように、4種類の比較例試料を作製した。
得られた4種の比較例試料の静電容量をインピーダンスアナライザ(アジレント・テクノロジー社製:HP4294A)を用い、温度25±2℃、電圧1Vrms、周波数1kHzの条件で測定し、それぞれ10個の平均値を求めた。結果を図6に併せて示す。
図6から明らかなように、従来の積層構造である比較例試料では、内部電極の重なり寸法を5μmまで小さくしても、静電容量は約0.6pFまでしか低下しない。一方、実施例1の試料では、突合せ部分の直径を5μmまで小さくすると、静電容量は約0.1pFまで低下した。これは、従来の積層構造である比較例試料と比較して、実施例1の試料は、浮遊容量をより小さく抑えることができるので、素子が本来的に有するべき静電容量の可変範囲を広く使うことができるからであると考えられる。
実施例2
BaCO、SrCOおよびTiO粉末を、比誘電率が約2000となる所定の組成((Ba0.6Sr0.4)TiO)になるように秤量した。この秤量物を用いて、実施例1と同じ手順で、実施例2の試料を作製した。
実施例3
CaCO、Al、SiO、B粉末を、比誘電率が約7となる所定の組成(0.16CaO−0.11Al−0.64SiO−0.09B(モル比)からなるガラスセラミックとAlを1:1(重量比)で混合したもの)になるように秤量した。この秤量物を用いて、実施例1と同じ手順で、CaO−Al−SiO−B系のガラスセラミックから構成される厚み30μmのシートを作製した。得られたシートを所定の大きさに打ち抜いた後、20枚積み重ね、仮圧着した。
次いで、得られた積層体にレーザーでビアホールを形成し、カーボンペーストをビアホールに充填してビア埋めした。これらの積層体2つの間に可変容量層として上記実施例2で形成したシートを1枚挟み込み、2つの積層体に形成したビアがそれぞれ重なるように積層し、100MPaで圧着し、温間等方圧プレス(Warm Isostatic Press;WIP)にて60℃、200MPaで圧着して積層体を得た。次いで、得られた積層体を、ダイサーを用いて個片(長さL=1.0mm、幅W=0.5mm、高さT=0.5mm)に切り分けて1100〜1400℃で焼成した。
次に、Agペーストをビアホール内に充填し、外部電極を形成するためにビアが露出した部分に同じAgペーストを塗布し、750℃で焼成して、実施例3の試料を得た。
実施例2および実施例3の試料に、直流電圧を印加し、1kHz、1Vの条件で静電容量を測定し、
容量可変率 = (Cap−CapDC)/Cap×100(%)
を求めた。ここで、CapDCは所定の直流電圧を印加したときの静電容量値、Capは直流電圧を印加しない状態での静電容量値である。結果を図7に示す。
図7に示されるように、絶縁部と可変容量層とが同一材料のBST系材料(比誘電率2000)である実施例2では、直流印加電圧が、3V/μm以上になって静電容量が小さくなるにつれて、静電容量の変化が小さくなった。一方、絶縁部に低誘電率の材料(比誘電率7)を用いた実施例3は、直流印加電圧を3V/μm以上としても、直流電圧の変化に対して十分に静電容量が変化した。これは、静電容量が小さくなると浮遊容量の影響が相対的に大きくなり、それ以上電圧を加えても見かけの静電容量が変化しなくなるためと考えられる。即ち、絶縁部の比誘電率が大きい(比誘電率2000)実施例2は、可変容量素子の両端面間の浮遊容量が比較的大きくなり、絶縁部の低誘電率が小さい(比誘電率7)実施例3は、この浮遊容量を抑えることができるため、実施例2に比べて実施例3は、比較的高電圧を印加した場合であっても静電容量の変化が低下しなかったと考えられる。
本発明の保護素子は、RFID(Radio Frequency Identification)システムなど多種多様な電子機器に用いることができる。
1…可変容量素子
2…可変容量層
4,4’…電極
6,6’…絶縁部
8,8’…引き出し部
10…貫通口
12…外部電極
101…可変容量素子
102…誘電体
104…電極
112…外部電極

Claims (8)

  1. 誘電体材料から構成される可変容量層と、
    可変容量層を介して対向して位置する一対の電極と、
    一対の電極を介して可変容量層を間に支持する一対の絶縁部と、
    一対の電極にそれぞれ繋がっている一対の引き出し部と
    を有してなり、
    一対の引き出し部が、一対の絶縁部内にそれぞれ配置され、かつ可変容量層に略垂直な同軸上にあることを特徴とする、可変容量素子。
  2. 絶縁部が、可変容量層を構成する誘電体材料よりも低誘電率である誘電体材料から構成されていることを特徴とする、請求項1に記載の可変容量素子。
  3. 電極および引き出し部が、AgまたはCuから構成されていることを特徴とする、請求項1または2に記載の可変容量素子。
  4. 電極および引き出し部の厚さが、0.5〜100μmであることを特徴とする、請求項1〜3のいずれかに記載の可変容量素子。
  5. さらに、絶縁部の可変容量層を支持する面と対向する面に位置し、引き出し部と電気的に接続されている外部電極を有することを特徴とする、請求項1〜4のいずれかに記載の可変容量素子。
  6. さらに、絶縁部の可変容量層に垂直な面の少なくとも1つに導体部を有することを特徴とする、請求項1〜5のいずれかに記載の可変容量素子。
  7. 誘電体材料から構成される可変容量層と、
    可変容量層を介して対向して位置する一対の電極と、
    一対の電極を介して可変容量層を間に支持する一対の絶縁部と、
    一対の電極にそれぞれ繋がっている一対の引き出し部と
    を有してなり、
    一対の引き出し部が、一対の絶縁部内にそれぞれ配置され、かつ可変容量層に略垂直な同軸上にあることを特徴とする、可変容量素子であって、
    可変容量層を、誘電体材料をシート状に形成することにより、または該シートを積層することにより作製し、
    絶縁部を、貫通口を形成しながら絶縁体シートを積層することにより作製するか、または絶縁体シートを積層した後、貫通口を形成することにより作製し、
    一対の絶縁部の間に可変容量層を挟んで積層体を得、
    上記貫通口に電極および引き出し部形成用の導電性材料を付与して、積層体と同時焼成することにより、電極および引き出し部を形成するか、または、積層体を焼成した後に、貫通口に電極および引き出し部形成用の導電性材料を付与して電極および引き出し部を形成することを特徴とする製造方法。
  8. 誘電体材料から構成される可変容量層と、
    可変容量層を介して対向して位置する一対の電極と、
    一対の電極を介して可変容量層を間に支持する一対の絶縁部と、
    一対の電極にそれぞれ繋がっている一対の引き出し部と
    を有してなり、
    一対の引き出し部が、一対の絶縁部内にそれぞれ配置され、かつ可変容量層に略垂直な同軸上にあることを特徴とする、可変容量素子であって、
    貫通口を形成した一対の絶縁部の間に可変容量層を挟んで積層体を得、これを焼成し、次いで、貫通口に電極および引き出し部形成用の導電性材料を付与して電極および引き出し部を形成することを特徴とする製造方法。
JP2015534324A 2013-09-02 2014-08-29 可変容量素子 Active JP6187590B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013180906 2013-09-02
JP2013180906 2013-09-02
PCT/JP2014/072731 WO2015030170A1 (ja) 2013-09-02 2014-08-29 可変容量素子

Publications (2)

Publication Number Publication Date
JPWO2015030170A1 true JPWO2015030170A1 (ja) 2017-03-02
JP6187590B2 JP6187590B2 (ja) 2017-08-30

Family

ID=52586717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015534324A Active JP6187590B2 (ja) 2013-09-02 2014-08-29 可変容量素子

Country Status (4)

Country Link
US (1) US10128051B2 (ja)
JP (1) JP6187590B2 (ja)
CN (1) CN105493211B (ja)
WO (1) WO2015030170A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6540791B2 (ja) * 2015-02-27 2019-07-10 株式会社村田製作所 可変容量素子
WO2016136771A1 (ja) * 2015-02-27 2016-09-01 株式会社村田製作所 可変容量素子

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02128414A (ja) * 1988-11-07 1990-05-16 Murata Mfg Co Ltd 積層コンデンサ
JPH06314602A (ja) * 1993-04-28 1994-11-08 Tdk Corp セラミック電子部品
JPH08153645A (ja) * 1994-11-29 1996-06-11 Sumitomo Metal Ind Ltd チップ型コンデンサ及びその製造方法
JPH10223475A (ja) * 1997-01-31 1998-08-21 Mitsubishi Materials Corp コンデンサ容量の調整方法
JP2006245367A (ja) * 2005-03-04 2006-09-14 Matsushita Electric Ind Co Ltd バリスタおよびその製造方法
JP2008021980A (ja) * 2006-06-15 2008-01-31 Ngk Spark Plug Co Ltd コンデンサ、配線基板
JP2009513006A (ja) * 2005-10-20 2009-03-26 エプコス アクチエンゲゼルシャフト 電気モジュール
WO2012028659A2 (de) * 2010-09-03 2012-03-08 Epcos Ag Keramisches bauelement und verfahren zur herstellung eines keramischen bauelements

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807085A (en) * 1987-05-28 1989-02-21 Iwasaki Electric Co., Ltd. Nonlinear capacitor for generating high-voltage pulses
WO2001015838A1 (fr) * 1999-08-31 2001-03-08 Toho Titanium Co., Ltd. Poudre de nickel pour condensateur ceramique monolithique
WO2008059666A1 (en) * 2006-11-15 2008-05-22 Murata Manufacturing Co., Ltd. Laminated electronic component and method for manufacturing the same
JP4743222B2 (ja) * 2008-04-25 2011-08-10 ソニー株式会社 可変容量素子及び、電子機器
JP5126374B2 (ja) 2011-01-19 2013-01-23 ソニー株式会社 可変容量素子及び、電子機器
CN103891047B (zh) 2011-10-26 2017-04-05 株式会社村田制作所 可变电容元件以及高频器件
US9715964B2 (en) * 2014-06-13 2017-07-25 Apple Inc. Ceramic capacitors with built-in EMI shield

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02128414A (ja) * 1988-11-07 1990-05-16 Murata Mfg Co Ltd 積層コンデンサ
JPH06314602A (ja) * 1993-04-28 1994-11-08 Tdk Corp セラミック電子部品
JPH08153645A (ja) * 1994-11-29 1996-06-11 Sumitomo Metal Ind Ltd チップ型コンデンサ及びその製造方法
JPH10223475A (ja) * 1997-01-31 1998-08-21 Mitsubishi Materials Corp コンデンサ容量の調整方法
JP2006245367A (ja) * 2005-03-04 2006-09-14 Matsushita Electric Ind Co Ltd バリスタおよびその製造方法
JP2009513006A (ja) * 2005-10-20 2009-03-26 エプコス アクチエンゲゼルシャフト 電気モジュール
JP2008021980A (ja) * 2006-06-15 2008-01-31 Ngk Spark Plug Co Ltd コンデンサ、配線基板
WO2012028659A2 (de) * 2010-09-03 2012-03-08 Epcos Ag Keramisches bauelement und verfahren zur herstellung eines keramischen bauelements
JP2013536989A (ja) * 2010-09-03 2013-09-26 エプコス アーゲー セラミックデバイス及びその製造方法

Also Published As

Publication number Publication date
US20160172114A1 (en) 2016-06-16
US10128051B2 (en) 2018-11-13
JP6187590B2 (ja) 2017-08-30
CN105493211A (zh) 2016-04-13
CN105493211B (zh) 2019-01-18
WO2015030170A1 (ja) 2015-03-05

Similar Documents

Publication Publication Date Title
US10515762B2 (en) Electronic component including a resistive layer
KR102029468B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US9202625B2 (en) Laminated ceramic electronic component and method of fabricating the same
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
CN102810397A (zh) 多层陶瓷电子元件和多层陶瓷电容器
JP4859593B2 (ja) 積層セラミックコンデンサおよびその製法
KR101823160B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101397835B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
KR101882998B1 (ko) 적층 세라믹 전자부품
JP2021103767A (ja) 積層セラミックキャパシタ及びその製造方法
JP2013030775A (ja) 積層セラミック電子部品
CN104335305B (zh) 层叠陶瓷电容器
JP6187590B2 (ja) 可変容量素子
JP6301629B2 (ja) 積層型電子部品
US10262805B2 (en) Variable capacitance element
JP2009266716A (ja) 導電性ペーストおよび積層セラミックコンデンサの製造方法
JP2022081393A (ja) 積層型電子部品
KR20210001970A (ko) 적층형 전자부품
US10204742B2 (en) Variable capacitance element
JP6117557B2 (ja) 積層型電子部品
JP2014183187A (ja) 積層セラミックコンデンサ
KR20150134899A (ko) 적층 세라믹 전자부품 및 이의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170717

R150 Certificate of patent or registration of utility model

Ref document number: 6187590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150