JPWO2015015973A1 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JPWO2015015973A1
JPWO2015015973A1 JP2015529465A JP2015529465A JPWO2015015973A1 JP WO2015015973 A1 JPWO2015015973 A1 JP WO2015015973A1 JP 2015529465 A JP2015529465 A JP 2015529465A JP 2015529465 A JP2015529465 A JP 2015529465A JP WO2015015973 A1 JPWO2015015973 A1 JP WO2015015973A1
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
heat treatment
atmosphere
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015529465A
Other languages
English (en)
Other versions
JP6070846B2 (ja
Inventor
信也 高島
信也 高島
亮 田中
亮 田中
上野　勝典
勝典 上野
江戸　雅晴
雅晴 江戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of JP6070846B2 publication Critical patent/JP6070846B2/ja
Publication of JPWO2015015973A1 publication Critical patent/JPWO2015015973A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

ｎ−ＧａＮ基板１１上にｎ−ＧａＮ層１２を形成した後、ｎ−ＧａＮ層１２に不純物をドープする。ＭＯＣＶＤ法により、後の活性化アニールにおける熱処理温度よりも低い温度でｎ−ＧａＮ層１２の表面にＡｌＮからなるエピタキシャル膜のキャップ層２ａを形成する。ｎ−ＧａＮ層１２中の不純物を活性化させる活性化アニールを熱処理する熱処理工程を、ＡｌＮを成長させる雰囲気またはＡｌＮの成長と分解とが略平衡している雰囲気とする。

Description

本発明は、熱処理工程を有する半導体装置の製造方法および半導体装置に関する。
近年、パワー半導体装置の分野で、窒化物系半導体、例えば窒化ガリウム（ＧａＮ）系半導体といったワイドバンドギャップ半導体を用いた製品の研究開発が活発になされており、既に実用化も始まっている。ワイドバンドギャップ半導体が従来使われているシリコン（Ｓｉ）と比べて優れている点として、高耐圧な半導体装置を低オン抵抗で作ることができること、高温動作が可能なことが周知されている。このような利点から、窒化物系半導体はＳｉ系材料に代わるインバータやコンバータなどのパワーデバイスの材料として期待されている。
この窒化物系半導体を用いて製造される窒化物系半導体装置の製造プロセスにおいては、イオン注入を行った後に、結晶回復や不純物の活性化のための高温での熱処理、すなわち活性化アニールが必要になる。ところが、ＧａＮ系半導体などの窒化物系半導体に対して活性化アニールを行う場合に、加熱温度を８００℃以上にすると、窒化物系半導体から組成物である窒素（Ｎ）が抜ける、いわゆる窒素抜けが発生して分解が始まる。
そこで、窒化物系半導体層に対して、その上層に耐熱性のより高い材料からなる保護膜（キャップ層）を形成した後に活性化アニールを行う方法が採用されている。特許文献１，２および非特許文献１には、保護膜としてＡｌＮ層を用い、表面保護を行いつつ窒素中で熱処理を行う方法が開示されている。
また、イオン注入などの不純物ドープ後の活性化アニールにおいては、半導体層を構成する材料の融点に対して、その２／３程度の温度での加熱が必要とされている。具体的に、半導体材料としてＧａＮなどの窒化物系半導体を用いる場合には、加熱温度として１５００℃〜１７００℃程度が予想されている。
特開平８−１８６３３２号公報 特許第２５４０７９１号公報
J.C.Zolper et al., "Sputtered AlN encapsulant for high-temperature of GaN", Appl. Phys. Lett. 69(4),22 July 1996 pp.538-540. X.A.Cao et al., "Ultrahigh Si+ implant activation efficiency in GaN using a high-temperature rapid thermal process system", APPLIED PHYSICS LETTERS 73 (1998) pp.229-231. K.A.Jones et al., "The Properties of Annealed AlN Films Deposited by Pulsed Laser Deposition", Journal of ELECTRONIC MATERIALS, Vol.29, No.3 2000 pp.262-267. B.N.Feigelson et al, "Multicycle rapid thermal annealing technique and its application for the electrical activation of Mg implanted in GaN" Journal of Crystal Growth 350(2012) pp.21-26.
しかしながら、このような高温度域においては、ＡｌＮ層を保護膜として用いても、ＡｌＮ層においてピットが発生したり分解したりすることから、保護膜として機能しないことが報告されている（たとえば非特許文献２，３参照）。例えば、非特許文献２には、高温領域としての１５００℃以下の温度での加熱を実施した例として、１４００℃以上の温度での加熱によってＡｌＮ層にピットが発生することが報告されている。このように、熱処理時に保護膜として用いるＡｌＮ層にピットが発生すると、このピットから下層の窒化物系半導体層を構成する窒素が放出される可能性が高くなる。
これらのことから、従来技術においては、活性化アニールの温度としては１３００℃程度が限界であった。ところが、イオン注入などの不純物ドープ後に活性化アニールを行った場合、１３００℃程度の加熱温度では、半導体層において十分な不純物の活性化および結晶性の回復ができない。そのため、従来技術においては、例えば製造される半導体装置におけるキャリア移動度の低下が問題となる。また、特にイオン注入によってｐ型領域を形成する場合には、欠陥によって発生するｎ型キャリアの補償効果によって、注入した不純物の量に対して十分なｐ型キャリア濃度を得ることができないという問題があった。
本発明は、上記に鑑みてなされたものであって、その目的は、高温での熱処理を、半導体装置を構成する窒化物系半導体層からの窒素抜けを防止しつつ安定してかつ効果的に行うことができる半導体装置の製造方法および半導体装置を提供することにある。
上述した課題を解決し、上記目的を達成するために、本発明に係る半導体装置の製造方法は、窒化物系半導体層を有する半導体装置の製造方法において、窒化物系半導体層の表面に窒化アルミニウム層を形成する形成工程と、形成工程後に、窒化物系半導体層および窒化アルミニウム層に対して、形成工程における処理温度より高い温度、かつ窒化アルミニウムの成長雰囲気において熱処理を行う熱処理工程と、を含むことを特徴とする。
本発明に係る半導体装置の製造方法は、上記の発明において、窒化アルミニウム層が、多結晶構造膜またはエピタキシャル成長法により形成された膜であることを特徴とする。
本発明に係る半導体装置の製造方法は、上記の発明において、熱処理工程における窒化アルミニウムの成長雰囲気が、窒化アルミニウムを成長させる雰囲気、または窒化アルミニウムの成長と分解とが略平衡している雰囲気であることを特徴とする。
本発明に係る半導体装置の製造方法は、上記の発明において、熱処理工程における窒化アルミニウムの成長雰囲気が、アルミニウムを含有する有機金属ガスと、水素および窒素を含むガスとの混合ガス雰囲気によって構成される、有機金属化学気相成長雰囲気であることを特徴とする。本発明に係る半導体装置の製造方法は、この構成において、有機金属ガスがトリメチルアルミニウムガスであるとともに、水素および窒素を含むガスがアンモニアガスと、水素ガスおよび窒素ガスの少なくとも一方を含むガスとの混合ガスからなることを特徴とする。
本発明に係る半導体装置の製造方法は、上記の発明において、熱処理工程における窒化アルミニウムの成長雰囲気が、アルミニウムを含有する塩化物ガスと、水素および窒素を含むガスとの混合ガス雰囲気によって構成される気相成長雰囲気であることを特徴とする。
本発明に係る半導体装置の製造方法は、上記の発明において、熱処理工程における窒化アルミニウムの成長雰囲気が、アルミニウムを含む融液と窒素含有ガスとからなる溶液成長雰囲気であることを特徴とする。
本発明に係る半導体装置の製造方法は、上記の発明において、熱処理工程における窒化アルミニウムの成長雰囲気が、窒化アルミニウムの粉末を昇華させた昇華雰囲気であることを特徴とする。
本発明に係る半導体装置の製造方法は、上記の発明において、熱処理工程前に、窒化物系半導体層に不純物をドープする工程をさらに含むことを特徴とする。
本発明に係る半導体装置の製造方法は、上記の発明において、窒化物系半導体層が窒化ガリウムからなることを特徴とする。
本発明に係る半導体装置は、上記の発明による半導体装置の製造方法により製造されたことを特徴とする。
本発明に係る半導体装置の製造方法および半導体装置によれば、窒化物系半導体層からの窒素抜けを防止しつつ高温での熱処理を安定してかつ効果的に行うことが可能となる。
図１は、本発明の実施の形態１による半導体装置を示す断面図である。 図２は、本発明の実施の形態１による半導体装置の製造方法を説明するための模式図である。 図３は、本発明の実施の形態２による半導体装置の製造方法に含まれる熱処理工程を説明するための模式図である。 図４は、本発明の実施の形態３による半導体装置の製造方法に含まれる熱処理工程を説明するための模式図である。 図５は、本発明の実施の形態４による半導体装置の製造方法に含まれる熱処理工程を説明するための模式図である。 図６は、本発明の実施の形態５による半導体装置の製造方法に含まれる熱処理工程を説明するための被処理基板の断面図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
（実施の形態１）
（半導体装置）
まず、本発明の実施の形態１による半導体装置について説明する。図１は、この実施の形態１における半導体装置としての縦型ＭＯＳＦＥＴの構成を示す断面図である。図１に示すように、この実施の形態１における半導体装置１は、ｎ型不純物がドープされたｎ型窒化ガリウム（ｎ−ＧａＮ）基板１１と、ｎ−ＧａＮ基板１１上に例えばエピタキシャル成長法により形成され、ｎ−ＧａＮ基板１１よりも不純物濃度の低いｎ−ＧａＮ層１２とを備える。
ｎ−ＧａＮ層１２には、選択的にｐ型不純物がドープされたｐ型ウェル領域１３、ｐ型ウェル領域１３中に選択的にｐ型不純物がより高濃度にドープされたｐ+型ウェル領域１４、およびｐ型ウェル領域１３とｐ+型ウェル領域１４との部分に選択的にｎ型不純物がドープされたｎ+型ソース領域１５が形成されている。また、ｎ−ＧａＮ層１２の表面の部分において、一対のｐ型ウェル領域１３の間にゲート電極１６が設けられている。ゲート電極１６は、ｎ−ＧａＮ層１２の表面上に、底面に例えば酸化シリコン（ＳｉＯ２）などの絶縁体からなるゲート絶縁膜１７を介して設けられている。また、ｎ−ＧａＮ層１２上には、一対のソース電極１８が、ゲート電極１６およびゲート絶縁膜１７に対して、これらと離間しつつ挟むように設けられている。一方、ｎ−ＧａＮ基板１１の裏面にドレイン電極１９が設けられている。以上の構成によって、半導体装置１においては、駆動時に上層のｐ型ウェル領域１３からｎ−ＧａＮ基板１１にかけてチャネルが形成される。
（半導体装置の製造方法）
次に、以上のように構成された実施の形態１による半導体装置１の製造方法について説明する。図２は、この実施の形態１による半導体装置１の製造方法を説明するための模式図である。
すなわち、まず、図１に示すｎ−ＧａＮ基板１１上に、ｎ型不純物をドープしつつ、例えば有機金属気相成長法（ＭＯＣＶＤ法）によりＧａＮを成長させることにより、窒化物系半導体層としてのｎ−ＧａＮ層１２を形成する。なお、ｎ−ＧａＮ基板１１に代えて、サファイア基板やＳｉＣ基板やＺｒＢ２基板などを用いても良い。また、ｎ−ＧａＮ層１２の成長には、ＭＯＣＶＤ法に代えて、ハライド気相成長法（ＨＶＰＥ法）や分子線エピタキシー法（ＭＢＥ法）などを用いても良い。
次に、ｎ−ＧａＮ層１２に対して選択的に、ｐ型ウェル領域１３および高不純物濃度のｐ+型ウェル領域１４を形成すべき領域に、例えばイオン注入法によってｐ型不純物を順次ドープする。その後、例えばイオン注入法により、ｐ型ウェル領域１３およびｐ+型ウェル領域１４の部分のｎ+型ソース領域１５を形成すべき領域に、選択的にｎ型不純物をドープする。
次に、図２に示すように、ｎ−ＧａＮ層１２の表面にキャップ層２ａを形成する。ここで、このｎ−ＧａＮ層１２の表面を保護するキャップ層２ａの材料としては、後の熱処理工程に対して好適な材料が選択される。具体的には、キャップ層２ａの材料としては、下層のｎ−ＧａＮ層１２よりも耐熱性が高く、熱処理において剥がれが生じない程度にｎ−ＧａＮ層１２との間で良好な密着性を有するとともに、ｎ−ＧａＮ層１２と反応することなく、不純物も拡散しない材料が好ましい。
そこで、この実施の形態１においては、キャップ層２ａを構成する材料として窒化アルミニウム（ＡｌＮ）を用いる。また、このキャップ層２ａを構成するＡｌＮは、ＧａＮに対してエッチング選択性を高くできるので、熱処理後にキャップ層２ａを選択的に除去し易い点でもより好ましい材料である。
そして、この実施の形態１においては、例えば、トリメチルアルミニウム（ＴＭＡ；Ａｌ（ＣＨ3）3）ガス、アンモニア（ＮＨ3）ガス、および水素（Ｈ2）ガスと窒素（Ｎ2）ガスとの少なくとも一方のガスを含む混合ガスを用いたＭＯＣＶＤ法により、ｎ−ＧａＮ層１２の表面にＡｌＮからなる保護膜としてのキャップ層２ａを形成する。このキャップ層２ａの形成における加熱温度は、後に行われる熱処理工程における熱処理温度（加熱温度）よりも低い温度が好ましく、具体的には例えば８００℃〜１２００℃であり、雰囲気圧力は、例えば５ｋＰａ〜２０ｋＰａである。
また、キャップ層２ａは、より高い表面保護効果が得られるように緻密な膜にすることを考慮すると、ＭＯＣＶＤ法、ＨＶＰＥ法、またはＭＢＥ法などのエピタキシャル成長法により形成することが望ましいが、スパッタリング法などにより形成することも可能である。また、キャップ層２ａとしては、ＭＯＣＶＤ法などにより成長させたいわゆるエピタキシャル成長膜からなるＡｌＮ層以外にも、多結晶構造のＡｌＮ層から構成することも可能である。以上により、被処理基板２が得られる。
次に、被処理基板２を例えばＭＯＣＶＤ装置の反応管（図示せず）内に載置して、図２に示すように、キャップ層２ａを構成するＡｌＮの成長雰囲気として、ＴＭＡガス、ＮＨ3ガス、およびＨ2ガスとＮ2ガスとの少なくとも一方を含むガスの混合ガス雰囲気、いわゆる有機金属化学気相成長（ＭＯＣＶＤ）雰囲気とする。そして、このＡｌＮの成長雰囲気において被処理基板２を加熱する熱処理工程、すなわち被処理基板２に含まれる不純物を活性化するための高温熱処理としての活性化アニールを行う。この活性化アニールは、その加熱温度が例えば８００℃以上、好適には１２００℃以上、より好適には１５００℃以上の高温熱処理である。さらに、被処理基板２が載置されるＭＯＣＶＤ装置の反応管（図示せず）内の雰囲気圧力は、例えば５ｋＰａ〜１０ｋＰａである。
ここで、この製造方法においては、活性化アニールをＡｌＮの成長雰囲気下で行っている。この活性化アニールにおけるＡｌＮの成長雰囲気とは、ＡｌＮを成長させることができる雰囲気である。その結果、活性化アニールを行う温度において、キャップ層２ａを構成するＡｌＮの分解反応が発生したとしても、それと同時にＡｌＮの成長雰囲気によるＡｌＮの成長反応も進行する。これによって、キャップ層２ａを構成するＡｌＮの分解が抑制され、かつキャップ層２ａにピットが形成されることが防止される。この活性化アニールにおけるＡｌＮの成長雰囲気としては、熱処理工程の間においてキャップ層２ａが分解したりピットが形成されたりしないように、ＡｌＮの分解と成長とが略平衡する雰囲気であっても良い。また、熱処理工程の間にキャップ層２ａを構成するＡｌＮ層の膜厚が増減しても良く、キャップ層２ａにおいて、熱処理工程中においてはピットが形成されずに熱処理工程の終了時に残存している状態であれば良い。なお、ＡｌＮの成長と分解の程度は、熱処理温度、雰囲気圧力、および原料ガスであるＴＭＡガス、ＮＨ3ガスの供給量の少なくともいずれか１つを調整することによって制御することができる。
以上の活性化アニールにより、ｎ−ＧａＮ層１２中にドープした不純物が活性化され、ｐ型ウェル領域１３、ｐ+型ウェル領域１４、およびｎ+型ソース領域１５が形成される。
続いて、ＧａＮとＡｌＮとの間において高いエッチング選択性を有する例えば水酸化カリウム（ＫＯＨ）水溶液を用いたウェットエッチング法により、被処理基板２からキャップ層２ａを除去する。
次に、ｎ−ＧａＮ層１２の上面全体に、例えばＰＥＣＶＤ（Plasma Enhanced CVD）法により、例えばＳｉＯ２膜からなるゲート絶縁膜１７を成長させる。このゲート絶縁膜１７の膜厚は、例えば１００ｎｍ程度である。なお、ＳｉＯ２膜以外にも、ＳｉＮｘ膜、ＳｉＯＮ膜、Ａｌ２Ｏ３膜、ＭｇＯ膜、ＧａＯｘ膜、ＧｄＯｘ膜などの絶縁膜、またはこれらのうちのいずれかを含む積層膜であっても良い。
次に、ゲート絶縁膜１７上に、例えばＬＰＣＶＤ法（減圧化学気相成長法）により多結晶シリコン膜を形成した後または形成する際、リン（Ｐ）や砒素（Ａｓ）などのｎ型不純物原子をドーピングする。これにより、多結晶シリコン膜が導電性を示す。なお、多結晶シリコン膜へのｎ型不純物原子のドーピングは、多結晶シリコンを形成後にｎ型不純物原子をイオン注入するか、多結晶シリコンの成長中にｎ型不純物原子を成長雰囲気中に導入することにより行うことができる。ドーピングしたｎ型不純物原子は、熱処理によって活性化および多結晶シリコン膜内への拡散を行う。
続いて、フォトリソグラフィ工程およびエッチング工程により、多結晶シリコン膜およびゲート絶縁膜１７をパターニングすることによって、ゲート絶縁膜１７およびゲート電極１６の形成領域以外のｎ−ＧａＮ層１２の表面を露出させる。なお、エッチング工程は、例えばＲＩＥ（反応性イオンエッチング）法やＩＣＰ（誘導結合方式）−ＲＩＥ法などにより行う。また、ゲート電極１６としては、ｎ型不純物原子がドーピングされた多結晶シリコン膜以外にも、金（Ａｕ）や白金（Ｐｔ）やニッケル（Ｎｉ）などの金属膜、またはこれらの合金膜などを用いることが可能である。
次に、露出させたｎ−ＧａＮ層１２の表面に、ゲート電極１６と離間させつつ挟む領域に、ｎ−ＧａＮ層１２に形成したｎ+型ソース領域１５およびｐ+型ウェル領域１４とオーミック接触する一対のソース電極１８を選択的に形成する。このソース電極１８としては、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）とを順次積層させたＴｉ／Ａｌからなる積層金属膜を用いることができる。なお、ソース電極１８の構成はこれに限定されるものではなく、ｎ+型ソース領域１５およびｐ+型ウェル領域１４とオーミック接合またはオーミック接合に近い低抵抗の接合をする導体膜であれば種々の金属材料を用いることが可能である。また、ｎ+型ソース領域とｐ+型ウェル領域とで異なる構成であってもよい。ソース電極１８の形成には、リフトオフ法や選択成長法などを用いることも可能である。
次に、ソース電極１８が形成されたｎ−ＧａＮ層１２に対して反対側の面である、ｎ−ＧａＮ基板１１の裏面に、例えばＴｉ／Ａｌの積層金属膜からなるドレイン電極１９を形成する。その後、素子分離を行って個片化することにより、図１に示す半導体装置１が製造される。
以上説明した本発明の実施の形態１によれば、ｎ−ＧａＮ層１２に不純物をドープし、保護膜としてＡｌＮ層からなるキャップ層２ａを形成した後、ＡｌＮが分解されずにピットが形成されない雰囲気やＡｌＮの分解と成長とが略平衡している雰囲気、すなわちＡｌＮの成長雰囲気において、高温熱処理としての活性化アニールを行っていることにより、キャップ層２ａ自体の劣化を抑制することができるので、熱処理温度が高温になる活性化アニールにおいても、ｎ−ＧａＮ層１２に対する表面保護効果を維持でき、ｎ−ＧａＮ層１２からの窒素抜けを抑制することができる。したがって、半導体装置の製造において、活性化アニールを安定して効果的に行うことが可能になり、製造される半導体装置の動作特性をより一層向上させることができる。
（実施の形態２）
次に、本発明の実施の形態２による半導体装置の製造方法について説明する。図３は、この実施の形態２による半導体装置の製造方法に含まれる熱処理工程を説明するための模式図である。
この実施の形態２においては実施の形態１と異なり、キャップ層２ａが形成された被処理基板２に対して、ハライド気相成長（ＨＶＰＥ）法に基づいたＡｌＮの成長雰囲気において、高温熱処理としての活性化アニールを行う。具体的には、図３に示すように、第１流路２０ａとアルミニウムソース２１が載置された第２流路２０ｂとを有するハライド気相成長装置２０内に被処理基板２を載置しつつ、この被処理基板２を加熱することにより、活性化アニールを行う（図３中、点線内高温部）。
すなわち、ＨＶＰＥ装置２０において、アルミニウムソース２１が載置された第２流路２０ｂに例えば塩化水素（ＨＣｌ）ガスを供給する。これにより、アルミニウムの塩化物である塩化アルミニウム（ＡｌＣｌ3）が生成され、さらに下流側に載置されている被処理基板２に供給される。一方、第１流路２０ａを通じて、水素と窒素とを含むガスとして例えばアンモニア（ＮＨ3）ガスを被処理基板２に供給する。これにより、ＨＶＰＥ成長装置２０内において、被処理基板２を、塩化アルミニウムとアンモニアガスとの混合ガスからなるＡｌＮの成長雰囲気、いわゆる気相成長雰囲気（ハライド気相成長雰囲気）に曝す。そして、このＡｌＮの成長雰囲気において、被処理基板２を、例えば８００℃以上、好適には１２００℃以上、より好適には１５００℃以上の高温で加熱して活性化アニールを行う。これにより、ｎ−ＧａＮ層１２にドープした不純物を活性化させる。その他の半導体装置の製造方法および製造される半導体装置においては、実施の形態１と同様であるので、その説明を省略する。
以上説明した本発明の実施の形態２による半導体装置の製造方法によれば、半導体装置となる被処理基板２に対する活性化アニールを、キャップ層２ａを構成するＡｌＮの成長雰囲気において行っていることにより、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、高価な有機金属材料を用いる必要なく安価なガスと金属Ａｌ原料で実施することができる。
（実施の形態３）
次に、本発明の実施の形態３による半導体装置の製造方法について説明する。図４は、この実施の形態３による半導体装置の製造方法に含まれる熱処理工程を説明するための模式図である。
この実施の形態３においては実施の形態１と異なり、キャップ層２ａが形成された被処理基板２に対して、るつぼを用いた融液を介する成長法である溶液成長法に基づいたＡｌＮの成長雰囲気において、高温熱処理としての活性化アニールを行う。具体的には、図４に示すように、アルミニウムを含む融液（Ａｌ融液）３２が貯留されたるつぼ３１内に、窒素（Ｎ2）ガスを供給可能に構成されているとともに被処理基板２を浸漬可能に構成された溶液成長装置３０を用いて、被処理基板２に対する活性化アニールを行う。
ここで、溶液成長法とは、アルミニウム（Ａｌ）の融液（Ａｌ融液３２）、またはＡｌに加え、リチウム（Ｌｉ）、ナトリウム（Ｎａ）やカリウム（Ｋ）などのアルカリ金属、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）などのアルカリ土類金属、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、銅（Ｃｕ）およびビスマス（Ｂｉ）などの金属、またはこれらの各種化合物を少なくとも１種類含む混合融液を用いて、ＡｌＮの種結晶上にＡｌＮを成長させる方法である。なお、ＡｌＮの成長における窒素の圧力としては、例えば１０ＭＰａ以下、好適には１ＭＰａ以下であり、加熱温度は例えば６００℃〜２０００℃程度である。これにより、窒素を気相から溶解させてＡｌ融液３２中のＡｌと反応させることにより、Ａｌの窒化物であるＡｌＮの結晶が成長される。
この実施の形態３においては、成長容器としてのるつぼ３１に、Ａｌ融液３２を貯留させるとともにＮ2ガスを供給しつつ、例えば加熱ヒータなどによってるつぼ３１を加熱する。一方で、るつぼ３１内のＡｌ融液３２中に、被処理基板２の少なくともキャップ層２ａを浸漬させる。このときのＡｌ融液３２の加熱温度は、例えば１２００℃〜２０００℃とする。これにより、被処理基板２のキャップ層２ａを構成するＡｌＮ結晶が種結晶となり、さらにキャップ層２ａがＡｌＮの成長雰囲気、すなわち溶液成長雰囲気に曝されつつ被処理基板２に対する高温熱処理が行われる。この高温熱処理によって、ＡｌＮの成長雰囲気で被処理基板２に対して例えば８００℃以上の高温で活性化アニールが行われることになる。これにより、被処理基板２のｎ−ＧａＮ層１２にドープした不純物が活性化される。その他の半導体装置の製造方法および製造される半導体装置については、実施の形態１と同様であるので、その説明を省略する。
以上説明した、実施の形態３による半導体装置の製造方法によれば、半導体装置となる被処理基板２に対する活性化アニールを、キャップ層２ａを構成するＡｌＮの成長雰囲気において行っていることにより、実施の形態１と同様の効果を得ることができる。また、実施の形態３によれば、除害設備の必要なガスを用いる必要がないので装置を簡略化でき、安全に処理を実施することができる。
（実施の形態４）
次に、本発明の実施の形態４による半導体装置の製造方法について説明する。図５は、この実施の形態４による半導体装置の製造方法に含まれる熱処理工程を説明するための模式図である。
この実施の形態４においては実施の形態１と異なり、キャップ層２ａが形成された被処理基板２に対して、るつぼを用いる昇華法に基づいたＡｌＮの成長雰囲気において、高温熱処理としての活性化アニールを行う。
具体的には、図５に示すように、窒化アルミニウムの粉末（ＡｌＮ粉末）４２が貯留されたるつぼ４１内に、キャップ層２ａが形成された被処理基板２を設置可能に構成された昇華装置４０を用いる。そして、この昇華装置４０を用いて被処理基板２に対する活性化アニールを行う。
すなわち、ＡｌＮ粉末４２を成長容器としてのるつぼ４１に貯留させた状態で、例えば高周波誘導加熱によりるつぼ４１を加熱する。このときのＡｌＮ粉末４２の貯留位置における加熱温度は、例えば１９００℃〜２２５０℃の高温とする。これにより、以下の（１）式によるＡｌＮ粉末４２の昇華分解が行われる。
２ＡｌＮ（ｓ） → ２Ａｌ（ｇ）＋Ｎ2（ｇ） ……（１）
他方、被処理基板２を、るつぼ４１内において、ＡｌＮ粉末４２の貯留位置の温度よりも例えば１００℃〜５００℃程度低い温度、具体的には例えば１４００℃以上２０００℃以下の高温領域となる位置に設置する。これにより、被処理基板２に対して、以下の（２）式に従ってＡｌＮを再析出可能なＡｌＮ成長雰囲気において、高温熱処理としての活性化アニールが行われる。なお、ＡｌＮの成長雰囲気におけるＮ2ガスの圧力は例えば１０ｋＰａ〜１００ｋＰａとする。
２Ａｌ（ｇ）＋Ｎ2（ｇ） → ２ＡｌＮ（ｓ） ……（２）
これにより、被処理基板２に対して、ＡｌＮの成長雰囲気において例えば８００℃以上の高温熱処理としての活性化アニールが行われることになり、ｎ−ＧａＮ層１２にドープした不純物が活性化される。その他の半導体装置の製造方法および製造される半導体装置については、実施の形態１と同様であるので、その説明を省略する。
以上説明した実施の形態４による半導体装置の製造方法によれば、半導体装置となる被処理基板２に対する活性化アニールを、キャップ層２ａを構成するＡｌＮの成長雰囲気において行っていることにより、実施の形態１と同様の効果を得ることができる。また、実施の形態４によれば、除害設備の必要なガスを用いる必要がないので装置を簡略化でき、安全に処理を実施することができ、かつＡｌＮと窒素原料のみを使用するため不純物混入の恐れもない。
（実施の形態５）
次に、本発明の実施の形態５による半導体装置の製造方法について説明する。図６は、この実施の形態５による、熱処理が行われる被処理基板３を示す断面図である。
この実施の形態５においては実施の形態１〜４と異なり、ｎ−ＧａＮ層１２の表面にキャップ層２ａを形成した後、例えばＭＯＣＶＤ法により、ｎ−ＧａＮ基板１１のｎ−ＧａＮ層１２の積層面とは反対側の裏面に、裏面保護膜としてのＡｌＮからなるキャップ層２ｂを形成する。すなわち、ｎ−ＧａＮ層１２の表面とｎ−ＧａＮ基板１１の裏面とにそれぞれ、保護膜としてのキャップ層２ａ，２ｂが形成された被処理基板３を形成する。なお、キャップ層２ａ，２ｂは、互いに同時に形成することも可能である。その後、この被処理基板３に対して、実施の形態１〜４によるＡｌＮの成長雰囲気において活性化アニールを行うことにより、ｎ−ＧａＮ層１２にドープした不純物が活性化される。その他の半導体装置の製造方法および製造される半導体装置については、実施の形態１〜４と同様であるので、その説明を省略する。
以上説明した実施の形態５による半導体装置の製造方法によれば、活性化アニールを実施の形態１〜４と同様の方法で行っているので、実施の形態１〜４と同様の効果を得ることができるとともに、ｎ−ＧａＮ基板１１の裏面にキャップ層２ｂを形成した状態で活性化アニールを行っていることにより、高温熱処理によってｎ−ＧａＮ基板１１から窒素抜けが生じるのを抑制しつつ不純物を活性化させることができるので、この被処理基板３を用いて製造される半導体装置の特性をより一層向上させることができる。
（実施の形態６）
次に、本発明の実施の形態６による半導体装置の製造方法について説明する。この実施の形態６による半導体装置の製造方法においては、活性化アニールにおいて、加熱温度の上昇と下降とを繰り返し行う。
具体的には、実施の形態１〜５によるＡｌＮの成長雰囲気において被処理基板２を高温熱処理する際に、その加熱温度を、例えば１０００℃から例えば１４００℃まで上昇させ、所定時間経過後に、例えば１４００℃から例えば１０００℃まで下降させる。そして、この温度上昇から温度下降までを１サイクルとし、加熱温度の上昇および下降を複数のサイクルで繰り返す、いわゆるマルチサイクル熱処理によって、被処理基板２に対する活性化アニールを行う。
ここで、非特許文献４には、ＧａＮにマグネシウム（Ｍｇ）をドープした後の急速熱処理（ＲＴＡ：Rapid Thermal Annealing）を、２００気圧の雰囲気で、加熱温度を１０００℃前後から１４００℃まで上昇させた後、再度１０００℃前後まで下降させるサイクルを複数サイクル繰り返す、マルチサイクル熱処理が開示されている。ところが、この非特許文献４においては、加熱温度を１４００℃前後まで上昇させた後、ＭｇがドープされたＧａＮ層の表面にピットが形成される前に加熱温度を１０００℃前後まで下降させることでピットの形成を抑制している。そのため、加熱温度の上昇から下降までの１周期（ΔＴ）を、８．４秒と極めて短時間にする必要があった。
これに対し、この実施の形態６においては、上述した実施の形態１〜５によるＡｌＮの成長雰囲気における高温熱処理において、加熱温度を上昇させた後の所定時間経過後に下降させるというマルチサイクル熱処理を行う。これにより、被処理基板２のキャップ層２ａにおけるピットの形成を大幅に抑制できるので、加熱温度の上昇から下降までの１周期を長期化させたり、より低圧または高温の雰囲気で熱処理を行ったりすることができる。これにより、非特許文献４に記載された従来技術に比して、被処理基板２に対して、より効率良く安定した高温熱処理を行うことができ、より安定した特性を有する半導体装置を製造することが可能になる。
以上、本発明の実施の形態について具体的に説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。例えば、上述の実施の形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いても良い。
例えば、上述した実施の形態においては、ｎ−ＧａＮ層１２に対する不純物のドーピングをイオン注入法により行っているが、不純物のドーピング方法は必ずしもイオン注入に限定されるものではなく、例えばｎ−ＧａＮ層１２のエピタキシャル成長中における成長雰囲気中に不純物を導入するなどの、その他の不純物ドーピング方法を採用しても良い。
また、上述の実施の形態においては、本発明による高温熱処理を、不純物のドーピング後に行う活性化アニール、具体的にはＧａＮ層にドープした不純物を活性化させるための活性化アニールに適用した例について説明しているが、必ずしも活性化アニールに限定されるものではなく、ゲート酸化膜を形成した後のアニール（ポストデポジションアニール：Post Deposition Anneal；ＰＤＡ）、またはメタルシンタ処理などの、その他の半導体層に対するあらゆる熱処理に適用することも可能である。
また、例えば上述の実施の形態においては、半導体装置として縦型ＭＯＳＦＥＴを例に説明しているが、半導体装置としては必ずしも縦型ＭＯＳＦＥＴに限定されるものではなく、熱処理工程を有する製造方法によって製造されるその他のトランジスタ、ダイオード、電源回路、およびインバータなどの種々の半導体装置であっても良い。
本発明は、例えば窒化ガリウム（ＧａＮ）系半導体といったワイドバンドギャップ半導体を用いた半導体装置の製造において、熱処理工程を有する場合に好適に利用できる。
１ 半導体装置
２，３ 被処理基板
２ａ，２ｂ キャップ層
１１ ｎ−ＧａＮ基板
１２ ｎ−ＧａＮ層
１３ ｐ型ウェル領域
１４ ｐ+型ウェル領域
１５ ｎ+型ソース領域
１６ ゲート電極
１７ ゲート絶縁膜
１８ ソース電極
１９ ドレイン電極
２０ ハライド気相成長装置（ＨＶＰＥ装置）
２０ａ 第１流路
２０ｂ 第２流路
２１ アルミニウムソース
３０ 溶液成長装置
３１，４１ るつぼ
３２ アルミニウム融液（Ａｌ融液）
４０ 昇華装置
４２ 窒化アルミニウム粉末（ＡｌＮ粉末）
すなわち、まず、図１に示すｎ−ＧａＮ基板１１上に、ｎ型不純物をドープしつつ、例えば有機金属気相成長法（ＭＯＣＶＤ法）によりＧａＮを成長させることにより、窒化物系半導体層としてのｎ−ＧａＮ層１２を形成する。なお、ｎ−ＧａＮ基板１１に代えて、サファイア基板やＳｉＣ基板やＺｒＢ２基板などを用いても良い。また、ｎ−ＧａＮ層１２の成長には、ＭＯＣＶＤ法に代えて、ハイドライド気相成長法（ＨＶＰＥ法）や分子線エピタキシー法（ＭＢＥ法）などを用いても良い。
この実施の形態２においては実施の形態１と異なり、キャップ層２ａが形成された被処理基板２に対して、ハイドライド気相成長（ＨＶＰＥ）法に基づいたＡｌＮの成長雰囲気において、高温熱処理としての活性化アニールを行う。具体的には、図３に示すように、第１流路２０ａとアルミニウムソース２１が載置された第２流路２０ｂとを有するハイドライド気相成長装置２０内に被処理基板２を載置しつつ、この被処理基板２を加熱することにより、活性化アニールを行う（図３中、点線内高温部）。
すなわち、ＨＶＰＥ装置２０において、アルミニウムソース２１が載置された第２流路２０ｂに例えば塩化水素（ＨＣｌ）ガスを供給する。これにより、アルミニウムの塩化物である塩化アルミニウム（ＡｌＣｌ3）が生成され、さらに下流側に載置されている被処理基板２に供給される。一方、第１流路２０ａを通じて、水素と窒素とを含むガスとして例えばアンモニア（ＮＨ3）ガスを被処理基板２に供給する。これにより、ＨＶＰＥ成長装置２０内において、被処理基板２を、塩化アルミニウムとアンモニアガスとの混合ガスからなるＡｌＮの成長雰囲気、いわゆる気相成長雰囲気（ハイドライド気相成長雰囲気）に曝す。そして、このＡｌＮの成長雰囲気において、被処理基板２を、例えば８００℃以上、好適には１２００℃以上、より好適には１５００℃以上の高温で加熱して活性化アニールを行う。これにより、ｎ−ＧａＮ層１２にドープした不純物を活性化させる。その他の半導体装置の製造方法および製造される半導体装置においては、実施の形態１と同様であるので、その説明を省略する。
ここで、非特許文献４には、ＧａＮにマグネシウム（Ｍｇ）をドープした後の急速熱処理（ＲＴＡ：Rapid Thermal Annealing）を、２ＭＰａの雰囲気で、加熱温度を１０００℃前後から１４００℃まで上昇させた後、再度１０００℃前後まで下降させるサイクルを複数サイクル繰り返す、マルチサイクル熱処理が開示されている。ところが、この非特許文献４においては、加熱温度を１４００℃前後まで上昇させた後、ＭｇがドープされたＧａＮ層の表面にピットが形成される前に加熱温度を１０００℃前後まで下降させることでピットの形成を抑制している。そのため、加熱温度の上昇から下降までの１周期（ΔＴ）を、８．４秒と極めて短時間にする必要があった。
１ 半導体装置
２，３ 被処理基板
２ａ，２ｂ キャップ層
１１ ｎ−ＧａＮ基板
１２ ｎ−ＧａＮ層
１３ ｐ型ウェル領域
１４ ｐ+型ウェル領域
１５ ｎ+型ソース領域
１６ ゲート電極
１７ ゲート絶縁膜
１８ ソース電極
１９ ドレイン電極
２０ ハイドライド気相成長装置（ＨＶＰＥ装置）
２０ａ 第１流路
２０ｂ 第２流路
２１ アルミニウムソース
３０ 溶液成長装置
３１，４１ るつぼ
３２ アルミニウム融液（Ａｌ融液）
４０ 昇華装置
４２ 窒化アルミニウム粉末（ＡｌＮ粉末）

Claims (11)

  1. 窒化物系半導体層を有する半導体装置の製造方法において、
    前記窒化物系半導体層の表面に窒化アルミニウム層を形成する形成工程と、
    前記形成工程後に、前記窒化物系半導体層および前記窒化アルミニウム層に対して、前記形成工程における処理温度より高い温度、かつ窒化アルミニウムの成長雰囲気において熱処理を行う熱処理工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記窒化アルミニウム層が、多結晶構造膜またはエピタキシャル成長法により形成された膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記熱処理工程における窒化アルミニウムの成長雰囲気が、窒化アルミニウムを成長させる雰囲気、または窒化アルミニウムの成長と分解とが略平衡している雰囲気であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記熱処理工程における窒化アルミニウムの成長雰囲気が、アルミニウムを含有する有機金属ガスと、水素および窒素を含むガスとの混合ガス雰囲気によって構成される、有機金属化学気相成長雰囲気であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記有機金属ガスがトリメチルアルミニウムガスであるとともに、前記水素および窒素を含むガスがアンモニアガスと、水素ガスおよび窒素ガスの少なくとも一方を含むガスとの混合ガスからなることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記熱処理工程における窒化アルミニウムの成長雰囲気が、アルミニウムを含有する塩化物ガスと、水素および窒素を含むガスとの混合ガス雰囲気によって構成される気相成長雰囲気であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  7. 前記熱処理工程における窒化アルミニウムの成長雰囲気が、アルミニウムを含む融液と窒素含有ガスとからなる溶液成長雰囲気であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  8. 前記熱処理工程における窒化アルミニウムの成長雰囲気が、窒化アルミニウムの粉末を昇華させた昇華雰囲気であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  9. 前記熱処理工程前に、前記窒化物系半導体層に不純物をドープする工程をさらに含むことを特徴とする請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記窒化物系半導体層が窒化ガリウムからなることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
  11. 請求項１〜１０のいずれか１項に記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
JP2015529465A 2013-07-31 2014-06-27 半導体装置の製造方法および半導体装置 Active JP6070846B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013159578 2013-07-31
JP2013159578 2013-07-31
PCT/JP2014/067276 WO2015015973A1 (ja) 2013-07-31 2014-06-27 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP6070846B2 JP6070846B2 (ja) 2017-02-01
JPWO2015015973A1 true JPWO2015015973A1 (ja) 2017-03-02

Family

ID=52431514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015529465A Active JP6070846B2 (ja) 2013-07-31 2014-06-27 半導体装置の製造方法および半導体装置

Country Status (3)

Country Link
US (1) US9754783B2 (ja)
JP (1) JP6070846B2 (ja)
WO (1) WO2015015973A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI549297B (zh) * 2014-11-06 2016-09-11 國立交通大學 高電子遷移率電晶體及其製造方法
CN105489723B (zh) * 2016-01-15 2018-08-14 厦门市三安光电科技有限公司 氮化物底层及其制作方法
JP6565759B2 (ja) * 2016-03-28 2019-08-28 豊田合成株式会社 半導体装置の製造方法
JP6834207B2 (ja) * 2016-07-13 2021-02-24 富士電機株式会社 半導体装置の製造方法
JP6327379B1 (ja) * 2017-04-03 2018-05-23 富士電機株式会社 窒化ガリウム半導体装置および窒化ガリウム半導体装置の製造方法
JP6709273B2 (ja) * 2018-03-28 2020-06-10 公益財団法人福岡県産業・科学技術振興財団 蒸着装置
US11735419B2 (en) 2019-01-24 2023-08-22 The Regents Of The University Of California Method for processing of semiconductor films with reduced evaporation and degradation
US20200411647A1 (en) * 2019-06-28 2020-12-31 Fuji Electric Co., Ltd. Nitride semiconductor device
WO2021161509A1 (ja) * 2020-02-14 2021-08-19 トヨタ自動車株式会社 窒化物半導体装置の製造方法
CN115295401A (zh) * 2022-08-25 2022-11-04 松山湖材料实验室 氮化铝单晶复合衬底及其制备方法、紫外发光器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63158836A (ja) * 1986-12-22 1988-07-01 Nec Corp 半導体素子の製造方法
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2540791B2 (ja) * 1991-11-08 1996-10-09 日亜化学工業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法。
JP3244980B2 (ja) * 1995-01-06 2002-01-07 株式会社東芝 半導体素子の製造方法
US5656832A (en) 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
US5998232A (en) * 1998-01-16 1999-12-07 Implant Sciences Corporation Planar technology for producing light-emitting devices
JP3833848B2 (ja) * 1999-05-10 2006-10-18 パイオニア株式会社 ３族窒化物半導体素子製造方法
US6432788B1 (en) * 1999-07-22 2002-08-13 Implant Sciences Corporation Method for fabricating an emitter-base junction for a gallium nitride bipolar transistor
US20020096496A1 (en) * 2000-11-29 2002-07-25 Bela Molnar Patterning of GaN crystal films with ion beams and subsequent wet etching
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
JP2008258503A (ja) * 2007-04-06 2008-10-23 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
US7994027B2 (en) * 2008-05-09 2011-08-09 George Mason Intellectual Properties, Inc. Microwave heating for semiconductor nanostructure fabrication
CN102197468B (zh) * 2008-10-29 2014-04-02 富士通株式会社 化合物半导体器件及其制造方法
US7977224B2 (en) * 2008-12-03 2011-07-12 The United States Of America As Represented By The Secretary Of The Army Method using multiple layer annealing cap for fabricating group III-nitride semiconductor device structures and devices formed thereby
US8518808B2 (en) * 2010-09-17 2013-08-27 The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in III-nitride compound
JP6047995B2 (ja) * 2012-08-22 2016-12-21 住友電気工業株式会社 Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法
US8866148B2 (en) * 2012-12-20 2014-10-21 Avogy, Inc. Vertical GaN power device with breakdown voltage control
US9006791B2 (en) * 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel

Also Published As

Publication number Publication date
US20150380238A1 (en) 2015-12-31
US9754783B2 (en) 2017-09-05
JP6070846B2 (ja) 2017-02-01
WO2015015973A1 (ja) 2015-02-05

Similar Documents

Publication Publication Date Title
JP6070846B2 (ja) 半導体装置の製造方法および半導体装置
JP6260145B2 (ja) 半導体装置の製造方法
JP6052420B2 (ja) 半導体装置の製造方法
AU2021204644B2 (en) Buried activated p-(Al,In)GaN layers
JP6190582B2 (ja) 窒化物半導体装置の製造方法
JP5374011B2 (ja) 窒化物半導体装置
JP5358955B2 (ja) ｐ型窒化ガリウム系半導体領域を形成する方法
US9793354B2 (en) Semiconductor device and method of manufacturing the same
JP6586768B2 (ja) 成膜方法
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
US6884644B1 (en) Low temperature formation of backside ohmic contacts for vertical devices
JP6911281B2 (ja) 半導体装置の製造方法
Chen et al. Enhanced Mg doping efficiency in p-type GaN by indium-surfactant-assisted delta doping method
JP2010192872A (ja) 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス
JP2009094337A (ja) 半導体素子の製造方法
CN106876530B (zh) 一种氮化镓基发光二极管的外延片及其制作方法
JP5041397B2 (ja) 電子デバイス用半導体基板の製造方法
JP2007305630A (ja) 電界効果トランジスタ及びその製造方法
JP2007290924A5 (ja)
JP5596653B2 (ja) 電界効果トランジスタおよびその製造方法
CN105140365B (zh) 基于c面蓝宝石衬底上Ga极性黄光LED结构及其制作方法
TW201015757A (en) Method for fabricating p-type gallium nitride-based semiconductor, method for fabricating nitride-based semiconductor element, and method for fabricating epitaxial wafer
JP2017005147A (ja) 結晶性半導体膜、積層構造体および半導体装置
CN110838514A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
KR100850780B1 (ko) 질화물계 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6070846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250