JP6911281B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6911281B2
JP6911281B2 JP2016099208A JP2016099208A JP6911281B2 JP 6911281 B2 JP6911281 B2 JP 6911281B2 JP 2016099208 A JP2016099208 A JP 2016099208A JP 2016099208 A JP2016099208 A JP 2016099208A JP 6911281 B2 JP6911281 B2 JP 6911281B2
Authority
JP
Japan
Prior art keywords
protective film
pressure
semiconductor layer
compound semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016099208A
Other languages
English (en)
Other versions
JP2017208427A (ja
Inventor
信也 高島
信也 高島
亮 田中
亮 田中
上野 勝典
勝典 上野
江戸 雅晴
雅晴 江戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016099208A priority Critical patent/JP6911281B2/ja
Publication of JP2017208427A publication Critical patent/JP2017208427A/ja
Application granted granted Critical
Publication of JP6911281B2 publication Critical patent/JP6911281B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体装置の製造方法に関する。
従来、窒素雰囲気環境下で化合物半導体をアニールすることが知られている(例えば、特許文献1〜3および非特許文献1〜4参照)。また、窒化ガリウム(以下、GaNと記載する。)が分解しない圧力として、1590℃で20000bar等の報告がある(例えば、非特許文献5)。
[先行技術文献]
[特許文献]
[特許文献1] 特許第2540791号公報
[特許文献2] 特開平8−186332号公報
[特許文献3] 特表2002−503394号公報
[非特許文献1] Jordan D.Greenlee et al.,Multicycle rapid thermal annealing optimization of Mg‐implanted GaN:Evolutoin of surface,optical,and structural properties,Journal of applied physics 116,063502(2014)
[非特許文献2] J.C.Zolper et al.,Sputtered AlN encapsulant for high‐temperature annealing of GaN,Appl.Phys.Lett.,Vol.69,No.4,22 July 1996
[非特許文献3] C.E.Hager IV et al.,Activation of ion implanted Si in GaN using a dual AlN annealing cap,Journal of applied physics 105,033713(2009)
[非特許文献4] X.A.Cao et al.,Ultrahigh Si implant activation efficiency in GaN using a high‐temperature rapid thermal process system,Appl.Phys.Lett.,Vol.73,No.2,13 July 1998
[非特許文献5] J.Karpinski et al.,Equilibrium pressure of N over GaN and high pressure solution growth of GaN, Journal of Crystal Growth 66(1984)1‐10
非特許文献5によれば、例えば1GPaから1.45GPa(即ち、10000barから14500bar)の範囲の圧力でGaNを分解させずに熱処理する場合に、1480℃から1535℃の温度が許容されると報告されている。このような高圧力下でGaNを熱処理するためには大掛かりな装置が必要となるので、量産を視野に入れた半導体装置の熱処理としては現実的ではない。
本発明の第1の態様においては、化合物半導体層を有する半導体装置の製造方法を提供する。化合物半導体層を有する半導体装置の製造方法は、保護膜を設ける段階と、化合物半導体層を熱処理する段階とを備えてよい。保護膜を設ける段階においては、おもて面の少なくとも一部に不純物がドープされた化合物半導体層のおもて面上に保護膜を設けてよい。化合物半導体層を熱処理する段階においては、熱処理する段階の最高温度における化合物半導体層の分解抑制圧力よりも上限値が低く、下限値が5MPa以上である圧力条件下において、化合物半導体層を熱処理してよい。
半導体装置の製造方法は、保護膜を設ける段階の前に、化合物半導体層のおもて面の少なくとも一部に不純物をイオン注入する段階をさらに備えてよい。
化合物半導体層および保護膜は窒化物半導体であってよい。熱処理する段階は、窒素を有するガス雰囲気下で行われてよい。
保護膜の分解抑制圧力は、化合物半導体層の分解抑制圧力よりも低くてよい。熱処理する段階における圧力条件の下限値は、保護膜の分解抑制圧力よりも高くてよい。
圧力条件の下限値は、50MPa以上の圧力であってよい。
圧力条件の下限値は、100MPa以上の圧力であってもよい。
また、圧力条件の下限値は、150MPa以上であってもよい。
また、圧力条件の下限値は、化合物半導体層の分解抑制圧力の3.4%以上であってもよい。
また、圧力条件の下限値は、化合物半導体層の分解抑制圧力の14.3%以上であってもよい。
保護膜は、下部保護膜と上部保護膜とを含んでよい。下部保護膜は、化合物半導体層と直接接してよい。下部保護膜は、化合物半導体層に対してエッチング選択性を有してよい。上部保護膜は、下部保護膜上に設けられてよい。上部保護膜は、下部保護膜よりも平坦な表面を有してよい。
化合物半導体層は窒化ガリウム層であってよい。下部保護膜は窒化アルミニウム膜であってよい。上部保護膜は炭素膜であってよい。
熱処理する段階において、化合物半導体層の温度は1200℃以上1500℃未満であってよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
MOSFET100の概要を示す図である。 第1実施形態におけるMOSFET100の製造工程を示すフロー図である。 製造工程における段階S10を示す図である。 製造工程における段階S20を示す図である。 製造工程における段階S30を示す図である。 製造工程における段階S40を示す図である。 製造工程における段階S50を示す図である。 熱処理後かつ保護膜18除去後におけるGaN層12の上面観察図である。 第2実施形態のMOSFET100の製造工程における段階S35を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書において、nまたはpは、それぞれ電子または正孔が多数キャリアであることを意味する。また、nまたはpの右肩に記載した+または−について、+はそれが記載されていないものよりもキャリア濃度が高く、−はそれが記載されていないものよりもキャリア濃度が低いことを意味する。
図1は、MOSFET100の概要を示す図である。本例のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)100は、いわゆる縦型MOSFETである。半導体装置としてのMOSFET100は、電流の導通および非導通をスイッチングする機能を有する。
本例のMOSFET100は、n型のGaN基板10、化合物半導体層としてのGaN層12、ゲート絶縁膜32、ゲート電極34、ソース電極44およびドレイン電極54を有する。GaN層12のおもて面14の少なくとも一部には不純物がドープされた領域が露出してよい。本例において、不純物がドープされた領域とは、おもて面14から所定の深さ範囲に形成されたp型ウェル24、p型ウェル26およびn型ウェル28である。
本例のGaN層12は、GaN基板10上に直接接して設けられる。GaN層12は、GaN基板10上にエピタキシャル形成される。本例において、おもて面14はGaN基板10と接しないGaN層12の主面であり、裏面16はGaN層12と接しないGaN基板10の主面である。本例において「上」とは、GaN基板10の裏面16からGaN層12のおもて面14に向かう方向を意味する。また、「下」とは、当該「上」と逆方向を意味する。「上」および「下」は、必ずしも地面に対する鉛直方向を意味しない。「上」および「下」は、層および膜等の相対的ない位置関係を特定する便宜的な表現に過ぎない。
GaN層12において、n型領域22は、MOSFET100のドリフト層として機能する。本例のp型ウェル24は、n型領域22へのイオン注入により形成される。p型ウェル24において、ゲート絶縁膜32の直下であってn型領域22とn型ウェル28との間における部分は、チャネル形成領域25として機能してよい。
本例のp型ウェル26は、p型ウェル24へのイオン注入により形成される。p型ウェル26は、ソース電極44との接触抵抗を低減する機能、および、オフ時の正孔引き抜き経路を提供する機能を有してよい。また、本例のn型ウェル28は、p型ウェル24およびp型ウェル26へのイオン注入により形成される。n型ウェル28は、ソース領域として機能する。
GaNに対するn型不純物は、Si(シリコン)、Ge(ゲルマニウム)、およびO(酸素)の一種類以上の元素を含んでよい。本例においては、n型不純物としてSiを用いる。また、GaNに対するp型不純物は、Mg(マグネシウム)、Ca(カルシウム)、Be(ベリリウム)およびZn(亜鉛)のうち一種類以上の元素を含んでよい。本例においては、p型不純物としてMgを用いる。
本例のゲート絶縁膜32は、p型ウェル24およびn型領域22の最上部に直接接する。本例のゲート電極34は、ゲート絶縁膜32上に直接接する。本例のソース電極44は、n型ウェル28およびp型ウェル26に電気的に接続する。また、本例のドレイン電極54は、GaN基板10の裏面16と直接接する。
ゲート端子30、ソース端子40およびドレイン端子50を、それぞれG、DおよびSに丸を付けて示す。例えば、ドレイン電極54が所定の高電位を有し、かつ、ソース電極44が接地電位を有する場合に、ゲート端子30からゲート電極34に閾値電圧以上の電位が与えられると、チャネル形成領域25に電荷反転層が形成され、ドレイン端子50からソース端子40へ電流が流れる。また、ゲート電極34に閾値電圧よりも低い電位が与えられるとチャネル形成領域25における電荷反転層が消滅し、電流が遮断される。
図2は、第1実施形態におけるMOSFET100の製造工程を示すフロー図である。本例の製造工程は、段階S10からS50の順に行われる。本例の製造工程は、GaN層12をエピタキシャル形成する段階(S10)、GaN層12のおもて面14に不純物をイオン注入する段階(S20)、GaN層12のおもて面14上に保護膜18を設ける段階(S30)、GaN層12を熱処理する段階(S40)、ゲート絶縁膜32等を形成する段階(S50)を備える。
図3Aは、製造工程における段階S10を示す図である。本例の段階S10においては、有機金属成長法(MOCVD)によりGaN基板10上に、窒化物半導体であるGaN層12をエピタキシャル成長する。本例においては、トリメチルガリウム(Ga(CH)、アンモニア(NH)およびモノシラン(SiH)を含む原料ガスと、窒素(N)および水素(H)を含む押圧ガスとをGaN基板10上に流す。モノシランのSiは、GaN層12におけるn型不純物として機能する。なお、GaN基板10に代えて、SiC(炭化珪素)基板またはZrB(ホウ化ジルコニウム)基板を用いてもよい。また、MOCVDに代えて、ハライド気相成長法(HVPE)または分子線エピタキシー法(MBE)を用いてもよい。
図3Bは、製造工程における段階S20を示す図である。本例の段階S20においては、n型領域22に不純物源を選択的にイオン注入することにより、p型ウェル24、p型ウェル26およびn型ウェル28を形成する。本例においては、加速電圧20、40、70、110、150、200、250、および430(単位は全て[keV])、ドーズ量6.4E+12[cm−2]の多段注入によりMgをGaN層12へイオン注入する。これにより、段階S40の熱処理後において、p型ウェル24の不純物濃度は1E+17[cm−3]となってよい。なお、Eは10の冪を意味する。例えば、E+17は1017を意味する。
また、本例においては、加速電圧10[keV]、ドーズ量4.5E+13[cm−2]でMgをp型ウェル24にイオン注入する。これにより、段階S40の熱処理後において、p型ウェル26の不純物濃度は2E+19[cm−3]となってよい。さらに、本例においては、加速電圧30、60、および80(単位は全て[keV])、ドーズ量3E+15[cm−2]の多段注入により、Siをp型ウェル24およびp型ウェル26にそれぞれイオン注入する。これにより、段階S40の熱処理後において、n型ウェル28の不純物濃度は1E+20[cm−3]となってよい。
図3Cは、製造工程における段階S30を示す図である。本例の段階S30においては、GaN層12に直接接して保護膜18を形成する。これにより、GaN基板10、GaN層12および保護膜18を有する被処理積層体60を形成する。本例では、イオン注入により各ウェルを形成するので、GaN層12のおもて面14は結晶性が乱れる。それゆえ、p型ウェル24、p型ウェル26およびn型ウェル28を、それぞれイオン注入ではなくエピタキシャル形成した場合と比べて、GaN層12からN(窒素原子)が分解して放出されやすい。本例においては、保護膜18を設けるので、後述の段階S40においてGaN層12からNが分解して放出されることをより低減することができる。
本例の保護膜18は、熱処理中において、耐熱性が高く、熱処理においてGaN層12と良好な密着性を有し、かつ、保護膜18からGaN層12へ不純物が拡散しないことが望ましい。さらに、本例では熱処理後に保護膜18を除去するので、保護膜18は下地であるGaN層12に対してエッチング選択性を有することが望ましい。保護膜18は、窒化物半導体であってよい。本例の保護膜18は、上述の条件をすべて満たすAlN(窒化アルミニウム)膜である。なお、保護膜18は、複数の膜の積層体により構成されてもよい。
本例のAlN膜は、AlNターゲットを用いたスパッタリング法(sputtering)により形成する。なお、他の例においては、MOCVD、HVPE、MBEまたはPLD等によりAlN膜をエピタキシャル形成してもよい。また、sputtering、MOCVD、HVPE、MBEおよびPLDの二種類以上の手法を組み合わせて、成膜手法の異なる二種類以上のAlN膜を積層することにより保護膜18を形成してもよい。
保護膜18は、2nm以上1000nm以下の厚みを有してよい。本例の保護膜18は、約200nmの厚みのAlN膜である。sputteringにより保護膜18を形成する場合、厚みは100nm以上1000nm以下であってよい。MOCVDまたはHVPEにより保護膜18を形成する場合、厚みは2nm以上100nm以下であってよい。また、MBEまたはPLDにより保護膜18を形成する場合、厚みは10nm以上100nm以下であってよい。
図3Dは、製造工程における段階S40を示す図である。本例の段階S40においては、熱間等方加圧装置(Hot Isostatic Pressing Apparaus)110内に被処理積層体60を配置する。そして、目的とする熱処理温度において所望の圧力を得るために算出された初期圧力を熱間等方加圧装置110内の処理室へ印加した後、密封状態で昇温させることで、ガスの熱膨張により処理室内圧力を上昇させる。これにより、処理室を予め定められた温度および圧力において保持して被処理積層体60を熱処理する。本例の熱処理は、予め定められた温度および圧力において一定時間GaN層12を含む被処理積層体60をアニールすることを意味する。
予め定められた温度および圧力は、ほぼ一定値であってよく、±25℃および±5Paの揺れを含んでもよい。本例のアニールにおける予め定められた温度は、1200℃以上1500℃以下の温度であり、当該予め定められた温度が熱処理する段階の最高温度である。また、本例のアニールにおける予め定められた圧力は、下限値が5MPa以上、熱処理する段階の最高温度におけるGaN層12の分解抑制圧力よりも上限値が低い圧力である。なお、予め定められた温度は、1400℃以上1500℃以下とする方がより好ましい。また、予め定められた圧力は、50MPa以上500MPa以下とする方がより好ましい。
なお、特許文献1および2のように不純物層をエピタキシャル形成する場合には、イオン注入による結晶性の乱れがない。それゆえ、結晶性の乱れを回復するべく、本件の様に1200℃以上1500℃以下のような高温でGaN層をアニールする必要が無い。このような高温域でGaN層をアニールする場合、GaN層から窒素が分解および放出され得るので、特許文献1および2においてこのような高温域でGaN層をアニールする動機付けは無い。
本例の熱処理する段階S40は、窒素(N)を有するガス雰囲気下で行われる。つまり、本例の熱間等方加圧装置110内には窒素ガスが充填されている。それゆえ、GaN層12の分解抑制圧力は、窒素平衡蒸気圧と考えてよい。熱処理時の雰囲気ガスに窒素が含まれている場合、GaN層12および保護膜18としてのAlN膜からN(窒素原子)が分解および放出することを抑制することができる。なお、他の例においては、熱間等方加圧装置110内には、窒素ガスに加えてアルゴン(Ar)ガスが付加されてもよい。
化合物半導体層の分解抑制圧力とは、所定の温度条件において化合物半導体層の構成原子が分解および放出されることを防ぐことが出来る圧力を意味する。本例において、GaN層12の分解抑制圧力とは、所定の温度条件においてGaN層12からNが分解および放出されることを防ぐことが出来る圧力を意味する。分解抑制圧力は温度に応じて変化してよい。非特許文献5を参照するに、本例の分解抑制圧力は、150MPaにおいては1180℃であってよく、1.45GPaにおいては1535℃であってよい。
表1は、非特許文献5の第4頁左上のTable 1に、Pa単位に換算した圧力を追加記載したものである。表1において、Gはgiga(即ち10の9乗)を意味し、Mはmega(即ち10の6乗)を意味する。Tstableとは、各圧力においてGaNの分解が生じないアニール温度の最高温度を意味する。また、Tunstableとは、各圧力においてGaNの分解が観察されるアニール温度の最低温度を意味する。雰囲気圧力が指数的に上昇するにつれて、Tstableが上昇することが分かる。
Figure 0006911281
表1を参照するに、GaN層12の分解抑制圧力は、1480℃において1GPaであってよく、1350℃において700MPaであってよく、1315℃において150MPaであってよい。本例においては1300℃および196MPaの条件で熱処理を行う。表1を参照するに、1300℃での分解抑制圧力は、約300MPa程度と見積もることができる。つまり、本例においては、GaN層12の分解抑制圧力よりも十分に低い圧力条件下で被処理積層体60をアニールする。それゆえ、本例では、GPa級の加圧をする場合と比較して熱処理装置を小型化することができる。これにより、MOSFET100の量産製造をより現実的にすることができる。
勿論、本例において、GPa級よりも十分に低い圧力条件下において、1200℃以上1500℃以下、より好ましくは1400℃以上1500℃以下の温度条件下で被処理積層体60をアニールしてもよい。
ただし、熱処理時の圧力が低すぎると、GaNにおいては窒素が分解して放出される。窒素空孔はドナー型欠陥として機能するので、GaN層12に窒素空孔が生じるとp型ウェル24のp型特性が出現しにくくなる。そこで、本例における圧力条件の下限値は、5MPaとする。圧力条件を5MPa以上(即ち、圧力条件の下限値を5MPa)とすることにより、GaN層12の分解速度が低減される。また、保護膜18が雰囲気圧力により押え付けられるので、保護膜18の強度が維持される。これにより、保護膜18が破損して生じる貫通開口(即ち、ピット(pit))の発生確率を低減することができる。本願において、圧力条件の下限値である5MPaは、GaN層12の分解速度を低減し、保護膜18の強度を維持する臨界的な値であると考えてよい。
本願の発明者は、保護膜18を数MPaから数百MPaの雰囲気ガスで押え付けることにより、保護膜18を設けずにGPa級の高圧力雰囲気でGaN層12を熱処理する場合に比べて比較的低い圧力でGaN層12を熱処理できるということを見出した。また、このような熱処理において、保護膜18の強度が維持されるというこれまでに無い異質な効果を見出した。1200℃以上の高温環境下においては、GaN層12の分解により生じた窒素ガスにより局所的に保護膜18の内部圧力が上昇して、保護膜18にピットが発生することが知られている。本例では、保護膜18を押え付けることにより保護膜18におけるピットの発生確率を低減することができる。
所定の温度における保護膜18の分解抑制圧力は、GaN層12の分解抑制圧力よりも低くてもよい。この場合、保護膜18の分解を防ぐべく、圧力条件の下限値は、保護膜18の分解抑制圧力よりも高くしてよい。本例の保護膜18であるAlNの分解抑制圧力は、例えば、1200℃で5mPaであり、1500℃で2Paである。本例では、所定の温度における圧力条件の下限値をAlNの分解抑制圧力よりも高くするので、保護膜18の分解を防ぎつつ熱処理することができる。なお、熱処理後に、水酸化カリウム水溶液(KOHaq)を用いてGaN層12に対して選択的にAlN膜を除去する。
図3Eは、製造工程における段階S50を示す図である。段階S50においては、既知の成膜方法およびパターニング方法を適用することにより、ゲート絶縁膜32、ゲート電極34、ソース電極44およびドレイン電極54をそれぞれ形成する。本例においては、減圧化学気相成長法(LPCVD)によりゲート絶縁膜32としてのSiO膜を形成する。ゲート絶縁膜32の厚みは、例えば100nmである。なお、ゲート絶縁膜32は、SiO膜に代えて、酸窒化シリコン(SiON)膜、酸化アルミニウム(Al)膜、酸窒化アルミニウム(AlON)膜、酸化マグネシウム(MgO)膜、酸化ガリウム(GaO)膜および酸化ガドリニウム(GdO)膜ならびにこれらの二種類以上を含む積層膜であってもよい。
その後、ゲート電極34として多結晶シリコンをLPCVDにより形成する。多結晶シリコンの成膜中または成膜後に多結晶シリコン中にリン(P)およびヒ素(As)の一種類以上の元素をドープしてよい。これにより、多結晶シリコンの導電性を向上させることができる。なお、ゲート電極34としては、金(Au)、白金(Pt)およびニッケル(Ni)のいずれかの金属膜、または、これらの合金膜としてもよい。フォトリソグラフィおよびエッチングにより、ゲート絶縁膜32およびゲート電極34をパターニングする。
その後、ソース電極44を形成する。ソース電極44は、下層のTi(チタン)層と上層のAl層とを有する積層体であってよい。なお、ソース電極44とp型ウェル26との接触抵抗を低減するべく、p型ウェル26は、ソース電極44との界面において、Ni(ニッケル)、Pd(パラジウム)またはPt(白金)を含んでもよい。その後、ドレイン電極54を形成する。ドレイン電極54は、GaN基板10の裏面16と直接接する上層のTi層と下層のAl層とを有する積層体であってよい。
その後、ゲート端子30、ソース端子40およびドレイン端子50と、ゲート電極34、ソース電極44およびドレイン電極54とを配線によりそれぞれ接続する。これにより、MOSFET100が完成する。
図4は、熱処理後かつ保護膜18除去後におけるGaN層12の上面観察図である。図4の(a)〜(e)は、GaN層12上にAlNからなる保護膜18を設けて1300℃でアニールする場合において、窒素ガスの圧力をそれぞれ大気圧(約101kPa)、50MPa、100MPa、150MPaおよび196MPaとした結果である。
図4中の黒点は、AlN膜に生じたピットに起因して発生した欠陥領域である。つまり、黒点の面積が大きいほど、AlN膜に生じていたピットの直径が大きかったことを意味する。(a)においては、最も大きな黒点が存在する。また、黒点の数も(b)〜(e)に比べて多い。
これに対して、圧力を上げる程、黒点の数が減ることが明らかである。(b)50MPaでは、(a)大気圧と比較して、黒点の数も大きさも減少している。したがって、(b)50MPaにおいては、ピットの発生確率を低減する効果があると言える。したがって、段階S40における圧力条件の下限値は、50MPa以上としてもよい。
(c)100MPaでは、(b)50MPaと比較して明らかなように、黒点が著しく減少している。したがって、段階S40における圧力条件の下限値は、100MPa以上としてもよい。(d)150MPaおよび(e)196MPaでは、ほぼ黒点が存在しない。したがって、段階S40における圧力条件の下限値は、150MPa以上としてもよく、また、196MPa以上としてもよい。
図4は1300℃の実験例である。ただし、本願の発明に係る効果は1300℃に限定されるものではない。[表1]のTstableを参照すると、約270MPaにおいてTstable=1200℃と推定される。また、700MPaにおいてTstable=1350℃である。ただし、700MPaにおいてTunstableは1530℃であるので、1500℃で急激にGaNの分解が進行するとは考え難い。そこで、圧力条件が約270MPa以上1GPa未満の場合においては、熱処理段階S40におけるGaN層12の温度条件は1200℃以上1500℃未満としてもよい。当該温度範囲においても、GaN層12の分解を防ぎ、保護膜18のピットの発生を低減することができると言える。
また、[表1]のTstableを参照すると、Tstable=1180℃における150MPaの3.4%は5.1MPaである。また、Tstable=1315℃における350MPaの3.4%は11.9MPaである。同様に、Tstable=1350℃における700MPaの3.4%は23.8MPaであり、Tstable=1480℃における1GPaの3.4%は34MPaであり、Tstable=1590℃における2GPaの3.4%は68MPaである。そこで、本例において、1200℃以上1500℃以下の温度条件における圧力条件の下限値は、GaN層12の分解抑制圧力の3.4%以上であるとしてもよい。
また、同様に[表1]のTstableを参照すると、Tstable=1315℃における350MPaの14.3%は約50MPaである。また、Tstable=1350℃における700MPaの14.3%は約100MPaであり、Tstable=1480℃における1GPaの14.3%は約143MPaであり、Tstable=1590℃における2GPaの14.3%は約286MPaである。そこで、本例において、1200℃以上1500℃以下の温度条件における圧力条件の下限値は、GaN層12の分解抑制圧力の14.3%以上であるとしてもよい。
(実験例)表2は、被処理積層体60を所定の圧力[Pa]および温度[℃]で熱処理した場合における、AlN膜からなる保護膜18中の各元素の定量比の平均値を示す実験結果である。熱処理は、図3Dと同じ方法で行った。サンプルNo.1A、1B、1Cおよび1Dにおいては熱処理時の温度を1300℃とした。また、サンプルNo.1D、2および3においては熱処理時の圧力を196MPaとした。他の温度および圧力は表2中の数値を参照されたい。
サンプルNo.Ref.は、比較対照実験である。サンプルNo.Ref.においては、圧力および温度はAlN膜の成膜時のままとした。つまり、圧力は大気圧であり、温度は室温であった。言い換えれば、サンプルNo.Ref.においては、段階S40の熱処理を行わなかった。
本実験例から、熱処理における圧力および温度の少なくともいずれかがより高いほど、AlN膜中の酸素の定量比が低いことが分かる。AlN膜には成膜時に一定量の酸素が取り込まれるが、高圧の窒素雰囲気での熱処理により、AlN膜中の酸素が窒素に置換され得る。これにより、AlN膜中の酸素が減少して窒素が増加する。つまり、AlN膜が窒化される。
AlN膜の窒化は、圧力および温度の少なくともいずれかが増加するほど顕著となる。50MPa以上または1300℃以上においてAlN膜は窒化されていると言える。つまり、AlN膜が緻密化されているので、AlN膜の保護機能(即ち、下のGaN層12を保護する機能)をより向上させることができる。
Figure 0006911281
図5は、第2実施形態のMOSFET100の製造工程における段階S35を示す図である。本例においては、保護膜18を形成する段階S30において、上部保護膜と18‐1と下部保護膜18‐2とを含む保護膜18を形成する点において第1実施形態と異なる。他の点は、第1実施形態と同じであってよい。
本例の下部保護膜18‐2は、GaN層12と直接接し、GaN層12に対してエッチング選択性を有する膜である。本例において、下部保護膜18‐2はAlN膜である。下部保護膜18‐2に求められる特性は、第1実施形態における保護膜18と同じである。
本例の上部保護膜18‐1は、下部保護膜18‐2上に設けられる。本例の上部保護膜18‐1は、下部保護膜18‐2よりも平坦な表面を有する。平坦性は、例えば二乗平均平方根粗さRrmsにより定義する。二乗平均平方根粗さRrmsとは、基準長さLだけ輪郭曲線を抜き取ったグラフにおいて、高さの2乗平均平方根を意味する。本例の基準長さLは1μmである。また、本例の上部保護膜18‐1のおもて面19の二乗平均平方根粗さRrmsは3nm未満である。Rrms<3nmの表面を有する膜は十分に平坦であると見なしてよい。
本例において、上部保護膜18‐1は炭素(カーボン)膜である。例えば、上部保護膜18‐1は、CVD成膜した炭素膜である。炭素膜は、予め定められた温度において、AlN膜よりも分解しにくい。また、炭素膜は、酸素プラズマアッシングにより、AlN膜に対して選択的に除去することができる。本例においては、上部保護膜18‐1を平坦にできるので、雰囲気ガス(例えば、窒素ガス)が上部保護膜18‐1のおもて面19を均等に押し付けることができる。これにより、第1実施形態と比較して、保護膜18の強度が維持される。また、保護膜18がGaN層12から剥がれることを抑制することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
10・・GaN基板、12・・GaN層、14・・おもて面、16・・裏面、18・・保護膜、19・・おもて面、22・・n型領域、24・・p型ウェル、25・・チャネル形成領域、26・・p型ウェル、28・・n型ウェル、30・・ゲート端子、32・・ゲート絶縁膜、34・・ゲート電極、40・・ソース端子、44・・ソース電極、50・・ドレイン端子、54・・ドレイン電極、60・・被処理積層体、100・・MOSFET、110・・熱間等方加圧装置

Claims (13)

  1. 化合物半導体層を有する半導体装置の製造方法であって、
    おもて面の少なくとも一部に不純物がドープされた前記化合物半導体層の前記おもて面上に直接接する単一の保護膜を設ける段階と、
    熱処理する段階の最高温度における前記化合物半導体層の分解抑制圧力よりも上限値が低く、下限値が前記化合物半導体層の分解抑制圧力の14.3%以上である圧力条件下において、前記化合物半導体層を熱処理する段階と
    を備え、
    前記保護膜の分解抑制圧力は、前記化合物半導体層の分解抑制圧力よりも低く、
    前記熱処理する段階における前記圧力条件の前記下限値は、前記保護膜の分解抑制圧力よりも高
    前記熱処理する段階において、前記化合物半導体層の温度は1200℃以上1500℃未満である、半導体装置の製造方法。
  2. 前記化合物半導体層および前記保護膜は窒化物半導体であり、
    前記熱処理する段階は、窒素を有するガス雰囲気下で行われる
    請求項1に記載の半導体装置の製造方法。
  3. 前記保護膜を設ける段階の前に、前記化合物半導体層の前記おもて面の少なくとも一部に不純物をイオン注入する段階をさらに備える
    請求項1または2に記載の半導体装置の製造方法。
  4. 化合物半導体層を有する半導体装置の製造方法であって、
    おもて面の少なくとも一部に不純物がドープされた前記化合物半導体層の前記おもて面上に保護膜を設ける段階と、
    熱処理する段階の最高温度における前記化合物半導体層の分解抑制圧力よりも上限値が低く、下限値が5MPa以上である圧力条件下において、前記化合物半導体層を熱処理する段階と
    を備え、
    前記保護膜は、
    前記化合物半導体層と直接接する下部保護膜と、
    前記下部保護膜上に設けられる上部保護膜と
    を含み、
    前記化合物半導体層は窒化ガリウム層であり、
    前記下部保護膜は窒化アルミニウム膜であり、
    前記上部保護膜は炭素膜である、半導体装置の製造方法。
  5. 下部保護膜は、前記化合物半導体層に対してエッチング選択性を有し、
    前記上部保護膜は、前記下部保護膜よりも平坦な表面を有する、
    請求項に記載の半導体装置の製造方法。
  6. 前記保護膜の分解抑制圧力は、前記化合物半導体層の分解抑制圧力よりも低く、
    前記熱処理する段階における前記圧力条件の前記下限値は、前記保護膜の分解抑制圧力よりも高い
    請求項またはに記載の半導体装置の製造方法。
  7. 前記保護膜を設ける段階の前に、前記化合物半導体層の前記おもて面の少なくとも一部に不純物をイオン注入する段階をさらに備える
    請求項からのいずれか一項に記載の半導体装置の製造方法。
  8. 前記圧力条件の前記下限値は、50MPa以上の圧力である
    請求項からのいずれか一項に記載の半導体装置の製造方法。
  9. 前記圧力条件の前記下限値は、100MPa以上の圧力である
    請求項からのいずれか一項に記載の半導体装置の製造方法。
  10. 前記圧力条件の前記下限値は、150MPa以上である
    請求項からのいずれか一項に記載の半導体装置の製造方法。
  11. 前記圧力条件の前記下限値は、前記化合物半導体層の分解抑制圧力の3.4%以上である
    請求項からのいずれか一項に記載の半導体装置の製造方法。
  12. 前記圧力条件の前記下限値は、前記化合物半導体層の分解抑制圧力の14.3%以上である
    請求項からのいずれか一項に記載の半導体装置の製造方法。
  13. 前記熱処理する段階において、前記化合物半導体層の温度は1200℃以上1500℃未満である
    請求項から12のいずれか一項に記載の半導体装置の製造方法。
JP2016099208A 2016-05-18 2016-05-18 半導体装置の製造方法 Active JP6911281B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016099208A JP6911281B2 (ja) 2016-05-18 2016-05-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016099208A JP6911281B2 (ja) 2016-05-18 2016-05-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017208427A JP2017208427A (ja) 2017-11-24
JP6911281B2 true JP6911281B2 (ja) 2021-07-28

Family

ID=60414919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016099208A Active JP6911281B2 (ja) 2016-05-18 2016-05-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6911281B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7249586B2 (ja) * 2019-03-18 2023-03-31 国立大学法人東海国立大学機構 窒化物半導体装置の製造方法
JP2020155469A (ja) * 2019-03-18 2020-09-24 国立大学法人東海国立大学機構 窒化物半導体装置の製造方法
JP2020155468A (ja) * 2019-03-18 2020-09-24 国立大学法人東海国立大学機構 窒化物半導体装置の製造方法
JP7369396B2 (ja) * 2019-09-19 2023-10-26 大陽日酸株式会社 保護層の製造方法、保護層付単結晶自立基板の製造方法
CN116072707B (zh) * 2023-02-08 2024-07-26 杭州合盛微电子有限公司 一种含稀土栅介质层的平面型SiC MOSFET及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2540791B2 (ja) * 1991-11-08 1996-10-09 日亜化学工業株式会社 p型窒化ガリウム系化合物半導体の製造方法。
PL183687B1 (pl) * 1997-06-06 2002-06-28 Centrum Badan Sposób wytwarzania półprzewodnikowych związków grupy A-B o przewodnictwie elektrycznym typu p i typu n
US8518808B2 (en) * 2010-09-17 2013-08-27 The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in III-nitride compound
JP6260145B2 (ja) * 2013-08-27 2018-01-17 富士電機株式会社 半導体装置の製造方法
FR3026555A1 (fr) * 2014-09-26 2016-04-01 Commissariat Energie Atomique Procede d'activation de dopants dans une couche semi-conductrice a base de gan par implantations et traitements thermiques successifs

Also Published As

Publication number Publication date
JP2017208427A (ja) 2017-11-24

Similar Documents

Publication Publication Date Title
JP6911281B2 (ja) 半導体装置の製造方法
JP6052420B2 (ja) 半導体装置の製造方法
JP6260145B2 (ja) 半導体装置の製造方法
JP5730481B2 (ja) 自己整合した耐熱性コンタクトを備える半導体デバイス及びその作製方法
EP2084733B1 (en) Methods of fabricating semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US9754783B2 (en) Method for producing a semiconductor device, and semiconductor device
US9543168B2 (en) Defects annealing and impurities activation in semiconductors at thermodynamically non-stable conditions
US9536741B2 (en) Method for performing activation of dopants in a GaN-base semiconductor layer by successive implantations and heat treatments
JP2013175782A (ja) 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
US9905432B2 (en) Semiconductor device, method for manufacturing the same and power converter
US10141192B2 (en) Manufacturing method of semiconductor device
JP2016072630A (ja) GaNを主成分とする半導体をドープするための方法
CN106920833B (zh) 半导体器件及其制造方法
US20220254639A1 (en) GaN Devices With Ion Implanted Ohmic Contacts and Method of Fabricating Devices Incorporating the Same
JP2009094337A (ja) 半導体素子の製造方法
US10229839B2 (en) Transition metal-bearing capping film for group III-nitride devices
CN117199124A (zh) 功率器件外延结构及其制备方法、功率器件
US20170062220A1 (en) Method of manufacturing nitride semiconductor device
JP2017108080A (ja) 窒化物半導体装置の製造方法
JP6701945B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP2017208428A (ja) 窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210621

R150 Certificate of patent or registration of utility model

Ref document number: 6911281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250