JPWO2014057591A1 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JPWO2014057591A1
JPWO2014057591A1 JP2013544931A JP2013544931A JPWO2014057591A1 JP WO2014057591 A1 JPWO2014057591 A1 JP WO2014057591A1 JP 2013544931 A JP2013544931 A JP 2013544931A JP 2013544931 A JP2013544931 A JP 2013544931A JP WO2014057591 A1 JPWO2014057591 A1 JP WO2014057591A1
Authority
JP
Japan
Prior art keywords
layer
sapphire substrate
light emitting
light
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013544931A
Other languages
English (en)
Other versions
JP5435523B1 (ja
Inventor
敦志 鈴木
敦志 鈴木
宏一 難波江
宏一 難波江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EL Seed Corp
Original Assignee
EL Seed Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EL Seed Corp filed Critical EL Seed Corp
Application granted granted Critical
Publication of JP5435523B1 publication Critical patent/JP5435523B1/ja
Publication of JPWO2014057591A1 publication Critical patent/JPWO2014057591A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】さらに光取り出し効率を向上させることのできる半導体発光素子及びその製造方法を提供する。【解決手段】半導体発光素子において、発光層を含む半導体積層部と、半導体積層部が表面上に形成されるサファイア基板と、を備え、サファイア基板の表面に発光層から発せられる光が入射し、サファイア基板の表面には、発光層から発せられる光の光学波長より大きくコヒーレント長より小さい周期で凹部又は凸部が形成され、サファイア基板の裏面には、表面を透過した光を反射して表面へ再入射させる反射部が形成され、反射部が、誘電体多層膜を含み、発光層から発せられる光の波長域で反射率が90%以上であるようにした。【選択図】図1

Description

本発明は、半導体発光素子及びその製造方法に関する。
低温堆積緩衝層技術、p型伝導性制御、n型伝導性制御、高効率発光層の作製法等の基幹技術の積み重ねにより、高輝度の青色、緑色、白色等の発光ダイオードが既に実用化されている。現在、発光ダイオードにおいては、半導体の屈折率が基板、空気等の屈折率よりも大きく、発光層から発せられた光の多くの部分が全反射もしくはフレネル反射により発光ダイオードの外部に取り出せないため、光取り出し効率の向上が課題となっている。
この課題を解決するために、半導体表面に数ミクロン周期の凹凸加工を施した構造が提案されている(例えば、非特許文献1参照)。半導体表面の光取り出し側に凹凸構造を設けると、光散乱の効果により全反射は消失し、比較的広い放射角にわたって50%程度の透過率を得ることができ、光取り出し効率を50%程度まで向上させることができる。
さらに、凹凸構造の周期を発光ダイオードの光学波長の2倍以下まで小さくし、光取り出し効率を向上させることも提案されている(例えば、特許文献1参照)。この場合、数ミクロン周期の凹凸構造とは光取り出しのメカニズムが異なり、光の波動性が顕在化して、屈折率の境界が消失してフレネル反射が抑制される。このような構造は、フォトニック結晶や、モスアイ構造と呼ばれており、光取り出し効率を50%程度までは向上させることができる。
さらにまた、凹凸構造の周期を光のコヒーレント長より小さくし、回折作用を利用して光を取り出すことが、本願発明者らにより提案されている(例えば、特許文献2参照)。特許文献2には、サファイア基板の表面上に形成され発光層を含むIII族窒化物半導体と、サファイア基板の表面側に形成され発光層から発せられる光が入射し当該光の光学波長より大きく当該光のコヒーレント長より小さい周期で凹部又は凸部が形成された回折面と、基板の裏面側に形成され回折面にて回折した光を反射して回折面へ再入射させるAl反射膜と、を備える半導体発光素子が記載されている。この半導体発光素子によれば、回折作用により透過した光を回折面に再入射させて、回折面にて再び回折作用を利用して透過させることにより、複数のモードで光を素子外部へ取り出すことができる。
特開2005−354020号公報 国際公開第2011/027679号
Japanese Journal of Applied Physics Vol.41, 2004, L1431
そして、本願発明者らは、さらなる光取り出し効率の向上を追及していた。
本発明は、前記事情に鑑みてなされたものであり、その目的とするところは、さらに光取り出し効率を向上させることのできる半導体発光素子及びその製造方法を提供することにある。
前記目的を達成するため、本発明では、発光層を含む半導体積層部と、前記半導体積層部が表面上に形成されるサファイア基板と、を備え、前記サファイア基板の前記表面に前記発光層から発せられる光が入射し、前記サファイア基板の表面には、前記発光層から発せられる光の光学波長より大きくコヒーレント長より小さい周期で凹部又は凸部が形成され、前記サファイア基板の裏面には、前記表面を透過した光を反射して前記表面へ再入射させる反射部が形成され、前記反射部は、誘電体多層膜を含み、前記発光層から発せられる光の波長域で反射率が90%以上である半導体発光素子が提供される。
上記半導体発光素子において、前記サファイア基板の裏面に形成された前記誘電体多層膜は、金属層により被覆されていてもよい。
上記半導体発光素子において、前記金属層は、Alからなっていてもよい。
上記半導体発光素子において、前記凹部又は前記凸部の高さは、300nm以上であってもよい。
上記半導体発光素子を製造するにあたり、サファイア基板の表面上にマスク層を形成するマスク層形成工程と、前記マスク層上にレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜に所定のパターンを形成するパターン形成工程と、Arガスのプラズマを所定のバイアス出力を加えて前記サファイア基板側に誘導して、前記Arガスの前記プラズマにより前記レジスト膜を変質させてエッチング選択比を高くするレジスト変質工程と、Arガスのプラズマを前記レジスト変質工程のバイアス出力よりも高いバイアス出力を加えて前記サファイア基板側に誘導して、エッチング選択比が高くなった前記レジスト膜をマスクとして前記マスク層のエッチングを行うマスク層のエッチング工程と、エッチングされた前記マスク層をマスクとして、前記サファイア基板のエッチングを行って前記凹部又は前記凸部を形成する基板のエッチング工程と、エッチングされた前記サファイア基板の表面上に、前記半導体積層部を形成する半導体形成工程と、前記サファイア基板の裏面上に、前記誘電体多層膜を形成する多層膜形成工程と、を含む半導体発光素子の製造方法が提供される。
上記半導体発光素子を製造方法において、前記基板のエッチング工程にて、前記マスク層上に前記レジスト膜が残った状態で、前記サファイア基板のエッチングを行ってもよい。
上記半導体発光素子を製造方法において、前記マスク層は、前記サファイア基板上のSiO層と、前記SiO層上のNi層と、を有し、前記基板のエッチング工程にて、前記SiO層と、前記Ni層と、前記レジスト膜と、が積層した状態で、前記サファイア基板のエッチングを行ってもよい。
本発明の半導体発光素子によれば、さらに光取り出し効率を向上させることができる。
図1は、本発明の第1の実施形態を示す半導体発光素子の模式断面図である。 図2は、異なる屈折率の界面における光の回折作用を示す説明図であり、(a)は界面にて反射する状態を示し、(b)は界面を透過する状態を示す。 図3は、半導体発光素子の一部拡大模式断面図である。 図4はサファイア基板を示し、(a)が模式斜視図、(b)がA−A断面を示す模式説明図、(c)が模式拡大説明図である。 図5は、プラズマエッチング装置の概略説明図である。 図6は、サファイア基板のエッチング方法を示すフローチャートである。 図7Aはサファイア基板及びマスク層のエッチング方法の過程を示し、(a)は加工前のサファイア基板を示し、(b)はサファイア上にマスク層を形成した状態を示し、(c)はマスク層上にレジスト膜を形成した状態を示し、(d)はレジスト膜にモールドを接触させた状態を示し、(e)はレジスト膜にパターンが形成された状態を示す。 図7Bはサファイア基板及びマスク層のエッチング方法の過程を示し、(f)はレジスト膜の残膜を除去した状態を示し、(g)はレジスト膜を変質させた状態を示し、(h)はレジスト膜をマスクとしてマスク層をエッチングした状態を示し、(i)はマスク層をマスクとしてサファイア基板をエッチングした状態を示す。 図7Cはサファイア基板及びマスク層のエッチング方法の過程を示し、(j)はマスク層をマスクとしてサファイア基板をさらにエッチングした状態を示し、(k)はサファイア基板から残ったマスク層を除去した状態を示し、(l)はサファイア基板にウェットエッチングを施した状態を示す。 図8は、表面が凹凸により回折面となっているサファイア基板を使用した発光素子と、表面が平面状のサファイア基板を使用した発光素子における、順方向電流と光出力の関係を示すグラフである。 図9は、実施例の反射部の反射率を示すグラフである。 図10は、表面が凹凸によりモスアイ加工が施されたサファイア基板(MPSS基板)を使用した発光素子と、表面が平面状のサファイア基板(FLAT基板)を使用した発光素子と、表面に線状の凹凸加工が施されたサファイア基板(PSS基板)を使用した発光素子の、サファイア基板の裏面に誘電体多層膜及びAl層を形成した場合の光出力が、裏面にAl層のみ形成した場合と比較してどれだけ増加したかを示す表である。 図11は、反射部を誘電体多層膜のみとした場合の反射率を示すグラフである。 図12は、反射部を誘電体多層膜のみとした場合の反射率を示すグラフである。 図13は、反射部を誘電体多層膜のみとした場合の反射率を示すグラフである。 図14は、金属膜としてAgを用いた場合の反射部の反射率を示すグラフである。 図15は、本発明の第2の実施形態を示す半導体発光素子の模式断面図である。 図16はサファイア基板を示し、(a)が模式斜視図、(b)がB−B断面を示す模式縦断面図である。 図17はサファイア基板を加工する説明図であり、(a)は回折面に第1マスク層が形成された状態を示し、(b)は第1マスク層上にレジスト層が形成された状態を示し、(c)はレジスト層に選択的に電子線を照射する状態を示し、(d)はレジスト層を現像して除去した状態を示し、(e)は第2マスク層が形成された状態を示している。 図18はサファイア基板を加工する説明図であり、(a)はレジスト層を完全に除去した状態を示し、(b)は第2マスク層をマスクとして第1マスク層をエッチングした状態を示し、(c)は第2マスク層を除去した状態を示し、(d)第1マスク層をマスクとして回折面をエッチングした状態を示し、(e)は第1マスク層を除去した状態を示している。 図19は、変形例を示す半導体発光素子の模式断面図である。
図1から図7Cは本発明の第1の実施形態を示すものであり、図1は半導体発光素子の模式断面図である。
図1に示すように、発光素子1は、回折面2aを有するサファイア基板2の表面上に、III族窒化物半導体層からなる半導体積層部19が形成されたものである。この発光素子1は、フェイスアップ型であり、サファイア基板2と反対側から主として光が取り出される。III族窒化物半導体層は、バッファ層10、n型GaN層12、多重量子井戸活性層14、電子ブロック層16、p型GaN層18をサファイア基板2側からこの順に有している。p型GaN層18上にはp側電極20が形成されるとともに、n型GaN層12上にはn側電極22が形成されている。
サファイア基板2は、窒化物半導体が成長されるc面({0001})である回折面2aを表面側に有している。回折面2aには、平坦部2b(図4(a)参照)と、平坦部2bに周期的に形成された複数の凸部2c(図4(a)参照)と、が形成されている。各凸部2cの形状は、円錐、多角錘等の錘状の他、錘の上部を切り落とした円錘台、多角錘台等の錘台状とすることができる。本実施形態においては、周期的に配置される各凸部2cにより、光の回折作用を得ることができる。
図2は、異なる屈折率の界面における光の回折作用を示す説明図であり、(a)は界面にて反射する状態を示し、(b)は界面を透過する状態を示す。
ここで、ブラッグの回折条件から、界面にて光が反射する場合において、入射角θinに対して反射角θrefが満たすべき条件は、
d・n1・(sinθin−sinθref)=m・λ・・・(1)
である。ここで、n1は入射側の媒質の屈折率、λは入射する光の波長、mは整数である。本実施形態では、n1は、III族窒化物半導体の屈折率となる。図2(a)に示すように、上記(1)式を満たす反射角θrefで、界面へ入射する光は反射される。
一方、ブラッグの回折条件から、界面にて光が透過する場合において、入射角θinに対して透過角θoutが満たすべき条件は、
d・(n1・sinθin−n2・sinθout)=m’・λ・・・(2)
である。ここで、n2は出射側の媒質の屈折率であり、m’は整数である。本実施形態では、n2は、サファイアの屈折率となる。図2(b)に示すように、上記(2)式を満たす透過角θoutで、界面へ入射する光は透過される。
上記(1)式及び(2)式の回折条件を満たす反射角θref及び透過角θoutが存在するためには、回折面2aの周期は、素子内部の光学波長である(λ/n1)や(λ/n2)よりも大きくなければならない。一般的に知られているモスアイ構造は、周期が(λ/n1)や(λ/n2)よりも小さく設定されており、回折光は存在しない。そして、回折面2aの周期は、光が波としての性質を維持できるコヒーレント長より小さくなければならず、コヒーレント長の半分以下とすることが好ましい。コヒーレント長の半分以下とすることにより、回折による反射光及び透過光の強度を確保することができる。
図3は、半導体発光素子の一部拡大模式断面図である。
図3に示すように、サファイア基板2の裏面側には、誘電体多層膜24が形成されている。誘電体多層膜24は金属層により被覆される。本実施形態においては、誘電体多層膜24の下面にはAl層26が形成されている。この発光素子1においては、誘電体多層膜24及びAl層26が反射部をなしており、活性層14から発せられ回折面2aを回折作用によって透過した光を当該反射部で反射する。そして、回折作用により透過した光を回折面2aに再入射させて、回折面2aにて再び回折作用を利用して透過させることにより、複数のモードで光を素子外部へ取り出すことができる。本願発明者らは、反射部として誘電体多層膜24を含み多重量子井戸活性層14から発せられる光の波長域で90%以上のものを用いることで、発光素子1の光取り出し効率が飛躍的に向上することを見出した。
バッファ層10は、サファイア基板2の回折面2a上に形成され、AlNで構成されている。本実施形態においては、バッファ層10は、MOCVD(Metal Organic Chemical Vapor Deposition)法により形成されるが、スパッタリング法を用いることもできる。また、バッファ層10は、各凸部2cに沿って周期的に形成される複数の錘台状の凹部を回折面2a側に有している。第1導電型層としてのn型GaN層12は、バッファ層10上に形成され、n−GaNで構成されている。発光層としての多重量子井戸活性層14は、n型GaN層12上に形成され、GalnN/GaNで構成され、電子及び正孔の注入により青色光を発する。ここで、青色光とは、例えば、ピーク波長が430nm以上480nm以下の光をいうものとする。本実施形態においては、多重量子井戸活性層14の発光のピーク波長は450nmである。
電子ブロック層16は、多重量子井戸活性層14上に形成され、p―AIGaNで構成されている。第2導電型層としてのp型GaN層18は、電子ブロック層16上に形成され、p−GaNで構成されている。n型GaN層12からp型GaN層18までは、III族窒化物半導体のエピタキシャル成長により形成され、サファイア基板2の回折面2aには周期的に凸部2cが形成されているが、III族窒化物半導体の成長初期に横方向成長による平坦化が図られる。尚、第1導電型層、活性層及び第2導電型層を少なくとも含み、第1導電型層及び第2導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであれば、半導体層の層構成は任意である。
p側電極20は、p型GaN層18上に形成され、例えばITO(Indium Tin Oxide)等の透明な材料からなる。本実施形態においては、p側電極120は、真空蒸着法、スパッタリング法、CVD(Chemical Vapor Deposition)法等により形成される。
n側電極22は、p型GaN層18からn型GaN層12をエッチングして、露出したn型GaN層12上に形成される。n側電極22は、例えばTi/Al/Ti/Auから構成され、真空蒸着法、スパッタリング法、CVD(Chemical Vapor Deposition)法等により形成される。
図3に示すように、誘電体多層膜24は、屈折率の異なる第1材料24aと第2材料24bのペアを複数繰り返して構成される。誘電体多層膜24は、例えば、第1材料24aをZrO(屈折率:2.18)、第2材料24bをSiO(屈折率:1.46)とし、ペア数を5とすることができる。尚、ZrOとSiOと異なる材料を用いて誘電体多層膜24を構成してもよく、例えば、AlN(屈折率:2.18)、Nb(屈折率:2.4)、Ta(屈折率:2.35)等を用いてもよい。
次いで、図4を参照してサファイア基板2について詳述する。図4はサファイア基板を示し、(a)が模式斜視図、(b)がA−A断面を示す模式説明図、(c)が模式拡大説明図である。
図4(a)に示すように、回折面2aは、平面視にて、各凸部2cの中心が正三角形の頂点の位置となるように、所定の周期で仮想の三角格子の交点に整列して形成される。各凸部2cの周期は、多重量子井戸活性層14から発せられる光の光学波長より大きく、当該光のコヒーレント長より小さくなっている。尚、ここでいう周期とは、隣接する凸部2cにおける高さのピーク位置の距離をいう。また、光学波長とは、実際の波長を屈折率で除した値を意味する。さらに、コヒーレント長とは、所定のスペクトル幅のフォトン群の個々の波長の違いによって、波の周期的振動が互いに打ち消され、可干渉性が消失するまでの距離に相当する。コヒーレント長lcは、光の波長をλ、当該光の半値幅をΔλとすると、おおよそlc=(λ/Δλ)の関係にある。ここで、各凸部2cの周期は、多重量子井戸活性層14から発せられる光の光学波長の2倍より大きいことが好ましい。また、各凸部2cの周期は、多重量子井戸活性層14から発せられる光のコヒーレント長の半分以下であることが好ましい。
本実施形態においては、各凸部2cの周期は、460nmである。活性層14から発せられる光の波長は450nmであり、III族窒化物半導体層の屈折率が2.4であることから、その光学波長は187.5nmである。また、活性層14から発せられる光の半値幅は27nmであることから、当該光のコヒーレント長は、7837nmである。すなわち、回折面2aの周期は、活性層14の光学波長の2倍より大きく、かつ、コヒーレント長の半分以下となっている。
本実施形態においては、図4(c)に示すように、回折面2aの各凸部2cは、平坦部2bから上方へ伸びる側面2dと、側面2dの上端から凸部2cの中心側へ湾曲して伸びる湾曲部2eと、湾曲部2eと連続的に形成される平坦な上面2fとを有する。後述するように、側面2dと上面2fの会合部により角が形成された湾曲部2e形成前の凸部2cのウエットエッチングにより、角を落とすことで湾曲部2eが形成される。尚、平坦な上面2fが消失して凸部2cの上側全体が湾曲部2eとなるまでウェットエッチングを施すようにしても差し支えない。本実施形態においては、具体的に、各凸部2cは、基端部の直径が380nmであり、高さは350nmとなっている。サファイア基板2の回折面2aは、各凸部2cの他は平坦部2bとなっており、半導体の横方向成長が助長されるようになっている。
ここで、図5から図7Cを参照して発光素子1用のサファイア基板2の作製方法について説明する。図5は、サファイア基板を加工するためのプラズマエッチング装置の概略説明図である。
図5に示すように、プラズマエッチング装置91は、誘導結合型(ICP)であり、サファイア基板2を保持する平板状の基板保持台92と、基板保持台92を収容する容器93と、容器93の上方に石英板96を介して設けられたコイル94と、基板保持台92に接続された電源95と、を有している。コイル94は立体渦巻形のコイルであり、コイル中央から高周波電力を供給し、コイル外周の末端が接地されている。エッチング対象のサファイア基板2は直接或いは搬送用トレーを介して基板保持台92に載置される。基板保持台92にはサファイア基板2を冷却するための冷却機構が内蔵されており、冷却制御部97によって制御される。容器93は供給ポートを有し、Oガス、Arガス等の各種ガスが供給可能となっている。
このプラズマエッチング装置1でエッチングを行うにあたっては、基板保持台92にサファイア基板2を載置した後、容器93内の空気を排出して減圧状態とする。そして、容器93内に所定の処理ガスを供給し、容器93内のガス圧力を調整する。その後、コイル94及び基板保持台92に高出力の高周波電力を所定時間供給して、反応ガスのプラズマ98を生成させる。このプラズマ98によってサファイア基板2のエッチングを行う。
次いで、図6、図7A、図7B及び図7Cを参照して、プラズマエッチング装置1を用いたエッチング方法について説明する。
図6は、エッチング方法を示すフローチャートである。図6に示すように、本実施形態のエッチング方法は、マスク層形成工程S1と、レジスト膜形成工程S2と、パターン形成工程S3と、残膜除去工程S4と、レジスト変質工程S5と、マスク層のエッチング工程S6と、サファイア基板のエッチング工程S7と、マスク層除去工程S8と、湾曲部形成工程S9と、を含んでいる。
図7Aはサファイア基板及びマスク層のエッチング方法の過程を示し、(a)は加工前のサファイア基板を示し、(b)はサファイア基板上にマスク層を形成した状態を示し、(c)はマスク層上にレジスト膜を形成した状態を示し、(d)はレジスト膜にモールドを接触させた状態を示し、(e)はレジスト膜にパターンが形成された状態を示す。
図7Bはサファイア基板及びマスク層のエッチング方法の過程を示し、(f)はレジスト膜の残膜を除去した状態を示し、(g)はレジスト膜を変質させた状態を示し、(h)はレジスト膜をマスクとしてマスク層をエッチングした状態を示し、(i)はマスク層をマスクとしてサファイア基板をエッチングした状態を示す。尚、変質後のレジスト膜は、図中、塗りつぶすことで表現している。
図7Cはサファイア基板及びマスク層のエッチング方法の過程を示し、(j)はマスク層をマスクとしてサファイア基板をさらにエッチングした状態を示し、(k)はサファイア基板から残ったマスク層を除去した状態を示し、(l)はサファイア基板にウェットエッチングを施した状態を示す。
まず、図7A(a)に示すように、加工前のサファイア基板2を準備する。エッチングに先立って、サファイア基板2を所定の洗浄液で洗浄しておく。本実施形態においては、サファイア基板2はサファイア基板である。
次いで、図7A(b)に示すように、サファイア基板2にマスク層30を形成する(マスク層形成工程:S1)。本実施形態においては、マスク層30は、サファイア基板2上のSiO層31と、SiO層31上のNi層32と、を有している。各層31,112の厚さは任意であるが、例えばSiO層を1nm以上100nm以下、Ni層32を1nm以上100nm以下とすることができる。尚、マスク層30は、単層とすることもできる。マスク層30は、スパッタリング法、真空蒸着法、CVD法等により形成される。
次に、図7A(c)に示すように、マスク層30上にレジスト膜40を形成する(レジスト膜形成工程:S2)。本実施形態においては、レジスト膜40として熱可塑性樹脂が用いられ、スピンコート法により均一な厚さに形成される。レジスト膜40は、例えばエポキシ系樹脂からなり、厚さが例えば100nm以上300nm以下である。尚、レジスト膜40として、光硬化性樹脂を用いることもできる。
そして、レジスト膜40をサファイア基板2ごと加熱して軟化させ、図7A(d)に示すように、モールド50でレジスト膜40をプレスする。モールド50の接触面には凹凸構造51が形成されており、レジスト膜40が凹凸構造51に沿って変形する。
この後、プレス状態を保ったまま、レジスト膜40をサファイア基板2ごと冷却して硬化させる。そして、モールド50をレジスト膜40から離隔することにより、図7A(e)に示すように、レジスト膜40に凹凸構造41が転写される(パターン形成工程:S3)。ここで、凹凸構造41の周期は1μm以下となっている。本実施形態においては、凹凸構造41の周期は460nmである。また、本実施形態においては、凹凸構造41の凸部43の直径は100nm以上300nm以下となっており、例えば230nmである。また、凸部43の高さは100nm以上300nm以下となっており、例えば250nmである。この状態で、レジスト膜40の凹部には残膜42が形成されている。
以上のようにレジスト膜40が形成されたサファイア基板2を、プラズマエッチング装置1の基板保持台92に取り付ける。そして、例えばプラズマアッシングにより残膜42を取り除いて、図7B(f)に示すように被加工材であるマスク層30を露出させる(残膜除去工程:S4)。本実施形態においては、プラズマアッシングの処理ガスとしてOガスが用いられる。このとき、レジスト膜40の凸部43もアッシングの影響を受け、凸部43の側面44は、マスク層30の表面に対して垂直でなく、所定の角度だけ傾斜する。
そして、図7B(g)に示すようにレジスト膜40を変質用条件にてプラズマに曝して、レジスト膜40を変質させてエッチング選択比を高くする(レジスト変質工程:S5)。本実施形態においては、レジスト膜40の変質用の処理ガスとして、Arガスが用いられる。また、本実施形態においては、変質用条件として、プラズマをサファイア基板2側に誘導するための電源95のバイアス出力が、後述のエッチング用条件よりも低くなるよう設定される。
この後、エッチング用条件にてプラズマに曝し、エッチング選択比が高くなったレジスト膜40をマスクとして被加工材としてのマスク層30のエッチングを行う(マスク層のエッチング工程:S6)。本実施形態においては、レジスト膜40のエッチング用の処理ガスとして、Arガスが用いられる。これにより、図7B(h)に示すように、マスク層30にパターン33が形成される。
ここで、変質用条件とエッチング用条件について、処理ガス、アンテナ出力、バイアス出力等を適宜に変更できるが、本実施形態のように同一の処理ガスを用いてバイアス出力を変えることが好ましい。具体的に、変質用条件について、処理ガスをArガスとし、コイル94のアンテナ出力を350W、電源95のバイアス出力50Wとすると、レジスト膜40の硬化が観察された。そして、エッチング用条件について、処理ガスをArガスとし、コイル94のアンテナ出力を350W、電源95のバイアス出力を100Wとすると、マスク層30のエッチングが観察された。尚、エッチング用条件に対してバイアス出力を低くする他、アンテナ出力を低くしたり、ガス流量を少なくしても、レジストの硬化が可能である。
次に、図7B(i)に示すように、マスク層30をマスクとして、サファイア基板2のエッチングを行う(サファイア基板のエッチング工程:S7)。本実施形態においては、マスク層30上にレジスト膜40が残った状態でエッチングが行われる。また、処理ガスとしてBClガス等の塩素系ガスを用いたプラズマエッチングが行われる。
そして、図7C(j)に示すように、エッチングが進行していくと、サファイア基板2に回折面2aが形成される。本実施形態においては、回折面2aの凹凸構造の高さは、350nmである。尚、凹凸構造の高さを350nmより大きくすることもできる。ここで、凹凸構造の高さが、例えば300nmのように比較的浅くするのならば、図7B(i)に示すように、レジスト膜40が残留した状態でエッチングを終了しても差し支えない。
本実施形態においては、マスク層30のSiO層31により、サイドエッチングが助長されて、回折面2aの凸部2cの側面2dが傾斜している。また、レジスト膜40の側面43の傾斜角によっても、サイドエッチングの状態を制御することができる。尚、マスク層30をNi層32の単層とすれば、凸部2cの側面2dを主面に対してほぼ垂直にすることができる。
この後、図7B(k)に示すように、所定の剥離液を用いてサファイア基板2上に残ったマスク層30を除去する(マスク層除去工程:S8)。本実施形態においては、高温の硝酸を用いることでNi層32を除去した後、フッ化水素酸を用いてSiO層31を除去する。尚、レジスト膜40がマスク層30上に残留していても、高温の硝酸でNi層32とともに除去することができるが、レジスト膜40の残留量が多い場合はOアッシングにより予めレジスト膜40を除去しておくことが好ましい。
そして、図7B(l)に示すように、ウェットエッチングにより凸部2cの角を除去して湾曲部を形成する(湾曲部形成工程:S9)。ここで、エッチング液は任意であるが、例えば170℃程度に加温したリン酸水溶液、いわゆる“熱リン酸”を用いることができる。尚、この湾曲部形成工程は、適宜省略することができる。以上の工程を経て、表面に凹凸構造を有するサファイア基板2が作製される。
このサファイア基板2のエッチング方法によれば、レジスト膜40をプラズマに曝して変質させたので、マスク層30とレジスト膜40のエッチングの選択比を高くすることができる。これにより、マスク層30に対して微細で深い形状の加工を施しやすくなり、微細な形状のマスク層30を十分に厚く形成することができる。
また、プラズマエッチング装置1により、レジスト膜40の変質と、マスク層30のエッチングとを連続的に行うことができ、工数が著しく増大することもない。本実施形態においては、電源95のバイアス出力を変化させることにより、レジスト膜40の変質とマスク層30のエッチングとを行っており、簡単容易にレジスト膜40の選択比を高くすることができる。
さらに、十分に厚いマスク層30をマスクとして、サファイア基板2のエッチングを行うようにしたので、サファイア基板2に対して微細で深い形状の加工を施しやすくなる。特に、サファイア基板において、周期が1μm以下で深さが300nm以上の凹凸構造を形成することは、マスク層が形成された基板上にレジスト膜を形成し、レジスト膜を利用してマスク層のエッチングを行うエッチング方法では従来は不可能であったが、本実施形態のエッチング方法では可能となる。特に、本実施形態のエッチング方法では、周期が1μm以下で深さが500nm以上の凹凸構造を形成するのに好適である。
ナノスケールの周期的な凹凸構造はモスアイと称されるが、このモスアイの加工をサファイアに行う場合、サファイアは難削材であることから、200nm程度の深さまでしか加工ができなかった。しかしながら、200nm程度の段差では、モスアイとして不十分な場合があった。本実施形態のエッチング方法は、サファイア基板にモスアイ加工を施す場合の新規な課題を解決したものといえる。
尚、被加工材として、SiO/Niからなるマスク層30を示したが、マスク層30がNiの単層であったり他の材料であってもよいことは勿論である。要は、レジストを変質させて、マスク層30とレジスト膜40のエッチング選択比を高くすればよいのである。
また、プラズマエッチング装置1のバイアス出力を変化させて変質用条件とエッチング用条件とするものを示したが、アンテナ出力、ガス流量を変化させる他、例えば処理ガスを変更することで設定してもよい。要は、変質用条件は、レジストがプラズマに曝された際に変質してエッチング選択比が高くなる条件であればよい。
また、マスク層30としてNi層32が含まれるものを示したが、他の材料のエッチングであっても本発明を適用可能なことはいうまでもない。尚、本実施形態のサファイア基板のエッチング方法は、SiC、Si、GaAs、GaN、InP、ZnO等の基板にも適用可能である。
以上のように作製されたサファイア基板2の回折面2aに、横方向成長を利用してIII族窒化物半導体をエピタキシャル成長させ(半導体形成工程)、各電極を形成し、裏面に誘電体多層膜24及びAl層26を形成した後(多層膜形成工程)、ダイシングにより複数の発光素子1に分割することにより、発光素子1が製造される。
以上のように構成された発光素子1では、活性層14から発せられる光の光学波長より大きく、当該光のコヒーレント長より小さい周期で凸部2cが形成された回折面2aと、回折面2aにて回折した光を反射して回折面2aへ再入射させる反射部と、を備えることにより、サファイア基板2とIII族窒化物半導体層の界面にて、全反射臨界角を超える角度で入射する光についても回折作用を利用して素子外部へ光を取り出すことができる。具体的には、回折作用により透過した光を回折面2aに再入射させて、回折面2aにて再び回折作用を利用して透過させることにより、複数のモードで光を素子外部へ取り出すことができる。本実施形態については、回折作用により光を取り出していることから、散乱作用により光を取り出すものとは異質な作用効果を奏し、発光素子1の光取り出し効率を飛躍的に向上させることができる。
また、本実施形態の発光素子1では、凸部2cが短い周期で形成されているので、単位面積あたりの凸部2cの数が多くなる。凸部2cがコヒーレント長の2倍を超える場合は、この凸部2cに転位の起点となる角部が存在したとしても、転位密度が小さいために発光効率には殆ど影響を与えない。しかしながら、凸部2cの周期がコヒーレント長より小さくなると、半導体積層部19のバッファ層10中の転位密度が大きくなり、発光効率の低下が顕著となる。この傾向は、周期が1μm以下となるとさらに顕著になる。尚、発光効率の低下は、バッファ層10の製法によらず発生し、MOCVD法で形成されていても、スパッタリング法で形成されていても生じる。本実施形態においては、各凸部2cの上側に転位の起点となる角部がないので、バッファ層10の形成時に当該角部を起点として転位が生じることはない。この結果、多重量子井戸活性層14においても、転位の密度が比較的小さい結晶となっており、回折面2aに凸部2cが形成されることにより、発光効率が損なわれることはない。
ここで、本願発明者らは、サファイア基板2の裏面に誘電体多層膜24を含む反射部を設けることにより、発光素子1の光取り出し効率が顕著に増大することを見いだした。反射部をAl層単体とした場合と比較して、反射率が90%以上の反射部とすることにより、光取り出し効率が20%以上向上する。サファイア基板2の裏面に誘電体多層膜24を含む反射部を設けた場合、反射部の反射率が仮に90%だとしても、Al層の反射率が約80%であるから、反射率だけを見ればたかだか約10%の向上である。そして、サファイア基板2の表面が平坦である場合は、サファイア基板2の裏面の反射率が10%程度向上したとしても、素子全体の光取り出し効率は10%程度しか向上しない。しかしながら、サファイア基板2の表面に回折面2aが形成され、回折面2a上に活性層14を含む半導体層が形成されている場合は、光取り出し効率が20%以上向上し、これは当業者の予測の範囲を超えたサファイア基板2の表面にモスアイ構造が形成された素子特有の作用効果ということができる。
図8は、表面が凹凸により回折面となっているサファイア基板を使用した発光素子と、表面が平面状のサファイア基板を使用した発光素子における、順方向電流と光出力の関係を示すグラフである。データ取得にあたっては、実施例として、表面に高さ350nmの凸部を460nmの周期で形成し、裏面に誘電体多層膜及びAl層を形成したサファイア基板を使用した発光素子の試料体を作製した。また、比較例1として、表面に高さ350nmの凸部を460nmの周期で形成し、裏面にAl層のみを形成したサファイア基板を使用した発光素子の試料体を作製した。また、比較例2として、表面が平坦で裏面に誘電体多層膜及びAl層を形成したサファイア基板を使用した発光素子の試料体を作製した。また、比較例3として、表面が平坦で裏面にAl層のみを形成したサファイア基板を使用した発光素子の試料体を作製した。尚、各試料体の半導体積層部は全て同一の構成で、発光層からは450nmの波長の光が発せられるようにした。また、各試料体の誘電体多層膜は、51.6nmのZrOと76.76nmSiOの組み合わせでペア数を5とした。
図8に示すように、実施例と比較例1を見ると、サファイア基板の表面を回折面とし、サファイア基板の裏面に誘電体多層膜及びAl層を形成すると、裏面にAl層のみを形成した場合と比べて光出力が大幅に増加することが理解される。尚、比較例2と比較例3からサファイア基板の表面が平坦な場合であっても光出力が増加することが理解されるが、サファイア基板の表面が回折面である場合にはこの作用が顕著となる。
図9は、実施例の反射部の反射率を示すグラフである。実施例では、誘電体多層膜をZrOとSiOの組み合わせでペア数を5とし、誘電体多層膜に重ねてAl層を形成した。図9に示すように、420nmから500nmにわたってほぼ100%の反射率が実現されている。
図10は、表面に凹凸によるモスアイ加工が施されたサファイア基板(MPSS基板)を使用した発光素子と、表面が平面状のサファイア基板(FLAT基板)を使用した発光素子と、表面に比較的大きな凹凸加工が施されたサファイア基板(PSS基板)を使用した発光素子の、サファイア基板の裏面に誘電体多層膜及びAl層を形成した場合の光出力が、裏面にAl層のみ形成した場合と比較してどれだけ増加したかを示す表である。MPSS基板については実施例と比較例1の光出力から増加率を求め、FLAT基板については比較例2と比較例3の光出力から増加率を求めた。また、比較例4として、表面に高さ700nm、直径5000nmの凸部を6800nmの周期で形成し、裏面に誘電体多層膜及びAl層を形成したサファイア基板を使用した発光素子の試料体を作製した。また、比較例5として、表面に高さ700nm、直径5000nmの凸部を6800nmの周期で形成し、裏面にAl層のみを形成したサファイア基板を使用した発光素子の試料体を作製した。PSS基板については比較例4と比較例5の光出力から増加率を求めた。
図10に示すように、MPSS基板では光出力が26%増加しているのに対し、FLAT基板では12%の増加にとどまっている。さらに、表面に凹凸構造を有するPSS基板ではわずか2%しか増加しない。これは、PSS基板が回折作用でなく散乱作用を利用して光を取り出しているからと考えられる。
図11から図13は、反射部を誘電体多層膜のみとした場合の反射率を示すグラフである。図11は、誘電体多層膜を51.6nmのZrOと76.76nmSiOの組み合わせでペア数を20とした場合の反射率を示している。図12は、誘電体多層膜を51.6nmのZrOと76.76nmSiOの組み合わせでペア数を10とした場合の反射率を示している。図13は、誘電体多層膜を51.6nmのZrOと76.76nmSiOの組み合わせでペア数を5とした場合の反射率を示している。
図11に示すように、ペア数を20とすると、400nmから510nmにわたって反射率をほぼ100%とすることができる。また、図12に示すように、ペア数を10とすると、420nmから480nmにわたって反射率をほぼ100%とすることができる。すなわち、ペア数が10以上であれば、Al層なしであっても、前記実施形態と同様の作用効果を得ることができる。
一方で、図11から図13に示すように、誘電体多層膜のペア数を多くすれば誘電体多層膜が狙っている波長の反射率を向上させることができる反面、高反射率の波長域の外側で反射率が急激に低下するという不都合が生ずる。
また、図13に示すように、ペア数を5とすると、反射率が90%に満たなくなる。この場合は、Al層を重ねて設けることにより、図9に示すように420nmから500nmにわたって反射率をほぼ100%とすることができ、反射率が急激に低下するという不都合を回避しつつ高い反射率を実現することができる。
ここで、誘電体多層膜を被覆する金属膜としてAl層以外の構成とすることも可能である。図14は、金属膜としてAgを用いた場合の反射部の反射率を示すグラフである。図14に示すように、420nmから530nmにわたってほぼ100%の反射率が実現されている。
図15から図18は本発明の第2の実施形態を示すものであり、図15は発光素子の模式断面図である。
図15に示すように、発光素子100は、回折面102aを有するサファイア基板102上に、III族窒化物半導体層からなる半導体積層部119が形成されたものである。III族窒化物半導体層は、バッファ層110、n型GaN層32、多重量子井戸活性層114、電子ブロック層116、p型GaN層118をサファイア基板102側からこの順に有している。p型GaN層118上にはp側電極120が形成されるとともに、n型GaN層32上にはn側電極122が形成されている。また、サファイア基板102の裏面側には、誘電体多層膜124が形成されている。さらに、誘電体多層膜124の下面にはAl層126が形成されている。
サファイア基板102は、窒化物半導体が成長されるc面({0001})である回折面102aを有している。回折面102aには、平坦部102bと、平坦部102bに周期的に形成された複数の錐状の凹部102cと、が形成されている。各凹部102cの形状は、円錐、多角錘等の形状とすることができる。本実施形態においては、周期的に配置される各凹部102cにより、光の回折作用を得ることができる。
バッファ層110は、サファイア基板102の回折面102a上に形成され、GaNで構成されている。本実施形態においては、バッファ層110は、後述するn型GaN層112等よりも低温にて成長されている。また、バッファ層110は、各凹部102cに沿って周期的に形成される複数の錘状の凸部を回折面102a側に有している。
n型GaN層112、多重量子井戸活性層114、電子ブロック層116、p型GaN層118、p側電極120、n側電極122は、誘電体多層膜124及びAl層126は、第1の実施形態と同様の構成である。本実施形態においても、回折作用により透過した光を回折面102aに再入射させて、回折面102aにて再び回折作用を利用して透過させることにより、複数のモードで光を素子外部へ取り出すことができる。本願発明者らは、反射部として誘電体多層膜124を用いることで、発光素子100の光取り出し効率が飛躍的に向上することを見出した。
次いで、図16を参照してサファイア基板102について詳述する。図16はサファイア基板を示し、(a)が模式斜視図、(b)がB−B断面を示す模式縦断面図である。
図16(a)に示すように、回折面102aは、平面視にて、各凹部102cの中心が正三角形の頂点の位置となるように、所定の周期で仮想の三角格子の交点に整列して形成される。各凹部102cの周期は、多重量子井戸活性層114から発せられる光の光学波長より大きく、当該光のコヒーレント長より小さくなっている。尚、ここでいう周期とは、隣接する凹部102cにおける深さのピーク位置の距離をいう。また、光学波長とは、実際の波長を屈折率で除した値を意味する。さらに、コヒーレント長とは、所定のスペクトル幅のフォトン群の個々の波長の違いによって、波の周期的振動が互いに打ち消され、可干渉性が消失するまでの距離に相当する。コヒーレント長lcは、光の波長をλ、当該光の半値幅をΔλとすると、おおよそlc=(λ/Δλ)の関係にある。ここで、各凹部102cの周期は、多重量子井戸活性層114から発せられる光の光学波長の2倍より大きいことが好ましい。また、各凹部102cの周期は、多重量子井戸活性層114から発せられる光のコヒーレント長の半分以下であることが好ましい。
本実施形態においては、各凹部102cの周期は、500nmである。活性層114から発せられる光の波長は450nmであり、III族窒化物半導体層の屈折率が2.4であることから、その光学波長は187.5nmである。また、活性層114から発せられる光の半値幅は63nmであることから、当該光のコヒーレント長は、3214nmである。すなわち、回折面102aの周期は、活性層114の光学波長の2倍より大きく、かつ、コヒーレント長の半分以下となっている。
本実施形態においては、図16(b)に示すように、回折面102aの各凹部102cは、円錐状に形成される。具体的に、各凹部102cは、基端部の直径が200nmであり、深さは500nmとなっている。サファイア基板102の回折面102aは、各凹部102cの他は平坦部102bとなっており、半導体層の横方向成長が助長されるようになっている。
ここで、図17及び図18を参照して発光素子100用のサファイア基板102の作製方法について説明する。図17は、サファイア基板を加工する説明図であり、(a)は回折面に第1マスク層が形成された状態を示し、(b)は第1マスク層上にレジスト層が形成された状態を示し、(c)はレジスト層に選択的に電子線を照射する状態を示し、(d)はレジスト層を現像して除去した状態を示し、(e)は第2マスク層が形成された状態を示している。
まず、図17(a)に示すように、平板状のサファイア基板102を用意し、サファイア基板102の表面に第1マスク層130を形成する。第1マスク層130は、例えばSiOからなり、スパッタリング法、真空蒸着法、CVD法等により形成される。第1マスク層130の厚さは、任意であるが、例えば1.0μmである。
例えば、マグネトロンスパッタリング装置を用いて第1マスク層130を形成する場合、Arガスを用い、高周波(RF)電源を用いることができる。具体的には、例えば、Arガスを25sccmとし、RF電源の電力を材料に応じて200〜500Wとして、600nmの第1マスク層130をサファイア基板102に堆積することができる。このとき、スパッタリングの時間は適宜調節することができる。
次いで、図17(b)に示すように、サファイア基板102の第1マスク層130上にレジスト層132を形成する。レジスト層132は、例えば、日本ゼオン社製のZEP等の電子線感光材料からなり、第1マスク層130上に塗布される。レジスト層132の厚さは、任意であるが、例えば100nmから2.0μmである。
例えば、スピンコーティングによりレジスト層132を形成する場合、スピナーの回転数を1500rpmとして均一な膜を形成した後、180℃で4分間ベーキングを行って硬化させることにより、160〜170nmの膜厚のレジスト層132を得ることができる。具体的にレジスト層132の材料として、日本ゼオン社製のZEPと、日本ゼオン社製の希釈液ZEP−Aとを、1:1.4の割合で混合したものを用いることができる。
次に、図17(c)に示すように、レジスト層132と離隔してステンシルマスク134をセットする。レジスト層132とステンシルマスク134との間は、1.0μm〜100μmの隙間があけられる。ステンシルマスク134は、例えばダイヤモンド、SiC等の材料で形成されており、厚さは任意であるが、例えば、厚みが500nm〜100μmとされる。ステンシルマスク134は、電子線を選択的に透過する開口134aを有している。
ここで、ステンシルマスク134は、厚みが一定の薄板状に形成されているが、例えば格子状、突条の肉厚部を設けるなどして部分的に厚みを大きくして強度を付与するようにしてもよい。本実施形態においては、ウェハ状のサファイア基板102に一括して複数の発光素子100に対応する凹部102cを作成し、III族窒化物半導体のエピタキシャル成長後にダイシングすることにより、複数の発光素子100を製造する。従って、ステンシルマスク134の肉厚部を、ダイシングブレードの通過位置に対応させて形成することが可能となっている。尚、肉厚部は、サファイア基板102側に突出しても、サファイア基板102と反対側に突出しても、さらには両側に突出してもよい。サファイア基板102側に突出する場合、肉厚部の先端をレジスト層132と当接させることにより、肉厚部にレジスト層132とのスペーサの機能を付与することができる。
この後、図17(c)に示すように、ステンシルマスク134へ電子線を照射し、レジスト層132をステンシルマスク134の各開口134aを通過した電子線に曝す。具体的には、例えば、10〜100μC/cmの電子ビームを用いて、ステンシルマスク134のパターンをレジスト層132に転写する。尚、電子線は、ステンシルマスク134上においてスポット状に照射されるため、実際には電子線を走査させることにより、ステンシルマスク134の全面わたって電子線を照射することとなる。レジスト層132は、ポジタイプであり、感光すると現像液に対して溶解度が増大する。尚、ネガタイプのレジスト層132を用いてもよい。ここで、レジスト層132が感光する際に、レジスト層132に含まれていた溶剤が揮発することとなるが、レジスト層132とステンシルマスク134との間に隙間があることによって揮発成分が拡散しやすくなり、揮発成分によってステンシルマスク134が汚染されることが防止できる。
電子線の照射が完了した後、所定の現像液を用いてレジスト層132を現像する。これにより、図17(d)に示すように、電子線が照射された部位が現像液に溶出し、電子線が照射されてない部位が残留して、開口132aが形成される。レジスト層132として日本ゼオン社製のZEPを用いた場合、現像液として例えば酢酸アミルを用いることができる。また、現像後にリンス液にて洗浄するか否かは任意であるが、レジスト層132として日本ゼオン社製のZEPを用いた場合、リンス液として例えばIPA(イソプロピルアルコール)を用いることができる。
次いで、図17(e)に示すように、レジスト層132がパターンニングされた第1マスク層130上に、第2マスク層136を形成する。このようにして、第1マスク層130上に第2マスク層136を電子線照射を利用してパターンニングする。第2マスク層136は、例えばNiからなり、スパッタリング法、真空蒸着法、CVD法等により形成される。第2マスク層136の厚さは、任意であるが、例えば20nmである。第2マスク層136も、第1マスク層130と同様に、例えば、マグネトロンスパッタリング装置を用いて形成することができる。
図18はサファイア基板を加工する説明図であり、(a)はレジスト層を完全に除去した状態を示し、(b)は第2マスク層をマスクとして第1マスク層をエッチングした状態を示し、(c)は第2マスク層を除去した状態を示し、(d)第1マスク層をマスクとして回折面をエッチングした状態を示し、(e)は第1マスク層を除去した状態を示している。
図18(a)に示すように、レジスト層132を剥離液を用いて除去する。例えば、レジスト層132を剥離液中に浸し、所定時間だけ超音波を照射することにより除去することができる。具体的に、剥離液としては例えばジエチルケトンを用いることができる。また、レジスト層132除去後にリンス液にて洗浄するか否かは任意であるが、リンス液として例えばアセトン、メタノール等を用いて洗浄を行うことができる。これにより、第1マスク層130上に、ステンシルマスク134の開口134aのパターンを反転させた第2マスク層136のパターンが形成される。
次いで、図18(b)に示すように、第2マスク層136をマスクとして、第1マスク層130のドライエッチングを行う。これにより、第1マスク層130に開口130aが形成され、第1マスク層130のパターンが形成される。このとき、エッチングガスとして、第2マスク層136に比してサファイア基板102及び第1マスク層130が耐性を有するものが用いられる。例えば、第1マスク層130がSiOで第2マスク層136がNiである場合、SF等のフッ素系ガスを用いると、NiはSiOに対してエッチングの選択比が100程度であることから、第1マスク層130のパターンニングを的確に行うことができる。
この後、図18(c)に示すように、第1マスク層130上の第2マスク層136を除去する。第1マスク層130がSiOであり、第2マスク層136がNiである場合、水で希釈して1:1程度で混合した塩酸及び硝酸に浸漬したり、アルゴンガスによるドライエッチングによりNiを除去することができる。
そして、図18(d)に示すように、第1マスク層130をマスクとして、サファイア基板102のドライエッチングを行う。このとき、サファイア基板102のうち第1マスク層130が除去された部位のみがエッチングガスに曝されることになるため、サファイア基板102にステンシルマスク134の各開口134aの反転パターンを転写することができる。このとき、第1マスク層130は、サファイア基板102よりも、エッチングガスへの耐性が大きいため、第1マスク層130に被覆されていない箇所を選択的にエッチングすることができる。そして、サファイア基板102のエッチング深さが所期の深さとなるところでエッチングを終了させる。本実施形態においては、エッチング初期の段階では第1マスク層130に転写された開口130aは、直径50nmであるが、エッチングが深さ方向に進行するにつれて、サイドエッチングも進行するため、最終的には基端部の直径が150nmの円錐状の凹部102cが形成されるようになっている。本実施形態においては、エッチングの進行に伴って、第1マスク層130とサファイア基板102との接点が失われて、第1マスク層130が外縁から除去されていく。ここで、エッチングガスとしては、例えば、BCl等の塩素系ガスが用いられる。尚、サイドエッチングが進行しない第1マスク層130とエッチングガスの組合せを選択する場合は、ステンシルマスク134の開口134aの反転パターンが、各凹部102cの基端部と同一形状となるよう設計すればよい。
この後、図18(e)に示すように、所定の剥離液を用いてサファイア基板102上に残った第1マスク層130を除去する。剥離液としては、例えば、第1マスク層130にSiOが用いられている場合は希弗酸を用いることができる。
以上のように作製されたサファイア基板102の回折面102aに、横方向成長を利用してIII族窒化物半導体をエピタキシャル成長させ、各電極を形成した後に、ダイシングにより複数の発光素子100に分割することにより、発光素子100が製造される。
以上のように発光素子100を製造すると、サファイア基板102の回折面102aに凹部102cが形成されているものの、III族窒化物半導体層の横方向成長による平坦化の際に転位の終端が生じるので、III族窒化物半導体層にて転位の密度が比較的低い結晶が得られている。この結果、多重量子井戸活性層114においても、転位の密度が比較的低い結晶となっており、回折面102aに凹部102cが形成されることにより、発光効率が損なわれることはない。
ここで、本願発明者らは、サファイア基板102の裏面に誘電体多層膜124を含む反射部を設けることにより、発光素子100の光取り出し効率が顕著に増大することを見いだした。反射部をAl層単体とした場合と比較して、反射率が90%以上の反射部とすることにより、光取り出し効率が20%以上向上する。サファイア基板102の裏面に誘電体多層膜124を含む反射部を設けた場合、反射部の反射率が仮に90%だとしても、Al層の反射率が約80%であるから、反射率だけを見ればたかだか約10%の向上である。そして、サファイア基板102の表面が平坦である場合は、サファイア基板102の裏面の反射率が10%程度向上したとしても、素子全体の光取り出し効率は10%程度しか向上しない。しかしながら、サファイア基板102の表面に回折面102aが形成され、回折面102a上に活性層114を含む半導体層が形成されている場合は、光取り出し効率が20%以上向上し、これは当業者の予測の範囲を超えたサファイア基板102の表面にモスアイ構造が形成された素子特有の作用効果ということができる。
尚、前記実施形態においては、回折面102aに複数の凹部102cが形成されたものを示したが、例えば図19に示すように、サファイア基板102の回折面102aに複数の角柱状の凸部202cを形成してもよい。図19の発光素子200は、図15の発光素子200の回折面202aを変更したものであり、角柱状の凸部202cが所定の周期で仮想の正方格子の交点に整列して形成される。さらに、凹部又は凸部を三角錐状、四角錐状のような多角錘状としてもよく、具体的な細部構造等についても適宜に変更可能であることは勿論である。
本発明の半導体発光素子及びその製造方法は、光取り出し効率を向上させることができるので、産業上有用である。
1 発光素子
2 サファイア基板
2a 回折面
2b 平坦部
2c 凸部
2d 側面
2e 湾曲部
2f 上面
10 バッファ層
12 n型GaN層
14 多重量子井戸活性層
16 電子ブロック層
18 p型GaN層
20 p側電極
22 n側電極
24 誘電体多層膜
24a 第1材料
24b 第2材料
26 Al層
30 マスク層
31 SiO
32 Ni層
40 レジスト膜
41 凹凸構造
42 残膜
43 凸部
50 モールド
51 凹凸構造
91 プラズマエッチング装置
92 基板保持台
93 容器
94 コイル
95 電源
96 石英板
97 冷却制御部
98 プラズマ
100 発光素子
102 サファイア基板
102a 回折面
102b 平坦部
102c 凹部
110 バッファ層
112 n型GaN層
114 多重量子井戸活性層
116 電子ブロック層
118 p型GaN層
120 p側電極
122 n側電極
124 誘電体多層膜
130 第1マスク層
130a 開口
132 レジスト層
132a 開口
134 ステンシルマスク
134a 開口
136 第2マスク層
200 発光素子
202 サファイア基板
202a 回折面
202c 凸部

Claims (7)

  1. 発光層を含む半導体積層部と、
    前記半導体積層部が表面上に形成されるサファイア基板と、を備え、
    前記サファイア基板の前記表面に前記発光層から発せられる光が入射し、
    前記サファイア基板の表面には、前記発光層から発せられる光の光学波長より大きくコヒーレント長より小さい周期で凹部又は凸部が形成され、
    前記サファイア基板の裏面には、前記表面を透過した光を反射して前記表面へ再入射させる反射部が形成され、
    前記反射部は、誘電体多層膜を含み、前記発光層から発せられる光の波長域で反射率が90%以上である半導体発光素子。
  2. 前記サファイア基板の裏面に形成された前記誘電体多層膜は、金属層により被覆されている請求項1に記載の半導体発光素子。
  3. 前記金属層は、Alからなる請求項2に記載の半導体発光素子。
  4. 前記凹部又は前記凸部の高さは、300nm以上である請求項3に記載の半導体発光素子。
  5. 請求項4に記載の半導体発光素子を製造するにあたり、
    サファイア基板の表面上にマスク層を形成するマスク層形成工程と、
    前記マスク層上にレジスト膜を形成するレジスト膜形成工程と、
    前記レジスト膜に所定のパターンを形成するパターン形成工程と、
    Arガスのプラズマを所定のバイアス出力を加えて前記サファイア基板側に誘導して、前記Arガスの前記プラズマにより前記レジスト膜を変質させてエッチング選択比を高くするレジスト変質工程と、
    Arガスのプラズマを前記レジスト変質工程のバイアス出力よりも高いバイアス出力を加えて前記サファイア基板側に誘導して、エッチング選択比が高くなった前記レジスト膜をマスクとして前記マスク層のエッチングを行うマスク層のエッチング工程と、
    エッチングされた前記マスク層をマスクとして、前記サファイア基板のエッチングを行って前記凹部又は前記凸部を形成する基板のエッチング工程と、
    エッチングされた前記サファイア基板の表面上に、前記半導体積層部を形成する半導体形成工程と、
    前記サファイア基板の裏面上に、前記誘電体多層膜を形成する多層膜形成工程と、を含む半導体発光素子の製造方法。
  6. 前記基板のエッチング工程にて、前記マスク層上に前記レジスト膜が残った状態で、前記サファイア基板のエッチングを行う請求項5に記載の半導体発光素子の製造方法。
  7. 前記マスク層は、前記サファイア基板上のSiO層と、前記SiO層上のNi層と、を有し、
    前記基板のエッチング工程にて、前記SiO層と、前記Ni層と、前記レジスト膜と、が積層した状態で、前記サファイア基板のエッチングを行う請求項6に記載の半導体発光素子の製造方法。
JP2013544931A 2012-10-12 2012-10-12 半導体発光素子及びその製造方法 Active JP5435523B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/076553 WO2014057591A1 (ja) 2012-10-12 2012-10-12 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP5435523B1 JP5435523B1 (ja) 2014-03-05
JPWO2014057591A1 true JPWO2014057591A1 (ja) 2016-08-25

Family

ID=50396636

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013544931A Active JP5435523B1 (ja) 2012-10-12 2012-10-12 半導体発光素子及びその製造方法
JP2014540919A Pending JPWO2014058069A1 (ja) 2012-10-12 2013-10-11 半導体発光素子及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014540919A Pending JPWO2014058069A1 (ja) 2012-10-12 2013-10-11 半導体発光素子及びその製造方法

Country Status (2)

Country Link
JP (2) JP5435523B1 (ja)
WO (2) WO2014057591A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015147134A1 (ja) * 2014-03-26 2017-04-13 Jxエネルギー株式会社 エピタキシャル成長用基板の製造方法、それより得られるエピタキシャル成長用基板及びその基板を用いた発光素子
JP2017069463A (ja) * 2015-09-30 2017-04-06 旭化成株式会社 半導体発光素子及びその製造方法
JP6524904B2 (ja) 2015-12-22 2019-06-05 日亜化学工業株式会社 発光装置
WO2018180724A1 (ja) 2017-03-28 2018-10-04 東芝マテリアル株式会社 半導体発光素子
JP7350477B2 (ja) * 2018-11-02 2023-09-26 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
JP6683237B2 (ja) * 2018-11-28 2020-04-15 日亜化学工業株式会社 窒化物半導体素子
JP2021097184A (ja) * 2019-12-19 2021-06-24 株式会社沖データ 発光サイリスタ、光プリントヘッド、及び画像形成装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221698A (ja) * 1999-01-29 2000-08-11 Sony Corp 電子装置の製造方法
JP4604488B2 (ja) * 2003-12-26 2011-01-05 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP2009059970A (ja) * 2007-08-31 2009-03-19 Seiwa Electric Mfg Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP5178360B2 (ja) * 2007-09-14 2013-04-10 シャープ株式会社 窒化物半導体発光素子
JP2009260316A (ja) * 2008-03-26 2009-11-05 Panasonic Electric Works Co Ltd 半導体発光素子およびそれを用いる照明装置
JP5379434B2 (ja) * 2008-09-22 2013-12-25 学校法人 名城大学 発光素子用サファイア基板の製造方法
CN104600167B (zh) * 2009-09-07 2017-12-12 崇高种子公司 半导体发光元件
JP5486883B2 (ja) * 2009-09-08 2014-05-07 東京エレクトロン株式会社 被処理体の処理方法
JP5392611B2 (ja) * 2009-09-14 2014-01-22 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
JP5719110B2 (ja) * 2009-12-25 2015-05-13 日亜化学工業株式会社 発光素子
KR101384052B1 (ko) * 2010-09-14 2014-04-09 파나소닉 주식회사 백라이트 장치, 및 그 백라이트 장치를 이용한 액정 표시 장치, 및 그들에 이용하는 발광 다이오드
JP5142236B1 (ja) * 2011-11-15 2013-02-13 エルシード株式会社 エッチング方法

Also Published As

Publication number Publication date
JP5435523B1 (ja) 2014-03-05
WO2014058069A1 (ja) 2014-04-17
JPWO2014058069A1 (ja) 2016-09-05
WO2014057591A1 (ja) 2014-04-17

Similar Documents

Publication Publication Date Title
JP6410751B2 (ja) 半導体発光素子
JP5728116B2 (ja) Led素子及びその製造方法
JP5435523B1 (ja) 半導体発光素子及びその製造方法
JP5379434B2 (ja) 発光素子用サファイア基板の製造方法
JP5142236B1 (ja) エッチング方法
WO2014126016A1 (ja) Led素子及びその製造方法
KR20070040260A (ko) 질화물 반도체 발광소자 및 제조방법
JP2011159650A (ja) 発光素子
JP2016027658A (ja) エッチング方法
JP5808725B2 (ja) エッチング方法
JP2016103624A (ja) 発光素子の製造方法及び発光素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150