JPWO2013027653A1 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JPWO2013027653A1
JPWO2013027653A1 JP2013529988A JP2013529988A JPWO2013027653A1 JP WO2013027653 A1 JPWO2013027653 A1 JP WO2013027653A1 JP 2013529988 A JP2013529988 A JP 2013529988A JP 2013529988 A JP2013529988 A JP 2013529988A JP WO2013027653 A1 JPWO2013027653 A1 JP WO2013027653A1
Authority
JP
Japan
Prior art keywords
gas
etching
film
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013529988A
Other languages
English (en)
Other versions
JP6080166B2 (ja
Inventor
基村　雅洋
雅洋 基村
智典 梅崎
智典 梅崎
亜紀応 菊池
亜紀応 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Glass Co Ltd
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Central Glass Co Ltd
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Glass Co Ltd, Screen Holdings Co Ltd, Dainippon Screen Manufacturing Co Ltd filed Critical Central Glass Co Ltd
Publication of JPWO2013027653A1 publication Critical patent/JPWO2013027653A1/ja
Application granted granted Critical
Publication of JP6080166B2 publication Critical patent/JP6080166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

絶縁膜と導電性膜とを積層した積層膜に形成した孔の内周面から導電性膜を選択的に精度良く後退させたパターンを基板上に形成することができるパターン形成方法。パターン形成方法は、基板上に、絶縁膜およびポリシリコン膜を交互に積層して、前記絶縁膜および前記ポリシリコン膜をそれぞれ少なくとも２層含む積層膜を形成する工程と、少なくとも２層の前記絶縁膜および少なくとも２層の前記ポリシリコン膜を貫通する孔を前記積層膜に形成する工程と、フッ素系ハロゲンガスを不活性ガスで希釈したエッチングガスを前記孔内に導入して行う等方的エッチングによって、前記孔の側壁から前記ポリシリコン膜を選択的にエッチングする選択エッチング工程とを含む。

Description

この発明は、基板上にパターンを形成する方法に関する。
特許文献１は、三次元メモリセルアレイの製造方法を開示している。具体的には、導電層と絶縁層とを交互に複数周期繰り返し積層した積層膜に、前記導電層および絶縁層を貫通する孔（ホール）を形成する方法を開示している。前記孔の内周面には、一対のシリコン酸化膜間にシリコン窒化膜を挟んだＯＮＯ(Oxide-Nitride-Oxide)構造の絶縁膜が形成され、その内方にシリコンピラーが埋め込まれる。シリコンピラーはチャネルとして機能し、導電層はコントロールゲートとして機能する。この構成により、孔の深さ方向に関して絶縁層によって分離された複数のメモリセルが形成されている。各メモリセルにおいて、ＯＮＯ構造の絶縁膜に電荷を蓄積して情報を記憶することができる。
特開２０１０−１７７６５２号公報
積層膜に形成された孔の内周面には、導電層と絶縁層とが交互に露出しており、絶縁層によってメモリセルが分離されている。孔の内周面からのエッチングによって、導電層を選択的にエッチングして内周面から後退させることができれば、孔内に絶縁層が突出し、その突出した絶縁層によって導電層が分離された構造を形成できる。これにより、メモリセル間の分離ができるので、各層を薄く形成して高集積化したときに、メモリセル間のクロストークを抑制できる。
しかし、孔内の導電層を、その深さ位置によらずに、均一に後退させることができる技術は、未だ確立されていない。
そこで、この発明の目的は、絶縁膜と導電性膜とを積層した積層膜に形成した孔の内周面から導電性膜を選択的に精度良く後退させたパターンを基板上に形成することができるパターン形成方法を提供することである。
上記の目的を達成するための請求項１記載の発明は、基板上に、絶縁膜およびポリシリコン膜を交互に積層して、前記絶縁膜および前記ポリシリコン膜をそれぞれ少なくとも２層含む積層膜を形成する工程と、少なくとも２層の前記絶縁膜および少なくとも２層の前記ポリシリコン膜を貫通する孔を前記積層膜に形成する工程と、フッ素系ハロゲンガスを不活性ガスで希釈したエッチングガスを前記孔内に導入して行う等方的エッチングによって、前記孔の側壁から前記ポリシリコン膜を選択的にエッチングする選択エッチング工程とを含む、パターン形成方法である。
この方法によれば、基板上に絶縁膜（たとえばシリコン酸化膜）およびポリシリコン膜を交互に積層した積層膜が形成され、この積層膜を貫通する孔が形成される。そして、孔内に、フッ素系ハロゲンガスを不活性ガスで希釈したエッチングガスが導入される。このエッチングガスによって、孔の内周面から等方的なエッチングが進行する。そして、このエッチングガスは、絶縁膜（たとえばシリコン酸化膜）に対するポリシリコン膜のエッチング選択比が高いので、ポリシリコン膜を選択的にエッチングできる。これにより、孔の内周面（側壁）からポリシリコン膜を選択的に後退させることができ、孔の内周面に絶縁膜が突出し、この突出した絶縁膜によってポリシリコン膜が分離された構造を形成できる。ポリシリコン膜は、導電層として用いることができる。
フッ素系ハロゲンガスを不活性ガスで希釈したエッチングガスによるエッチングは、孔内において均一に進行する。すなわち、孔内の深さ位置に関係なく、均一なエッチングが可能である。エッチング液を用いるウエットエッチングでは、孔の入口部においてはエッチング液が新液に置換されやすいのに対して、孔の奥部ではエッチング液の置換が進行しにくい。そのため、孔の入口部と奥部とでエッチングの進行速度が相違し、入口部から奥部に向かって狭まるテーパー状のエッチングプロファイルとなりやすい。これに対して、上記のようなエッチングガスを用いたエッチングでは、孔内の至るところで等しくエッチングを進行させることができる。よって、孔内の位置によらずに、ポリシリコン膜を精度良くエッチングして孔の内周面から後退させることができる。
請求項２に記載されているように、前記フッ素系ハロゲンガスは、ＣｌＦ３ガス、ＢｒＦ５ガス、ＩＦ３ガス、ＩＦ７ガス、ＣｌＦガス、ＢｒＦ３ガス、ＩＦ５ガス、およびＢｒＦガスから選択した一種または２種以上のガスを含むことが好ましい。
請求項３に記載されているように、前記選択エッチング工程が、大気圧雰囲気中で行われてもよい。上記のようなエッチングガスを用いれば、大気圧に近い雰囲気中でも、ポリシリコン膜の選択エッチングが可能である。これにより、エッチングを行う処理室内の気圧を制御しなくてもよいので、工程を減らすことができ、それに応じて生産性を向上できる。
請求項４に記載されているように、前記選択エッチング工程が、減圧雰囲気中で行われてもよい。これにより、ポリシリコン膜のエッチングレートおよびエッチング選択比を高めることができる。
請求項５に記載されているように、前記選択エッチング工程が、前記基板を主面に垂直な回転軸線まわりに回転させる工程を含むことが好ましい。これにより、基板の面内に複数の孔が形成される場合に、基板面内での処理のばらつきを抑制できる。
請求項６に記載されているように、前記選択エッチング工程が、前記基板の温度を制御（加熱または冷却）する工程を含むことが好ましい。これにより、ポリシリコン膜のエッチングレートおよびエッチング選択比を制御することができる。
請求項７に記載されているように、前記基板の温度を制御（加熱または冷却）する工程において、エッチング時の基板温度を−３０℃以上３０℃以下に制御することが好ましい。これにより、ポリシリコン膜のエッチングレートおよびエッチング選択比を高めることができる。
請求項８に記載されているように、前記絶縁膜が、酸化膜（たとえばシリコン酸化膜）を含んでいてもよい。フッ素系ハロゲンガスを用いた気相エッチングでは、酸化膜に対するポリシリコン膜の選択比を大きくとることができる。したがって、絶縁膜が酸化膜を含む場合に、ポリシリコン膜を一層精度よくエッチングできる。
図１は、この発明の一実施形態に係るパターン形成方法が適用される半導体装置の一部の構成を示す断面図である。 図２Ａは、前記半導体装置の製造方法を説明するための断面図である。 図２Ｂは、図２Ａの次の工程を示す断面図である。 図２Ｃは、図２Ｂの次の工程を示す断面図である。 図３は、孔の内周面（側壁）からポリシリコン膜を選択的にエッチングして後退させる気相エッチング工程を実行するための気相エッチング装置の構成例を示す図解的な断面図である。 図４は、前記気相エッチング装置による気相エッチングの詳細を説明するためのフローチャートである。 図５は、エッチング試験を行ったときのエッチング形態を示す模式的な部分拡大断面図である。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係るパターン形成方法が適用される半導体装置の一部の構成を示す断面図である。この半導体装置は、３次元配列されたメモリセルアレイを含む。この半導体装置は、半導体基板１と、半導体基板１上に形成された積層膜２とを含む。積層膜２は、絶縁膜としての酸化膜３と、導体膜としてのポリシリコン膜４とを交互に複数周期積層して構成されている。積層膜２は、酸化膜３を少なくとも２層含む。また、積層膜２は、少なくとも２層のポリシリコン膜４を含む。積層膜２には、複数層の酸化膜３および複数層のポリシリコン膜４を、それらの積層方向に沿って貫通した孔５が形成されている。孔５は、柱状に形成されている。孔５は、円柱状に形成されていてもよいし、角柱（たとえば四角柱）状に形成されていてもよい。孔５の内周面（側壁）では、酸化膜３が、ポリシリコン膜４よりも内方に突出している。換言すれば、ポリシリコン膜４の縁部が酸化膜３の縁部よりも後退している。このような孔５が、半導体基板１の面内に分布するように、積層膜２に複数個形成されている。
各孔５の内周面には、ＯＮＯ（Oxide-Nitride-Oxide）構造の電荷蓄積積層膜６が形成されている。電荷蓄積積層膜６は、たとえば、孔５の内周面に接する酸化膜６ａ（たとえばシリコン酸化膜）と、酸化膜６ａに接する窒化膜６ｂ（たとえばシリコン窒化膜）と、窒化膜６ｂに接する酸化膜６ｃ（たとえばシリコン酸化膜）とを積層して構成されている。電荷蓄積積層膜６の内側には、孔５内を充填するようにシリコンピラー７が埋め込まれている。
このような構成により、シリコンピラー７はチャネルとして機能し、ポリシリコン膜４はコントロールゲートとして機能する。こうして、孔５の深さ方向に関して酸化膜３によって分離された複数のメモリセルが形成されている。各メモリセルにおいて、電荷蓄積積層膜６に電荷を蓄積して情報を記憶することができる。メモリセルを分離する酸化膜３がポリシリコン膜４よりも孔５の内方に突出しているので、メモリセル間を確実に分離できる。したがって、各層の酸化膜３およびポリシリコン膜４を薄く形成して高集積化したときに、メモリセル間のクロストークを抑制できる。
図２Ａ、図２Ｂおよび図２Ｃは、前記半導体装置の製造方法を説明するための断面図である。
まず、図２Ａに示すように、半導体基板１上に、酸化膜３とポリシリコン膜４とが交互に積層されて、積層膜２が形成される。酸化膜３は、ＴＥＯＳ（テトラエトキシシラン）であってもよく、たとえばＣＶＤ法（化学的気相成長法）で形成されてもよい。ポリシリコン膜４は、たとえばプラズマＣＶＤ法で形成されてもよい。導電性を付与するための不純物を添加しながらポリシリコン膜４を形成することによって、ポリシリコン膜４を導電性膜とすることができる。
次に、図２Ｂに示すように、複数層の酸化膜３および複数層のポリシリコン膜４をそれらの積層方向に貫通する孔５が形成される。孔５の形成は、たとえば、反応性イオンエッチングによって行うことができ、より具体的には、特許文献１に記載されている方法が適用されてもよい。
次に、図２Ｃに示すように、孔５内にエッチングガスを導入して行う等方エッチングによって、孔５の内周面（側壁）から各ポリシリコン膜４が選択的にエッチングされる（気相エッチング工程）。これにより、各ポリシリコン膜４が孔５の内周面から後退する。これにより、孔５の内周面（側壁）から各酸化膜３が内方へと突出した構造が得られる。エッチングガスとしては、フッ素系ハロゲンガスを不活性ガスで希釈したガスが用いられる。このようなエッチングガスは、酸化物に対するポリシリコンのエッチング選択比が高いので、ポリシリコン膜４の選択的エッチングが可能となる。
前記フッ素系ハロゲンガスとしては、ＣｌＦ３ガス、ＢｒＦ５ガス、ＩＦ３ガス、ＩＦ７ガス、ＣｌＦガス、ＢｒＦ３ガス、ＩＦ５ガス、およびＢｒＦガスから選択した一種または２種以上を用いることができる。このフッ素系ハロゲンガスを希釈する不活性ガスとしては、たとえば、窒素ガス、アルゴンガス、ヘリウムガスなどを用いることができる。
このようなエッチングガスを用いた気相エッチング工程の後の基板表面にはエッチング残渣が残らないので、純水等のリンス液を用いたリンス工程を行う必要がない。たとえば、ＣｌＦ３ガスによるシリコンエッチングの反応は次式に示すとおりである。ＳｉＦ４およびＣｌＦはいずれも揮発性であるので、エッチング残渣を残すことなくシリコンをエッチングできる。
Ｓｉ＋２ＣｌＦ３→ＳｉＦ４＋２ＣｌＦ
図２Ｃの工程の後は、電荷蓄積積層膜６の形成およびシリコンピラー７の埋め込みを経て、図１に示す構造が得られる。電荷蓄積積層膜６の形成は、ＡＬＤ(Atomic Layer Deposition)法で行ってもよい。また、シリコンピラー７の埋め込みは、不純物をドーピングしながらＣＶＤ法によってシリコン膜を堆積させることによって行われてもよい。
図３は、孔５の内周面（側壁）からポリシリコン膜４を選択的にエッチングして後退させる工程を実行するための気相エッチング装置の構成例を示す図解的な断面図である。
この気相エッチング装置は、ハウジング２０と、ハウジング２０内に収容された処理ガス導入容器２１と、同じくハウジング２０内に収容された基板保持台２２とを備えている。処理ガス導入容器２１には、処理ガス導入路２３から、処理ガスが導入されるようになっている。処理ガス導入路２３には、フッ素系ハロゲンガス供給路２４および不活性ガス供給路２５が結合されている。フッ素系ハロゲンガス供給路２４には、バルブ２６および流量コントローラ（ＭＦＣ）４６が介装されている。同様に、不活性ガス供給路２５には、バルブ２７および流量コントローラ（ＭＦＣ）４７が介装されている。フッ素系ハロゲンガス供給路２４は、フッ素系ハロゲンガス供給源２８に接続されている。不活性ガス供給路２５は、不活性ガス供給源２９に接続されている。
処理ガス導入容器２１は、その底壁部がパンチングプレート３６となっており、このパンチングプレート３６は、基板保持台２２の上方に配置されている。パンチングプレート３６には、その上下の空間を連通させる複数の貫通孔が面内に均一に分布して形成されている。処理ガス導入容器２１に導入された処理ガスは、パンチングプレート３６を通って、基板保持台２２へと向かう。
基板保持台２２は、基板Ｗを水平姿勢で保持することができ、かつ基板Ｗを鉛直な回転軸線３０まわりに回転させることができるスピンチャックとしての形態を有している。基板Ｗは、図１等の半導体基板１に相当する。基板保持台２２に保持された基板Ｗには、パンチングプレート３６を通った処理ガスが導かれる。基板保持台２２は、モータ等を含む回転駆動機構３１によって回転軸線３０まわりに回転される回転軸３２の上端に固定されている。さらに、基板保持台２２には、基板Ｗの温度を調節するための温度調節器３５が組み込まれている。温度調節器３５は、基板保持台２２に保持された基板Ｗを加熱したり、その基板Ｗを冷却したりする装置である。
基板保持台２２の平面視における外方側には、ハウジング２０の底面に対して上下に収縮するベローズ３８が設けられている。このベローズ３８は、上端縁をパンチングプレート３６の周縁部下面に当接させて、基板保持台２２の周縁の空間を密閉して処理室を形成する密閉位置（図３において実線で示す位置）と、その上端縁が基板保持台２２の上面よりも下方に退避した退避位置（図３において破線で示す位置）との間で、図示しない駆動機構によって伸長／収縮駆動されるようになっている。
ベローズ３８の内部空間は、ハウジング２０の底面に接続された排気配管３９を介して、排気手段４０により排気されるようになっている。この排気手段４０は、排気ブロワまたはエジェクタなどの強制排気機構であってもよいし、当該気相エッチング装置が設置されるクリーンルームに備えられた排気設備であってもよい。
基板保持台２２の側方には、基板Ｗを搬入／搬出するための開口４１が、ハウジング２０の側壁に形成されている。この開口４１には、シャッタ４２が配置されている。基板Ｗの搬入時には、ベローズ３８が退避位置（図３の破線の位置）に下降させられるとともに、シャッタ４２が開成され、基板搬送ロボット４３によって、基板保持台２２に基板Ｗが渡される。また、基板Ｗの搬出時には、ベローズ３８が退避位置とされるとともに、シャッタ４２が開成されて、基板保持台２２上の基板Ｗが基板搬送ロボット４３に受け渡されて搬出される。
この気相エッチング装置の各部は、マイクロコンピュータ等を含む制御装置５０によって制御されるようになっている。より具体的には、制御装置５０は、バルブ２６，２７の開閉動作、回転駆動機構３１の動作、温度調節器３５の動作、ベローズ３８の昇降、排気手段４０の動作、基板搬送ロボット４３の動作、流量コントローラ４６，４７によって調整される流量等を制御する。
基板Ｗに対して気相エッチング処理を行うときには、ベローズ３８はパンチングプレート３６の周縁に密着した密着位置（図３の実線の位置）まで上昇させられるとともに、バルブ２６，２７が開かれる。これにより、フッ素系ハロゲンガス供給路２４から供給されるフッ素系ハロゲンガスが不活性ガス供給路２５から供給される不活性ガス（たとえば窒素ガス）によって希釈されて、エッチングガスが調製される。このエッチングガスは、処理ガス導入路２３から処理ガス導入容器２１内に導入され、パンチングプレート３６へと運ばれる。そして、このパンチングプレート３６に形成された貫通孔を介して、基板Ｗの表面へとエッチングガスが供給される。
一方、前述のようなエッチングガスによるエッチングレートおよびエッチング選択比は、基板温度に依存する。そこで、制御装置５０は、温度調節器３５を制御して、基板Ｗの温度を調節する。
さらに、基板Ｗの面内での処理を均一に行うために、制御装置５０は、回転駆動機構３１を駆動して、基板保持台２２を回転軸線３０まわりに一定速度で回転させる。
図４は、前記気相エッチング装置による気相エッチングの詳細を説明するためのフローチャートである。
基板搬送ロボット４３によって開口４１から基板Ｗが搬入され、シャッタ４２が閉じられると、制御装置５０は、ベローズ３８を上昇させてパンチングプレート３６に当接させ、密閉状態の処理室を形成する（ステップＳ１）。次に、制御装置５０は、排気手段４０を作動させて処理室内の雰囲気を排気するとともに、バルブ２７を開いて、処理室に不活性ガスを導入し、処理室内の雰囲気を不活性ガスでパージする（ステップＳ２）。制御装置５０は、処理室内が大気圧雰囲気となるように排気手段４０を制御してもよい。また、制御装置５０は、必要に応じて、処理室内が減圧雰囲気（大気圧よりも低圧の雰囲気）となるように排気手段４０を制御してもよい。さらに、制御装置５０は、温度調節器３５を制御することによって、基板Ｗの温度を制御し（ステップＳ３）、回転駆動機構３１を制御することによって基板保持台２２を回転（すなわち基板Ｗを回転）させる（ステップＳ４）。基板Ｗの温度は、常温〜８０℃程度に制御されるとよい。
この状態で、制御装置５０は、バルブ２６を開き、さらに、流量コントローラ４６，４７を制御する。これにより、フッ素系ハロゲンガスと不活性ガスとを所定の流量比で混合したエッチングガスが調製され、このエッチングガスが処理室に導入される（ステップＳ５）。エッチングガスは、基板Ｗの表面に導かれ、基板Ｗの表面に形成された積層膜の孔５内に入り込み、孔５の内周面（側壁）からポリシリコン膜４を選択的にエッチングする。この気相エッチングが所定時間に亘って行われる。
次に、制御装置５０は、バルブ２６を閉じて、フッ素系ハロゲンガスの供給を停止する。これにより、エッチングガスの供給が停止され、処理室には不活性ガスだけが導かれる状態となる（ステップＳ６）。さらに、制御装置５０は、温度調節器３５を制御して、基板Ｗを冷却する（ステップＳ７）。これにより、気相エッチングが停止する。
その後、制御装置５０は、回転駆動機構３１を制御して基板Ｗの回転を停止させる（ステップＳ８）。そして、処理室内が不活性ガスでパージされる（ステップＳ９）。気相エッチング処理中に処理室内を減圧雰囲気に制御していた場合は、制御装置５０は、排気手段４０を制御して、処理室内を大気圧に戻す。
次いで、制御装置５０は、ベローズ３８を下降させ、シャッタ４２を開く。この状態で、基板搬送ロボット４３によって、処理済みの基板Ｗが搬出される（ステップＳ１０）。
以上のように、この実施形態によれば、積層膜２に形成された孔５内に、フッ素系ハロゲンガスを不活性ガスで希釈したエッチングガスが導入される。このエッチングガスによって、孔５の内周面（側壁）から等方的なエッチングが進行する。このエッチングガスは、酸化膜３に対するポリシリコン膜４のエッチング選択比が高いので、ポリシリコン膜４を選択的にエッチングできる。これにより、孔５の内周面からポリシリコン膜４を選択的に後退させることができる。したがって、孔５の内周面に酸化膜３が突出し、この突出した酸化膜３によってポリシリコン膜４（導電層）が分離された構造を形成できる。
フッ素系ハロゲンガスを不活性ガスで希釈したエッチングガスによる気相エッチングは、孔５内において均一に進行する。すなわち、孔５内の深さ位置に関係なく、均一なエッチングが可能である。たとえば、ウエットエッチングでは、孔の入口部においてはエッチング液が新液に置換されやすいのに対して、孔の奥部ではエッチング液の置換が進行しにくい。そのため、孔の入口部と奥部とでエッチングの進行速度が相違し、入口部から奥部に向かって狭まるテーパー状のエッチングプロファイルとなりやすい。これに対して、上記のような気相エッチングでは、孔５内の至るところで、等しくエッチングを進行させることができる。よって、孔５内の位置によらずに、ポリシリコン膜４を精度良くエッチングして孔５の内周面から後退させることができる。
また、このような気相エッチング工程の後の基板Ｗの表面には、エッチング残渣が残らない。そのため、気相エッチング工程の後に、純水等のリンス液を用いたリンス工程を実行する必要がない。したがって、リンス液を用いた工程を省くことによって、基板Ｗ上の微細パターンがリンス液の表面張力によって倒壊したりする不具合を回避できる。
前述のとおり、気相エッチングは大気圧雰囲気中で行うこともできるし、必要に応じて減圧雰囲気中で行うこともできる。大気圧雰囲気中で気相エッチングを行えば、処理室内の気圧を制御しなくてもよいので、工程を減らすことができ、それに応じて生産性を向上できる。また、減圧雰囲気中で気相エッチングを行えば、ポリシリコン膜のエッチングレートおよびエッチング選択比を高めることができる。
また、この実施形態では、気相エッチング工程において、基板Ｗが、その主面に垂直な回転軸線３０まわりに回転される。これにより、基板Ｗの面内に分布するように積層膜２に形成された複数の孔５内において、均一に気相エッチングを行うことができる。よって、その複数の孔５内に均一性の高い構造を精度良く形成できる。
さらに、この実施形態では、気相エッチング工程において、基板Ｗの温度が制御される。ポリシリコン膜のエッチングレートおよびエッチング選択比を高めるためには、基板Ｗの温度は−３０℃以上３０℃以下に制御されることが好ましく、−１０℃以上２０℃以下に制御されることが特に好ましい。これにより、ポリシリコン膜４の選択的エッチングを一層精度よく実行できる。
また、ポリシリコン膜４の間に形成される絶縁膜として酸化膜３を用いているため、気相エッチングにおける選択比を大きくとることができる。これにより、ポリシリコン膜４を一層精度よくエッチングできる。
以下、具体的な試験の実施条件とその結果について記載する。
[実施例１〜１５]
図２Ｂに示したパターンが形成された基板を図３の構成の気相エッチング装置の基板保持台２２に設置し、エッチング試験を行った。本試験における、シリコンのエッチング形態を図５に示す。孔５内の壁面の各ポリシリコン膜４のエッチング深さｔを断面ＳＥＭ観察により測定した。さらに、そのエッチング深さｔの平均値ｔＡおよび標準偏差σを求め、σ／ｔＡを求めることにより、孔の深さ方向に対するエッチング深さの均一性を評価した。エッチングガスとして導入したフッ化物ガスの流量はいずれも１００ｓｃｃｍである。
この発明の実施例におけるエッチング条件と、その結果を表１に示す。
Figure 2013027653
実施例１では、基板温度を１５℃とし、フッ化物ガスとしてＩＦ７、希釈ガスとしてＨｅを用いて、ＩＦ７分圧５Ｐａ、Ｈｅ分圧９５Ｐａに固定した条件で、１０分間エッチング試験を行った。その結果、平均エッチング深さｔＡは２５ｎｍ、標準偏差σは２．８であり、σ／ｔＡは１１％と、均一性は良好であった。
実施例２では、フッ化物ガスとしてＣｌＦ３を用いた以外は実施例１と同様である。その結果、平均エッチング深さｔＡは２１ｎｍ、標準偏差σは２．６であり、σ／ｔＡは１２％と、均一性は良好であった。
実施例３、４では、Ｈｅ分圧を１０００Ｐａとした以外は実施例１、２とそれぞれ同様である。その結果、実施例３では、平均エッチング深さｔＡは２３ｎｍ、標準偏差σは２．５であり、σ／ｔＡは１１％、実施例４では、平均エッチング深さｔＡは２０ｎｍ、標準偏差σは２．４であり、σ／ｔＡは１２％と、均一性は良好であった。
実施例５、６では、希釈ガスとしてＡｒを用いた以外は実施例１、２とそれぞれ同様である。実施例７、８では、希釈ガスとしてＮ２を用いた以外は実施例１、２とそれぞれ同様である。その結果、いずれもσ／ｔＡは１１〜１２％と、均一性は良好であった。
実施例９、１０では、フッ化物ガスの分圧を１Ｐａ、希釈ガスの分圧を９９Ｐａとし、エッチング時間を３０分とした以外は実施例１、２とそれぞれ同様である。その結果、いずれもσ／ｔＡは１３％と、均一性は良好であった。
実施例１１，１２では、フッ化物ガスの分圧を５０Ｐａ、希釈ガスの分圧を５０Ｐａとし、エッチング時間を４分とした以外は実施例１，２とそれぞれ同様である。その結果、σ／ｔＡは１１〜１２％と、均一性は良好であった。
実施例１３では、基板温度を３０℃とした以外は実施例１と同様である。その結果、σ／ｔＡは１２％と、均一性は良好であった。
実施例１４では、基板温度を０℃とした以外は実施例１と同様である。その結果、σ／ｔＡは１０％と、均一性は良好であった。
実施例１５では、基板温度を−１０℃とした以外は実施例１と同様である。その結果、σ／ｔＡは９％と、均一性は良好であった。
[比較例１]
比較例１におけるエッチング条件と、その結果を表２に示す。
Figure 2013027653
比較例１では、フッ化物ガスとしてＦ２を用い、その他の条件は実施例１と同様にして、エッチング試験を行った。その結果、ポリシリコン膜のエッチングは進行しなかった。
以上、この発明の一実施形態について説明したが、この発明は、さらに他の形態で実施することもでき、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
１，Ｗ 半導体基板
２ 積層膜
３ 酸化膜
４ ポリシリコン膜
５ 孔
６ 電荷蓄積積層膜
７ シリコンピラー
２０ ハウジング
２１ 処理ガス導入容器
２２ 基板保持台
２３ 処理ガス導入路
２４ フッ素系ハロゲンガス供給路
２５ 不活性ガス供給路
２６，２７ バルブ
２８ フッ素系ハロゲンガス供給源
２９ 不活性ガス供給源
３０ 回転軸線
３１ 回転駆動機構
３２ 回転軸
３５ 温度調節器
３６ パンチングプレート
３８ ベローズ
３９ 排気配管
４０ 排気手段
４１ 開口
４２ シャッタ
４３ 基板搬送ロボット
４６，４７ 流量コントローラ
５０ 制御装置

Claims (8)

  1. 基板上に、絶縁膜およびポリシリコン膜を交互に積層して、前記絶縁膜および前記ポリシリコン膜をそれぞれ少なくとも２層含む積層膜を形成する工程と、
    少なくとも２層の前記絶縁膜および少なくとも２層の前記ポリシリコン膜を貫通する孔を前記積層膜に形成する工程と、
    フッ素系ハロゲンガスを不活性ガスで希釈したエッチングガスを前記孔内に導入して行う等方的エッチングによって、前記孔の側壁から前記ポリシリコン膜を選択的にエッチングする選択エッチング工程とを含む、パターン形成方法。
  2. 前記フッ素系ハロゲンガスが、ＣｌＦ３ガス、ＢｒＦ５ガス、ＩＦ３ガス、ＩＦ７ガス、ＣｌＦガス、ＢｒＦ３ガス、ＩＦ５ガス、およびＢｒＦガスから選択した一種または２種以上のガスを含む、請求項１に記載のパターン形成方法。
  3. 前記選択エッチング工程が、大気圧雰囲気中で行われる、請求項１または２に記載のパターン形成方法。
  4. 前記選択エッチング工程が、減圧雰囲気中で行われる、請求項１または２に記載のパターン形成方法。
  5. 前記選択エッチング工程が、前記基板を主面に垂直な回転軸線まわりに回転させる工程を含む、請求項１〜４のいずれか一項に記載のパターン形成方法。
  6. 前記選択エッチング工程が、前記基板の温度を制御する工程を含む、請求項１〜５のいずれか一項に記載のパターン形成方法。
  7. 前記基板の温度を制御する工程において、エッチング時の基板温度を−３０℃以上３０℃以下に制御する、請求項６に記載のパターン形成方法。
  8. 前記絶縁膜が、酸化膜を含む、請求項１〜７のいずれか一項に記載のパターン形成方法。
JP2013529988A 2011-08-25 2012-08-16 パターン形成方法 Active JP6080166B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011183900 2011-08-25
JP2011183900 2011-08-25
PCT/JP2012/070847 WO2013027653A1 (ja) 2011-08-25 2012-08-16 パターン形成方法

Publications (2)

Publication Number Publication Date
JPWO2013027653A1 true JPWO2013027653A1 (ja) 2015-03-19
JP6080166B2 JP6080166B2 (ja) 2017-02-15

Family

ID=47746397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013529988A Active JP6080166B2 (ja) 2011-08-25 2012-08-16 パターン形成方法

Country Status (6)

Country Link
US (1) US9082725B2 (ja)
JP (1) JP6080166B2 (ja)
KR (1) KR20140022917A (ja)
CN (1) CN103748671A (ja)
TW (1) TWI454600B (ja)
WO (1) WO2013027653A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6056136B2 (ja) * 2011-09-07 2017-01-11 セントラル硝子株式会社 ドライエッチング方法
JP6199155B2 (ja) * 2013-10-30 2017-09-20 株式会社Ｓｃｒｅｅｎホールディングス 犠牲膜除去方法および基板処理装置
TWI501549B (zh) * 2013-12-11 2015-09-21 Kuan Jung Chung Method for forming cavity of surface acoustic wave element
WO2015115002A1 (ja) * 2014-01-29 2015-08-06 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
CN105097706B (zh) * 2014-05-19 2018-03-20 旺宏电子股份有限公司 三维叠层半导体结构及其制造方法
US9728422B2 (en) * 2015-01-23 2017-08-08 Central Glass Company, Limited Dry etching method
JP6544215B2 (ja) * 2015-01-23 2019-07-17 セントラル硝子株式会社 ドライエッチング方法
CN108122822B (zh) * 2016-11-29 2021-04-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
US10586710B2 (en) * 2017-09-01 2020-03-10 Tokyo Electron Limited Etching method
JP7209567B2 (ja) * 2018-07-30 2023-01-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JPWO2020129725A1 (ja) 2018-12-21 2021-11-04 昭和電工株式会社 ハロゲンフッ化物によるエッチング方法、半導体の製造方法
CN113793819B (zh) * 2021-09-16 2024-06-18 长江存储科技有限责任公司 化学槽及其温度控制方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174271A (ja) * 1988-12-27 1990-07-05 Toshiba Corp 不揮発性半導体メモリ装置の製造方法
JPH03114226A (ja) * 1980-04-07 1991-05-15 At & T Technol Inc 微細構造デバイスにおけるＳｉエッチング残留物除去方法
JPH0469964A (ja) * 1990-07-10 1992-03-05 Fujitsu Ltd 半導体装置の製造方法
JPH04302143A (ja) * 1991-03-29 1992-10-26 Toshiba Corp 表面処理装置
JPH05136117A (ja) * 1991-11-14 1993-06-01 Kawasaki Steel Corp 裏面シリコン膜のエツチング処理方法
JPH08274072A (ja) * 1995-03-31 1996-10-18 Toshiba Corp 表面処理装置および表面処理方法
JP2008508704A (ja) * 2004-07-29 2008-03-21 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 基板上で層をエッチングする方法
JP2008198629A (ja) * 2007-02-08 2008-08-28 Mitsubishi Electric Corp 表面処理方法および太陽電池セル
JP2009295617A (ja) * 2008-06-02 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置
JP2010010596A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2011060991A (ja) * 2009-09-10 2011-03-24 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006223A (en) 1989-09-29 1991-04-09 Exxon Research And Engineering Company Addition of radical initiators to resid conversion processes
US6110838A (en) * 1994-04-29 2000-08-29 Texas Instruments Incorporated Isotropic polysilicon plus nitride stripping
KR100327341B1 (ko) 1999-10-27 2002-03-06 윤종용 폴리실리콘 하드 마스크를 사용하는 반도체 소자의 제조방법 및 그 제조장치
JP2010177652A (ja) 2009-02-02 2010-08-12 Toshiba Corp 半導体装置の製造方法
KR101539699B1 (ko) * 2009-03-19 2015-07-27 삼성전자주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조방법
JP2011023586A (ja) 2009-07-16 2011-02-03 Toshiba Corp 半導体記憶装置およびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03114226A (ja) * 1980-04-07 1991-05-15 At & T Technol Inc 微細構造デバイスにおけるＳｉエッチング残留物除去方法
JPH02174271A (ja) * 1988-12-27 1990-07-05 Toshiba Corp 不揮発性半導体メモリ装置の製造方法
JPH0469964A (ja) * 1990-07-10 1992-03-05 Fujitsu Ltd 半導体装置の製造方法
JPH04302143A (ja) * 1991-03-29 1992-10-26 Toshiba Corp 表面処理装置
JPH05136117A (ja) * 1991-11-14 1993-06-01 Kawasaki Steel Corp 裏面シリコン膜のエツチング処理方法
JPH08274072A (ja) * 1995-03-31 1996-10-18 Toshiba Corp 表面処理装置および表面処理方法
JP2008508704A (ja) * 2004-07-29 2008-03-21 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 基板上で層をエッチングする方法
JP2008198629A (ja) * 2007-02-08 2008-08-28 Mitsubishi Electric Corp 表面処理方法および太陽電池セル
JP2009295617A (ja) * 2008-06-02 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置
JP2010010596A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2011060991A (ja) * 2009-09-10 2011-03-24 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US20140199852A1 (en) 2014-07-17
TW201323673A (zh) 2013-06-16
CN103748671A (zh) 2014-04-23
KR20140022917A (ko) 2014-02-25
US9082725B2 (en) 2015-07-14
TWI454600B (zh) 2014-10-01
JP6080166B2 (ja) 2017-02-15
WO2013027653A1 (ja) 2013-02-28

Similar Documents

Publication Publication Date Title
JP6080166B2 (ja) パターン形成方法
WO2015115002A1 (ja) 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
US20160218012A1 (en) Method of forming fine pattern, method of manufacturing semiconductor device, substrate processing apparatus and recording medium
US20140357085A1 (en) Etching method and non-transitory storage medium
US8956546B2 (en) Substrate processing method and substrate processing apparatus
US20150147873A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable storage medium
US9147737B2 (en) Semiconductor device and fabrication method
US10269794B2 (en) Semiconductor device and method of manufacture
KR20110016391A (ko) 반도체 장치의 제조 방법
US9653311B1 (en) 3D NAND staircase CD fabrication utilizing ruthenium material
US20150079801A1 (en) Oxide etching method
TW202044560A (zh) 用於記憶體應用的垂直電晶體製造
JP7539927B2 (ja) ｉｎ－ｓｉｔｕ原子層堆積プロセス
WO2017022086A1 (ja) 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
CN113228279B (zh) 用于形成半导体结构的方法
TWI847071B (zh) 沉積膜的方法
TWI845979B (zh) 用於閘極堆疊開發的整合濕式清潔
JP2010212391A (ja) 半導体装置の製造方法及び基板処理装置
TWI719243B (zh) 鰭型場效電晶體及其製造方法
JP2024539067A (ja) 炭素による間隙充填プロセス
TW202337014A (zh) 電荷捕捉削減之nand單元結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170111

R150 Certificate of patent or registration of utility model

Ref document number: 6080166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250