JPWO2012091008A1 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JPWO2012091008A1
JPWO2012091008A1 JP2012550980A JP2012550980A JPWO2012091008A1 JP WO2012091008 A1 JPWO2012091008 A1 JP WO2012091008A1 JP 2012550980 A JP2012550980 A JP 2012550980A JP 2012550980 A JP2012550980 A JP 2012550980A JP WO2012091008 A1 JPWO2012091008 A1 JP WO2012091008A1
Authority
JP
Japan
Prior art keywords
semiconductor
light emitting
emitting device
semiconductor light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012550980A
Other languages
English (en)
Other versions
JP5786868B2 (ja
Inventor
伸公 姥原
伸公 姥原
出口　宏一郎
宏一郎 出口
山田　孝夫
孝夫 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2012550980A priority Critical patent/JP5786868B2/ja
Publication of JPWO2012091008A1 publication Critical patent/JPWO2012091008A1/ja
Application granted granted Critical
Publication of JP5786868B2 publication Critical patent/JP5786868B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

大型の貼合せ半導体発光素子を用いた半導体発光素子において、光取出し効率を向上させたものを提供する。本発明の半導体発光装置９０は、ｐ型半導体層４３、活性層４２、及びｎ型半導体層４１を順次積層した半導体積層体４０と、前記半導体積層体４０の前記ｐ型半導体層４３側に接合された導電性の支持基板１０と、を含む半導体発光素子１と、前記半導体積層体４０を覆う透光性封止樹脂９２と、前記透光性封止樹脂９２内に含有された蛍光体粒子９３と、を含む半導体発光装置９０であって、前記半導体積層体４０は、前記ｐ型半導体層４３、前記活性層４２、及び前記ｎ型半導体層４１を貫通する溝２によって少なくとも２つの半導体ブロック４５ａ〜４５ｄに分割されており、前記溝２の幅Ｗは、前記蛍光体粒子９３の平均粒径より狭いことを特徴とする。

Description

本発明は半導体発光装置及びその製造方法に関し、特に、半導体発光素子と、波長変換用の蛍光体とを組み合わせた半導体発光装置に関する。
近年、半導体発光素子の大型化が望まれている。しかしながら、半導体発光素子の寸法が大きくなると、その素子の半導体積層体に不良領域が含まれる可能性が高くなる。半導体積層体の一部に不良領域を含んだ半導体発光素子は、大部分の半導体積層体が良品領域であっても、不良品と判断される。そのため、１枚のウェーハから形成できる良品の大型半導体発光素子の数は減少し、結果として歩留まりが悪い。また、良品領域が無駄になるという問題もあった。
良品領域を有効に使用することを目的として、複数の小型素子を結合して大型チップを形成する方法が知られている（例えば特許文献１）。この方法では、不良品の小型素子を含まないように大型チップをダイシングすると共に、不良品小型素子と共に残された良品の小型素子から、中型チップをダイシングしている。これにより、無駄になる良品領域を減らして、大型チップ及び中型チップで見たときにチップの歩留まりを向上させることができる。
また、半導体積層体を導電性の基板（これを「支持基板」と称する）に貼り合わせて、半導体積層体を成長させるための基板（これを「成長基板」と称する）を剥離した半導体発光素子（いわゆる「貼合せ半導体発光素子」）が知られている（例えば、特許文献２〜３）。
特開２０１０−１９２８３７号公報 特開２００４−２６６２４０号公報 国際公開第２００３／０６５４６４号パンフレット
小型素子を複数含んだ半導体発光素子を形成し、それを波長変換用の蛍光体粒子と共に用いて白色発光装置を形成しようとすると、小型素子の間に蛍光体粒子が充填されて、そこから出射される光が、蛍光体粒子によって遮光される。その結果、光取り出し効率が悪化する。
また、半導体発光素子が大型化したときの問題として、光取出し効率の低下の問題がある。半導体積層体の活性層で発生した光の一部は、半導体積層体の上下面で反射しながら横方向に伝搬する。半導体積層体の側面まで達した光は、素子外側に出射される。大型の半導体発光素子では、光が側面に達するまでの平均距離が長くなるので、反射回数が増える。光が反射する時（特に、半導体積層体と基板との間の界面で反射する時）に、光の吸収が起こるため、反射回数が増えると、取り出される光の強度が低下する。
特に、窒化物半導体積層体を用いた貼合せ半導体発光素子では、活性層と基板との間の距離（ｐ型半導体層の厚さ）が短いので、活性層で発生した光のうち、外部に取り出されずに反射を繰り返す光が、半導体積層体と基板との界面で吸収される傾向にあり、そのため、半導体発光素子の大型化による光り取り出し効率を向上させることが望まれている。
そこで、本発明は、大型の貼合せ半導体発光素子を用いた半導体発光装置において、光取出し効率を向上させたもの及びその製造方法を提供することを目的とする。
本発明の半導体発光装置は、ｐ型半導体層、活性層、及びｎ型半導体層を順次積層した半導体積層体と、前記半導体積層体の前記ｐ型半導体層側に接合された導電性の支持基板と、を含む半導体発光素子と、前記半導体積層体を覆う透光性封止樹脂と、前記透光性封止樹脂内に含有された蛍光体粒子と、を含む半導体発光装置であって、前記半導体積層体は、前記ｐ型半導体層、前記活性層、及び前記ｎ型半導体層を貫通する溝によって少なくとも２つの半導体ブロックに分割されており、前記溝の幅は、前記蛍光体粒子の平均粒径より狭いことを特徴とする。
本発明の半導体発光装置の製造方法は、ｐ型半導体層、活性層、及びｎ型半導体層が積層された半導体積層体と、前記半導体積層体の前記ｐ型半導体層側に接合された導電性の支持基板と、を含む半導体発光素子と、前記半導体積層体を覆う透光性封止樹脂と、前記透光性封止樹脂内に含有された蛍光体粒子と、を含む半導体発光装置の製造方法であって、前記半導体発光素子を製造する素子製造工程と、前記半導体発光素子を、前記蛍光体粒子を含む前記透光性封止樹脂で覆う被覆工程と、を含み、前記積層体半導体は、前記被覆工程より前に、溝によって少なくとも２つの半導体ブロックに分割されており、前記溝の幅は、前記蛍光体粒子の平均粒径より狭いことを特徴とする。
本発明の半導体発光装置は、半導体積層体が複数の半導体ブロックに分割されているので、活性層で発光した光が、側面に達するまでの平均距離を短くできる。よって、半導体積層体内での反射回数を低減でき、光取出し効率を向上できる。そして、溝の幅は、前記蛍光体粒子の平均粒径より狭いので、半導体発光装置を製造しているときに、蛍光体粒子が溝内に堆積するのを抑制できる。よって、光取出し効率を向上させることができる。
本発明の製造方法によれば、溝の幅を、前記蛍光体粒子の平均粒径より狭くしているので、被覆工程において、蛍光体粒子が溝内に堆積するのを抑制できる。よって、光取出し効率が向上した半導体発光装置を製造することができる。
本発明の半導体発光装置によれば、溝内に蛍光体粒子が堆積されにくいので、光取出し効率を向上させた大型の貼合せ半導体発光素子を用いた半導体発光装置となる。また、本発明の製造方法によれば、光取出し効率を向上させた大型の貼合せ半導体発光素子を用いた半導体発光装置を製造することができる。
実施の形態１に係る半導体発光装置の概略断面図である。 実施の形態１に係る半導体発光装置の部分拡大上面図である。 図１ＢのＹ−Ｙ線における概略断面図である。 実施の形態１に係る半導体発光素子の概略上面図である。 図１のＸ−Ｘ線における概略断面図である。 実施の形態１に係る半導体発光素子の概略上面図である。 実施の形態１に係る半導体発光素子の概略上面図である。 実施の形態１に係る半導体発光素子の概略上面図である。 実施の形態１に係る半導体発光素子の概略上面図である。 実施の形態１に係る半導体発光素子の概略上面図である。 図２の半導体発光素子の製造方法を説明するための概略断面図である。 図２の半導体発光素子の製造方法を説明するための概略断面図である。 図２の半導体発光素子の製造方法を説明するための概略断面図である。 図２の半導体発光素子の製造方法を説明するための概略断面図である。 図２の半導体発光素子の製造方法を説明するための概略断面図である。 図２の半導体発光素子の製造方法を説明するための概略断面図である。 図２の半導体発光素子の製造方法を説明するための概略断面図である。 図２の半導体発光素子の製造方法を説明するための概略断面図である。 図２の半導体発光素子の製造方法を説明するための概略断面図である。 図２の半導体発光素子の製造方法を説明するための概略断面図である。 図２の半導体発光素子の製造方法を説明するための概略断面図である。 図２の半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態１の半導体発光素子のチップ化工程を説明するための概略上面図である。 従来の大型半導体発光素子のチップ化工程を説明するための概略上面図である。 実施の形態２に係る半導体発光素子の概略断面図である。 実施の形態３に係る半導体発光素子の概略断面図である。 実施の形態４に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態４に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態４に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態４に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態４に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態４に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態４に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態４に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態４に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態４に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態５に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態５に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態５に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態６に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態６に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態６に係る半導体発光素子の製造方法を説明するための概略断面図である。 実施の形態６に係る半導体発光素子の製造方法を説明するための概略断面図である。
以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」及び、それらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。また、複数の図面に表れる同一符号の部分は同一の部分又は部材を示す。
＜実施の形態１＞
図１Ａ〜図１Ｃは本実施の形態の半導体発光装置９０を示しており、ハウジング９１の凹部内に実装された半導体発光素子１と、半導体積層体１を覆う透光性封止樹脂９２とを含んでいる、透光性封止樹脂９２には、蛍光体粒子９３が含まれており、半導体発光素子１の周囲に堆積している。図１Ｂおよび２Ｂには、蛍光体粒子９３が球状粒子として図示されているが、蛍光体粒子９３は、球状でなくてもよい。例えば、蛍光体粒子９３は、不規則な形状であってもよい。その形状にかかわらず、蛍光体粒子の各々は個々の平均粒径を有している。
図２Ａ及び図２Ｂは半導体発光素子１を示しており、導電性の支持基板１０の上面には、接合層２０、保護層８０と、反射層３０と、半導体積層体４０とが積層されている。半導体積層体４０は、溝２により複数（図１では４つ）に分割されて、半導体ブロック４０ａ〜４０ｄを形成している。各半導体ブロック４０ａ〜４０ｄは、図２に示すように、ｐ型半導体層４３（４３ａ、４３ｄ）、活性層４２（４２ａ、４２ｄ）、及びｎ型半導体層４１（４１ａ、４１ｄ）を順次積層して構成されている。
半導体ブロック４０ａ〜４０ｄのｎ型半導体層４１ａ〜４１ｄには、ｎ側パッド５０（５０ａ〜５０ｄ）が形成されている。半導体ブロック４０ａ〜４０ｄの表面は、ｎ側パッド５０の一部を除いて、透光性の外側保護膜６０で覆われている。
支持基板１０の裏面には、裏面メタライズ層７０が形成されている。裏面メタライズ層７０は、支持基板１０のオーミック電極として機能する。
反射層３０のうちｎ側パッド５０の直下の領域には反射層３０を形成せず、代わりに絶縁膜（例えばＳｉＯ２膜）を配置するのが好ましい。すなわち、図２の反射膜３０のうちｎ側パッド５０の直下に絶縁膜を配置し、その周囲に反射膜３０を設ける形態になる。これにより、ｎ側パッド５０の直下のみに電流が流れるのを防止することができる。
また、ｎ側パッド５０と電気的に接続されている延伸電極（後述）を設ける場合には、ｎ側パッド５０及び延伸電極の全てがｎ型半導体層４１と接していなくてもよい。例えば、ｎ型半導体層４１とｎ側パッド５０及び延伸電極との間の一部分（例えば、ｎ側パッド５０とｎ型半導体層４１との間）に絶縁膜を配し、その他の部分（例えば、延伸電極）がｎ型半導体層４１と接触していてもよい。この場合には、ｐ型半導体層４３の全面に反射層３０を設けていてもよい。
なお、本実施の形態では、保護層８０を設け、そして保護層８０に貫通孔８１ａを形成しているが、貫通孔８１ａは、ｎ側パッド５０の直下に形成しないのが好ましい。また、保護層８０及び貫通孔８１ａは必須ではなく、省略してもよい。貫通孔８１を形成する場合、接合層を形成する際に接合層の材料が貫通層８１に充填される。
本発明の半導体発光装置９０は、溝２の幅Ｗ（図２Ａ）が、蛍光体粒子９３の平均粒径より狭いので、蛍光体粒子９３が、溝２の中に堆積するのを抑制できる（図１Ｃ）。また、溝２により、蛍光体粒子９３（９３ａ）を配列させることができる。よって、溝２から取り出される光の殆どは、蛍光体粒子９３ａによる波長変換を受けて蛍光を発する。一方、溝２以外に堆積した蛍光体粒子９３（９３ｂ）は粗密があるので、半導体発光素子１の上面からの光の一部は、蛍光体粒子９３ｂの隙間から、波長変換されずに外部に取り出される。溝２からの蛍光と、半導体発光素子１の上面からの発光（波長変換を受けていない光）とを混色することにより、バランスのよい白色光を得ることができる。
溝２の幅Ｗと、蛍光体粒子９３の平均粒径との比率が１：１．２〜１：１０であると、蛍光体粒子９３は、溝２に沿って効率よく配列するので好ましい。
また、溝２の上における蛍光体粒子９３の密度が、半導体発光素子１の半導体積層体４０の上における蛍光体粒子９３の密度よりも大きいのが好ましい。これにより、溝２からの蛍光と、半導体発光素子１の上面からの発光とをバランスよく混色して、白色光を得ることができる。
また、平均粒径の異なる第２の蛍光体粒子が、前記蛍光体粒子の上に堆積しているのが好ましい。第２の蛍光体粒子の平均粒径は、蛍光体粒子９３の平均粒径より小さくてもよい。さらに、第２の蛍光体粒子の平均粒径は、溝幅より小さくてもよい。これにより、蛍光体粒子９３の隙間に第２の蛍光体粒子を堆積させることができるので、蛍光体粒子から成る蛍光体層の厚さが比較的均一になりやすい。よって、色度ムラの少ない半導体発光装置９０を得ることができる。
なお、製造工程において、平均粒径の大きい蛍光体粒子９３が先に沈降して溝２を封止するので、その後に、平均粒径の小さい第２の蛍光体粒子が沈降しても、溝２の中に堆積されにくい。
図２Ａ及び図２Ｂを参照しながら、本実施の形態の半導体発光装置９０に適した半導体発光素子１を詳細に説明する。
本実施の形態の半導体発光素子１は、支持基板１０が、半導体ブロック４０ａ〜４０ｄのｐ型半導体層４３ａ、４３ｄ側に、保護層８０と反射層３０とを介して接合されているといえる。そして、半導体積層体４０ａ、４０ｄは、ｐ型半導体層４３ａ、４３ｄ、活性層４２ａ、４２ｄ、及びｎ型半導体層４１ａ、４１ｄを貫通する溝２によって、複数の半導体ブロック４０ａ〜４０ｄに分割されている。
半導体積層体４０が溝２によって複数の半導体ブロック４０ａ〜４０ｄに分割されていると、活性層４２ａ、４２ｄから横方向に伝搬する光は、半導体ブロック４０ａ〜４０ｄの側面のうち、外側に面した外側面４５ａ〜４５ｄ及び溝２に面した内側面４６ａ〜４６ｄのいずれからでも出射することができる。内側面４６ａ〜４６ｄから出射された光は、溝２の中で反射（例えば、半導体ブロック４０ａ、４０ｂの間の溝２に出射された光は、内側面４６ａ、４６ｂの間で反射）して、溝２の外側に取り出される。
溝２が存在しない大型の半導体発光素子では、半導体積層体中を横方向に伝搬する光は、半導体積層体の上下面で反射されながら、外側面（図１の外側面４５ａ〜４５ｄに相当）から外部に出射する。一方、図１に示した本発明の半導体発光素子１では、光は、外側面４５ａ〜４５ｄだけでなく、内側面４６ａ〜４６ｄからも外部に出射することもできる。よって、本発明の半導体発光素子１は、従来の大型半導体発光素子に比べて、発光してから出射するまでの平均伝搬距離は約１／２に減少する。したがって、半導体積層体４０の内部で反射される回数も、約１／２に減少する。半導体積層体４０の内部での反射の際に光の吸収が起こるので、反射回数が減少すると、外部に取り出される光の強度は高くなる。
このように、半導体積層体４０を複数の半導体ブロック４０ａ〜４０ｄに分割することにより、活性層４２で発光した光が側面４５ａ〜４５ｄ、４６ａ〜４６ｄに達するまでの平均距離を短くできるので、半導体積層体４０の内部での反射回数を低減でき、光取出し効率を向上できる。
本実施の形態では、支持基板１０と半導体積層体４０との間に反射層３０を含んでいるのが好ましい（図２）。光の吸収は、半導体積層体４０と支持基板１０との間の界面で反射する時に大きいが、これは、支持基板１０による光の吸収が起こりやすいためである。そこで、本実施の形態のように、半導体積層体４０から支持基板１０方向に向かう光を効率よく反射して、光の吸収を抑制できる。反射層３０を含むことにより、半導体積層体４０の中を伝搬する光強度を高く維持でき、光取出し効率を向上させることができる。
本発明の半導体発光素子では、ｐ型半導体層４３とｎ型半導体層４１との厚さの比率を１：３〜１：５０と、ｐ型半導体層４３を比較的薄くすることができる。本発明は、貼合せ半導体発光素子であるので、ｐ型半導体層４３が薄いと、活性層４２が支持基板１０に近づくことになる（図２）。つまり、活性層４２で発光した光が、近接する支持基板１０により吸収されやすいので、光取出し効率が悪化しやすい。しかしながら、本発明では、半導体積層体４０を溝２で複数の半導体ブロック４０ａ〜４０ｄに分割しているので、光が外部に出射されるまでの吸収を抑えることができるので、光取出し効率の悪化を緩和することができる。
ｐ型半導体層４３が薄い場合には、支持基板１０と半導体積層体４０との間に反射層３０を設けると特に好ましい。活性層４２で発光した光が、近接する支持基板１０により吸収される前に反射層３０で反射されるので、支持基板１０での光吸収を効果的に抑制できる。
反射層３０は、金属膜から形成することができる。これにより、反射層３０を、ｐ型半導体層４３と支持基板１０との間を導通させるためのｐ側電極としても機能させることができる。特に、金属膜がＡｇ膜又はＡｌ膜であると、光の反射率が高いので、半導体発光素子１の光取出し効率を向上させることができる。
図２のようには、支持基板１０と半導体積層体４０との間に、支持基板１０側から順に、絶縁性の保護膜８０と、反射層３０とをさらに含んでいるのが好ましい。
活性層４２と支持基板１０との間に反射層３０を配置することにより、半導体積層体４０の内部を伝搬する光の吸収を抑制することができる。
そして、支持基板１０と反射層３０との間に絶縁性の保護膜８０を配置すると、反射層３０と支持基板１０との間の導通が阻害される。そこで、保護膜８０に貫通孔８１（８１ａ〜８１ｄ）を設けてそれらの間の導通を確保する必要がある。この貫通孔８１の形状、寸法、及び形成位置を適切に設計することにより、半導体積層体４０の中を流れる電流の経路を制御することができる。例えば、図１の矩形の半導体ブロック４０ａでは、ｎ側パッド５０ａと貫通孔８１ａとが対角に位置するように形成すれば、半導体ブロック４０ａ内の広い範囲に電流を流すことができる。溝２の底部２ｂにも保護膜８０を含んでいると、半導体ブロック４０ａ〜４０ｄの間を絶縁することができる。
なお、反射層３０がマイグレーションを起こしやすい材料（例えばＡｇ）などから成る場合に、溝２の底部２ｂまで反射層３０を形成すると、半導体ブロック４０ａ〜４０ｄの間や、半導体ブロック４０ａ〜４０ｄ内のｐ型半導体層４３、活性層４２及びｎ型半導体層４１の間が、マイグレーションにより短絡を起こす恐れがある。しかしながら、本実施の形態のように、溝２の底部２ｂには保護膜８０を形成するのみとすることにより、短絡の問題を抑制することができる。
保護膜８０を誘電体多層膜から形成して、光を反射する反射部材としての機能を備えることもできる。例えば、図２の半導体発光素子１では、溝２の底部２ｂに保護膜８０は形成されているが、反射層３０は形成されていない。半導体ブロック４０ａ〜４０ｄの内側面４６ａ〜４６ｄから出射した光の一部は、溝２の底部２ｂに向かって、保護膜８０に照射される。ここで保護膜８０を誘電体多層膜から形成することにより、光を保護膜８０で反射して、溝２の外側に取り出すことができる。よって、保護膜８０を誘電体多層膜から形成することにより、半導体発光素子１の光取出し効率を向上させることができる。
溝２の幅Ｗ（図１）は、２５μｍ以下であるのが好ましい。大型の半導体発光素子では、電流が全体に流れず、発光面が均一に発光しない問題がある。そこで、延伸電極を長く張り巡らせることにより、素子全体に電流を流していた。延伸電極は、通常は幅５〜５０μｍの金属膜から形成しており、延伸電極の形成部分は光が遮光される。本発明では、溝２により半導体ブロック４０ａ〜４０ｄに分割することにより、延伸電極を使用しないで、又は短い延伸電極で、比較的均一な発光を実現できる。しかしながら、溝２を形成した領域は、半導体積層体４０が除去されるため、非発光領域となる。光取出し効率の観点で比較すると、溝２の幅を２５μｍ以上とすると、長い延伸電極を設けた大型の半導体発光素子１よりも光取出し効率が低下するので好ましくない。
なお、溝２の幅は、通常は３μｍ以上で形成される。現在のエッチング技術（ウェットエッチング及びドライエッチング）を用いた場合、３μｍ未満の幅の溝を正確に形成することが困難なためである。図示された溝２は、細長く伸びた断面矩形の溝となるように、垂直な側壁を有している。しかしながら、他の形状の溝にすることもできる。例えば、溝２は、細長く伸びた断面Ｖ字状の溝となるように、傾斜した側壁を有することもできる。その場合、「幅」とは、溝の最大幅を指している。当然ながら、溝２の断面形状は、溝２を形成する方法に依存する。
半導体発光素子１の上面視の形状が矩形であり、矩形の一辺の長さＡと、その辺と直交する方向に延びる溝２の幅Ｗとの比率が１００：２５以下であるのが好ましい。溝２を形成することにより、半導体ブロック４０ａ〜４０ｄの内側面４６ａ〜４６ｄから光が出射するため、光取出し効率が上昇する。しかしながら、溝２を形成した領域は、半導体積層体４０が除去されるため、非発光領域となる。光取出し効率の観点で比較すると、半導体発光素子１の一辺の長さＡと溝２の幅Ｗとの比率が１００：２５以上であると、溝２を形成しない場合よりも光取出し効率が低下するので好ましくない。
なお、半導体発光素子１の一辺の長さＡと溝２の幅Ｗとの比率は、通常は１００：０．２８以上である。これは、一辺の長さＡ＝１．４ｍｍで、溝の幅Ｗ＝３μｍとしたときの下限である。
また、各半導体ブロック４０ａ〜４０ｄの上面視の形状が矩形であり、一辺の長さＢと、その辺と直交する方向に延びる溝２の幅Ｗとの比率は１０：１以下であるのが好ましい。比率が１０：１以上であると、溝２を形成しない場合よりも光取出し効率が低下するので好ましくない。
半導体ブロック４０ａ〜４０ｈの上面視の形状が、正方形（図２）、矩形（例えば、図３Ａ）又は三角形(例えば、図３Ｂ）であるのが好ましい。これらの形状では、半導体発光素子１の上面を等分に分割でき、そして、半導体積層体４０の面積を広く取ることができる。なお、半導体ブロック４０ａ〜４０ｈを六角形にしても、半導体発光素子１の上面を等分に分割できるが、半導体発光素子１を矩形にできない欠点がある。
図２、図３Ａ〜図３Ｂに示すように、各々の半導体ブロック４０ａ〜４０ｈのｎ型半導体層４１に、ワイヤボンディング用のｎ側パッド５０ａ〜５０ｈが形成されており、ｎ側パッド５０ａ〜５０ｈは、半導体ブロック４０ａ〜４０ｈの１つの辺に隣接して配置されているのが好ましい。ｎ側パッド５０ａ〜５０ｈから外部端子（図示せず）まで導電ワイヤ５１ａ〜５１ｈを配線するときに、半導体ブロック４０ａ〜４０ｈの上を横切る導電ワイヤの長さを短くできる。よって、導電ワイヤ５１ａ〜５１ｈによる遮光量が減るので、光取出し効率を向上させることができる。
特に、半導体ブロック４０ａ〜４０ｈの少なくとも１つの辺が半導体発光素子１の外周と近接するように配列されており、ｎ側パッド５０ａ〜５０ｈは、外周と隣接する辺のいずれかに隣接して配置されているのが望ましい。これにより、半導体ブロック４０ａ〜４０ｈに接続された導電ワイヤ５１ａ〜５１ｈは、他の半導体ブロック４０ａ〜４０ｈを横切ることがない。よって、導電ワイヤ５１ａ〜５１ｈによる遮光量がさらに減るので、光取出し効率をさらに向上させることができる。
半導体ブロック４０ａ〜４０ｈ内での電流拡散をより理想的なものにするために、ｎ型半導体層４１上に、ｎ側パッド５０と電気的に接続されている延伸電極５５（５５ａ〜５５ｈ）が形成することができる（図４Ａ〜図４Ｃ）。半導体ブロック４０ａ〜４０ｈは、大型の半導体発光素子に比べて小さいので、大型の半導体発光素子の延伸電極に比べて、短い延伸電極５５で十分な効果を発揮することができる。
ｎ型半導体層４１の表面（すなわち、半導体積層体４０の上面）は、粗面化されていると、ｎ型半導体層４１の表面で反射する光を低減できるので好ましい。これにより、半導体積層体４０の上面から出射する光を増加できる利点と、半導体積層体４０の横方向に伝搬する光（半導体積層体４０の上下面で反射する）を低減して半導体積層体４０の内部での光吸収量を低減できる利点が得られる。
以下に、図２に示した半導体発光素子１の製造方法について、図５Ａ〜図５Ｌを参照しながら説明する。
（１）成長工程（図５Ａ）
成長基板１００の上にｎ型半導体層４１、活性層４２、及びｐ型半導体層４３を順次成長させて、半導体積層体４０を形成する。半導体成長用基板１００は、後工程で剥離される基板であり、例えば、Ｃ面、Ｒ面及びＡ面のいずれかを主面とするサファイアから構成される。なお、半導体成長用基板１００としてサファイアと異なる異種基板を用いてもよい。異種基板としては、例えば、スピネル(MgA12O4)のような絶縁性基板、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAsおよび窒化物半導体と格子整合する酸化物基板等、窒化物半導体を成長させることが可能で、従来から知られている基板材料を用いることができる。
（２）反射層形成工程（図５Ｂ）
半導体積層体４０のｐ型半導体層側の表面（ｐ型半導体層側表面）４０ｕに、反射層３０を形成する。反射層３０は、例えばマグネトロンスパッタ法を用いて形成された金属膜（Ａｇ膜、Ａｌ膜等）が好ましい。
（３）保護膜形成工程（図５Ｃ）
反射膜３０の表面に絶縁性の保護膜８０を形成する。保護膜８０は、誘電体単層膜、又は誘電体多層膜から形成するのが好ましい。
保護膜３０は、例えば、スパッタリング法、ECR(Electron Cyclotron Resonance:電子サイクロトロン共鳴)スパッタリング法、CVD(Chemical Vapor Deposition:化学気相成長)法、ECR-CVD法、ECR一プラズマCVD法、蒸着法、EB法(Electron Beam:電子ビーム蒸着法)等の公知の方法で形成することができる。なかでも、ECRスパッタリング法、ECR-CVD法、ECR一プラズマCVD法等で形成することが好ましい。
（４）半導体側接合層２１の形成工程（図５Ｄ）
保護膜８０の表面に、支持基板への接合用の半導体側接合層２１を形成する。また、支持基板１０には、基板側接合層を形成する（図示せず）。
（５）接合工程（図５Ｅ〜図５Ｆ）
支持基板１０の基板側接合層２２を、基板側接合層２２と半導体側接合層２１に対向させて（図５Ｅ）、基板側接合層２２と半導体側接合層２１とを貼り合わせることにより、ｐ型半導体層４３と支持基板１０とを接合する（図５Ｆ）。基板側接合層２２と半導体側接合層２１が融合して、接合層２０が形成される。
接合工程において、後に形成される溝２の延伸方向と、支持基板１０の結晶方向とが一致するように、ｐ型半導体層４３と支持基板１０とを接合するのが好ましい。これにより、後の「チップ化工程」において、支持基板１０を分割するときに、分割線が支持基板１０の劈開方向と一致する。よって、支持基板１０の分割が容易になり、また分割後の支持基板１０の側面が滑らかになる。
（５）成長基板除去工程（図５Ｇ）
支持基板１０を接合した後に、成長基板１００を除去する。これにより、半導体積層体４０のｎ型半導体層側の表面４０ｔが露出する。
（６）研磨工程（図５Ｈ）
半導体成長用基板１００を剥離した後に、支持基板１０が下になるように裏返しにすることで、最上面となった半導体積層体４０のｎ型半導体層側の表面（ｎ側表面）４０ｔをCMP(Chemical Mechanical Polishing:化学機械研磨)により研磨する。またこのCMPによる研磨工程は、ＲＩＥ（反応性イオンエッチング）により表面を除去してもよい。
（７）粗面化工程
研磨した半導体積層体４０のｎ側表面４０ｔに微細な凹凸を形成して、粗面化する。粗面化には、ドライエッチング法又はウェットエッチング法を用いることができる。
ウェットエッチング法の溶液としては、異方性のエッチング溶液として、KOH水溶液、4メチル水酸化アンモニウム(TMAH:Tetramethyl ammonium hydroxide水酸化テトラメチルアンモニウム)やエチレンジアミン・ピロカテコール(EDP:Ethylene diamine pyrocatechol)などを用いることができる。
ドライエッチング法の場合、RIE(Reactive Ion Etching反応性イオンエッチング)が利用できる。
（８）ブロック分割工程（図５Ｉ）
半導体積層体４０を、溝２によって複数の半導体ブロック４０ａ〜４０ｄに分割する。溝２は、ドライエッチング法又はウェットエッチング法により形成すると、幅の狭い溝２を正確に形成することができる。
半導体積層体４０の内部には、支持基板１０との熱膨張係数の差に起因する応力が加わっている。その結果、半導体積層体４０と支持基板１０の全体に反り（半導体積層体４０側が凸になる）を生じる。大型の半導体発光素子の場合には、素子にチップ化した後にも反りが残り、ワイヤボンディング等において問題になる。しかしながら、本発明では、溝２により半導体積層体４０を分割することにより、半導体積層体４０内の反りが緩和され、反りを解消することができる。
半導体積層体４０に溝２を形成するときに、半導体積層体４０と支持基板１０との間に形成された反射層３０まで除去することができる。これにより、溝２の形成と同時に、溝２の底部２ｂから反射層３０を除去することができる。また、後の「チップ化工程」において、どの溝２で分割しても、半導体発光素子１の外周に反射層３０が露出することがない。これにより、半導体発光素子１での反射層３０のマイグレーションを抑制することができる。
（９）チップ化工程（図５Ｊ）
支持基板１０を、溝２に沿って複数の半導体発光素子１に分割する。各半導体発光素子１には、少なくとも２つの半導体ブロック（例えば、図１のように４つの半導体ブロック４０ａ〜４０ｄ）を含んでいる。分割には、スクライブ、ダイシング、レーザスクライブなどの方法が利用できる。
チップ化工程において、各半導体ブロック４０ａ〜４０ｄの少なくとも１つの辺が半導体発光素子１の外周と近接するように、半導体ブロック４０ａ〜４０ｄがチップ化されているのが好ましい。
チップ化工程では、所望の個数及び所望の配列の半導体ブロック４０ａ〜４０ｄを含めばよい。よって、例えば図１のように、４つの半導体ブロックを２行×２列に配列する場合、不良な半導体ブロック４０Ｘを避けて、３つの良品の半導体発光素子１Ａ〜１Ｃを得ることができる（図６）。一方、溝２を形成しない大型の半導体発光素子の場合、不良な半導体領域を避けることができないので、２つの半導体発光素子１Ｃ’、１Ｄ’は不良品になり、２つの良品の半導体発光素子１Ａ’、１Ｂ’しか得られない（図７）。すなわち、本発明のように、複数の半導体ブロック４０ａ〜４０ｄから半導体発光素子１を形成することにより、不良領域を半導体ブロック４０ａ〜４０ｄ単位で回避することができるので、半導体発光素子１の歩留まりを向上させることができる。
（１０）ｎ側パッド形成工程（図５Ｋ）
半導体ブロック４０ａ〜４０ｄのｎ側表面４０ｔに、ｎ側パッド５０を形成する。ｎ側パッド５０が、各半導体ブロック４０ａ〜４０ｄの当該１つの辺に隣接して配置されるのが好ましい（図１、図３Ａ〜図３Ｂ）。
（１１）外側保護膜形成工程（図５Ｌ）
表面の一部（ワイヤボンディングされる領域）を除いたｎ側パッド５０と、半導体積層体４０の上面４０ｔ、外側面４５ａ〜４５ｄ及び内側面４６ａ〜４６ｄとを保護膜６０で被覆する。外側保護膜６０は、例えば、スパッタリング法、ECR(Electron Cyclotron Resonance:電子サイクロトロン共鳴)スパッタリング法、CVD(Chemical Vapor Deposition:化学気相成長)法、ECR-CVD法、ECR一プラズマCVD法、蒸着法、EB法(Electron Beam:電子ビーム蒸着法)等の公知の方法で形成することができる。なかでも、ECRスパッタリング法、ECR-CVD法、ECR一プラズマCVD法等で形成することが好ましい。
（１２）裏面メタライズ層形成工程
支持基板１０の裏面側に、オーミック電極としての裏面メタライズ層７０を形成する。
（１３）実装工程（図１Ａ）
ハウジング９１の凹部の底部に設けられた第１の端子（図示せず）の上に、半導体発光素子１の裏面メタライズ層７０をダイボンドする。また、ハウジング９１の凹部の底部に設けられた第２の端子と、ｎ側パッド５０との間を、導電ワイヤ５１により接続する。
（１３）被覆工程（図１Ａ）
蛍光体粒子９３を含む透光性封止樹脂９２をハウジング９１の凹部にポッティングして、半導体発光素子１を、透光性封止樹脂９２で覆う。透光性封止樹脂９２全体に分散されていた蛍光体粒子９３は、透光性封止樹脂９２が固化するまでの間に沈降して、半導体発光素子１の周囲に堆積する。蛍光体粒子９３の平均粒径よりも、溝２の幅Ｗが狭くされているので、蛍光体粒子９３は、溝２の中には堆積されにくい（図１Ｃ）。なお、蛍光体粒子９３の中には、平均粒径よりも小さい粒子が含まれており、そのような小粒子の平均粒径のほうが、溝２の幅Ｗより小さい場合もありうる。しかしながら、平均粒径の大きい蛍光体粒子９３が先に沈降して、溝２の入口を封止するので、その後に沈降する小粒子が溝２に入るのを阻害することもできる。
被覆工程では、透光性封止樹脂９２が固化する前に、遠心分離により蛍光体粒子９３を沈降させる遠心分離過程を含むのが好ましい。これにより、透光性封止樹脂９２の固化前に、蛍光体粒子９３を半導体発光素子１の周囲に堆積させることができる。
また、透光性封止樹脂９２が固化する前に、超音波振動により蛍光体粒子９３に振動を与える超音波過程を含むのが好ましい。これにより、蛍光体粒子９３に横方向の振動を与えることができるので、蛍光体粒子９３を溝２に配列させるのに有効である。
遠心分離過程と、超音波過程とは、いずれか一方のみ行ってもよいが、遠心分離過程の後に、超音波過程を行うのが好ましい。
溝２の幅Ｗと、蛍光体粒子９３の平均粒径との比率が１：１．２〜１：１０であると、蛍光体粒子９３は、溝２に沿って効率よく配列するので好ましい。
被覆工程は、蛍光体粒子９３を含む第１の透光性樹脂を半導体発光素子１の半導体積層体４０に塗布する第１塗布過程と、第１の透光性樹脂が固化する前に、平均粒径の異なる第２の蛍光体粒子を含む第２透光性樹脂を、第１の透光性樹脂に塗布する第２塗布工程と、を含むことができる。
本実施の形態で得られた半導体発光装置９０は、色度ムラが少なく、ホワイトバランスのよい発光を発することができる。
＜実施の形態２＞
本実施の形態では、溝２の底部２ｂまで反射層３０を形成する点で、実施の形態１と異なる（図８）。反射層３０がマイグレーションを起こしにくい材料などから成る場合には、本変形例が好ましい。反射層３０は、一般的に誘電体多層膜よりも反射率が高いので、溝２の底部２ｂに向かった光を効率よく反射して、溝２の外側に取り出すことができる。よって、溝２の底部２ｂまで反射層３０を形成することにより、半導体発光素子１の光取出し効率をさらに向上させることができる。
本実施の形態の半導体発光素子１を製造する場合には、実施の形態１に記載した製造方法の「（８）ブロック分割工程（図５Ｉ）」を変更する。具体的には、半導体積層体４０に溝２を形成するときに、半導体積層体４０と支持基板１０との間に形成された反射層３０は除去しないことにより、溝２の底部２ｂに反射層３０を残すことができる。なお、その他の工程については、実施の形態１と同様である。
＜実施の形態３＞
本実施の形態では、前記支持基板と前記半導体積層体との間に、反射膜３０を設けずに、保護膜８０のみを設けている点で、実施の形態１と異なる（図９）。実施の形態１と同様に、保護膜８０を溝２の底部２ｂにも設けることができる。反射膜３０の材料が、マイグレーションしやすい材料である場合や、半導体積層体４０に反射層３０が拡散することが問題になる場合には、反射層３０を形成しないほうが好ましい。反射層３０の代わりに、保護膜８０を形成し、その保護膜８０を誘電体多層膜から形成することにより、半導体積層体４０から支持基板１０方向に向かう光を反射して、光の吸収を抑制できる。誘電体多層膜から成る保護膜８０を含むことにより、半導体積層体４０の中を伝搬する光強度を高く維持でき、光取出し効率を向上させることができる。
本実施の形態の半導体発光素子１を製造する場合には、実施の形態１に記載した製造方法の「（２）反射層形成工程（図５Ｂ）」を行わない。また、「（３）保護膜形成工程（図５Ｃ）」では、保護膜８０は、誘電体多層膜から形成する。その他の工程については、実施の形態１と同様である。
＜実施の形態４＞
本実施の形態では、実施の形態１と異なる製造方法により、半導体発光素子１を形成するものである。得られる半導体発光素子１は、図溝２の底部２ｂに、保護膜８０及び反射膜３０が存在しない点で、実施の形態１〜３の半導体発光素子１と異なる。
本実施の形態の製造方法を以下に説明する。
（１）成長工程（図１０Ａ）
実施の形態１と同様に、成長基板１００の上にｎ型半導体層４１、活性層４２、及びｐ型半導体層４３を順次成長させて、半導体積層体４０を形成する。
（１’）ブロック分割工程（図１０Ｂ）
実施の形態１とは異なり、半導体積層体４０の成長工程の次に、ブロック分割工程を行う。
ブロック分割工程の詳細は、実施の形態１と同様である。すなわち、ブロック分割工程では、半導体積層体４０を、溝２によって複数の半導体ブロック４０ａ〜４０ｄに分割する。溝２は、ドライエッチング法又はウェットエッチング法により形成すると、幅の狭い溝２を正確に形成することができる。また、溝２により半導体積層体４０を分割することにより、半導体積層体４０内の応力が緩和され、反りを解消することができる点も、実施の形態１と同様である。
（２）反射層形成工程（図１０Ｃ）、（３）保護膜形成工程（図１０Ｄ）、（４）半導体側接合層２１の形成工程（図１０Ｅ）
これらの工程は、実施の形態１とほぼ同様である。しかしながら、半導体積層体４０が、既に溝２によって分割されているので、反射膜４０、保護膜８０及び半導体側接合層２１も、溝２で分割された状態で形成される点が、実施の形態１と異なる。
（５）接合工程（図１０Ｆ〜図１０Ｇ）
これらの工程は、実施の形態１とほぼ同様である。しかしながら、半導体側接合層２１が、溝２で分割された状態なので、半導体積層体４０と支持基板１０との接合は、溝２を除く領域のみで形成される点が、実施の形態１と異なる。
（５）成長基板除去工程（図１０Ｈ）、（６）研磨工程（図１０Ｉ）、（７）粗面化工程
これらの工程は、実施の形態１と同様である。
（９）チップ化工程（図１０Ｋ）
本実施の形態では、「（１’）ブロック分割工程」を含んでいる代わりに、実施の形態１における「（８）ブロック分割工程」を含まない。よって、「（７）粗面化工程」の次に、チップ化工程を行う。
それ以外の点については、実施の形態１と同様である。
（１０）ｎ側パッド形成工程（図５Ｋ）、（１１）外側保護膜形成工程（図５Ｌ）、（１２）裏面メタライズ層形成工程
これらの工程は、実施の形態１と同様である。
本実施の形態の製造方法により形成すると、支持基板１０に接合する前に半導体積層体４０の内部の応力を緩和できるので、接合後の半導体発光素子１の中の応力緩和効果が高いと期待される。
＜実施の形態５＞
本実施の形態は、（１）〜（２）の工程の順番が実施の形態４と異なる。（３）〜（１２）の工程は、実施の形態４と同様である。
以下に、実施の形態４と異なる点を説明する。
（１）成長工程（図１１Ａ）
実施の形態１及び４と同様に、成長基板１００の上にｎ型半導体層４１、活性層４２、及びｐ型半導体層４３を順次成長させて、半導体積層体４０を形成する。
（２）反射層形成工程（図１１Ｂ）
実施の形態１と同様である。
（２’）ブロック分割工程（図１１Ｃ）
実施の形態１及び４とは異なり、反射層形成工程の次に、ブロック分割工程を行う。
ブロック分割工程の詳細は、実施の形態１及び４と同様である。すなわち、ブロック分割工程では、半導体積層体４０を、溝２によって複数の半導体ブロック４０ａ〜４０ｄに分割する。溝２は、ドライエッチング法又はウェットエッチング法により形成すると、幅の狭い溝２を正確に形成することができる。また、溝２により半導体積層体４０を分割することにより、半導体積層体４０内の応力が緩和され、反りを解消することができる点も、実施の形態１と同様である。
本実施の形態の製造方法により形成すると、実施の形態４と同様に、支持基板１０に接合する前に半導体積層体４０の内部の応力を緩和できるので、接合後の半導体発光素子１の中の応力緩和効果が高いと期待される。
＜実施の形態６＞
本実施の形態は、（１）〜（３）の工程の順番が実施の形態４と異なる。（４）〜（１２）の工程は、実施の形態４と同様である。
以下に、実施の形態４と異なる点を説明する。
（１）成長工程（図１１Ａ）
実施の形態１、４及び５と同様に、成長基板１００の上にｎ型半導体層４１、活性層４２、及びｐ型半導体層４３を順次成長させて、半導体積層体４０を形成する。
（２）反射層形成工程（図１１Ｂ）
実施の形態１及び５と同様である。
（３）保護膜形成工程（図１１Ｃ）、
実施の形態１と同様である。
（３’）ブロック分割工程（図１１Ｄ）
実施の形態１、４及び５とは異なり、保護膜形成工程の次に、ブロック分割工程を行う。
ブロック分割工程の詳細は、実施の形態１、４及び５と同様である。すなわち、ブロック分割工程では、半導体積層体４０を、溝２によって複数の半導体ブロック４０ａ〜４０ｄに分割する。溝２は、ドライエッチング法又はウェットエッチング法により形成すると、幅の狭い溝２を正確に形成することができる。また、溝２により半導体積層体４０を分割することにより、半導体積層体４０内の応力が緩和され、反りを解消することができる点も、実施の形態１と同様である。
本実施の形態の製造方法により形成すると、実施の形態４及び５と同様に、支持基板１０に接合する前に半導体積層体４０の内部の応力を緩和できるので、接合後の半導体発光素子１の中の応力緩和効果が高いと期待される。
＜実施の形態７＞
本実施の形態は、（１）成長工程において、ｐ型半導体層、活性層、及びｎ型半導体層を複数に分割した状態で成長させて、複数の半導体ブロックを得る点で、実施の形態４と異なる。すなわち、本実施の形態では、成長工程において、図１０Ｂのような半導体ブロックが得られる。したがって、本実施の形態では、実施の形態４の「（１’）ブロック分割工程」を含まない。
そして、（２）〜（１２）の工程は、実施の形態４と同様である。
本実施の形態の製造方法により形成すると、実施の形態４と同様に、支持基板１０に接合する前に半導体積層体４０の内部の応力を緩和できるので、接合後の半導体発光素子１の中の応力緩和効果が高いと期待される。
また、ブロック分割工程を省略できるので、工程数を減らすことができる。
本発明の半導体発光装置９０と、半導体発光装置９０に用いられる半導体発光素子１に適した材料について以下に詳述する。
（蛍光体粒子９３）
蛍光体粒子９３としては、半導体発光素子１からの発光を吸収して、異なる波長の光に波長変換するものが選択される。例えば半導体発光素子１に発光スペクトルのピーク波長が３６５ｎｍ〜４７０ｎｍの範囲のものを使用した場合には、蛍光体には、銅で付括された硫化カドミ亜鉛やセリウムで付括されたＹＡＧ系蛍光体およびＬＡＧ系蛍光体が挙げられる。特に、高輝度かつ長時間の使用時においては、（Ｒｅ１−ｘＳｍｘ）３（Ａｌ１−ｙＧａｙ）５Ｏ１２：Ｃｅ（０≦ｘ＜１、０≦ｙ≦１、但し、Ｒｅは、Ｙ、Ｇｄ、Ｌａ、Ｌｕからなる群より選択される少なくとも一種の元素である。）等が好ましい。またＹＡＧ、ＬＡＧ、ＢＡＭ、ＢＡＭ：Ｍｎ、ＣＣＡ、ＳＣＡ、ＳＣＥＳＮ、ＳＥＳＮ、ＣＥＳＮ、ＣＡＳＢＮ及びＣａＡｌＳｉＮ３：Ｅｕからなる群から選択される少なくとも１種を含む蛍光体を使用することができる。
蛍光体粒子９３は、平均粒径が例えば１０〜５０μｍのものを用いることができる。
（透光性封止樹脂９２）
透光性封止樹脂９２は、ハウジング９１の凹部内に実装された半導体発光素子１を封止するように塗布されており、エポキシ、シリコーン、変性アクリル樹脂等の透光性を有する絶縁樹脂を用いることができる。
（ハウジング９１）
ハウジング９１は、半導体発光素子１等を保護することができるものであれば、どのような材料によって形成されていてもよい。なかでも、セラミックや乳白色の樹脂等、絶縁性及び遮光性を有する材料であることが好ましい。樹脂材料としては、芳香族ポリアミド樹脂等の熱可塑性樹脂や、エポキシ樹脂等の熱硬化樹脂が利用でき、公知の方法（例えば、熱可塑性樹脂は射出成形、熱硬化性樹脂はトランスファー成形など）によって成形できる。
また、ハウジング９１は、リードフレームをベースにしたタイプ（例えば、表面実装タイプや、砲弾タイプ等が挙げられる）の他に、電極が配線されているセラミック基板や、ガラスエポキシ基板タイプのものが使用できる。
（導電ワイヤ５１）
導電ワイヤ５１は、適切なワイヤボンディングが可能であればどのような金属材料から形成することもできるが、ワイヤボンディングの結合力が高く、信頼性の高い発光装置１を得るには、Ａｕ、Ｃｕ、Ａｌ、Ｗ及びステンレスから成る群から選択された１種を含む金属材料から形成するのが好ましい。特に、Ａｕ又はＡｕ合金は、半導体発光素子１のｎ側パッド５０とのオーミック性が良好で、機械的接続性（ボンディング性）が良好で、そして、電気伝導性及び熱伝導性が良好な金属材料であるので、導電ワイヤ５１に好適である。
（基板１０）
基板１０は、シリコン(Si)から構成される。なお、Siのほか、例えば、Ge,SiC,GaN,GaAs,GaP,InP,ZnSe,ZnS,ZnO等の半導体から成る半導体基板、または、金属単体基板、または、相互に非固溶あるいは固溶限界の小さい2種以上の金属の複合体から成る金属基板を用いることができる。このうち、金属単体基板として具体的にはCuを用いることができる。また、金属基板の材料として具体的にはAg,Cu,Au,Pt等の高導電性金属から選択された1種以上の金属と、W,Mo,Cr,Ni等の高硬度の金属から選択された1種以上の金属と、から成るものを用いることができる。半導体材料の基板10を用いる場合には、それに素子機能、例えばツェナーダイオードを付加した基板10とすることもできる。さらに、金属基板としては、Cu-WあるいはCu-Moの複合体を用いることが好ましい。
（接合層２０）
接合層２０は、この半導体発光素子１を製造する工程において、２つの基板を貼り合わせる共晶である。詳細には、図５Ｄに示す半導体側接合層２１と、図５Ｅに示す基板側接合層２２とを貼り合わせて構成される。このうち半導体側接合層２１の材料としては、例えば、図５Ｄにおいて下から（保護膜８０側から）チタン(Ti)/白金(Pt)/金(Au)/錫(Sn)/金(Au)の順番に積層したものが挙げられる。また、基板側接合層２２の材料としては、例えば、図５Ｅにおいて下（支持基板１０と反対側）から金(Au)/白金(Pt)/二ケイ化チタン(TiSi2)、または、二ケイ化チタン(TiSi2)/白金(Pt)/パラジウム(Pd)の順番に積層したものが挙げられる。
（反射層３０）
反射層３０は、光の反射率が高く、かつ電極として用いることができる材料が用いられる。例えば、銀(Ag)、アルミニウム(Al)、亜鉛(Zn)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、マンガン(Mn)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ランタン(La)、銅(Cu)、イットリウム(Y)等の金属を用いることができる。特に、反射率の高い銀(Ag)、アルミニウム(Al)が好ましい。
（保護膜８０）
保護膜８０は、絶縁膜からなるものであって、特に酸化膜からなるものが好ましい。保護膜８０は、例えば、二酸化ケイ素(SiO2)やZr酸化膜(ZrO2)から形成することができる。 保護膜８０を誘電体多層膜から形成する場合には、ＳｉＯ２とその他の酸化物とを繰り返し積層した膜、例えば、ＺｒＯ２やＴｉＯ２と、ＳｉＯ２とを繰り返し積層した膜から形成することができる。
（半導体積層体４０）
半導体積層体４０は、一般式がInxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で示される窒化ガリウム系化合物半導体から成る。具体的には、例えば、GaN、AlGaN、InGaN、AlGaInN等である。特に、エッチングされた面の結晶性がよいなどの点でGaNであることが好ましい。
ｎ型半導体層４１は、例えば、ｎ型不純物としてSiやGe、O等を含むGaNから構成される。また、ｎ型半導体層４１は、複数の層で形成されていてもよい。
発光層４２は、例えば、InGaNから構成される。
ｐ型半導体層４３は、例えば、ｐ型不純物としてMgを含むGaNから構成される。
（ｎ側パッド５０）
ｎ側パッド５０は、ワイヤボンディングにより外部と接続される。ｎ側パッド５０は、ｎ型半導体層４１の上面側から、例えば、Ti/Pt/Au、Ti/Pt/Au/Ni、Ti/Al、Ti/Al/Pt/Au、W/Pt/Au、V/Pt/Au、Ti/TiN/Pt/Au、Ti/TiN/Pt/Au/Niのような複数の金属を含む多層膜で構成される。なお、ｎ側パッド５０は、オーミック電極とパッド電極とから構成されるようにしてもよい。
（外部保護膜６０）
外部保護膜６０は、ｎ型半導体層４１よりも屈折率が低く透明な材料から構成され、ｎ側パッド５０の上表面のワイヤボンディングされる領域を除いた表面と、ｎ型半導体層４１の表面及び側面とを被覆している。外部保護膜６０は、絶縁膜からなるものであって、特に酸化膜からなるものが好ましい。外部保護膜６０は、例えば、二酸化ケイ素(SiO2)やZr酸化膜(ZrO2)からなる。
（裏面メタライズ層７０）
裏面メタライズ層７０は、支持基板１０の接合層２０が形成されている面と反対側に形成されオーミック電極として機能する。裏面メタライズ層７０の材料としては、例えば、図２において上（支持基板１０側）から、二ケイ化チタン(TiSi2)/白金(Pt)/金(Au)の順番に積層したものが挙げられる。
本発明に係る半導体発光素子は、半導体発光素子をデバイスとして応用することができるすべての用途、例えば、照明、露光、ディスプレイ、各種分析、光ネットワーク等の種々の分野において利用することができる。
本明細書の実施形態は、単なる例示として考慮されることを目的とするものである。本発明は、記載された実施形態に限定されるものではなく、本発明の範囲内において種々の変更を加えてよいことは言うまでもない。
１、１’ 半導体発光素子、 ２ 溝、 ２ｂ 溝の底部、 １０ 支持基板、 ２０ 接合層、 ３０ 反射層、 ４０ 半導体積層体、 ４０ａ〜４０ｈ 半導体ブロック、 ４１ ｎ型半導体層、 ４２ 発光層、 ４３ ｐ型半導体層、 ４５ 外側面、 ４６ 内側面、 ５０ ｎ側電極、 ５１ 導電ワイヤ、 ５５ 延伸電極、 ６０ 外側保護膜、 ７０ 裏面メタライズ層、 ８０ 保護膜、 ８１ 貫通孔、 ９０ 発光装置、 ９１ ハウジング、 ９２ 封止樹脂、 ９３ 発光体層、 ９３ａ 蛍光体粒子、 ９３ｂ 蛍光体粒子、 Ａ 半導体発光素子の幅、 Ｂ 半導体ブロックの幅、Ｗ 溝の幅

Claims (10)

  1. ｐ型半導体層、活性層、及びｎ型半導体層を順次積層した半導体積層体と、前記半導体積層体の前記ｐ型半導体層側に接合された導電性の支持基板と、を含む半導体発光素子と、
    前記半導体積層体を覆う透光性封止樹脂と、
    前記透光性封止樹脂内に含有された蛍光体粒子と、を含む半導体発光装置であって、
    前記半導体積層体は、前記ｐ型半導体層、前記活性層、及び前記ｎ型半導体層を貫通する溝によって少なくとも２つの半導体ブロックに分割されており、
    前記溝の幅は、前記蛍光体粒子の平均粒径より狭いことを特徴とする半導体発光装置。
  2. 前記溝の幅と、前記蛍光体粒子の平均粒径との比率が、１：１．２〜１：１０であることを特徴とする請求１に記載の半導体発光装置。
  3. 前記溝の上における前記蛍光体粒子の密度が、前記半導体積層体の上における前記蛍光体の密度よりも大きいことを特徴とする請求１又は２に記載の半導体発光装置。
  4. さらに、平均粒径の異なる第２の蛍光体粒子が、前記蛍光体粒子の上に堆積していることを特徴とする請求１乃至３のいずれか１項に記載の半導体発光装置。
  5. ｐ型半導体層、活性層、及びｎ型半導体層が積層された半導体積層体と、前記半導体積層体の前記ｐ型半導体層側に接合された導電性の支持基板と、を含む半導体発光素子と、
    前記半導体積層体を覆う透光性封止樹脂と、
    前記透光性封止樹脂内に含有された蛍光体粒子と、を含む半導体発光装置の製造方法であって、
    前記半導体発光素子を製造する素子製造工程と、
    前記半導体発光素子を、前記蛍光体粒子を含む前記透光性封止樹脂で覆う被覆工程と、を含み、
    前記積層体半導体は、前記被覆工程より前に、溝によって少なくとも２つの半導体ブロックに分割されており、
    前記溝の幅は、前記蛍光体粒子の平均粒径より狭いことを特徴とする半導体発光装置の製造方法。
  6. 前記被覆工程は、前記透光性封止樹脂が固化する前に、遠心分離により前記蛍光体粒子を沈降させる過程を含むことを特徴とする請求５に記載の半導体発光装置の製造方法。
  7. 前記被覆工程は、前記透光性封止樹脂が固化する前に、超音波振動により前記蛍光体粒子に振動を与える過程を含むことを特徴とする請求５又は６に記載の半導体発光装置の製造方法。
  8. 前記溝の幅と、前記蛍光体粒子の平均粒径との比率が、１：１．２〜１：１０であることを特徴とする請求５乃至７のいずれか１項に記載の半導体発光装置の製造方法。
  9. 前記被覆工程は、
    前記蛍光体粒子を含む第１の透光性樹脂を前記半導体積層体に塗布する第１塗布過程と、
    前記第１の透光性樹脂が固化する前に、平均粒径の異なる第２の蛍光体粒子を含む第２透光性樹脂を前記第１の透光性樹脂に塗布する第２塗布工程と、を含むことを特徴とする請求５乃至８のいずれか１項に記載の半導体発光装置の製造方法。
  10. 前記素子製造工程は、
    成長基板の上に前記ｎ型半導体層、前記活性層、及び前記ｐ型半導体層を順次成長させて、前記半導体積層体を形成する成長工程と、
    前記ｐ型半導体層と前記支持基板とを接合する接合工程と、
    前記成長基板を除去する成長基板除去工程と、
    前記支持基板を前記半導体発光素子に分割するチップ化工程と、を含み、
    前記半導体積層体は、前記分割工程より前に、前記複数の半導体ブロックに分割されており、
    前記チップ化工程では、前記溝に沿って前記支持基板を分割して、少なくとも２つの前記半導体ブロックを含んだ前記半導体発光素子を得ることを特徴とする請求５乃至９のいずれか１項に記載の半導体発光装置の製造方法。
JP2012550980A 2010-12-28 2011-12-27 半導体発光装置 Active JP5786868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012550980A JP5786868B2 (ja) 2010-12-28 2011-12-27 半導体発光装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010294305 2010-12-28
JP2010294305 2010-12-28
JP2012550980A JP5786868B2 (ja) 2010-12-28 2011-12-27 半導体発光装置
PCT/JP2011/080204 WO2012091008A1 (ja) 2010-12-28 2011-12-27 半導体発光装置

Publications (2)

Publication Number Publication Date
JPWO2012091008A1 true JPWO2012091008A1 (ja) 2014-06-05
JP5786868B2 JP5786868B2 (ja) 2015-09-30

Family

ID=46315576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012550980A Active JP5786868B2 (ja) 2010-12-28 2011-12-27 半導体発光装置

Country Status (6)

Country Link
US (1) US8878214B2 (ja)
EP (1) EP2660882B1 (ja)
JP (1) JP5786868B2 (ja)
KR (1) KR101807342B1 (ja)
CN (1) CN103354955B (ja)
WO (1) WO2012091008A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003001B1 (ko) * 2013-03-13 2019-07-23 엘지이노텍 주식회사 발광 모듈
KR102080776B1 (ko) * 2013-08-30 2020-02-24 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 차량용 조명 장치
JP6713720B2 (ja) * 2013-08-30 2020-06-24 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びそれを含む車両用照明装置
JP2015050293A (ja) * 2013-08-30 2015-03-16 ウシオ電機株式会社 半導体発光素子
KR102212666B1 (ko) 2014-06-27 2021-02-05 엘지이노텍 주식회사 발광소자
JP6156402B2 (ja) * 2015-02-13 2017-07-05 日亜化学工業株式会社 発光装置
WO2016194876A1 (ja) * 2015-05-29 2016-12-08 シチズン電子株式会社 発光装置およびその製造方法
WO2016194405A1 (ja) 2015-05-29 2016-12-08 シチズン電子株式会社 発光装置およびその製造方法
WO2017077739A1 (ja) * 2015-11-04 2017-05-11 シャープ株式会社 発光体、発光装置、照明装置、および発光体の製造方法
JP6324552B2 (ja) * 2017-01-25 2018-05-16 シチズン時計株式会社 Ｌｅｄパッケージ
US11177417B2 (en) 2017-02-13 2021-11-16 Nichia Corporation Light emitting device including phosphor layer with protrusions and recesses and method for manufacturing same
JP6645486B2 (ja) * 2017-02-13 2020-02-14 日亜化学工業株式会社 発光装置およびその製造方法
KR102446015B1 (ko) * 2017-12-22 2022-09-22 엘지디스플레이 주식회사 발광소자, 표시패널 및 표시장치
CN114122084B (zh) * 2021-11-09 2024-04-30 深圳市华星光电半导体显示技术有限公司 顶发射oled显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079972A (ja) * 2002-08-22 2004-03-11 Fuji Photo Film Co Ltd 面発光型発光素子
JP2007517378A (ja) * 2003-12-24 2007-06-28 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP2010027643A (ja) * 2008-07-15 2010-02-04 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010040761A (ja) * 2008-08-05 2010-02-18 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2010098288A (ja) * 2008-10-16 2010-04-30 Samsung Electro-Mechanics Co Ltd Ｉｉｉ族窒化物半導体基板のパターン形成方法及びｉｉｉ族窒化物半導体発光素子の製造方法
JP2010219377A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体発光装置及びその製造方法
WO2010111834A1 (en) * 2009-04-01 2010-10-07 Hong Kong Applied Science and Technology Research Institute Co. Ltd Quasi-vertical light emitting diode
JP2011254033A (ja) * 2010-06-04 2011-12-15 Toshiba Corp 半導体発光装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310575A (ja) 1986-07-01 1988-01-18 Nippon Denso Co Ltd 半導体歪検出器
JPS6331556A (ja) 1986-07-25 1988-02-10 株式会社　東洋精米機製作所 精白米の破砕方法
JPS6343463A (ja) 1986-08-11 1988-02-24 Canon Inc フアクシミリ装置
JPS6343464A (ja) 1986-08-11 1988-02-24 Canon Inc デ−タ通信装置
US6577073B2 (en) * 2000-05-31 2003-06-10 Matsushita Electric Industrial Co., Ltd. Led lamp
JP2002026386A (ja) 2000-07-10 2002-01-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP4822482B2 (ja) * 2001-05-23 2011-11-24 シチズン電子株式会社 発光ダイオードおよびその製造方法
JP4193471B2 (ja) * 2001-12-14 2008-12-10 日亜化学工業株式会社 発光装置およびその製造方法
EP2105977B1 (en) 2002-01-28 2014-06-25 Nichia Corporation Nitride semiconductor element with supporting substrate and method for producing nitride semiconductor element
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US20050133808A1 (en) * 2003-09-11 2005-06-23 Kyocera Corporation Package for housing light-emitting element, light-emitting apparatus and illumination apparatus
EP2023410A1 (en) 2006-05-01 2009-02-11 Mitsubishi Chemical Corporation Integrated semiconductor light emitting device and method for manufacturing same
US7683380B2 (en) * 2007-06-25 2010-03-23 Dicon Fiberoptics, Inc. High light efficiency solid-state light emitting structure and methods to manufacturing the same
US7863635B2 (en) * 2007-08-07 2011-01-04 Cree, Inc. Semiconductor light emitting devices with applied wavelength conversion materials
EP2234182B1 (en) 2007-12-28 2016-11-09 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
JP5227135B2 (ja) * 2008-10-10 2013-07-03 スタンレー電気株式会社 半導体発光装置およびその製造方法
GB0902569D0 (en) * 2009-02-16 2009-04-01 Univ Southampton An optical device
JP2010192837A (ja) 2009-02-20 2010-09-02 Showa Denko Kk 半導体ウェーハのダイシング方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079972A (ja) * 2002-08-22 2004-03-11 Fuji Photo Film Co Ltd 面発光型発光素子
JP2007517378A (ja) * 2003-12-24 2007-06-28 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP2010027643A (ja) * 2008-07-15 2010-02-04 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010040761A (ja) * 2008-08-05 2010-02-18 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2010098288A (ja) * 2008-10-16 2010-04-30 Samsung Electro-Mechanics Co Ltd Ｉｉｉ族窒化物半導体基板のパターン形成方法及びｉｉｉ族窒化物半導体発光素子の製造方法
JP2010219377A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体発光装置及びその製造方法
WO2010111834A1 (en) * 2009-04-01 2010-10-07 Hong Kong Applied Science and Technology Research Institute Co. Ltd Quasi-vertical light emitting diode
JP2011254033A (ja) * 2010-06-04 2011-12-15 Toshiba Corp 半導体発光装置

Also Published As

Publication number Publication date
US20120161184A1 (en) 2012-06-28
CN103354955B (zh) 2016-08-10
WO2012091008A1 (ja) 2012-07-05
US8878214B2 (en) 2014-11-04
KR101807342B1 (ko) 2017-12-08
CN103354955A (zh) 2013-10-16
JP5786868B2 (ja) 2015-09-30
EP2660882B1 (en) 2018-10-03
KR20130128446A (ko) 2013-11-26
EP2660882A1 (en) 2013-11-06
EP2660882A4 (en) 2015-11-25

Similar Documents

Publication Publication Date Title
JP5786868B2 (ja) 半導体発光装置
JP6530442B2 (ja) 反射構造を有する半導体発光ダイオードおよびその製造方法
EP2790223B1 (en) Light emitting device
EP2434545B1 (en) Light emitting device
US8835972B2 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101916131B1 (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR101795053B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛
US8390014B2 (en) Light emitting device and light emitting device package
JP6385680B2 (ja) 発光素子
EP2390934A2 (en) Light emitting device and light emitting device package
JP2005302803A (ja) 窒化物半導体発光素子およびその製造方法
KR102035180B1 (ko) 발광소자
US8049241B2 (en) Light emitting device fabrication method thereof, and light emitting apparatus
WO2012091007A1 (ja) 半導体発光素子
JP5592248B2 (ja) 窒化物半導体発光素子
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR102075132B1 (ko) 발광소자
KR20120042516A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120045635A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101786073B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20150015983A (ko) 발광소자
KR20120021472A (ko) 발광소자 및 그 제조방법
KR20110115383A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150713

R150 Certificate of patent or registration of utility model

Ref document number: 5786868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250