JPWO2012067030A1 - 薄膜トランジスタ、薄膜トランジスタ製造方法 - Google Patents
薄膜トランジスタ、薄膜トランジスタ製造方法 Download PDFInfo
- Publication number
- JPWO2012067030A1 JPWO2012067030A1 JP2012504587A JP2012504587A JPWO2012067030A1 JP WO2012067030 A1 JPWO2012067030 A1 JP WO2012067030A1 JP 2012504587 A JP2012504587 A JP 2012504587A JP 2012504587 A JP2012504587 A JP 2012504587A JP WO2012067030 A1 JPWO2012067030 A1 JP WO2012067030A1
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- tungsten
- layer
- electrode layer
- atomic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010408 film Substances 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 21
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims abstract description 18
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000002019 doping agent Substances 0.000 claims abstract description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 7
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 6
- 229910017604 nitric acid Inorganic materials 0.000 claims abstract description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 25
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 25
- 239000010937 tungsten Substances 0.000 claims description 25
- 229910052750 molybdenum Inorganic materials 0.000 claims description 20
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 13
- 239000011733 molybdenum Substances 0.000 claims description 13
- 238000005477 sputtering target Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000002844 melting Methods 0.000 abstract description 3
- 230000008018 melting Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 8
- 239000000243 solution Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000006121 base glass Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C27/00—Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
- C22C27/04—Alloys based on tungsten or molybdenum
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
- C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
Abstract
抵抗率が低く、ウェットエッチングすることができる金属膜によって電極層を形成する。Ｗを８．０at％以上２０．０at％未満で含有するＭｏＷ薄膜をゲート絶縁層１５上に形成し、硝酸、リン酸、酢酸、水を含有するエッチング液によってウェットエッチングしてゲート電極層１８を形成する。ＭｏＷ薄膜は融点が高いので、ゲート電極層１８を形成した後、ドーパントをイオン注入し、加熱してドーパントを活性化してソース領域２０ｓとドレイン領域２０ｄを形成することができる。
Description
本発明は、薄膜トランジスタの技術分野に関し、特に、薄膜トランジスタのゲート電極層の技術分野に関する。
従来より、ＬＴＰＳプロセスにおいては、高温プロセスが必須であるために、高融点金属を配線に用いる技術が採用されている。しかし、高融点金属の代表であるＴａ，Ｔｉ，Ｍｏ，Ｗにおいては、ウェットエッチングによる加工性、抵抗、耐蝕性、耐熱性（ヒロック耐性）の全ての特性で良好な材料はなく、市場より、これらの問題を解決できるゲート電極層の材料が求められている。
高融点金属のターゲットが記載された文献としては、例えば下記特許文献がある。
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、高温に加熱することができるゲート電極層の材料を提供することにある。
ＷやＭｏは融点が高く、熱膨張係数が下地ガラス基板と近いため耐熱性に優れる。また、シリコンやシリコン酸化膜中への拡散がないという利点がある。しかし、Ｗは抵抗率が高く、また、ウェットエッチングができないという欠点があり、Ｍｏは抵抗率が低く、ウェットエッチングが可能であるが耐食性が悪く、エッチングレートが早すぎるという欠点がある。
本発明の発明者等は、一定割合のＷとＭｏとから成るＭｏＷ薄膜はウェットエッチングによるパターニングが可能であり、ＭｏＷ薄膜から、高温に耐えられるゲート電極層と、ゲート電極層に接続された配線層とが得られることを見出し、本発明を完成するに至った。
即ち、本発明は、 モリブデンとタングステンとを含有するモリブデン・タングステン薄膜から成る電極膜であって、 タングステンは、８．０原子％以上２０．０原子％未満の割合で含有された電極膜である。
また、本発明は、モリブデンとタングステンを含有するスパッタリングターゲットであって、タングステンは、８．０原子％以上２０．０原子％未満の割合で含有されたスパッタリングターゲットである。
本発明は、半導体層のドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、前記チャネル領域と接触したゲート絶縁層と、前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタであって、前記ゲート電極層は、タングステンを８．０原子％以上２０．０原子％未満の割合で含有するモリブデン・タングステン薄膜であるトランジスタである。
本発明は、前記ゲート絶縁層はＳｉＯ2薄膜である請求項３記載のトランジスタである。
本発明は、半導体層のドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、前記チャネル領域と接触したゲート絶縁層と、前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、前記ゲート電極層は、前記ゲート絶縁層表面にタングステンを８原子％以上２０．０原子％未満の割合で含有するモリブデン・タングステン薄膜を形成し、前記モリブデン・タングステン薄膜を、リン酸と硝酸と酢酸と水とを含有するエッチング液によってパターニングして形成する薄膜トランジスタ製造方法である。
また、本発明は、前記ゲート電極層を形成した後、半導体層にドーパントを注入し、４００℃以上８００℃以下の温度範囲に加熱して、前記ソース領域と前記ドレイン領域とを形成する請求項５記載の薄膜トランジスタの製造方法である。
また、本発明は、モリブデンとタングステンを含有するスパッタリングターゲットであって、タングステンは、８．０原子％以上２０．０原子％未満の割合で含有されたスパッタリングターゲットである。
本発明は、半導体層のドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、前記チャネル領域と接触したゲート絶縁層と、前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタであって、前記ゲート電極層は、タングステンを８．０原子％以上２０．０原子％未満の割合で含有するモリブデン・タングステン薄膜であるトランジスタである。
本発明は、前記ゲート絶縁層はＳｉＯ2薄膜である請求項３記載のトランジスタである。
本発明は、半導体層のドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、前記チャネル領域と接触したゲート絶縁層と、前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、前記ゲート電極層は、前記ゲート絶縁層表面にタングステンを８原子％以上２０．０原子％未満の割合で含有するモリブデン・タングステン薄膜を形成し、前記モリブデン・タングステン薄膜を、リン酸と硝酸と酢酸と水とを含有するエッチング液によってパターニングして形成する薄膜トランジスタ製造方法である。
また、本発明は、前記ゲート電極層を形成した後、半導体層にドーパントを注入し、４００℃以上８００℃以下の温度範囲に加熱して、前記ソース領域と前記ドレイン領域とを形成する請求項５記載の薄膜トランジスタの製造方法である。
本発明に用いたＭｏＷ薄膜及びゲート電極層は、４５０℃以上の高温活性化アニールに対しても変形も溶融もせず、ヒロックは形成されない。また、ゲート絶縁層中や半導体中に拡散することがない。また、Ｗ薄膜のゲート電極層(１５μΩ・ｃｍ)よりも抵抗率が小さい。
また、本発明のＭｏＷ薄膜は、リン酸と硝酸と酢酸と水とを混合して得られるエッチング液によってエッチングすることができ、Ｍｏ薄膜のゲート電極層よりも耐食性が強い。
また、本発明のＭｏＷ薄膜は、リン酸と硝酸と酢酸と水とを混合して得られるエッチング液によってエッチングすることができ、Ｍｏ薄膜のゲート電極層よりも耐食性が強い。
図１(ａ)の符号１０は、本発明のゲート電極層が形成されるガラス基板であり、その表面には、ガラス基板１０内部の不純物がガラス基板１０表面上の薄膜へ拡散することを防止するアンダーコート層１１が形成されている。本実施例ではアンダーコート層１１はＳｉＯ2膜である。
ガラス基板１０をシリコン膜形成装置内に搬入し、真空雰囲気中で、シリコン膜形成装置の内部に化学構造中にＳｉを有する原料ガスを供給し、アンダーコート層１１の表面に、低温でシリコン膜を成長させた後、レーザ照射装置等の加熱手段によってシリコン膜を結晶化させ、図１(ｂ)に示すように、アンダーコート層１１の表面にポリシリコン膜１２を形成する。
次に、ポリシリコン膜１２の表面にパターニングしたレジスト膜を配置し、ドライエッチング法又はウェットエッチング法により、レジスト膜底面に位置するポリシリコン膜１２を残しながら、レジスト膜の開口底面に位置するポリシリコン膜１２をエッチングして除去した後、レジスト膜を除去し、図１(ｃ)に示すように、アンダーコート層１１の表面にパターニングされたポリシリコン膜１２から成る半導体層１３を複数個形成する。
この状態では、ガラス基板１０上には、アンダーコート層１１の表面と半導体層１３の表面とが露出しており、ＣＶＤ方法等の成膜方法によって、ガラス基板１０上で露出する部分の表面に、図１(ｄ)に示すように、絶縁膜１４を形成する。本実施例では、絶縁膜１４はＳｉＯ2膜である。
この絶縁膜１４の表面に、パターニングしたレジスト膜を形成し、ドライエッチング法又はウェットエッチング法により、レジスト膜に覆われた部分を残しながらレジスト膜の開口底面に露出する部分の絶縁膜１４をエッチング除去し、次いで、レジスト膜を除去し、図１(ｅ)に示すように、各半導体層１３上にパターニングした絶縁膜１４から成るゲート絶縁層１５をそれぞれ形成する。
ゲート絶縁層１５は、一個の半導体層１３の幅方向中央にそれぞれ位置しており、半導体層１３の幅方向の両端には、ゲート絶縁層１５が配置されておらず、半導体層１３がゲート絶縁層１５からはみ出して露出する部分１９ｓ、１９ｄがそれぞれ形成されている。
この状態では、ガラス基板１０上には、ゲート絶縁層１５の表面と、アンダーコート層１１の半導体層１３が配置されていない部分の表面と、半導体層１３のゲート絶縁層１５からはみ出した部分の表面とが露出しており、それら露出する面を成膜面とすると、ガラス基板１０を真空雰囲気にされたスパッタリング装置の内部の真空雰囲気中に搬入し、成膜面をターゲットに向けて配置する。
ここで用いるターゲットは、ＭｏとＷとが所定割合で含有されており、スパッタリング装置の内部の真空雰囲気に、スパッタリングガスとしてＡｒガスを導入し、Ａｒガスによってターゲットをスパッタリングする。
スパッタリングによってターゲットから飛び出すＭｏとＷとは成膜面に到達し、図１(ｆ)に示すように、ガラス基板１０の露出面である成膜面上に、ＭｏとＷとを含有するＭｏＷ薄膜(モリブデン・タングステン薄膜)１６が形成される。
スパッタリングによってターゲットから飛び出すＭｏとＷとは成膜面に到達し、図１(ｆ)に示すように、ガラス基板１０の露出面である成膜面上に、ＭｏとＷとを含有するＭｏＷ薄膜(モリブデン・タングステン薄膜)１６が形成される。
次に、ＭｏＷ薄膜１６上にパターニングしたＭｏＷ薄膜用レジスト膜を形成する。
図１(ｇ)の符号１７は、ＭｏＷ薄膜１６上に配置したＭｏＷ薄膜用レジスト膜であり、少なくともゲート絶縁層１５の上方位置のＭｏＷ薄膜１６を覆うように配置されている。
図１(ｇ)の符号１７は、ＭｏＷ薄膜１６上に配置したＭｏＷ薄膜用レジスト膜であり、少なくともゲート絶縁層１５の上方位置のＭｏＷ薄膜１６を覆うように配置されている。
その状態で、ガラス基板１０を所定のエッチング液に浸漬し、ＭｏＷ薄膜１６の表面のうち、ＭｏＷ薄膜用レジスト膜１７から露出する部分をエッチング液に接触させてエッチング除去し、次いで、ＭｏＷ薄膜用レジスト膜１７を除去すると、図２(ａ)に示すように、ＭｏＷ薄膜１６がパターニングされ、パターニングされたＭｏＷ薄膜１６から成るゲート電極層１８と不図示の配線層とが形成される。ゲート電極層１８はゲート絶縁層１５に接触しており、配線膜はゲート電極層１８に接続されている。
ＭｏＷ薄膜１６のエッチングに用いたエッチング液は、リン酸、硝酸、酢酸、水の混合液であり、ここでは、関東化学(株)製の商品名「Ｍｏ／Ａｌ／Ｍｏエッチング液（仮）」を用いた。
ＭｏＷ薄膜１６のエッチングに用いたエッチング液は、リン酸、硝酸、酢酸、水の混合液であり、ここでは、関東化学(株)製の商品名「Ｍｏ／Ａｌ／Ｍｏエッチング液（仮）」を用いた。
ゲート電極層１８は半導体層１３とは非接触にされており、ゲート絶縁層１５の幅方向両端の外側には、半導体層１３の表面が露出する部分１９ｓ、１９ｂがそれぞれ位置している。
この状態で、イオン注入装置により、露出する部分１９ｓ、１９ｄの上方から、半導体層１３に向けてイオンを照射し、ゲート電極層１８をマスクとし、半導体層１３の露出する表面１９ｓ、１９ｄにｐ型又はｎ型のドーパントをイオン注入する。
この状態で、イオン注入装置により、露出する部分１９ｓ、１９ｄの上方から、半導体層１３に向けてイオンを照射し、ゲート電極層１８をマスクとし、半導体層１３の露出する表面１９ｓ、１９ｄにｐ型又はｎ型のドーパントをイオン注入する。
次いで、半導体層１３を加熱してアニール処理し、ドーパントを活性化すると、図２(ｂ)に示されるように、半導体層１３のうち、露出する表面１９ｓ、１９ｄの下方位置の部分は活性化されたドーパントによって電極とオーミック接続可能なソース領域２０ｓとドレイン領域２０ｄとになり、ソース領域２０ｓとドレイン領域２０ｄの間の部分はチャネル領域２０ｃになる。
ソース領域２０ｓと、ドレイン領域２０ｄとが露出した状態で、ガラス基板１０上の露出する表面に、図２(ｃ)に示すように、絶縁物質から成る保護膜２２を形成する。
ソース領域２０ｓと、ドレイン領域２０ｄとが露出した状態で、ガラス基板１０上の露出する表面に、図２(ｃ)に示すように、絶縁物質から成る保護膜２２を形成する。
次いで、保護膜２２のうち、各ソース領域２０ｓ上の位置と、各ドレイン領域２０ｄ上の位置と、各ゲート電極層１８にそれぞれ接続された配線層上の位置とに開口が位置するレジスト膜を形成し、エッチングによって開口底面に露出する部分の保護膜２２をエッチングした後、そのレジスト膜を除去すると、保護膜２２には、ソース領域２０ｓ上と、ドレイン領域２０ｄ上と、配線層上にコンタクト孔が形成され、その底面に、ソース領域２０ｓとドレイン領域２０ｄと配線層とがそれぞれ露出する。
図２(ｄ)の符号２３ｓ、２３ｄは、ソース領域２０ｓ上の保護膜２２とドレイン領域２０ｄ上の保護膜２２とにそれぞれ形成されたコンタクト孔を示している。配線層上の保護膜２２に形成されたコンタクト孔は不図示である。
次いで、少なくともコンタクト孔２３ｓ、２３ｄの底面と保護膜２２表面とに亘る連続した金属膜を形成し、その金属膜上にパターニングしたレジスト膜を形成してそのレジスト膜の開口底面に露出する金属膜をエッチング除去し、レジスト膜を除去すると、図２(ｅ)に示すように、各コンタクト孔２３ｓ、２３ｄの底面に位置するソース領域２３ｓの表面とドレイン領域２３ｄの表面とにそれぞれ接触したソース電極層２４ｓとドレイン電極層２４ｄとがそれぞれ形成され、複数個の薄膜トランジスタ２５が得られる。
これらの薄膜トランジスタ２５では、一個の薄膜トランジスタ２５中のソース電極層２４ｓとドレイン電極層２４ｄとゲート電極層１８とは、互いに非接触であり、ソース電極層２４ｓとドレイン電極層２４ｄとの間に電圧を印加した状態で、ゲート電極層１８に印加する電圧の大きさを制御して、チャネル領域２０ｃの内部表面の電荷を制御することで、ソース領域２０ｓとドレイン領域２０ｄの間の導通と遮断を制御し、トランジスタ２５をオン・オフさせる。
トランジスタ２５を高速でオン・オフさせるためには、ゲート電極層１８とそれに接続された配線層を低抵抗にすることが望ましく、従って、ゲート電極層１８とそれに接続された配線層を構成するＭｏＷ薄膜１６の抵抗率は低い方が望ましい。
ＭｏとＷの割合を変えて複数個のＭｏＷターゲットを作製し、各ＭｏＷターゲットをＡｒガスによってスパッタリングし、Ｗの含有率が０〜１００ａｔ％の範囲のＭｏＷ薄膜(ここでは、Ｗの含有率が０％と１００％の場合もＭｏＷ薄膜やＭｏＷターゲットに含まれるものとする)を試験用のガラス基板上に形成した。ＭｏＷ薄膜の組成は、ＭｏＷ薄膜の形成に用いたターゲットと同じである。
各ＭｏＷ薄膜のエッチングレートと抵抗率の測定結果を下記表１に示す。
各ＭｏＷ薄膜のエッチングレートと抵抗率の測定結果を下記表１に示す。
各ＭｏＷターゲットをスパッタリングする際のＡｒ圧力は０．３Ｐａであり、ガラス基板温度は１００℃、形成したＭｏＷ薄膜の膜厚は３００ｎｍである。
図３、４は、表１の測定結果のグラフであり、図３はＷ含有率と抵抗率の関係を示し、図４はＷ含有率とエッチング速度の関係を示している。
エッチングレートが３０Å／秒以上では早すぎて、配線形状の制御が困難であるし、５Å／秒以下ではエッチング工程が長時間過ぎるので、上記表１、図３、４から、Ｗ含有率(ＭｏＷ薄膜中のＭｏ原子とＷ原子の合計個数に対するＷ原子の個数である)は、８ａｔ％以上２０．０ａｔ％未満が本発明に適しており、特に、１１．４ａｔ％以上１６．７ａｔ％以下の範囲が最適なエッチング速度を得られている。
ＭｏＷ薄膜がこのＷ含有率の範囲であれば、ＭｏＷ薄膜は１００ａｔ％のＷ薄膜に比べて、充分に抵抗率が小さく、また、ＭｏＷ薄膜は融点が高いので、ゲート電極層１８を形成した後、ドーパントをイオン注入し、加熱してドーパントを活性化してソース領域２０ｓとドレイン領域２０ｄを形成することができる。従って、ＭｏＷ薄膜は高速に動作する薄膜トランジスタにも使用可能であることが分かる。
なお、形成したＷ含有率が０％〜１００％の各ＭｏＷ薄膜について、Ｎ2ガス雰囲気中で６７５℃、１時間の熱処理を行った後、顕微鏡観察したところ、各ＭｏＷ薄膜にヒロックの発生は認められなかった。
１３……半導体層
１５……ゲート絶縁層
１６……モリブデン・タングステン薄膜
１８……ゲート電極層
２０ｄ……ドレイン領域
２０ｓ……ソース領域
２０ｃ……チャネル領域
２５……薄膜トランジスタ
１５……ゲート絶縁層
１６……モリブデン・タングステン薄膜
１８……ゲート電極層
２０ｄ……ドレイン領域
２０ｓ……ソース領域
２０ｃ……チャネル領域
２５……薄膜トランジスタ
即ち、本発明は、半導体層のドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、前記チャネル領域と接触したゲート絶縁層と、前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタであって、前記ゲート電極層は、モリブデンとタングステンを含有するスパッタリングターゲットであって、タングステンは、８．０原子％以上１１．４原子％以下の割合で含有されたスパッタリングターゲットがＡｒガスでスパッタリングされて形成され、タングステンを８．０原子％以上１１．４原子％以下の割合で含有するモリブデン・タングステン薄膜であり、前記ゲート絶縁層はＳｉＯ 2 薄膜である薄膜トランジスタである。
本発明は、半導体層のドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、前記チャネル領域と接触したＳｉＯ 2 薄膜から成るゲート絶縁層と、前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、前記ゲート電極層は、モリブデンとタングステンを含有するスパッタリングターゲットであって、タングステンは、８．０原子％以上１１．４原子％以下の割合で含有されたスパッタリングターゲットをＡｒガスでスパッタリングして、前記ゲート絶縁層表面にタングステンを８．０原子％以上１１．４原子％以下の割合で含有するモリブデン・タングステン薄膜を形成し、前記モリブデン・タングステン薄膜を、リン酸と硝酸と酢酸と水とを含有するエッチング液によってパターニングして形成する薄膜トランジスタ製造方法である。
また、本発明は、前記ゲート電極層を形成した後、半導体層にドーパントを注入し、４００℃以上８００℃以下の温度範囲に加熱して、前記ソース領域と前記ドレイン領域とを形成する請求項２記載の薄膜トランジスタ製造方法である。
本発明は、半導体層のドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、前記チャネル領域と接触したＳｉＯ 2 薄膜から成るゲート絶縁層と、前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、前記ゲート電極層は、モリブデンとタングステンを含有するスパッタリングターゲットであって、タングステンは、８．０原子％以上１１．４原子％以下の割合で含有されたスパッタリングターゲットをＡｒガスでスパッタリングして、前記ゲート絶縁層表面にタングステンを８．０原子％以上１１．４原子％以下の割合で含有するモリブデン・タングステン薄膜を形成し、前記モリブデン・タングステン薄膜を、リン酸と硝酸と酢酸と水とを含有するエッチング液によってパターニングして形成する薄膜トランジスタ製造方法である。
また、本発明は、前記ゲート電極層を形成した後、半導体層にドーパントを注入し、４００℃以上８００℃以下の温度範囲に加熱して、前記ソース領域と前記ドレイン領域とを形成する請求項２記載の薄膜トランジスタ製造方法である。
Claims (6)
- モリブデンとタングステンとを含有するモリブデン・タングステン薄膜から成る電極膜であって、
タングステンは、８．０原子％以上２０．０原子％未満の割合で含有された電極膜。 - モリブデンとタングステンを含有するスパッタリングターゲットであって、
タングステンは、８．０原子％以上２０．０原子％未満の割合で含有されたスパッタリングターゲット。 - 半導体層のドレイン領域とソース領域と、
前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、
前記チャネル領域と接触したゲート絶縁層と、
前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタであって、
前記ゲート電極層は、タングステンを８．０原子％以上２０．０原子％未満の割合で含有するモリブデン・タングステン薄膜であるトランジスタ。 - 前記ゲート絶縁層はＳｉＯ2薄膜である請求項３記載のトランジスタ。
- 半導体層のドレイン領域とソース領域と、
前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、
前記チャネル領域と接触したゲート絶縁層と、
前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、
前記ゲート電極層は、前記ゲート絶縁層表面にタングステンを８原子％以上２０．０原子％未満の割合で含有するモリブデン・タングステン薄膜を形成し、前記モリブデン・タングステン薄膜を、リン酸と硝酸と酢酸と水とを含有するエッチング液によってパターニングして形成する薄膜トランジスタ製造方法。 - 前記ゲート電極層を形成した後、半導体層にドーパントを注入し、４００℃以上８００℃以下の温度範囲に加熱して、前記ソース領域と前記ドレイン領域とを形成する請求項５記載の薄膜トランジスタ製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010256042 | 2010-11-16 | ||
| JP2010256042 | 2010-11-16 | ||
| PCT/JP2011/076052 WO2012067030A1 (ja) | 2010-11-16 | 2011-11-11 | 電極膜、スパッタリングターゲット、薄膜トランジスタ、薄膜トランジスタ製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2012067030A1 true JPWO2012067030A1 (ja) | 2014-05-12 |
Family
ID=46083962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012504587A Pending JPWO2012067030A1 (ja) | 2010-11-16 | 2011-11-11 | 薄膜トランジスタ、薄膜トランジスタ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPWO2012067030A1 (ja) |
| TW (1) | TW201234496A (ja) |
| WO (1) | WO2012067030A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102127235B1 (ko) * | 2013-04-02 | 2020-06-29 | 엘지디스플레이 주식회사 | 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법 |
| JP6919814B2 (ja) * | 2015-07-27 | 2021-08-18 | 日立金属株式会社 | ポリシリコンｔｆｔのゲート電極形成用ターゲット材 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153722A (ja) * | 1994-09-29 | 1996-06-11 | Toshiba Corp | 電極配線材料およびこれを用いた電極配線基板 |
| JPH10240150A (ja) * | 1997-02-26 | 1998-09-11 | Samsung Electron Co Ltd | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 |
| JP2001168346A (ja) * | 1999-09-16 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2001352071A (ja) * | 2000-02-09 | 2001-12-21 | Matsushita Electric Ind Co Ltd | ゲート電極にＭｏＷ合金を使用した薄膜トランジスタ |
-
2011
- 2011-11-11 WO PCT/JP2011/076052 patent/WO2012067030A1/ja active Application Filing
- 2011-11-11 JP JP2012504587A patent/JPWO2012067030A1/ja active Pending
- 2011-11-16 TW TW100141816A patent/TW201234496A/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153722A (ja) * | 1994-09-29 | 1996-06-11 | Toshiba Corp | 電極配線材料およびこれを用いた電極配線基板 |
| JPH10240150A (ja) * | 1997-02-26 | 1998-09-11 | Samsung Electron Co Ltd | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 |
| JP2001168346A (ja) * | 1999-09-16 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2001352071A (ja) * | 2000-02-09 | 2001-12-21 | Matsushita Electric Ind Co Ltd | ゲート電極にＭｏＷ合金を使用した薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201234496A (en) | 2012-08-16 |
| WO2012067030A1 (ja) | 2012-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100477274C (zh) | 薄膜晶体管及其制造方法 | |
| JP3479375B2 (ja) | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 | |
| JP2008117923A (ja) | ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法 | |
| KR101289611B1 (ko) | 실리콘 디바이스 구조, 및 그 형성에 사용하는 스퍼터링 타깃재 | |
| US7253037B2 (en) | Method of fabricating thin film transistor | |
| CN1329966C (zh) | 薄膜晶体管的制造方法 | |
| WO2012067030A1 (ja) | 電極膜、スパッタリングターゲット、薄膜トランジスタ、薄膜トランジスタ製造方法 | |
| JP2000196086A (ja) | チタンポリサイドゲ―トの形成方法 | |
| US20060128125A1 (en) | Gate Electrodes and the Formation Thereof | |
| JP2008135447A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2008010844A (ja) | 薄膜トランジスタ基板および表示デバイス | |
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| CN107706242B (zh) | 晶体管及其制造方法 | |
| JP2001135591A (ja) | 半導体素子の製造方法 | |
| JP6637783B2 (ja) | 薄膜トランジスタ | |
| JP2000260728A (ja) | 半導体装置の製造方法 | |
| KR100264029B1 (ko) | 티타늄 실리사이드막을 가진 반도체 장치 제조 방법 | |
| JP5037095B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
| JPS59110115A (ja) | 半導体装置の製造方法 | |
| JP2011040513A (ja) | 半導体装置の製造方法及び半導体装置 | |
| TWI619173B (zh) | 電晶體及其製造方法 | |
| Mitan et al. | Patterning of nanometer-scale silicide structures on silicon by ‘direct writing focus ion-beam implantation’ | |
| JPH10116797A (ja) | 半導体装置の製造方法 | |
| JP2021190599A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US8865593B2 (en) | Metal silicide layer, NMOS transistor, and fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130326 |