JPWO2012046521A1 - 電力変換装置 - Google Patents

Abstract

スイッチング素子の保護回路を小型化した電力変換装置を得ることを目的としている。直流電力が導通する正極直流端子（107P）及び負極直流端子（107N）の間に接続されたコンデンサ直列体（111、112）と、正極直流端子（107P）及び負極直流端子（107N）の間に接続され、交流電力が導通する交流端子（108U）を有する主回路（113U）と、主回路（113U）が有する複数のスイッチング素子のそれぞれを制御する制御信号（Gsig）を生成するゲート駆動回路（400）とを備え、主回路（113U）は、同一極性に直列に接続された４つのスイッチング素子（T1U、T2U、T3U、T4U）を有し、交流端子（108U）に接続されたスイッチング素子（T2U、T3U）におけるしきい値電圧Ｖｔｈは、直流端子（107P、107N）に接続されたスイッチング素子（T1U、T4U）におけるしきい値電圧Ｖｔｈより低い。

Description

本発明は、直流電力を交流電力に変換する、または、交流電力を直流電力に変換する電力変換装置に関するものである。

直流電力を交流電力に変換する、または交流電力を直流電力に変換する電力変換装置には、公知の技術として、ダイオードクランプ型３レベル変換器がある。図１８は、非特許文献１に示されたダイオードクランプ型３レベル変換器の回路図である。ダイオードクランプ型３レベル変換器は、Ｕ相、Ｖ相、Ｗ相の各相に４つのスイッチング素子であるＮＰＮバイポーラトランジシタが、電流が流れる方向を同一にして直列に接続される。以下Ｕ相について説明する。スイッチング素子Ｓ１１、Ｓ１２、Ｓ１３、Ｓ１４が直列に接続され、各スイッチング素子Ｓ１１、Ｓ１２、Ｓ１３、Ｓ１４には逆並列にフリーホイリングダイオードが接続される。４直列されたスイッチング素子の一端であるＳ１１のコレクタは、直流電源Ｅｄの正側の直流端子側に接続され、４直列されたスイッチング素子の他端であるＳ１４のエミッタは、直流電源Ｅｄの負側の直流端子側に接続される。４直列されたスイッチング素子の一端であるＳ１１のコレクタは、２直列された直流コンデンサＣ１及びＣ２の正側の端子が接続され、４直列されたスイッチング素子の他端であるＳ１４のエミッタは、２直列された直流コンデンサＣ１及びＣ２の負側の端子が接続される。直流コンデンサＣ１及びＣ２の中性点Ｏと４直列されたスイッチング素子の正側から１番目のスイッチング素子Ｓ１１と２番目のスイッチング素子Ｓ１２の接続点の間にはクランプダイオードＤ１１が接続され、直流コンデンサＣ１及びＣ２の中性点Ｏと４直列されたスイッチング素子の正側から３番目のスイッチング素子Ｓ１３と４番目のスイッチング素子Ｓ１４の接続点の間にはクランプダイオードＤ１２が接続される。４直列されたスイッチング素子の正側から２番目のスイッチング素子Ｓ１２と３番目のスイッチング素子Ｓ１３の接続点には交流端子Ｕが設けられる。

ダイオードクランプ型３レベル変換器は、１つのレグの４素子のうち、通常の使用の際に少なくとも２つ以上のスイッチング素子がオフ状態で使用され、オフ状態のスイッチング素子の両端には、１つの直流コンデンサ電圧に相当する電圧が印加されるので、２レベル変換器よりも低耐圧のスイッチング素子が使用できる利点がある。

しかし、上記のダイオードクランプ型３レベル変換器において、スイッチング素子に過電流が流れた場合に交流端子側スイッチング素子Ｓ１２、Ｓ１３を直流端子側スイッチング素子Ｓ１１、Ｓ１４よりも早いタイミングで遮断すると、過電圧が交流端子側素子Ｓ１２、Ｓ１３に印加されて破損することがある。これを防止する手段として、次のような公知の技術がある。

特許文献１には、３レベル電力変換器の短絡保護装置が示されている。ＩＧＢＴからなる３レベル電力変換器に対し、その各ＩＧＢＴのスイッチングを制御するゲート制御部と、短絡検知回路および短絡保護回路を有し、前記ゲート制御部からの信号を受けて各ＩＧＢＴを駆動するゲート駆動部とを設ける。ＩＧＢＴを過電流から保護するための３レベル電力変換器の短絡保護装置において、前記ゲート制御部に短絡検知回路からの出力に応動するロジック回路を設けるとともに、その出力信号を前記ゲート駆動部に与える専用線を設け、短絡検知時には前記ロジック回路によりこの専用線を介して、ゲート駆動部の前記短絡保護回路による短絡保護動作の開始順序を制御するようにしている。

特許文献２記載の電力変換装置は、３レベルインバータの上アーム及び下アームを構成する４つの半導体スイッチング素子を過電流から保護する保護回路を有する。この保護回路が動作する過電流レベルが、交流端子側半導体スイッチング素子の保護回路の値と、直流端子側半導体スイッチング素子の保護回路の値とで異なり、交流端子側半導体スイッチング素子の保護回路が、直流端子側半導体スイッチング素子の保護回路動作より遅れて動作する。

特許第３３９１０２５号公報（０００６段） 特開２００５−１２９１３号公報（００１１段、００１２段） A. Nabae, I.Takahashi, and H. Akagi，「A New Neutral-Point-Clamped PWM Inverter」，IEEE Transactions on Industry Applications，Volume IA-17，No.5，pp 518-523，1981年。

従来は、短絡保護装置や保護回路を、スイッチング素子およびダイオードの過電圧破壊を防止するために、過電流検出時の保護動作を、交流端子側のスイッチング素子、直流端子側スイッチング素子ごとに設定していた。このため保護回路の規模が大きくなるという問題があった。

本発明は、スイッチング素子の保護回路を小型化した電力変換装置を得ることを目的としている。

本発明に係る電力変換装置は、直流電力が導通する正極直流端子及び負極直流端子の間に接続されたコンデンサ直列体と、正極直流端子及び負極直流端子の間に接続され、交流電力が導通する交流端子を有する主回路と、主回路が有する複数のスイッチング素子のそれぞれを制御する制御信号を生成するゲート駆動回路とを備える。コンデンサ直列体は、直列に接続された第１の直流コンデンサと第２の直流コンデンサとを有し、主回路は、同一極性に直列に接続された第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子及び第４のスイッチング素子と、第１のスイッチング素子及び第２のスイッチング素子の接続点と第１の直流コンデンサ及び第２の直流コンデンサの接続点である中性点との間に接続された第１のクランプダイオードと、第３のスイッチング素子及び第４のスイッチング素子の接続点と中性点との間に接続された第２のクランプダイオードとを有する。交流端子は第２のスイッチング素子及び第３のスイッチング素子の接続点に接続され、交流端子に接続された第２のスイッチング素子及び第３のスイッチング素子におけるしきい値電圧は、正極直流端子に接続された第１のスイッチング素子及び、負極直流端子に接続された第４のスイッチング素子におけるしきい値電圧より低い。

本発明によれば、主回路の４つのスイッチング素子うち、交流端子に接続されたスイッチング素子におけるしきい値電圧は、正極直流端子または負極直流端子に接続されたスイッチング素子におけるしきい値電圧より低くしたので、スイッチング素子を保護する制御を複雑すぎないようにでき、スイッチング素子の保護回路を小型化することができる。

本発明の実施の形態１における電力変換装置を適用した可変速モータ駆動システムの一例を示す回路図である。 図１の電力変換装置における１相のレグを示す回路図である。 図２のレグの第１の状態を示す回路図である。 図２のレグの第２の状態を示す回路図である。 図２のレグの第３の状態を示す回路図である。 図２のスイッチング素子の伝達特性の一例を示すグラフである。 図２のスイッチング素子の出力特性の一例を示すグラフである。 図２のスイッチング素子のゲート駆動回路の一例を示す図である。 図２のスイッチング素子のオン特性及びオフ特性を計測する回路図である。 図２のスイッチング素子のターンオフの一例を示す波形図である。 基準電位が正の場合における図８のＰＷＭ制御部の動作の一例を示す波形図である。 図２のスイッチング素子のスイッチング波形の一例を示す図である。 図２のスイッチング素子の他のスイッチング波形の一例を示す図である。 基準電位が負の場合における図８のＰＷＭ制御部の動作の一例を示す波形図である。 図２の電力変換装置における誤動作を説明する図である。 本発明の実施の形態２における基準電位が正の場合のＰＷＭ制御部の動作の一例を示す波形図である。 本発明の実施の形態２における基準電位が負の場合のＰＷＭ制御部の動作の一例を示す波形図である。 従来のダイオードクランプ型３レベル変換器の回路図である。

実施の形態１．
図１は、本発明の実施の形態１における電力変換装置を適用した可変速モータ駆動システムの一例を示す回路図である。ダイオードクランプ型３レベル変換器１０３（以降、単に３レベル変換器１０３と称する。）により直流電力から変換された交流電力を三相モータ１０４に供給する例である。電力系統の三相系統電源１０１から供給された交流電力をダイオード整流回路１０２で直流電力に整流し、３レベル変換器１０３に供給する。ダイオード整流回路１０２は、三相系統電源１０１に接続される入力端子にリアクトル１０５が接続され、６つの整流ダイオード１０９を有する。３レベル変換器１０３は、正極の直流入力端子（正極直流端子）１０７Ｐ及び負極の直流入力端子（負極直流端子）１０７Ｎと、三相交流電力を出力するＵ相の交流出力端子１０８Ｕ、Ｖ相の交流出力端子１０８Ｖ及びＷ相の交流出力端子１０８Ｗを有する。直流入力端子１０７Ｐは、ダイオード整流回路１０２における正極の直流出力端子１０６Ｐに接続される。直流入力端子１０７Ｎは、ダイオード整流回路１０２における負極の直流出力端子１０６Ｎに接続される。３レベル変換器１０３は、ゲート駆動回路４００により制御された交流電力を三相モータ１０４に供給する。

３レベル変換器１０３は、正極の直流入力端子１０７Ｐ及び負極の直流入力端子１０７Ｎの間に、直流コンデンサ１１１、１１２と、Ｕ相のレグ１１３Ｕと、Ｖ相のレグ１１３Ｖと、Ｗ相のレグ１１３Ｗとが接続される。Ｕ相のレグ１１３Ｕは、４つのスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕと、４つのフリーホイリングダイオードＦＤ１Ｕ、ＦＤ２Ｕ、ＦＤ３Ｕ、ＦＤ４Ｕと、２つのクランプダイオードＣＤ１Ｕ、ＣＤ２Ｕを有する。同様に、Ｖ相のレグ１１３Ｖは、４つのスイッチング素子Ｔ１Ｖ、Ｔ２Ｖ、Ｔ３Ｖ、Ｔ４Ｖと、４つのフリーホイリングダイオードＦＤ１Ｖ、ＦＤ２Ｖ、ＦＤ３Ｖ、ＦＤ４Ｖと、２つのクランプダイオードＣＤ１Ｖ、ＣＤ２Ｖを有する。Ｗ相のレグ１１３Ｗは、４つのスイッチング素子Ｔ１Ｗ、Ｔ２Ｗ、Ｔ３Ｗ、Ｔ４Ｗと、４つのフリーホイリングダイオードＦＤ１Ｗ、ＦＤ２Ｗ、ＦＤ３Ｗ、ＦＤ４Ｗと、２つのクランプダイオードＣＤ１Ｗ、ＣＤ２Ｗを有する。ここでは、各スイッチング素子Ｔは、ＭＯＳＦＥＴであるものとして説明する。

ゲート駆動回路４００は、ゲート信号制御部４１０とゲート駆動部４２０を有し、各相のレグ１１３Ｕ、１１３Ｖ、１１３Ｗの１２個のスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕ、Ｔ１Ｖ、Ｔ２Ｖ、Ｔ３Ｖ、Ｔ４Ｖ、Ｔ１Ｗ、Ｔ２Ｗ、Ｔ３Ｗ、Ｔ４Ｗの制御入力端子Ｇにゲート制御入力Ｖｓｉｇを出力する。制御入力端子Ｇ１Ｕ、Ｇ２Ｕ、Ｇ３Ｕ、Ｇ４Ｕ、Ｇ１Ｖ、Ｇ２Ｖ、Ｇ３Ｖ、Ｇ４Ｖ、Ｇ１Ｗ、Ｇ２Ｗ、Ｇ３Ｗ、Ｇ４Ｗに、ゲート制御入力Ｖｓｉｇ１Ｕ、Ｖｓｉｇ２Ｕ、Ｖｓｉｇ３Ｕ、Ｖｓｉｇ４Ｕ、Ｖｓｉｇ１Ｖ、Ｖｓｉｇ２Ｖ、Ｖｓｉｇ３Ｖ、Ｖｓｉｇ４Ｖ、Ｖｓｉｇ１Ｗ、Ｖｓｉｇ２Ｗ、Ｖｓｉｇ３Ｗ、Ｖｓｉｇ４Ｗが出力される。また、ゲート駆動回路４００は、各スイッチング素子Ｔの過電流を検出する電流センサ（図８参照）からのセンサ信号Ｓｓｉｇ１Ｕ、Ｓｓｉｇ２Ｕ、Ｓｓｉｇ３Ｕ、Ｓｓｉｇ４Ｕ、Ｓｓｉｇ１Ｖ、Ｓｓｉｇ２Ｖ、Ｓｓｉｇ３Ｖ、Ｓｓｉｇ４Ｖ、Ｓｓｉｇ１Ｗ、Ｓｓｉｇ２Ｗ、Ｓｓｉｇ３Ｗ、Ｓｓｉｇ４Ｗが入力される。

図２を用いて、３レベル変換器１０３の１相分のレグを詳細に説明する。図２は、電力変換装置における１相（Ｕ相）のレグを示す回路図である。前述したように３レベル変換器１０３は、直流コンデンサ１１１および１１２を直列に接続し、その直列体（コンデンサ直列体）の正極側Ｐ０を直流入力端子１０７Ｐに接続し、そのコンデンサ直列体の負極側Ｎ０を直流入力端子１０７Ｎに接続する。直流コンデンサ１１１、１１２の相互接続点である中性点Ｃ０とする。

レグ１１３Ｕはブリッジ回路を構成する。４つのスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕを直列接続した直列体は、この直列体（スイッチ直列体）の正極側ＰＵを直流入力端子１０７Ｐに接続し、このスイッチ直列体の負極側ＮＵを直流入力端子１０７Ｎに接続する。スイッチ直列体の正極側ＰＵはスイッチング素子Ｔ１Ｕのドレインに相当し、スイッチ直列体の負極側ＮＵはスイッチング素子Ｔ４Ｕのソースに相当する。スイッチング素子Ｔ１Ｕ、Ｔ２Ｕは上側アームを構成し、スイッチング素子Ｔ３Ｕ、Ｔ４Ｕは下側アームを構成する。スイッチ直列体内では、正極側のスイッチング素子のソースと負極側のスイッチング素子のドレインとが接続される。このように各スイッチング素子の端子を正極側と負極側を同一にする、すなわちドレインが正極側で、ソースが負極側にする。ここで、このようにドレインが正極側で、ソースが負極側にする接続を同一極性の接続ということにする。４つのフリーホイリングダイオードＦＤ１Ｕ、ＦＤ２Ｕ、ＦＤ３Ｕ、ＦＤ４Ｕは、それぞれスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕのソースとドレイン間に、フリーホイリングダイオードＦＤのアノードをスイッチ直列体の負極側であるソースに、カソードをスイッチ直列体の正極側であるドレインに接続する。すなわち、フリーホイリングダイオードＦＤは、スイッチ直列体の極性と逆方向（逆極性）に、スイッチング素子Ｔと並列に接続される。スイッチング素子Ｔとこのスイッチング素子Ｔのソース・ドレイン間に逆方向に接続されたフリーホイリングダイオードＦＤは、１つのペアを構成する。

スイッチング素子Ｔ１Ｕ及びフリーホイリングダイオードＦＤ１Ｕ、スイッチング素子Ｔ２Ｕ及びフリーホイリングダイオードＦＤ２Ｕ、スイッチング素子Ｔ３Ｕ及びフリーホイリングダイオードＦＤ３Ｕ、スイッチング素子Ｔ４Ｕ及びフリーホイリングダイオードＦＤ４Ｕは、それぞれ１つのペアである。これらの４つのペアを同一極性で直列に接続し、ブリッジ回路を構成する。各スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕのゲート端子Ｇ１Ｕ、Ｇ２Ｕ、Ｇ３Ｕ、Ｇ４Ｕには、ゲート駆動回路４００のゲート制御入力Ｖｓｉｇ１Ｕ、Ｖｓｉｇ２Ｕ、Ｖｓｉｇ３Ｕ、Ｖｓｉｇ４Ｕが入力される。

ブリッジ回路のドレイン側、すなわちスイッチ直列体の正極側ＰＵはコンデンサ直列体の正極側Ｐ０に接続され、ブリッジ回路のソース側、すなわちスイッチ直列体の負正極側ＮＵはコンデンサ直列体の負極側Ｎ０に接続される。また、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕの相互接続点には、クランプダイオードＣＤ１Ｕのカソード端子を接続し、クランプダイオードＣＤ１Ｕのアノード端子は、コンデンサ直列体の中性点Ｃ０に接続する。一方、スイッチング素子Ｔ３Ｕ、Ｔ４Ｕの相互接続点には、クランプダイオードＣＤ２Ｕのアノード端子を接続し、クランプダイオードＣＤ２Ｕのカソード端子は、コンデンサ直列体の中性点Ｃ０に接続する。クランプダイオードＣＤ１ＵとクランプダイオードＣＤ２Ｕの接続点は中性点ＣＵとなる。上側アームと下側アームの接続点、すなわちスイッチ直列体のスイッチング素子Ｔ２Ｕ、Ｔ３Ｕの相互接続点は交流出力端子１０８Ｕに接続される。他のレグ１１３Ｖ、１１３Ｗも同様に構成される。なお、交流出力端子１０８、１０８Ｕ、１０８Ｖ、１０８Ｗは、それぞれ適宜、交流端子１０８、１０８Ｕ、１０８Ｖ、１０８Ｗと呼ぶことにする。

図３〜図５を用いて、３レベル変換器１０３のレグ１１３の出力状態を説明する。図３はレグ１１３Ｕの第１の状態を示す回路図であり、図４はレグ１１３Ｕの第２の状態を示す回路図であり、図５はレグ１１３Ｕの第３の状態を示す回路図である。スイッチング素子Ｔのオン・オフ状態とコンデンサ直列体の中性点Ｃ０から見た交流端子１０８Ｕの電位の関係を図示したものである。コンデンサ直列体の中性点Ｃ０に基準電位Ｖｓｓが接続され、コンデンサ直列体の正極側Ｐ０と中性点Ｃ０との間に直流電圧Ｖｄｃが印加され、コンデンサ直列体の負極側Ｎ０と中性点Ｃ０との間に直流電圧Ｖｄｃが印加される場合を示している。

図３に示すように、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕをオン状態、スイッチング素子Ｔ３Ｕ、Ｔ４Ｕをオフ状態に制御すると、交流端子１０８Ｕの電位Ｖａｃは＋Ｖｄｃとなる。次に、図３の状態から図４の状態に変更する。図４に示すように、スイッチング素子Ｔ２Ｕ、Ｔ３Ｕをオン状態、スイッチング素子Ｔ１Ｕ、Ｔ４Ｕをオフ状態に制御すると、クランプダイオードＣＤ１Ｕ、ＣＤ２Ｕにより基準電位Ｖｓｓに固定され、交流端子１０８Ｕの電位Ｖａｃは０Ｖとなる。さらに、図４の状態から図５の状態に変更する。図５に示すように、スイッチング素子Ｔ３Ｕ、Ｔ４Ｕをオン状態、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕをオフ状態に制御すると、交流端子１０８Ｕの電位Ｖａｃは−Ｖｄｃとなる。

３レベル変換器１０３は、図３〜図５に示す３つのパターンを切り替えることにより、交流端子１０８Ｕの電位を制御するものであって、図３〜図５のパターンで動作させている限り、オフ状態のスイッチング素子Ｔのドレイン・ソース間に印加される電圧は、クランプダイオードＣＤ１Ｕ、ＣＤ２Ｕによって、スイッチ直列体の正極側Ｐ０と負極側Ｎ０の両端電圧の＋２Ｖｄｃではなく、スイッチ直列体の正極側Ｐ０と中性点Ｃ０の両端電圧、またはスイッチ直列体の中性点Ｃ０と負極側Ｎ０の両端電圧の＋Ｖｄｃとなる。これとは異なり、コンデンサ直列体を有しない２レベル変換器では、スイッチ直列体の正極側Ｐ０と負極側Ｎ０の両端電圧の＋２Ｖｄｃがオフ状態のスイッチング素子に印加される。したがって、実施の形態１の３レベル変換器１０３は、２レベル変換器と比較して、スイッチング素子ＴおよびフリーホイリングダイオードＦＤの素子耐圧を低く設計できる利点がある。

次に、本発明の特徴的な点について説明する。第１の特徴は、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕのうち、直流側のスイッチング素子Ｔ１Ｕ、Ｔ４Ｕの特性が交流側のスイッチング素子Ｔ２Ｕ、Ｔ３Ｕの特性とは異なることである。また、第２の特徴は、ゲート制御信号Ｇｓｉｇ（図８参照）が変化してから、直流側のスイッチング素子Ｔ１Ｕ、Ｔ４Ｕのオン・オフ状態が実際に変化するまでの時間が、交流側のスイッチング素子Ｔ２Ｕ、Ｔ３Ｕのオン・オフ状態が実際に変化するまでの時間とは異なることである。

まず、第１の特徴であるスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕの特性について説明する。図６は、スイッチング素子の伝達特性の一例を示すグラフである。縦軸はドレイン電流Ｉｄであり、横軸はゲート・ソース間電圧Ｖｇｓである。ドレイン・ソース間電圧Ｖｄｓが１０Ｖの場合である。直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕと、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕの伝達特性の例を示している。伝達特性３０１は交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕの伝達特性であり、伝達特性３０２は直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕの伝達特性である。本発明では、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのゲート・ソース間しきい値電圧Ｖｇｓ（ｔｈ）（以降、単にＶｔｈと略す。）の方が、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕのゲート・ソース間しきい値電圧Ｖｔｈよりも低いことを特徴とする。図６の例では、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕのゲート・ソース間しきい値電圧Ｖｔｈが、高しきい値電圧ＶｔｈＨ、すなわち約５Ｖである。これに対して、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのゲート・ソース間しきい値電圧Ｖｔｈは、低しきい値電圧ＶｔｈＬ、すなわち約３Ｖである。

図７は、スイッチング素子の出力特性の一例を示すグラフである。直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕと、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕの出力特性の例を示している。縦軸はドレイン電流Ｉｄであり、横軸はドレイン・ソース間電圧Ｖｄｓである。ゲート・ソース間電圧Ｖｇｓが１５Ｖの場合である。本発明の特徴は、前述のように交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのゲート・ソース間しきい値電圧Ｖｔｈの方が、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕのゲート・ソース間しきい値電圧Ｖｔｈよりも低いことである。図７に示すように、ゲート・ソース間しきい値電圧Ｖｔｈとオン状態のドレイン・ソース間電圧Ｖｄｓは依存関係があり、ゲート・ソース間しきい値電圧Ｖｔｈの低いスイッチング素子の方（特性３０３）が、ゲート・ソース間しきい値電圧Ｖｔｈの高いスイッチング素子の方（特性３０４）よりもオン状態のドレイン・ソース間電圧Ｖｄｓも低い。これは、ゲート・ソース間しきい値電圧Ｖｔｈの低いスイッチング素子の方が、導通損失が小さいことを意味している。図３〜図５で図示したように、３レベル変換器１０３においては、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕは、少なくともどちらか一方が導通しているのに対して、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕは、図４のように両方のスイッチング素子ともに導通しない状態がある。すなわち、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕの方が電流の通流時間が長い。本発明において、電流の通流時間が長い交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕは、相対的にゲート・ソース間しきい値電圧Ｖｔｈが低くて導通損失の小さいスイッチング素子であるので、電力変換装置の電力損失を小さくすることができる。

次にゲート駆動回路４００について説明する。図８は、３レベル変換器１０３のスイッチング素子のゲート駆動回路の一例を示す図である。図８では、１個のスイッチング素子Ｔ１とスイッチング素子Ｔ１に接続されたフリーホイリングダイオードＦＤ１のみを記載した。Ｇ１、Ｓ１、Ｄ１はスイッチング素子Ｔ１のゲート端子、ソース端子、ドレイン端子である。ゲート駆動回路４００は、ゲート信号制御部４１０とゲート駆動部４２０を有する。スイッチング素子Ｔ１の駆動は、まず、ゲート信号制御部４１０によってゲート制御信号Ｇｓｉｇ１を生成し、ゲート駆動部４２０に出力される。ゲート信号制御部４１０は、３レベル変換器１０３のレグ１１３（主回路）のスイッチング素子Ｔ１がオフ状態に対応するローレベル（例えば０Ｖ）のゲート制御信号Ｇｓｉｇ１、または、スイッチング素子Ｔ１がオン状態に対応するハイレベル(例えば＋５Ｖ)のゲート制御信号Ｇｓｉｇ１をゲート駆動部４２０に出力するものであり、直接的に主回路のスイッチング素子Ｔ１のゲート・ソース間に電圧を印加してするものではない。ゲート駆動部４２０は、ゲート制御信号Ｇｓｉｇ１を受けて、スイッチング素子Ｔ１を駆動するゲート制御入力Ｖｓｉｇ１を出力する。

ゲート信号制御部４１０は、ＰＷＭ制御部４０１と保護動作部４０２を有する。ＰＷＭ制御部４０１は、ＰＷＭ（Pulse Width Modulation）制御を行う制御信号を生成する。保護動作部４０２は、スイッチング素子Ｔ１の電流を検出する電流センサ４４０により検出されたセンサ信号Ｓｓｉｇ１を受ける。保護動作部４０２は、センサ信号Ｓｓｉｇ１が所定の判定基準を超えたと判定した場合、すなわち過電流が流れたと判定した場合に、ＰＷＭ制御を行う制御信号に代えて、スイッチング素子Ｔ１を破壊しないように電流遮断を行う保護動作の制御信号をゲート制御信号Ｇｓｉｇ１としてゲート駆動部４２０に出力する。

上記ゲート制御信号Ｇｓｉｇ１が入力されるゲート駆動部４２０は、入力されたゲート制御信号Ｇｓｉｇ１をもとに、主回路のスイッチング素子Ｔ１がオンまたはオフするのに必要なゲート・ソース間電圧に変換し、ゲート抵抗Ｒｇを介して、主回路のスイッチング素子Ｔ１のゲート・ソース間に電圧を印加する。例えば、主回路のスイッチング素子Ｔ１をオフ状態に制御するゲート・ソース間電圧（ＶｇＬ）は−８Ｖであり、オン状態に制御するゲート・ソース間電圧（ＶｇＨ）は＋１５Ｖである。

ここで重要なことは、ゲート信号制御部４１０がゲート制御信号Ｇｓｉｇ１をオフ状態からオン状態に変化させても、実際には、ゲート駆動部のゲート抵抗Ｒｇとスイッチング素子Ｔ１のゲート・ソース間の浮遊容量Ｃｇｓが存在するので、ゲート駆動部４２０のトーテムポール回路４２１の出力電圧を限りなく短い時間で−８Ｖから＋１５Ｖに変化させても、その主回路のスイッチング素子Ｔ１のゲート・ソース間電圧は、ゲート抵抗Ｒｇと浮遊容量Ｃｇｓで決定される時定数で電圧が変化し、スイッチング素子Ｔ１の伝達特性によって決まるゲート・ソース間電圧に達したときに、初めてオフ状態からオン状態に遷移する。スイッチング素子Ｔ１は、ドレイン・ゲート間に浮遊容量Ｃｄｇが存在する。この浮遊容量Ｃｄｇは後述するスイッチング素子Ｔ１の出力特性に影響する。

ゲート駆動部４２０は、ゲート制御信号Ｇｓｉｇ１を受けるバッファ４２２と、前述のＶｇＨとＶｇＬを出力するレベル変換回路を有する。レベル変換回路は、抵抗４２３、４２４、スイッチング素子４２５、４２６、フリーホイリングダイオード４２７、４２８、直流コンデンサ４２９、４３０を有する。スイッチング素子４２５及びフリーホイリングダイオード４２７と、スイッチング素子４２６及びフリーホイリングダイオード４２８はスイッチング素子Ｔ１及びフリーホイリングダイオードＦＤ１と同様に接続される。２つの直流コンデンサ４２９、４３０を直列接続したコンデンサ直列体と、２つのスイッチング素子４２５、４２６を直列接続したスイッチ直列体は、それぞれ正極側、負極側が接続される。この正極側には、図示しない正電圧電源ＶＨが接続され、負極側には図示しない負電圧電源ＶＬが接続される。正電圧電源ＶＨは、基準電位Ｖｓｓに対してＶｇＨ（＋１５Ｖ）の電圧を供給する。負電圧電源ＶＬは、基準電位Ｖｓｓに対してＶｇＬ（−８Ｖ）の電圧を供給する。

前述した本発明の第２の特徴について詳しく説明する。第２の特徴は、ゲート制御信号Ｇｓｉｇが変化してから、直流側のスイッチング素子Ｔ１Ｕ、Ｔ４Ｕのオン・オフ状態が実際に変化するまでの時間が、交流側のスイッチング素子Ｔ２Ｕ、Ｔ３Ｕのオン・オフ状態が実際に変化するまでの時間とは異なることである。

ここで説明するスイッチング素子の特性は、図９に示すように、３レベル変換器１０３のレグ１１３全体の特性ではなく、スイッチング素子Ｔ１及びフリーホイリングダイオードＦＤ１がそれぞれ１つの場合で説明する。図９は、スイッチング素子のオン特性及びオフ特性を計測する回路図である。スイッチング素子Ｔ１のドレイン端子Ｄ１には直流電圧Ｖｄｄ（＋３００Ｖ）が印加されるとともに２００Ａのドレイン電流Ｉｄが供給され、スイッチング素子Ｔ１のソース端子Ｓ１には基準電位Ｖｓｓ（０Ｖ）が印加される。

図１０は、スイッチング素子のターンオフの一例を示す波形である。図１０（ａ）はゲート制御信号Ｇｓｉｇの波形であり、図１０（ｂ）は交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのゲート・ソース間電圧Ｖｇｓの波形であり、図１０（ｃ）は交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのドレイン・ソース間電圧Ｖｄｓの波形である。図１０（ｄ）は直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕのゲート・ソース間電圧Ｖｇｓの波形であり、図１０（ｅ）は直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕのドレイン・ソース間電圧Ｖｄｓの波形である。時刻ｔ０でゲート制御信号Ｇｓｉｇがオン状態（５Ｖ）からオフ状態（０Ｖ）に変化してから、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕと直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕが完全にオフ状態となるまで時間、すなわち、ターンオフ時間ｔｏｆｆを比較している。図１０は、例としてドレイン電流Ｉｄが２００Ａ、オフ状態のドレイン・ソース間電圧が３００Ｖを例としている。ゲート制御信号が５Ｖから０Ｖに変化したのとほぼ同時に、トーテムポール回路４２１の出力電圧は１５Ｖから−８Ｖに変化する。しかし、主回路のスイッチング素子Ｔ１のゲート・ソース間電圧Ｖｇｓは、ゲート抵抗Ｒｇとスイッチング素子Ｔ１の浮遊容量Ｃｇｓによって決まる時定数で減少を開始する。ここで、主回路のスイッチング素子Ｔ１は、伝達特性により決定されるミラー電圧Ｖｍと呼ばれる電圧に達した時にスイッチング動作を開始し、以後のミラー期間ｔｍと呼ばれる期間で浮遊容量Ｃｄｇを充電することで、主回路のスイッチング状態が変化する。

ミラー電圧Ｖｍは、ゲート・ソース間しきい値電圧Ｖｔｈと依存関係にあり、図６のドレイン電流Ｉｄが２００Ａ時を例にすると、ゲート・ソース間しきい値電圧Ｖｔｈの低い交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのミラー電圧Ｖｍ１が５Ｖ、ゲート・ソース間しきい値電圧Ｖｔｈの高い直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕのミラー電圧Ｖｍ２が７．２Ｖである。図１０（ｂ）、（ｄ）に示すようにゲート・ソース間電圧がＶｇＨレベルの１５Ｖから低下し、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕは時刻ｔ１でミラー電圧Ｖｍ２に達し、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕは時刻ｔ３でミラー電圧Ｖｍ１に達する。直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕの方が交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕよりも早くミラー電圧Ｖｍに達する。図１０（ｃ）、（ｅ）に示すように、先にミラー電圧Ｖｍに達する直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕが時刻ｔ１からスイッチング動作を開始し、その後に交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕが遅れて時刻ｔ３からスイッチング動作を開始する。

ミラー期間ｔｍでは、トーテムポール回路４２１の出力電圧がゲート抵抗Ｒｇを介して浮遊容量Ｃｄｇを放電することによって、スイッチング動作を行う。よって、浮遊容量Ｃｄｇを放電する電流が、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕは（５Ｖ＋８Ｖ）／Ｒｇであるのに対して、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕは（７．２Ｖ＋８Ｖ）／Ｒｇであるので、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕの方が、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕよりも放電電流が大きい。そのため、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕは、浮遊容量Ｃｄｇの放電を完了する時間が相対的に短い時間であるため、ミラー期間ｔｍが短い。よって、先にミラー電圧Ｖｍに達してミラー期間ｔｍも短い、ゲート・ソース間しきい値電圧Ｖｔｈの高い直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕの方が、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕよりもターンオフ時間は短い。すなわち、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕは時刻ｔ１からｔ２までミラー電圧Ｖｍ２が一定となり、時刻ｔ２でターンオフする。交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕは時刻ｔ３からｔ４までミラー電圧Ｖｍ１が一定となり、時刻ｔ４でターンオフする。

ここで、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのターンオフ時におけるミラー期間ｔｍをｔｍａｃ（オフ）とし、このときのターンオフ時間ｔｏｆｆをｔｏｆｆａｃとする。直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕのターンオフ時におけるミラー期間ｔｍをｔｍｄｃ（オフ）とし、このときのターンオフ時間ｔｏｆｆをｔｏｆｆｄｃとする。交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕと直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕのターンオフ時間ｔｏｆｆの関係を数式で表わせば、ｔｏｆｆｄｃ＜ｔｏｆｆａｃとなる。

図１１を用いて、基準電位が正の場合におけるゲート信号制御部４１０に組み込まれるＰＷＭ制御部４０１の動作の一例として三角波キャリア比較を説明する。図１１は基準電位が正の場合におけるＰＷＭ制御部の動作の一例を示す波形である。図１１（ａ）は三角波キャリアＶｃａｒと規格化された電圧指令値Ｖｃｎｔの絶対値の波形である。図１１（ｂ）は図２に示した３レベル変換器１０３の直流端子側スイッチング素子Ｔ１Ｕに対するゲート制御信号Ｇｓｉｇ１の波形であり、図１１（ｃ）は３レベル変換器１０３の交流端子側スイッチング素子Ｔ２Ｕに対するゲート制御信号Ｇｓｉｇ２の波形である。図１１（ｄ）は３レベル変換器１０３の交流端子側スイッチング素子Ｔ３Ｕに対するゲート制御信号Ｇｓｉｇ３の波形であり、図１１（ｅ）は３レベル変換器１０３の直流端子側スイッチング素子Ｔ４Ｕに対するゲート制御信号Ｇｓｉｇ４の波形である。図１１（ｆ）は交流端子１０８Ｕの出力波形Ｖａｃである。

ＰＷＭ制御部４０１は、まず図１の三相モータ１０４を所要のトルク、または速度に制御するために、交流端子１０８Ｕ、１０８Ｖ、１０８Ｗの電圧指令値Ｖｒｅｆが図示しない電圧指令値生成回路によって作成される。ＰＷＭ制御部４０１は、電圧指令値Ｖｒｅｆを一方の直流コンデンサ１１１（１１２）の電圧Ｖｄｃで除してＶｒｅｆ／Ｖｄｃを計算して規格化し、その絶対値ＡＢＳ（Ｖｒｅｆ／Ｖｄｃ）を計算する。ＡＢＳ（Ｖｒｅｆ／Ｖｄｃ）はＶｃｎｔである。さらにこの規格化された電圧指令値の絶対値ＡＢＳ（Ｖｒｅｆ／Ｖｄｃ）と、規格化された数値０から１まで変化する三角波キャリアＶｃａｒとの比較を行う。

図１１を用いて、図３の状態（Ｖａｃ＝＋Ｖｄｃ）、図４の状態（Ｖａｃ＝０Ｖ）を交互に繰り返す場合を説明する。ＰＷＭ制御部４０１は、交流端子１０８Ｕの電位Ｖａｃが＋Ｖｄｃまたは０となる状態の時間比率を切り替えることにより、１制御周期の平均電圧がＶｒｅｆと等しくなるように制御を行う。このため、スイッチング素子Ｔ２Ｕのゲート制御信号Ｇｓｉｇ２を５ＶのＨレベル（スイッチング素子Ｔをオンにする）、スイッチング素子Ｔ４Ｕのゲート制御信号Ｇｓｉｇ４を０ＶのＬレベル（スイッチング素子Ｔをオフにする）とし、スイッチング素子Ｔ１Ｕ、Ｔ３Ｕのゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ３は電圧指令値Ｖｒｅｆの大きさに応じてＨレベル（オンレベル）／Ｌレベル（オフレベル）すなわちスイッチング素子Ｔのオン／オフを切り替える。

図１１（ａ）において、三角波キャリアＶｃａｒは時刻ｔ１１、ｔ１３、ｔ１５、ｔ１７、ｔ１９で数値の変化する方向が変化する。三角波キャリアＶｃａｒの値が０から１へ増加する変化点は、時刻ｔ１１、ｔ１５、ｔ１９である。三角波キャリアＶｃａｒの値が１から０へ減少する変化点は、時刻ｔ１３、ｔ１７である。時刻ｔ１２、ｔ１４、ｔ１６、ｔ１８、ｔ２０にて、三角波キャリアＶｃａｒと規格化された電圧指令値の絶対値Ｖｃｎｔが交差する。

規格化された電圧指令値の絶対値Ｖｃｎｔが三角波キャリアＶｃａｒの値よりも大きい場合は、スイッチング素子Ｔ１Ｕのゲート制御信号Ｇｓｉｇ１をオンレベルとし、スイッチング素子Ｔ３Ｕのゲート制御信号Ｇｓｉｇ３をオフレベルとする。その結果、直流コンデンサ１１１及び直流コンデンサ１１２のコンデンサ直列体における中性点Ｃ０を基準とした交流端子電位Ｖａｃは、図３のように＋Ｖｄｃとなる。交流端子電位Ｖａｃは、ゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ３が変化してから、後述する所定の遅延時間経過後に＋Ｖｄｃとなる。規格化された電圧指令値の絶対値Ｖｃｎｔが三角波キャリアＶｃａｒよりも大きい場合は、図１１において、時刻ｔ１２までの期間、時刻ｔ１４から時刻ｔ１６の期間、時刻ｔ１８から時刻ｔ２０の期間が該当する。

一方、規格化された電圧指令値の絶対値Ｖｃｎｔが三角波キャリアＶｃａｒの値よりも小さい場合は、スイッチング素子Ｔ１Ｕのゲート制御信号Ｇｓｉｇ１をオフレベルとし、スイッチング素子Ｔ３Ｕのゲート制御信号Ｇｓｉｇ３をオンレベルとする。その結果、直流コンデンサ１１１及び直流コンデンサ１１２のコンデンサ直列体における中性点Ｃ０を基準とした交流端子電位Ｖａｃは、図４のように０Ｖとなる。交流端子電位Ｖａｃは、ゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ３が変化してから、後述する所定の遅延時間経過後に０Ｖとなる。規格化された電圧指令値の絶対値Ｖｃｎｔが三角波キャリアＶｃａｒよりも小さい場合は、図１１において、時刻ｔ１２から時刻ｔ１４の期間、時刻ｔ１６から時刻ｔ１８の期間、時刻ｔ２０以降の期間が該当する。

このように、交流端子１０８Ｕの電位Ｖａｃを＋Ｖｄｃと０Ｖとで切り替えることにより、交流端子１０８Ｕの１制御周期の平均電圧を、電圧指令値Ｖｒｅｆと等しく制御することができる。

図１１のＰＷＭ制御部の動作におけるスイッチング素子の切替えタイミングを説明する。図１２はスイッチング素子のスイッチング波形の一例であり、図１３はスイッチング素子の他のスイッチング波形の一例である。図１２（ａ）〜図１２（ｃ）はスイッチング素子Ｔ１Ｕ（Ｔ４Ｕ）の波形であり、図１２（ｄ）〜図１２（ｆ）はスイッチング素子Ｔ３Ｕ（Ｔ２Ｕ）の波形である。図１２（ａ）、図１２（ｄ）はゲート制御信号Ｇｓｉｇの波形であり、図１２（ｂ）、図１２（ｅ）はゲート・ソース間電圧Ｖｇｓの波形であり、図１２（ｃ）、図１２（ｆ）はドレイン・ソース間電圧Ｖｄｓの波形である。図１３（ａ）〜図１３（ｃ）はスイッチング素子Ｔ１Ｕ（Ｔ４Ｕ）の波形であり、図１３（ｄ）〜図１３（ｆ）はスイッチング素子Ｔ３Ｕ（Ｔ２Ｕ）の波形である。図１３（ａ）、図１３（ｄ）はゲート制御信号Ｇｓｉｇの波形であり、図１３（ｂ）、図１３（ｅ）はゲート・ソース間電圧Ｖｇｓの波形であり、図１３（ｃ）、図１３（ｆ）はドレイン・ソース間電圧Ｖｄｓの波形である。図１２はスイッチング素子Ｔ１Ｕ（Ｔ４Ｕ）をオンからオフにし、スイッチング素子Ｔ３Ｕ（Ｔ２Ｕ）をオフからオンにする場合であり、図１１の時刻ｔ１２、ｔ１６、ｔ２０におけるスイッチング素子の切替えタイミングに相等するものである。図１３はスイッチング素子Ｔ１Ｕ（Ｔ４Ｕ）をオフからオンにし、スイッチング素子Ｔ３Ｕ（Ｔ２Ｕ）をオンからオフにする場合であり、図１１の時刻ｔ１４、ｔ１８におけるスイッチング素子の切替えタイミングに相等するものである。

図１２を用いて、図１１の時刻ｔ１２、ｔ１６、ｔ２０におけるスイッチング素子の切替えタイミングを説明する。直流端子側スイッチング素子Ｔ１Ｕは、ゲート・ソース間しきい値電圧Ｖｔｈ（７．２Ｖ）が交流端子側スイッチング素子Ｔ３Ｕのゲート・ソース間しきい値電圧Ｖｔｈ（５Ｖ）にくらべて相対的に高いため、電圧変化が７．８Ｖ（１５Ｖ−７．２Ｖ）であり、先にオンからオフ状態への変化を開始する（時刻ｔ１）。これに対し、交流端子側スイッチング素子Ｔ３Ｕは、ゲート・ソース間しきい値電圧Ｖｔｈ（５Ｖ）が低いが、トーテムポール回路４２１の出力電圧が負バイアスの−８Ｖから＋１５Ｖに変化するため、電圧変化が１３Ｖ（５Ｖ−（−８Ｖ））であり、直流端子側スイッチング素子Ｔ１Ｕより遅れてオフからオン状態へ変化を開始する（時刻ｔ５）。その結果、ゲート制御信号Ｇｓｉｇ１とＧｓｉｇ３を同時に変化させても、直流端子側スイッチング素子Ｔ１Ｕがミラー期間ｔｍｄｃ（オフ）経過後、先にオンからオフ状態に変化し（時刻ｔ２）、交流端子側スイッチング素子Ｔ３Ｕがミラー期間ｔｍａｃ（オン）経過後、遅れてオフからオン状態に変化する（時刻ｔ６）。したがって、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕが同時にオンとなる状態が存在しないので、直流コンデンサ１１１の電圧Ｖｄｃがスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３ＵとクランプダイオードＣＤ２Ｕによって短絡されることがない。したがって、過電流によるスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、およびクランプダイオードＣＤ２Ｕの素子破壊を防止することができる。

図１２に示すように、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのターンオン時間ｔｏｎａｃと直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕのターンオフ時間ｔｏｆｆｄｃの関係は、数式で表わせば、ｔｏｆｆｄｃ＜ｔｏｎａｃとなる。

図１３を用いて、図１１の時刻ｔ１４、ｔ１８におけるスイッチング素子の切替えタイミングを説明する。交流端子側スイッチング素子Ｔ３Ｕは、ゲート・ソース間しきい値電圧Ｖｔｈ（５Ｖ）が直流端子側スイッチング素子Ｔ１Ｕのゲート・ソース間しきい値電圧Ｖｔｈ（７．２Ｖ）にくらべて低いため、オンからオフ状態の変化の開始タイミングだけで比較すると遅くなるが、オンからオフ状態の変化する電圧変化が１０Ｖ（１５Ｖ−５Ｖ）であり、直流端子側スイッチング素子Ｔ１Ｕよりも先にオンからオフ状態への変化を開始する（時刻ｔ３）。これに対し、直流端子側スイッチング素子Ｔ１Ｕは、ゲート・ソース間しきい値電圧Ｖｔｈ（７．２Ｖ）が高く、トーテムポール回路４２１の出力電圧が負バイアスの−８Ｖから＋１５Ｖに変化するため、電圧変化が１５．２Ｖ（７．２Ｖ−（−８Ｖ））であり、交流端子側スイッチング素子Ｔ３Ｕの状態変化よりもさらに遅れて、オフからオン状態に変化を開始する（時刻ｔ７）。その結果、ゲート制御信号Ｇｓｉｇ１とＧｓｉｇ３を同時に変化させても、交流端子側スイッチング素子Ｔ３Ｕがミラー期間ｔｍａｃ（オフ）経過後、先にオンからオフ状態に変化し（時刻ｔ４）、直流端子側スイッチング素子Ｔ１Ｕがミラー期間ｔｍｄｃ（オン）経過後、遅れてオフからオン状態に変化する（時刻ｔ８）。したがって、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕが同時にオンとなる状態が存在しないので、直流コンデンサ１１１の電圧Ｖｄｃがスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３ＵとクランプダイオードＣＤ２Ｕによって短絡されることがない。したがって、過電流によるスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、およびクランプダイオードＣＤ２Ｕの素子破壊を防止することができる。

図１３に示すように、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕのターンオン時間ｔｏｎｄｃと交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのターンオフ時間ｔｏｆｆａｃの関係は、数式で表わせば、ｔｏｆｆａｃ＜ｔｏｎｄｃとなる。

以上のように実施の形態１の３レベル変換器１０３は、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕのゲート・ソース間しきい値電圧Ｖｔｈを交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのゲート・ソース間しきい値電圧Ｖｔｈよりも高くしたので、直流コンデンサ１１１の電圧Ｖｄｃがスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３ＵとクランプダイオードＣＤ２Ｕによって短絡されることがない。したがって、過電流によるスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、およびクランプダイオードＣＤ２Ｕの素子破壊を防止することができる。

次に図１４を用いて、基準電位が負の場合におけるゲート信号制御部４１０に組み込まれるＰＷＭ制御部４０１の動作の一例として三角波キャリア比較を説明する。図１４は基準電位が負の場合におけるＰＷＭ制御部の動作の一例を示す波形である。図１４（ａ）は三角波キャリアＶｃａｒと規格化された電圧指令値Ｖｃｎｔの絶対値の波形である。図１４（ｂ）は図２に示した３レベル変換器１０３の直流端子側スイッチング素子Ｔ１Ｕに対するゲート制御信号Ｇｓｉｇ１の波形であり、図１４（ｃ）は３レベル変換器１０３の交流端子側スイッチング素子Ｔ２Ｕに対するゲート制御信号Ｇｓｉｇ２の波形である。図１４（ｄ）は３レベル変換器１０３の交流端子側スイッチング素子Ｔ３Ｕに対するゲート制御信号Ｇｓｉｇ３の波形であり、図１４（ｅ）は３レベル変換器１０３の直流端子側スイッチング素子Ｔ４Ｕに対するゲート制御信号Ｇｓｉｇ４の波形である。図１４（ｆ）は交流端子１０８Ｕの出力波形Ｖａｃである。図１１とは、ゲート制御信号Ｇｓｉｇ１がオフレベルであり、ゲート制御信号Ｇｓｉｇ３がオンレベルであり、ゲート制御信号Ｇｓｉｇ２、Ｇｓｉｇ４を変化させて、出力波形Ｖａｃの波形が反転して点で異なる。

電圧指令値Ｖｒｅｆが負の場合は、図４と図５の状態の切り替えを行うことになる。図１４（ａ）において、三角波キャリアＶｃａｒは時刻ｔ２１、ｔ２３、ｔ２５、ｔ２７、ｔ２９で数値の変化する方向が変化する。三角波キャリアＶｃａｒの値が０から１へ増加する変化点は、時刻ｔ２１、ｔ２５、ｔ２９である。三角波キャリアＶｃａｒの値が１から０へ減少する変化点は、時刻ｔ２３、ｔ２７である。時刻ｔ２２、ｔ２４、ｔ２６、ｔ２８、ｔ３０にて、三角波キャリアＶｃａｒと規格化された電圧指令値の絶対値Ｖｃｎｔが交差する。

規格化された電圧指令値の絶対値Ｖｃｎｔが三角波キャリアＶｃａｒの値よりも大きい場合は、スイッチング素子Ｔ２Ｕのゲート制御信号Ｇｓｉｇ２をオフレベルとし、スイッチング素子Ｔ４Ｕのゲート制御信号Ｇｓｉｇ４をオンレベルとする。その結果、直流コンデンサ１１１及び直流コンデンサ１１２のコンデンサ直列体における中性点Ｃ０を基準とした交流端子電位Ｖａｃは、図５のように−Ｖｄｃとなる。交流端子電位Ｖａｃは、ゲート制御信号Ｇｓｉｇ２、Ｇｓｉｇ４が変化してから、上述の所定の遅延時間経過後に−Ｖｄｃとなる。規格化された電圧指令値の絶対値Ｖｃｎｔが三角波キャリアＶｃａｒよりも大きい場合は、図１４において、時刻ｔ２２までの期間、時刻ｔ２４から時刻ｔ２６の期間、時刻ｔ２８から時刻ｔ３０の期間が該当する。

一方、規格化された電圧指令値の絶対値Ｖｃｎｔが三角波キャリアＶｃａｒの値よりも小さい場合は、スイッチング素子Ｔ２Ｕのゲート制御信号Ｇｓｉｇ２をオンレベルとし、スイッチング素子Ｔ４Ｕのゲート制御信号Ｇｓｉｇ４をオフレベルとする。その結果、直流コンデンサ１１１及び直流コンデンサ１１２のコンデンサ直列体における中性点Ｃ０を基準とした交流端子電位Ｖａｃは、図４のように０Ｖとなる。交流端子電位Ｖａｃは、ゲート制御信号Ｇｓｉｇ２、Ｇｓｉｇ４が変化してから、上述の所定の遅延時間経過後に０Ｖとなる。規格化された電圧指令値の絶対値Ｖｃｎｔが三角波キャリアＶｃａｒよりも小さい場合は、図１４において、時刻ｔ２２から時刻ｔ２４の期間、時刻ｔ２６から時刻ｔ２８の期間、時刻ｔ３０以降の期間が該当する。

このように、電圧指令値Ｖｒｅｆが負の場合も、電圧指令値Ｖｒｅｆが正の場合と同様に、交流端子１０８Ｕの電位Ｖａｃを−Ｖｄｃと０Ｖとで切り替えることにより、交流端子１０８Ｕの１制御周期の平均電圧を、電圧指令値Ｖｒｅｆと等しく制御することができる。また、スイッチング素子Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕが同時にオンとなる状態が存在しないので、直流コンデンサ１１２の電圧ＶｄｃがクランプダイオードＣＤ１Ｕとスイッチング素子Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕによって短絡されることがない。したがって、過電流によるスイッチング素子Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕ、およびクランプダイオードＣＤ１Ｕの素子破壊を防止することができる。

また、本発明の特徴である直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕと交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのターンオフ・ターンオン特性の違いは、ゲート信号制御部４１０に組み込まれる保護動作部４０２とも関連する。以下に保護動作部４０２の動作を説明する。

外部からのノイズが誤動作を引き起こし、全てのスイッチング素子がオン状態になった場合を考える。図１５は、電力変換装置における誤動作を説明する図である。ここでは、外部からのノイズが誤動作を引き起こし、全てのスイッチング素子がオン状態になった場合を仮定している。このとき、直流コンデンサ１１１及び直流コンデンサ１１２の直列体における両端の電圧２Ｖｄｃが、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕにより短絡状態になるので、大きな短絡電流Ｉｓがスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕに流れる。図８に示した電流センサ４４０により、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕに流れる大きな短絡電流Ｉｓを検出する。保護動作部４０２は、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕの電流を検出する電流センサ４４０により検出されたセンサ信号Ｓｓｉｇ１〜Ｓｓｉｇ４を受ける。保護動作部４０２は、センサ信号Ｓｓｉｇ１〜Ｓｓｉｇ４が所定の判定基準を超えたと判定した場合、すなわち過電流が流れたと判定した場合に、ＰＷＭ制御を行う制御信号に代えて、スイッチング素子Ｔ１Ｕ〜Ｔ４Ｕを破壊しないように電流遮断を行う保護動作の制御信号をゲート制御信号Ｇｓｉｇ１〜Ｇｓｉｇ４としてゲート駆動部４２０に出力する。このように、ゲート信号制御部４１０はＰＷＭ制御部４０１よりも保護動作部４０２のゲート制御信号の出力を優先する。

実施の形態１の３レベル変換器１０３は、本発明の素子特性の違いを十分に活用し、全ての素子のゲート制御信号を同時にオフするような保護動作を行うことができる。全ての素子のゲート制御信号を同時にオフするような保護動作を行う。前述の通り、ゲート・ソース間しきい値電圧Ｖｔｈが直流端子側素子Ｔ１Ｕ、Ｔ４Ｕの方が交流端子側素子Ｔ２Ｕ、Ｔ３Ｕよりも大きいため、直流端子側素子Ｔ１Ｕ、Ｔ４Ｕのターンオフ時間ｔｏｆｆは相対的に短いため、すべての素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕのゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ２、Ｇｓｉｇ３、Ｇｓｉｇ４を同時にオフしたとしても、従来と同様に、先に直流端子側素子Ｔ１Ｕ、Ｔ４Ｕがオフし、過電圧が交流端子側素子Ｔ２Ｕ、Ｔ３Ｕに印加されることがなく、交流端子側素子Ｔ２Ｕ、Ｔ３Ｕの過電圧による素子破壊を防止することができる。

３レベル変換器１０３では、ＰＷＭ動作において常に、交流端子側素子Ｔ２Ｕ、Ｔ３Ｕのどちらかには電流が流れるので、低Ｖｔｈの素子は低導通損である。実施の形態１の３レベル変換器１０３は、ゲート・ソース間しきい値電圧Ｖｔｈが直流端子側素子Ｔ１Ｕ、Ｔ４Ｕよりも低い、すなわち低Ｖｔｈの素子を交流端子側素子Ｔ２Ｕ、Ｔ３Ｕに用いたので、電力損失が低減できる。

従来は、本実施の形態とは異なり、過電流検出時の保護動作を、交流端子側のスイッチング素子、直流端子側スイッチング素子ごとに設定しているため、保護回路の規模が大きくなっていた。実施の形態１の３レベル変換器１０３は、全ての素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕのゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ２、Ｇｓｉｇ３、Ｇｓｉｇ４を同時にオフするような保護動作を行うことができるので、従来の保護回路とは異なり、保護動作部４０２を小型化にでき、ゲート信号制御部４１０を小型化することができる。

ここで、従来のＰＷＭ制御部の動作を説明する。そもそも従来のダイオードクランプ型３レベル変換器では、スイッチング素子Ｓ１１〜Ｓ３４の動作特性は同じである。したがって、正常時のＰＷＭ制御部の動作において工夫を行っていた。スイッチング素子Ｓ１１（Ｔ１Ｕ相等）がオンレベルからオフレベルに、スイッチング素子Ｓ１３（Ｔ３Ｕ相等）がオフレベルからオンレベルに同時に切り替わるよう、それぞれのゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ３を同時に変更した（図１１の時刻ｔ１２に相等）とするとスイッチング素子Ｓ１１、Ｓ１３が同時にオン状態になってしまう。その結果、直流コンデンサＣ１の電圧Ｅｄ（２Ｖｄｃに相当）がスイッチング素子Ｓ１１、Ｓ１２（Ｔ２Ｕ相当）、Ｓ１３、とクランプダイオードＤ１２（ＣＤ２Ｕ相当）によって短絡され、それらの素子を過電流によって破壊してしまう可能性がある。これを防止するため、後述する図１６、図１７のようにゲート制御信号の立ち上がりを遅らせるようにデッドタイムｔＤを挿入していた。特許文献１の３レベル電力変換器の短絡保護装置や特許文献２の電力変換装置においても、ダイオードクランプ型３レベル変換器のスイッチング素子の動作特性は同じである。スイッチング素子の動作特性が同じために、スイッチング素子およびダイオードの過電圧破壊を防止するために、過電流検出時の保護動作を、交流端子側のスイッチング素子、直流端子側スイッチング素子ごとに設定した短絡保護装置や保護回路を使用していた。

上述したように、実施の形態１の３レベル変換器１０３は、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕのゲート・ソース間しきい値電圧Ｖｔｈを交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのゲート・ソース間しきい値電圧Ｖｔｈよりも高くしたので、全ての素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕのゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ２、Ｇｓｉｇ３、Ｇｓｉｇ４のタイミングを同時に変化したとしても、素子の過電流や過電圧が発生することがなく、スイッチング素子の素子破壊を防止することができる。

また、従来は、スイッチング素子Ｓ１１〜Ｓ３４の動作特性は同じなので、交流端子側スイッチング素子Ｓ１２、Ｓ１３、Ｓ２２、Ｓ２３、Ｓ３２、Ｓ３３の導通損失は、直流端子側スイッチング素子Ｓ１１、Ｓ１４、Ｓ２１、Ｓ２４、Ｓ３１、Ｓ３４と同等であり、電力損失が大きい問題点があった。しかし、実施の形態１の３レベル変換器１０３は、ゲート・ソース間しきい値電圧Ｖｔｈが直流端子側素子Ｔ１Ｕ、Ｔ４Ｕよりも低い、すなわち低Ｖｔｈの素子を交流端子側素子Ｔ２Ｕ、Ｔ３Ｕに用いたので、従来に比べて電力損失が低減できる。

以上のように実施の形態１の電力変換装置によれば、直流電力が導通する正極直流端子１０７Ｐ及び負極直流端子１０７Ｎの間に接続されたコンデンサ直列体１１１、１１２と、正極直流端子１０７Ｐ及び負極直流端子１０７Ｎの間に接続され、交流電力が導通する交流端子１０８Ｕを有する主回路１１３Ｕと、主回路１１３Ｕが有する複数のスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕのそれぞれを制御する制御信号Ｇｓｉｇ１Ｕ、Ｇｓｉｇ２Ｕ、Ｇｓｉｇ３Ｕ、Ｇｓｉｇ４Ｕを生成するゲート駆動回路４００とを備え、コンデンサ直列体１１１、１１２は、直列に接続された第１の直流コンデンサ１１１と第２の直流コンデンサ１１２とを有し、主回路１１３Ｕは、同一極性に直列に接続された第１のスイッチング素子Ｔ１Ｕ、第２のスイッチング素子Ｔ２Ｕ、第３のスイッチング素子Ｔ３Ｕ及び第４のスイッチング素子Ｔ４Ｕと、第１のスイッチング素子Ｔ１Ｕ及び第２のスイッチング素子Ｔ２Ｕの接続点と第１の直流コンデンサ１１１及び第２の直流コンデンサ１１２の接続点である中性点Ｃ０との間に接続された第１のクランプダイオードＣＤ１Ｕと、第３のスイッチング素子Ｔ３Ｕ及び第４のスイッチング素子Ｔ４Ｕの接続点と中性点Ｃ０との間に接続された第２のクランプダイオードＣＤ２Ｕとを有し、交流端子１０８Ｕは第２のスイッチング素子Ｔ２Ｕ及び第３のスイッチング素子Ｔ３Ｕの接続点に接続され、交流端子１０８Ｕに接続された第２のスイッチング素子Ｔ２Ｕ及び第３のスイッチング素子Ｔ３Ｕにおけるしきい値電圧Ｖｔｈは、正極直流端子１０７Ｐに接続された第１のスイッチング素子Ｔ１Ｕ及び、負極直流端子１０７Ｎに接続された第４のスイッチング素子Ｔ４Ｕにおけるしきい値電圧Ｖｔｈより低いので、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕを保護する制御を複雑すぎないようにでき、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕの保護回路を小型化することができる。

なお、前述の説明では、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕと、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのゲート・ソース間しきい値電圧Ｖｔｈを、図６のように選定したが、これはあくまでも一例である。前述したようなスイッチング速度の差を、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕと、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕとで見出すことができれば、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕと、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのゲート・ソース間しきい値電圧Ｖｔｈの差を図６よりも小さくしてもよい。

例えば、ゲート駆動回路のゲート抵抗Ｒｇの抵抗値の誤差を５％とする場合は、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕと、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕのゲート・ソース間しきい値電圧Ｖｔｈの差を、オン状態に制御するゲート・ソース間電圧（ＶｇＨ）の＋１５Ｖの５％である０．７５Ｖ以上と設計することもできる。

さらに、従来の電力変換装置では、スイッチング周波数が高周波化するに伴って、保護回路も高周波化に対応せざるを得ないため、高精度で高価な保護回路を必要とするが、本発明の実施の形態１の電力変換装置は、スイッチング素子の特性を利用するため、特別な保護回路を用意する必要がない。

また、図１１の時刻ｔ１２のようにスイッチング素子Ｔ１Ｕがオンからオフ、スイッチング素子Ｔ３Ｕがオフからオンに同時に切り替わるよう、それぞれのゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ３を同時に変更したとしても、製造ばらつき等によりそれらスイッチング素子Ｔ１Ｕ、Ｔ３Ｕのターンオフ時間とターンオフ時間の違いによっては、スイッチング素子Ｔ３Ｕのターンオン時間ｔｏｎａｃの方が、スイッチング素子Ｔ１Ｕのターンオフ時間ｔｏｆｆｄｃよりも短くなってしまう場合があり得る。この場合はゲート−ソース間しきい値電圧Ｖｔｈが交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕの方が直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕよりも低いため、トーテムポール回路４２１の出力電圧の負バイアス電圧やゲート抵抗Ｒｇを調整し、直流端子側スイッチング素子Ｔ１Ｕのターンオフ時間ｔｏｆｆｄｃを交流端子側スイッチング素子Ｔ３Ｕのターンオン時間ｔｏｎａｃよりも短くすることで、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕが同時にオン状態になるようなことを避けるができる。したがって、直流コンデンサ１１１の電圧Ｖｄｃがスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３ＵとクランプダイオードＣＤ２Ｕによって短絡されることがなく、過電流によるスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、およびクランプダイオードＣＤ２Ｕの素子破壊を防止することができる。

以上のようにトーテムポール回路４２１の出力電圧の負バイアス電圧やゲート抵抗Ｒｇを調整することで、全ての素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕのゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ２、Ｇｓｉｇ３、Ｇｓｉｇ４のタイミングを同時に変化したとしても、スイッチング素子やクランプダイオードに過電流が流れることがなく、素子破壊を防止することができる。

実施の形態２．
実施の形態２では、ＰＷＭ制御部の動作においてゲート制御信号の一部を遅らせるようにデッドタイムｔＤを挿入する。これにより、電力変換装置（３レベル変換器）１０３の信頼性を向上させることができる。以下に説明する。

実施の形態２の電力変換装置（３レベル変換器）１０３は、ＰＷＭ制御部４０１の動作が異なる。実施の形態２のＰＷＭ制御部４０１について説明する。図１１の時刻ｔ１２のようにスイッチング素子Ｔ１Ｕがオンからオフ、スイッチング素子Ｔ３Ｕがオフからオンに同時に切り替わるよう、それぞれのゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ３を同時に変更したとしても、製造ばらつき等によりそれらスイッチング素子Ｔ１Ｕ、Ｔ３Ｕのターンオフ時間とターンオフ時間の違いによっては、スイッチング素子Ｔ３Ｕのターンオン時間ｔｏｎａｃの方が、スイッチング素子Ｔ１Ｕのターンオフ時間ｔｏｆｆｄｃよりも短くなってしまう場合があり得る。この場合はスイッチング素子Ｔ１Ｕ、Ｔ３Ｕが同時にオン状態になってしまう。その結果、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕがオンしていることになり、直流コンデンサ１１１の電圧Ｖｄｃがスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３ＵとクランプダイオードＣＤ２Ｕによって短絡され、スイッチング素子やクランプダイオードを過電流によって破壊してしまう可能性がある。これを防止するため、図１６、図１７のようにゲート制御信号の立ち上がりを遅らせるようにデッドタイムｔＤ（ｔＤ１、ｔＤ２）を挿入する。

図１６は、本発明の実施の形態２における基準電位が正の場合のＰＷＭ制御部の動作の一例を示す波形である。図１７は、本発明の実施の形態２における基準電位が負の場合のＰＷＭ制御部の動作の一例を示す波形である。図１６は、実施の形態１の図１１とはゲート制御信号Ｇｓｉｇ１の立ち上がりがデッドタイムｔＤ１だけ遅延し、Ｇｓｉｇ３の立ち上がりがデッドタイムｔＤ２だけ遅延している点で異なる。図１７は、実施の形態１の図１４とはゲート制御信号Ｇｓｉｇ２の立ち上がりがデッドタイムｔＤ２だけ遅延し、Ｇｓｉｇ４の立ち上がりがデッドタイムｔＤ１だけ遅延している点で異なる。

図１６の時刻ｔ１２の動作を説明する。実施の形態２のＰＷＭ制御部４０１は、ゲート制御信号Ｇｓｉｇ１をオフにすると、このゲート制御信号Ｇｓｉｇ１の立ち下りを受けてデッドタイムｔＤ２だけ遅延させて、ゲート制御信号Ｇｓｉｇ３を立ち上げ、オンレベルにする。デッドタイムｔＤ２は、直流端子側スイッチング素子Ｔ１Ｕのターンオフ時間ｔｏｆｆｄｃが、交流端子側スイッチング素子Ｔ３Ｕのターンオン時間ｔｏｎａｃに該デッドタイムｔＤ２を加えた実効ターンオン時間ｔｏｎ１ａｃ（＝ｔｏｎａｃ＋ｔＤ２）より短くなるように設定する。このようにすることで、直流端子側スイッチング素子Ｔ１Ｕがターンオフするまでの時間ｔｏｆｆｄｃを、交流端子側スイッチング素子Ｔ３Ｕがターンオンするまでの時間、すなわち実効ターンオン時間ｔｏｎ１ａｃよりも短くでき、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕが同時にオン状態になるようなことを避けるができる。したがって、直流コンデンサ１１１を短絡することによる過電流の発生がなく、スイッチング素子およびクランプダイオードの素子破壊を防止することができる。

図１６の時刻ｔ１４の動作を説明する。実施の形態２のＰＷＭ制御部４０１は、ゲート制御信号Ｇｓｉｇ３をオフにすると、このゲート制御信号Ｇｓｉｇ３の立ち下りを受けてデッドタイムｔＤ１だけ遅延させて、ゲート制御信号Ｇｓｉｇ１を立ち上げ、オンレベルにする。デッドタイムｔＤ１は、交流端子側スイッチング素子Ｔ３Ｕのターンオフ時間ｔｏｆｆａｃが、直流端子側スイッチング素子Ｔ１Ｕのターンオン時間ｔｏｎｄｃに該デッドタイムｔＤ１を加えた実効ターンオン時間ｔｏｎ１ｄｃ（＝ｔｏｎｄｃ＋ｔＤ１）より短くなるように設定する。このようにすることで、交流端子側スイッチング素子Ｔ３Ｕがターンオフするまでの時間ｔｏｆｆａｃを、直流端子側スイッチング素子Ｔ１Ｕがターンオンするまでの時間、すなわち実効ターンオン時間ｔｏｎ１ｄｃよりも短くでき、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕが同時にオン状態になるようなことを避けるができる。したがって、直流コンデンサ１１１を短絡することによる過電流の発生がなく、スイッチング素子およびクランプダイオードの素子破壊を防止することができる。

図１７の時刻ｔ２２の動作を説明する。実施の形態２のＰＷＭ制御部４０１は、ゲート制御信号Ｇｓｉｇ４をオフにすると、このゲート制御信号Ｇｓｉｇ４の立ち下りを受けてデッドタイムｔＤ２だけ遅延させて、ゲート制御信号Ｇｓｉｇ２を立ち上げ、オンレベルにする。デッドタイムｔＤ２は、直流端子側スイッチング素子Ｔ４Ｕのターンオフ時間ｔｏｆｆｄｃが、交流端子側スイッチング素子Ｔ２Ｕのターンオン時間ｔｏｎａｃに該デッドタイムｔＤ２を加えた実効ターンオン時間ｔｏｎ１ａｃ（＝ｔｏｎａｃ＋ｔＤ２）より短くなるように設定する。このようにすることで、直流端子側スイッチング素子Ｔ４Ｕがターンオフするまでの時間ｔｏｆｆｄｃを、交流端子側スイッチング素子Ｔ２Ｕがターンオンするまでの時間、すなわち実効ターンオン時間ｔｏｎ１ａｃよりも短くでき、スイッチング素子Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕが同時にオン状態になるようなことを避けるができる。したがって、直流コンデンサ１１２を短絡することによる過電流の発生がなく、スイッチング素子およびクランプダイオードの素子破壊を防止することができる。

図１７の時刻ｔ２４の動作を説明する。実施の形態２のＰＷＭ制御部４０１は、ゲート制御信号Ｇｓｉｇ２をオフにすると、このゲート制御信号Ｇｓｉｇ２の立ち下りを受けてデッドタイムｔＤ１だけ遅延させて、ゲート制御信号Ｇｓｉｇ４を立ち上げ、オンレベルにする。デッドタイムｔＤ１は、交流端子側スイッチング素子Ｔ２Ｕのターンオフ時間ｔｏｆｆａｃが、直流端子側スイッチング素子Ｔ４Ｕのターンオン時間ｔｏｎｄｃに該デッドタイムｔＤ１を加えた実効ターンオン時間ｔｏｎ１ｄｃ（＝ｔｏｎｄｃ＋ｔＤ１）より短くなるように設定する。このようにすることで、交流端子側スイッチング素子Ｔ２Ｕがターンオフするまでの時間ｔｏｆｆａｃを、直流端子側スイッチング素子Ｔ４Ｕがターンオンするまでの時間、すなわち実効ターンオン時間ｔｏｎ１ｄｃよりも短くでき、スイッチング素子Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕが同時にオン状態になるようなことを避けるができる。したがって、直流コンデンサ１１２を短絡することによる過電流の発生がなく、スイッチング素子およびクランプダイオードの素子破壊を防止することができる。

以上のように、ゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ２、Ｇｓｉｇ３、Ｇｓｉｇ４の立ち上がりがデッドタイムｔＤ１、ｔＤ２を挿入することで、確実に、３つのスイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ（又は、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕ）が同時にオン状態になるようなことを避けるができる。したがって、直流コンデンサ１１１（１１２）を短絡することによる過電流の発生がなく、スイッチング素子およびクランプダイオードの素子破壊を防止することができる。実施の形態１よりも電力変換装置（３レベル変換器）１０３の信頼性を向上させることができる。

ゲート信号制御部４１０が、デッドタイムｔＤ１、ｔＤ２を挿入するように制御する場合は、ゲート信号制御部４１０と素子特性の２重の過電圧破壊防止措置を施したことになり、電力変換装置（３レベル変換器）１０３の信頼性が向上する。

実施の形態３．
実施の形態３では、直流端子側素子Ｔ１Ｕ、Ｔ４Ｕのゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ４を交流端子側素子Ｔ２Ｕ、Ｔ３Ｕのゲート制御信号Ｇｓｉｇ２、Ｇｓｉｇ３よりも先にオフするような保護動作を施す。これにより、電力変換装置（３レベル変換器）１０３の保護動作における信頼性を向上させることができる。以下に説明する。

従来の公知技術と同様の動作を保護動作部４０２が行う。実施の形態３の保護動作部について説明する。図１５のように、外部からのノイズが誤動作を引き起こし、全てのスイッチング素子がオン状態になった場合を考える。実施の形態３の保護動作部４０２は、スイッチング素子Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕの電流を検出する電流センサ４４０により検出されたセンサ信号Ｓｓｉｇ１〜Ｓｓｉｇ４を受ける。実施の形態３の保護動作部４０２は、センサ信号Ｓｓｉｇ１〜Ｓｓｉｇ４が所定の判定基準を超えたと判定した場合、すなわち過電流（大きな短絡電流Ｉｓ）が流れたと判定した場合に、ＰＷＭ制御を行う制御信号に代えて、スイッチング素子Ｔ１Ｕ〜Ｔ４Ｕを破壊しないように電流遮断を行う保護動作の制御信号をゲート制御信号Ｇｓｉｇ１〜Ｇｓｉｇ４としてゲート駆動部４２０に出力する。

過電流が流れたと判定した実施の形態３の保護動作部４０２は、まず、直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕを先にオフするようにゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ４を出力し、その後、一定時間を経て、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕをオフするようにゲート制御信号Ｇｓｉｇ２、Ｇｓｉｇ３を出力する。このようにすることで、交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕを直流端子側スイッチング素子Ｔ１Ｕ、Ｔ４Ｕよりも早いタイミングでオフすることを確実に防止することができる。したがって、直流コンデンサ１１１及び１１２の直列体における両端の電圧２Ｖｄｃが先にオフした場合の交流端子側スイッチング素子Ｔ２Ｕ、Ｔ３Ｕに印加されて過電圧破壊を招いてしまうことを防止することができる。

実施の形態３の電力変換装置（３レベル変換器）１０３は、上記のように直流端子側素子Ｔ１Ｕ、Ｔ４Ｕのゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ４を交流端子側素子Ｔ２Ｕ、Ｔ３Ｕのゲート制御信号Ｇｓｉｇ２、Ｇｓｉｇ３よりも先にオフするような保護動作を施したので、実施の形態１や実施の形態２よりも、保護動作における信頼性を向上することができる。

従来は、過電流（大きな短絡電流Ｉｓ）が流れた場合に、保護機能が保護回路でしか担保されていないため、十分な保護動作ができない場合があり、保護機能の信頼性が低い問題がった。実施の形態３の電力変換装置（３レベル変換器）１０３は、上記のように直流端子側素子Ｔ１Ｕ、Ｔ４Ｕのゲート制御信号Ｇｓｉｇ１、Ｇｓｉｇ４を交流端子側素子Ｔ２Ｕ、Ｔ３Ｕのゲート制御信号Ｇｓｉｇ２、Ｇｓｉｇ３よりも先にオフするような保護動作を施した場合は、スイッチング素子の特性からくる保護動作に加えて、さらに確実に保護動作を行うので、保護機能の信頼性を大きく向上させることができる。

なお、直流入力端子１０７Ｐと直流入力端子１０７Ｎの直流電圧を三相系統電源１０１とダイオード整流回路１０２にて生成した例で説明したが、他の方法、例えば三相系統電源とコンバータによる方法や、既設の直流電源に接続してもよい。

また、スイッチング素子がＭＯＳＦＥＴである場合で説明したが、ＪＦＥＴやＩＧＢＴなど、スイッチング機能を有する他の半導体素子であっても同様の効果が得られる。ＭＯＳＦＥＴのゲート・ドレイン・ソースは、ＪＦＥＴのゲート・ドレイン・ソース、ＩＧＢＴのゲート・コレクタ・エミッタにそれぞれ対応する。

また、スイッチング素子Ｔと逆並列にフリーホイリングダイオードＦＤを接続した場合で説明したが、ＭＯＳＦＥＴなどのスイッチング素子に寄生するボディダイオードを利用して、実際には接続しなくてもよい。

また、電力変換装置として直流電力を交流電力に変換する例で説明したが、交流電力を直流電力に変換する場合にも適用できる。

また、実施の形態１乃至３では、スイッチング素子、フリーホイリングダイオードならびにクランプダイオードの半導体材料は特に限定しておらず、一般的には珪素が使用できる。半導体材料を、ワイドバンドギャップ半導体材料、例えば、炭化珪素、窒化ガリウム系材料、またはダイヤモンドなどを使用すれば、本発明の効果を維持したまま低損失化が可能となり、電力変換装置の高効率化が可能となる。また、耐電圧性が高く、許容電流密度も高いため、電力変換装置の小型化が可能となる。さらにワイドバンドギャップ半導体素子は、耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力変換装置の一層の小型化が可能になる。また、直流端子側素子の半導体材料を珪素とし、直流端子側素子よりもゲート・ソース間しきい値電圧Ｖｔｈが低い交流端子側素子の半導体材料をワイドバンドギャップ半導体材料としてもよい。

１０７Ｐ…直流入力端子（正極直流端子）、１０７Ｎ…直流入力端子（負極直流端子）、１０８、１０８Ｕ、１０８Ｖ、１０８Ｗ…交流出力端子（交流端子）、１１１…直流コンデンサ、１１２…直流コンデンサ、１１３、１１３Ｕ、１１３Ｖ、１１３Ｗ…レグ（主回路）、４００…ゲート駆動回路、４４０…電流センサ、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ１Ｕ、Ｔ２Ｕ、Ｔ３Ｕ、Ｔ４Ｕ、Ｔ１Ｖ、Ｔ２Ｖ、Ｔ３Ｖ、Ｔ４Ｖ、Ｔ１Ｗ、Ｔ２Ｗ、Ｔ３Ｗ、Ｔ４Ｗ…スイッチング素子、ＣＤ１Ｕ、ＣＤ２Ｕ、ＣＤ１Ｖ、ＣＤ２Ｖ、ＣＤ１Ｗ、ＣＤ２Ｗ…クランプダイオード、Ｇｓｉｇ、Ｇｓｉｇ１Ｕ、Ｇｓｉｇ２Ｕ、Ｇｓｉｇ３Ｕ、Ｇｓｉｇ４Ｕ、Ｇｓｉｇ１Ｖ、Ｇｓｉｇ２Ｖ、Ｇｓｉｇ３Ｖ、Ｇｓｉｇ４Ｖ、Ｇｓｉｇ１Ｗ、Ｇｓｉｇ２Ｗ、Ｇｓｉｇ３Ｗ、Ｇｓｉｇ４Ｗ…ゲート制御信号、ｔＤ、ｔＤ１、ｔＤ２…デッドタイム、Ｖｔｈ…しきい値電圧、Ｉｓ…短絡電流、Ｃ０…中性点。

本発明に係る電力変換装置は、直流電力が導通する正極直流端子及び負極直流端子の間に接続されたコンデンサ直列体と、正極直流端子及び負極直流端子の間に接続され、交流
電力が導通する交流端子を有する主回路と、主回路が有する複数のスイッチング素子のそれぞれを制御する制御信号を生成するゲート駆動回路とを備える。コンデンサ直列体は、直列に接続された第１の直流コンデンサと第２の直流コンデンサとを有し、主回路は、同一極性に直列に接続された第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子及び第４のスイッチング素子と、第１のスイッチング素子及び第２のスイッチング素子の接続点と第１の直流コンデンサ及び第２の直流コンデンサの接続点である中性点との間に接続された第１のクランプダイオードと、第３のスイッチング素子及び第４のスイッチング素子の接続点と中性点との間に接続された第２のクランプダイオードとを有する。ゲート駆動回路は、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子及び第４のスイッチング素子のそれぞれのゲート端子に接続されるゲート抵抗を有する。交流端子は第２のスイッチング素子及び第３のスイッチング素子の接続点に接続され、交流端子に接続された第２のスイッチング素子及び第３のスイッチング素子における第１のしきい値電圧は、正極直流端子に接続された第１のスイッチング素子及び、負極直流端子に接続された第４のスイッチング素子における第２のしきい値電圧より低く、かつオン状態に制御するゲート・ソース間電圧に対する第１のしきい値電圧と第２のしきい値電圧との電圧差の割合は、ゲート抵抗の抵抗値の許容誤差の割合よりも大きい。

本発明によれば、主回路の４つのスイッチング素子うち、交流端子に接続されたスイッチング素子における第１のしきい値電圧は、正極直流端子または負極直流端子に接続されたスイッチング素子における第２のしきい値電圧より低くし、かつオン状態に制御するゲート・ソース間電圧に対する第１のしきい値電圧と第２のしきい値電圧との電圧差の割合は、ゲート抵抗の抵抗値の許容誤差の割合よりも大きくしたので、スイッチング素子を保護する制御を複雑すぎないようにでき、スイッチング素子の保護回路を小型化することができる。

Claims (9)

1. 直流電力を交流電力に変換する、または、交流電力を直流電力に変換する電力変換装置であって、
   前記直流電力が導通する正極直流端子及び負極直流端子の間に接続されたコンデンサ直列体と、前記正極直流端子及び前記負極直流端子の間に接続され、前記交流電力が導通する交流端子を有する主回路と、前記主回路が有する複数のスイッチング素子のそれぞれを制御する制御信号を生成するゲート駆動回路とを備え、
   前記コンデンサ直列体は、直列に接続された第１の直流コンデンサと第２の直流コンデンサとを有し、
   前記主回路は、
   同一極性に直列に接続された第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子及び第４のスイッチング素子と、
   前記第１のスイッチング素子及び前記第２のスイッチング素子の接続点と前記第１の直流コンデンサ及び前記第２の直流コンデンサの接続点である中性点との間に接続された第１のクランプダイオードと、
   前記第３のスイッチング素子及び前記第４のスイッチング素子の接続点と前記中性点との間に接続された第２のクランプダイオードとを有し、
   前記交流端子は前記第２のスイッチング素子及び前記第３のスイッチング素子の接続点に接続され、
   前記交流端子に接続された前記第２のスイッチング素子及び前記第３のスイッチング素子におけるしきい値電圧は、前記正極直流端子に接続された前記第１のスイッチング素子及び、前記負極直流端子に接続された前記第４のスイッチング素子におけるしきい値電圧より低いことを特徴とする電力変換装置。
2. 前記ゲート駆動回路は、前記複数のスイッチング素子のいずれかをオン状態からオフ状態に制御する制御信号と、前記複数のスイッチング素子のいずれかをオフ状態からオン状態に制御する制御信号とを、それぞれ同じタイミングで変化させることを特徴とする請求項１記載の電力変換装置。
3. 前記ゲート駆動回路は、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子のいずれかをオン状態からオフ状態にする制御と、前記４つのスイッチング素子のいずれかをオフ状態からオン状態にする制御とを行う場合に、
   一のスイッチング素子に対するオン状態からオフ状態に制御するオフ状態制御信号を生成し、所定の期間が経過後に、他のスイッチング素子に対するオフ状態からオン状態に制御するオン状態制御信号を生成することを特徴とする請求項１記載の電力変換装置。
4. 前記ゲート駆動回路は、前記主回路の電流を検出する電流センサの信号に基づいて、前記主回路に過電流が流れたと判定した場合に、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子の全てに対応して、スイッチング素子をオフ状態に制御するオフ状態制御信号を同時に生成することを特徴とする請求項１乃至３のいずれか１項に記載の電力変換装置。
5. 前記ゲート駆動回路は、前記主回路の電流を検出する電流センサの信号に基づいて、前記主回路に過電流が流れたと判定した場合に、前記第１のスイッチング素子及び前記第４のスイッチング素子に対応して、スイッチング素子をオフ状態に制御するオフ状態制御信号を生成し、所定の期間が経過後に、前記第２のスイッチング素子及び前記第３のスイッチング素子に対応して、スイッチング素子をオフ状態に制御するオフ状態制御信号を生成することを特徴とする請求項１乃至３のいずれか１項に記載の電力変換装置。
6. 前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子は、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の電力変換装置。
7. 前記主回路及び前記ゲート駆動回路を構成する部品のうち、半導体素子を用いる場合に、前記部品である半導体素子は、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１乃至６のいずれか１項に記載の電力変換装置。
8. 前記第１のスイッチング素子及び前記第４のスイッチング素子は、珪素により形成され、前記第２のスイッチング素子及び前記第３のスイッチング素子は、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の電力変換装置。
9. 前記ワイドバンドギャップ半導体材料は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドのうちいずれかであることを特徴とする請求項６乃至８のいずれか１項に記載の電力変換装置。

Images