JPWO2012033172A1 - 半導体装置の製造方法およびリンス液 - Google Patents

半導体装置の製造方法およびリンス液 Download PDF

Info

Publication number
JPWO2012033172A1
JPWO2012033172A1 JP2011547106A JP2011547106A JPWO2012033172A1 JP WO2012033172 A1 JPWO2012033172 A1 JP WO2012033172A1 JP 2011547106 A JP2011547106 A JP 2011547106A JP 2011547106 A JP2011547106 A JP 2011547106A JP WO2012033172 A1 JPWO2012033172 A1 JP WO2012033172A1
Authority
JP
Japan
Prior art keywords
semiconductor
insulating layer
interlayer insulating
acid
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011547106A
Other languages
English (en)
Other versions
JP4913269B1 (ja
Inventor
昇子 小野
昇子 小野
高村　一夫
一夫 高村
田中　博文
博文 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Priority to JP2011547106A priority Critical patent/JP4913269B1/ja
Application granted granted Critical
Publication of JP4913269B1 publication Critical patent/JP4913269B1/ja
Publication of JPWO2012033172A1 publication Critical patent/JPWO2012033172A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/10—Materials in mouldable or extrudable form for sealing or packing joints or covers
    • C09K3/1006—Materials in mouldable or extrudable form for sealing or packing joints or covers characterised by the chemical nature of one of its constituents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2200/00—Chemical nature of materials in mouldable or extrudable form for sealing or packing joints or covers
    • C09K2200/06—Macromolecular organic compounds, e.g. prepolymers
    • C09K2200/0645—Macromolecular organic compounds, e.g. prepolymers obtained otherwise than by reactions involving carbon-to-carbon unsaturated bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Sealing Material Composition (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

本発明は、半導体基板の表面の少なくとも一部に、カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂を含有し、ナトリウムおよびカリウムの含有量がそれぞれ元素基準で１０質量ｐｐｂ以下である半導体用シール組成物を付与し、半導体用シール層を形成するシール組成物付与工程と、半導体基板の前記半導体用シール層が形成された面を、２５℃におけるｐＨが６以下のリンス液で洗浄する洗浄工程と、をこの順に含む、半導体装置の製造方法；および当該製造方法に使用されるリンス液を提供する。

Description

本発明は、半導体装置の製造方法およびリンス液に関する。
微細化が進む半導体装置の分野において、半導体の層間絶縁層として多孔質構造を有する低誘電率の材料（以下、「ｌｏｗ−ｋ材料」ということがある）が種々検討されている。
このような多孔質構造を有する半導体層間絶縁層においては、誘電率をさらに低下させるために空隙率を大きくすると、配線材料として埋め込まれる銅などの金属成分が半導体層間絶縁層中の細孔に入り込みやすくなり、誘電率が上昇したり、リーク電流が発生したりする場合があった。
一方、多孔質低誘電率材料を用いた半導体装置の製造方法において、エッチング後の湿式洗浄にミセル状の界面活性剤を用いることで、エッチングによって形成された溝の側壁面の細孔をシールする技術が知られている（例えば、特許文献１参照）。
また、ｌｏｗ−ｋ材料が疎水性の表面を有する場合に、ポリビニルアルコール系両親媒性ポリマーをその表面に付与することで材料の親水性・疎水性を制御する技術が知られている（例えば、特許文献２参照）。
さらに、カチオン性ポリマーと界面活性剤を含む半導体研磨用組成物が知られている（例えば、特許文献３参照）。
また、多孔質低誘電率材料を用いた半導体装置の製造方法において、エッチングによって形成された溝の側壁面などの細孔をシールする際に、基板の表面に多孔質層間絶縁層とともに、銅などで形成される配線がある場合、シールに用いた材料（シール組成物）が配線上に付着してしまう。これらの回路材料（配線）に付着し、細孔のシールに寄与しない余分なシール組成物を残して半導体装置を作成すると、回路の動作不良や腐食を引き起こす可能性があるため、余分なシール組成物を除去する必要がある。このため、細孔をシールする材料を残したまま、配線上の余分なシール組成物を迅速に洗浄する方法（以下、「リンス方法」ということがある）やリンス液（以下、「洗浄剤」ということがある）が求められている。
また、半導体基板の表面の回路が形成されていない周縁部や、前記絶縁膜が形成されていない裏面などに存在する半導体回路の構成要素とならない余分な材料は、前記半導体製造工程で剥離し、半導体基板を汚染する可能性があるため、バックリンスやエッジリンスなどの方法によって洗浄する必要がある。このため、半導体装置に形成される膜を迅速に洗浄する方法が求められている。
特表２００９−５０３８７９号公報 国際公開第０９／０１２１８４号パンフレット 特開２００６−３５２０４２号公報
しかしながら、特許文献１に記載の技術では、ミセル構造をとっていない界面活性剤が溝の側壁面の細孔に入り込んで比誘電率が上昇する場合があった。またミセルによって層間絶縁層と配線材料の密着性が低下する場合があった。
また、特許文献２に記載の技術では、ポリビニルアルコール系両親媒性ポリマー間の水素結合により、嵩高い層が形成されやすく、これによる比誘電率の上昇や、層間絶縁層と配線材料の密着性の低下が発生する場合があった。
また、配線上に付着した余分なシール組成物を、多孔質の層間絶縁層をシールしている有効な材料を維持しつつ、迅速に洗浄（リンス）することができず、製造効率が低下する場合があった。
また、半導体基板の周縁部や裏面などに付着した余分な材料を、迅速に洗浄（リンス）することができず、製造効率が低下する場合があった。
本発明は、薄いシール層を形成可能で、多孔質層間絶縁層の細孔の被覆性に優れる半導体用シール組成物を用いるとともに、配線上や半導体基板の周縁部や裏面のシール組成物が容易に除去され、配線部分や半導体基板の周縁部や裏面における余分な半導体用シール組成物による汚染が抑制される半導体装置の製造方法を提供することを課題とする。
本発明はさらに、上記半導体装置の製造方法に用いられるリンス液を提供することを課題とする。
本発明者らは、鋭意検討した結果、特定の樹脂を含む半導体用シール組成物と、特定のリンス液を用いた製造方法により上記課題を解決し得ることを見出し、発明を完成するに至った。すなわち、本発明は以下の手段を提供するものである。

＜１＞
半導体基板の表面の少なくとも一部に、カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂を含有し、ナトリウムおよびカリウムの含有量がそれぞれ元素基準で１０質量ｐｐｂ以下である半導体用シール組成物を付与し、半導体用シール層を形成するシール組成物付与工程と、半導体基板の前記半導体用シール層が形成された面を、２５℃におけるｐＨが６以下のリンス液で洗浄する洗浄工程と、をこの順で含む、半導体装置の製造方法。
＜２＞
前記カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂は、カチオン性官能基当量が４３〜４３０である、＜１＞に記載の半導体装置の製造方法。
＜３＞
前記カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂は、ポリエチレンイミンまたはポリエチレンイミン誘導体である、＜１＞又は＜２＞に記載の半導体装置の製造方法。
＜４＞
前記半導体基板の表面の少なくとも一部に多孔質層間絶縁層が形成されている、＜１＞〜＜３＞のいずれかに記載の半導体装置の製造方法。
＜５＞
前記半導体シール層は前記多孔質層間絶縁層上に形成されており、多孔質層間絶縁層が１０ｎｍ〜３２ｎｍ幅の凹状の溝を有し、前記シール組成物付与工程は、前記多孔質層間絶縁層の少なくとも前記凹状の溝の側面に、前記半導体用シール組成物を接触させる、＜４＞に記載の半導体装置の製造方法。
＜６＞
前記多孔質層間絶縁層は、多孔質シリカを含み、その表面に前記多孔質シリカに由来するシラノール残基を有する、＜４＞又は＜５＞に記載の半導体装置の製造方法。
＜７＞
前記リンス液が水、メタノール、エタノール、プロパノール、ブタノール、およびプロピレングリコールモノメチルエーテルアセテートからなる群から選ばれる少なくとも１種類の溶媒を含む＜１＞〜＜６＞のいずれかに記載の半導体装置の製造方法。
＜８＞
前記リンス液がシュウ酸、ギ酸、クエン酸、パラトルエンスルホン酸、メタンスルホン酸、塩酸、硝酸からなる群から選ばれる少なくとも１種類の酸を含む、＜１＞〜＜７＞のいずれかに記載の半導体装置の製造方法。
＜９＞
前記半導体基板の前記半導体用シール層が形成された面が半導体回路非形成面を含む、＜１＞〜＜８＞のいずれかに記載の半導体装置の製造方法。
＜１０＞
前記半導体回路非形成面を洗浄するリンス液の２５℃におけるｐＨが２以下である、＜９＞に記載の半導体装置の製造方法。
＜１１＞
前記半導体基板の表面が少なくとも一部に多孔質層間絶縁層と銅を含む配線材料とを備えた回路面を備え、前記洗浄工程が前記配線材料上のシール層を除去洗浄する回路面洗浄工程である、＜１＞〜＜８＞のいずれかに記載の半導体装置の製造方法。
＜１２＞
前記半導体回路面を洗浄するリンス液の２５℃におけるｐＨが１以上である、＜１１＞に記載の半導体装置の製造方法。
＜１３＞
前記カチオン性官能基は、１級アミノ基および２級アミノ基から選択された少なくとも１種である、＜１＞〜＜１２＞のいずれか１項に記載の半導体装置の製造方法。
＜１４＞
さらに、半導体基板の半導体用シール層が形成された表面の周縁部に、前記リンス液を吹き付け洗浄する表面周縁部洗浄工程を含む、＜１＞〜＜１３＞のいずれか１項に記載の半導体装置の製造方法。
＜１５＞
前記リンス液が過酸化水素、および硝酸からなる群から選ばれる少なくとも１種類の樹
脂分解剤を含む、＜１＞〜＜１４＞のいずれか１項に記載の半導体装置の製造方法。
＜１６＞
前記回路面洗浄工程は、非酸化性雰囲気下で洗浄を行う、＜１＞〜＜１５＞のいずれか１項に記載の半導体装置の製造方法。
＜１７＞
前記リンス液は、酸化性化合物を含まない、＜１＞〜＜１６＞のいずれか１項に記載の半導体装置の製造方法。
＜１８＞
前記半導体基板は、基板の表面に形成された自然酸化膜に由来するシラノール残基を有する、＜１＞〜＜１７＞のいずれか１項に記載の半導体装置の製造方法。
＜１９＞
半導体回路面の金属配線または半導体基板上の、カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂に由来する半導体用シール層を除去するためのリンス液であって、２５℃におけるｐＨが６以下である、リンス液。
＜２０＞
前記カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂は、カチオン性官能基当量が４３〜４３０であり、前記カチオン性官能基は、１級アミノ基および２級アミノ基から選択された少なくとも１種である、＜１９＞に記載のリンス液。
＜２１＞
＜１９＞又は＜２０＞に記載のリンス液であって、２５℃におけるｐＨが１以上であり、半導体回路面のリンスに用いられるリンス液。
＜２２＞
＜１９＞又は＜２０＞に記載のリンス液であって、２５℃におけるｐＨが２以下であり、半導体基板の非回路面のリンスに用いられるリンス液。
本発明の半導体装置の製造方法によれば、薄いシール層を形成可能で、多孔質層間絶縁層の細孔の被覆性に優れる半導体用シール組成物を用いた半導体装置を、配線上や半導体基板の回路が形成されていない周縁部や裏面に付着したシール組成物が容易に除去され、配線部分や半導体基板の周縁部や裏面の余分な半導体用シール組成物による汚染を抑制することができる。また、本発明のリンス液は上記製造方法に好適に用いることができる。
本発明の半導体装置の製造方法は、半導体基板の表面の少なくとも一部にカチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂を含有し、ナトリウムおよびカリウムの含有量がそれぞれ元素基準で１０ｐｐｂ以下である半導体用シール組成物を付与し、半導体用シール層を形成するシール組成物付与工程と、前記半導体用シール組成物が形成された面を２５℃におけるｐＨが６以下のリンス液を付与して、前記半導体用シール層を除去する洗浄工程をこの順に含んで構成される。
本発明の半導体装置の製造方法は、必要に応じて上記シール組成物付与工程及び洗浄工程の間、または洗浄工程の後にその他の工程をさらに含んで構成される。
本発明において「半導体用シール組成物が形成された面」には、半導体基板の表面（多孔質層間絶縁層と銅を含む配線材料とを備えた回路面）、半導体基板の裏面（半導体回路非形成面）、および表面（半導体回路形成面）の周縁部、のいずれかまたはこれらの組み合わせが含まれる。
１．シール組成物付与工程
本発明のシール組成物付与工程は、半導体基板の表面の少なくとも一部に、カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂を含有し、ナトリウムおよびカリウムの含有量がそれぞれ元素基準で１０ｐｐｂ以下である半導体用シール組成物を付与する操作を含む。
＜半導体基板＞
本発明における半導体基板は、通常用いられる半導体基材であれば制限なく用いることができるが、具体的にはシリコンウエハや、シリコンウエハ上にトランジスターなどの回路を形成されたものを用いることができる。
＜多孔質層間絶縁層＞
本発明における多孔質層間絶縁層は、低誘電率材料から構成され、多孔質性であれば特に制限はないが、多孔質シリカを含み、表面に多孔質シリカに由来するシラノール残基を有することが好ましい。前記シラノール残基が、前記樹脂に含まれるカチオン性官能基と相互作用することにより、前記樹脂が層間絶縁層上の細孔を被覆するように前記樹脂からなる薄層が形成される。
本発明における多孔質シリカとしては、半導体装置の層間絶縁層に通常用いられる多孔質シリカを特に制限なく用いることができる。例えば、国際公開第９１／１１３９０号パンフレットに記載されたシリカゲルと界面活性剤等とを用いて、密封した耐熱性容器内で水熱合成する有機化合物と無機化合物との自己組織化を利用した均一なメソ細孔を持つ酸化物や、Ｎａｔｕｒｅ誌、１９９６年、３７９巻（７０３頁）またはＳｕｐｒａｍｏｌｅｃｕｌａｒ Ｓｃｉｅｎｃｅ誌、１９９８年、５巻（２４７頁等）に記載されたアルコキシシラン類の縮合物と界面活性剤とから製造される多孔質シリカ等を挙げることができる。
中でも、国際公開第２００９／１２３１０４号パンフレットに記載された多孔質シリカを用いて形成される多孔質層間絶縁層が好ましい。
多孔質層間絶縁層は、例えば、上記の多孔質シリカの形成用組成物をシリコンウエハ表面上に塗布した後、適宜、加熱処理等を行うことにより形成することができる。
また、本発明の多孔質層間絶縁層には１０ｎｍ〜３２ｎｍ幅の凹状の溝が形成されていてもよい。前記凹状の溝は、主に配線材料を埋め込むために設けられるもので、一般的な半導体のエッチングプロセスによって形成される。尚、凹状の溝の側面とは、基板と平行な面に対してほぼ直交するように形成された面を意味する。また、多孔質層間絶縁層には、シリコンウエハ上に直接形成された配線等に達する孔を形成しても良い。
後述するように、凹状の溝に半導体用シール組成物を接触させることで、配線材料を凹状の溝に埋め込むときに、配線材料を構成する成分が前記多孔質層間絶縁層の孔部に拡散するのを効果的に抑制することができ、有用である。
前記層間絶縁層に１０ｎｍ〜３２ｎｍ幅の凹状の溝や孔を形成する工程は、通常用いられる半導体装置の製造プロセス条件に従って行うことができる。例えば、層間絶縁層上に、ハードマスクとフォトレジストとを形成し、フォトレジストのパターン通りにエッチングすることで、所望のパターンを有する溝を形成することができる。また上述のように多孔質層間絶縁層が多孔質シリカを含む場合、凹状の溝の形成に伴って多孔質シリカの表面が削られるため、前記表面のシラノール基の密度が増える傾向にある。
＜配線形成工程＞
シリコンウエハ上に形成されたトランジスターなどの素子間に、銅を含む配線材料を配線することで回路を形成する。この配線形成工程は、公知のプロセス条件に従って行うことができる。例えば、シリコンウエハ上に直接、または、上記の凹状の溝や孔が形成された、層間絶縁層の上に、メタルＣＶＤ法、スパッタリング法または電解メッキ法により銅配線を形成し、ケミカルメカニカルポリッシング（ＣＭＰ）により膜を平滑化する。また、必要であれば、その膜の表面にキャップ膜を形成し、次いで、ハードマスクを形成し、上記の多孔質層間絶縁層の形成及び配線形成工程を繰り返すことで多層化することができる。
＜半導体用シール組成物＞
本発明の半導体用シール組成物は、例えば、多孔質の層間絶縁層上に形成された細孔を被覆する樹脂層を形成するために用いられ、カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂の少なくとも１種を含有し、ナトリウムおよびカリウムの含有量が、それぞれ元素基準で１０ｐｐｂ以下であって、好ましくは動的光散乱法で測定された体積平均粒子径が１０ｎｍ以下である。
かかる構成の半導体用シール組成物を、多孔質構造を有する層間絶縁層に付与すると、例えば、前記樹脂が有するカチオン性官能基が前記層間絶縁層上に多点吸着して、前記層間絶縁層の表面に存在する細孔（ポア）が樹脂層によって被覆される。これにより多孔質の層間絶縁層への金属成分の拡散を抑制することができる。さらに、前記樹脂が形成する樹脂層は薄層（例えば、５ｎｍ以下）であるため、層間絶縁層と、樹脂層を介して層間絶縁層上に形成された配線材料との密着性に優れ、比誘電率の変化を抑制することができる。
［樹脂］
本発明の半導体用シール組成物は、カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂の少なくとも１種を含む。
前記樹脂は、カチオン性官能基の少なくとも１種を有するものであるが、必要に応じて、アニオン性官能基やノニオン性官能基をさらに有していてもよい。また前記樹脂は、カチオン性官能基を有する繰り返し単位構造を有するものであってもよく、また特定の繰り返し単位構造を持たず、樹脂を構成するモノマーが分岐的に重合して形成されるランダムな構造を有するものであってもよい。本発明においては、金属成分の拡散抑制の観点から、前記樹脂は特定の繰り返し単位構造を持たず、樹脂を構成するモノマーが分岐的に重合して形成されるランダムな構造を有するものであることが好ましい。
前記カチオン性官能基は、正電荷を帯びることができる官能基であれば特に制限はない。例えば、アミノ基、４級アンモニウム基等を挙げることができる。中でも金属成分の拡散抑制の観点から、１級アミノ基および２級アミノ基から選択された少なくとも１種であることが好ましい。
また、前記ノニオン性官能基は、水素結合受容基であっても、水素結合供与基であってもよい。例えば、ヒドロキシ基、カルボニル基、エーテル結合等を挙げることができる。
さらに前記アニオン性官能基は、負電荷を帯びることができる官能基であれば特に制限はない。例えば、カルボン酸基、スルホン酸基、硫酸基等を挙げることができる。
前記樹脂は、１分子中にカチオン性官能基を有することで、金属成分の拡散を抑制することができる。また、金属成分の拡散抑制の観点から、カチオン密度が高いポリマーであることが好ましい。具体的には、カチオン性官能基当量が４３〜４３０であることが好ましく、２００〜４００であることがより好ましい。
さらに、多孔質の層間絶縁層の表面を公知の方法、例えば、国際公開第０４／０２６７６５号パンフレット、国際公開第０６／０２５５０１号パンフレットなどに記載の方法で疎水化処理した場合は、前記表面の極性基の密度が減少するので、２００〜４００であることもまた好ましい。
ここで、カチオン性官能基当量とは、カチオン性官能基当たりの重量平均分子量を意味し、樹脂の重量平均分子量（Ｍｗ）を、１分子に相当する樹脂が含むカチオン性官能基数（ｎ）で除して得られる値（Ｍｗ／ｎ）である。このカチオン性官能基当量が大きいほどカチオン性官能基の密度が低く、一方、カチオン性官能基当量が小さいほどカチオン性官能基の密度が高い。
本発明における樹脂が、カチオン性官能基を有する繰り返し単位構造（以下、「特定単位構造」ということがある）を有するものである場合、前記カチオン性官能基は、特定単位構造において、主鎖の少なくとも一部として含まれていても、側鎖の少なくとも一部として含まれていてもよく、さらに、主鎖の少なくとも一部および側鎖の少なくとも一部として含まれていてもよい。
さらに、前記特定単位構造がカチオン性官能基を２以上含む場合、２以上のカチオン性官能基は同一であっても異なっていてもよい。
また前記カチオン性官能基は、多孔質層間絶縁層上に存在するカチオン性官能基の吸着点（例えば、シラノール残基）間の平均距離に対する、特定単位構造の主鎖長の比（以下、「カチオン性官能基間の相対距離」ということがある）が、０．０８〜１．２となるように含まれていることが好ましく、０．０８〜０．６となるように含まれていることがより好ましい。かかる態様であることで樹脂が多孔質の層間絶縁層上に、より効率的に多点吸着しやすくなる。
本発明において、前記特定単位構造は、層間絶縁層への吸着性の観点から、分子量が３０〜５００であることが好ましく、４０〜２００であることがより好ましい。尚、特定単位構造の分子量とは、特定単位構造を構成するモノマーの分子量を意味する。
本発明における特定単位構造は、層間絶縁層への吸着性の観点から、カチオン性官能基間の相対距離が０．０８〜１．２であって、分子量が３０〜５００であることが好ましく、カチオン性官能基間の相対距離が０．０８〜０．６であって、分子量が４０〜２００であることがより好ましい。
本発明において、カチオン性官能基を含む特定単位構造として、具体的には、エチレンイミンに由来する単位構造、アリルアミンに由来する単位構造、ジアリルジメチルアンモニウム塩に由来する単位構造、ビニルピリジンに由来する単位構造、リジンに由来する単位構造、メチルビニルピリジンに由来する単位構造、ｐ−ビニルピリジンに由来する単位構造等を挙げることができる。中でも、層間絶縁層への吸着性の観点から、エチレンイミンに由来する単位構造およびアリルアミンに由来する単位構造の少なくとも一方であることが好ましい。
また、前記樹脂は、ノニオン性官能基を含む単位構造およびアニオン性官能基を含む単位構造の少なくとも１種をさらに含んでいてもよい。
前記ノニオン性官能基を含む単位構造として、具体的には、ビニルアルコールに由来する単位構造、アルキレンオキシドに由来する単位構造、ビニルピロリドンに由来する単位構造等を挙げることができる。
さらに、アニオン性官能基を含む単位構造として、具体的には、スチレンスルホン酸に由来する単位構造、ビニル硫酸に由来する単位構造、アクリル酸に由来する単位構造、メタクリル酸に由来する単位構造、マレイン酸に由来する単位構造、フマル酸に由来する単位構造等を挙げることができる。
本発明において、前記樹脂が特定単位構造を２種以上含む場合、それぞれの特定単位構造は、含有する極性基の種類または数、分子量等のいずれかが異なっていればよい。また前記２種以上の特定単位構造は、ブロックコポリマーとして含まれていても、ランダムコポリマーとして含まれていてもよい。
また、前記樹脂は前記特定単位構造以外の繰返し単位構造（以下、「第２の単位構造」ということがある）の少なくとも１種をさらに含んでいてもよい。前記樹脂が第２の単位構造を含む場合、特定単位構造と第２の単位構造とは、ブロックコポリマーとして含まれていても、ランダムコポリマーとして含まれていてもよい。
前記第２の単位構造としては、前記特定単位構造を構成するモノマーと重合可能なモノマーに由来する単位構造であれば特に制限はない。例えば、オレフィンに由来する単位構造等を挙げることができる。
また、本発明における樹脂が、特定の繰り返し単位構造を持たず、樹脂を構成するモノマーが分岐的に重合して形成されるランダムな構造を有するものである場合、前記カチオン性官能基は、主鎖の少なくとも一部として含まれていても、側鎖の少なくとも一部として含まれていてもよく、さらに、主鎖の少なくとも一部および側鎖の少なくとも一部として含まれていてもよい。
かかる樹脂を構成し得るモノマーとしては、例えば、エチレンイミンおよびその誘導体を挙げることができる。
本発明におけるカチオン性官能基を含む樹脂として具体的には、ポリエチレンイミン（ＰＥＩ）、ポリアリルアミン（ＰＡＡ）、ポリジアリルジメチルアンモニウム（ＰＤＤＡ）、ポリビニルピリジン（ＰＶＰ）、ポリリジン、ポリメチルピリジルビニル（ＰＭＰｙＶ）、プロトン化ポリ（ｐ−ピリジルビニレン）（Ｒ−ＰＨＰｙＶ）、およびこれらの誘導体を挙げることができる。中でも、ポリエチレンイミン（ＰＥＩ）またはその誘導体、ポリアリルアミン（ＰＡＡ）などが好ましく、より好ましくはポリエチレンイミン（ＰＥＩ）またはその誘導体である。
ポリエチレンイミン（ＰＥＩ）は、一般にはエチレンイミンを通常用いられる方法で重合することにより製造することができる。重合触媒、重合条件なども、エチレンイミンの重合に一般的に用いられるものから適宜選択することができる。具体的には例えば、有効量の酸触媒、例えば塩酸の存在下に０〜２００℃で反応させることができる。さらにポリエチレンイミンをベースにしてエチレンイミンを付加重合させてもよい。また本発明におけるポリエチレンイミンは、エチレンイミンの単独重合体であっても、エチレンイミンと共重合可能な化合物、例えばアミン類とエチレンイミンとの共重合体であってもよい。このようなポリエチレンイミンの製造方法については、例えば、特公昭４３−８８２８号公報、特公昭４９−３３１２０号公報等を参照することができる。
また本発明におけるポリエチレンイミンは、モノエタノールアミンから得られる粗エチレンイミンを用いて得られたものであってもよい。具体的には例えば特開２００１−２１２３９５８号公報等を参照することができる。
上記のようにして製造されるポリエチレンイミンは、エチレンイミンが開環して直鎖状に結合した部分構造のみならず、分岐状に結合した部分構造、直鎖状の部分構造同士が架橋連結された部分構造等を有する複雑な骨格を有している。かかる構造のカチオン性官能基を有する樹脂を用いることで、樹脂がより効率的に多点吸着される。さらに樹脂間の相互作用により、より効果的に被覆層が形成される。
また、ポリエチレンイミン誘導体であることも好ましい。ポリエチレンイミン誘導体としては、上記ポリエチレンイミンを用いて製造可能な化合物であれば特に制限はない。具体的には、ポリエチレンイミンにアルキル基（好ましくは炭素数１〜１０）やアリール基を導入したポリエチレンイミン誘導体、ポリエチレンイミンに水酸基等の架橋性基を導入して得られるポリエチレンイミン誘導体等を挙げることができる。
これらのポリエチレンイミン誘導体は、ポリエチレンイミンを用いて通常行われる方法により製造することができる。具体的には例えば、特開平６―０１６８０９号公報等に記載の方法に準拠して製造することができる。
また、さらに本発明におけるポリエチレンイミンおよびその誘導体は、市販のものであってもよい。例えば、（株）日本触媒、ＢＡＳＦ社等から市販されているポリエチレンイミンおよびその誘導体から、適宜選択して用いることもできる。
本発明における前記樹脂の重量平均分子量は２０００〜６０００００であるが、２０００〜３０００００であることが好ましく、２０００〜１０００００であることがより好ましく、１００００〜８００００であることがさらに好ましく、２００００〜６００００であることがさらにより好ましい。重量平均分子量が２０００〜６０００００であることは、多孔質層間絶縁層の細孔の被覆や誘電率の点から、分子量をこの範囲内とすることを意味する。
例えば、本発明の半導体用シール組成物を、配線間隔が３２ｎｍ以下で層間絶縁層上の細孔直径が２ｎｍ程度である半導体装置の製造に適用する場合、前記樹脂の重量平均分子量が６０００００よりも大きいと、樹脂の大きさが配線間隔よりも大きくなり、樹脂が、配線材料が埋め込まれる凹状の溝に入り込めず、溝の側面の細孔が十分に被覆されない。また、重量平均分子量が２０００未満であると、層間絶縁層上の細孔直径よりも樹脂分子の大きさが小さくなり、樹脂分子が層間絶縁層上の細孔に入り込んで層間絶縁層の誘電率が上昇する。また多点で吸着しない場合がある。
尚、重量平均分子量は、樹脂の分子量測定に通常用いられるＧＰＣ装置を用いて測定される。本願明細書に記載の重量平均分子量は、下記の条件で測定されたものである。
ＧＰＣ装置：（株）Ｓｈｏｄｅｘ社製 ＧＰＣ−１０１
カラム：Ａｓａｈｉｐａｋ ＧＦ−７Ｍ ＨＱ
展開溶媒：０．５Ｍ ＮａＮＯ３ ＋ ０．５Ｍ ＡｃＯＨ溶液
流速：１ｍＬ／ｍｉｎ．
また、前記樹脂は、水溶媒中における臨界ミセル濃度が１質量％以上であるか、実質的にミセル構造を形成しない樹脂であることもまた好ましい。ここで実質的にミセル構造を形成しないとは、常温の水溶媒中等の通常の条件下ではミセルを形成しない、すなわち臨界ミセル濃度が測定できないことをいう。かかる樹脂であることにより、厚さが分子レベルの薄い樹脂層（例えば、５ｎｍ以下）を形成することができ、層間絶縁層の誘電率の上昇を効果的に抑制することができる。さらに層間絶縁層と配線材料との密着性がより効果的に向上する。
さらに、本発明における樹脂は、重量平均分子量が２０００〜６０００００であって、カチオン性官能基当量が４３〜４３０のポリエチレンイミンであることが好ましく、重量平均分子量が１００００〜８００００であって、カチオン性官能基当量が２００〜４００のポリエチレンイミンであることがより好ましい。かかる態様であることにより、層間絶縁層への金属成分の拡散がより効果的に抑制され、層間絶縁層と配線材料との密着性がより向上する。
本発明の半導体用シール組成物における前記樹脂の含有量には、特に制限はなく、例えば０．０１〜１．０質量％とすることができ、０．０２〜０．３質量％であることが好ましい。また本発明の半導体用シール組成物を用いて樹脂層を形成する面の面積および細孔密度に基づいて、前記組成物における前記樹脂の含有量を調整することもできる。
本発明の半導体用シール組成物は、ナトリウムおよびカリウムの含有量がそれぞれ元素基準で１０ｐｐｂ以下である。１０ｐｐｂ以下とは、ナトリウムおよびカリウムを積極的に含まないことをいう。ナトリウムまたはカリウムの含有量がそれぞれ元素基準で１０ｐｐｂを越えると、リーク電流が発生する場合がある。
本発明の半導体用シール組成物は、前記樹脂に加えて必要に応じて溶媒を含むことができ、少なくともシール組成物付与工程においては、溶媒が含まれる。本発明における溶媒としては、前記樹脂が均一に溶解し、ミセルを形成しにくい溶媒であれば特に限定されない。例えば、水（好ましくは、超純水）、水溶性有機溶剤（例えば、アルコール類等）等を挙げることができる。本発明においては、ミセル形成性の観点から、水、または水と水溶性有機溶剤の混合物を溶媒として用いることが好ましい。
また、前記溶媒の沸点は特に制限されないが、２１０℃以下であることが好ましく、１６０℃以下がさらに好ましい。溶媒の沸点が前記範囲であることで、例えば、後述する本願発明の半導体用シール組成物を層間絶縁層に付与する工程の後、洗浄工程や乾燥工程を設けた場合、層間絶縁層の絶縁性を大きく損なうことなく、また前記シール組成物を前記層間絶縁層から剥離させることがない低い温度で、前記溶媒を除去し、半導体用シール層を形成することができる。なお、これら半導体用シール層を形成している場合も、半導体用シール組成物という。
さらに、本発明の半導体用シール組成物は、本発明の効果を損なわない範囲で、必要に応じてセシウムイオン等の陽イオンをさらに含んでいてもよい。セシウム等の陽イオンを含むことで、半導体用シール組成物中の樹脂がより均一に層間絶縁層上に拡がりやすくなる。
さらに、本発明の半導体用シール組成物は、層間絶縁層を腐食や溶解させる化合物を添加しないのが好ましい。具体的には例えば、特に層間絶縁層の主材がシリカなどの無機化合物である場合、フッ素化合物等が本発明の組成物中に含まれると、前記層間絶縁層が溶解して絶縁性が損なわれ、比誘電率が増加する場合がある。
本発明の半導体用シール組成物は、２１０℃以下、好ましくは１６０℃以下の沸点を有する化合物か、２５０℃まで加熱しても分解性を有さない化合物のみを含むことが好ましい。
なお、前記「２５０℃まで加熱しても分解性を有さない化合物」とは、２５℃で測定した質量に対する、２５０℃、窒素下で１時間保持した後の質量の変化が５０％未満の化合物のことをいう。
本発明の半導体用シール組成物は、動的光散乱法で測定された体積平均粒子径が１０ｎｍ以下であることが好ましい。体積平均粒子径が１０ｎｍ以下とは、密着の点から、大粒子は積極的に含まないことを意味する。体積平均粒子径が１０ｎｍを超える場合、配線材料との密着性が低下する場合や、層間絶縁層への金属成分の拡散を充分に抑制できない場合がある。
本発明において体積平均粒子径は、大塚電子社製ＥＬＳＺ−２を用い、２３〜２６℃において、動的光散乱法（動的光散乱法で観測された散乱光の時間的揺らぎを、光子相関法を用いて解析する方法、例えば、積算回数７０回、繰り返し回数１回などの条件）で測定される。
なお、本発明において体積平均粒子径が１０ｎｍを超える場合とは、具体的には、前記組成物中でミセル（平均粒子径が１０ｎｍ以上）が形成されている場合や、前記組成物中に配線となる銅を研磨する際（ケミカルメカニカルポリッシング）に用いられる金属酸化物などの研粒などが含まれている場合等である。
半導体用シール組成物中に粒子径の大きいミセルが形成されていると、例えば、本発明の半導体用シール組成物を配線間隔が３２ｎｍ以下である半導体装置の製造に適用する場合に、半導体用シール組成物を構成する樹脂が、配線材料が埋め込まれる凹状の溝に充分に入り込むことができず、溝の側面の細孔を充分に被覆できない場合がある。
本発明の半導体用シール組成物のｐＨには特に制限はないが、樹脂の層間絶縁層への吸着性の観点から、ｐＨが層間絶縁層の等電点以上であることが好ましい。また前記樹脂が、極性基としてカチオン性官能基を有する場合、前記半導体用シール組成物のｐＨは、前記カチオン性官能基がカチオンの状態であるｐＨの範囲であることが好ましい。前記半導体用シール組成物がかかるｐＨであることにより、層間絶縁層と樹脂との静電相互作用により、前記樹脂が層間絶縁層上により効率的に吸着する。
前記層間絶縁層の等電点は、層間絶縁層を構成する化合物が示す等電点であり、例えば、層間絶縁層を構成する化合物が多孔質シリカの場合、等電点は、ｐＨ２付近（２５℃）となる。
また、前記カチオン性官能基がカチオンの状態であるｐＨの範囲とは、半導体用シール組成物のｐＨが、カチオン性官能基を含む樹脂のｐＫｂ以下であることをいう。例えば、カチオン性官能基を含む樹脂がポリアリルアミンである場合、ｐＫｂは８〜９であり、ポリエチレンイミンである場合、ｐＫｂは７〜１１である。
すなわち、本発明において半導体用シール組成物のｐＨは、層間絶縁層を構成する化合物種類と、樹脂の種類とに応じて適宜選択することができ、例えば、ｐＨ２〜１１であることが好ましく、ｐＨ７〜１１であることがより好ましい。尚、ｐＨ（２５℃）は通常用いられるｐＨ測定装置を用いて測定される。
＜シール組成物の付与方法＞
前記多孔質絶縁層に、本発明の半導体用シール組成物を付与する方法としては特に制限はなく、通常用いられる方法を用いることができる。例えば、ディッピング法（例えば、米国特許第５２０８１１１号明細書参照）、スプレー法（例えば、Ｓｃｈｌｅｎｏｆｆら、Ｌａｎｇｍｕｉｒ， １６（２６）， ９９６８， ２０００や、Ｉｚｕｑｕｉｅｒｄｏら、Ｌａｎｇｍｕｉｒ， ２１（１６）， ７５５８， ２００５参照）、および、スピンコート法（例えば、Ｌｅｅら、Ｌａｎｇｍｕｉｒ， １９（１８）， ７５９２， ２００３や、Ｊ． Ｐｏｌｙｍｅｒ Ｓｃｉｅｎｃｅ， ｐａｒｔ Ｂ， ｐｏｌｙｍｅｒ ｐｈｙｓｉｃｓ， ４２， ３６５４， ２００４参照）などにより多孔質絶縁層に半導体用シール組成物を接触させる方法を用いることができる。
本発明の半導体装置の製造方法においては、前記樹脂を含む半導体用シール組成物を付与し、適宜、通常用いられる方法で乾燥することで、前記樹脂からなる半導体用シール層を層間絶縁層上に薄層状に形成することができる。前記半導体用シール層の厚さには特に制限はないが、例えば、０．３ｎｍ〜５ｎｍであり、好ましく０．５ｎｍ〜２ｎｍである。
さらに、本発明のシール組成物付与工程に用いる半導体用シール組成物に含まれる前記樹脂の濃度は、前記樹脂の臨界ミセル濃度未満であることが好ましい。これにより、前記樹脂を薄層状（例えば、５ｎｍ以下、好ましくは２ｎｍ以下）に層間絶縁層に付与することができ、誘電率の上昇を抑制することができる。
また、前記層間絶縁層の凹状の溝の側面に、前記半導体用シール組成物を接触させる方法として、上記したディッピング法、スプレー法、スピンコート法を用いることができる。
半導体用シール組成物の付与後、架橋して樹脂を重合させてもよい。
２．洗浄工程
本発明の半導体製造方法は、上述のシール組成物付与工程の後に、２５℃におけるｐＨが６以下のリンス液を付与して、シール層を除去洗浄する工程を含む。
＜回路面洗浄工程＞
以下、半導体基板の表面の多孔質層間絶縁層の表面に形成された半導体用シール層を除去する工程（回路面洗浄工程）について説明する。
上述のシール組成物付与工程において、半導体基板の表面の多孔質層間絶縁層の表面に半導体用シール層が形成される。ここで、半導体基板の表面の少なくとも一部に多孔質層間絶縁層と銅を含む配線材料とが備えられている場合にシール組成物を付与するとき、あるいは、多孔質層間絶縁層を有効にシールしていないシール層が、配線形成工程などの半導体製造工程で剥離し、配線材料上に付着した場合などには、配線材料上に半導体用シール層が形成されてしまう。そのため、この回路面洗浄工程で、配線材料上に付着した余分な半導体用シール組成物を、多孔質の層間絶縁層をシールしている有効な半導体用シール組成物を維持しつつ、迅速に除去洗浄（リンス）する。
回路面洗浄工程に使用する本発明の第一のリンス液（洗浄剤）は、２５℃におけるｐＨの上限が６以下、好ましくは５以下、下限が好ましくは１以上、より好ましくは２以上、さらに好ましくは１〜５、さらにより好ましくは２〜５、さらにより好ましくは２〜３の溶液である。
第一のリンス液は、上述の余分な半導体用シール組成物（半導体用シール層）を迅速に洗浄・除去するために、前記組成物を溶解または分解させるものであり、また、リンス液には、半導体の製造効率を高めるために半導体用シール組成物を迅速に除去する一方、多孔絶縁層などの回路材料を汚染や破壊しないものが求められるが、前記ｐＨの範囲では、酸化銅は溶解するが、多孔質絶縁層が溶解しにくく、多孔質絶縁層とシール組成物材の相互作用を大きく損ねることはない。
すなわち、第一のリンス液は、シリカなどで形成される多孔質層絶縁層を破壊しにくく、かつ多孔質絶縁層の細孔をシールしている有効なシール組成物の剥離を抑制し、配線材料上に付着した余分はシール組成物を迅速に除去する機能を有する。
また、配線材料上には前記シール組成物以外にも、前記配線材料の酸化物が存在し、配線材料と低誘電率材料や配線材料同士の剥離の原因になるので、前記酸化物を除去する工程が必要であることが知られている。第一のリンス液は、配線材料上の酸化膜、具体的には配線材料が銅を含む場合は酸化銅の被膜を溶解させ、上記酸化膜ごと余分なシール組成物を除去する。これにより、多孔質絶縁層の細孔をシールしている有効なシール組成物の剥離を抑制しつつ、配線材料上の余分な酸化膜も余分なシール組成物と合わせて除去することができる。
第一のリンス液は、極性が高い溶媒を含むのが好ましい。本発明の半導体用シール組成物は、上述のように極性が高いため、極性の高い溶媒に溶けやすく、リンス液の洗浄効率が向上するからである。具体的には、水、メタノール、エタノール、プロパノール、ブタノール、プロピレングリコールモノメチルエーテルアセテートなどの極性溶媒を含むのが好ましい。一方、このような極性溶媒は、多孔質絶縁層とシール組成物との相互作用を大きく損ねることはない。
また、第一のリンス液は、加温してもよく、超音波をかけてもよい。
第一のリンス液は、溶媒に酸を加え、ｐＨを上記範囲に調整することで製造することができる。本発明に使用できる酸は、特に限定されないが、多孔質層間絶縁膜を汚染や破壊しないもので、半導体基板上に残留しにくいものを使用でき、具体的には、ギ酸、酢酸等のモノカルボン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、マレイン酸、フマル酸、フタル酸等のジカルボン酸、トリメリト酸、トリカルバリリル酸等のトリカルボン酸、ヒドロキシ酪酸、乳酸、サリチル酸等のオキシモノカルボン酸、リンゴ酸、酒石酸等のオキシジカルボン酸、クエン酸等のオキシトリカルボン酸、アスパラギン酸、グルタミン酸等のアミノカルボン酸、パラトルエンスルホン酸、メタンスルホン酸などの有機酸、塩酸、硝酸、リン酸などの無機酸を挙げることができる。中でもシュウ酸、ギ酸、クエン酸、パラトルエンスルホン酸、メタンスルホン酸、塩酸、硝酸からなる群から選ばれる少なくとも１種類が好ましい。
また、銅などを含んで形成される配線材料の酸化を抑制するという観点からは、第一のリンス液は、還元剤や還元作用がある化合物を含むのが好ましい。第一のリンス液に用いることができる、還元剤や還元作用が在る化合物として、たとえばホルマリンが挙げられる。
また、第一のリンス液には、シール組成物の樹脂中の炭素炭素結合等の解裂を防止し、多孔質絶縁層の細孔をシールしている有効なシール層の剥離を抑制する観点から、酸化性化合物（例えば、過酸化水素、硝酸）の含有量は１０質量％以下であることが好ましく、酸化性化合物を含まないことがさらに好ましい。
また、第一のリンス液は、イオン強度が０．００３以上であることが好ましく、０．０１以上であることが好ましい。これは、上述のように半導体用シール組成物はカチオン性官能基を有し極性が高い樹脂を含むため、前記ｐＨとイオン強度の範囲内ならば、これらの樹脂を溶解させやすい一方、多孔質絶縁層とシール組成物との相互作用を大きく損ねることはないからである。また、イオン強度の上限については特に限定はなく、イオン性化合物が溶解できる濃度のイオン強度であればよい。なお上記イオン強度は、下記式で表されるものである。
イオン強度＝１／２×Σ（ｃ×Ｚ２）
（ｃはリンス液に含まれるイオン性化合物のモル濃度、Ｚはリンス液に含まれるイオン性化合物のイオン原子価を表す）
また、イオン強度を調整するために、上記の酸以外に、例えば、アンモニア、ピリジン、エチルアミンなどの有機塩基などのイオン性化合物を必要に応じて添加することもできる。
さらに、銅をはがした後に銅イオンを捕捉するポリマー（例えばポリエチレンイミン）を添加してもよい。
第一のリンス液に含むことのできる、上記溶媒、酸、還元剤、イオン性化合物などの量は、前記リンス液のｐＨとイオン強度が上述の範囲になるように適宜、調整することができる。
また、第一のリンス液は、上述の溶媒、酸、還元剤、イオン性化合物などを混合することで調製することができるが、半導体回路への汚染を防ぐために、クリーンルームなど清浄な環境下で作製するか、リンス液を作製後、精製やろ過などにより半導体回路への汚染成分を除去するのが好ましい。
本発明では、第一のリンス液を付与することにより、配線材料上に付着した余分なシール組成物を、多孔質の層間絶縁層をシールしている有効な材料を維持しつつ、迅速に除去洗浄（リンス）することができ、さらには、上述のように、配線材料の酸化物を除去することもでき、それにより配線材料と低誘電率材料や配線材料同士の剥離を抑制することができる。
また、回路面洗浄工程は、非酸化性雰囲気下で洗浄することが好ましい。非酸化性雰囲気下で洗浄を行うことにより、リンスする前に存在した配線表面の酸化銅がリンス液で除去された後、さらに銅が酸化されリンス液がまた溶解する、という繰り返しにより、銅配線が過剰に除去されることを防ぐことができる。非酸化性雰囲気下とするには、例えば、還元雰囲気ガスを使用すれば良い。
本発明の半導体基板の回路面の洗浄は、第一のリンス液を用いれば、通常用いられる方法で行なわれればよく、特に限定されない。
回路面の洗浄時間は特に限定はないが、例えば、２５℃で、ｐＨ５のリンス液を用いた場合には、０．１〜６０分が好ましく、０．１〜１０分がさらに好ましい。
＜裏面洗浄工程＞
以下、半導体基板の多孔質層間絶縁層が形成されている面とは反対側の「裏面」をリンス液で洗浄する工程（裏面洗浄工程）について説明する。
上述のシール組成物付与工程で、半導体基板の表面の多孔質層間絶縁層の表面に半導体用シール層が形成されるが、同時に、層間絶縁膜などの回路が形成されておらず半導体基板の下地（半導体基板としてシリコンウエハを用い場合は、シリコンウエハの表面に形成された自然酸化膜）が露出している半導体基板の表面の周縁部や、前記表面とは反対側の多孔質層間絶縁層などの回路が形成されていない裏面にも、半導体用シール層が形成される場合がある。
これらの多孔質層間絶縁層をシールしていない、いわば余分なシール層が、後述のような配線形成工程などの半導体製造工程で剥離し、半導体基板を汚染する可能性がある。よって、シール組成物付与工程の後に、少なくとも余分な半導体用シール層が形成されやすい半導体基板の裏面については、これらの余分な半導体用シール層を除去する洗浄工程が必要となる。
また、この裏面洗浄には、ウエハエッジの端部の丸みを帯びている、ウエハの多孔質層間絶縁層形成面から裏面にかかる部分のリンス液での洗浄（ベベルリンス）を含む。
裏面洗浄工程に使用される本発明の第二のリンス液は、上述の余分な半導体用シール組成物（半導体用シール層）を迅速に洗浄・除去するために、前記組成物を溶解または分解させるものである。また第二のリンス液には、半導体の製造効率を高めるために半導体用シール組成物を迅速に除去する一方、多孔絶縁層などの回路材料を汚染や破壊しないものが求められる。
第二のリンス液で、半導体用シール用組成物を除去する方法としては、１）半導体用シール組成物と前記組成物が吸着している半導体基板の相互作用を弱める、２）極性が高い半導体用シール組成物を、リンス液のイオン強度を高めることで溶解させる、３）半導体用シール組成物を分解する、という３つの方法が考えられる。またこれらの３つの方法を組み合わせることもできる。
上記「１)」の観点からは、第二のリンス液は、２５℃におけるｐＨが６以下であり、好ましくは５以下であり、０〜２．５であることがさらに好ましく、０〜２．０であることがさらにより好ましい。半導体基板としてシリコンウエハを用いた場合は、リンス液で洗浄する半導体基板の裏面や、後述する半導体基板の表面周縁部には自然酸化膜が形成され、表面にシラノール基が多く存在する。この自然酸化膜に由来するシラノール基の密度は、限定されるものではないが、一般に、約５個／１００Å２程度の密度を挙げることができる。本発明の半導体用シール組成物はカチオン性官能基を有するため、前記シラノール基と相互作用し固定されていると推測される。そのため、ｐＨが５以下、好ましくはシラノール残基の等電点以下のｐＨのリンス液で洗浄し、前記相互作用を弱めることで、効率的に余分な半導体用シール組成物を除去できるからである。
第二のリンス液のｐＨを上記範囲に調整するのに使用できる酸は、特に限定されないが、多孔質層間絶縁膜を汚染や破壊しないもので、半導体基板上に残留しにくいものが使用でき、具体的には、ギ酸、酢酸等のモノカルボン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、マレイン酸、フマル酸、フタル酸等のジカルボン酸、トリメリト酸、トリカルバリリル酸等のトリカルボン酸、ヒドロキシ酪酸、乳酸、サリチル酸等のオキシモノカルボン酸、リンゴ酸、酒石酸等のオキシジカルボン酸、クエン酸等のオキシトリカルボン酸、アスパラギン酸、グルタミン酸等のアミノカルボン酸、パラトルエンスルホン酸、メタンスルホン酸などの有機酸、塩酸、硝酸、リン酸などの無機酸を挙げることができる。中でもシュウ酸、ギ酸、クエン酸、パラトルエンスルホン酸、メタンスルホン酸、塩酸、硝酸からなる群から選ばれる少なくとも１種類が好ましい。
また、上記「２)」の観点からは、第二のリンス液は、イオン強度が０．００３以上であり、０．０１以上であることが好ましい。これは、上述のように半導体用シール組成物はカチオン性官能基を有し極性が高い樹脂を含むため、前記ｐＨとイオン強度の範囲内ならば、これらの樹脂を溶解させやすいからである。また、イオン強度の上限については特に限定はなく、イオン性化合物が溶解できる濃度のイオン強度であればよい。なお上記イオン強度は、下記式で表されるものである。
イオン強度＝１／２×Σ（ｃ×Ｚ２）
（ｃはリンス液に含まれるイオン性化合物のモル濃度、Ｚはリンス液に含まれるイオン性化合物のイオン原子価を表す）
また、イオン強度を調整するために、上記の有機酸以外に、例えば、アンモニア、ピリジン、エチルアミンなどの有機塩基などのイオン性化合物を必要に応じて添加することもでる。
さらに、銅をはがした後に銅イオンを捕捉するポリマー（例えばポリエチレンイミン）を添加してもよい。
また、上記「３)」の観点からは、第二のリンス液は、半導体用シール組成物を分解する樹脂分解剤を含んでもよい。前記樹脂分解剤は、樹脂中の炭素炭素結合や、炭素窒素結合、炭素酸素結合を解裂させる化合物ならば、特に限定されず、通常の分解剤を用いることができるが、具体的には、ラジカルやＨ＋、ＯＨ−などのイオンを発生させるものが挙げられ、具体的には、過酸化水素、硝酸、オゾンを含む良い溶液などが挙げられ、過酸化水素、硝酸が好ましい。
第二のリンス液は、上記の、（Ａ）ｐＨが６以下、（Ｂ）イオン強度が０．００３以上、（Ｃ）樹脂分解剤を含むことの少なくとも一つ条件を満たすものである。また、（Ａ）〜（Ｃ）のうち、いずれかの組合せの２つの条件を満たすものでもよく、（Ａ）〜（Ｃ）の３つの全ての条件を満たすものであっても良い。
第二のリンス液は、シリカなどで形成される多孔質層絶縁層を破壊しにくく、極性が高い溶媒を含むのが好ましい。本発明の半導体用シール組成物は、上述のように極性が高いため、極性の高い溶媒に溶けやすく、リンス液の洗浄効率が向上するからである。具体的には、水、メタノール、エタノール、プロパノール、ブタノール、プロピレングリコールモノメチルエーテルアセテートなどの極性溶媒を含むのが好ましい。
また第二のリンス液は、加温してもよく、超音波をかけてもよい。
第二のリンス液に含まれる、上記溶媒、酸、イオン性化合物などの量は、第二のリンス液のｐＨとイオン強度が上述の範囲になるように適宜、調整することができる。
また、第二のリンス液は、上述の溶媒、酸、酸化剤などを混合することで作製されるが、半導体回路への汚染を防ぐために、クリーンルームなど清浄な環境下で作製するか、リンス液を作製後、精製やろ過などにより半導体回路への汚染成分を除去するのが好ましい。
本発明の半導体基板の裏面の洗浄は、第二のリンス液を用いれば、通常用いられる方法で行なわれればよく、特に限定されない。具体的には、特開平９−１０６９８０号公報に記載されているような、半導体製造におけるバックリンス方法で洗浄することができる。
＜表面周縁部洗浄工程＞
第二のリンス液は、本発明の反動装置の製造方法において半導体基板の表面（多孔質層間絶縁膜と半導体用シール層とが少なくとも形成されている面）の周縁部を洗浄する際にも使用できる。
周縁部とは、多孔質層間絶縁層などが形成されていない、通常は、半導体基板の外延部から内側に１〜１０ｍｍ程度の部分をいう。周縁部は半導体基板上に回路を形成した後、ダイシング工程などで回路を取り出しにくいため、ダイシング工程後に廃棄される場合が多い。このため周縁部の表面は、多孔質層間絶縁層が形成されておらず、通常、半導体基板の下地、具体的にはシリコンウエハを基板に用いた場合は、シリコンやシリコンの自然酸化膜が露出している状態にある。
このような周縁部の表面に形成された半導体用シール層は、上述の半導体基板の裏面に形成された半導体用シール層と同様に、多孔質層間絶縁層をシールする機能を発揮していないばかりか、半導体回路の汚染の原因になる可能性があるので、洗浄により除去するのが好ましい。
半導体基板表面の周縁部の洗浄は、上述の半導体基板の裏面と同様に、本発明のリンス液を使用すれば、通常の半導体基板表面の周縁部の洗浄方法で行なうことができ、具体的には特開平９−１０６９８０号公報に記載されているような、いわゆる半導体製造におけるエッジリンス方法で洗浄することができる。
上記の各洗浄工程は、同時に行ってもよく、単独で行ってもよい。
＜次の配線形成工程＞
本発明の半導体装置の製造方法においては、シール組成物付与工程、及び洗浄工程の後、必要に応じて上記と同様の配線形成工程等の通常行われる工程をさらに含んでいてもよい。例えば、公知のメタルＣＶＤ法、スパッタリング法または電解メッキ法により銅配線を形成し、ＣＭＰにより膜を平滑化する。次いでその膜の表面にキャップ膜を形成する。さらに必要であれば、ハードマスクを形成し、上記のシール組成物付与工程、及び回路面洗浄工程を含む工程を繰り返すことで多層化することができ、多層配線半導体装置を製造することができる。
＜バリア膜（銅バリア層）形成工程＞
さらに、本発明の半導体装置の製造方法においては、配線形成工程前にバリア膜（銅バリア層）形成工程をさらに設けることができる。バリア膜を形成することで層間絶縁層への金属成分の拡散をより効果的に抑制することができる。
前記バリア膜形成工程は、通常用いられるプロセス条件に従って行うことができる。前記シール組成物付工程後に、例えば、気相成長法（ＣＶＤ）により、窒化チタン等のチタン化合物や窒化タンタル等のタンタル化合物からなるバリア膜を形成することができる。本発明においては、タンタル化合物からなるバリア膜を形成することが好ましい。
＜後リンス工程＞
さらに、本発明の半導体装置の製造方法は、回路面洗浄工程や半導体基板の裏面の洗浄工程の後に、半導体基板上に残る前記リンス液をさらに洗浄する後リンス工程を含んでもよい。後リンス工程は、通常用いられる方法で行なうことができ、特に限定されないが、具体的には特開２００８−４７８３１号公報に記載されているような後リンス方法で洗浄することができる。また後リンス工程に用いられるリンス液（以下、後リンス液という）は、前記リンス液を溶解や分解することで除去できるものであれば、特に限定されないが、具体的にはアルコールのような極性を有する有機溶媒や水、前記極性を有する有機溶媒と水の混合物、分解性を有する硝酸、硫酸等の酸やオゾンを含む溶媒を用いることができる。
４．半導体装置
本発明の製造方法により製造される半導体装置は、例えば、多孔質の層間絶縁層と、カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂を含み、厚さが０．３ｎｍ〜５ｎｍである樹脂層と、銅からなる層と、がこの順で配置された構造を備え、必要に応じてその他の層を含んで構成される。層間絶縁層と配線材料との間に、特定の樹脂を含む樹脂層が配置されていることで３２ｎｍ以下の微細な回路構成であってもリーク電流等の発生が抑制され、良好な特性を示すことができる。
本発明においては、前記樹脂層と前記銅を含む配線材料との間に、銅バリア層（好ましくは、タンタル化合物からなる層）がさらに配置されていることが好ましい。
以下、本発明を実施例により具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
＜製造例１＞
（層間絶縁層の形成）
多孔質シリカ形成用組成物１．０ｍＬをシリコンウエハ表面上に滴下し、２０００ｒｐｍで６０秒間回転させて、シリコンウエハ表面に塗布した後、窒素雰囲気下１５０℃で１分間、次いで、３５０℃で１０分間加熱処理した。その後、１７２ｎｍエキシマランプを装備したチャンバー内で３５０℃まで加熱し、圧力１Ｐａで出力１４ｍＷ／ｃｍ２により、紫外線を１０分間照射することにより、層間絶縁層（多孔質シリカ膜）を得た。
得られた層間絶縁層の密度は、０．８８７ｇ／ｃｍ３であった。
また、得られた層間絶縁層の、比誘電率ｋは２．０、弾性率Ｅは６．６０ＧＰａであった。
尚、密度は、ＸＲＤ装置（リガク社、ＴＰＲ−Ｉｎ−Ｐｌａｎｅ）を用い、Ｘ線電源５０ｋＶ、３００ｍＡ、波長１．５４１８Åの条件で、０〜１．５°の走査範囲で、常法にて測定した。
また比誘電率は、水銀プローブ装置（ＳＳＭ５１３０）を用い、２５℃、相対湿度３０％の雰囲気下、周波数１ＭＨｚにて常法により比誘電率を測定した。
また、弾性率は、ナノインデンテーター（Ｈｙｓｉｔｒｏｎ社、Ｔｒｉｂｏｓｃｏｐｅ）により、膜厚の１／１０以下の押し込み深さで常法により弾性率を測定した。
（半導体用シール組成物）
半導体用シール組成物として、ポリエチレンイミン（ＰＥＩ、ＢＡＳＦ社製、重量平均分子量２５，０００、カチオン性官能基当量３０９）２５０ｍｇを、水１００ｍＬに溶解させたものを使用した。前記半導体用シール組成物のｐＨ１０．５２であった。前記半導体用シール組成物について、大塚電子製ＥＬＳＺ−２を用いて動的光散乱法により体積平均粒子径を測定したところ、検出限界以下（＜１０ｎｍ）であった。尚、測定条件は、積算回数７０回、繰り返し回数１回、解析条件は、ヒストグラム解析、キュムラント解析を用いた。
また、上記半導体用シール組成物のナトリウムおよびカリウムの含有量を、ＩＣＰ質量分析装置を用いて測定したところ、元素基準で１０ｐｐｂ以下であった。
（半導体用シール層の形成）
上記の層間絶縁層（以下「ｌｏｗ−ｋ」ということがある）に、上記半導体用シール組成物（ＰＥＩ水溶液）を、市販のスプレーボトル“ＡＩＲ−ＢＯＹ”（Ｃａｒｌ Ｒｏｔｈ ＧｍｂＨ社製）を用いて、スプレー法（溶液の接触時間２０秒、スプレー距離１０センチメートル）で接触させた。次いで水を、上記と同様のスプレーボトルを用いて、スプレー法（超純水の接触時間１０秒、スプレー距離１０センチメートル）により接触させた。エアブローにより乾燥させて、層間絶縁層上に樹脂層（半導体用シール層）を形成した。その後、２３℃５５％の恒温恒湿環境に１５時間以上保管した試料（ｌｏｗ−ｋ／ＰＥＩ）について以下の評価を行なった。
尚、「水」には、超純水（Ｍｉｌｌｉｐｏｒｅ社製Ｍｉｌｌｉ−Ｑ水、抵抗１８ＭΩ・ｃｍ（２５℃）以下）を使用した。
［半導体用シール層の組成および形態］
得られた試料（ｌｏｗ−ｋ／ＰＥＩ）について、Ｘ線光電子分光（ＸＰＳ）装置としてＥＳＣＡＬＡＢ２２０ｉＸＬ（ＶＧ社製）を用い、Ｘ線源ＡｌＫα、分析領域φ１ｍｍの条件で、形成された半導体用シール層の元素組成を測定したところ、上記で得られた層間絶縁層（ｌｏｗ−ｋ）と比較して増加した組成は、Ｃ／Ｎ＝２．３４であった。これにより、ポリエチレンイミンの層が形成されたことが確認できた。
また原子間力顕微鏡により半導体用シール層表面の形態観察を行ったところ、ＲＭＳが０．３６９ｎｍ（層間絶縁層のみで０．４０３ｎｍ）であり、均一な厚みの層が形成されていた。
また上記で得られた試料１（ｌｏｗ−ｋ／ＰＥＩ／Ｃｕ）の断面を上記と同様にして観察し、元素マッピングを行った。ポリエチレンイミンに由来する窒素原子の分布状態から、形成された樹脂層の厚さを見積もったところ、５ｎｍ以下であった。
［シール性の評価］
得られた試料（ｌｏｗ−ｋ／ＰＥＩ）の半導体用シール層上にスパッタリングにより金属銅膜を形成して試料１（以下、「ｌｏｗ−ｋ／ＰＥＩ／Ｃｕ」ということがある）を作製した。
得られた試料１（ｌｏｗ−ｋ／ＰＥＩ／Ｃｕ）を目視により観察したところ、半導体用シール層上に金属銅色の金属膜が形成されていることが確認できた。
尚、スパッタリングは、装置としてＨＳＭ−５２１（島津製作所製）を用い、設定電流０．４Ａ、設定電圧４４０Ｖ、Ａｒ雰囲気下、スパッタ時間２分１０秒の条件で行なった。
上記で得られた試料１（ｌｏｗ−ｋ／ＰＥＩ／Ｃｕ）について、表面形状測定装置として、ＤＥＫＴＡＫ３（Ｖｅｅｃｏ Ｍｅｔｒｏｌｏｇｙ Ｇｒｏｕｐ社製、ｖｅｒｓｉｏｎ ３．２２ｂ ＦＰ／Ｊ）を用いて形成された金属膜の膜厚を測定したところ、５０ｎｍ〜１００ｎｍであった。
次に、上記で得られた試料１（ｌｏｗ−ｋ／ＰＥＩ／Ｃｕ）について、集束イオンビーム（ＦＩＢ）加工装置としてＳＭＩ２０５０（セイコーインスツルメンツ社製）を用いて、断面試料を作製した。透過型電子顕微鏡としてＪＥＭ−２２００ＦＳ（日本電子社製、加速電圧２２０ｋＶ）を用いて半導体用シール層上に金属銅膜が形成された試料の断面を観察して、金属成分の拡散深度を測定したところ、金属成分の拡散深度は０ｎｍであり、半導体シール層が多孔質層間絶縁膜中への金属成分の拡散を抑制していることが確認できた。
＜実施例１−１＞
（リンス液１−１の調製）
超純水（Ｍｉｌｌｉｐｏｒｅ社製、Ｍｉｌｌｉ−Ｑ水）に、ｐＨメータを用いてｐＨを測定しながら、シュウ酸２水和物（純正化学（株）、試薬特級）を徐々に添加して、混合し、ｐＨを２５℃で３に調整して、リンス液１−１を得た。
（シール組成物付与）
表面に層間絶縁層を有するシリコンウエハ（フルウチ化学、８インチ、＜１００＞面、Ｐ型（ボロンドープ）１０〜２０ ｏｈｍ−ｃｍ、厚さ７００〜７７５μｍ）の表面上に、昭和真空製真空蒸着装置（ＳＧＣ−８）を用いて蒸着速度２ｎｍ／秒で２５秒間の条件で、厚さ５０ｎｍの銅層を配線材料として形成し、シリコンウエハの一方の面に、多孔質層間絶縁層と銅を含む配線材料を備えた回路面を形成した。
この回路面を形成したシリコンウエハを２時間以上、大気中に放置して自然酸化膜（酸化銅）を配線の表面に形成させ、表面が配線の部分を５ｍｍ角に切り出し、表面を５分間ＵＶ−Ｏ３処理したものに、製造例１の半導体用シール組成物（ポリエチレンイミン水溶液）を２ｍＬ滴下して、６００ｒｐｍでスピンキャストして付与し、半導体用シール層を形成し、シール層／銅層／シリコン層からなる基板１を作製した。
（回路面洗浄）
次に前記基板１を、高さ１５ｍｍまでリンス液１を満たした容積２０ｍＬの容器に浸し、振盪器に載せ６０分間保持後、容器内の溶液を捨て、超純水で３回ゆすぎ、高さ１５ｍｍまで超純水を満たした容積２０ｍＬの容器に浸し、振盪器に載せ１５分間保持した。ピンセットで取り出し、超純水洗浄瓶で１分流し、乾燥空気ブローで乾燥させた。
（配線洗浄評価）
得られた試料を、ＸＰＳ装置としてＥＳＣＡＬＡＢ２２０ｉＸＬ（ＶＧ社製）を用い、Ｘ線源ＡｌＫα、分析領域φ１ｍｍの条件で、元素組成を測定するとともに、目視観察を行い、配線洗浄評価を行った。また、リンス液１−１で洗浄する前の試料についても同様に元素組成を測定した。
配線洗浄評価前の基板１上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、８．９ａｔｏｍ％だったものが、上記配線洗浄評価後、目視により洗浄前の酸化銅の色がまったくなくなり、リンス液１は配線上の余分な半導体用シール層へのリンス性が良好であることが確認できた。
（リンス耐性評価）
多孔質層間絶縁層上のシール層のリンス耐性を評価するために、シリコンウエハ（フルウチ化学、８インチ、＜１００＞面、Ｐ型（ボロンドープ）１０〜２０ｏｈｍ−ｃｍ、厚さ７００〜７７５μｍ）を、２４時間以上、大気中に放置して自然酸化膜を表面に形成させ、５ｍｍ角に切り出し、表面を５分間ＵＶ−Ｏ３処理したものに、上記半導体用シール組成物（ポリエチレンイミン水溶液）を２ｍＬ滴下して、６００ｒｐｍでスピンキャストして、基板２を作製した。基板２の表面は、多孔質低誘電率材料の１種である、多孔質シリカの表面状態をしていた。
次に基板２を、高さ１５ｍｍまでリンス液１−１を満たした容積２０ｍＬの容器に浸し、振盪器に載せ６０分間保持後、容器内の溶液を捨て、超純水で３回すすぎ、高さ１５ｍｍまで超純水を満たした容積２０ｍＬの容器に浸し、振盪器に載せ１５分間保持した。ピンセットで取り出し、超純水洗浄瓶で１分流し、乾燥空気ブローで乾燥させた。得られた試料を、ＸＰＳ装置としてＥＳＣＡＬＡＢ２２０ｉＸＬ（ＶＧ社製）を用い、Ｘ線源ＡｌＫα、分析領域φ１ｍｍの条件で、元素組成を測定し、リンス耐性評価を行った。
リンス耐性評価前の基板２上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、９．３ａｔｏｍ％だったものが、上記リンス耐性評価後、５．４ａｔｏｍ％と保持されており、リンス液１−１に対して、多孔質低誘電率材料上の半導体用シール層のリンス耐性が良好であることが確認できた。
＜実施例１−２＞
（リンス液１−２の調製）
純水（Ｍｉｌｌｉｐｏｒｅ社製、Ｍｉｌｌｉ−Ｑ水）に、ｐＨメータを用いてｐＨを測定しながら、シュウ酸２水和物（純正化学（株）、試薬特級）を徐々に添加して、混合し、ｐＨを２５℃で５に調整し、リンス液２を得た。
リンス液１−１に代えてリンス液１−２を用いた以外は実施例１−１と同様に、基板１及び基板２を作製し、配線洗浄性評価及びリンス耐性評価を実施した。
配線洗浄評価前の基板１上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、８．９ａｔｏｍ％だったものが、上記配線洗浄評価後、目視により洗浄前の酸化銅の色がまったくなくなり、リンス液１−２は配線上の余分な半導体用シール層へのリンス性が良好であることが確認できた。
また、リンス耐性評価前の基板２上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、９．３ａｔｏｍ％だったものが、上記リンス耐性評価後、５．５ａｔｏｍ％と保持されており、リンス液１−２に対して、多孔質低誘電率材料上の半導体用シール層のリンス耐性が良好であることが確認できた。
＜比較例１−１＞
（リンス液１−３の調製）
純水（Ｍｉｌｌｉｐｏｒｅ社製、Ｍｉｌｌｉ−Ｑ水）に、ｐＨメータを用いてｐＨを測定しながら、０．５規定のアンモニア水を徐々に添加して、混合し、ｐＨを２５℃で７に調整し、リンス液１−３を得た。
リンス液１−１に代えてリンス液１−３を用いた以外は実施例１−１と同様に、基板１及び基板２を作製し、配線洗浄評価とリンス耐性評価を実施した。
配線洗浄評価前の基板１上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、８．９ａｔｏｍ％だったものが、上記配線洗浄評価後、４．７ａｔｏｍ％までしか減少しておらず、リンス液１−３は配線上の余分な半導体シール層へのリンス性が十分ではないことが確認できた。
また、リンス耐性評価前の基板２上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、９．３ａｔｏｍ％だったものが、上記リンス耐性評価後、４．７ａｔｏｍ％まで減少し、リンス液１−３に対して、多孔質低誘電率材料上の半導体用シール層のリンス耐性が不良であることが確認できた。
＜比較例１−２＞
（リンス液１−４の調製）
純水（Ｍｉｌｌｉｐｏｒｅ社製、Ｍｉｌｌｉ−Ｑ水）に、ｐＨメータを用いてｐＨを測定しながら、０．５規定のアンモニア水を徐々に添加して、混合し、ｐＨを２５℃で９に調整し、リンス液１−４を得た。
リンス液１−１に代えてリンス液１−４を用いた以外は実施例１−１と同様に、基板１及び基板２を作製し、配線洗浄評価とリンス耐性評価を実施した。
配線洗浄評価前の基板１上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、８．９ａｔｏｍ％だったものが、上記配線洗浄評価後、６．６ａｔｏｍ％までしか減少しておらず、リンス液１−４は配線上の余分な半導体シール層へのリンス性が十分ではないことが確認できた。
また、リンス耐性評価前の基板２上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、９．３ａｔｏｍ％だったものが、上記リンス耐性評価後、３．９ａｔｏｍ％まで減少し、リンス液１−４に対して、多孔質低誘電率材料上の半導体用シール層のリンス耐性が不良であることが確認できた。
＜比較例１−３＞
（リンス液１−５の調製）
純水（Ｍｉｌｌｉｐｏｒｅ社製、Ｍｉｌｌｉ−Ｑ水）に、ｐＨメータを用いてｐＨを測定しながら、０．５規定のアンモニア水を徐々に添加して、混合し、ｐＨを２５℃で１０．５に調整し、リンス液１−５を得た。
リンス液１−１に代えてリンス液１−５を用いた以外は実施例１−１と同様に、基板１及び基板２を作製し、配線洗浄評価とリンス耐性評価を実施した。
配線洗浄評価前の基板１上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、８．９ｔｏｍ％だったものが、上記配線洗浄評価後、８．９ａｔｏｍ％と変化しておらず、リンス液１−５は配線上の余分な半導体シール層へのリンス性が十分ではないことが確認できた。
また、リンス耐性評価前の基板２上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、９．３ａｔｏｍ％だったものが、上記リンス耐性評価後、９．３ａｔｏｍ％と変化していなかった。
＜実施例２−１＞
（リンス液２−１の合成）
３０％過酸化水素水(純正化学、試薬特級)をリンス液２−１とした。ｐＨは２５℃で４．５であった。
（半導体基板の調整）
裏面洗浄、エッジ洗浄性を評価するために、シリコンウエハ（フルウチ化学、８インチ、＜１００＞面、Ｐ型（ボロンドープ）１０−２０ ｏｈｍ−ｃｍ、厚さ７００−７７５ μｍ）を、２４時間以上、大気中に放置して自然酸化膜を表面に形成させ、５ｍｍ角に切り出し、表面を５分間ＵＶ−Ｏ３処理したものに、上記半導体用シール組成物（ポリエチレンイミン水溶液）を２ｍＬ滴下して、６００ｒｐｍでスピンキャストして、半導体用シール相を形成しシリコンウエハを作成した。
（ＥＢＲ特性評価）
次に前記シリコンウエハを、高さ１５ｍｍまでリンス液２−１を満たした容積２０ｍLの容器に浸し、振盪器に載せ６０分間保持後、容器内の溶液を捨て、超純水で３回ゆすぎ、高さ１５ｍｍまで超純水を満たした容積２０ｍLの容器に浸し、振盪器に載せ１５分間保持した。ピンセットで取り出し、超純水洗浄瓶で１分流し、乾燥空気ブローで乾燥させた。得られた試料を、ＸＰＳ装置としてＥＳＣＡＬＡＢ２２０ｉＸＬ（ＶＧ社製）を用い、Ｘ線源ＡｌＫα、分析領域φ１ｍｍの条件で、元素組成を測定し、Ｅ（エッジ）Ｂ（バック又はベベル）Ｒ（リンス）特性評価を行った。
ＥＢＲ評価前の半導体基板上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、８ａｔｏｍ％だったものが、上記ＥＢＲ評価後、１．３ａｔｏｍ％まで減少しており、リンス液２−１は半導体用シール層へのリンス性が良好であることが確認できた。
＜実施例２−２＞
（リンス液２−２の合成）
超純水に、シュウ酸２水和物（純正化学、試薬特級）を加え、ｐＨメータを用いてｐＨを測定し、ｐＨを２５℃で２．０±０．０５に調整し、イオン強度０．００５のリンス液２−２を得た。
リンス液２−１に代えてリンス液２−２を用いた以外は、実施例２−１と同様に半導体基板の調整とＥＢＲ特性評価を実施した。ＥＢＲ評価前の半導体基板上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、８ａｔｏｍ％だったものが、上記ＥＢＲ評価後、２．１ａｔｏｍ％まで減少しており、リンス液２−２は半導体用シール層へのリンス性が良好であることが確認できた。
＜実施例２−３＞
（リンス液２−３の合成）
超純水に、塩酸を加え、ｐＨメータを用いてｐＨを測定し、ｐＨを２５℃で２．０±０．０５に調整し、イオン強度０．００３９のリンス液２−３を得た。
リンス液２−１に代えてリンス液２−３を用いた以外は、実施例２−１と同様に半導体基板の調整とＥＢＲ特性評価を実施した。ＥＢＲ評価前の半導体基板上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、８ａｔｏｍ％だったものが、上記ＥＢＲ評価後、３．７３ａｔｏｍ％まで減少しており、リンス液２−２は半導体用シール層へのリンス性が良好であることが確認できた。
＜実施例２−４＞
（リンス液２−４の合成）
超純水に、メタンスルホン酸を加え、ｐＨメータを用いてｐＨを測定し、ｐＨを２５℃で２．０±０．０５に調整し、イオン強度０．００５５のリンス液２−４を得た。
リンス液２−１に代えてリンス液２−４を用いた以外は、実施例２−１と同様に半導体基板の調整とＥＢＲ特性評価を実施した。ＥＢＲ評価前の半導体基板上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、８ａｔｏｍ％だったものが、上記ＥＢＲ評価後、１．７７ａｔｏｍ％まで減少しており、リンス液２−４は半導体用シール層へのリンス性が良好であることが確認できた。
＜実施例２−５＞
（リンス液２−５の合成）
超純水に、硝酸を加え、ｐＨメータを用いてｐＨを測定し、ｐＨを２５℃で２．０±０．０５に調整し、イオン強度０．００７１のリンス液２−５を得た。
リンス液２−１に代えてリンス液２−５を用いた以外は、実施例２−１と同様に半導体基板の調整とＥＢＲ特性評価を実施した。ＥＢＲ評価前の半導体基板上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、８ａｔｏｍ％だったものが、上記ＥＢＲ評価後、３．４４ａｔｏｍ％まで減少しており、リンス液２−５は半導体用シール層へのリンス性が良好であることが確認できた。
＜比較例２−１＞
（リンス液２−６の合成）
超純水をリンス液２−６とした。ｐＨは２５℃で６．５−７．０、イオン強度は０であった。
リンス液２−１に代えてリンス液２−６を用いた以外は、実施例２−１と同様に半導体基板の調整とＥＢＲ特性評価を実施した。ＥＢＲ評価前の半導体基板上の半導体用シール層に含まれるポリエチレンイミンの量を表す窒素原子の量（ａｔｏｍ％）が、８ａｔｏｍ％だったものが、上記ＥＢＲ評価後、５．９ａｔｏｍ％しか減少しておらずおり、リンス液２−６は半導体用シール層へのリンス性が良好ではないことが確認できた。

Claims (16)

  1. 半導体基板の表面の少なくとも一部に、カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂を含有し、ナトリウムおよびカリウムの含有量がそれぞれ元素基準で１０質量ｐｐｂ以下である半導体用シール組成物を付与し、半導体用シール層を形成するシール組成物付与工程と、半導体基板の前記半導体用シール層が形成された面を、２５℃におけるｐＨが６以下のリンス液で洗浄する洗浄工程と、をこの順で含む、半導体装置の製造方法。
  2. 前記カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂は、カチオン性官能基当量が４３〜４３０である、請求項１に記載の半導体装置の製造方法。
  3. 前記カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂は、ポリエチレンイミンまたはポリエチレンイミン誘導体である、請求項１に記載の半導体装置の製造方法。
  4. 前記半導体基板の表面の少なくとも一部に多孔質層間絶縁層が形成されている、請求項１に記載の半導体装置の製造方法。
  5. 前記半導体シール層は前記多孔質層間絶縁層上に形成されており、多孔質層間絶縁層が１０ｎｍ〜３２ｎｍ幅の凹状の溝を有し、前記シール組成物付与工程は、前記多孔質層間絶縁層の少なくとも前記凹状の溝の側面に、前記半導体用シール組成物を接触させる、請求項４に記載の半導体装置の製造方法。
  6. 前記多孔質層間絶縁層は、多孔質シリカを含み、その表面に前記多孔質シリカに由来するシラノール残基を有する、請求項４に記載の半導体装置の製造方法。
  7. 前記リンス液が水、メタノール、エタノール、プロパノール、ブタノール、およびプロピレングリコールモノメチルエーテルアセテートからなる群から選ばれる少なくとも１種類の溶媒を含む請求項１に記載の半導体装置の製造方法。
  8. 前記リンス液がシュウ酸、ギ酸、クエン酸、パラトルエンスルホン酸、メタンスルホン酸、塩酸、硝酸からなる群から選ばれる少なくとも１種類の酸を含む、請求項１に記載の半導体装置の製造方法。
  9. 前記半導体基板の前記半導体用シール層が形成された面が半導体回路非形成面を含む、請求項１に記載の半導体装置の製造方法。
  10. 前記半導体回路非形成面を洗浄するリンス液の２５℃におけるｐＨが２以下である、請求項９に記載の半導体装置の製造方法。
  11. 前記半導体基板の表面が少なくとも一部に多孔質層間絶縁層と銅を含む配線材料とを備えた回路面を備え、前記洗浄工程が前記配線材料上のシール層を除去洗浄する回路面洗浄工程である、請求項１に記載の半導体装置の製造方法。
  12. 前記半導体回路面を洗浄するリンス液の２５℃におけるｐＨが１以上である、請求項１１に記載の半導体装置の製造方法。
  13. 半導体回路面の金属配線または半導体基板上の、カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂に由来する半導体用シール層を除去するためのリンス液であって、２５℃におけるｐＨが６以下である、リンス液。
  14. 前記カチオン性官能基を有する重量平均分子量が２０００〜６０００００の樹脂は、カチオン性官能基当量が４３〜４３０であり、前記カチオン性官能基は、１級アミノ基および２級アミノ基から選択された少なくとも１種である、請求項１３に記載のリンス液。
  15. 請求項１３に記載のリンス液であって、２５℃におけるｐＨが１以上であり、半導体回路面のリンスに用いられるリンス液。
  16. 請求項１３に記載のリンス液であって、２５℃におけるｐＨが２以下であり、半導体基板の非回路面のリンスに用いられるリンス液。
JP2011547106A 2010-09-10 2011-09-08 半導体装置の製造方法およびリンス液 Active JP4913269B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011547106A JP4913269B1 (ja) 2010-09-10 2011-09-08 半導体装置の製造方法およびリンス液

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010203068 2010-09-10
JP2010203068 2010-09-10
JP2010263882 2010-11-26
JP2010263882 2010-11-26
PCT/JP2011/070516 WO2012033172A1 (ja) 2010-09-10 2011-09-08 半導体装置の製造方法およびリンス液
JP2011547106A JP4913269B1 (ja) 2010-09-10 2011-09-08 半導体装置の製造方法およびリンス液

Publications (2)

Publication Number Publication Date
JP4913269B1 JP4913269B1 (ja) 2012-04-11
JPWO2012033172A1 true JPWO2012033172A1 (ja) 2014-01-20

Family

ID=45810768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011547106A Active JP4913269B1 (ja) 2010-09-10 2011-09-08 半導体装置の製造方法およびリンス液

Country Status (8)

Country Link
US (1) US8956977B2 (ja)
EP (1) EP2615635B1 (ja)
JP (1) JP4913269B1 (ja)
KR (1) KR101419662B1 (ja)
CN (1) CN103081076B (ja)
SG (1) SG188389A1 (ja)
TW (1) TWI490954B (ja)
WO (1) WO2012033172A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020238B2 (en) * 2013-03-27 2018-07-10 Mitsui Chemicals, Inc. Method for manufacturing composite body and composition

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682836B1 (ko) * 2012-07-17 2016-12-05 미쓰이 가가쿠 가부시키가이샤 반도체 장치 및 그의 제조 방법, 및 린스액
KR20170040271A (ko) * 2014-07-31 2017-04-12 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 희생막용 조성물, 및 그 제조 방법, 및 그 조성물을 사용하여 형성된 공극을 구비한 반도체 장치, 및 그 조성물을 사용한 반도체 장치의 제조 방법
CN106537564B (zh) * 2014-08-08 2020-02-21 三井化学株式会社 密封组合物以及半导体装置的制造方法
JP6184613B2 (ja) * 2014-12-17 2017-08-23 三井化学株式会社 基板中間体、貫通ビア電極基板および貫通ビア電極形成方法
TWI764363B (zh) * 2015-11-16 2022-05-11 日商三井化學股份有限公司 半導體用膜組成物、半導體用膜組成物的製造方法、半導體用構件的製造方法、半導體用工程材料的製造方法及半導體裝置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3649771B2 (ja) * 1995-05-15 2005-05-18 栗田工業株式会社 洗浄方法
JP4516176B2 (ja) * 1999-04-20 2010-08-04 関東化学株式会社 電子材料用基板洗浄液
JP4225765B2 (ja) * 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
JP2005206905A (ja) * 2004-01-23 2005-08-04 Ebara Corp 基板処理方法及び装置、並びに処理液
EP1717344A4 (en) 2004-01-23 2008-08-20 Ebara Corp PROCESS FOR PROCESSING A SUBSTRATE, CATALYST PROCESS LIQUID, AND SUBSTRATE PROCESSING DEVICE
US20070042609A1 (en) * 2005-04-28 2007-02-22 Senkevich John J Molecular caulk: a pore sealant for ultra-low k dielectrics
JP5121128B2 (ja) 2005-06-20 2013-01-16 ニッタ・ハース株式会社 半導体研磨用組成物
US8415255B2 (en) 2005-08-05 2013-04-09 Freescale Semiconductor, Inc. Pore sealing and cleaning porous low dielectric constant structures
JP2008274365A (ja) * 2007-05-01 2008-11-13 Shin Etsu Chem Co Ltd Ｓｉ含有膜形成材料、Ｓｉ含有膜及びその製造方法、並びに半導体デバイス
KR20100102087A (ko) * 2007-07-13 2010-09-20 인터몰레큘러 인코퍼레이티드 로우-ｋ 유전체 재료의 표면 개질
JP2009105299A (ja) 2007-10-05 2009-05-14 Mitsubishi Chemicals Corp 半導体デバイス用基板の洗浄液
JP5449189B2 (ja) * 2007-12-19 2014-03-19 ラム リサーチ コーポレーション ｌｏｗ−ｋ誘電体の気相修復及び細孔シーリング
JP2010070726A (ja) * 2008-09-22 2010-04-02 Fujifilm Corp 絶縁膜形成用組成物、絶縁膜、および電子デバイス
US8304924B2 (en) * 2009-05-29 2012-11-06 Mitsui Chemicals, Inc. Composition for sealing semiconductor, semiconductor device, and process for producing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020238B2 (en) * 2013-03-27 2018-07-10 Mitsui Chemicals, Inc. Method for manufacturing composite body and composition

Also Published As

Publication number Publication date
KR20130029123A (ko) 2013-03-21
EP2615635A1 (en) 2013-07-17
US20130171826A1 (en) 2013-07-04
SG188389A1 (en) 2013-04-30
WO2012033172A1 (ja) 2012-03-15
KR101419662B1 (ko) 2014-07-15
JP4913269B1 (ja) 2012-04-11
CN103081076A (zh) 2013-05-01
EP2615635A4 (en) 2014-12-31
TW201216386A (en) 2012-04-16
EP2615635B1 (en) 2016-05-25
CN103081076B (zh) 2015-11-25
TWI490954B (zh) 2015-07-01
US8956977B2 (en) 2015-02-17

Similar Documents

Publication Publication Date Title
JP4913269B1 (ja) 半導体装置の製造方法およびリンス液
JP5968438B2 (ja) 半導体装置及びその製造方法並びにリンス液
US8304924B2 (en) Composition for sealing semiconductor, semiconductor device, and process for producing semiconductor device
US8535972B2 (en) Methods for coating a substrate with an amphiphilic compound
TW201732026A (zh) 用於化學機械硏磨後清潔之組成物
WO2014156616A1 (ja) 複合体の製造方法及び組成物
TWI660427B (zh) 密封組成物及半導體裝置的製造方法
TW201809251A (zh) 用於化學機械硏磨後清潔之組成物
JP6438747B2 (ja) 複合体の製造方法
TWI571506B (zh) 抑制微細構造體的圖案崩塌用之處理液及使用該處理液的微細構造體的製造方法
JP7426620B2 (ja) ウエハ基板の洗浄方法
JP5840042B2 (ja) 半導体用シール強化組成物、半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

R150 Certificate of patent or registration of utility model

Ref document number: 4913269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250