JPWO2011148617A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2011148617A1
JPWO2011148617A1 JP2012505928A JP2012505928A JPWO2011148617A1 JP WO2011148617 A1 JPWO2011148617 A1 JP WO2011148617A1 JP 2012505928 A JP2012505928 A JP 2012505928A JP 2012505928 A JP2012505928 A JP 2012505928A JP WO2011148617 A1 JPWO2011148617 A1 JP WO2011148617A1
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
vfb
body region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012505928A
Other languages
English (en)
Other versions
JP5096638B2 (ja
Inventor
康太郎 田中
康太郎 田中
隆 堀
隆 堀
和広 安達
和広 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012505928A priority Critical patent/JP5096638B2/ja
Application granted granted Critical
Publication of JP5096638B2 publication Critical patent/JP5096638B2/ja
Publication of JPWO2011148617A1 publication Critical patent/JPWO2011148617A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、半導体ボディ領域とゲート絶縁膜の間に半導体ボディ領域とは逆の半導体極性のチャネル層を有するＭＩＳ型半導体装置であり、当該半導体装置のＶｆｂが、当該半導体装置のＯＦＦ側の極性のゲート定格電圧Ｖｇｃｃ-と同等かそれ以下にすることで、半導体ボディ領域表面近傍に誘起されるキャリア電荷密度を当該半導体装置の動作保証範囲内において所定量以下に抑制する。

Description

本発明は、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する半導体装置に関する。
半導体装置はその用途に応じて、様々な要求仕様を満足するための技術開発が進められている。半導体基板上に絶縁膜構造体を有するデバイスでは、その基本性能向上のため絶縁膜の高品質化が求められている。
例えば、一般的にＬＳＩに用いられているシリコン（Ｓｉ）基板上に形成された半導体装置は、微細化を進めることで集積度を高め、飛躍的に性能を向上させてきた。そのゲート絶縁膜には従来、極めて高品質な熱的に成長させた酸化膜（熱ＳｉＯ2膜）を用いており、薄膜化等により微細化に対応してきた。近年、熱ＳｉＯ2膜の薄膜化の限界に直面し、更なる微細化を進めるため、高誘電率絶縁膜等の導入が進められている。
一方、ワイドバンドギャップ半導体は、耐圧が高く、大電流を流すことができるパワーデバイスの半導体材料として注目されている。例えば炭化珪素（シリコンカーバイド：ＳｉＣ）は、特に高い絶縁破壊電界を有するので、次世代の低損失パワーデバイスに最適な半導体として期待されている。
ＳｉＣ上には熱酸化により比較的良質のＳｉＯ2膜を形成できる。しかし、そのＭＩＳ界面は、界面準位等の多くの熱ＳｉＯ2膜に係る欠陥を含み、ＭＩＳトランジスタのチャネル移動度が著しく低いことや信頼性確保が困難なことが課題となっていた。これに対し、近年、熱酸化膜、もしくは、ＣＶＤによるＳｉＯ2膜形成後、窒化処理工程を付加する事で、ＳｉＯ2／ＳｉＣ界面に高濃度の窒素をドーピングし、界面準位を低減させチャネル移動度を改善できることが報告されている。
例えば、特許文献１では、ＮＯガスもしくはＮ2Ｏガスを含んだ雰囲気でＳｉＣ表面に窒化処理を行う工程と、前記窒化処理工程に続き、化学的もしくは物理的気相成長法によりＳｉＣ表面に成膜を行う工程を含む製造方法が開示されている。
このようなプロセスを経て形成されたゲート絶縁膜を有するＭＩＳ界面は、界面準位を低減でき、チャネル移動度の大幅な改善を実現できることが実証されている。
特開２００８−１１７８７８号公報
半導体装置の基本性能を向上させながら信頼性確保を両立させる技術的難易度は年々厳しくなっている。
例えばＳｉ上に形成されるＭＩＳ型半導体装置、或いはトランジスタ素子のＭＩＳＦＥＴ（ＭＩＳ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）では、微細化等の進展に伴い内部電界が増大の一途となっている。そのため、半導体中のキャリアが、よりエネルギーを得て絶縁膜障壁を越える等によりゲート絶縁膜に導入されやすくなり、閾値電圧（Ｖｔｈ）が変動し不安定となる等、様々な信頼性の問題を引き起こす。ゲート絶縁膜に導入され得るキャリアにはエレクトロン（電子）とホール（正孔）があるが、前者に比べ後者の方が導入されるキャリア１個当りのトラップ等の発生ダメージ量（トラップ効率等と言う）が圧倒的に大きいことがよく知られている。
さらに、微細化・薄膜化の進展で最近のＳｉ集積回路装置では、従来の熱ＳｉＯ2膜に代わって高誘電率絶縁膜をゲート絶縁膜として導入せざるを得なくなっている。これら高誘電率絶縁膜は、極めて高品質なことで知られる従来の熱ＳｉＯ2膜に比べると、その膜質はかなり劣るだけでなく、一般にそのエネルギーギャップが小さくその分半導体中のキャリアから見たエネルギー障壁は低くなる。劣化した膜質はトラップ効率を高め、エネルギー障壁の低下はエレクトロンやホールが絶縁膜に導入される確率を高める。その結果、これら高誘電率絶縁膜を用いた半導体装置では、Ｖｔｈ変動など信頼性の問題がより深刻になることが懸念される。
一方、ワイドバンドギャップ半導体から形成されたＭＩＳＦＥＴでは、半導体側がワイドバンドギャップであるため、バンドギャップが広いＳｉＯ2をゲート絶縁膜に用いた場合でも、半導体に対しての障壁高さはより低くなり、それに従って半導体中のキャリアは、より絶縁膜中に導入されやすくなる。
図９は、縦型ＭＩＳ構造のＳｉＣ半導体装置１１００の構成例を示している。半導体装置１１００は、ｎ+基板（ＳｉＣ基板）１１０の上に、ｎ-ドリフト層１１１が積層された構造を有している。ｎ-ドリフト層１１１の上部には、ｐボディ領域１２０が形成されており、ｐボディ領域１２０の上部に、ｐボディコンタクト領域１２２とｎ+ソース領域１２４とが形成されている。ｎ-ドリフト層１１１、ｐボディコンタクト領域１２２及びｎ+ソース領域１２４の表面には、チャネル層１４０が形成されている。さらにチャネル層１４０の上には、ゲート絶縁膜１４４およびゲート電極１４６が形成されている。当該チャネル層１４０は、ｐボディ領域１２０の上方に位置する箇所にチャネル領域を形成する。この「チャネル層」は「埋込層」とも呼ばれる場合もある。ｎ+ソース領域１２４の表面にはソース電極１２６が形成され、ｎ+基板１１０の裏面にはドレイン電極１２８が形成されている。
一般に、機器や装置、部品などには、指定された条件における仕様、性能、使用限度などを定めた定格（あるいは「最大定格」）が規定されており、当該定格値の範囲内での使用において長期信頼性を含めた当該装置の正常動作が保証される。これに対し、「絶対最大定格」は、一瞬たりとも、この値を越えると永久的な破壊等に至る値を指す。したがって、「絶対最大定格」は、「定格」または「最大定格」に比べ、一般に大きな範囲が設定される。以下、本明細書においては、定格（最大定格）、絶対最大定格等の用語を用いる。
ＭＩＳ型半導体装置では、ゲートに係る定格電圧Ｖｇｃｃが規定されており、一般に正電圧、負電圧双方の極性における動作保証がされる。本発明明細書では、ＭＩＳ型半導体装置のＯＮ側の極性のゲート定格電圧をＶｇｃｃとして定義する。また、ＭＩＳ型半導体装置のＯＦＦ側の極性のゲート定格電圧をＶｇｃｃ-として定義する。パワー半導体で一般的なｎチャンネルＭＩＳ型半導体装置を例にとると、例えば一般にＶｇｃｃは２０±２Ｖの範囲である。ＯＮ側の正のゲート電圧ＶｇではＶｇｃｃを上限とする範囲で動作保証がされる。一方、ＯＦＦ側の負のゲート電圧ではＶｇｃｃ-を下限とする範囲で動作保証がされる。一般に半導体装置やその用途に応じて、−Ｖｇｃｃから−Ｖｇｃｃ／２を下限とする範囲で動作保証がされる。すなわち、一般に、Ｖｇｃｃ-は、−Ｖｇｃｃから−Ｖｇｃｃ／２の範囲に設定される。このことは、ＳｉＣパワー半導体においても同様である。例えばＶｇｃｃ＝２０Ｖの場合では、−２０〜−１０Ｖ≦Ｖｇ≦＋２０Ｖの範囲で信頼性も含めた動作を保証する必要がある。
本願発明者等は、上記のような大電圧をゲート絶縁膜に印加した場合、ある条件下で閾値電圧（Ｖｔｈ）が不安定となり、経時的に変動する現象が観測されることを新たに見出した。特に、高温下での負電圧印加による負方向のシフトが顕著であることが本発明者によって明らかになった。
本発明は、上記事情に鑑みてなされたものであり、その主な目的は、Ｖｔｈの経時的に変動する現象を抑制する半導体装置を提供するものである。
本発明の半導体装置は、半導体ボディ領域、ゲート絶縁膜、前記半導体ボディ領域と前記ゲート絶縁膜との間に設けられ、前記半導体ボディ領域とは逆の半導体極性のチャネル層、及び前記ゲート絶縁膜と接して設けられたゲート電極を有するＭＩＳ型の半導体装置であって、前記半導体ボディ領域のバンド曲がりがゼロとなるゲート電圧をフラットバンド電圧Ｖｆｂ、前記半導体装置のオフ側の極性のゲートの定格電圧をＶｇｃｃ-と定義するとき、前記半導体装置のＶｆｂがＶｇｃｃ-と同等かそれ以下である。
ある実施形態において、前記半導体ボディ領域のバンドギャップをＥｇ、前記半導体装置のオン側の極性のゲートの定格電圧をＶｇｃｃと定義するとき、前記半導体装置のＶｆｂが−Ｖｇｃｃ／２と−２Ｅｇのいずれか低い方と同等かそれ以下である。
ある実施形態において、前記半導体装置のゲート絶縁膜容量をＣｉと定義するとき、前記チャネル層の半導体不純物濃度が１０18ｃｍ-3より高く５×１０19ｃｍ-3以下であって、かつ、面積当りの半導体不純物電荷濃度がＥｇ×Ｃｉ［Ｃ／ｃｍ2］と同等かそれ以上である。
ある実施形態において、前記半導体装置のゲート絶縁膜容量をＣｉ、前記ゲート絶縁膜に係る固定電荷密度をＱｆと定義するとき、前記Ｑｆが１．５Ｅｇ×Ｃｉ［Ｃ／ｃｍ2］と同等かそれ以上である。
ある実施形態において、前記半導体装置のゲート絶縁膜容量をＣｉ、前記ゲート絶縁膜に係る固定電荷密度をＱｆ、前記半導体ボディ領域と前記ゲート電極との仕事関数差をΦｍｓと定義するとき、Ｑｆ−Φｍｓ×Ｃｉの値が２Ｅｇ×Ｃｉ［Ｃ／ｃｍ2］と同等かそれ以上である。
ある実施形態において、前記半導体装置のゲート絶縁膜容量をＣｉ、前記チャネル層の面積当りの半導体不純物電荷濃度をＱｂ、前記半導体ボディ領域と前記ゲート電極との仕事関数差をΦｍｓと定義するとき、前記チャネル層の半導体不純物濃度が１０18ｃｍ-3より大きく５×１０19ｃｍ-3以下であって、かつ、Ｑｂ−Φｍｓ×Ｃｉの値が２Ｅｇ×Ｃｉ［Ｃ／ｃｍ2］と同等かそれ以上である。
ある実施形態において、前記半導体ボディ領域及び前記チャネル層が炭化珪素により構成される。
ある実施形態において、Ｖｆｂが−１０ボルト（Ｖ）以下である。
本発明の半導体装置の駆動方法は、半導体ボディ領域、ゲート絶縁膜、前記半導体ボディ領域と前記ゲート絶縁膜との間に設けられ、前記半導体ボディ領域とは逆の半導体極性のチャネル層、及び、前記ゲート絶縁膜と接して設けられたゲート電極を有するＭＩＳ型の半導体装置の駆動方法であって、前記半導体ボディ領域のバンド曲がりがゼロとなるゲート電圧をフラットバンド電圧Ｖｆｂ、前記半導体装置のオフ側の極性のゲートの定格電圧をＶｇｃｃ-、前記半導体装置のオン側の極性のゲートの定格電圧をＶｇｃｃ、前記半導体装置の閾値電圧をＶｔｈと定義するとき ＶｔｈとＶｇｃｃ-との間の大きさの電圧を前記ゲート電極に印加する工程と、ＶｔｈとＶｇｃｃとの間の大きさの電圧を前記ゲート電極に印加する工程とを含み、前記半導体装置のＶｆｂがＶｇｃｃ-と同等かそれ以下である。
ある実施形態において、前記半導体ボディ領域のバンドギャップをＥｇと定義するとき、前記半導体装置のＶｆｂが−Ｖｇｃｃ／２と−２Ｅｇのいずれか低い方と同等かそれ以下である。
本発明によれば、ＶｆｂがＶｇｃｃ-とほぼ同等かそれ以下に設定されているため、ゲート電極に定格電圧の下限または上限等に相当する大電圧を印加したときに問題となるＶｔｈが変動する現象が回避される。
本発明の一実施形態に係る半導体装置（ＳｉＣ縦型ＭＩＳＦＥＴ）１００の断面図 本実施形態に係る他の半導体装置（ＳｉＣ横型ＭＩＳＦＥＴ）１０１の断面図 従来例に係るＳｉＣ横型ＭＩＳＦＥＴのＶｔｈ寿命の電圧依存性を示す図 従来例に係るＳｉＣ ＭＩＳ型半導体装置のＣＶ特性を示す図 本実施形態に係るＳｉＣ横型ＭＩＳＦＥＴのＣＶ特性を示す図 （ａ）は、異なるＶｆｂを有するＳｉＣ横型ＭＩＳＦＥＴのＶｔｈ変動量のストレス電圧依存性を示す図であり、（ｂ）は、異なるＶｆｂを有する当該半導体装置に印加されるストレス電圧からＶｆｂを除したときのＶｔｈ変動量の比較を示す図 異なるＶｆｂを有するＳｉＣ横型ＭＩＳＦＥＴのＶｔｈ寿命の電圧依存性を示す図 本発明の他の実施形態に係る半導体装置１０２の構成を模式的に示す断面図 従来例に係る半導体装置（ＳｉＣ縦型ＭＩＳＦＥＴ）１１００の断面図
ある条件下で閾値電圧（Ｖｔｈ）が不安定となり、経時的に変動する現象は、ＳｉＯ2／ＳｉＣ界面またはその近傍のＳｉＯ2膜中に高密度のホールトラップが存在するために、ホールが上記トラップに捕獲されることで起こると推察できる。本発明は、以下に説明する知見に基づき、フラットバンド電圧Ｖｆｂを、ゲート電圧の保証範囲の下限であるＶｇｃｃ-（典型的には−Ｖｇｃｃ、または、−Ｖｇｃｃ／２）とほぼ同等であるかそれ以下に設定し、それによってＶｔｈ変動を抑制することができる。以下、Ｖｔｈ変動とＶｆｂとの関係を説明する。
ワイドバンドギャップ材料、特にＳｉＣでは、ＳｉＯ2に対するホール障壁がＳｉの場合の約４．７Ｖに比べると約２．９Ｖと低い。このため、例えホールのトラップ数（あるいはトラップ効率）がＳｉ半導体の場合と同程度であるとしても、ＳｉＯ2中に注入されうるホールの総量が多いことが予想される。実際、ＳｉＣ半導体のＳｉＯ2膜に係るホールトラップはＳｉ半導体の場合よりも多いことが一般に知られている。
本願発明者等は、このＶｔｈ変動の現象機構を解析するため、以下に記す代表的な実験を実施した。先ず、図２に示す横型のＳｉＣ−ＭＩＳＦＥＴ１０１を準備した。この横型ＭＩＳＦＥＴは、ＳｉＣ半導体基板１０と、ＳｉＣ半導体基板１０上に形成されたｎ-型ドリフト層１１とを備えている。ｎ-型ドリフト層１１の上面側にはｐ型ボディ領域２０が存在し、ｐ型ボディ領域２０には、ｎ型のソース領域２４およびドレイン領域３０が離間して形成されている。ｐ型ボディ領域２０上には、ソース領域２４およびドレイン領域３０と部分的にオーバーラップするようにチャネル層４０（または埋込層）が配置されている。チャネル層４０上にはゲート絶縁膜４４とゲート電極４６とがこの順番に配置されている。この横型ＭＩＳＦＥＴは、ゲート電極４６に対して、ｎ型ソース領域２４とドレイン領域３０が対称であることを除いて、基本的に図９に示した縦型ＭＩＳＦＥＴと同じである。この横型ＭＩＳＦＥＴでゲート電極に電圧を印加したときのＶｔｈが経時変化する現象を観測した。
図３は１５０℃の高温下で、ゲート電極に負電圧（Ｖｇ）を印加したときのＶｔｈの寿命の電圧依存性を示す。図３のグラフの縦軸は寿命、横軸は、ゲート電圧ＶｇからＶｆｂを差し引いた値の逆数をマイナス１倍した数値である。ここでの寿命とは、Ｖｔｈの変動量が１０％変動に相当する±０．３Ｖに達する時間としている。同図の外挿から１０年間（８７６００時間≒約１×１０5ｈ）の寿命を保証するには、同図の横軸の数値が２を超える必要があることが明らかとなった。すなわち、−１／（Ｖｇ−Ｖｆｂ）が２を超える必要がある。このことから、Ｖｆｂ−Ｖｇ＜０．５が導かれる。
上記の考察から、一般に、十分に長い寿命を保証するには、Ｖｇ＞Ｖｆｂ−Ｖｏを満たす必要があることが明らかとなった。ここでＶｏの値は非常に小さく本例ではおよそ０．５Ｖであった。Ｖｆｂは当該半導体装置のフラットバンド電圧である。フラットバンド電圧Ｖｆｂは、ゲート絶縁膜と接する側にチャネル層を有する半導体ボディ領域（図２の構造の例ではｐ型ボディ領域２０）のバンド曲がりがゼロとなるゲート電圧と定義する。
Ｖｏは、Ｖｏ＝Ｑｏ／Ｃｉと一般化して表現され得る。ここでＣｉは単位面積当りのゲート絶縁膜容量、ＱｏはＶｏをＣｉで規格化した単位面積当たりの電荷量である。このように発明者等は、ゲート電極に負電圧を印加したときのＶｔｈの負方向シフト量は、概ねＶｇがＶｆｂに対してどれだけ負方向にシフトしているか（数直線の正負の概念で言えば、どれだけ低いか）という量により決まることを発見した。この点については、後に図６（ａ）（ｂ）を参照しながら、より詳しく説明する。
Ｖｔｈの負方向シフトのメカニズムについて、以下のように発明者等は考える。即ち、半導体表面近傍で誘起されたキャリア（この場合はホール）は、熱励起等のプロセスによりゲート絶縁膜に導入される。一般的なチャネル層を有するＳｉやＳｉＣ等のＭＩＳ型半導体装置では、特にゲート電圧が負の場合に当該チャネル層の殆どが空乏化していることをシミュレーション等で確認した。この時発生する正電荷は空間電荷であるから絶縁膜に移動し得ない。ゲート絶縁膜に移動可能な正のキャリアはｐ型の半導体ボディ領域が蓄積状態になって初めて、｜Ｖｇ−Ｖｆｂ｜に比例して増加する。従って、上述のＱｏは、半導体ボディ領域表面近傍に誘起されたキャリア電荷密度に、ゲート絶縁膜への注入効率およびゲート絶縁膜でのトラップ効率を掛け合わせた量であってＶｔｈ変動を引き起こす閾値的なものであると基本的に考えられる。
上記の例のように、ＳｉＣを始めとするワイドバンドギャップ半導体では、高品質なゲート絶縁膜および半導体との界面を得ることが未だ難しい上にワイドバンドギャップ半導体であるが故にゲート絶縁膜への注入障壁がより低くなる。即ち、上で考察したメカニズムに基づくと、トラップ効率等を十分に低く抑えることが未だ難しい上にゲート絶縁膜への注入効率が原理上高い。このため、ワイドバンドギャツブ半導体における信頼性の諸問題は、Ｓｉ半導体と比べてもさらに深刻なものであり、その解決は火急の課題となる。
本発明では、半導体装置の動作保証範囲において、半導体ボディ領域表面近傍に誘起されるキャリア電荷密度を所定量以下に抑える。従来、半導体装置の動作保証範囲（ここでは特に負のゲート電圧側の保証範囲）において、半導体ボディ領域表面近傍に誘起されるキャリア電荷密度が所定量以下に抑えられた半導体装置、言い換えれば当該Ｖｆｂが当該保証範囲の下限（典型的には−Ｖｃｃ、または、−Ｖｃｃ／２）とほぼ同等であるかそれ以下になるような半導体装置は、実用上存在しなかった。以下述べるように、Ｖｆｂを当該保証範囲の下限とほぼ同等またはそれ以下に設定することが困難であること、または、そうすることで諸々のデメリットが生じるため、このデメリットを上回るようなメリットの得られることが従来知られていなかったためである。したがって、本発明がなされるまでは、Ｖｆｂを従来値よりも低い値に設定する動機または発想が存在しなかった。
以下、Ｖｆｂがゲート電圧の負側の保証範囲の下限とほぼ同等であるかそれ以下に設定された半導体装置の構成を説明する。なお、本明細書において、ある値と「同等」であるとは、その値を中心に±１０％の幅に入る大きさを有することである。
ゲート絶縁膜と半導体ボディ領域の間にチャネル層を有するＭＩＳ構造を有する半導体装置において、当該半導体装置のＶｆｂは、簡単には以下の式で表される。
Ｖｆｂ＝Φｍｓ−（Ｑｆ＋Ｑｂ）／Ｃｉ ・・・（式１）
Φｍｓはゲート電極と半導体ボディ領域との仕事関数差、Ｑｆはゲート絶縁膜に係る固定電荷密度、Ｑｂはチャネル層の空間電荷密度、Ｃｉはゲート絶縁膜容量である。
第１項のΦｍｓはゲート電極材料の真空仕事関数で決まる。例えばＳｉでは、ゲート電極にドープドポリシリコンを通常用いることから、そのドーパントの極性や濃度によって大凡−１．１Ｖ≦Φｍｓ≦＋１．１Ｖの範囲となる。ここで、１．１ＶはＳｉ半導体のバンドギャップ値である。ＳｉＣでは、通常、ゲート電極にｎ+ドープドポリシリコンやアルミニウム等を用いる。このため、バンドギャップ値Ｅｇが約３．２Ｖの４Ｈ−ＳｉＣの場合では、大凡−３．２Ｖ≦Φｍｓ≦＋０．２Ｖの範囲となる。また、他のゲート電極材料においても、性能・信頼性上の観点から実用に供されている材料となると、真空仕事関数が概ね４Ｖから５．３Ｖの範囲である。したがって、半導体の種類によらず、Φｍｓは、Ｓｉのバンドギャップと同等か、それよりも低い。なお、本明細書においては、バンドギャップＥｇや仕事関数差Φｍｓの単位としてボルト（Ｖ）を一貫して用いるものである。
一方、第２項のＱｆは、ゲート絶縁膜と半導体の界面の品質に大きく左右される。Ｑｆの低減が、その半導体装置の性能および信頼性を向上させることに直結するため、過去、Ｑｆを低減する努力が重ねられてきた。中でも、Ｓｉでは、ゲート絶縁膜に高品質な熱ＳｉＯ2膜を用いることにより、Ｑｆは極めて低い値に低減されてきた。具体的には、Ｑｆを電気素量ｑで除した単位で表現し直すと、１０11／ｃｍ2を下回る程までに低減された。これに対し、ＳｉＣでは、高品質なゲート絶縁膜を得にくく、窒化処理を行う等をしても、Ｑｆは１０11／ｃｍ2台の中程（大雑把には３〜５×１０11／ｃｍ2程度）辺りが現状である。いずれにしても、Ｑｆの値は半導体装置の性能および信頼性全般に直結するため、従来、Ｑｆを低減する努力が行われ、Ｑｆを高めることの動機付けはなかった。
ここまでをまとめると、第１項及び第２項の和である Φｍｓ−Ｑｆ／Ｃｉ の値は、ＭＩＳＦＥＴの構成材料で決まり、その値は、ＭＩＳＦＥＴを構成する半導体のバンドギャップ程度の大きさの範囲にある。
一方、第３項のＱｂは、ゲート絶縁膜下に設けられたチャネル層における単位面積当たりの空間電荷密度である。例えばＳｉ或いはＳｉＣ半導体におけるｎ型チャネル層の場合、負のゲート電圧下では、当該チャネル層全域にわたって、あるいは当該チャネル層の空乏層厚さがチャネル層厚未満である時は当該空乏層全域にわたってその不純物濃度を積算したものに電気素量ｑを掛けた値が上記の空間電荷密度に相当する。第１項及び第２項と異なり、基本的にＱｂは材料物性面の制約を受けないが、実際には装置動作設計上の制約からあまり大きくはできない。大きくし過ぎると、例えばパンチスルーや短チャンネル効果などが顕著となり、半導体装置の基本動作すら危うくなるからである。そのため、例えばｎ+ポリシリコンのゲート電極を有するｐチャンネルＳｉ−ＭＩＳＦＥＴにおいては、Ｖｔｈのｎ／ｐチャンネル対象性を保つために以前よく採用されていたチャネル層についても、これら弊害を最小限に留められるように、できるだけ少ない空間電荷量のチャネル層の導入に留める必要があった。そのため、従来のＱｂ／Ｃｉの値は、その半導体のバンドギャップ程度かそれ以下に抑えられていることが一般である。例えば、図９に示すＳｉＣ半導体の縦型ＭＩＳ構造の従来例の場合、Ｑｂ／Ｃｉの値は約３．１Ｖである。これは、４Ｈ−ＳｉＣ半導体のＥｇ値である３．２Ｖと同等かそれ以下である。
以上、各項の和としてのＶｆｂは、半導体装置がチャネル層を有しているか否かに関わらず、大凡当該半導体装置を構成する半導体のバンドギャップＥｇの倍程度の大きさの範囲内にあるのが一般である。例えばＥｇ＝３．２ＶのＳｉＣ半導体の縦型ＭＩＳ構造の従来例の場合、通常、Ｖｆｂは、図４に矢印で示すように約−６．５Ｖかそれ以上（それと同等かそれより正の値であるの意味。他も同様。）である。同デバイスのＶｇｃｃは、一般に２０Ｖ程度である。したがって、上記従来例のＶｆｂ値は、−Ｖｇｃｃ〜−Ｖｇｃｃ／２ に比べて格段に高い。
以下、図面を参照しながら、本発明による半導体装置の実施形態を説明する。本発明は以下の実施形態に限定されない。
（第１の実施形態）
図１の模式的断面図を参照しながら、本発明の実施形態の一例に係る半導体装置１００について説明する。
図１に示す半導体装置１００は縦型ＭＩＳ構造の炭化珪素（以下、ＳｉＣ）パワー半導体装置の一例である。この半導体装置１００は、第１導電型のＳｉＣ半導体基板１０と、基板１０の表面１０ａ上に形成された第１導電型の第１のＳｉＣ半導体層１１とを含んでいる。本実施形態のＳｉＣ半導体基板１０は、ｎ+基板（ｎ+ＳｉＣ基板）であり、第１のＳｉＣ半導体層１１はｎ-ドリフト層である。すなわち、本実施形態では、第１導電型がｎ型、第２導電型がｐ型である。ｎ型とｐ型は相互に入れ替わっても良い。なお、「ｎ+」又は「ｎ-」の符号における上付き文字の「＋」又は「−」の表記は、ドーパントの相対的な濃度を表している。「ｎ+」は「ｎ」よりもｎ型不純物濃度が高いことを意味し、「ｎ-」は「ｎ」よりもｎ型不純物濃度が低いことを意味している。
第１のＳｉＣ半導体層１１には、第２導電型のボディ領域（ウェル領域）２０が形成されている。ボディ領域２０内には、第１導電型のソース領域２４が形成されている。本実施形態のボディ領域２０はｐ型であり、ソース領域２４はｎ+型である。ボディ領域２０にはｐ型のコンタクト領域２２が形成されている。ソース領域２４上にはソース電極２６が形成されている。なお本実施形態では、ソース電極２６は、ｎ+ソース領域２４及びｐコンタクト領域２２の表面に形成され、ｎ+ソース領域２４及びｐコンタクト領域２２の両方と電気的に接触しているが、それぞれ別個に接触させてもかまわない。また、本発明はＭＩＳ型構造であればよく、ＦＥＴでなくても即ちソースとドレインがない所謂ＭＩＳキャパシタでも構わない。
第１のＳｉＣ半導体層１１上には、第１導電型のＳｉＣ半導体チャネル層４０がｐボディ領域２０およびｎ+ソース領域２４の少なくとも一部に接して形成されている。本実施形態における当該チャネル層４０は、ｐボディ領域２０及びｎ+ソース領域２４が形成されたｎ-ドリフト層１１の上に、エピタキシャル成長によって形成されている。当該チャネル層４０は、ｐボディ領域２０の上方に位置する箇所にチャネル領域４２を含んでいる。チャネル層４０の上にはゲート絶縁膜４４が形成されている。ゲート絶縁膜４４の上にはゲート電極４６が形成されている。基板１０の裏面１０ｂには、ドレイン電極２８が形成されている。
本実施形態においては、チャネル層４０は不純物濃度が２．５×１０18ｃｍ-3、厚さ３０ｎｍである。通常のチャネル層では、特に負ゲート電圧下において、その殆どが空乏化している。従って空間電荷密度Ｑｂの値は、当該不純物濃度と当該厚さとｑの積から１２×１０-7Ｃ／ｃｍ2と求められる。空乏近似による概算として、上記の例において、当該不純物濃度Ｎｂが濃過ぎる場合には、チャネル層全域にわたって空乏化しないため、当該チャネル層の厚さに代わって最大空乏層厚さＷｍ＝２（εｓ・Φｆ／ｑ／Ｎｂ）1/2 を用いればよい。ここで、εｓは半導体の誘電率、Φｆは同半導体のフェルミレベルである。例えば本実施形態において、Ｎｂ＝２×１０18ｃｍ-3ではＷｍ＝４１ ｎｍ、Ｎｂ＝１×１０19ｃｍ-3ではＷｍ＝１８ ｎｍ程度である。
以上の簡単な解析的式は、当該不純物濃度が厚さ方向に均一であるという仮定に基づいている。チャネル層の不純物濃度が不均一である場合、厳密には空間電荷密度Ｑｂの値を解析的に求めることはできない。しかし、その場合でも、Ｑｂは同不純物濃度プロファイルを当該空乏層にわたって積分したものから求めればよい。一方、本実施形態におけるゲート絶縁膜４４は厚さ７０ｎｍの窒化酸化膜であり、ゲート絶縁膜容量Ｃｉは４．９×１０-8 Ｆ／ｃｍ2である。従って、（式１）から、Ｑｂにより引き起こされるＶｆｂのシフト量は−２４Ｖと概算される。
本実施形態では、ゲート電極にｎ+ポリシリコンを用い、半導体ボディ領域２０の不純物濃度は２×１０18ｃｍ-3であるので、仕事関数差Φｍｓは約−３Ｖである。また、Ｑｆにより引き起こされるＶｆｂのシフト量は−１Ｖ前後である。従って、以上の数値例（計算値）を（式１）の右辺に代入すると、本実施形態のＶｆｂは、−２８Ｖ前後と概算される。
なお、半導体ボディ領域２０の不純物濃度は、他の半導体領域との遷移領域における不純物濃度ではなく、他の半導体領域との遷移領域から十分離れた位置における不純物濃度を指す。遷移領域では、位置に応じて不純物濃度が急峻に変化するが、遷移領域から十分離れた位置における不純物濃度は位置に応じて大きく変化しない。例えば本実施形態に係る図１の横方向において、第１のＳｉＣ半導体層１１からもソース領域２４からも遠く濃度プロファイルが安定しているボディ領域２０の中央近辺におけるボディ領域２０表面近傍の不純物濃度を指す。同様に、図２の横型ＭＯＳの実施形態では、ソース領域２４からもドレイン領域３０からも十分離れた、両領域２４と３０の真ん中当りの位置における不純物濃度を指すのが一般的である。また、本実施形態のようなチャネルエピ層においては、その半導体不純物濃度は基本的に横方向に変化しない。本実施形態におけるチャネル層の不純物濃度は、ボディ領域２０の不純物濃度を規定した横方向位置の真上の位置における不純物濃度を指すものとする。
図５は、本実施形態の半導体装置１００に係るＣ−Ｖ特性の測定例である。同測定例のＶｆｂ（同図中に矢印で示す）は約−１３Ｖと見積もられるが、この値は上記計算値に比べかなり高い。一方、前に示した従来例に係る図４においては、同測定例のＶｆｂは約−７Ｖであり、これは上述の従来例におけるチャネル層のＱｂ値１．６×１０-7Ｃ／ｃｍ2から算出されるＶｆｂの値とほぼ一致する。これは、本実施形態の製造にあたってチャネル層の厚さを薄くしたこと等が主因となり、当該半導体装置作製における何らかの工程において当該チャネル層に実際に導入された不純物の総量がその目論見値に比べて、少なくなってしまったことが主な原因であることが分かっている。図５で求まるＶｆｂ値から逆算すると、同例の実際のＱｂ値は５×１０-7Ｃ／ｃｍ2程度である。以上のことからわかるように、チャネル層の不純物濃度を上げる等して同空間電荷密度を高くすることにより、Ｖｆｂを大きく負方向にシフトさせ得ることが確認された。
前述したように、ゲート定格電圧Ｖｃｃ＝２０ＶであるＳｉＣパワーデバイスにおいては、一般に、−２０〜−１０Ｖ≦Ｖｇ≦＋２０Ｖの範囲において動作・信頼性の保証が求められる。
図６（ａ）に、Ｖｆｂ≒−７Ｖ、−１１Ｖ、−１２Ｖの特性を有する横型ＭＩＳＦＥＴに１５０℃の高温下で、ストレス電圧として負電圧（Ｖｇ）を１６ｍｉｎ印加したときのＶｔｈの負電圧依存性を示す。また、図６（ｂ）に、ストレス電圧からＶｆｂを除いて比較したＶｔｈの負電圧依存性を示す。
図６（ｂ）からわかるように、Ｖｆｂが異なる横型ＭＩＳＦＥＴにおいても、ＶｇがＶｆｂ以上のときはＶｔｈの変動が見られず、ＶｇがＶｆｂより低いときにＶｔｈは負方向に変動する経時変化が見られた。つまり、このＶｔｈの負方向変動量は、ＶｇがＶｆｂに対してどれだけ負方向に大きくシフトした電圧であるかによって決まることが確認された。
図７は、Ｖｆｂ≒−７Ｖ、−１２Ｖの特性を有する横型ＭＩＳＦＥＴに負電圧（Ｖｇ）を印加したときのＶｔｈの寿命の電圧依存性を示す。同図の外挿から１０年の寿命を保証するには Ｖｇ＞Ｖｆｂ−Ｖｏ を満たす必要があり、Ｖｏの値はＶｆｂ≒−７Ｖの場合と同様に大凡０．４ Ｖ〜０．５ Ｖと見積もれる。上記定数Ｖｏは比較的小さな値であるが、本実施形態で見積もられた値に限られるものではない。
この新たな知見に基づいて、Ｖｆｂを動作保証範囲の下限値（−Ｖｇｃｃ〜−Ｖｇｃｃ／２）と同等かそれ以下となるようにするには、後述する幾つかの具体的構成を採用すればよい。半導体装置が、そのような具体的構成を備えることにより、当該半導体装置の動作保証範囲において、Ｖｔｈ変動に係る信頼性を確保することが可能となる。なお、上記の実験結果は、解析上の利点から、横型ＭＩＳＦＥＴでの結果であるが、縦型ＭＩＳＦＥＴでも同様の結果が得られている。
上記のようなＶｆｂを有する半導体装置を実現する第１の具体的構成は、当該半導体装置のチャネル層において、その面積当りの不純物電荷濃度ＱｂをＥｇ×Ｃｉ Ｃ／ｃｍ2 と同等かそれ以上にすることである。ＱｂをＥｇ×Ｃｉ Ｃ／ｃｍ2と同等かそれ以上のレベルにまで増やすことに伴い、Ｖｆｂも２Ｅｇ（単位はＶ）と同等かそれ以上と従来例には無い値にまで負にシフトするからである。以下、この理由を説明する。
式１の右辺における第１項及び第２項の和である「Φｍｓ−Ｑｆ／Ｃｉ」の値は、前述したように、ＭＩＳＦＥＴを構成する半導体のバンドギャップ（Ｅｇ）程度の大きさの範囲にある。
ＳｉＣの場合、上記の通り、Φｍｓの取り得る範囲はおよそ−３．２Ｖ以上０．２Ｖ以下である。また、ＳｉＣの場合、Ｑｆ／ｑの取り得る範囲がおよそ３×１０11／ｃｍ2以上１×１０12／ｃｍ2以下であることから、Ｑｆ／Ｃｉの範囲はおよそ−３Ｖ以上−１Ｖ以下となる。したがって、「Φｍｓ−Ｑｆ／Ｃｉ」の値は、およそ−０．７Ｅｇ以上Ｅｇ以下となる。
一方、Ｓｉの場合、上記の通り、Φｍｓの取り得る範囲はおよそ−１．１Ｖ以上１．１Ｖ以下である。また、Ｓｉの場合、Ｑｆ／ｑの取り得る範囲がおよそ３×１０10／ｃｍ2以下であることから、Ｑｆ／Ｃｉの範囲はおよそ−０．１Ｖ以上０以下となる。したがって、「Φｍｓ−Ｑｆ／Ｃｉ」の値は、およそ−Ｅｇ以上Ｅｇ以下となる。
Ｖｆｂを−２Ｅｇよりも低い値に設定する場合を考えると、以下の式が成立することが好ましい。
Ｑｂ≧（Φｍｓ−Ｑｆ／Ｃｉ＋２Ｅｇ）Ｃｉ ・・・（式２）
ＳｉＣの場合、Φｍｓ−Ｑｆ／Ｃｉの下限値である−０．７Ｅｇを代入すると、式２は、以下のように変形される。
Ｑｂ≧１．３Ｅｇ×Ｃｉ ・・・（式３）
一方、Ｓｉの場合、Φｍｓ−Ｑｆ／Ｃｉの下限値である−Ｅｇを代入すると、式２は、以下のように変形される。
Ｑｂ≧Ｅｇ×Ｃｉ ・・・（式３）
以上のことから、ＱｂをＥｇ×Ｃｉ Ｃ／ｃｍ2以上にすると、Ｖｆｂを−２Ｅｇよりも低い値に設定することができる。また、ＳｉＣの場合は、Ｑｂを１．３Ｅｇ×Ｃｉ Ｃ／ｃｍ2以上にすることが好ましい。例えば、本実施形態において、当該チャネル層４０に導入する半導体不純物の電荷濃度を１．５Ｅｇ×Ｃｉ Ｃ／ｃｍ2にした場合には、（式１）の第３項に当たるＱｂによるＶｆｂシフト分は、従来例の１．５倍程度上回る約−５Ｖとなる。これに同式の第１項と第２項Φｍｓ−Ｑｆ／Ｃｉの従来値のままの大凡−４Ｖを加えると、Ｖｆｂは約−９Ｖとなる。従って、Ｖｇｃｃが１８Ｖ程度である半導体装置において、Ｖｆｂ値は−Ｖｇｃｃ／２と同等かそれ以下であることを満たす。
さらに、本実施形態で当該チャネル層に導入する不純物を２割増やしＱｂ＝１．８Ｅｇ×Ｃｉ Ｃ／ｃｍ2にした場合には、同ＱｂによるＶｆｂシフト分が約−６Ｖとなる。その結果、Ｖｆｂは約−１０Ｖとなり、Ｖｇｃｃが２０Ｖの場合でもＶｆｂ値が−Ｖｇｃｃ／２と同等かそれ以下となる。
導入する不純物濃度を、凡そ５×１０19ｃｍ-3を超えるレベルまでに高くすると、当該チャネル層は縮退化し、空乏化が非常に困難となるので、本発明の目的に適わない。一般には、工程管理の観点等から、チャネル層の厚さは少なくとも１０ｎｍ程度は必要である。上記５×１０19ｃｍ-3を超える範囲まで不純物濃度を高めると、これによるＶｆｂのシフト分は、例えば本実施形態の場合で凡そ−１６０Ｖかそれ以下にもなる。本発明の目的上、Ｖｆｂをそのレベルまで低下させる必要性は無い。また、一般にパワー半導体装置ではそれほど微細化を求められないので、上記のＱｂの範囲であれば、チャネル層導入による短チャンネル効果等のデメリットは十分に制御可能であると考えられる。
前記のようなＶｆｂを有する半導体装置を実現する第２の具体的構成は、当該半導体装置のゲート絶縁膜に係る固定電荷密度Ｑｆを１．５Ｅｇ×Ｃｉ Ｃ／ｃｍ2と同等かそれ以上にすることである。Φｍｓ−Ｑｂ／Ｃｉが０．５Ｅｇ程度に設定される場合、式２から式４を用いて説明したことが、同様に固定電荷密度Ｑｆの好ましい範囲の下限を見積もる場合にも成立する。
（式１）の第２項に従い、Ｑｆを１．５Ｅｇ×Ｃｉ Ｃ／ｃｍ2と同等かそれ以上の従来例には無いレベルにまで増やすことによって、Ｖｆｂも１．５Ｅｇと同等かそれ以上負方向にシフトし、従来例には無いＶｆｂの値になる。
本実施形態で、同Ｑｆを上記下限値の１．５Ｅｇ×Ｃｉ Ｃ／ｃｍ2と同等以上にする場合でも、Ｑｆを約２．４×１０-7Ｃ／ｃｍ2、これを電気素量ｑで除した単位（Ｑｆ／ｑ）で表わすと、約１．５×１０12／ｃｍ2にまで大きくする必要がある。前述したように、Ｑｆの低減がその半導体装置の性能および信頼性を向上させることに直結することから、過去、Ｑｆを低減する努力が重ねられた。一般に、Ｑｆを大きくすることは、例えばＱｆ／ｑを１０13／ｃｍ2台にまで大きくすることも、Ｑｆを低減することに比べれば格段に容易である。
前記のようなＶｆｂを有する半導体装置を実現する別の構成としては、（式１）の第１項の仕事関数差Φｍｓによる効果を利用するものである。Φｍｓによる寄与だけで本実施形態にあるシフト量までＶｆｂを負にシフトさせるには、ゲート電極の真空仕事関数Φｍがより小さい、言い換えればより真空準位に近い必要がある。しかしながら、従来例のｎ+ポリシリコン電極のΦｍでも凡そ４．１Ｖであるので、例え真空準位に等しいΦｍ＝０の電極材料が見出せたとしてもΦｍｓを変えることだけによるＶｆｂの負方向シフト量には上記の限界があることになる。
そこで、第３の具体的構成として、第２項のＱｆによる効果と合わせたものが考えられる。即ち、Ｑｆ−Φｍｓ×Ｃｉの値が２Ｅｇ×Ｃｉ Ｃ／ｃｍ2と同等かそれ以上にすることである。この手段によれば、Φｍｓがより小さい電極を用いる場合には、そのΦｍｓが小さい分だけＱｆをむやみに大きくする必要がなくなり、Ｑｆを高レベルにすることによって生じるであろう前述の諸々のデメリットが軽減できる。
或いは同様に、第４の具体的構成として、第３項のＱｂによる効果と合わせたものも考えられる。即ち、Ｑｂ−Φｍｓ×Ｃｉの値が２Ｅｇ×Ｃｉ Ｃ／ｃｍ2と同等かそれ以上にすることである。この構成によれば、Φｍｓがより小さい電極を用いる場合には、そのΦｍｓが小さい分だけＱｂをむやみに大きくする必要がなくなり、Ｑｂを大きくすることによって生じる前述したような諸々のデメリットが軽減できる。
最後に、半導体装置は一般的にノーマリオフ（Ｎｏｒｍａｌｌｙ−ＯＦＦ）型（本実施形態のｎチャンネルＭＩＳＦＥＴではＶｔｈ＞０Ｖ）であることが望まれ、現にパワー半導体においても殆どがノーマリオフ（Ｎｏｒｍａｌｌｙ−ＯＦＦ）型である。本発明によってＶｆｂを従来例には無い値にまで負にシフトさせると、そのままではＶｔｈもその分だけ負にシフトし場合によってはノーマリオン（Ｎｏｒｍａｌｌｙ−ＯＮ）型になることが懸念される。しかしながら、空乏近似の解析式等に則って、例えば半導体ボディ領域（本実施形態ではｐ型ボディ領域２０）の不純物濃度を高くする等の一般的な手法を用いれば、簡単にＶｔｈを大きくする（正方向にシフトさせる）ことができる。なお、本手法はＭＩＳ型構造である限り、本実施形態にだけでなく以降述べる実施形態についても全く同様に適用可能できるものである。
以上、本発明を好適な実施形態について説明してきたが、こうした記述は発明に対する限定事項ではなく、勿論、上記の実施形態に対して種々の改変が可能である。例えば、上記では、ＳｉＣ半導体を例に説明したが、その他のワイドバンドギャップ半導体であってもよいしＳｉ半導体であってもよい。上記では主にｎチャンネルＭＩＳ型半導体装置について記述したが、ｐチャンネルＭＩＳＦＥＴに対しても当然に適用可能である。この場合は、半導体極性のｎとｐ、電圧等の正と負の符号、電圧等の大小比較の際の高い（正方向）と低い（負方向）、キャリアのホールとエレクトロン、等を相互に入れ替え等して適宜読み替える。この場合、問題とするＶｔｈシフトはエレクトロンによる正方向シフトとなる。トラップ効率で表した一個当たりの損傷を与える程度は、ホールに比べエレクトロンの場合小さいことが予想される。しかし、ますます厳しくなる半導体装置を取り巻く環境を鑑みると、ゲート絶縁膜の高品質化が難しいＳｉＣ等に限らずＳｉ半導体に対しても、Ｖｔｈ変動等にかかる信頼性課題の重要性ならびに本発明の意義は少しも衰えることはないものである。
（第２の実施形態）
次に、図８を参照しながら、本発明の第２の実施形態に係る半導体装置１０２について説明する。
図８に示す半導体装置１０２はＭＩＳ構造のシリコン（以下、Ｓｉ）半導体装置における本発明の一実施形態であって、Ｓｉ半導体基板２１０は第１の半導体極性を有するｐ型である。本実施形態にあるような一般的な横型ＭＩＳ半導体装置においては、半導体基板２１０が本発明で言うところのボディ領域に相当する。当該ボディ領域（半導体基板）２１０とその上に形成されたゲート絶縁膜２４４との間には、第２の半導体極性を有するチャネル層２４０が形成されており、当該ゲート絶縁膜２４４の上にはゲート電極２４６が形成されている。半導体基板２１０には、第２の半導体極性を有するソース領域２２４およびドレイン領域２３０が形成されている。
本実施形態では、第１の半導体極性（導電型）がｐ型、第２の半導体極性がｎ型であるが、ｎ型とｐ型は相互に入れ替わっても良い。また、本発明はＭＩＳ型構造であればよく、ＦＥＴでなくても即ちソースとドレインがない所謂ＭＩＳキャパシタでも勿論構わない。
本実施形態においては、ゲート絶縁膜２４４は例えば高誘電率の絶縁膜材料から成り、そのＳｉＯ2等価膜厚は３．５ｎｍである。前述のように、近年ゲート絶縁膜へ適用が進みつつある高誘電率絶縁膜は、従来の熱ＳｉＯ2膜に比べて膜質がかなり劣るだけでなく、一般にそのエネルギーギャップが小さくその分半導体中のキャリアから見たエネルギー障壁は低いために、Ｖｔｈ変動など信頼性の問題がより深刻になることが懸念される。チャネル層２４０は例えばイオン注入で形成され、不純物濃度が７．５×１０18ｃｍ-3で深さが２５ｎｍである。
本実施形態のようにゲート絶縁膜厚が薄い場合において、本発明に係る効果を得るには、チャネル層２４０における不純物濃度を１０18ｃｍ-3台の後半辺りまで高くする必要がある。このような高濃度のチャネル層２４０の場合、当該チャネル層２４０の全域にわたって空乏化していない場合がある。そのような場合も、第１の実施形態において前述した方法で、空間電荷密度Ｑｂの概ねを見積もることが出来る。例えば本実施形態のＮｂ＝７．５×１０18ｃｍ-3の場合の空乏層厚さＷｍは１４ｎｍ程度である。従って、Ｑｂは約１７×１０-7Ｃ／ｃｍ2となる。よって（式１）から、本実施形態においてＱｂにより引き起こされるＶｆｂのシフト量は約−１．７Ｖとなる。
なお、第１の実施形態の場合と同様、図８に示す横型ＭＯＳの実施形態においても、そのボディ領域およびチャネル層の不純物濃度は、当該ソース領域２２４からも当該ドレイン領域２３０からも十分離れた、両領域２２４と２３０の真ん中当りの横方向位置における不純物濃度を指す。
本実施形態では、ゲート電極にｎ+ポリシリコンを用い、半導体ボディ領域２１０の不純物濃度は２×１０18ｃｍ-3である。このため、仕事関数差Φｍｓは約−１．１Ｖである。また、Ｑｆにより引き起こされるＶｆｂのシフト量は大凡０Ｖから−０．１Ｖの範囲である。一方、前記したように、従来のＱｂ／Ｃｉの値は、一般にその半導体のバンドギャップ程度かそれ以下に抑えられている。したがって、以上の数値例を（式１）の右辺に代入すると、従来例におけるＶｆｂは−２．２Ｖと同等かそれ以上である。
本実施形態が想定する微細な寸法の半導体装置において、ゲート定格Ｖｇｃｃは例えば１．８Ｖである。ＳｉのバンドギャップＥｇは約１．１Ｖであるので、本実施形態の場合、−２Ｅｇと動作保証範囲の下限値の−Ｖｇｃｃ／２のいずれか低い方は−２Ｅｇとなる。
第１の実施形態で述べた知見に基づいて、Ｖｆｂを従来例には無い上記−２Ｅｇと同等かそれ以下の値になるように、第１の実施形態で前述したいくつかの具体的構成をＳｉ半導体においても講ずることで、当該半導体装置の動作保証範囲においてＶｔｈシフトに係る信頼性を確保することが可能となる。
上記のようなＶｆｂを有する半導体装置を実現する第１の具体的構成は、当該半導体装置のチャネル層において、その面積当りの不純物電荷濃度ＱｂをＥｇ×Ｃｉ Ｃ／ｃｍ2と同等かそれ以上にすることである。ＱｂをＥｇ×Ｃｉ Ｃ／ｃｍ2と同等かそれ以上の従来例には無いレベルにまで増やすことに伴い、Ｖｆｂも−２Ｅｇと同等かそれ以下という、従来例には無い低い値にまで負にシフトするからである。
例えば、本実施形態において当該チャネル層２４０に導入する半導体不純物の電荷濃度を１．５Ｅｇ×Ｃｉ Ｃ／ｃｍ2にした場合でも、（式１）の第３項に当たるＱｂによるＶｆｂシフト分は従来例の１．５倍程度上回る約−１．６Ｖである。これに同式の第１項と第２項Φｍｓ−Ｑｆ／Ｃｉの従来値のままの大凡−１．１Ｖを加えると、Ｖｆｂは約−２．７Ｖとなり−２Ｅｇと同等かそれ以下であることを満たす。
あるいは、前記のようなＶｆｂを有する半導体装置を実現する第２の具体的構成は、当該半導体装置のゲート絶縁膜に係る固定電荷密度Ｑｆを１．５Ｅｇ×Ｃｉ Ｃ／ｃｍ2と同等かそれ以上にすることである。（式１）の第２項に従い、Ｑｆを１．５Ｅｇ×Ｃｉ Ｃ／ｃｍ2と同等かそれ以上の従来例には無いレベルにまで増やすことによって、Ｖｆｂも１．５Ｅｇと同等かそれ以上負方向にシフトし、従来例には無いＶｆｂの値になるからである。例えば本実施形態で同Ｑｆが上記濃度下限値の１．５Ｅｇ×Ｃｉ Ｃ／ｃｍ2と同等以上にする場合でも、Ｑｆを約１６×１０-7Ｃ／ｃｍ2、これを電気素量ｑで除した単位（Ｑｆ／ｑ）で表わすと凡そ１０13／ｃｍ2にまで大きくする必要がある。前述したように、Ｓｉ半導体ではそのゲート絶縁膜に熱ＳｉＯ2膜を用いることができたことでＱｆを電気素量ｑで除した単位（Ｑｆ／ｑ）で表現すると１０11／ｃｍ2を下回る程までに低減してきたが、昨今のように高誘電率ゲート絶縁膜が取って代わる場合は一般にそこまでＱｆ／ｑを低減することは難しく現状で１０11／ｃｍ2台の中程（大雑把には３〜５×１０11／ｃｍ2程度）辺りの実力である。半導体装置の性能および信頼性全般に直結することからＱｆの低減は一般に当然の公知事項であり、あえてＱｆを高レベルにすることによって生じる諸々のデメリットを上回るような動機は通常存在しなかった。或いはそういった発想自体が無かったが、本発明に記するところの格別の効果を得るための一つの構成としてむしろ逆に従来例にないレベルにまでＱｆを増大させるものである。一般に、Ｑｆを大きくすることは例えばＱｆ／ｑを１０13／ｃｍ2台にまで大きくすることも、Ｑｆを低減することに比べれば格段に容易である。
あるいは、前記のようなＶｆｂを有する半導体装置を実現する別の構成としては、（式１）の第１項の仕事関数差Φｍｓによる効果を利用するものである。Φｍｓによる寄与だけで本実施形態にあるシフト量までＶｆｂを負にシフトさせるには、その分の凡そ１Ｖ程度だけゲート電極の真空仕事関数Φｍが小さい、言い換えればより真空準位に近い必要がある。しかしながら前述のように、従来例のｎ+ポリシリコン電極を含め、殆どの実用的なゲート電極材料の真空仕事関数は概ね４Ｖから５．３Ｖの範囲であり、Ｓｉのバンドギャップ内あるいはそれから大きく外れない範囲に相当するものが殆どである。それゆえ、Φｍｓを変えることだけによるＶｆｂの負方向シフト量には上記の限界があることになる。
そこで、第３の具体的構成として、第２項のＱｆによる効果と合わせたものが考えられる。即ち、Ｑｆ−Φｍｓ×Ｃｉの値が２Ｅｇ×Ｃｉ Ｃ／ｃｍ2と同等かそれ以上にすることである。この構成段によれば、Φｍｓがより小さい電極を用いる場合には、そのΦｍｓが小さい分だけＱｆをむやみに大きくする必要がなくなり、Ｑｆを高レベルにすることによって生じるであろう前述の諸々のデメリットが軽減できる。
或いは同様に、第４の具体的構成として、第３項のＱｂによる効果と合わせたものも考えられる。即ち、Ｑｂ−Φｍｓ×Ｃｉの値が２Ｅｇ×Ｃｉ Ｃ／ｃｍ2と同等かそれ以上にすることである。この構成によれば、Φｍｓがより小さい電極を用いる場合には、そのΦｍｓが小さい分だけＱｂをむやみに大きくする必要がなくなり、Ｑｂを大きくすることによって生じる前述したような諸々のデメリットが軽減できる。
以上、本発明を好適な実施形態について説明してきたが、こうした記述は発明に対する限定事項ではなく、勿論、上記の実施形態に対して種々の改変が可能である。例えば、上記ではＳｉ半導体を例に説明したが、ＳｉＣ半導体であってもよいしその他のワイドバンドギャップ半導体であってもよい。或いは、上記の実施形態では、主にｎチャンネルＭＩＳ型半導体装置について記述したが、本発明は、ｐチャンネルＭＩＳＦＥＴに対しても適用可能である。この場合は、半導体極性のｎとｐ、電圧等の正と負の符号、電圧等の大小比較の際の高い（正方向）と低い（負方向）、キャリアのホールとエレクトロン、等を相互に入れ替え等して適宜読み替える。
上記の各実施形態における半導体装置を駆動する方法は、ＶｔｈとＶｇｃｃ-との間の大きさの電圧を前記ゲート電極に印加する工程と、ＶｔｈとＶｇｃｃとの間の大きさの電圧を前記ゲート電極に印加する工程とを含み、半導体装置のＶｆｂがＶｇｃｃ-と同等かそれ以下である点に特徴を有する。この駆動方法によれば、補償範囲内の下限の大きさを有する電圧をゲート電極に印加しても、Ｖｆｂが動作保障範囲の下限よりも低く設定されているため、ゲート電圧からＶｆｂを引いた値が正になることがなく、その結果、Ｖｔｈ変動が抑制される。
上記の各実施形態における半導体装置を駆動する方法において、半導体装置のＶｆｂが−Ｖｇｃｃ／２と−２Ｅｇのいずれか低い方と同等かそれ以下であることが好ましい。
本発明は、例えばパワーＭＯＳＦＥＴ及びパワーＭＯＳＦＥＴを用いた種々の制御装置や駆動装置に好適に用いられる。
１０，１１０，２１０ 基板（半導体基板）
１１，１１１ 第１の半導体層（ドリフト層）
２０，１２０ ボディ領域（ウェル領域）
２２，１２２ コンタクト領域
２４，１２４，２２４ ソース領域
２６，１２６ ソース電極
２８，１２８ ドレイン電極
３０，２３０ ドレイン領域
４０，１４０，２４０ チャネル層（埋込層、チャネルエピ層）
４２ チャネル領域
４４，１４４，２４４ ゲート絶縁膜
４６，１４６，２４６ ゲート電極
１００ 半導体装置
１０１ 横型ＳｉＣ−ＭＩＳＦＥＴ
１０２ 半導体装置
１１００ 半導体装置
上記の各実施形態における半導体装置を駆動する方法は、ＶｔｈとＶｇｃｃ-との間の大きさの電圧を前記ゲート電極に印加する工程と、ＶｔｈとＶｇｃｃとの間の大きさの電圧を前記ゲート電極に印加する工程とを含み、半導体装置のＶｆｂがＶｇｃｃ-と同等かそれ以下である点に特徴を有する。この駆動方法によれば、補償範囲内の下限の大きさを有する電圧をゲート電極に印加しても、Ｖｆｂが動作保障範囲の下限よりも低く設定されているため、ゲート電圧からＶｆｂを引いた値が負になることがなく、その結果、Ｖｔｈ変動が抑制される。

Claims (10)

  1. 半導体ボディ領域、
    ゲート絶縁膜、
    前記半導体ボディ領域と前記ゲート絶縁膜との間に設けられ、前記半導体ボディ領域とは逆の半導体極性のチャネル層、及び
    前記ゲート絶縁膜と接して設けられたゲート電極を有するＭＩＳ型の半導体装置であって、
    前記半導体ボディ領域のバンド曲がりがゼロとなるゲート電圧をフラットバンド電圧Ｖｆｂ、前記半導体装置のオフ側の極性のゲートの定格電圧をＶｇｃｃ-と定義するとき、
    前記半導体装置のＶｆｂがＶｇｃｃ-と同等かそれ以下である、半導体装置。
  2. 前記半導体ボディ領域のバンドギャップをＥｇ、前記半導体装置のオン側の極性のゲートの定格電圧をＶｇｃｃと定義するとき、
    前記半導体装置のＶｆｂが−Ｖｇｃｃ／２と−２Ｅｇのいずれか低い方と同等かそれ以下である、請求項１に記載の半導体装置。
  3. 前記半導体装置のゲート絶縁膜容量をＣｉと定義するとき、
    前記チャネル層の半導体不純物濃度が１０18ｃｍ-3より高く５×１０19ｃｍ-3以下であって、かつ、面積当りの半導体不純物電荷濃度がＥｇ×Ｃｉ［Ｃ／ｃｍ2］と同等かそれ以上である、請求項２に記載の半導体装置。
  4. 前記半導体装置のゲート絶縁膜容量をＣｉ、前記ゲート絶縁膜に係る固定電荷密度をＱｆと定義するとき、
    前記Ｑｆが１．５Ｅｇ×Ｃｉ［Ｃ／ｃｍ2］と同等かそれ以上である、請求項２に記載の半導体装置。
  5. 前記半導体装置のゲート絶縁膜容量をＣｉ、前記ゲート絶縁膜に係る固定電荷密度をＱｆ、前記半導体ボディ領域と前記ゲート電極との仕事関数差をΦｍｓと定義するとき、
    Ｑｆ−Φｍｓ×Ｃｉの値が２Ｅｇ×Ｃｉ［Ｃ／ｃｍ2］と同等かそれ以上である、請求項２に記載の半導体装置。
  6. 前記半導体装置のゲート絶縁膜容量をＣｉ、前記チャネル層の面積当りの半導体不純物電荷濃度をＱｂ、前記半導体ボディ領域と前記ゲート電極との仕事関数差をΦｍｓと定義するとき、
    前記チャネル層の半導体不純物濃度が１０18ｃｍ-3より大きく５×１０19ｃｍ-3以下であって、かつ、Ｑｂ−Φｍｓ×Ｃｉの値が２Ｅｇ×Ｃｉ［Ｃ／ｃｍ2］と同等かそれ以上である、請求項２に記載の半導体装置。
  7. 前記半導体ボディ領域及び前記チャネル層が炭化珪素により構成される、請求項１から６のいずれかに記載の半導体装置。
  8. Ｖｆｂが−１０ボルト以下である請求項７に記載の半導体装置。
  9. 半導体ボディ領域、ゲート絶縁膜、前記半導体ボディ領域と前記ゲート絶縁膜との間に設けられ、前記半導体ボディ領域とは逆の半導体極性のチャネル層、及び、前記ゲート絶縁膜と接して設けられたゲート電極を有するＭＩＳ型の半導体装置の駆動方法であって、
    前記半導体ボディ領域のバンド曲がりがゼロとなるゲート電圧をフラットバンド電圧Ｖｆｂ、前記半導体装置のオフ側の極性のゲートの定格電圧をＶｇｃｃ-、前記半導体装置のオン側の極性のゲートの定格電圧をＶｇｃｃ、前記半導体装置の閾値電圧をＶｔｈと定義するとき、
    ＶｔｈとＶｇｃｃ-との間の大きさの電圧を前記ゲート電極に印加する工程と、
    ＶｔｈとＶｇｃｃとの間の大きさの電圧を前記ゲート電極に印加する工程と、
    を含み、
    前記半導体装置のＶｆｂがＶｇｃｃ-と同等かそれ以下である、半導体装置の駆動方法。
  10. 前記半導体ボディ領域のバンドギャップをＥｇと定義するとき、
    前記半導体装置のＶｆｂが−Ｖｇｃｃ／２と−２Ｅｇのいずれか低い方と同等かそれ以下である、請求項９に記載の半導体装置の駆動方法。
JP2012505928A 2010-05-27 2011-05-24 半導体装置 Active JP5096638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012505928A JP5096638B2 (ja) 2010-05-27 2011-05-24 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010121173 2010-05-27
JP2010121173 2010-05-27
JP2012505928A JP5096638B2 (ja) 2010-05-27 2011-05-24 半導体装置
PCT/JP2011/002882 WO2011148617A1 (ja) 2010-05-27 2011-05-24 半導体装置及びその駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012199315A Division JP2013012769A (ja) 2010-05-27 2012-09-11 半導体装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JP5096638B2 JP5096638B2 (ja) 2012-12-12
JPWO2011148617A1 true JPWO2011148617A1 (ja) 2013-07-25

Family

ID=45003617

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012505928A Active JP5096638B2 (ja) 2010-05-27 2011-05-24 半導体装置
JP2012199315A Pending JP2013012769A (ja) 2010-05-27 2012-09-11 半導体装置及びその駆動方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012199315A Pending JP2013012769A (ja) 2010-05-27 2012-09-11 半導体装置及びその駆動方法

Country Status (4)

Country Link
US (1) US8525239B2 (ja)
JP (2) JP5096638B2 (ja)
CN (1) CN102473726B (ja)
WO (1) WO2011148617A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882058B2 (en) * 2013-05-03 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI626746B (zh) * 2014-04-03 2018-06-11 財團法人工業技術研究院 半導體結構
JP6690198B2 (ja) * 2015-11-16 2020-04-28 富士電機株式会社 炭化珪素半導体装置の製造方法
IT201900007217A1 (it) * 2019-05-24 2020-11-24 Consiglio Nazionale Ricerche Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso
EP4250567A1 (en) * 2022-03-23 2023-09-27 Mitsubishi Electric R&D Centre Europe B.V. Actions against gate deterioration of power semiconductors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4040015A (en) * 1974-04-16 1977-08-02 Hitachi, Ltd. Complementary mos logic circuit
JPS5780775A (en) 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor protective circuit device
DE69232211T2 (de) * 1991-12-09 2002-06-27 Fujitsu Ltd Flash-Speicher mit besserer Löschbarkeit und dessen Schaltung
JPH07193234A (ja) 1993-12-27 1995-07-28 Nec Corp 半導体装置およびその製造方法
JP3240828B2 (ja) 1994-04-20 2001-12-25 ソニー株式会社 Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置
JP3800047B2 (ja) 2001-07-18 2006-07-19 日産自動車株式会社 電界効果トランジスタ
JP2003309262A (ja) * 2002-04-17 2003-10-31 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4620368B2 (ja) * 2004-03-08 2011-01-26 三菱電機株式会社 半導体装置の製造方法
EP2052414B1 (en) * 2006-08-17 2016-03-30 Cree, Inc. High power insulated gate bipolar transistors
JP2008117878A (ja) 2006-11-02 2008-05-22 Mitsubishi Electric Corp 半導体装置の製造方法
US7598567B2 (en) * 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
JP2009212366A (ja) * 2008-03-05 2009-09-17 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2011077386A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、エピタキシャル基板、及び高電子移動度トランジスタを作製する方法

Also Published As

Publication number Publication date
JP2013012769A (ja) 2013-01-17
US8525239B2 (en) 2013-09-03
JP5096638B2 (ja) 2012-12-12
US20120176183A1 (en) 2012-07-12
CN102473726B (zh) 2014-08-27
CN102473726A (zh) 2012-05-23
WO2011148617A1 (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
US10727330B2 (en) Semiconductor device with diode region
US10700192B2 (en) Semiconductor device having a source electrode contact trench
US20130181285A1 (en) Lateral DMOS Device with Dummy Gate
CN107924950A (zh) 具有集成mos二极管的碳化硅mosfet
JP5096638B2 (ja) 半導体装置
JP2011082454A (ja) 絶縁膜構造体及びこれを用いた半導体装置
JP5329024B2 (ja) 半導体装置
US20070262360A1 (en) High mobility power metal-oxide semiconductor field-effect transistors
US20080142811A1 (en) MOSFET devices and methods of fabrication
Isukapati et al. Monolithic integration of lateral HV power MOSFET with LV CMOS for SiC power IC technology
JP6087057B2 (ja) 半導体メモリ装置
JP2013503479A (ja) 誘電体チャネル空乏層を有するトランジスタ及び関連する製造方法
JP5594753B2 (ja) トランジスタ及び半導体装置
JP5299752B2 (ja) 半導体装置
US10825896B2 (en) Silicon carbide-based transistor and method for manufacturing the same
WO2013153856A1 (ja) 電力用半導体装置およびその製造方法
US9966435B2 (en) Body tied intrinsic FET
JP6102140B2 (ja) 半導体装置
Takenaka et al. MOS interface engineering for high-mobility Ge CMOS
JP2016195225A (ja) 炭化ケイ素半導体装置及びその処理方法
KR101581690B1 (ko) 측면 확산 ｍｏｓ 소자 및 그의 제조 방법
Idris et al. 3-Dimensional 4H-SiC MOSFETs for Harsh Environment Electronics
JP6087058B2 (ja) 半導体装置
Chen et al. Characterization of self-aligned metal electrodes poly-Si TFTs with schottky barrier contact

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120920

R150 Certificate of patent or registration of utility model

Ref document number: 5096638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3