JPWO2011122407A1 - 金属ベース基板 - Google Patents

金属ベース基板 Download PDF

Info

Publication number
JPWO2011122407A1
JPWO2011122407A1 JP2012508231A JP2012508231A JPWO2011122407A1 JP WO2011122407 A1 JPWO2011122407 A1 JP WO2011122407A1 JP 2012508231 A JP2012508231 A JP 2012508231A JP 2012508231 A JP2012508231 A JP 2012508231A JP WO2011122407 A1 JPWO2011122407 A1 JP WO2011122407A1
Authority
JP
Japan
Prior art keywords
low
sintered ceramic
temperature sintered
metal plate
ceramic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012508231A
Other languages
English (en)
Other versions
JP5648682B2 (ja
Inventor
要一 守屋
要一 守屋
毅 勝部
毅 勝部
祐貴 武森
祐貴 武森
安隆 杉本
安隆 杉本
高田　隆裕
隆裕 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012508231A priority Critical patent/JP5648682B2/ja
Publication of JPWO2011122407A1 publication Critical patent/JPWO2011122407A1/ja
Application granted granted Critical
Publication of JP5648682B2 publication Critical patent/JP5648682B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/027—Thermal properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

金属板上に低温焼結セラミック層を形成した、金属ベース基板において、金属板を銅から構成することを可能にしながら、金属板との界面において低温焼結セラミック層にクラックや剥離が生じにくく、表面導体の耐剥離強度を向上させる。金属板（１４）と、その上に形成された低温焼結セラミック層（１５）とを備える、金属ベース基板（１２）において、金属板（１４）の熱膨張係数は低温焼結セラミック層（１５）の熱膨張係数より大きく、金属板（１４）と低温焼結セラミック層（１５）との２５〜４００℃での平均熱膨張係数差が４〜９ｐｐｍ／℃以下であり、かつ、低温焼結セラミック層（１５）のヤング率が１２０ＧＰａ未満であり、かつ抗折強度が２００ＭＰａ以上である。

Description

この発明は、半導体素子などを実装しながら放熱機能をも与える金属ベース基板に関するもので、特に、低温焼結セラミック材料を用いて構成されたセラミック層と金属板とを組み合わせた金属ベース基板に関するものである。
金属ベース基板は、比較的高い放熱機能を有しており、たとえば半導体素子のような放熱を必要とする電子部品を実装するために有利に用いられている。このような金属ベース基板において、金属板と組み合わせる基板層を構成する材料として、セラミック材料が用いられている。
たとえば低温焼結セラミック材料は、１０５０℃以下の温度で焼結可能なセラミック材料である。したがって、低温焼結セラミック材料を用いて構成されたセラミック層を金属板上に形成した金属ベース基板であれば、それほど高い融点を有する金属からなる金属板を用いなくても、生の低温焼結セラミック層と金属板とを一括焼成して得ることができる。
しかし、低温焼結セラミック層と金属板とを一括焼成すると、一括焼成後の冷却過程で、その熱膨張係数差から、低温焼結セラミック層と金属板との界面で剥離が生じたり、低温焼結セラミック層にクラックが生じたりすることがある。
よって、このような低温焼結セラミック層と金属板との間での剥離や低温焼結セラミック層でのクラックの課題を解決するための手段として、低温焼結セラミック層と金属板との熱膨張係数を合わせることが行なわれている。
たとえば、特表平１１−５１１７１９号公報（特許文献１）および特表平１１−５１４６２７号公報（特許文献２）では、金属板と生の低温焼結セラミック層とを同時焼成するにあたって、セラミック層の剥離やクラックを防止するため、金属板の熱膨張係数と低温焼結セラミック層の熱膨張係数を一致させること、より具体的には、金属板の熱膨張係数に一致するように低温焼結セラミック層の組成を改良することが提案されている。
しかし、これら特許文献１および２に記載の技術では、低温焼結セラミック層の組成改良にも限界があるため、金属板の材料として、熱膨張係数の低い金属しか用いることができない、という問題がある。実際、特許文献１および２に記載の技術では、金属板に熱膨張係数の低い合金を用い、低温焼結セラミック層の熱膨張係数と近くすることで、上記剥離やクラックの問題を解決している。
しかし、熱膨張係数の低い合金は熱伝導率が低い。よって、金属板にたとえば銅のような熱伝導率が高い金属を用いた場合と比較して、金属ベース基板の放熱特性に劣るという問題を招く。
特表平１１−５１１７１９号公報 特表平１１−５１４６２７号公報
そこで、この発明の目的は、上述したような問題を解決し得る金属ベース基板を提供しようとすることである。
この発明は、金属板と低温焼結セラミック層との間で熱膨張係数に差があるとしても、これを許容しながら、セラミック層の剥離やクラックを防止することができる新たな要件を見出すことによって、上述の課題を解決しようとするものである。
すなわち、この発明に係る金属ベース基板は、金属板と、金属板の上に形成された低温焼結セラミック層とを備えるもので、金属板の熱膨張係数は低温焼結セラミック層の熱膨張係数より大きく、金属板と低温焼結セラミック層との２５〜４００℃での平均熱膨張係数差が９ｐｐｍ／℃以下であり、かつ、低温焼結セラミック層のヤング率が１２０ＧＰａ未満であり、かつ抗折強度が２００ＭＰａ以上であることを特徴としている。
この発明に係る金属ベース基板によれば、これを得るために、熱膨張係数差がある金属板と低温焼結セラミック層とを同時焼成しても、セラミック層の剥離やクラックを抑制することができる。そのため、金属板や低温焼結セラミック層として使用できる材料の選択範囲が広がるため、金属ベース基板の低コスト化が可能となる。また、金属板の材料として、たとえば銅のような熱伝導率の高い金属を用いることが可能となるため、金属ベース基板の放熱性を高めることができる。
この発明において、上記平均熱膨張係数差が４ｐｐｍ／℃以上とされると、金属板から低温焼結セラミック層に所定以上の圧縮応力が付与されている状態となるため、金属ベース基板の表面に形成される導体に対して、高い耐剥離強度を与えることができる。
この発明の一実施形態による金属ベース基板を備える電子部品装置を示す断面図である。
図１を参照して、まず、この発明の一実施形態による金属ベース基板を備える電子部品装置について説明する。
図１に示した電子部品装置１１は、金属ベース基板１２と、その上に実装される半導体素子１３とを備えている。
金属ベース基板１２は、金属板１４と、金属板１４の上に配置される低温焼結セラミック層１５および拘束層１６とを備えている。ここで、金属板１４は低温焼結セラミック層１５に接している。また、低温焼結セラミック層１５と拘束層１６とは交互に積層され、最上層は拘束層１６によって与えられている。なお、最上層は低温焼結セラミック層１５によって与えられてもよい。
低温焼結セラミック層１５は、拘束層１６より厚い。後述する製造方法の説明から明らかになるように、低温焼結セラミック層１５は低温焼結セラミック材料の焼結体からなる。他方、拘束層１６は、上記低温焼結セラミック材料の焼結温度では焼結しない難焼結性セラミック材料を含むが、焼成時において、低温焼結セラミック層１５に含まれていた低温焼結セラミック材料の一部が拘束層１６へと流動することによって、難焼結性セラミック材料が固化され、緻密化されている。
金属ベース基板１２における低温焼結セラミック層１５および拘束層１６によって構成される積層体部分１７には、回路パターンが形成される。図１では、いくつかの回路パターンの図示を省略しているが、半導体素子１３に関連して、たとえば、いくつかの表面導体１８、いくつかの層間接続導体１９、およびいくつかの面内配線導体２０が形成されている。また、表面導体１８の特定のものと半導体素子１３とは、ボンディングワイヤ２１によって電気的に接続されている。
使用状態において、半導体素子１３において発生した熱は、積層体部分１７を介して金属板１４に伝導され、金属板１４から放熱される。金属板１４は、その機能を効果的に発揮させるため、たとえば銅または銀を主成分とすることが好ましい。
このような電子部品装置１１において用いられる、金属ベース基板１２は、次のようにして製造される。
まず、金属板１４が用意されるとともに、低温焼結セラミック材料を含む低温焼結セラミックスラリーと、この低温焼結セラミック材料の焼結温度では焼結しない難焼結性セラミック材料を含む難焼結性セラミックスラリーとがそれぞれ用意される。
次に、金属板１４の上に、低温焼結セラミックスラリーからなる低温焼結セラミックグリーン層および難焼結性セラミックスラリーからなる難焼結性セラミックグリーン層が配置される。ここで、低温焼結セラミックグリーン層は低温焼結セラミック層１５となるべきものであり、難焼結性セラミックグリーン層は拘束層１６となるべきものである。また、前述した表面導体１８、層間接続導体１９および面内配線導体２０が、必要に応じて、特定のセラミックグリーン層に設けられる。
上述の工程を実施するにあたり、好ましくは、低温焼結セラミックスラリーをシート状に成形して得られたセラミックグリーンシート上で、難焼結性セラミックスラリーをシート状に成形することによって、低温焼結セラミックグリーン層と難焼結性セラミックグリーン層とが重ね合わされた複合グリーンシートを得た上で、この複合グリーンシートを金属板１４上に必要枚数積層し、圧着することが行なわれる。
なお、上記方法に代えて、低温焼結セラミックスラリーを成形して得られた低温焼結セラミックグリーンシートと、難焼結性セラミックスラリーを形成して得られた難焼結性セラミックグリーンシートとを、金属板１４上で、交互に積層してもよい。あるいは、低温焼結セラミックグリーンシート上で、難焼結性セラミックグリーン層の成形と低温焼結セラミックグリーン層の成形とを繰り返してもよい。
次に、金属板１４ならびに低温焼結セラミックグリーン層および難焼結性セラミックグリーン層を同時焼成する工程が実施される。この同時焼成する工程において、低温焼結セラミックグリーン層に含まれている低温焼結セラミック材料は焼結し、低温焼結セラミック層１５となる。また、この低温焼結セラミック材料の一部は、難焼結性セラミックグリーン層へと流動し、難焼結性セラミックグリーン層に含まれる難焼結性セラミック材料を固化し、難焼結性セラミックグリーン層を緻密化させ、拘束層１６となる。
上記難焼結性セラミックグリーン層は、焼成工程において、平面方向へは実質的に収縮しないため、低温焼結セラミックグリーン層の平面方向での収縮を抑制するように作用する。したがって、金属板１４の上の低温焼結セラミックグリーン層および難焼結性セラミックグリーン層からなる積層体部分全体の平面方向での収縮が有利に抑制される。
このようにして得られた金属ベース基板１２において、金属板１４の熱膨張係数は低温焼結セラミック層１５の熱膨張係数より大きく、金属板１４と低温焼結セラミック層１５との２５〜４００℃での平均熱膨張係数差が９ｐｐｍ／℃以下とされ、かつ、低温焼結セラミック層１５のヤング率が１２０ＧＰａ未満とされ、かつ抗折強度が２００ＭＰａ以上とされる。
上記のように、この発明では、金属板１４と低温焼結セラミック層１５との間で熱膨張係数に差があるとしても、その上限値を規定しながら、低温焼結セラミック層１５のヤング率および抗折強度といった新たな要件を加えることにより、低温焼結セラミック層１５と金属板１４との間での剥離や低温焼結セラミック層１５でのクラックを抑制できることを見出したことに意義がある。
低温焼結セラミック層１５と比較して金属板１４の熱膨張係数が大きいと、一括焼成後の降温過程で、熱膨張係数差による圧縮応力が低温焼結セラミック層１５に発生する。そして、降温過程で温度が下がるにつれ、その圧縮応力は大きくなる。ヤング率が低いということは、ある一定の応力に対して変形しやすいということである。抗折強度が一定の場合、ヤング率が低い方が、金属板１４と低温焼結セラミック層１５との間の熱膨張係数差により圧縮応力が生じても、低温焼結セラミック層１５にクラックが生じにくい。一方、ヤング率が一定の場合は、抗折強度が高い方が、金属板１４と低温焼結セラミック層１５との間の熱膨張係数差により圧縮応力が生じても、低温焼結セラミック層１５にクラックが生じにくい。つまり、低温焼結セラミック層１５のヤング率を１２０ＧＰａ未満と低く、かつ抗折強度を２００ＭＰａ以上と高くすることにより、上記圧縮応力による低温焼結セラミック層１５でのクラック発生を効果的に防止することが可能となる。
なお、金属板１４と低温焼結セラミック層１５との２５〜４００℃での平均熱膨張係数差が９ｐｐｍ／℃を超えると、ヤング率および抗折強度が上記のような範囲内であっても、熱膨張係数差による応力で、金属板１４との界面で低温焼結セラミック層１５にクラックが発生する。
上述の金属板１４と低温焼結セラミック層１５との２５〜４００℃での平均熱膨張係数差が４ｐｐｍ／℃以上とされると、金属ベース基板４の表面に形成される導体、たとえば表面導体１８についての耐剥離強度を大きく向上させることができる。これは、金属板１４から低温焼結セラミック層１５に所定以上の圧縮応力が付与されているからである。
上述したように、この発明では、低温焼結セラミック層１５のヤング率は１２０ＧＰａ未満とされ、かつ抗折強度は２００ＭＰａ以上とされるが、これらヤング率の下限値および抗折強度の上限値については、金属ベース基板１２の製造技術上の観点から規定され得る。すなわち、ヤング率が４０ＧＰａ未満の低温焼結セラミック層１５を作製することは困難であるため、ヤング率の下限値は４０ＧＰａとされ、他方、抗折強度が６００ＭＰａより高い低温焼結セラミック層１５を作製することは困難であるため、抗折強度の上限値は６００ＭＰａとされることが好ましい。
以上説明した実施形態では、金属板１４の上に形成される低温焼結セラミック層１５が、複数の低温焼結セラミック層１５と拘束層１６とを交互に積層した積層体部分１７の一部を構成するものであったが、金属板の上に低温焼結セラミック層のみが形成された構造を有する金属ベース基板に対しても、この発明を適用することができる。また、金属板と低温焼結セラミック層との間に接合ガラス層を形成していてもよい。
次に、この発明に基づいて実施した実験例について説明する。
［複合グリーンシートの作製］
ＢａＣＯ３、Ａｌ２Ｏ３（コランダム）、およびＳｉＯ２（クオーツ）の各粉末を用意し、これらを混合した混合粉末を８４０℃の温度で１２０分間仮焼することによって、ＢａＯ：３７．０重量％、Ａｌ２Ｏ３：１１．０重量％、およびＳｉＯ２：５２．０重量％の含有比率となる原料粉末１を作製した。
他方、ＢａＣＯ３、Ａｌ２Ｏ３（コランダム）、およびＳｉＯ２（アモルファス）の各粉末を用意し、これらを混合した混合粉末を８４０℃の温度で１２０分間仮焼することによって、ＢａＯ：３７．０重量％、Ａｌ２Ｏ３：１１．０重量％、およびＳｉＯ２：５２．０重量％の含有比率となる原料粉末２を作製した。
次に、上記原料粉末１、原料粉末２、ＭｎＣＯ３粉末、Ｍｇ（ＯＨ）２粉末、ＴｉＯ２粉末、およびＡｌ２Ｏ３（コランダム）粉末を、表１に示す秤量比率をもって秤量し、分散剤が添加された有機溶剤中で混合し、後に樹脂および可塑剤を添加してさらに混合して、低温焼結セラミック材料を含む低温焼結セラミックスラリーを得た。
次に、低温焼結セラミックスラリーを脱泡した後、ドクターブレード法により、厚み４０μｍの低温焼結セラミックグリーン層となるべきセラミックグリーンシートを作製した。
なお、表１に示した種々の成分のうち、原料粉末２は、熱膨張係数を下げるために用いられたものである。上記原料粉末１および２にそれぞれ含まれるＳｉＯ２に関して、原料粉末２に含まれるアモルファスは、原料粉末１に含まれるクオーツより低い熱膨張係数を有しているためである。また、ＭｎＣＯ３は、焼結助剤として機能するものである。ＭｎＣＯ３が多くなると抗折強度は低下する。また、原料粉末１とは別に加えられるクオーツは、熱膨張係数を上げるために用いられたものである。また、原料粉末１または２とは別に加えられるＡｌ２Ｏ３は、ヤング率を上げるために用いられたものである。
他方、ＢａＯ、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、Ｂ２Ｏ３、およびＬｉ２Ｏからなるガラス粉末とＡｌ２Ｏ３粉末とを、４０重量部：６０重量部の比率で、分散剤が添加された有機溶剤中で混合し、後に樹脂および可塑剤を添加してさらに混合して、難焼結性セラミック材料を含む難焼結性セラミックスラリーを得た。
次に、難焼結性セラミックスラリーを脱泡した後、前述したセラミックグリーンシート上で、ドクターブレード法により、厚み３．０μｍをもってシート状に成形した。このようにして、上記セラミックグリーンシートによって与えられた低温焼結セラミックグリーン層と、難焼結性セラミックスラリーから成形された難焼結性セラミックグリーン層とが重ね合わされた複合グリーンシートを得た。
なお、上記難焼結性セラミックスラリーを単独で成形して得られたセラミック成形体は、後述する焼成条件で焼成しても、焼結しないことが確認されている。
Figure 2011122407
［未焼成の評価用試料の作製］
上記複合グリーンシートを１０枚積層し、温度８０℃、圧力１５０ＭＰａの条件でプレスし、平面寸法３０ｍｍ□の未焼成の第１の評価用試料を作製した。
この第１の評価用試料は、焼成後において、金属ベース基板における低温焼結セラミック層および拘束層からなる積層体部分と同様の構成を有するものであるが、これ単独で、後述する焼成収縮率、熱膨張係数、ヤング率および抗折強度評価のための試料として供した。
また、金属板として、厚み０．８ｍｍの銅板を用意し、この銅板上に、上記複合グリーンシートを、１０枚積層し、温度８０℃、圧力１５０ＭＰａの条件でプレスし、平面寸法３０ｍｍ□の焼成前の金属ベース基板と同様の構成を有する未焼成の第２の評価用試料を作製した。ここで、複合グリーンシートは、低温焼結セラミックグリーン層が銅板に接するように配置した。
この第２の評価用試料は、後述するクラック評価のための試料として供した。
また、上記第２の評価用試料の作製途中の複合グリーンシートの積層工程において最上層に位置すべき複合グリーンシートとして、その難焼結性セラミックグリーン層側の主面に、銅ペーストを用いて、平面寸法２ｍｍ□の表面導体を２０個分布させて形成したものを用いたことを除いて、第２の評価用試料の場合と同様の操作を経て、未焼成の第３の評価用試料を作製した。
この第３の評価用試料は、後述する表面導体固着強度測定のための試料として供した。
［焼成］
上記第１、第２および第３の評価用試料を、還元性雰囲気中、表２の「焼成温度」の欄に示す温度で１８０分間焼成した。
［評価］
表２に示すように、「焼成収縮率」、「熱膨張係数」、「ヤング率」および「抗折強度」を、第１の評価用試料によって評価した。
特に、「焼成収縮率」については、平面寸法３０ｍｍ□の未焼成の第１の評価用試料の一辺の長さ１００ｍｍから焼成後の第１の評価用試料の一辺の長さを引いた値を１００ｍｍで除し、１００倍した値を焼成収縮率［％］とした。
また、「熱膨張係数」については、焼成後の第１の評価用試料の２５〜４００℃での平均熱膨張係数を求めた。この「熱膨張係数」については、銅の熱膨張係数である１７ｐｐｍ／℃との差を求め、これを表３の「銅板との熱膨張係数差」の欄に示した。
なお、上記の「焼成収縮率」、「熱膨張係数」、「ヤング率」および「抗折強度」の評価は、第１の評価用試料、すなわち、低温焼結セラミック層と拘束層との積層体について行なったものであるが、拘束層にも低温焼結セラミック材料が浸透しているので、低温焼結セラミック層単独で評価したものと実質的に同等と見なすことができる。
Figure 2011122407
また、表３に示すように、「クラック」および「表面導体固着強度」を評価した。
特に、「クラック」については、焼成後の第２の評価用試料の相対向する各端面から１ｍｍ内方の各位置での断面を走査型電子顕微鏡（ＳＥＭ）により倍率１０００倍で観察した。観察箇所は、１個の評価用試料の各端面につき３０箇所、すなわち、両端面で合計６０箇所とした。１観察視野でも、クラックまたは銅板と積層体部分との界面での剥離が確認されれば、「クラックあり：×」と判断し、他方、クラックまたは剥離クが１観察視野も確認されなければ、「クラックなし：○」と判断した。
また、「表面導体固着強度」については、焼成後の第３の評価用試料の表面導体に、直径１ｍｍのＳｎめっき被覆銅線をＭ７０５はんだで取付け、引張速度：２ｍｍ／分の条件でピール強度を測定した。そして、試料数２０個について測定し、その平均値を表面導体固着強度とした。この「表面導体固着強度」は、「クラック」が「○」の試料についてのみ評価した。
参考のため、第３の評価用試料に銅板がない場合、すなわち、銅板からの圧縮応力が付与されていない状態での表面導体固着強度を求めたところ、３５Ｎであった。
Figure 2011122407
表３に示すように、「銅板との熱膨張係数差」が９ｐｐｍ／℃以下であり、かつ、表２に示すように、ヤング率が１２０ＧＰａ未満であり、かつ抗折強度が２００ＭＰａ以上である、試料２〜９、１１および１２では、表３に示すように、「クラック」が「○」であり、また、「表面導体固着強度」が、銅板がない場合の「３５Ｎ」を上回っている。これらのことから、試料２〜９、１１および１２によれば、低温焼結セラミック層と銅板との間での剥離や低温焼結セラミック層でのクラックを抑制することができ、また、表面導体について高い耐剥離強度を実現し得ることがわかる。
また、特に試料６と試料７とを比較すれば、表３に示した「銅板との熱膨張係数差」は、試料６では「４．０ｐｐｍ／℃」であり、試料７では「３．７ｐｐｍ／℃」である。そして、表３に示した「表面導体固着強度」を比較すると、試料６では「４３Ｎ」であり、試料７では「３６Ｎ」である。このことから、「銅板との熱膨張係数差」が４ｐｐｍ／℃以上とされることにより、表面導体についての耐剥離強度を大きく向上させ得ることがわかる。
これらに対して、試料１では、表３に示すように、「銅板との熱膨張係数差」が９ｐｐｍ／℃を超える「９．２ｐｐｍ／℃」であり、「クラック」が「×」となっている。
また、試料１０では、表２に示す「ヤング率」が１２０ＧＰａを超える「１３６ＧＰａ」であり、表３に示すように、「クラック」が「×」となっている。
また、試料１３では、表２に示す「抗折強度」が２００ＭＰａ未満の「１８２ＭＰａ」であり、表３に示すように、「クラック」が「×」となっている。
以上の実験例では、金属板として銅板を用いたが、銅板以外の金属板を用いた場合であっても同様の結果が得られることが確認されている。
１１ 電子部品装置
１２ 金属ベース基板
１４ 金属板
１５ 低温焼結セラミック層
１６ 拘束層

Claims (2)

  1. 金属板と、
    前記金属板の上に形成された低温焼結セラミック層と
    を備え、
    前記金属板の熱膨張係数は前記低温焼結セラミック層の熱膨張係数より大きく、前記金属板と前記低温焼結セラミック層との２５〜４００℃での平均熱膨張係数差が９ｐｐｍ／℃以下であり、かつ、
    前記低温焼結セラミック層のヤング率が１２０ＧＰａ未満であり、かつ抗折強度が２００ＭＰａ以上である、
    金属ベース基板。
  2. 前記平均熱膨張係数差は４ｐｐｍ／℃以上である、請求項１に記載の金属ベース基板。
JP2012508231A 2010-03-30 2011-03-23 金属ベース基板 Expired - Fee Related JP5648682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012508231A JP5648682B2 (ja) 2010-03-30 2011-03-23 金属ベース基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010076686 2010-03-30
JP2010076686 2010-03-30
JP2012508231A JP5648682B2 (ja) 2010-03-30 2011-03-23 金属ベース基板
PCT/JP2011/056914 WO2011122407A1 (ja) 2010-03-30 2011-03-23 金属ベース基板

Publications (2)

Publication Number Publication Date
JPWO2011122407A1 true JPWO2011122407A1 (ja) 2013-07-08
JP5648682B2 JP5648682B2 (ja) 2015-01-07

Family

ID=44712117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012508231A Expired - Fee Related JP5648682B2 (ja) 2010-03-30 2011-03-23 金属ベース基板

Country Status (3)

Country Link
US (1) US20130266782A1 (ja)
JP (1) JP5648682B2 (ja)
WO (1) WO2011122407A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9863831B2 (en) * 2013-03-25 2018-01-09 Endress + Hauser Gmbh + Co. Kg Sintered body comprising a plurality of materials and pressure measuring instrument comprising such a sintered body

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015160359A1 (en) * 2014-04-18 2015-10-22 Halliburton Energy Services, Inc. High-temperature cycling bga packaging

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256469A (en) * 1991-12-18 1993-10-26 General Electric Company Multi-layered, co-fired, ceramic-on-metal circuit board for microelectronic packaging
US6709749B1 (en) * 1995-06-06 2004-03-23 Lamina Ceramics, Inc. Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate
US6143432A (en) * 1998-01-09 2000-11-07 L. Pierre deRochemont Ceramic composites with improved interfacial properties and methods to make such composites
JPH10139560A (ja) * 1996-11-14 1998-05-26 Nippon Chemicon Corp セラミック基板
JP2000082774A (ja) * 1998-06-30 2000-03-21 Sumitomo Electric Ind Ltd パワ―モジュ―ル用基板およびその基板を用いたパワ―モジュ―ル
JP2001015930A (ja) * 1999-06-30 2001-01-19 Kyocera Corp 多層配線基板およびその製造方法
JP3666321B2 (ja) * 1999-10-21 2005-06-29 株式会社村田製作所 多層セラミック基板およびその製造方法
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
JP2002368422A (ja) * 2001-04-04 2002-12-20 Murata Mfg Co Ltd 多層セラミック基板及びその製造方法
JP4029163B2 (ja) * 2002-07-18 2008-01-09 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP4549029B2 (ja) * 2003-02-25 2010-09-22 京セラ株式会社 ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
US7186461B2 (en) * 2004-05-27 2007-03-06 Delaware Capital Formation, Inc. Glass-ceramic materials and electronic packages including same
JP2006237268A (ja) * 2005-01-28 2006-09-07 Kyocera Corp 配線基板
JP4583224B2 (ja) * 2005-04-05 2010-11-17 京セラ株式会社 測定用配線基板、プローブカード及び評価装置
US7547369B2 (en) * 2006-08-31 2009-06-16 Ferro Corporation Method of making multilayer structures using tapes on non-densifying substrates
KR100825766B1 (ko) * 2007-04-26 2008-04-29 한국전자통신연구원 Ｌｔｃｃ 패키지 및 그 제조방법
CN101784502B (zh) * 2007-08-17 2013-03-27 株式会社村田制作所 陶瓷组合物及其制造方法、陶瓷基板、以及陶瓷生坯层的制造方法
JP5213477B2 (ja) * 2008-02-26 2013-06-19 京セラ株式会社 ガラスセラミックスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9863831B2 (en) * 2013-03-25 2018-01-09 Endress + Hauser Gmbh + Co. Kg Sintered body comprising a plurality of materials and pressure measuring instrument comprising such a sintered body

Also Published As

Publication number Publication date
US20130266782A1 (en) 2013-10-10
JP5648682B2 (ja) 2015-01-07
WO2011122407A1 (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
JP5263226B2 (ja) 多層セラミック基板およびその製造方法
JP6609622B2 (ja) 配線基板
WO2016098767A1 (ja) セラミック素地及びその製造方法
JP2011040604A (ja) 積層型セラミック電子部品およびその製造方法
CN111096090B (zh) 陶瓷基板的制造方法、陶瓷基板以及模块
JP5880780B2 (ja) 絶縁性セラミックペースト、セラミック電子部品およびその製造方法
KR101188770B1 (ko) 저온 소결 세라믹 재료, 저온 소결 세라믹 소결체 및 다층 세라믹 기판
JP6077353B2 (ja) アルミナ質セラミックス、およびそれを用いた配線基板
JP5648682B2 (ja) 金属ベース基板
US11011441B2 (en) Multilayer ceramic substrate and electronic device
JP5585649B2 (ja) 金属ベース基板およびその製造方法
JP4782397B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP5402776B2 (ja) 金属ベース基板の製造方法
JP2010034176A (ja) 多層配線基板およびその製造方法
JP2012156314A (ja) 多層配線基板
JP2008037675A (ja) 低温焼結セラミック組成物、セラミック基板およびその製造方法、ならびに電子部品
JP3688919B2 (ja) セラミック多層配線基板
JP2005191129A (ja) セラミック多層複合基板
JP5209563B2 (ja) 多層セラミック基板の製造方法
JP5533120B2 (ja) 多層セラミック基板の製造方法
JP2006228777A (ja) 導体ペースト及び配線基板の製造方法
JP5573407B2 (ja) 金属ベース基板
JP4762564B2 (ja) 導体組成物及びこれを用いた配線基板とその製造方法
JP2019046590A (ja) 導電性ペースト及びセラミック配線基板の製造方法
JP2012156380A (ja) 多層配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141027

R150 Certificate of patent or registration of utility model

Ref document number: 5648682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees