JPWO2011001680A1 - 共振器およびその製造方法 - Google Patents

共振器およびその製造方法 Download PDF

Info

Publication number
JPWO2011001680A1
JPWO2011001680A1 JP2011520792A JP2011520792A JPWO2011001680A1 JP WO2011001680 A1 JPWO2011001680 A1 JP WO2011001680A1 JP 2011520792 A JP2011520792 A JP 2011520792A JP 2011520792 A JP2011520792 A JP 2011520792A JP WO2011001680 A1 JPWO2011001680 A1 JP WO2011001680A1
Authority
JP
Japan
Prior art keywords
support portion
insulating layer
resonator
cross
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011520792A
Other languages
English (en)
Other versions
JP5230810B2 (ja
Inventor
智英 神山
智英 神山
岩崎　智弘
智弘 岩崎
山川　岳彦
岳彦 山川
中村　邦彦
邦彦 中村
大西　慶治
慶治 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011520792A priority Critical patent/JP5230810B2/ja
Publication of JPWO2011001680A1 publication Critical patent/JPWO2011001680A1/ja
Application granted granted Critical
Publication of JP5230810B2 publication Critical patent/JP5230810B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/0072—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of microelectro-mechanical resonators or networks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00142—Bridges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015—Cantilevers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02244—Details of microelectro-mechanical resonators
    • H03H9/02338—Suspension means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/24—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • H03H9/2405—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive of microelectro-mechanical resonators
    • H03H9/2447—Beam resonators
    • H03H9/2463—Clamped-clamped beam resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/01—Switches
    • B81B2201/012—Switches characterised by the shape
    • B81B2201/016—Switches characterised by the shape having a bridge fixed on two ends and connected to one or more dimples
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/019—Suspended structures, i.e. structures allowing a movement characterized by their profile
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02244—Details of microelectro-mechanical resonators
    • H03H2009/02283—Vibrating means
    • H03H2009/02291—Beams
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02244—Details of microelectro-mechanical resonators
    • H03H2009/02488—Vibration modes
    • H03H2009/02511—Vertical, i.e. perpendicular to the substrate plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

ＭＥＭＳ技術を用いた共振器において、電極形状の精度を向上させ、入出力間がショートしてしまうことを回避でき、共振器の信頼性を高めること。基板１０１と、基板１０１上に選択敵に形成された犠牲層である絶縁層１０２と、基板１０１上に空間を介して形成された梁１０３と、絶縁層１０２上に梁１０３と同じ材料で形成された第１の支持部１０４Ａと、梁１０３と空間を介して形成された信号を入出力するための電極１０６と、を備えた共振器であって、梁１０３の長手方向に垂直な断面において、梁１０３の断面積と第１の支持部１０４Ａの断面積とがほぼ等しくなるようにする。

Description

本発明は、ＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いた共振器およびその製造方法に係り、特に電極形状の精度を向上させる共振器の構造に関する。
従来のＭＥＭＳ共振器は例えば図５に示されるような構造を有していた。
図５は従来のＭＥＭＳ共振器の要部斜視図（ａ）、上面図（ｂ）、断面図（ｃ）である。
図５において、共振器は支持基板７０１、犠牲層である第１の絶縁層７０２、梁７０３、梁７０３を支持する支持部７０４、犠牲層であるギャップ形成用の第２の絶縁層７０５、電極７０６から形成される。この第１の絶縁層７０２はスペーサとなる。図５では例えば単結晶シリコンからなる支持基板７０１上に熱酸化膜からなる第１の絶縁層７０２を形成し、単結晶シリコン層を貼り合わせて形成したＳＯＩ（Silicon On Insulator）基板を用いて構成され、第２の絶縁層７０５にＴＥＯＳ（TetraEthyl Ortho Silicate）による酸化膜、電極７０６に多結晶シリコンが用いられる。
梁７０３と支持部７０４を形成するために、異方性エッチングプロセスを用いて三角柱形状を形成する。次に、第２の絶縁層７０５となる酸化膜と電極７０６となる多結晶シリコンを成膜する。このとき、梁７０３と電極７０６との間では、第２の絶縁層７０５は除去され、ギャップを形成する。次に電極７０６をエッチングによって加工する。このとき、三角柱形状が突出した構造では、凹凸が大きいため、フォトリソグラフィを行うことが困難であり、レジストを所望の高さまで形成するプロセスが必要である。
その１つとして、電極７０６を形成した後にレジストを形成する方法が開示されている。図６はＭＥＭＳ共振器のプロセスフロー図を示しており、左側が断面図、右側が上面図である。（ａ）は単結晶シリコンからなる支持基板８０１上に熱酸化膜からなる第１の絶縁層８０２を形成し、さらにこの第１の絶縁層８０２に単結晶シリコン層８０３ｓを貼り合わせて形成したＳＯＩ基板を示す。（ｂ）は単結晶シリコン層８０３ｓを異方性エッチングによってパターンニングして単結晶シリコンからなる梁８０３と支持部８０４を形成した状態である。（ｃ）はギャップとなるＴＥＯＳなどからなる第２の絶縁層８０５を成膜した状態である。（ｄ）は電極となる多結晶シリコン層８０６ｓを成膜した状態である。（ｅ）は所望の高さまでレジスト８０７を形成した状態である。ここでは、（ｄ）から（ｅ）にかけての工程において、例えば突出した梁８０３の厚みを３μｍ、第２の絶縁層８０５の厚みを０．３μｍ、電極用の多結晶シリコン層８０６ｓの厚みを１．０μｍとする。電極８０６を梁８０３の高さの半分に形成しようとすると、２．４〜２．５μｍ厚みのレジスト８０７を形成することで三角の頂点のみが露出され、その他はレジスト８０７で覆われた構造を実現できる。このような従来の技術としては、例えば特許文献１に記載されたものが知られている。
あるいは梁８０３の突出部分が平坦化される状態になる程度の厚さまでレジスト８０７を形成し、レジスト８０７のエッチバックによって三角の頂点のみを露出させてレジスト８０７の開口部８０８を形成することもできる。例えば上記の膜厚で共振器を形成した場合、レジスト８０７の厚みは５〜６μｍ必要となる。このような従来の技術としては、例えば特許文献２に記載されたものが知られている。
その後、（ｆ）の工程では、多結晶シリコン層８０６ｓをウェハ全面でエッチングを行って入出力用の電極を分断して入出力用の電極８０６を形成する。そして（ｇ）の工程は、レジスト８０７を除去した後に、電極８０６をフォトリソグラフィによってパターンニングした状態、最後に（ｈ）の工程において、第１の絶縁層８０２と第２の絶縁層８０５とを、気相のフッ酸にてエッチングすることによって中空構造を形成して、梁８０３を振動子とするＭＥＭＳ共振器が完成する。
日本国特開２００７−３１２３７３号公報 日本国特開平６−３１００２９号公報
しかしながら、特許文献１の方法では三角の頂点を露出させるために、粘性の低いレジストが必要となるが、これを塗布したときに、断面三角形状の裾野部分にレジストが溜まりやすく、レジストの開口部分の制御性に欠けるという問題がある。特に開口幅を狭くする場合はレジスト形成が困難である。また特許文献２のようにレジストエッチバックを適用した場合、図６（ｅ）のような開口部８０８が曲線状となる。その原因としては、機械的な振動を行う梁８０３とこれを支持する支持部８０４でレジスト８０７を塗布したときの高さのばらつきと、レジストエッチバックによる高さのばらつきである。また梁８０３と支持部８０４とで、パターンの体積が異なり、放熱効率も異なるためである。換言すれば、梁８０３は幅の狭いパターンであるため、中心付近に熱が篭りやすく、結果としてエッチングレートは高くなるが、支持部８０４付近の梁８０３では、支持部８０４への放熱によってエッチングレートが低くなり、梁８０３と支持部８０４ではエッチングレートが不均一になる。したがってレジスト８０７の開口部８０８において所望の形状が得られなくなり、電極８０６をパターンニングしたときに形状異常の原因となってしまう。具体的には支持部８０４に近い部分ほど、レジストの開口部８０８は狭くなってしまい（工程（ｇ）を参照）、プロセスのばらつきによっては、電極の端部分で入出力が接触してショートする可能性がある。
図７は従来のレジストエッチバックプロセスを用いて作製した電極の形状不良を示す図（ＳＥＭ写真）である。電極は、支持部９０４に近づくほど平行度が悪くなり、電極９０６同士が近接するように電極９０６の角に向かって曲線を持った形状となっている。９０３は梁である。
本発明は前記実情に鑑みてなされたもので、高精度のパターン形成が可能な共振器構造を提供することを目的とする。
本発明は、基板と、前記基板上に選択的に配置された絶縁層と、空間を介して前記基板上に配置された梁と、前記絶縁層上に配置され、前記梁に連設して前記梁を支持する第１の支持部と、空間を介して前記梁上に配置され、それぞれの一端が前記梁の長手方向に沿って前記梁の上方で近接する２つの電極とを備えた共振器であって、前記梁の長手方向に垂直な断面において、前記梁の断面積と前記第１の支持部の断面積とはほぼ等しい共振器である。
また本発明は、基板と、前記基板上に配置された第１の絶縁層と、前記第１の絶縁層上に配置された単結晶シリコン層とを有するＳＯＩ基板を用意する工程と、前記単結晶シリコン層上に第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクとして前記単結晶シリコン層に対し異方性エッチングを行い、梁と前記梁に連設された第１の支持部とを、前記梁の長手方向に垂直な断面において、前記梁の断面積と前記第１の支持部の断面積とがほぼ等しくなるように形成する工程と、前記第１の絶縁層、前記梁、および前記第１の支持部の上に、第２の絶縁層を形成する工程と、前記第２の絶縁層上に導電層を形成する工程と、前記導電層上に第２のレジストパターンを形成する工程と、前記第２のレジストパターンをマスクとして前記導電層に対しエッチングを行い、前記導電層からなる２つの電極であって、それぞれの一端が前記梁の長手方向に沿って前記梁の上方で近接する２つの電極を形成する工程と、前記第１の絶縁層および前記第２の絶縁層を部分的にエッチングにより除去し、前記２つの電極と前記梁との間、および、前記梁と前記基板との間に、空間を形成する工程とを含む共振器の製造方法である。
本発明によれば、電極形状の精度を向上させ、入出力電極間における短絡を回避でき、共振器の信頼性を高めることができる。
（ａ）本発明の実施の形態１に係る共振器の上面図（ｂ）本発明の実施の形態１に係る共振器の断面図(（ａ）のＡ−Ａ’断面図)（ｃ）本発明の実施の形態１に係る共振器の断面図(（ａ）のＢ−Ｂ’断面図) （ａ）〜（ｈ）は本発明の実施の形態１に係る共振器のプロセスフロー図 本発明の実施の形態２に係る共振器の上面図 本発明の実施の形態３に係る共振器の上面図 （ａ）従来の共振器の斜視図 （ｂ）従来の共振器の上面図 （ｃ）従来の共振器の断面図 （ａ）〜（ｈ）は従来の共振器のプロセスフロー図 従来のプロセスによって形成された電極形状を示す図
発明の実施の形態の説明に先立ち、本発明およびその作用効果について、説明する。
本発明者は種々の実験結果から、レジストエッチバックに際し、レジストがエッチングされる際に反応熱が発生するが、この熱の流れに起因して、梁の上方に温度分布が生じることを発見した。そのメカニズムは、以下の通りである。
レジスト塗布直後の状態は、パターンニングされた梁および第１の支持部と、その上方に電極となる導電層が全面に形成されており、その上方にレジストが全面に形成されている。実際には、梁や第１の支持部を構成する単結晶シリコンの膜厚が３ｕｍ程度であるのに対して、導電層を構成する多結晶シリコンの膜厚が１ｕｍ程度であるため、導電層が形成された後においても、下方の梁や第１の支持部のパターンニングによる凹凸は残っている。この導電層表面の凹凸を平坦化するようにレジストが塗布されている。
一般に、レジストに比べて、梁や第１の支持部を構成するシリコンや、導電層を構成する多結晶シリコンは比熱が大きい。したがって、レジストを全面エッチングしていく際に反応熱が発生するが、梁や第１の支持部の上方の領域は、その他の領域に比べて温度上昇が小さくなり、レジスト表面には温度分布が生じる。また、水平方向の熱の流れを考えると、この温度分布を緩和するように、梁や第１の支持部の上方の領域には、周囲の領域から熱が流れ込む。
ここで、梁の上方と、第１の支持部の上方とを比較する。梁の上方では、梁が細長い形状をしているため、周囲の領域から流れ込む熱に比べて梁の上方の領域が小さいため温度が上昇し易い。一方、第１の支持部の上方では、周囲の領域から流れ込む熱に比べ、第１の支持部の上方の領域が大きいため、梁の上方に比べて温度が上昇しにくい。したがって、レジスト表面においては、梁から第１の支持部にかけて温度が低くなるように温度分布が生じる。すなわち、梁の中央部の上方では温度が高く、梁の第１の支持部近傍では温度が低くなる。これにより、梁の端部上方では、梁の中央部上方よりもエッチングレートが小さくなるため、梁の端部においてレジストの開口幅が狭くなる。その結果、このレジストをマスクとしてパターニングされる電極の電極間距離が小さくなる。
これに対し本発明は、梁の端部上方でのエッチングレートが低下しないように、梁の長手方向の断面において、梁の断面積が、第１の支持部の断面積と等しくなるように構成している。これにより、梁の中央部および端部の上方において、エッチングレートを均一に維持することができる。
具体的な構成として、本発明は、基板と、この基板上に選択的に配置された絶縁層と、空間を介してこの基板上に配置された梁と、前記絶縁層上に配置され、前記梁に連設して前記梁を支持する第１の支持部と、空間を介して前記梁上に配置され、それぞれの一端が前記梁の長手方向に沿って前記梁の上方で近接する２つの電極とを備えた共振器であって、前記梁の長手方向に垂直な断面において、前記梁の断面積と前記第１の支持部の断面積とはほぼ等しいことを特徴とする。
この構成によれば、レジスト表面において、梁の中央部上方と梁の端部上方とで温度差が生じることを回避することができる。従って、支持部と梁のそれぞれの上方におけるエッチングレートが同程度となるため、梁の端部において電極間距離が小さくなることを防止できる。また、これに伴って発生するショートを回避できる。
また本発明において、前記梁の長手方向に垂直な断面において、前記梁の断面形状と前記第１の支持部の断面形状とがほぼ等しいことが好ましい。
この構成によれば、第１の支持部と梁とで温度分布はほぼ均一となり熱勾配は形成されないため、梁の端部近傍でのエッチングレートが低くなるのを防ぐことができる。また、マスクも単純な形状でよく、パターンニングも容易である。
また本発明において、前記第１の支持部上に、さらに第２の支持部を有することが好ましい。
また本発明において、前記第２の支持部は前記第１の支持部を覆うように配置されることが好ましい。
これらの構成によれば、機械的強度も高く、電気的接続を行う場合にも接触面積が高いことからコンタクト性も良好となる。
また本発明において、前記第２の支持部は前記第１の支持部と異なる材料で構成されていることが好ましい。
この構成によれば、材料の選択自由度も高く、信頼性の高い共振器を提供することができる。
また本発明において、前記第２の支持部は前記電極と同一材料で構成されていることが好ましい。
この構成によれば、電極と第２の支持部とを同一工程で形成することができ、工数の増大を抑制することができる。
また本発明において、前記第２の支持部は前記電極と同一工程で形成されることが好ましい。
この構成によれば、工数を増大することなく、形成することができる。
また本発明において、前記第２の支持部は前記梁と電気的に接続されていることが好ましい。
この構成によれば、梁に所望の電位を印加したい場合にも良好なコンタクトを形成することができる。
また本発明は、基板と、前記基板上に配置された第１の絶縁層と、前記第１の絶縁層上に配置された単結晶シリコン層とを有するＳＯＩ基板を用意する工程と、前記単結晶シリコン層上に第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクとして前記単結晶シリコン層に対し異方性エッチングを行い、梁と前記梁に連設された第１の支持部とを、前記第１の支持部の長手方向に垂直な断面における前記第１の支持部の断面積が、前記梁の長手方向に垂直な断面における前記梁の断面積とほぼ等しいか、より小さくなるように形成する工程と、前記第１の絶縁層、前記梁、および前記第１の支持部の上に、第２の絶縁層を形成する工程と、前記第２の絶縁層上に導電層を形成する工程と、前記導電層上に第２のレジストパターンを形成する工程と、前記第２のレジストパターンをマスクとして前記導電層に対しエッチングを行い、前記導電層からなる２つの電極であって、それぞれの一端が前記梁の長手方向に沿って前記梁の上方で近接する２つの電極を形成する工程と、前記第１の絶縁層および前記第２の絶縁層を部分的にエッチングにより除去し、前記２つの電極と前記梁との間、および、前記梁と前記基板との間に、空間を形成する工程とを含む共振器の製造方法である。
本発明によれば、電極形状の精度を向上させ、入出力電極間における短絡を回避でき、共振器の信頼性を高めることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１に係る共振器の構造を示す。
図１（ａ）は共振器上面図を示し、図１（ｂ）はＡ−Ａ’断面図、図１（ｃ）はＢ−Ｂ’断面図を示している。図１は梁１０３の両端が支持された両持ち梁であり、ギャップ形成用の第２の絶縁層１０５をエッチングすることにより形成されたギャップを介して、入出力用の電極１０６が配置されている。そして、梁１０３と同じ材料で形成された第１の支持部１０４Ａと第２の支持部１０４Ｂとからなる支持部１０４が、第１の絶縁層１０２と第２の絶縁層１０５を介して基板１０１に接合されている。
この共振器は、図１（ａ）乃至（ｃ）に示すように、単結晶シリコンからなる基板１０１と、この基板１０１上に形成され、スペーサを構成する第１の絶縁層１０２と、前記第１の絶縁層を選択的に除去することで得られる空間を介して基板１０１上に形成された梁１０３と、前記第１の絶縁層１０２上に前記梁１０３に連設された第１の支持部１０４Ａと、前記梁と所定幅のギャップを介して形成された信号を入出力するための電極１０６と、を備えた共振器であって、梁１０３における熱容量と第１の支持部１０４Ａにおける熱容量がほぼ等しいことを特徴とする。電極１０６は、多結晶シリコンで構成される。この第１および第２の絶縁層１０２，１０５はギャップ形成のために後で除去される犠牲層として作用する。そしてこの梁１０３および第１の支持部１０４Ａが断面三角形の梁状体を構成しており、第１の支持部１０４Ａの上層には２面を覆うように多結晶シリコンからなる第２の支持部１０４Ｂが積層されている。ここで望ましくは第１の支持部１０４Ａ上ではギャップ形成用の第２の絶縁層１０５を除去し、第１の支持部１０４Ａと第２の支持部１０４Ｂとが直接コンタクトするように構成されている。
図２（ａ）乃至（ｈ）は共振器のプロセスフロー図を示す。左側が断面図、右側が上面図である。以下、図２を用いて、本実施の形態の共振器の製造工程を説明する。
図２（ａ）はＳＯＩ基板を示しており、土台のシリコンからなる基板１０１の厚み７２５μｍ、熱酸化膜からなる第１の絶縁層１０２の厚み２μｍ、梁１０３となる単結晶シリコン１０３ｓの厚みが３μｍのものを使用している。
図２（ｂ）に示すように、ＳＯＩ基板上に梁１０３を現像液であるＴＭＡＨを用いてシリコンの異方性エッチングによってパターンニングを行った状態であり、梁１０３の長さ（すなわち図2の奥行き方向）は１００μｍである。このとき、従来の製造方法と異なる点として、支持部となる部分は形成せずに断面三角形の梁１０３の両端をそのままの断面形状で延長し、第１の支持部１０４Ａとしている。
続いて図２（ｃ）に示すように、ギャップ形成用の犠牲層として用いる第２の絶縁層１０５と、図２（ｄ）に示すように電極１０６を形成するための多結晶シリコン層（導電層）１０６ｓを連続で成膜し、（ｅ）は膜厚の厚いレジスト１０７を形成してレジストエッチバックによって三角柱梁の高さの半分まで薄型化を行い、開口部１０８を形成した状態である。このときに使用したレジストは東京応化工業製のｉｐ５２００という膜厚の大きい膜を形成するためのレジストである。
図２（ｆ）に示すように、ウェハ全面をドライエッチングによって多結晶シリコン層（導電層）１０６ｓをパターンニングして、入出力用の電極１０６に分割された状態となる。従来は梁のパターンが長さ方向に不連続であり、梁と支持部とでレジストのエッチングレートが異なっていたが、本発明の構造のように一様な幅でかつ断面形状も同様となるようにし、梁１０３と第１の支持部１０４Ａの部分の熱容量を等しくすることで上記課題を解決することができる。
図２（ｇ）に示すように、レジスト１０７を剥離後にフォトリソグラフィによって導電層１０６をドライエッチングすることで入出力用の電極１０６と第２の支持部１０４Ｂを形成している。
最終工程では、図２（ｈ）に示すように、第１の絶縁層１０２と第２の絶縁層１０５をエッチングによって除去して中空構造を形成する。
図１に示した本発明の実施の形態では、ＳＯＩ基板を用いた単結晶シリコンの梁１０３を想定しているため、梁１０３の下側には必ず第１の絶縁層１０２となる熱酸化膜が存在する。ここで梁１０３をリリースしたときに支持部分が抜けてしまい、梁１０３が基板１０１へ接触してしまうため、第２の支持部１０４Ｂによって第１の支持部１０４Ａを包含した構造とすることが好ましい。このとき、梁１０３にバイアス電圧を印加するために、梁１０３と第２の支持領域１０４Ｂを導通させる必要があり、図２では図示していないが、ギャップとなる第２の絶縁層１０５を形成した後に、第１の支持部１０４Ａ上の第２の絶縁層１０５を除去している。なお、図２では支持部が２層から構成されているが、より強固な支持部とするために、３層以上としてもよい。また通常のシリコン基板に第１の絶縁層１０２となる熱酸化膜を成膜し、その上に梁１０３を多結晶シリコンなどで形成してもよい。その際は、予め第１の絶縁層１０２を梁１０３の下にのみ残すようにパターンニングを施しておけば、第２の支持部１０４Ｂを多層にする必要はない。また支持部１０４の強度をより堅固なものとするために、電極１０６と第２の支持部１０４Ｂを異なる材料を用いて別工程で形成してもよい。
なおプロセスばらつきによる誤差によって、梁１０３と第１の支持部１０４Ａとの熱容量が異なる場合、例えばパターンニング精度や成膜する膜厚の精度など、ばらつきが生じてもプロセスばらつき程度の小さい誤差であれば、梁１０３と第１の支持部１０４Ａの熱容量が同じとみなすことができるため、本発明の効果を奏する（許容範囲）。また第１の支持部１０４Ａの体積を減らして梁１０３の熱容量より低い構造とした場合、温度上昇は大きくなるため、支持部１０４Ａのエッチングレートが高くなる。このとき梁１０３上のレジストの開口部１０８は支持部１０４へ近づくほど開口部分が広くなるため、電極１０６をパターンニングした際にショートすることは回避でき、熱容量が同程度である場合と同様の効果を得ることができる。
また、図２に示すように、製造工程において梁１０３を形成した後に第２の支持部１０４Ｂを形成することで、共振周波数のばらつきを低減できるという効果も得られる。なぜならば、ＴＭＡＨによるパターンニングはウェットエッチングを用いているため、梁１０３を形成したときに長さのばらつきが大きい。一方、本発明で開示された製造方法では、梁１０３をパターンニングしたときに梁１０３の長さがばらついたとしても、（ｇ）で示している第２の支持部１０４Ｂのパターンニング工程によって、梁１０３の実質的な長さが規定されるためである。
なお、上記共振器において、第１の支持部１０４Ａの上層、前記第１の支持部を機械的に補強するための第２の支持部１０４Ｂを形成しているが、第２の絶縁層１０５を除去して形成した場合には、電気的に接続可能となり、梁を所望の電位に保持したい場合はより効率よく電気的接続を行うことが可能となる。
特に、第２の支持部１０４Ｂは、第１の支持部１０４Ａを覆うように形成することで、接触面積も増大し、コンタクト抵抗の低減を図ることができる。また、梁の振動を安定に支持することができる。
なお、入出力用の電極は多結晶シリコンで構成したが、アルミニウムなどの金属で構成してもよいことは言うまでもない。また第２の支持部１０４Ｂを多結晶シリコンで構成し、第１の支持部１０４Ａは単結晶シリコンとするなど、異なる材料で構成してもよい。
また、第２の支持部は電極と同一材料で構成してもよく、この場合は、同一工程で成膜することができる。
さらにまた、前記実施の形態において用いた絶縁層、電極、レジスト材料などは一例であり、これに限定されることなく適宜選択可能である。
（実施の形態２）
図３は他の本発明の実施の形態２に係る共振器の上面図であり、図２における（ｇ）の工程、すなわち電極５０６を形成した状態である。梁５０３と一体形成される第１の支持部５０４Ａの先端が第２の支持部５０４Ｂの外側へ突出した構造である。ここで５０１は基板、５０４は支持部である。他部については前記実施の形態１の共振器と同様である。
係る構成によれば、第１の支持部５０４Ａが必ずしも第２の支持部５０４Ｂに覆われている必要はなく、図３に示すように第１の支持部５０４Ａが第２の支持部５０４Ｂの外側へ突出していてもよく、梁５０３の支持部として十分な強度を保つことができれば、形状、寸法、材料などは自由に設定することができる。
（実施の形態３）
図４は他の本発明の実施の形態３に係る共振器の上面図であり、図２における（ｇ）の工程、すなわち電極６０６を形成した状態である。梁６０３と一体形成される第１の支持部６０４Ａが第２の支持部６０４Ｂによって包含された構造である。ここで６０１は基板、６０４は支持部である。他部については、実施の形態１および２と同様である。
本実施の形態においても実施の形態２と同様、図４に示すように第１の支持部６０４Ａと第２の支持部６０４Ｂの間隔によって、梁６０３の長さが規定されている状態であれば、第１の支持部６０４Ａと第２の支持部６０４Ｂの水平方向に対する位置関係は不問であり、第１の支持部６０４Ａの端部（垂直方向）が完全に第２の支持部６０４Ｂに覆われていてもよい。さらに一方の第１の支持部６０４Ａが第２の支持部６０４Ｂから突出しており、もう一方の第１の支持部６０４Ａが第２の支持部６０４Ｂの内側に配置されている構成としてもよい。本実施の形態においても実施の形態２と同様、図４に示すように第１の支持部６０４Ａと第２の支持部６０４Ｂとの位置関係は不問であり、第２の支持部６０４Ｂによって梁６０３の支持部として、十分な強度を保つことができれば、形状、寸法、材料などは自由に設定することができる。
本出願は、２００９年０６月３０日出願の日本特許出願（特願２００９−１５５２９２）に基づくものであり、その内容はここに参照として取り込まれる。
本発明に係るＭＥＭＳ共振器は電極形状の精度を向上させ、入出力電極間における短絡を回避でき、共振器の信頼性を高めることができる。そのためＭＥＭＳ共振器を用いた共振器や発振器、フィルタ、センサー、光スキャナ、質量検出素子等への幅広い産業用途に展開可能である。
１０１、７０１、８０１ 基板
１０２、７０２、８０２ 第１の絶縁層
１０３、７０３、８０３、９０３ 梁
１０４、７０４、８０４、９０４ 支持部
１０４Ａ、４０４Ａ 第１の支持部
１０４Ｂ 第２の支持部
１０５、７０５、８０５ 第２の絶縁層
１０６、７０６、８０６、９０６ 電極
１０７、８０７ レジスト
１０８、８０８ 開口部
本発明は、ＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いた共振器およびその製造方法に係り、特に電極形状の精度を向上させる共振器の構造に関する。
従来のＭＥＭＳ共振器は例えば図５に示されるような構造を有していた。
図５は従来のＭＥＭＳ共振器の要部斜視図（ａ）、上面図（ｂ）、断面図（ｃ）である。
図５において、共振器は支持基板７０１、犠牲層である第１の絶縁層７０２、梁７０３、梁７０３を支持する支持部７０４、犠牲層であるギャップ形成用の第２の絶縁層７０５、電極７０６から形成される。この第１の絶縁層７０２はスペーサとなる。図５では例えば単結晶シリコンからなる支持基板７０１上に熱酸化膜からなる第１の絶縁層７０２を形成し、単結晶シリコン層を貼り合わせて形成したＳＯＩ（Silicon On Insulator）基板を用いて構成され、第２の絶縁層７０５にＴＥＯＳ（Tetra Ethyl Ortho Silicate）による酸化膜、電極７０６に多結晶シリコンが用いられる。
梁７０３と支持部７０４を形成するために、異方性エッチングプロセスを用いて三角柱形状を形成する。次に、第２の絶縁層７０５となる酸化膜と電極７０６となる多結晶シリコンを成膜する。このとき、梁７０３と電極７０６との間では、第２の絶縁層７０５は除去され、ギャップを形成する。次に電極７０６をエッチングによって加工する。このとき、三角柱形状が突出した構造では、凹凸が大きいため、フォトリソグラフィを行うことが困難であり、レジストを所望の高さまで形成するプロセスが必要である。
その１つとして、電極７０６を形成した後にレジストを形成する方法が開示されている。図６はＭＥＭＳ共振器のプロセスフロー図を示しており、左側が断面図、右側が上面図である。（ａ）は単結晶シリコンからなる支持基板８０１上に熱酸化膜からなる第１の絶縁層８０２を形成し、さらにこの第１の絶縁層８０２に単結晶シリコン層８０３ｓを貼り合わせて形成したＳＯＩ基板を示す。（ｂ）は単結晶シリコン層８０３ｓを異方性エッチングによってパターンニングして単結晶シリコンからなる梁８０３と支持部８０４を形成した状態である。（ｃ）はギャップとなるＴＥＯＳなどからなる第２の絶縁層８０５を成膜した状態である。（ｄ）は電極となる多結晶シリコン層８０６ｓを成膜した状態である。（ｅ）は所望の高さまでレジスト８０７を形成した状態である。ここでは、（ｄ）から（ｅ）にかけての工程において、例えば突出した梁８０３の厚みを３μｍ、第２の絶縁層８０５の厚みを０．３μｍ、電極用の多結晶シリコン層８０６ｓの厚みを１．０μｍとする。電極８０６を梁８０３の高さの半分に形成しようとすると、２．４〜２．５μｍ厚みのレジスト８０７を形成することで三角の頂点のみが露出され、その他はレジスト８０７で覆われた構造を実現できる。このような従来の技術としては、例えば特許文献１に記載されたものが知られている。
あるいは梁８０３の突出部分が平坦化される状態になる程度の厚さまでレジスト８０７を形成し、レジスト８０７のエッチバックによって三角の頂点のみを露出させてレジスト８０７の開口部８０８を形成することもできる。例えば上記の膜厚で共振器を形成した場合、レジスト８０７の厚みは５〜６μｍ必要となる。このような従来の技術としては、例えば特許文献２に記載されたものが知られている。
その後、（ｆ）の工程では、多結晶シリコン層８０６ｓをウェハ全面でエッチングを行って入出力用の電極を分断して入出力用の電極８０６を形成する。そして（ｇ）の工程は、レジスト８０７を除去した後に、電極８０６をフォトリソグラフィによってパターンニングした状態、最後に（ｈ）の工程において、第１の絶縁層８０２と第２の絶縁層８０５とを、気相のフッ酸にてエッチングすることによって中空構造を形成して、梁８０３を振動子とするＭＥＭＳ共振器が完成する。
日本国特開２００７−３１２３７３号公報 日本国特開平６−３１００２９号公報
しかしながら、特許文献１の方法では三角の頂点を露出させるために、粘性の低いレジストが必要となるが、これを塗布したときに、断面三角形状の裾野部分にレジストが溜まりやすく、レジストの開口部分の制御性に欠けるという問題がある。特に開口幅を狭くする場合はレジスト形成が困難である。また特許文献２のようにレジストエッチバックを適用した場合、図６（ｅ）のような開口部８０８が曲線状となる。その原因としては、機械的な振動を行う梁８０３とこれを支持する支持部８０４でレジスト８０７を塗布したときの高さのばらつきと、レジストエッチバックによる高さのばらつきである。また梁８０３と支持部８０４とで、パターンの体積が異なり、放熱効率も異なるためである。換言すれば、梁８０３は幅の狭いパターンであるため、中心付近に熱が篭りやすく、結果としてエッチングレートは高くなるが、支持部８０４付近の梁８０３では、支持部８０４への放熱によってエッチングレートが低くなり、梁８０３と支持部８０４ではエッチングレートが不均一になる。したがってレジスト８０７の開口部８０８において所望の形状が得られなくなり、電極８０６をパターンニングしたときに形状異常の原因となってしまう。具体的には支持部８０４に近い部分ほど、レジストの開口部８０８は狭くなってしまい（工程（ｇ）を参照）、プロセスのばらつきによっては、電極の端部分で入出力が接触してショートする可能性がある。
図７は従来のレジストエッチバックプロセスを用いて作製した電極の形状不良を示す図（ＳＥＭ写真）である。電極は、支持部９０４に近づくほど平行度が悪くなり、電極９０６同士が近接するように電極９０６の角に向かって曲線を持った形状となっている。９０３は梁である。
本発明は前記実情に鑑みてなされたもので、高精度のパターン形成が可能な共振器構造を提供することを目的とする。
本発明は、基板と、前記基板上に選択的に配置された絶縁層と、空間を介して前記基板上に配置された梁と、前記絶縁層上に配置され、前記梁に連設して前記梁を支持する第１の支持部と、空間を介して前記梁上に配置され、それぞれの一端が前記梁の長手方向に沿って前記梁の上方で近接する２つの電極とを備えた共振器であって、前記梁の長手方向に垂直な断面において、前記梁の断面積と前記第１の支持部の断面積とはほぼ等しい共振器である。
また本発明は、基板と、前記基板上に配置された第１の絶縁層と、前記第１の絶縁層上に配置された単結晶シリコン層とを有するＳＯＩ基板を用意する工程と、前記単結晶シリコン層上に第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクとして前記単結晶シリコン層に対し異方性エッチングを行い、梁と前記梁に連設された第１の支持部とを、前記梁の長手方向に垂直な断面において、前記梁の断面積と前記第１の支持部の断面積とがほぼ等しくなるように形成する工程と、前記第１の絶縁層、前記梁、および前記第１の支持部の上に、第２の絶縁層を形成する工程と、前記第２の絶縁層上に導電層を形成する工程と、前記導電層上に第２のレジストパターンを形成する工程と、前記第２のレジストパターンをマスクとして前記導電層に対しエッチングを行い、前記導電層からなる２つの電極であって、それぞれの一端が前記梁の長手方向に沿って前記梁の上方で近接する２つの電極を形成する工程と、前記第１の絶縁層および前記第２の絶縁層を部分的にエッチングにより除去し、前記２つの電極と前記梁との間、および、前記梁と前記基板との間に、空間を形成する工程とを含む共振器の製造方法である。
本発明によれば、電極形状の精度を向上させ、入出力電極間における短絡を回避でき、共振器の信頼性を高めることができる。
（ａ）本発明の実施の形態１に係る共振器の上面図（ｂ）本発明の実施の形態１に係る共振器の断面図(（ａ）のＡ−Ａ’断面図)（ｃ）本発明の実施の形態１に係る共振器の断面図(（ａ）のＢ−Ｂ’断面図) （ａ）〜（ｈ）は本発明の実施の形態１に係る共振器のプロセスフロー図 本発明の実施の形態２に係る共振器の上面図 本発明の実施の形態３に係る共振器の上面図 （ａ）従来の共振器の斜視図 （ｂ）従来の共振器の上面図 （ｃ）従来の共振器の断面図 （ａ）〜（ｈ）は従来の共振器のプロセスフロー図 従来のプロセスによって形成された電極形状を示す図
発明の実施の形態の説明に先立ち、本発明およびその作用効果について、説明する。
本発明者は種々の実験結果から、レジストエッチバックに際し、レジストがエッチングされる際に反応熱が発生するが、この熱の流れに起因して、梁の上方に温度分布が生じることを発見した。そのメカニズムは、以下の通りである。
レジスト塗布直後の状態は、パターンニングされた梁および第１の支持部と、その上方に電極となる導電層が全面に形成されており、その上方にレジストが全面に形成されている。実際には、梁や第１の支持部を構成する単結晶シリコンの膜厚が３ｕｍ程度であるのに対して、導電層を構成する多結晶シリコンの膜厚が１ｕｍ程度であるため、導電層が形成された後においても、下方の梁や第１の支持部のパターンニングによる凹凸は残っている。この導電層表面の凹凸を平坦化するようにレジストが塗布されている。
一般に、レジストに比べて、梁や第１の支持部を構成するシリコンや、導電層を構成する多結晶シリコンは比熱が大きい。したがって、レジストを全面エッチングしていく際に反応熱が発生するが、梁や第１の支持部の上方の領域は、その他の領域に比べて温度上昇が小さくなり、レジスト表面には温度分布が生じる。また、水平方向の熱の流れを考えると、この温度分布を緩和するように、梁や第１の支持部の上方の領域には、周囲の領域から熱が流れ込む。
ここで、梁の上方と、第１の支持部の上方とを比較する。梁の上方では、梁が細長い形状をしているため、周囲の領域から流れ込む熱に比べて梁の上方の領域が小さいため温度が上昇し易い。一方、第１の支持部の上方では、周囲の領域から流れ込む熱に比べ、第１の支持部の上方の領域が大きいため、梁の上方に比べて温度が上昇しにくい。したがって、レジスト表面においては、梁から第１の支持部にかけて温度が低くなるように温度分布が生じる。すなわち、梁の中央部の上方では温度が高く、梁の第１の支持部近傍では温度が低くなる。これにより、梁の端部上方では、梁の中央部上方よりもエッチングレートが小さくなるため、梁の端部においてレジストの開口幅が狭くなる。その結果、このレジストをマスクとしてパターニングされる電極の電極間距離が小さくなる。
これに対し本発明は、梁の端部上方でのエッチングレートが低下しないように、梁の長手方向の断面において、梁の断面積が、第１の支持部の断面積と等しくなるように構成している。これにより、梁の中央部および端部の上方において、エッチングレートを均一に維持することができる。
具体的な構成として、本発明は、基板と、この基板上に選択的に配置された絶縁層と、空間を介してこの基板上に配置された梁と、前記絶縁層上に配置され、前記梁に連設して前記梁を支持する第１の支持部と、空間を介して前記梁上に配置され、それぞれの一端が前記梁の長手方向に沿って前記梁の上方で近接する２つの電極とを備えた共振器であって、前記梁の長手方向に垂直な断面において、前記梁の断面積と前記第１の支持部の断面積とはほぼ等しいことを特徴とする。
この構成によれば、レジスト表面において、梁の中央部上方と梁の端部上方とで温度差が生じることを回避することができる。従って、支持部と梁のそれぞれの上方におけるエッチングレートが同程度となるため、梁の端部において電極間距離が小さくなることを防止できる。また、これに伴って発生するショートを回避できる。
また本発明において、前記梁の長手方向に垂直な断面において、前記梁の断面形状と前記第１の支持部の断面形状とがほぼ等しいことが好ましい。
この構成によれば、第１の支持部と梁とで温度分布はほぼ均一となり熱勾配は形成されないため、梁の端部近傍でのエッチングレートが低くなるのを防ぐことができる。また、マスクも単純な形状でよく、パターンニングも容易である。
また本発明において、前記第１の支持部上に、さらに第２の支持部を有することが好ましい。
また本発明において、前記第２の支持部は前記第１の支持部を覆うように配置されることが好ましい。
これらの構成によれば、機械的強度も高く、電気的接続を行う場合にも接触面積が高いことからコンタクト性も良好となる。
また本発明において、前記第２の支持部は前記第１の支持部と異なる材料で構成されていることが好ましい。
この構成によれば、材料の選択自由度も高く、信頼性の高い共振器を提供することができる。
また本発明において、前記第２の支持部は前記電極と同一材料で構成されていることが好ましい。
この構成によれば、電極と第２の支持部とを同一工程で形成することができ、工数の増大を抑制することができる。
また本発明において、前記第２の支持部は前記電極と同一工程で形成されることが好ましい。
この構成によれば、工数を増大することなく、形成することができる。
また本発明において、前記第２の支持部は前記梁と電気的に接続されていることが好ましい。
この構成によれば、梁に所望の電位を印加したい場合にも良好なコンタクトを形成することができる。
また本発明は、基板と、前記基板上に配置された第１の絶縁層と、前記第１の絶縁層上に配置された単結晶シリコン層とを有するＳＯＩ基板を用意する工程と、前記単結晶シリコン層上に第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクとして前記単結晶シリコン層に対し異方性エッチングを行い、梁と前記梁に連設された第１の支持部とを、前記第１の支持部の長手方向に垂直な断面における前記第１の支持部の断面積が、前記梁の長手方向に垂直な断面における前記梁の断面積とほぼ等しいか、より小さくなるように形成する工程と、前記第１の絶縁層、前記梁、および前記第１の支持部の上に、第２の絶縁層を形成する工程と、前記第２の絶縁層上に導電層を形成する工程と、前記導電層上に第２のレジストパターンを形成する工程と、前記第２のレジストパターンをマスクとして前記導電層に対しエッチングを行い、前記導電層からなる２つの電極であって、それぞれの一端が前記梁の長手方向に沿って前記梁の上方で近接する２つの電極を形成する工程と、前記第１の絶縁層および前記第２の絶縁層を部分的にエッチングにより除去し、前記２つの電極と前記梁との間、および、前記梁と前記基板との間に、空間を形成する工程とを含む共振器の製造方法である。
本発明によれば、電極形状の精度を向上させ、入出力電極間における短絡を回避でき、共振器の信頼性を高めることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１に係る共振器の構造を示す。
図１（ａ）は共振器上面図を示し、図１（ｂ）はＡ−Ａ’断面図、図１（ｃ）はＢ−Ｂ’断面図を示している。図１は梁１０３の両端が支持された両持ち梁であり、ギャップ形成用の第２の絶縁層１０５をエッチングすることにより形成されたギャップを介して、入出力用の電極１０６が配置されている。そして、梁１０３と同じ材料で形成された第１の支持部１０４Ａと第２の支持部１０４Ｂとからなる支持部１０４が、第１の絶縁層１０２と第２の絶縁層１０５を介して基板１０１に接合されている。
この共振器は、図１（ａ）乃至（ｃ）に示すように、単結晶シリコンからなる基板１０１と、この基板１０１上に形成され、スペーサを構成する第１の絶縁層１０２と、前記第１の絶縁層を選択的に除去することで得られる空間を介して基板１０１上に形成された梁１０３と、前記第１の絶縁層１０２上に前記梁１０３に連設された第１の支持部１０４Ａと、前記梁と所定幅のギャップを介して形成された信号を入出力するための電極１０６と、を備えた共振器であって、梁１０３における熱容量と第１の支持部１０４Ａにおける熱容量がほぼ等しいことを特徴とする。電極１０６は、多結晶シリコンで構成される。この第１および第２の絶縁層１０２，１０５はギャップ形成のために後で除去される犠牲層として作用する。そしてこの梁１０３および第１の支持部１０４Ａが断面三角形の梁状体を構成しており、第１の支持部１０４Ａの上層には２面を覆うように多結晶シリコンからなる第２の支持部１０４Ｂが積層されている。ここで望ましくは第１の支持部１０４Ａ上ではギャップ形成用の第２の絶縁層１０５を除去し、第１の支持部１０４Ａと第２の支持部１０４Ｂとが直接コンタクトするように構成されている。
図２（ａ）乃至（ｈ）は共振器のプロセスフロー図を示す。左側が断面図、右側が上面図である。以下、図２を用いて、本実施の形態の共振器の製造工程を説明する。
図２（ａ）はＳＯＩ基板を示しており、土台のシリコンからなる基板１０１の厚み７２５μｍ、熱酸化膜からなる第１の絶縁層１０２の厚み２μｍ、梁１０３となる単結晶シリコン１０３ｓの厚みが３μｍのものを使用している。
図２（ｂ）に示すように、ＳＯＩ基板上に梁１０３を現像液であるＴＭＡＨを用いてシリコンの異方性エッチングによってパターンニングを行った状態であり、梁１０３の長さ（すなわち図2の奥行き方向）は１００μｍである。このとき、従来の製造方法と異なる点として、支持部となる部分は形成せずに断面三角形の梁１０３の両端をそのままの断面形状で延長し、第１の支持部１０４Ａとしている。
続いて図２（ｃ）に示すように、ギャップ形成用の犠牲層として用いる第２の絶縁層１０５と、図２（ｄ）に示すように電極１０６を形成するための多結晶シリコン層（導電層）１０６ｓを連続で成膜し、（ｅ）は膜厚の厚いレジスト１０７を形成してレジストエッチバックによって三角柱梁の高さの半分まで薄型化を行い、開口部１０８を形成した状態である。このときに使用したレジストは東京応化工業製のｉｐ５２００という膜厚の大きい膜を形成するためのレジストである。
図２（ｆ）に示すように、ウェハ全面をドライエッチングによって多結晶シリコン層（導電層）１０６ｓをパターンニングして、入出力用の電極１０６に分割された状態となる。従来は梁のパターンが長さ方向に不連続であり、梁と支持部とでレジストのエッチングレートが異なっていたが、本発明の構造のように一様な幅でかつ断面形状も同様となるようにし、梁１０３と第１の支持部１０４Ａの部分の熱容量を等しくすることで上記課題を解決することができる。
図２（ｇ）に示すように、レジスト１０７を剥離後にフォトリソグラフィによって導電層１０６をドライエッチングすることで入出力用の電極１０６と第２の支持部１０４Ｂを形成している。
最終工程では、図２（ｈ）に示すように、第１の絶縁層１０２と第２の絶縁層１０５をエッチングによって除去して中空構造を形成する。
図１に示した本発明の実施の形態では、ＳＯＩ基板を用いた単結晶シリコンの梁１０３を想定しているため、梁１０３の下側には必ず第１の絶縁層１０２となる熱酸化膜が存在する。ここで梁１０３をリリースしたときに支持部分が抜けてしまい、梁１０３が基板１０１へ接触してしまうため、第２の支持部１０４Ｂによって第１の支持部１０４Ａを包含した構造とすることが好ましい。このとき、梁１０３にバイアス電圧を印加するために、梁１０３と第２の支持領域１０４Ｂを導通させる必要があり、図２では図示していないが、ギャップとなる第２の絶縁層１０５を形成した後に、第１の支持部１０４Ａ上の第２の絶縁層１０５を除去している。なお、図２では支持部が２層から構成されているが、より強固な支持部とするために、３層以上としてもよい。また通常のシリコン基板に第１の絶縁層１０２となる熱酸化膜を成膜し、その上に梁１０３を多結晶シリコンなどで形成してもよい。その際は、予め第１の絶縁層１０２を梁１０３の下にのみ残すようにパターンニングを施しておけば、第２の支持部１０４Ｂを多層にする必要はない。また支持部１０４の強度をより堅固なものとするために、電極１０６と第２の支持部１０４Ｂを異なる材料を用いて別工程で形成してもよい。
なおプロセスばらつきによる誤差によって、梁１０３と第１の支持部１０４Ａとの熱容量が異なる場合、例えばパターンニング精度や成膜する膜厚の精度など、ばらつきが生じてもプロセスばらつき程度の小さい誤差であれば、梁１０３と第１の支持部１０４Ａの熱容量が同じとみなすことができるため、本発明の効果を奏する（許容範囲）。また第１の支持部１０４Ａの体積を減らして梁１０３の熱容量より低い構造とした場合、温度上昇は大きくなるため、支持部１０４Ａのエッチングレートが高くなる。このとき梁１０３上のレジストの開口部１０８は支持部１０４へ近づくほど開口部分が広くなるため、電極１０６をパターンニングした際にショートすることは回避でき、熱容量が同程度である場合と同様の効果を得ることができる。
また、図２に示すように、製造工程において梁１０３を形成した後に第２の支持部１０４Ｂを形成することで、共振周波数のばらつきを低減できるという効果も得られる。なぜならば、ＴＭＡＨによるパターンニングはウェットエッチングを用いているため、梁１０３を形成したときに長さのばらつきが大きい。一方、本発明で開示された製造方法では、梁１０３をパターンニングしたときに梁１０３の長さがばらついたとしても、（ｇ）で示している第２の支持部１０４Ｂのパターンニング工程によって、梁１０３の実質的な長さが規定されるためである。
なお、上記共振器において、第１の支持部１０４Ａの上層、前記第１の支持部を機械的に補強するための第２の支持部１０４Ｂを形成しているが、第２の絶縁層１０５を除去して形成した場合には、電気的に接続可能となり、梁を所望の電位に保持したい場合はより効率よく電気的接続を行うことが可能となる。
特に、第２の支持部１０４Ｂは、第１の支持部１０４Ａを覆うように形成することで、接触面積も増大し、コンタクト抵抗の低減を図ることができる。また、梁の振動を安定に支持することができる。
なお、入出力用の電極は多結晶シリコンで構成したが、アルミニウムなどの金属で構成してもよいことは言うまでもない。また第２の支持部１０４Ｂを多結晶シリコンで構成し、第１の支持部１０４Ａは単結晶シリコンとするなど、異なる材料で構成してもよい。
また、第２の支持部は電極と同一材料で構成してもよく、この場合は、同一工程で成膜することができる。
さらにまた、前記実施の形態において用いた絶縁層、電極、レジスト材料などは一例であり、これに限定されることなく適宜選択可能である。
（実施の形態２）
図３は他の本発明の実施の形態２に係る共振器の上面図であり、図２における（ｇ）の工程、すなわち電極５０６を形成した状態である。梁５０３と一体形成される第１の支持部５０４Ａの先端が第２の支持部５０４Ｂの外側へ突出した構造である。ここで５０１は基板、５０４は支持部である。他部については前記実施の形態１の共振器と同様である。
係る構成によれば、第１の支持部５０４Ａが必ずしも第２の支持部５０４Ｂに覆われている必要はなく、図３に示すように第１の支持部５０４Ａが第２の支持部５０４Ｂの外側へ突出していてもよく、梁５０３の支持部として十分な強度を保つことができれば、形状、寸法、材料などは自由に設定することができる。
（実施の形態３）
図４は他の本発明の実施の形態３に係る共振器の上面図であり、図２における（ｇ）の工程、すなわち電極６０６を形成した状態である。梁６０３と一体形成される第１の支持部６０４Ａが第２の支持部６０４Ｂによって包含された構造である。ここで６０１は基板、６０４は支持部である。他部については、実施の形態１および２と同様である。
本実施の形態においても実施の形態２と同様、図４に示すように第１の支持部６０４Ａと第２の支持部６０４Ｂの間隔によって、梁６０３の長さが規定されている状態であれば、第１の支持部６０４Ａと第２の支持部６０４Ｂの水平方向に対する位置関係は不問であり、第１の支持部６０４Ａの端部（垂直方向）が完全に第２の支持部６０４Ｂに覆われていてもよい。さらに一方の第１の支持部６０４Ａが第２の支持部６０４Ｂから突出しており、もう一方の第１の支持部６０４Ａが第２の支持部６０４Ｂの内側に配置されている構成としてもよい。本実施の形態においても実施の形態２と同様、図４に示すように第１の支持部６０４Ａと第２の支持部６０４Ｂとの位置関係は不問であり、第２の支持部６０４Ｂによって梁６０３の支持部として、十分な強度を保つことができれば、形状、寸法、材料などは自由に設定することができる。
本出願は、２００９年０６月３０日出願の日本特許出願（特願２００９−１５５２９２）に基づくものであり、その内容はここに参照として取り込まれる。
本発明に係るＭＥＭＳ共振器は電極形状の精度を向上させ、入出力電極間における短絡を回避でき、共振器の信頼性を高めることができる。そのためＭＥＭＳ共振器を用いた共振器や発振器、フィルタ、センサー、光スキャナ、質量検出素子等への幅広い産業用途に展開可能である。
１０１、７０１、８０１ 基板
１０２、７０２、８０２ 第１の絶縁層
１０３、７０３、８０３、９０３ 梁
１０４、７０４、８０４、９０４ 支持部
１０４Ａ 第１の支持部
１０４Ｂ 第２の支持部
１０５、７０５、８０５ 第２の絶縁層
１０６、７０６、８０６、９０６ 電極
１０７、８０７ レジスト
１０８、８０８ 開口部

Claims (9)

  1. 基板と、
    前記基板上に選択的に配置された絶縁層と、
    空間を介して前記基板上に配置された梁と、
    前記絶縁層上に配置され、前記梁に連設して前記梁を支持する第１の支持部と、
    空間を介して前記梁上に配置され、それぞれの一端が前記梁の長手方向に沿って前記梁の上方で近接する２つの電極と、
    を備えた共振器であって、
    前記梁の長手方向に垂直な断面において、前記梁の断面積と前記第１の支持部の断面積とはほぼ等しい、共振器。
  2. 前記梁の長手方向に垂直な断面において、前記梁の断面形状と前記第１の支持部の断面形状とはほぼ等しい、請求項１に記載の共振器。
  3. 前記第１の支持部上に、さらに第２の支持部を有する、請求項１または２に記載の共振器。
  4. 前記第２の支持部は前記第１の支持部を覆うように配置された、請求項３に記載の共振器。
  5. 前記第２の支持部は前記第１の支持部と異なる材料で構成されている、請求項３または４に記載の共振器。
  6. 前記第２の支持部は前記電極と同一材料で構成されている、請求項３〜５のいずれか１項に記載の共振器。
  7. 前記第２の支持部は前記電極と同一工程により形成される、請求項６に記載の共振器。
  8. 前記第２の支持部は前記梁と電気的に接続されている、請求項３〜７のいずれか１項に記載の共振器。
  9. 基板と、前記基板上に配置された第１の絶縁層と、前記第１の絶縁層上に配置された単結晶シリコン層とを有するＳＯＩ基板を用意する工程と、
    前記単結晶シリコン層上に第１のレジストパターンを形成する工程と、
    前記第１のレジストパターンをマスクとして前記単結晶シリコン層に対し異方性エッチングを行い、梁と前記梁に連設された第１の支持部とを、前記梁の長手方向に垂直な断面において、前記梁の断面積と前記第１の支持部の断面積とがほぼ等しくなるように形成する工程と、
    前記第１の絶縁層、前記梁、および前記第１の支持部の上に、第２の絶縁層を形成する工程と、
    前記第２の絶縁層上に導電層を形成する工程と、
    前記導電層上に第２のレジストパターンを形成する工程と、
    前記第２のレジストパターンをマスクとして前記導電層に対しエッチングを行い、前記導電層からなる２つの電極であって、それぞれの一端が前記梁の長手方向に沿って前記梁の上方で近接する２つの電極を形成する工程と、
    前記第１の絶縁層および前記第２の絶縁層を部分的にエッチングにより除去し、前記２つの電極と前記梁との間、および、前記梁と前記基板との間に、空間を形成する工程と、
    を含む共振器の製造方法。
JP2011520792A 2009-06-30 2010-06-30 共振器およびその製造方法 Active JP5230810B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011520792A JP5230810B2 (ja) 2009-06-30 2010-06-30 共振器およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009155292 2009-06-30
JP2009155292 2009-06-30
PCT/JP2010/004321 WO2011001680A1 (ja) 2009-06-30 2010-06-30 共振器およびその製造方法
JP2011520792A JP5230810B2 (ja) 2009-06-30 2010-06-30 共振器およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2011001680A1 true JPWO2011001680A1 (ja) 2012-12-10
JP5230810B2 JP5230810B2 (ja) 2013-07-10

Family

ID=43410767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011520792A Active JP5230810B2 (ja) 2009-06-30 2010-06-30 共振器およびその製造方法

Country Status (3)

Country Link
US (1) US8698257B2 (ja)
JP (1) JP5230810B2 (ja)
WO (1) WO2011001680A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9650238B2 (en) * 2013-09-03 2017-05-16 Electronics And Telecommunications Research Institute Vibration device including support portion
KR102266707B1 (ko) * 2015-02-04 2021-06-22 삼성디스플레이 주식회사 터치패널 제조방법
JP6601503B2 (ja) * 2015-10-23 2019-11-06 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
CN113572443B (zh) * 2021-07-26 2024-02-09 吴江 一种基于电镀工艺的mems谐振器制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310029A (ja) * 1993-02-26 1994-11-04 Nippon Steel Corp 電子銃および量子細線の製造方法
CN100568720C (zh) * 2005-01-13 2009-12-09 松下电器产业株式会社 扭转谐振器和采用其的滤波器
JP2007005909A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd 電気機械信号選択素子、その製造方法およびそれを用いた電気機器
US7902942B2 (en) * 2005-09-27 2011-03-08 Panasonic Corporation Resonator and filter using the same
JP2007109755A (ja) 2005-10-12 2007-04-26 Nitto Denko Corp 配線回路基板およびその製造方法
JP4961219B2 (ja) * 2006-01-31 2012-06-27 パナソニック株式会社 パラメトリック共振器およびこれを用いたフィルタ
US20070284680A1 (en) * 2006-04-20 2007-12-13 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device and semiconductor device using the same
JP4994096B2 (ja) * 2006-04-20 2012-08-08 パナソニック株式会社 半導体装置の製造方法およびこれを用いた半導体装置
JP2008072209A (ja) * 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd 振動子、これをもちいた電気機械共振器及びその製造方法
JP5046966B2 (ja) 2007-01-23 2012-10-10 パナソニック株式会社 電気機械共振器及びその製造方法

Also Published As

Publication number Publication date
JP5230810B2 (ja) 2013-07-10
US8698257B2 (en) 2014-04-15
US20120091547A1 (en) 2012-04-19
WO2011001680A1 (ja) 2011-01-06

Similar Documents

Publication Publication Date Title
JP5316479B2 (ja) 半導体力学量センサの製造方法及び半導体力学量センサ
JP5230810B2 (ja) 共振器およびその製造方法
JP5129456B2 (ja) 梁部を備えた構造体の製造方法およびｍｅｍｓデバイス
JP2008153944A (ja) 圧電振動子およびその製造方法、並びに、ｍｅｍｓデバイスおよびその製造方法
JP5896665B2 (ja) 電気機械変換装置の製造方法
JP5728635B2 (ja) 超音波振動子ユニット及び超音波プローブ
JP2006263905A (ja) 曲げ変形を受ける梁を有するマイクロエレクトロメカニカルシステム
WO2009104486A1 (ja) マイクロエレクトロメカニカルデバイス及びその製造方法。
JP2012129605A (ja) Ｍｅｍｓ振動子、発振器、およびｍｅｍｓ振動子の製造方法
JP2008072209A (ja) 振動子、これをもちいた電気機械共振器及びその製造方法
JP2005193336A (ja) Ｍｅｍｓ素子とその製造方法
JP2008233029A (ja) 加速度センサおよび電子機器
JP2005331485A (ja) 圧電素子および電気機械変換装置
JP2008105112A (ja) Ｍｅｍｓデバイス
JP2015080013A (ja) 振動子、発振器、電子機器及び移動体
JP2004306208A (ja) Ｍｅｍｓ素子及びのその製造方法
KR102269048B1 (ko) 진동 소자 및 그 제조 방법
JP5314932B2 (ja) 電気式微少機械スイッチ
JP2009094690A (ja) 発振子及び該発振子を有する発振器
JP5453705B2 (ja) 共振器
US20240107887A1 (en) Method For Manufacturing Device
JP2015080012A (ja) 振動子、発振器、電子機器及び移動体
JP2010147150A (ja) 半導体装置の製造方法
JP2022079131A (ja) 振動デバイス及び振動デバイスの製造方法
JP5055596B2 (ja) 発振子及び該発振子を有する発振器

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150