JP2004306208A - Ｍｅｍｓ素子及びのその製造方法 - Google Patents
Ｍｅｍｓ素子及びのその製造方法 Download PDFInfo
- Publication number
- JP2004306208A JP2004306208A JP2003104325A JP2003104325A JP2004306208A JP 2004306208 A JP2004306208 A JP 2004306208A JP 2003104325 A JP2003104325 A JP 2003104325A JP 2003104325 A JP2003104325 A JP 2003104325A JP 2004306208 A JP2004306208 A JP 2004306208A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- film
- wiring layer
- conductive thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Micromachines (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】中空ギャップ間隔をナノメートルレベルまで超微細化したＭＥＭＳ素子及びその製造方法を提供するものである。
【解決手段】ＭＥＭＳ素子は、基板上に第１の電極２６と配線層２７が形成され、第１の電極２６に対して空隙３１を挟んで駆動可能な第２の電極２８が配置され、第２の電極２８が２層膜で形成され、この２層目の膜が配線層２７に接続された構成とする。
【選択図】 図１
【解決手段】ＭＥＭＳ素子は、基板上に第１の電極２６と配線層２７が形成され、第１の電極２６に対して空隙３１を挟んで駆動可能な第２の電極２８が配置され、第２の電極２８が２層膜で形成され、この２層目の膜が配線層２７に接続された構成とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＥＭＳ素子及びその製造方法に関する。
【０００２】
【従来の技術】
微細技術の進展に伴い、いわゆるマイクロマシン（ＭＥＭＳ：Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ、超小型電気的・機械的複合体）素子、及びＭＥＭＳ素子を組み込んだ小型機器が、注目されている。
ＭＥＭＳ素子は、シリコン基板、ガラス基板等の基板上に微細構造体として形成され、機械的駆動力を出力する駆動体と、駆動体を制御する半導体集積回路等とを電気的に、更に機械的に結合させた素子である。ＭＥＭＳ素子の基本的な特徴は、機械的構造として構成されている駆動体が素子の一部に組み込まれていることであって、駆動体の駆動は、電極間の静電力、即ちクローン引力等を応用して電気的に行われる。
【０００３】
一方、ＭＥＭＳ素子として、ｎｍレベルの中空ギャップを挟んで振動電極を配置してなる微小共振器は、電気・機械変換効率が高いという特徴から、ＭＥＭＳフィルタやセンサの検出回路など、応用分野が広い。例えば、高周波フィルタとしての利用がミシガン大学を始めとする研究機関から提案されている（非特許文献１参照）。
【０００４】
図４Ｂは、非特許文献１に記載された高周波フィルタを構成するＭＥＭＳ振動子に適用されるＭＥＭＳ素子の概略を示す。このＭＥＭＳ素子１は、半導体基板２上に絶縁膜３を介して固定側電極６とその両側の配線層７が形成され、この第１の電極６に対向して中空ギャップ９を挟んで駆動可能なビーム、所謂駆動側電極８が形成さて成る。駆動側電極８は、両端のアンカー部（支持部）１４〔１４Ａ，１４Ｂ〕にて支持されるように、固定側電極６をブリッジ状に跨いで配線層７に接続される。半導体基板上の絶縁膜３としては、例えばシリコン酸化膜４及びシリコン窒化膜５の２層膜が用いられる。このＭＥＭＳ素子１をＭＥＭＳ振動子として適用する場合は、固定側電極６が入力電極となり、駆動側電極８が出力電極となる。
【０００５】
このＭＥＭＳ素子１の製造において、中空ギャップ９を形成する工程では、図４Ａに示すように、のちにギャップ９となる領域にあらかじめ選択的に除去可能な犠牲層１０と呼ばれる領域を形成し、犠牲層１０に配線層７に達する接続孔（コンタクト孔）１１を形成し、犠牲層１０を挟む形で所望の振動電極８を形成する。次に、図５Ｂに示すように、薬液などで犠牲層１０の除去を行ってギャップ９を形成している。即ち、薄膜犠牲層１０とＬＳＩとの混載のため、同じ製造プロセスを使うメリットを実現するには、固定側電極（出力）電極６、配線層７及び振動電極８としてポリシリコン、犠牲層１０として酸化膜（ＳｉＯ２）が用いられる。この犠牲層の薄膜化１０を高い制御で行うためには、対向する駆動側電極８を縦方向に積層した構造を形成して、犠牲層１０を除去する方法が一般的である。
【０００６】
【非特許文献１】
Ｃ．Ｔ．−Ｎｇｕｙｅｎ，″Ｍｉｃｒｏｍｅｃｈａｎｉｃａｌ ｃｏｍｐｏｎｅｎｔｓ ｆｏｒ ｍｉｎｉａｔｕｒｉｚｅｄ ｌｏｗ−ｐｏｗｅｒ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ｉｎｖｉｔｅｄ ｐｌｅｎａｒｙ），″ｐｒｏｃｅｅｄｉｎｇｓ，１９９９ ＩＥＥＥ ＭＴＴ−Ｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍ ＲＦ ＭＥＭＳ Ｗｏｒｋｓｈｏｐ，Ｊｕｎｅ，１８，１９９９，ｐｐ．４８−７７．
【０００７】
【発明が解決しようとする課題】
ところで、上述の犠牲層１０を薄膜化した場合、図５の製造プロセスに示すような不具合が発生する。この製造プロセスでは、先ず、図５Ａに示すように、シリコン基板２上にシリコン酸化膜（ＳｉＯ２）４を形成して、窒化シリコン膜（ＳｉＮ）５を形成した後、ポリシリコン膜による固定側電極６及び配線層７を形成する。
【０００８】
次に、図４Ｂに示すように、固定側電極６及び配線層７を含む基板上に、シリコン酸化膜（ＳｉＯ２）による犠牲層１０を形成する。
次に、図４Ｃに示すように犠牲層１０の一部に配線層７に達するように、接続孔１１を形成する。
【０００９】
次に、後の駆動側電極８と配線層７とのコンタクトを良好にするために接続孔１１内の配線層７表面の自然酸化膜汚れを洗浄するために、フッ酸（ＨＦ）溶液での洗浄が行われる。しかし、このコンタクト洗浄する目的でフッ酸溶液に浸漬した場合、図５Ｄに示すように、犠牲層１０までエッチングされてしまう。ただし、犠牲層１０が厚い場合、コンタクト洗浄する時間を精密に制御することで対処可能ではあるが、特に犠牲層１０が被洗浄膜（いわゆる自然酸化膜）の数ナノメートルレベルにまで薄膜化した場合は制御そのものが難しくなっている。
【００１０】
本発明は、上述の点に鑑み、中空ギャップ間隔をナノメートルレベルまで超微細化したＭＥＭＳ素子及びその製造方法を提供するものである。
【００１１】
【課題を解決するための手段】
本発明に係るＭＥＭＳ素子は、基板上に第１の電極と配線層が形成され、第１の電極に対して空隙を挟んで駆動可能な第２の電極が配置され、第２の電極が２層膜で形成され、この２層目の膜が配線層に接続された構成とする。
【００１２】
本発明に係るＭＥＭＳ素子の製造方法は、基板上に犠牲層に対して除去選択性を有する第１の電極と配線層を形成する工程と、第１の電極及び配線層を含む基板上に犠牲層を形成する工程と、犠牲層上に第１の導体薄膜を形成し、第１の導体薄膜及び犠牲層に配線層に達する接続孔を形成する工程と、接続孔内を洗浄する工程と、第１の導体薄膜上に接続孔を介して配線層に電気的に接続するように第２の導体薄膜を形成する工程と、第１及び第２の導体薄膜をパターニングして、第１及び第２の導体薄膜からなる駆動可能な第２の電極を形成する工程と、犠牲層を除去する工程とを有する。
【００１３】
本発明に係るＭＥＭＳ素子においては、駆動可能な第２の電極が２層膜で形成され、２層目の膜が配線層に接続された構成であるので、製造過程で空隙となる領域の犠牲層に接続孔を形成するときに、犠牲層とその上の第２の電極の１層目の膜と共に接続孔を形成することが可能になり、その後の接続孔内の洗浄時に犠牲層の消滅が防止され、第１の電極と第２の電極間の空隙としてナノメートルレベルの超微細間隔が可能になる。
【００１４】
本発明に係るＭＥＭＳ素子の製造方法においては、犠牲層を形成した後、犠牲層上に第２の電極となる第１の導体薄膜を形成し、犠牲層及び第１の導体薄膜に配線層に達する接続孔を形成する工程を有するので、その後の接続孔内の洗浄時に犠牲層を除去することがない。特に、犠牲層をナノメータレベルの膜厚で形成した場合でも、第１の導体薄膜により犠牲層が保護され、接続孔内の洗浄で犠牲層が消失されない。従って、その後の犠牲層の除去により、第１の電極と第２の電極間にナノメータレベルの間隔の空隙（中空ギャップ）が形成される。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００１６】
図１は、本発明に係るＭＥＭＳ素子の一実施の形態を示す。
本実施の形態に係るＭＥＭＳ素子２１は、基板２０の同一平面上、即ち基板１２の少なくとも絶縁性を有する表面上に、互いに所要の間隔を置いて配置された第１の電極（以下、固定側電極という）２６と、固定側電極２６を挟む両側に位置する配線層２７を形成し、固定側電極２６に対して空隙３１を挟んで駆動可能な２層膜を構成する第１、第２の導体薄膜２９、３０からなる第２の電極（いわゆるビーム、以下に駆動側電極という）２８を配置して成る。駆動側電極２８は、固定側電極２６をブリッジ状に跨ぎ、その両端、特に第２の導体薄膜３０を配線層２７に接続して一体に支持される。第２の導体薄膜３０と配線層２７との接続部においては、第２の導体薄膜３０の一部が空隙３１側に入り込むように形成される。
【００１７】
基板２０は、例えばシリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）などの半導体基板上に絶縁膜を形成した基板、石英基板やガラス基板のような絶縁性基板等が用いられる。本例では、シリコン基板２２上にシリコン酸化膜（ＳｉＯ２）２４及びシリコン窒化膜（ＳｉＮ）２５の積層絶縁膜２３を形成した基板２０が用いられる。固定側電極２６及び配線層２７は、同じ導電材料で形成し、例えばポリシリコン膜、またはアルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の金属膜にて形成することができる。駆動側電極２８も、例えばポリシリコン膜、またはアルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の金属膜にて形成することができる。
本例では、固定側電極２６、配線層２７、駆動側電極２８を構成する第１の導体薄膜２９及び第２の導体薄膜３０を共に、ポリシリコン膜で形成される。その他、固定側電極２６、配線層２７、駆動側電極２８を構成する第１の導体薄膜２９及び第２の導体薄膜３０を夫々上記の異なる材料膜で形成することも可能である。あるいは、固定側電極２６、配線層２７、駆動側電極２８を構成する第１の導体薄膜２９及び第２の導体薄膜３０うちの、任意の層と他の層とを夫々上記の異なる材料膜で形成することも可能である。
【００１８】
本実施の形態に係るＭＥＭＳ素子２１によれば、駆動側電極２８を第１の導体薄膜２８と第２の導体薄膜３０による２層膜で形成し、その２層目の導体薄膜３０を１層目の導体薄膜２９に形成した接続孔を通じて配線層２７に接続した構成である。これにより、製造過程で空隙３１となる領域の犠牲層に接続孔を形成す４ときに、犠牲層とその上の駆動側電極２８の１層目の導体薄膜２９と共に接続孔を形成することが可能になり、その後の接続孔内を洗浄した時に犠牲層の消滅を防止することができ、固定側電極２６と駆動側電極２８の空隙３１としてナノメートル（ｎｍ）レベルの超微細間隔の空隙を形成することが可能になる。即ち、本実施の形態のＭＥＭＳ素子２１では、より微小構造で且つ高精度のＭＥＭＳ素子を提供することができる。
【００１９】
本実施の形態に係るＭＥＭＳ素子２１は共振器、光変調器、光スイッチ、高周波スイッチ等に適用することができる。この共振器は、高周波フィルタ、中間周波数フィルタ等のＭＥＭＳフィルタ、さらにセンサの検出回路などに応用することができる。
【００２０】
本実施の形態に係るＭＥＭＳ素子２１を共振器に適用した場合は、固定側電極２６が出力電極となり、駆動側電極２８が入力電極を兼ねる振動電極となる。この振動電極２８には、入力端子より配線層２７を通じて高周波信号とＤＣバイアス電圧を重畳した信号が入力される。出力電極２６には出力端子が導出される。この共振器では、振動電極２８に目的周波数の高周波信号とＤＣバイアス電圧が重畳して入力されると、長さで決まる固有振動数を有する振動電極２８が、出力電極２６との間の生じる静電力で振動する。この振動によって、出力電極２６と振動電極２８との間の容量の時間変化とＤＣバイアス電圧に応じた高周波信号出力電極２６から出力される。
【００２１】
次に、本実施の形態に係るＭＥＭＳ素子の製造方法の一実施の形態を図２及び図３を参照して説明する。
先ず、図２Ａに示すように、表面が絶縁膜を有する基板２０を用意する。本例ではシリコン基板２２上にシリコン酸化膜２４及びシリコン窒化膜２５を積層した絶縁膜２３を形成してなる基板２０を用いる。
次に、図２Ｂのように固定側電極及び配線層となるべき第１の導電体層、本例ではポリシリコン膜３４を形成する。
次に、図２Ｃに示すように、フォトリソグラフィ技術を用いて第１のポリシリコン膜３４を選択的にエッチング除去して固定側電極２６及びその両側に位置する配線層２９を形成する。
【００２２】
次に、図２Ｄに示すように、固定側電極２６、配線層２７を含む基板２０上に薄膜の犠牲層３４、本例では下地のシリコン窒化膜２５とポリシリコン膜に対して除去選択性を有する（例えばエッチング特性が異なる）シリコン酸化膜を形成する。犠牲層３４の成膜膜厚の制御性は一般に高いので、固定側電極２６及び配線層２７が形成された基板２０の表面凹凸に沿って犠牲層３４が形成される。犠牲層３４は、例えば減圧ＣＶＤ（化学気相成長）法により形成する。
【００２３】
次に、図３Ｅに示すように、駆動側電極の一部を構成する１層目の導体薄膜となる第２の導電体層２９、本例ではポリシリコン膜を減圧ＣＶＤ法により形成す。
【００２４】
次に、図３Ｆに示すように、この第２の導電体層２９とその下の犠牲層３４に対して、配線層２７に達する接続孔（コンタクト孔）３５を形成する。その後、接続孔３５内の汚れ、特に配線層２７の表面３６の自然酸化膜を洗浄により除去する。本例ではフッ酸溶液により洗浄する。このフッ酸溶液による洗浄時、犠牲層３４は表面が第２の導電体層２９保護層されているので、消失しない。但し、フッ酸洗浄で接続孔３５に臨む犠牲層３４が僅かに内方にエッチング除去される。配線層２７の表面が洗浄されるため、この後に成膜される第３の導電体層３０と配線層２７との良好な電気的接続が確保される。
【００２５】
次に、図３Ｇに示すように、駆動側電極の一部を構成する２層目の導体薄膜となる第３の導電体層３０、本例ではポリシリコン膜を減圧ＣＶＤ法で形成する。このとき、第３の導電体層３０は接続孔３５を通じて下地の配線層２７に電気的に接続される。また、第３の導電体層３０は配線層２７及び第２の導電体層２９に電気的に接続されるので、後述する１層目の導体薄膜２９及び２層目の導体薄膜３０からなる駆動側電極２８と配線層２７が電気的に接続されることになる。
【００２６】
次に、図３Ｈに示すように、第２及び第３の導電体層２９及び３０をパターニングして１層目の導体薄膜２９と２層目の導体薄膜３０からなる駆動側電極２８を形成する。次いで、犠牲層３４を除去して駆動側電極２８と固定側電極２６巻に空隙３１を形成する。本例ではシリコン酸化膜（ＳｉＯ２）による犠牲層３４をフッ酸溶液により除去する。かくして、目的のＭＥＭＳ素子２１を得る。
【００２７】
本実施の形態のＭＥＭＳ素子の製造方法によれば、犠牲層３４を形成した後、犠牲層３４上に駆動側電極２８の１層目の導体薄膜となる第２の導電体層２９を形成し、次いで犠牲層３４及び第２の導電体層２９に配線層２７に達する接続孔３５を形成する工程を有するので、その後の接続孔３５内のフッ酸洗浄時に犠牲層３４を消失することがない。特に、犠牲層３４をナノメータレベルの膜厚、例えば１０ｎｍ程度以下の膜厚で形成した場合でも、第２の導電体層、即ち、フッ酸耐性の高いポリシリコン膜２９により犠牲層３４が保護され、接続孔３５内のフッ酸洗浄で犠牲層３４を消失させることはない。従って、駆動側電極２８と固定側電極２６間にナノメータレベルの間隔の空隙３１を有するＭＥＭＳ素子２１を精度良く製造することができる。また、ＬＰＣＶＤなどによる犠牲層成膜時の膜厚制御は比較的高精度であることから、本発明の製造方法により、ｎｍレベルの薄膜であっても犠牲層を安定に形成することができ、信号伝達特性の高いＭＥＭＳ共振器などのデバイスを安定して製造することができる。
【００２８】
上例では、第１の導電体層３３、第２の導電体層２９及び第３の導電体層３０をポリシリコン膜で形成したが、その他、アルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の金属膜にて形成することができる。第１、第２及び第３の導電体層３３、２９、３０は、同じ材料膜で形成すことができ、あるいは夫々異なる材料膜で形成することも可能であり、さらに任意の層と他の層とを夫々上記の異なる材料膜で形成することも可能である。
駆動側電極２８を各種の材料膜を選択して形成するときは、駆動側電極２８の固有振動数を適宜選定することが可能になる。
【００２９】
上述したように、本実施の形態に係るＭＥＭＳ素子２１は、フィルタ、センサの検出回路等に適用されるＭＥＭＳ共振器や、高周波スイッチや、光スイッチ、光変調器等の光学ＭＥＭＳ素子などに用いることができる。光学ＭＥＭＳ素子に適用する場合は、駆動側電極２８の表面の光反射効率を上げるために、駆動側電極２８の少なくとも２層目の膜３０は金属膜で形成することが好ましい。
【００３０】
犠牲層は、シリコン酸化膜以外に、非晶質シリコン、フォトレジスト等を用いることができる。この場合、それに応じて絶縁膜２５、電極２６，２８、配線層２７の材料は選択される。非晶質シリコンを除去するエッチャントは、ＸｅＦ２ガス、フォトレジストを除去するエッチャントはＯ２プラズマ、を用いることができる。
上例では、犠牲層をシリコン酸化膜として接続孔内の洗浄をフッ酸溶液で行ったが、その他の材料の犠牲層の場合、その犠牲層を除去するエッチャントで洗浄することも可能である。
【００３１】
【発明の効果】
本発明に係るＭＥＭＳ素子によれば、駆動側電極と固定側電極間の空隙間隔を超微細、特にナノメータレベルに設定したＭＥＭＳ素子を提供することができる。従って、例えば信号伝達特性の高い共振器などのデバイスに適用して好適である。
駆動側電極をポリシリコン膜、その他の金属膜などを選択して形成するときは、例えば共振器に適用した場合、駆動側電極の固有振動数を適宜設定することができる。
【００３２】
本発明に係るＭＥＭＳ素子の製造方法によれば、犠牲層に接続孔を形成し後の接続孔内の洗浄工程で犠牲層の消失を防止することができる。犠牲層成膜時の膜厚制御は比較的高精度であるから、本発明の製法により、ナノメートルレベルの薄膜であっても犠牲層を安定に形成することができる。従って、例えば、信号伝達特性の高いＭＥＭＳ素子共振器などのデバイスを安定して製造することができる。
駆動側電極をポリシリコン膜、その他の金属膜などを選択して形成するときは、例えば共振器に適用した場合、駆動側電極の固有振動数を適宜設定することができる。
【図面の簡単な説明】
【図１】本発明に係るＭＥＭＳ素子の一実施の形態を示す断面図である。
【図２】Ａ〜Ｄ 本発明に係るＭＥＭＳ素子の製造方法の一実施の形態を示す工程図（その１）である。
【図３】Ｅ〜Ｈ 本発明に係るＭＥＭＳ素子の製造方法の一実施の形態を示す工程図（その２）である。
【図４】Ａ，Ｂ 従来のＭＥＭＳ素子の例を示す構成図である。
【図５】Ａ〜Ｄ 従来のＭＥＭＳ素子の間隔となる製造工程図である。
【符号の説明】
２０・・基板、２１・・ＭＥＭＳ素子、２２・・シリコン基板、２３・・絶縁膜、２４・・シリコン酸化（ＳｉＯ２）膜、２５・・シリコン窒化（ＳｉＮ）膜、２６・・固定側電極、２７・・配線層、２８・・駆動側電極、２９・・第１の導体薄膜、３０・・第２の導体薄膜、３１・・空隙、３４・・犠牲層、３５・・接続孔
【発明の属する技術分野】
本発明は、ＭＥＭＳ素子及びその製造方法に関する。
【０００２】
【従来の技術】
微細技術の進展に伴い、いわゆるマイクロマシン（ＭＥＭＳ：Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ、超小型電気的・機械的複合体）素子、及びＭＥＭＳ素子を組み込んだ小型機器が、注目されている。
ＭＥＭＳ素子は、シリコン基板、ガラス基板等の基板上に微細構造体として形成され、機械的駆動力を出力する駆動体と、駆動体を制御する半導体集積回路等とを電気的に、更に機械的に結合させた素子である。ＭＥＭＳ素子の基本的な特徴は、機械的構造として構成されている駆動体が素子の一部に組み込まれていることであって、駆動体の駆動は、電極間の静電力、即ちクローン引力等を応用して電気的に行われる。
【０００３】
一方、ＭＥＭＳ素子として、ｎｍレベルの中空ギャップを挟んで振動電極を配置してなる微小共振器は、電気・機械変換効率が高いという特徴から、ＭＥＭＳフィルタやセンサの検出回路など、応用分野が広い。例えば、高周波フィルタとしての利用がミシガン大学を始めとする研究機関から提案されている（非特許文献１参照）。
【０００４】
図４Ｂは、非特許文献１に記載された高周波フィルタを構成するＭＥＭＳ振動子に適用されるＭＥＭＳ素子の概略を示す。このＭＥＭＳ素子１は、半導体基板２上に絶縁膜３を介して固定側電極６とその両側の配線層７が形成され、この第１の電極６に対向して中空ギャップ９を挟んで駆動可能なビーム、所謂駆動側電極８が形成さて成る。駆動側電極８は、両端のアンカー部（支持部）１４〔１４Ａ，１４Ｂ〕にて支持されるように、固定側電極６をブリッジ状に跨いで配線層７に接続される。半導体基板上の絶縁膜３としては、例えばシリコン酸化膜４及びシリコン窒化膜５の２層膜が用いられる。このＭＥＭＳ素子１をＭＥＭＳ振動子として適用する場合は、固定側電極６が入力電極となり、駆動側電極８が出力電極となる。
【０００５】
このＭＥＭＳ素子１の製造において、中空ギャップ９を形成する工程では、図４Ａに示すように、のちにギャップ９となる領域にあらかじめ選択的に除去可能な犠牲層１０と呼ばれる領域を形成し、犠牲層１０に配線層７に達する接続孔（コンタクト孔）１１を形成し、犠牲層１０を挟む形で所望の振動電極８を形成する。次に、図５Ｂに示すように、薬液などで犠牲層１０の除去を行ってギャップ９を形成している。即ち、薄膜犠牲層１０とＬＳＩとの混載のため、同じ製造プロセスを使うメリットを実現するには、固定側電極（出力）電極６、配線層７及び振動電極８としてポリシリコン、犠牲層１０として酸化膜（ＳｉＯ２）が用いられる。この犠牲層の薄膜化１０を高い制御で行うためには、対向する駆動側電極８を縦方向に積層した構造を形成して、犠牲層１０を除去する方法が一般的である。
【０００６】
【非特許文献１】
Ｃ．Ｔ．−Ｎｇｕｙｅｎ，″Ｍｉｃｒｏｍｅｃｈａｎｉｃａｌ ｃｏｍｐｏｎｅｎｔｓ ｆｏｒ ｍｉｎｉａｔｕｒｉｚｅｄ ｌｏｗ−ｐｏｗｅｒ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ｉｎｖｉｔｅｄ ｐｌｅｎａｒｙ），″ｐｒｏｃｅｅｄｉｎｇｓ，１９９９ ＩＥＥＥ ＭＴＴ−Ｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍ ＲＦ ＭＥＭＳ Ｗｏｒｋｓｈｏｐ，Ｊｕｎｅ，１８，１９９９，ｐｐ．４８−７７．
【０００７】
【発明が解決しようとする課題】
ところで、上述の犠牲層１０を薄膜化した場合、図５の製造プロセスに示すような不具合が発生する。この製造プロセスでは、先ず、図５Ａに示すように、シリコン基板２上にシリコン酸化膜（ＳｉＯ２）４を形成して、窒化シリコン膜（ＳｉＮ）５を形成した後、ポリシリコン膜による固定側電極６及び配線層７を形成する。
【０００８】
次に、図４Ｂに示すように、固定側電極６及び配線層７を含む基板上に、シリコン酸化膜（ＳｉＯ２）による犠牲層１０を形成する。
次に、図４Ｃに示すように犠牲層１０の一部に配線層７に達するように、接続孔１１を形成する。
【０００９】
次に、後の駆動側電極８と配線層７とのコンタクトを良好にするために接続孔１１内の配線層７表面の自然酸化膜汚れを洗浄するために、フッ酸（ＨＦ）溶液での洗浄が行われる。しかし、このコンタクト洗浄する目的でフッ酸溶液に浸漬した場合、図５Ｄに示すように、犠牲層１０までエッチングされてしまう。ただし、犠牲層１０が厚い場合、コンタクト洗浄する時間を精密に制御することで対処可能ではあるが、特に犠牲層１０が被洗浄膜（いわゆる自然酸化膜）の数ナノメートルレベルにまで薄膜化した場合は制御そのものが難しくなっている。
【００１０】
本発明は、上述の点に鑑み、中空ギャップ間隔をナノメートルレベルまで超微細化したＭＥＭＳ素子及びその製造方法を提供するものである。
【００１１】
【課題を解決するための手段】
本発明に係るＭＥＭＳ素子は、基板上に第１の電極と配線層が形成され、第１の電極に対して空隙を挟んで駆動可能な第２の電極が配置され、第２の電極が２層膜で形成され、この２層目の膜が配線層に接続された構成とする。
【００１２】
本発明に係るＭＥＭＳ素子の製造方法は、基板上に犠牲層に対して除去選択性を有する第１の電極と配線層を形成する工程と、第１の電極及び配線層を含む基板上に犠牲層を形成する工程と、犠牲層上に第１の導体薄膜を形成し、第１の導体薄膜及び犠牲層に配線層に達する接続孔を形成する工程と、接続孔内を洗浄する工程と、第１の導体薄膜上に接続孔を介して配線層に電気的に接続するように第２の導体薄膜を形成する工程と、第１及び第２の導体薄膜をパターニングして、第１及び第２の導体薄膜からなる駆動可能な第２の電極を形成する工程と、犠牲層を除去する工程とを有する。
【００１３】
本発明に係るＭＥＭＳ素子においては、駆動可能な第２の電極が２層膜で形成され、２層目の膜が配線層に接続された構成であるので、製造過程で空隙となる領域の犠牲層に接続孔を形成するときに、犠牲層とその上の第２の電極の１層目の膜と共に接続孔を形成することが可能になり、その後の接続孔内の洗浄時に犠牲層の消滅が防止され、第１の電極と第２の電極間の空隙としてナノメートルレベルの超微細間隔が可能になる。
【００１４】
本発明に係るＭＥＭＳ素子の製造方法においては、犠牲層を形成した後、犠牲層上に第２の電極となる第１の導体薄膜を形成し、犠牲層及び第１の導体薄膜に配線層に達する接続孔を形成する工程を有するので、その後の接続孔内の洗浄時に犠牲層を除去することがない。特に、犠牲層をナノメータレベルの膜厚で形成した場合でも、第１の導体薄膜により犠牲層が保護され、接続孔内の洗浄で犠牲層が消失されない。従って、その後の犠牲層の除去により、第１の電極と第２の電極間にナノメータレベルの間隔の空隙（中空ギャップ）が形成される。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００１６】
図１は、本発明に係るＭＥＭＳ素子の一実施の形態を示す。
本実施の形態に係るＭＥＭＳ素子２１は、基板２０の同一平面上、即ち基板１２の少なくとも絶縁性を有する表面上に、互いに所要の間隔を置いて配置された第１の電極（以下、固定側電極という）２６と、固定側電極２６を挟む両側に位置する配線層２７を形成し、固定側電極２６に対して空隙３１を挟んで駆動可能な２層膜を構成する第１、第２の導体薄膜２９、３０からなる第２の電極（いわゆるビーム、以下に駆動側電極という）２８を配置して成る。駆動側電極２８は、固定側電極２６をブリッジ状に跨ぎ、その両端、特に第２の導体薄膜３０を配線層２７に接続して一体に支持される。第２の導体薄膜３０と配線層２７との接続部においては、第２の導体薄膜３０の一部が空隙３１側に入り込むように形成される。
【００１７】
基板２０は、例えばシリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）などの半導体基板上に絶縁膜を形成した基板、石英基板やガラス基板のような絶縁性基板等が用いられる。本例では、シリコン基板２２上にシリコン酸化膜（ＳｉＯ２）２４及びシリコン窒化膜（ＳｉＮ）２５の積層絶縁膜２３を形成した基板２０が用いられる。固定側電極２６及び配線層２７は、同じ導電材料で形成し、例えばポリシリコン膜、またはアルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の金属膜にて形成することができる。駆動側電極２８も、例えばポリシリコン膜、またはアルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の金属膜にて形成することができる。
本例では、固定側電極２６、配線層２７、駆動側電極２８を構成する第１の導体薄膜２９及び第２の導体薄膜３０を共に、ポリシリコン膜で形成される。その他、固定側電極２６、配線層２７、駆動側電極２８を構成する第１の導体薄膜２９及び第２の導体薄膜３０を夫々上記の異なる材料膜で形成することも可能である。あるいは、固定側電極２６、配線層２７、駆動側電極２８を構成する第１の導体薄膜２９及び第２の導体薄膜３０うちの、任意の層と他の層とを夫々上記の異なる材料膜で形成することも可能である。
【００１８】
本実施の形態に係るＭＥＭＳ素子２１によれば、駆動側電極２８を第１の導体薄膜２８と第２の導体薄膜３０による２層膜で形成し、その２層目の導体薄膜３０を１層目の導体薄膜２９に形成した接続孔を通じて配線層２７に接続した構成である。これにより、製造過程で空隙３１となる領域の犠牲層に接続孔を形成す４ときに、犠牲層とその上の駆動側電極２８の１層目の導体薄膜２９と共に接続孔を形成することが可能になり、その後の接続孔内を洗浄した時に犠牲層の消滅を防止することができ、固定側電極２６と駆動側電極２８の空隙３１としてナノメートル（ｎｍ）レベルの超微細間隔の空隙を形成することが可能になる。即ち、本実施の形態のＭＥＭＳ素子２１では、より微小構造で且つ高精度のＭＥＭＳ素子を提供することができる。
【００１９】
本実施の形態に係るＭＥＭＳ素子２１は共振器、光変調器、光スイッチ、高周波スイッチ等に適用することができる。この共振器は、高周波フィルタ、中間周波数フィルタ等のＭＥＭＳフィルタ、さらにセンサの検出回路などに応用することができる。
【００２０】
本実施の形態に係るＭＥＭＳ素子２１を共振器に適用した場合は、固定側電極２６が出力電極となり、駆動側電極２８が入力電極を兼ねる振動電極となる。この振動電極２８には、入力端子より配線層２７を通じて高周波信号とＤＣバイアス電圧を重畳した信号が入力される。出力電極２６には出力端子が導出される。この共振器では、振動電極２８に目的周波数の高周波信号とＤＣバイアス電圧が重畳して入力されると、長さで決まる固有振動数を有する振動電極２８が、出力電極２６との間の生じる静電力で振動する。この振動によって、出力電極２６と振動電極２８との間の容量の時間変化とＤＣバイアス電圧に応じた高周波信号出力電極２６から出力される。
【００２１】
次に、本実施の形態に係るＭＥＭＳ素子の製造方法の一実施の形態を図２及び図３を参照して説明する。
先ず、図２Ａに示すように、表面が絶縁膜を有する基板２０を用意する。本例ではシリコン基板２２上にシリコン酸化膜２４及びシリコン窒化膜２５を積層した絶縁膜２３を形成してなる基板２０を用いる。
次に、図２Ｂのように固定側電極及び配線層となるべき第１の導電体層、本例ではポリシリコン膜３４を形成する。
次に、図２Ｃに示すように、フォトリソグラフィ技術を用いて第１のポリシリコン膜３４を選択的にエッチング除去して固定側電極２６及びその両側に位置する配線層２９を形成する。
【００２２】
次に、図２Ｄに示すように、固定側電極２６、配線層２７を含む基板２０上に薄膜の犠牲層３４、本例では下地のシリコン窒化膜２５とポリシリコン膜に対して除去選択性を有する（例えばエッチング特性が異なる）シリコン酸化膜を形成する。犠牲層３４の成膜膜厚の制御性は一般に高いので、固定側電極２６及び配線層２７が形成された基板２０の表面凹凸に沿って犠牲層３４が形成される。犠牲層３４は、例えば減圧ＣＶＤ（化学気相成長）法により形成する。
【００２３】
次に、図３Ｅに示すように、駆動側電極の一部を構成する１層目の導体薄膜となる第２の導電体層２９、本例ではポリシリコン膜を減圧ＣＶＤ法により形成す。
【００２４】
次に、図３Ｆに示すように、この第２の導電体層２９とその下の犠牲層３４に対して、配線層２７に達する接続孔（コンタクト孔）３５を形成する。その後、接続孔３５内の汚れ、特に配線層２７の表面３６の自然酸化膜を洗浄により除去する。本例ではフッ酸溶液により洗浄する。このフッ酸溶液による洗浄時、犠牲層３４は表面が第２の導電体層２９保護層されているので、消失しない。但し、フッ酸洗浄で接続孔３５に臨む犠牲層３４が僅かに内方にエッチング除去される。配線層２７の表面が洗浄されるため、この後に成膜される第３の導電体層３０と配線層２７との良好な電気的接続が確保される。
【００２５】
次に、図３Ｇに示すように、駆動側電極の一部を構成する２層目の導体薄膜となる第３の導電体層３０、本例ではポリシリコン膜を減圧ＣＶＤ法で形成する。このとき、第３の導電体層３０は接続孔３５を通じて下地の配線層２７に電気的に接続される。また、第３の導電体層３０は配線層２７及び第２の導電体層２９に電気的に接続されるので、後述する１層目の導体薄膜２９及び２層目の導体薄膜３０からなる駆動側電極２８と配線層２７が電気的に接続されることになる。
【００２６】
次に、図３Ｈに示すように、第２及び第３の導電体層２９及び３０をパターニングして１層目の導体薄膜２９と２層目の導体薄膜３０からなる駆動側電極２８を形成する。次いで、犠牲層３４を除去して駆動側電極２８と固定側電極２６巻に空隙３１を形成する。本例ではシリコン酸化膜（ＳｉＯ２）による犠牲層３４をフッ酸溶液により除去する。かくして、目的のＭＥＭＳ素子２１を得る。
【００２７】
本実施の形態のＭＥＭＳ素子の製造方法によれば、犠牲層３４を形成した後、犠牲層３４上に駆動側電極２８の１層目の導体薄膜となる第２の導電体層２９を形成し、次いで犠牲層３４及び第２の導電体層２９に配線層２７に達する接続孔３５を形成する工程を有するので、その後の接続孔３５内のフッ酸洗浄時に犠牲層３４を消失することがない。特に、犠牲層３４をナノメータレベルの膜厚、例えば１０ｎｍ程度以下の膜厚で形成した場合でも、第２の導電体層、即ち、フッ酸耐性の高いポリシリコン膜２９により犠牲層３４が保護され、接続孔３５内のフッ酸洗浄で犠牲層３４を消失させることはない。従って、駆動側電極２８と固定側電極２６間にナノメータレベルの間隔の空隙３１を有するＭＥＭＳ素子２１を精度良く製造することができる。また、ＬＰＣＶＤなどによる犠牲層成膜時の膜厚制御は比較的高精度であることから、本発明の製造方法により、ｎｍレベルの薄膜であっても犠牲層を安定に形成することができ、信号伝達特性の高いＭＥＭＳ共振器などのデバイスを安定して製造することができる。
【００２８】
上例では、第１の導電体層３３、第２の導電体層２９及び第３の導電体層３０をポリシリコン膜で形成したが、その他、アルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の金属膜にて形成することができる。第１、第２及び第３の導電体層３３、２９、３０は、同じ材料膜で形成すことができ、あるいは夫々異なる材料膜で形成することも可能であり、さらに任意の層と他の層とを夫々上記の異なる材料膜で形成することも可能である。
駆動側電極２８を各種の材料膜を選択して形成するときは、駆動側電極２８の固有振動数を適宜選定することが可能になる。
【００２９】
上述したように、本実施の形態に係るＭＥＭＳ素子２１は、フィルタ、センサの検出回路等に適用されるＭＥＭＳ共振器や、高周波スイッチや、光スイッチ、光変調器等の光学ＭＥＭＳ素子などに用いることができる。光学ＭＥＭＳ素子に適用する場合は、駆動側電極２８の表面の光反射効率を上げるために、駆動側電極２８の少なくとも２層目の膜３０は金属膜で形成することが好ましい。
【００３０】
犠牲層は、シリコン酸化膜以外に、非晶質シリコン、フォトレジスト等を用いることができる。この場合、それに応じて絶縁膜２５、電極２６，２８、配線層２７の材料は選択される。非晶質シリコンを除去するエッチャントは、ＸｅＦ２ガス、フォトレジストを除去するエッチャントはＯ２プラズマ、を用いることができる。
上例では、犠牲層をシリコン酸化膜として接続孔内の洗浄をフッ酸溶液で行ったが、その他の材料の犠牲層の場合、その犠牲層を除去するエッチャントで洗浄することも可能である。
【００３１】
【発明の効果】
本発明に係るＭＥＭＳ素子によれば、駆動側電極と固定側電極間の空隙間隔を超微細、特にナノメータレベルに設定したＭＥＭＳ素子を提供することができる。従って、例えば信号伝達特性の高い共振器などのデバイスに適用して好適である。
駆動側電極をポリシリコン膜、その他の金属膜などを選択して形成するときは、例えば共振器に適用した場合、駆動側電極の固有振動数を適宜設定することができる。
【００３２】
本発明に係るＭＥＭＳ素子の製造方法によれば、犠牲層に接続孔を形成し後の接続孔内の洗浄工程で犠牲層の消失を防止することができる。犠牲層成膜時の膜厚制御は比較的高精度であるから、本発明の製法により、ナノメートルレベルの薄膜であっても犠牲層を安定に形成することができる。従って、例えば、信号伝達特性の高いＭＥＭＳ素子共振器などのデバイスを安定して製造することができる。
駆動側電極をポリシリコン膜、その他の金属膜などを選択して形成するときは、例えば共振器に適用した場合、駆動側電極の固有振動数を適宜設定することができる。
【図面の簡単な説明】
【図１】本発明に係るＭＥＭＳ素子の一実施の形態を示す断面図である。
【図２】Ａ〜Ｄ 本発明に係るＭＥＭＳ素子の製造方法の一実施の形態を示す工程図（その１）である。
【図３】Ｅ〜Ｈ 本発明に係るＭＥＭＳ素子の製造方法の一実施の形態を示す工程図（その２）である。
【図４】Ａ，Ｂ 従来のＭＥＭＳ素子の例を示す構成図である。
【図５】Ａ〜Ｄ 従来のＭＥＭＳ素子の間隔となる製造工程図である。
【符号の説明】
２０・・基板、２１・・ＭＥＭＳ素子、２２・・シリコン基板、２３・・絶縁膜、２４・・シリコン酸化（ＳｉＯ２）膜、２５・・シリコン窒化（ＳｉＮ）膜、２６・・固定側電極、２７・・配線層、２８・・駆動側電極、２９・・第１の導体薄膜、３０・・第２の導体薄膜、３１・・空隙、３４・・犠牲層、３５・・接続孔
Claims (8)
- 基板上に第１の電極と配線層が形成され、
前記第１の電極に対して空隙を挟んで駆動可能な第２の電極が配置され、
前記第２の電極が２層膜で形成され、該２層目の膜が前記配線層に接続されて成る
ことを特徴とするＭＥＭＳ素子。 - 前記第２の電極の２層膜と前記配線層の３つの層が、共に同じ材料か、又はそのうちの少なくとも１層と他の層が異なる材料で形成されて成る
ことを特徴とする請求項１記載のＭＥＭＳ素子。 - 前記第２の電極の２層膜と前記配線層がポリシリコン膜で形成されて成る
ことを特徴とする請求項１記載のＭＥＭＳ素子。 - 基板上に犠牲層に対して除去選択性を有する第１の電極と配線層を形成する工程と、
前記第１の電極及び配線層を含む前記基板上に犠牲層を形成する工程と、
前記犠牲層上に第１の導体薄膜を形成し、前記第１の導体薄膜及び犠牲層に前記配線層に達する接続孔を形成する工程と、
前記接続孔内を洗浄する工程と、
前記第１の導体薄膜上に、前記接続孔を介して前記配線層に電気的に接続するように第２の導体薄膜を形成する工程と、
前記第１及び第２の導体薄膜をパターニングして、前記第１及び第２の導体薄膜からなる駆動可能な第２の電極を形成する工程と、
前記犠牲層を除去する工程とを有する
ことを特徴とするＭＥＭＳ素子の製造方法。 - 前記接続孔内を前記犠牲層を除去するエッチャントで洗浄する
ことを特徴とする請求項４記載のＭＥＭＳ素子の製造方法。 - 前記犠牲層がシリコン酸化膜である
ことを特徴とする請求項４記載のＭＥＭＳ素子の製造方法。 - 前記第１の電極及び配線層と、前記第１の導体薄膜と、前記第２の導体薄膜とを、共に同じ導電材料あるいは３つの層のうちの１層が他の層と異なる導電材料で形成する
ことを特徴とする請求項４記載のＭＥＭＳ素子の製造方法。 - 前記第１の電極及び配線層と、前記第１の導体薄膜と、前記第２の導体薄膜とを、ポリシリコン膜で形成する
ことを特徴とする請求項４記載のＭＥＭＳ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003104325A JP4314867B2 (ja) | 2003-04-08 | 2003-04-08 | Ｍｅｍｓ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003104325A JP4314867B2 (ja) | 2003-04-08 | 2003-04-08 | Ｍｅｍｓ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004306208A true JP2004306208A (ja) | 2004-11-04 |
| JP4314867B2 JP4314867B2 (ja) | 2009-08-19 |
Family
ID=33467186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003104325A Expired - Fee Related JP4314867B2 (ja) | 2003-04-08 | 2003-04-08 | Ｍｅｍｓ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4314867B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2006928A2 (en) | 2007-06-22 | 2008-12-24 | Funai Electric Co., Ltd. | Switching element |
| JP2010080734A (ja) * | 2008-09-26 | 2010-04-08 | Funai Electric Advanced Applied Technology Research Institute Inc | メモリ素子、メモリ素子の製造方法およびメモリアレイ |
| JP2010080735A (ja) * | 2008-09-26 | 2010-04-08 | Funai Electric Advanced Applied Technology Research Institute Inc | メモリ素子、メモリ素子の製造方法、メモリアレイ構成のエレメントおよびメモリアレイ |
| US8093518B2 (en) | 2005-09-27 | 2012-01-10 | National Institute Of Advanced Industrial Science And Technology | Switching element relying on nanogap electrodes |
| KR101363533B1 (ko) | 2005-11-28 | 2014-02-14 | 소니 주식회사 | 미소 전기 기계 디바이스 |
| CN113184798A (zh) * | 2021-03-03 | 2021-07-30 | 浙江水利水电学院 | 一种可变mems微波滤波器及其制备方法 |
| CN113184798B (zh) * | 2021-03-03 | 2024-05-31 | 浙江水利水电学院 | 一种可变mems微波滤波器 |
-
2003
- 2003-04-08 JP JP2003104325A patent/JP4314867B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8093518B2 (en) | 2005-09-27 | 2012-01-10 | National Institute Of Advanced Industrial Science And Technology | Switching element relying on nanogap electrodes |
| KR101363533B1 (ko) | 2005-11-28 | 2014-02-14 | 소니 주식회사 | 미소 전기 기계 디바이스 |
| EP2006928A2 (en) | 2007-06-22 | 2008-12-24 | Funai Electric Co., Ltd. | Switching element |
| US8395185B2 (en) | 2007-06-22 | 2013-03-12 | Funai Electric Advanced Applied Technology Research Institute Inc. | Switching element |
| JP2010080734A (ja) * | 2008-09-26 | 2010-04-08 | Funai Electric Advanced Applied Technology Research Institute Inc | メモリ素子、メモリ素子の製造方法およびメモリアレイ |
| JP2010080735A (ja) * | 2008-09-26 | 2010-04-08 | Funai Electric Advanced Applied Technology Research Institute Inc | メモリ素子、メモリ素子の製造方法、メモリアレイ構成のエレメントおよびメモリアレイ |
| CN113184798A (zh) * | 2021-03-03 | 2021-07-30 | 浙江水利水电学院 | 一种可变mems微波滤波器及其制备方法 |
| CN113184798B (zh) * | 2021-03-03 | 2024-05-31 | 浙江水利水电学院 | 一种可变mems微波滤波器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4314867B2 (ja) | 2009-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6808954B2 (en) | Vacuum-cavity MEMS resonator | |
| US8975104B2 (en) | Low temperature ceramic Microelectromechanical structures | |
| US7056757B2 (en) | Methods of forming oxide masks with submicron openings and microstructures formed thereby | |
| JP4142919B2 (ja) | 光スキャナおよびその製造方法 | |
| JP2007159389A (ja) | 圧電型ｒｆ―ｍｅｍｓ素子及びその製造方法 | |
| JP2007184931A (ja) | 真空封入単結晶シリコン・デバイス | |
| JP2007005909A (ja) | 電気機械信号選択素子、その製造方法およびそれを用いた電気機器 | |
| JP5711913B2 (ja) | ディスク型ｍｅｍｓ振動子 | |
| JP4314867B2 (ja) | Ｍｅｍｓ素子の製造方法 | |
| JP2004243462A (ja) | Ｍｅｍｓ素子 | |
| KR101127167B1 (ko) | 마이크로머신의 제조방법 | |
| JP4341288B2 (ja) | Ｍｅｍｓ型共振器及びその製造方法、並びにフィルタ | |
| US20070001267A1 (en) | Methods of forming oxide masks with submicron openings and microstructures formed thereby | |
| WO2004050545A1 (ja) | マイクロマシンおよびその製造方法 | |
| JP2005193336A (ja) | Ｍｅｍｓ素子とその製造方法 | |
| US20100327993A1 (en) | Micro mechanical resonator | |
| JP2004130396A (ja) | マイクロマシン | |
| JP5290911B2 (ja) | 微小共振子およびその製造方法 | |
| JP2009226497A (ja) | マイクロマシン装置及びマイクロマシン装置の製造方法 | |
| JP2004276200A (ja) | マイクロ構造体およびその製造方法 | |
| JP4177672B2 (ja) | マイクロデバイス | |
| JP5679058B2 (ja) | 電子デバイスとその製造方法、及び電子デバイスの駆動方法 | |
| JP2004001140A (ja) | 中空構造体の製造方法、及びｍｅｍｓ素子の製造方法 | |
| JP2005057329A (ja) | 薄膜振動装置およびその作製方法 | |
| JP2009226501A (ja) | マイクロマシン装置及びマイクロマシン装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090511 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |