JP2005193336A - Mems素子とその製造方法 - Google Patents

Mems素子とその製造方法 Download PDF

Info

Publication number
JP2005193336A
JP2005193336A JP2004002586A JP2004002586A JP2005193336A JP 2005193336 A JP2005193336 A JP 2005193336A JP 2004002586 A JP2004002586 A JP 2004002586A JP 2004002586 A JP2004002586 A JP 2004002586A JP 2005193336 A JP2005193336 A JP 2005193336A
Authority
JP
Japan
Prior art keywords
electrode
sacrificial layer
gap
beam electrode
mems element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004002586A
Other languages
English (en)
Other versions
JP4466081B2 (ja
Inventor
Takashi Kinoshita
隆 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004002586A priority Critical patent/JP4466081B2/ja
Publication of JP2005193336A publication Critical patent/JP2005193336A/ja
Application granted granted Critical
Publication of JP4466081B2 publication Critical patent/JP4466081B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】ビーム電極と固定電極との間のギャップを非常に微小な寸法で安定的に形成することができるMEMS素子の製造方法を提供する。
【解決手段】半導体基板2の絶縁層3,4上に第1の犠牲層を形成する工程と、第1の犠牲層を跨ぐ状態で絶縁層3,4上にビーム電極6を形成する工程と、第1の犠牲層との間でビーム電極6を取り囲むように第2の犠牲層を形成する工程と、第2の犠牲層上に固定電極8,9を形成する工程と、第1の犠牲層及び第2の犠牲層を除去することにより、ビーム電極6の周囲に第1のギャップ5と第2のギャップ7を確保する工程とを経てMEMS素子1を製造する。
【選択図】図1

Description

本発明は、静電駆動型のMEMS素子とその製造方法に関する。
現在、半導体加工、機械加工、電気的回路などの複数種の技術を融合したMEMS(Micro-Electro-Mechanical system)技術が注目されている。MEMS技術を適用した素子(以下、MEMS素子)としては、共振器構造を有するフィルタ素子(MEMS共振器)のほか、スイッチング動作を行うマイクロスイッチや、光学素子(光スイッチ、光変調素子等)などが知られている(例えば、特許文献1参照)。
図6は従来のMEMS素子の構成例を示すもので、(A)はその平面図、(B)はその側断面図である。図示した従来のMEMS素子50においては、ベースとなる半導体基板51上に第1の絶縁層52及び第2の絶縁層53が順に積層されている。第2の絶縁層53上には入力電極54と出力電極55が形成され、さらにこれらの電極54,55を跨ぐようにビーム電極56が形成されている。ビーム電極56は、入力電極54及び出力電極55との間に所定のギャップGを介して対向状態に配置されている。また、ビーム電極56の両端部は一対の支持電極57に電気的かつ機械的に接続されている。一対の支持電極57は、上記入力電極54及び出力電極55と共に第2の絶縁膜53上に形成されている。また、一対の支持電極57には配線部58がそれぞれ接続されている。
図7及び図8は従来のMEMS素子の製造方法を示す工程図である。先ず、図7(A)に示すように、半導体基板51上に第1の絶縁層52及び第2の絶縁層53を順に積層して形成した後、第2の絶縁層53上に入力電極54、出力電極55及び一対の支持電極57を形成する。これら入力電極54、出力電極55及び一対の支持電極57は、第2の絶縁層53上に所定の厚み寸法で多結晶シリコン層を形成した後、この多結晶シリコン層をフォトリソグラフィ技術によってパターニングすることで同時に形成される。
次に、図7(B)に示すように、入力電極54、出力電極55及び一対の支持電極57の上から絶縁材料59を積層した後、図7(C)に示すように、CPM(Chemical Mechanical Polishing;化学的機械研磨)法によって絶縁材料59の表面を平坦化する。これにより、入力電極54、出力電極55及び一対の支持電極57の表面と絶縁材料59の表面が面一状態とされる。
続いて、図8(A)に示すように、入力電極54、出力電極55及び一対の支持電極57の表面と絶縁材料59の表面にそれぞれ一様な厚み寸法で犠牲層60を積層した後、一対の支持電極57上で犠牲層60に開口部61を形成する。次いで、図8(B)に示すように、上記開口部61を介して一対の支持電極57と接続するように犠牲層61上にビーム電極56を形成した後、図8(c)に示すように、一対の支持電極57に接続するように配線部58を形成する。その後、犠牲層61と絶縁材料60とを除去することにより、図6に示すMEMS素子50が得られる。
以上の製造方法によって得られるMEMS素子50において、例えば、外側の配線部58から一対の支持電極57を介してビーム電極56に直流電圧を印加し、この状態で入力電極54に所定の振幅で高周波信号(RF信号)を入力すると、ビーム電極56と入力電極54の対向部分にクーロン力と総称される静電引力と静電反発力が繰り返し発生する。静電引力が発生したときはビーム電極56が入力電極54に接近する方向で微小変位し、静電反発力が発生したときはビーム電極56が入力電極54から離間する方向で微小変位する。この繰り返しによりビーム電極56は自身の固有振動数にしたがって共振(振動)し、これに応じてビーム電極56と出力電極55との対向距離も変化する。そのため、ビーム電極56の共振周波数に対応した周波数帯域の電流だけが出力電極55から出力される。このMEMS素子50は電気的なフィルタ素子として活用することができる。
ところで、上述のような共振器構造を有する静電駆動型のMEMS素子50においては、出力電極55から取り出される電流のレベル(以下、出力電流レベル)を決定するパラメータとして、入出力電極54,55とビーム電極56との間の対向面積や、ビーム電極56に印加される直流電圧、さらには入出力電極54,55とビーム電極56との間のギャップ寸法(図6のG寸法)などがある。このうち、入出力電極54,55とビーム電極56との間のギャップ寸法は、出力電流レベルを決定する最も有効なパラメータとなる。具体的には、出力電流レベルが上記ギャップ寸法の4乗に反比例したものとなる。したがって、フィルタ素子として重要なSN比(signal-to-noise-ratio)を向上させるためには、電極間のギャップ寸法を出来るだけ狭めることが有効となる。
特開2003−241122号公報
上記従来のMEMS素子50の製造方法においては、第2の絶縁層53上で入力電極54及び出力電極55を覆うように絶縁材料59を積層したときに、各々の電極54,55の厚み寸法に応じた段差(凹凸)が絶縁材料59の表面に形成されるため、これをCMP法によって平坦化した後、上記ギャップ寸法を規定する犠牲層60を積層している。そのため、犠牲層60を形成する際の下地がCMPの研磨面となり、この研磨面が研磨パッドや研磨剤などの影響で粗くなる。その結果、ギャップ寸法を狭めるために犠牲層60を非常に薄い膜で形成する場合に、犠牲層60の膜厚分布を適切に制御することが困難になり、MEMS素子50の特性(フィルタ特性)や信頼性に悪影響を与える恐れがあった。
本発明に係るMEMS素子の製造方法は、基板の絶縁層上に第1の犠牲層を形成する工程と、第1の犠牲層を跨ぐ状態で絶縁層上にビーム電極を形成する工程と、第1の犠牲層との間でビーム電極を取り囲むように第2の犠牲層を形成する工程と、第2の犠牲層上に固定電極を形成する工程と、第1の犠牲層及び第2の犠牲層を除去する工程とを有するものである。
本発明に係るMEMS素子の製造方法においては、基板の絶縁層上に形成した第1の犠牲層を跨ぐ状態でビーム電極を形成し、このビーム電極を第1の犠牲層との間で取り囲むように第2の犠牲層を形成した後、第2の犠牲層上に固定電極を形成することにより、ビーム電極と固定電極が第2の犠牲層を挟んで対向した状態になる。また、固定電極を形成した後に、第1の犠牲層及び第2の犠牲層を除去することにより、これらの犠牲層によって取り囲まれていたビーム電極の周囲にギャップが形成され、このギャップを介してビーム電極と固定電極が対向した状態になる。このようにして得られるMEMS素子においては、ビーム電極と固定電極との間(ギャップ部分)にクーロン力(静電引力、静電反発力)を働かせることにより、ビーム電極を微小変位(共振等を含む)させることが可能となる。また、MEMS素子の製造過程では、基板の絶縁膜上に第1の犠牲層、ビーム電極及び第2の犠牲層を順に形成から、その上に固定電極を形成するため、従来のように固定電極を絶縁材料で覆ったり、これによって生じる段差を研磨(CMP等)で平坦化したりする必要がなくなる。
本発明に係るMEMS素子は、基板の絶縁層上に第1のギャップを跨ぐ状態で形成されたビーム電極と、第1のギャップと共にビーム電極を取り囲む第2のギャップを介してビーム電極上に形成された固定電極とを備えるものである。
本発明に係るMEMS素子においては、ビーム電極と固定電極がギャップを介して対向した状態になるため、それらの間(ギャップ部分)にクーロン力(静電引力、静電反発力)を働かせることにより、ビーム電極を微小変位させることが可能となる。また、このMEMS素子の構成では、基板の絶縁層上に固定電極を配置せず、ビーム電極上にギャップを介して固定電極を配置していることから、その製造過程で固定電極を絶縁材料で覆ったり、これによって生じる段差を研磨(CMP等)で平坦化したりする必要がなくなる。
本発明のMEMS素子とその製造方法によれば、MEMS素子を製造する過程でCMPによる平坦化研磨を行う必要がなくなるため、ビーム電極と固定電極との間のギャップを非常に微小な寸法で安定的に形成することができる。その結果、MEMS素子の特性向上と信頼性維持を両立させることが可能となる。
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。
図1は本発明の実施形態に係るMEMS素子の構成例を示すもので、(A)はその平面図、(B)はその側断面図である。また、図2は図1のC−C断面図である。図示したMEMS素子1においては、ベースとなる半導体基板2上に第1の絶縁層3及び第2の絶縁層4が順に積層されている。半導体基板2は、例えばシリコン基板からなるものである。また、第1の絶縁層3は、例えば二酸化シリコン層からなるもので、第2の絶縁層4は、例えば窒化シリコン層からなるものである。
第2の絶縁層4上には第1のギャップ5を跨ぐ状態でビーム電極6が形成されている。ビーム電極6は、全体的に門型(逆凹形状)に形成されたもので、第1のギャップ5部分に面するビーム状の可動部(振動部)6Aと、この可動部6Aの両端で当該可動部6Aを保持する保持部6Bを一体に有している。また、ビーム電極6は、例えば、高い導電性を有する多結晶シリコンからなるもので、第1のギャップ5をブリッジ状に跨いで第2の絶縁層4上に立脚している。
ビーム電極6の可動部6Aの周囲には、上述した第1のギャップ5とこれに連通する第2のギャップ7が確保されている。第1のギャップ5は、ビーム電極6の可動部6Aとこれに対向する第2の絶縁層4との間に形成される空隙である。第2のギャップ7は、ビーム電極6の可動部6Aとこれに対向する2つの固定電極8,9との間に形成される空隙である。各々の固定電極8,9は半導体基板2の平面内で互いに異なる位置に形成されている。一方の固定電極8は入力信号(RF信号等)を入力(供給)する側の電極となり、他方の固定電極9は出力信号を出力(取り出し)する側の電極となる。よって、以降の説明では、一方の固定電極8を入力電極8、他方の固定電極9を出力電極9とする。入力電極8は略Z字形に形成され、出力電極9も略Z字形に形成されている。
また、入力電極8と出力電極9は、第2の絶縁層4上に互いに平行でかつ逆向きに形成されている。さらに詳述すると、入力電極8は、ビーム電極6の長さ方向(図1の左右方向)と直交する方向(図1の上下方向)に沿って第2の絶縁層4上をビーム電極6の可動部6A側に延出し、その延出端側が第2の絶縁層4からクランク状に立ち上がって可動部6Aを取り巻くように迂回している。これに対して、出力電極9は、ビーム電極6の長さ方向と直交する方向に沿って第2の絶縁層4上を入力電極8とは反対側からビーム電極6の可動部6A側に延出し、その延出端側が第2の絶縁層4からクランク状に立ち上がって可動部6Aを取り巻くように迂回している。
また、第2のギャップ7は、入力電極8及び出力電極9の立ち上がり部分とビーム電極6の可動部6Aとの間に形成されている。したがって、ビーム電極6の可動部6Aは、互いに連通する第1のギャップ5と第2のギャップ7とに取り囲まれた状態になっている。また、ビーム電極6の可動部6Aの上側には(第1のギャップ5と反対側)には、それぞれ第2のギャップ7を介して入力電極8の上片部と出力電極9の上片部が対向状態に配置されている。MEMS素子1を駆動していない定常時においては、可動部6Aと入力電極8との対向距離及び可動部6Aと出力電極9との対向距離が、いずれも第2のギャップ7のギャップ寸法によって規定されている。
入力電極8及び出力電極9は支持部10によって支持されている。支持部10は、例えば窒化シリコン層からなるもので、入力電極8と出力電極9さらにはビーム電極6を覆う状態で第2の絶縁層5上に積層されている。支持部10には、互いに同じ形状及び寸法を有する2つの開口部11と、1つの開口部15が設けられている。開口部15は、第2のギャップ7に連通する状態で入力電極8と出力電極9の間に設けられている。また、ビーム電極6の長さ方向の両端部は、それぞれ支持部10に設けられた開口部11を通して配線部12に電気的に接続されている。配線部12は、例えばアルミニウム等の配線材料によって形成されるものである。
図3〜図5は本発明の実施形態に係るMEMS素子の製造方法を示す工程図である。先ず、図3(A)に示すように、半導体基板2上に第1の絶縁層3及び第2の絶縁層4を順に積層して形成する。第1の絶縁層3は、例えば熱酸化法、CVD(Chemical Vapor Deposition)法あるいはスパッタ法によって形成され、第2の絶縁層4は例えばCVD法あるいはスパッタ法によって形成される。
次に、図3(B)に示すように、第2の絶縁層4上に第1の犠牲層13を形成する。第1の犠牲層13は、例えば、第2の絶縁層4上に薄膜状(例えば、1μm以下の厚み寸法)に二酸化シリコン膜を熱酸化法、CVD法あるいはスパッタ法によって形成した後、この二酸化シリコン膜をフォトリソグラフィ技術を用いてパターニングすることにより、平面視長方形に形成される。
続いて、図4(A)に示すように、第2の絶縁層4上にビーム電極6を形成する。ビーム電極6は、例えばCVD法あるいはスパッタ法によって形成される。その際、ビーム電極6は、第1の犠牲層13を跨ぐようにブリッジ状に形成される。また、ビーム電極6の可動部6Aは、その前工程で第1の犠牲層13を薄く形成することにより、第1の犠牲層13に沿って僅かに盛り上がった形状になるものの、その表面(上面)は非常に平滑な状態となる。
次いで、図4(B)に示すように、第2の絶縁層4上において、第1の犠牲層13との間でビーム電極6を取り囲むように第2の犠牲層14を形成する。第2の犠牲層14は、例えば熱酸化法、CVD法あるいはスパッタ法によって形成される。この場合、第1の犠牲層13と第2の犠牲層14は、ビーム電極6の可動部6Aを取り囲む状態となる。具体的には、第1の犠牲層13が可動部6Aの下面に接触し、第2の犠牲層14が可動部6Aの両側面と上面に接触した状態となる。
次に、図4(C)に示すように、第2の犠牲層14上に入力電極8と出力電極9を所定の間隔に並べて形成する。入力電極8と出力電極9は、例えばCVD法あるいはスパッタ法によって形成される。このとき、各々の電極8,9は、第2の絶縁層4上でビーム電極6により形成される凹凸に沿って略Z字形(クランク状)に形成される。また、ビーム電極6の長さ方向においては、可動部6Aの中心から均等な距離を隔てた位置に入力電極8と出力電極9が形成される。
次いで、図5(A)に示すように、入力電極8、出力電極9及びビーム電極6を一様に覆う状態で第2の絶縁層4上に支持部10を形成する。支持部10は、例えばCVD法あるいはスパッタ法によって形成される。この場合、支持部10の表面には入力電極8や出力電極9の介在による凹凸が形成されるものの、この凹凸はMEMS素子の特性上何ら問題となることはない。
次に、図5(B)に示すように、支持部10の2箇所にビーム電極6に通じる開口部11を形成すると共に、支持部10の1箇所に第2の犠牲層14に通じる開口部15を形成する。各々の開口部11,15は、例えばフォトリソグラフィで開口部のパターンを形成後、プラズマを用いたドライエッチング法または溶液を用いたウェットエッチング法によって形成される。これにより、各々の開口部11の底部にはビーム電極6の表面が部分的に露出した状態になる。また、開口部15の底部には第2の犠牲層14の表面が部分的に露出した状態となる。
続いて、図5(C)に示すように、上記2つの開口部11を埋め込む状態で配線部12を形成する。配線部12は、例えばCVD法あるいはスパッタ法によって形成される。これにより、ビーム電極13と配線部12が開口部11を通して電気的に接続された状態となる。
その後、第1の犠牲層13と第2の犠牲層14を除去する。これにより、第1の犠牲層13が形成されていた部位に第1のギャップ5が形成されると共に、第2の犠牲層14が形成されていた部位に第2のギャップ7が形成される。第1の犠牲層13と第2の犠牲層14は、例えば各々の犠牲層を二酸化シリコン層で形成したとすると、これを溶解し得るフッ酸等の溶剤を用いたウェットエッチングによって除去される。その際、溶剤は、前工程で支持部10に形成された開口部15を通して第2の犠牲層14に接触し、これを溶解しつつ第1の犠牲層13にも接触する。そのため、第1の犠牲層13と第2の犠牲層14を同一工程で除去することができる。このように第1の犠牲層13と第2の犠牲層14を除去することにより、ビーム電極6の可動部6Aが第1のギャップ5と第2のギャップ7に取り囲まれた状態になる。その結果、上記図1及び図2に示したMEMS素子1が得られる。
以上の製造方法によって得られるMEMS素子1において、例えば、外側の配線部12からビーム電極6に直流電圧を印加し、この状態で入力電極8に所定の振幅で高周波信号(RF信号)を入力すると、ビーム電極6の可動部6Aとこれに対向する入力電極8の一端部との間に、クーロン力と呼ばれる静電引力と静電反発力が繰り返し発生する。静電引力が発生したときはビーム電極6の可動部6Aが入力電極8に接近する方向で微小変位し、静電反発力が発生したときはビーム電極6の可動部6Aが入力電極8から離間する方向で微小変位する。この繰り返しによりビーム電極6の可動部6Aは自身の固有振動数にしたがって共振(振動)し、これに応じてビーム電極6の可動部6Aとこれに対向する出力電極9の一端部との間の対向距離も変化する。そのため、ビーム電極6の共振周波数に対応した周波数帯域の電流だけが出力電極9から出力される。
このような共振器構造を有する静電駆動型のMEMS素子1は電気的なフィルタ素子として活用することができる。そして、フィルタ素子として重要なSN比は、ビーム電極6の可動部6Aとこれに対向する入出力電極8,9との間のギャップ寸法、つまり第2のギャップ7の寸法を狭めることで大幅に向上させることができる。この点に関して本発明の実施形態に係るMEMS素子1とその製造方法においては、従来(図6)と比較して、ビーム電極6と入出力電極8,9との位置関係を上下反転させることにより、半導体基板2の絶縁膜3,4上に、第1の犠牲層13、ビーム電極6及び第2の犠牲層14を順に形成から、その上に入力電極8と出力電極9を形成するようにしているため、従来のようにCPM等の研磨による平坦化加工を用いることなく、所望のデバイス構造(共振器構造等)を得ることができる。
したがって、第2の犠牲層14を形成する工程では、下地となるビーム電極6の表面が平滑化された面(半導体基板2の表面と同等の鏡面レベル)となるため、第2のギャップ7を規定する第2の犠牲層14を非常に薄く形成する場合でも、第2の犠牲層14の膜厚分布を適切に制御することができる。その結果、ビーム電極6と入出力電極8,9との間に介在する第2のギャップ7を非常に微小な寸法で安定的に形成することができる。そのため、MEMS素子1の特性向上と信頼性維持を両立させることが可能となる。また、MEMS素子の製造工程として、CMP研磨による後処理工程(基板洗浄工程等)が不要になる。
また、入力電極8と出力電極9を支持部10で支持することにより、各々の電極8,9の機械的強度が支持部10によって高められる。そのため、ビーム電極6との対向部分で各々の電極8,9を確実に固定状態に保持することができる。
なお、上記実施形態においては、ビーム電極6の可動部6Aと対向する部分に入力電極8と出力電極9といった2つの固定電極を設けるようにしたが、本発明はこれに限るものではない。例えば、配線部12からビーム電極6に直流電圧と入力信号(高周波信号など)を重畳して入力する場合は、出力電極となる1つの固定電極を設けるだけでよい。
本発明の実施形態に係るMEMS素子の構成例を示す図である。 図1のC−C断面図である。 本発明の実施形態に係るMEMS素子の製造方法を示す工程図(その1)である。 本発明の実施形態に係るMEMS素子の製造方法を示す工程図(その2)である。 本発明の実施形態に係るMEMS素子の製造方法を示す工程図(その3)である。 従来のMEMS素子の構成例を示す図である。 従来のMEMS素子の製造方法を示す工程図(その1)である。 従来のMEMS素子の製造方法を示す工程図(その2)である。
符号の説明
1…MEMS素子、2…半導体基板、3…第1の絶縁層、4…第2の絶縁層、5…第1のギャップ、6…ビーム電極、7…第2のギャップ、8…入力電極(固定電極)、9…出力電極(固定電極)、10…支持部、12…配線部、13…第1の犠牲層、14…第2の犠牲層

Claims (4)

  1. 基板の絶縁層上に第1の犠牲層を形成する工程と、
    前記第1の犠牲層を跨ぐ状態で前記絶縁層上にビーム電極を形成する工程と、
    前記第1の犠牲層との間で前記ビーム電極を取り囲むように第2の犠牲層を形成する工程と、
    前記第2の犠牲層上に固定電極を形成する工程と、
    前記第1の犠牲層及び前記第2の犠牲層を除去する工程と
    を有することを特徴とするMEMS素子の製造方法。
  2. 前記固定電極を支持する支持部を形成する工程を含む
    ことを特徴とする請求項1記載のMEMS素子の製造方法。
  3. 基板の絶縁層上に第1のギャップを跨ぐ状態で形成されたビーム電極と、
    前記第1のギャップと共に前記ビーム電極を取り囲む第2のギャップを介して前記ビーム電極上に形成された固定電極と
    を備えることを特徴とするMEMS素子。
  4. 前記固定電極を支持する支持部を具備する
    ことを特徴とする請求項3記載のMEMS素子。
JP2004002586A 2004-01-08 2004-01-08 Mems素子 Expired - Lifetime JP4466081B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004002586A JP4466081B2 (ja) 2004-01-08 2004-01-08 Mems素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004002586A JP4466081B2 (ja) 2004-01-08 2004-01-08 Mems素子

Publications (2)

Publication Number Publication Date
JP2005193336A true JP2005193336A (ja) 2005-07-21
JP4466081B2 JP4466081B2 (ja) 2010-05-26

Family

ID=34817737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004002586A Expired - Lifetime JP4466081B2 (ja) 2004-01-08 2004-01-08 Mems素子

Country Status (1)

Country Link
JP (1) JP4466081B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495339B2 (en) 2006-02-15 2009-02-24 Panasonic Corporation Connection structure and method for fabricating the same
US7629688B2 (en) 2005-08-15 2009-12-08 Panasonic Corporation Bonded structure and bonding method
US8064124B2 (en) 2006-01-18 2011-11-22 Qualcomm Mems Technologies, Inc. Silicon-rich silicon nitrides as etch stops in MEMS manufacture
US8115988B2 (en) 2004-07-29 2012-02-14 Qualcomm Mems Technologies, Inc. System and method for micro-electromechanical operation of an interferometric modulator
US8164815B2 (en) 2007-03-21 2012-04-24 Qualcomm Mems Technologies, Inc. MEMS cavity-coating layers and methods
JP2012178710A (ja) * 2011-02-25 2012-09-13 Sanyo Electric Co Ltd Memsデバイスおよびその製造方法
US8284475B2 (en) 2007-05-11 2012-10-09 Qualcomm Mems Technologies, Inc. Methods of fabricating MEMS with spacers between plates and devices formed by same
US8298847B2 (en) 2005-08-19 2012-10-30 Qualcomm Mems Technologies, Inc. MEMS devices having support structures with substantially vertical sidewalls and methods for fabricating the same
US8394656B2 (en) 2005-12-29 2013-03-12 Qualcomm Mems Technologies, Inc. Method of creating MEMS device cavities by a non-etching process

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115988B2 (en) 2004-07-29 2012-02-14 Qualcomm Mems Technologies, Inc. System and method for micro-electromechanical operation of an interferometric modulator
US7629688B2 (en) 2005-08-15 2009-12-08 Panasonic Corporation Bonded structure and bonding method
US8012869B2 (en) 2005-08-15 2011-09-06 Panasonic Corporation Bonded structure and bonding method
US8298847B2 (en) 2005-08-19 2012-10-30 Qualcomm Mems Technologies, Inc. MEMS devices having support structures with substantially vertical sidewalls and methods for fabricating the same
US8394656B2 (en) 2005-12-29 2013-03-12 Qualcomm Mems Technologies, Inc. Method of creating MEMS device cavities by a non-etching process
US8064124B2 (en) 2006-01-18 2011-11-22 Qualcomm Mems Technologies, Inc. Silicon-rich silicon nitrides as etch stops in MEMS manufacture
US7495339B2 (en) 2006-02-15 2009-02-24 Panasonic Corporation Connection structure and method for fabricating the same
US8164815B2 (en) 2007-03-21 2012-04-24 Qualcomm Mems Technologies, Inc. MEMS cavity-coating layers and methods
US8284475B2 (en) 2007-05-11 2012-10-09 Qualcomm Mems Technologies, Inc. Methods of fabricating MEMS with spacers between plates and devices formed by same
US8830557B2 (en) 2007-05-11 2014-09-09 Qualcomm Mems Technologies, Inc. Methods of fabricating MEMS with spacers between plates and devices formed by same
JP2012178710A (ja) * 2011-02-25 2012-09-13 Sanyo Electric Co Ltd Memsデバイスおよびその製造方法

Also Published As

Publication number Publication date
JP4466081B2 (ja) 2010-05-26

Similar Documents

Publication Publication Date Title
JP6093788B2 (ja) デバイスを作る方法、半導体デバイス及び前駆構造物
JP4234737B2 (ja) Memsスイッチ
TWI475805B (zh) 用於微機電系統共振器之方法與裝置
JP5350339B2 (ja) 微小電気機械システムおよびその製造方法
JP5677016B2 (ja) 電気機械変換装置及びその作製方法
JP2007159389A (ja) 圧電型rf―mems素子及びその製造方法
JP5038732B2 (ja) 光走査ミラー
JP4466081B2 (ja) Mems素子
JP5896665B2 (ja) 電気機械変換装置の製造方法
US8199390B2 (en) Method for structuring a device layer of a substrate
JP2001042233A (ja) 光スイッチ
US20120228726A1 (en) Mems and method of manufacturing the same
JP5230810B2 (ja) 共振器およびその製造方法
JP4314867B2 (ja) Mems素子の製造方法
KR101548761B1 (ko) 미세기계 부품 및 그의 제조 방법
JP5870616B2 (ja) Memsスイッチおよびその製造方法
JP2004130396A (ja) マイクロマシン
JP5180683B2 (ja) スイッチトキャパシタ
JP5314932B2 (ja) 電気式微少機械スイッチ
CN111203375B (zh) 换能器及其制作方法
JP2009094690A (ja) 発振子及び該発振子を有する発振器
JP2004001140A (ja) 中空構造体の製造方法、及びmems素子の製造方法
JP2007216358A (ja) Memsデバイスおよびその製造方法
JP4311239B2 (ja) 静電振動型デバイス
JP2001014998A (ja) 静電リレー

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060712

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20090126

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20090804

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20090914

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Effective date: 20091207

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20100202

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3