JPWO2010074130A1 - 磁気メモリ素子及び磁気ランダムアクセスメモリ - Google Patents
磁気メモリ素子及び磁気ランダムアクセスメモリ Download PDFInfo
- Publication number
- JPWO2010074130A1 JPWO2010074130A1 JP2010544115A JP2010544115A JPWO2010074130A1 JP WO2010074130 A1 JPWO2010074130 A1 JP WO2010074130A1 JP 2010544115 A JP2010544115 A JP 2010544115A JP 2010544115 A JP2010544115 A JP 2010544115A JP WO2010074130 A1 JPWO2010074130 A1 JP WO2010074130A1
- Authority
- JP
- Japan
- Prior art keywords
- magnetization
- region
- magnetic
- domain wall
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
Description
図4Aは、本発明の実施形態に係る磁気メモリ素子のうち磁化記録層の構成の一例を示す平面図である。図4Bは、本発明の実施形態に係る磁気メモリ素子の構成の一例を示す断面図である。ただし、図4A及び図4Bにおいて、白丸と点の記号、白丸とバツの記号、及び白矢印は、一般的に用いられているように、それらが記載された領域の磁化の向きを示している(以下、本明細書及び各図面において同じとする)。
リファレンス層21は、磁化の向きが固定され、面内磁気異方性を有する強磁性層である。ここで、面内磁気異方性とは、この図の例において、xy面内で磁気異方性を有していることである。以下、本明細書において同じである。リファレンス層21の磁化の向きは、磁化記録層10の長手方向であることが好ましい。この図の例では、リファレンス層21の磁化の向きは、磁化記録層10の長手方向である±x方向のうち、−x方向である。この磁化の向きは逆であってもよい。また、リファレンス層21は、積層フェリ結合を有する複数の強磁性層から構成されることが好ましい。及び/又は、リファレンス層21は、Pt−Mnのような反強磁性層が隣接していることが好ましい。リファレンス層21の磁化の向きは書込み、及び、読出し動作によって変化させないため、リファレンス層21の磁化は実質的に一方向に固定されていることが好ましいためであるからである。
図5A及び図5Bは、本発明の実施形態に係る磁気メモリ素子の構成の一例を示す断面図である。図5Aは例えばデータ“0”を記憶した場合(0−state)を示し、図5Bは例えば、データ“1”を記憶した場合(1−state)を示している。
次に、本発明の実施形態に係る磁気メモリ素子の初期化方法について説明する。図6A〜図6Cは、本発明の実施形態に係る磁気メモリ素子の初期化方法の一例を示す断面図である。
次に、磁気メモリ素子に対するデータの書込み原理を説明する。
図7は、本発明の実施形態に係る磁気メモリ素子に対するデータの書込み原理を示す断面図である。データ書込みは、スピン注入を利用した磁壁移動方式で行われる。書込み電流Iwは、MTJ(磁気トンネル接合部20)を貫通する方向ではなく、磁化記録層10内を平面的に、磁壁12a、12bを貫通する方向に流れる。その書込み電流Iwは、第1磁化固定領域11bに接続された電流供給端子(図示されず)、及び、第2磁化固定領域11cに接続された電流供給端子(図示されず)のいずれか一方から磁化記録層10に供給される。
次に、磁気メモリ素子に対するデータの読出し原理を説明する。図8A及び図8Bは、本発明の実施形態に係る磁気メモリ素子に対するデータの読出し原理を示す断面図である。データ読出し動作時、読出し電流IRは、磁気トンネル接合部20(リファレンス層21、バリア層22、及びセンサ層23)のMTJを貫通して流れるように供給される。そのように供給されれば、読出し電流IRは磁化記録層10を流れても流れなくてもよい。図8A及び図8Bの例では、読出し電流IRは、リファレンス層21側の電流供給端子、及び、第2磁化固定領域11c側の電流供給端子のいずれか一方から供給され、他方から送出される。それにより、読出し電流IRは、磁気トンネル接合部20のMTJを貫通すると共に、第0磁化固定領域11aと第2磁壁移動領域13bと第2磁化固定領域11cとを流れる。
図9は、本発明の実施形態に係る磁気メモリ素子が集積化されたメモリセルの構成例を示す回路図である。図9に示すように、磁気メモリ素子1において、磁気トンネル接合部
20のリファレンス層21に接続される端子は、読み出しのためのグラウンド線GLに接続される。磁化記録層10の第1磁化固定領域11b及び第2磁化固定領域11cに接続される二つの端子は、一方がMOSトランジスタTRaのソース/ドレインの一方に接続され、他方がMOSトランジスタTRbのソース/ドレインの一方に接続される。また、MOSトランジスタTRa、TRbのソース/ドレインの他方は、それぞれ書き込みのためのビット線BLa、BLbに接続される。更に、MOSトランジスタTRa、TRbのゲートはワード線WLに接続される。ただし、メモリセルの構成はこの例に限定されるものではない。
まず、書き込みを行う場合について説明する。X側制御回路92は、選択ワード線WLを選択する。それにより、選択ワード線WLが“high”レベルにプルアップされ、MOSトランジスタTRa、TRbが“ON”になる。また、Y側制御回路93は、選択ビット線BLa、BLbを選択する。それにより、選択ビット線BLa、BLbのいずれか一方が“high”レベルにプルアップされ、他方が“Low”レベルにプルダウンされる。選択ビット線BLa、BLbのどちらを“high”レベルにプルアップし、どちらを“Low”レベルにプルダウンするかは、当該磁気メモリ素子1に書き込まれるべきデータにより決定される。すなわち、磁化記録層10に流す書込み電流Iwの方向に応じて決定される。以上により、データ“0”とデータ“1”とを書き分けることができる。X側制御回路92とY側制御回路93及びそれらを制御する制御回路94は、メモリセル80に書き込み電流Iwを供給するための「書き込み電流供給回路」を構成している。
図11〜図16は、本発明の実施形態に係る磁気メモリ素子のセンサ層23の位置のバリエーションを示す構成図である。ただし、図11〜図13は断面図であり、図14〜図16は平面図である。
図17は、本発明の実施の形態に係る磁気メモリ素子のセンサ層とハード層の位置関係に関するバリエーションを示す構成図である。ただし、図17は断面図である。
本実施の形態においては、センサ層23とハード層40の磁化記録層10に対する位置関係には任意性がある。例えば図4Bに示されるようにセンサ層23は磁化記録層10に対して下側(−z側)に設けられ、ハード層40は磁化記録層10に対して上側(+z側)に設けられてもよい。また図12に示されるようにセンサ層23は磁化記録層10に対して上側(+z側)に設けられ、ハード層40は磁化記録層10に対して下側(−z側)に設けられてもよい。あるいは図17に示されるように、センサ層23は磁化記録層10に対して上側(+z側)に設けられ、ハード層40も磁化記録層10に対して上側(+z側)に設けられてもよい。このように、本発明においては、ハード層40は磁化記録層10の所定の磁化構造を実現でき、またセンサ層23は第1磁壁移動領域13aと第2磁壁移動領域13bの磁化方向を読み出すことができさえすれば、これらの位置関係には何の制約もない。
図18〜図23は、本発明の実施形態に係る磁気メモリ素子の第0磁化固定領域11aの両端での磁壁の停止方法のバリエーションを示す構成図である。ただし、各図において磁気トンネル接合部10は省略されている。また、図18、図19A〜図19C、図21、図22は断面図であり、図20、図23は平面図である。
第1の方法では、コンタクト層30の材料として、第0磁化固定領域11aの材料と比較して低抵抗の材料を用いる。そのような材料としては、例えば、Au、Ag、Cu、Al、Ru、Pt、Pdなどが例示される。その場合、第1磁壁移動領域13a(又は第2磁壁移動領域13b)を流れた書き込み電流Iwは、第0磁化固定領域11aを流れるだけでなく、コンタクト層30により多く流れ込む。すなわち、書込み電流Iwは、第0磁化固定領域11aとコンタクト層30とに分流する。このとき、書き込み電流Iwの総量は変わらないことから、第0磁化固定領域11a内の電流密度は低下することになる。ところが、磁壁移動を起こすには、ある閾値以上の電流密度が必要である。この図の例では、書き込み電流Iwの電流密度は、第1磁壁移動領域13a(又は第2磁壁移動領域13b)において上記閾値以上になり、第0磁化固定領域11aにおいて分流により低下して上記閾値未満になるように設定される。そのため、磁壁は、閾値以上の電流密度の第1磁壁移動領域13a(又は第2磁壁移動領域13b)において移動し、閾値未満の第0磁化固定領域11aの端部付近で停止することになる。
図19Aに示される方法では、磁化記録層10の第0磁化固定領域11aの両端に、意図的に段差Qを設ける。そのため、第0磁化固定領域11aの上側(+z方向の側)の平面は、第1磁化固定領域11b、第1磁壁移動領域13a、第2磁壁移動領域13b、及び第2磁化固定領域11cの上側の平面よりも突き出ている。その結果、第0磁化固定領域11aと第2磁壁移動領域13bとの境界、及び、第0磁化固定領域11aと第1磁壁移動領域13aとの境界に段差Qが形成される。このような段差Qは磁壁に対するピンポテンシャルとして機能し磁壁をその位置で停止させることができる。
図20に示される方法では、第0磁化固定領域11aの領域での電流密度が、磁壁移動を起こすのに必要な閾値未満に低下するように、第0磁化固定領域11aの断面積を増大(例示:形状を太く、幅を広く等)させる。その場合、第1磁壁移動領域13a(又は第2磁壁移動領域13b)を流れた書き込み電流Iwは、断面積の増大した第0磁化固定領域11aを流れる。このとき、書き込み電流Iwの総量は変わらないことから、第0磁化固定領域11aの電流密度は低下することになる。この図の例では、第0磁化固定領域11aの幅は±y方向に突出部15、16の分だけ広くなっている。そして、書き込み電流Iwの電流密度は、第1磁壁移動領域13a(又は第2磁壁移動領域13b)において上記閾値以上になり、第0磁化固定領域11aにおいて低下して上記閾値未満になるように設定される。そのため、磁壁は、閾値以上の電流密度の第1磁壁移動領域13a(又は第2磁壁移動領域13b)において移動し、閾値未満の第0磁化固定領域11aの端部付近で停止することになる。
図21に示される方法では、コンタクト層30を、第0磁化固定領域11aと同じ垂直磁気異方性材料で形成し、第0磁化固定領域11aと同じ磁化の向きとする。このようにすることで、第0磁化固定領域11aの磁化が多くなるので、磁壁移動を起こり難くすることができる。その結果、相対的に磁化の少ない第1磁壁移動領域13a(又は第2磁壁移動領域13b)を移動してきた磁壁は、磁化の多い第0磁化固定領域11aの端部付近で停止することになる。この方法は、製造上特別なプロセスが不要であり、コンタクト層30の材料の選択だけで実施できプロセスが容易である。
図22に示される方法では、第0磁化固定領域11aにも、第1磁化固定領域11bや第2磁化固定領域11cと同様に、ハード層(第2のハード層18)を設ける。ただし、第1のハード層40よりもハードでなく(保持力を小さく)する。上述の初期化方法を利用できるようにするためである。このようにすることで、第0磁化固定領域11aの磁化が多くなるので、磁壁移動を起こり難くすることができる。その結果、相対的に磁化の少ない第1磁壁移動領域13a(又は第2磁壁移動領域13b)を移動してきた磁壁は、磁化の多い第0磁化固定領域11aの端部付近で停止することになる。
図22に示される方法では、第0磁化固定領域11aと第1磁壁移動領域13aとの境界部分、及び、第0磁化固定領域11aと第2磁壁移動領域13bとの境界部分に、磁壁に対するピンポテンシャルとして機能するノッチ17のようなピンサイトを設ける。このようなピンサイトは、磁化記録層10の微細化により製造困難となるが、磁化記録層10の大きさがある程度大きければ用いることは可能である。このようにすることで、ノッチ17がピンポテンシャルとして機能し、その位置で磁壁を停止することができる。
図24〜図28は、本発明の実施形態に係る磁気メモリ素子の第1磁化固定領域及び第2磁化固定領域での磁化の固定方法のバリエーションを示す構成図である。ただし、各図において磁気トンネル接合部10は省略されている。また、図24〜図26、図27B、図28は断面図であり、図27Aは平面図である。
図4A〜図8Bに示した例では、第1のハード層40は、第1磁化固定領域11b及び第2磁化固定領域11cの上側(+z方向の側)に設けられている。しかし、図24に示すように、第1のハード層40は、第1磁化固定領域11b及び第2磁化固定領域11cの下側(−z方向の側)に設けられていてもよい。この方法は、製造プロセスの都合等により、下側に設けたい場合などに好ましい。
図25に示すように、第1のハード層40は、第1磁化固定領域11b及び第2磁化固定領域11cの上側(+z方向の側)及び下側(−z方向の側)の両方に設けられていてもよい。この方法は、製造プロセスの都合等により、上側又は下側の一方に厚く形成できないときに上側及び下側の両方に薄く設ける場合や、第1磁化固定領域11b及び第2磁化固定領域11cの磁化をより強固に固定したい場合などに好ましい。
図26に示すように、第1のハード層40は、第1磁化固定領域11b及び第2磁化固定領域11cに磁気的に結合していれば、第1磁化固定領域11b及び第2磁化固定領域11cに直接接触している必要は無い。すなわち、第1磁化固定領域11b及び第2磁化固定領域11cの上側及び下側の少なくとも一方に、磁気的に結合可能な程度に近傍に、第1のハード層40が形成されていればよい。この図の例では、第1磁化固定領域11b及び第2磁化固定領域11cの下側に、他の中間層43を介して第1のハード層40が設けられている。この方法は、製造プロセスの都合等により、磁化記録層10に直接接触して第1のハード層40を設けられない場合などに好ましい。
図27A及び図27Bに示すように、第1のハード層を用いなくても、形状を工夫することにより、所望の磁化状態を作り出すことができる。この図の例では、第1磁化固定領域11bにおける第1磁壁移動領域13aとの境界付近の幅、及び、第2磁化固定領域11cにおける第2磁壁移動領域13bとの境界付近の幅は、いずれも第1磁壁移動領域13a及び第2磁壁移動領域13bの幅よりも大きくなっている。これにより、磁壁は第1磁化固定領域11bや第2磁化固定領域11c内に侵入しにくくなり、それぞれの境界は磁壁に対するピンポテンシャルとして機能する。すなわち、第1磁化固定領域11bや第2磁化固定領域11cの磁化は固定化される。この方法は、第1のハード層を形成する必要がなく、磁化記録層10の形状変更だけで済むので、製造プロセスを簡略化でき、製造コストを削減することができる。
図28に示すように、第1のハード層を用いなくても、材料を工夫することにより、所望の磁化状態を作り出すことができる。この図の例では、第1磁化固定領域11b及び第2磁化固定領域11cの材料として、第1磁壁移動領域13aや第2磁壁移動領域13bと異なる材料を用いている。そのような材料としては、相対的に保磁力の大きい材料が例示される。また、第1磁化固定領域11b及び第2磁化固定領域11cにイオン注入を行い、その部分の磁気特性を変えることで実現することも可能である。
図29〜図30は、本発明の実施形態に係る磁気メモリ素子のセンサ層の磁気異方性の方向のバリエーションを示す平面図である。ただし、図29中の実線矢印はリファレンス層21の磁化容易軸方向26a、図30中の実線矢印はリファレンス層21の磁化困難軸方向26bをそれぞれ示している。
図31は、本発明の実施形態に係るMRAMのリファレンスセルにおける磁気メモリ素子の構成の一例を示す断面図である。リファレンスセルの磁気メモリ素子の基本的な構成は、図10の説明にあるように通常の磁気メモリ素子と同じである。ただし、この図の例では、図30と同様に、センサ層23の磁気異方性の方向が±y方向(困難軸動作)である。この場合、リファレンスセルの磁気トンネル接合部20のMTJの磁気抵抗は、抵抗R0.5(抵抗R1と抵抗R0との中間の値)になっている。これをリファレンスレベルとすることで、以下のようなメリットが得られる。
図32〜図34は、本発明の実施形態に係る磁気メモリ素子の構成例を示す斜視図である。図32〜図34に示すように、磁化記録層10への書き込み用の配線52、55、35、56(第1磁化固定領域11b、第2磁化固定領域11cへの配線)は下側から磁化記録層10へ接続されることが好ましい。MOSトランジスタTRa、TRbなどの素子は下側(半導体基板側)にあるからである。
Claims (17)
- 垂直磁気異方性を有する強磁性層である磁化記録層と、
前記磁化記録層の情報を読み出すための磁気トンネル接合部と
を具備し、
前記磁化記録層は、二つの磁壁移動領域を備える
磁気メモリ素子。 - 請求項1に記載の磁気メモリ素子であって、
前記磁気トンネル接合部は、反転可能な磁化を有し、面内磁気異方性を有する強磁性層であるセンサ層を備える
磁気メモリ素子。 - 請求項1または2に記載の磁気メモリ素子であって、
前記磁化記録層は、
磁化の向きが固定された第1磁化固定領域、第0磁化固定領域、及び第2磁化固定領域と、
反転可能な磁化を有し、磁壁が移動可能であり、前記第1磁化固定領域と前記第0磁化固定領域との間に設けられた第1磁壁移動領域と、
反転可能な磁化を有し、磁壁が移動可能であり、前記第0磁化固定領域と前記第2磁化固定領域との間に設けられた第2磁壁移動領域と
を備える
磁気メモリ素子。 - 請求項3に記載の磁気メモリ素子であって、
前記第1磁化固定領域と前記第2磁化固定領域とは、実質的に同一である
磁気メモリ素子。 - 請求項3に記載の磁気メモリ素子であって、
前記第1磁化固定領域及び前記第2磁化固定領域の磁化の向きは、実質的に同一であり、
前記第0磁化固定領域の磁化の向きは、前記第1磁化固定領域及び前記第2磁化固定領域の磁化の向きと反対である
磁気メモリ素子。 - 請求項3乃至5のいずれか一項に記載の磁気メモリ素子であって、
前記センサ層の前記磁化記録層への射影は、前記第1磁壁移動領域と前記第2磁壁移動領域との間の前記磁化記録層内の領域の少なくとも一部に重なる
磁気メモリ素子。 - 請求項6に記載の磁気メモリ素子であって、
前記磁気トンネル接合部は、磁化の向きが固定され、面内磁気異方性を有する強磁性層であるリファレンス層を更に備え、
前記リファレンス層の磁化の向きは、前記第1磁壁移動領域と前記第2磁壁移動領域とを結ぶ直線の方向である
磁気メモリ素子。 - 請求項6に記載の磁気メモリ素子であって、
前記第0磁化固定領域と前記磁気トンネル接合部との間に設けられ、導電性を有するコンタクト層を更に具備する
磁気メモリ素子。 - 請求項8に記載の磁気メモリ素子であって、
前記コンタクト層は、前記第0磁化固定領域よりも低抵抗である
磁気メモリ素子。 - 請求項3から8のいずれか一項に記載の磁気メモリ素子であって、
前記第0磁化固定領域と、前記第1磁壁移動領域及び前記第2磁壁移動領域との境界に段差を有する
磁気メモリ素子。 - 請求項3から8のいずれか一項に記載の磁気メモリ素子であって、
前記第0磁化固定領域の垂直方向の断面積は、前記第1磁壁移動領域及び前記第2磁壁移動領域の垂直方向の断面積よりも大きい
磁気メモリ素子。 - 請求項8に記載の磁気メモリ素子であって、
前記コンタクト層は磁性体であり、
前記コンタクト層の磁化の向きは、前記第0磁化固定領域の磁化の向きと同じに固定されている
磁気メモリ素子。 - 請求項3乃至12のいずれか一項に記載の磁気メモリ素子であって、
前記第1磁化固定領域及び前記第2磁化固定領域の各々の近傍に設けられ、前記第1磁化固定領域及び前記第2磁化固定領域の各々の磁化の向きを固定する第1のハード層を更に具備する
磁気メモリ素子。 - 請求項3乃至12のいずれか一項に記載の磁気メモリ素子であって、
前記第0磁化固定領域の近傍に、第2のハード層を具備する
磁気メモリ素子。 - 請求項13または14に記載の磁気メモリ素子であって、
前記磁気トンネル接合部と前記第1のハード層、または、前記磁気トンネル接合部と前記第1のハード層及び前記第2のハード層が、前記磁化記録層に対していずれも基板とは反対側に設けられる
磁気メモリ素子。 - 請求項1乃至15のいずれか一項に記載の磁気メモリ素子を備えた複数の磁気メモリセルが行列状に配置された
磁気ランダムアクセスメモリ。 - 請求項16に記載の磁気ランダムアクセスメモリであって、
請求項2乃至15のいずれか一項に記載の磁気メモリ素子と同じ構成を有する磁気メモリ素子を備えた複数のリファレンスセルを更に具備し、
前記複数のリファレンスセルの前記磁気メモリ素子の各々は、前記センサ層が、前記第1磁壁移動領域と前記第2磁壁移動領域とを結ぶ方向に対して垂直な方向に磁気異方性を有する
磁気ランダムアクセスメモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010544115A JP5459227B2 (ja) | 2008-12-25 | 2009-12-24 | 磁気メモリ素子及び磁気ランダムアクセスメモリ |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008330507 | 2008-12-25 | ||
JP2008330507 | 2008-12-25 | ||
JP2009229644 | 2009-10-01 | ||
JP2009229644 | 2009-10-01 | ||
JP2010544115A JP5459227B2 (ja) | 2008-12-25 | 2009-12-24 | 磁気メモリ素子及び磁気ランダムアクセスメモリ |
PCT/JP2009/071408 WO2010074130A1 (ja) | 2008-12-25 | 2009-12-24 | 磁気メモリ素子及び磁気ランダムアクセスメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010074130A1 true JPWO2010074130A1 (ja) | 2012-06-21 |
JP5459227B2 JP5459227B2 (ja) | 2014-04-02 |
Family
ID=42287737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010544115A Active JP5459227B2 (ja) | 2008-12-25 | 2009-12-24 | 磁気メモリ素子及び磁気ランダムアクセスメモリ |
Country Status (3)
Country | Link |
---|---|
US (1) | US8687414B2 (ja) |
JP (1) | JP5459227B2 (ja) |
WO (1) | WO2010074130A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5483025B2 (ja) * | 2009-01-30 | 2014-05-07 | 日本電気株式会社 | 磁気メモリ素子、磁気メモリ |
KR101598833B1 (ko) * | 2009-12-21 | 2016-03-03 | 삼성전자주식회사 | 자기 메모리 소자 및 그 동작방법 |
US20110186946A1 (en) * | 2010-02-04 | 2011-08-04 | Qualcomm Incorporated | Magnetic Tunnel Junction with Domain Wall Pinning |
US8837209B2 (en) * | 2010-03-05 | 2014-09-16 | Hitachi, Ltd. | Magnetic memory cell and magnetic random access memory |
JP6029020B2 (ja) * | 2011-05-20 | 2016-11-24 | 国立大学法人東北大学 | 磁気メモリ素子および磁気メモリ |
GB201117446D0 (en) * | 2011-10-10 | 2011-11-23 | Univ York | Method of pinning domain walls in a nanowire magnetic memory device |
US10297481B2 (en) | 2013-03-21 | 2019-05-21 | Tokyo Electron Limited | Magnetic annealing apparatus |
JP6134172B2 (ja) * | 2013-03-21 | 2017-05-24 | 東京エレクトロン株式会社 | 磁気アニール装置 |
US10381548B1 (en) | 2018-02-08 | 2019-08-13 | Sandisk Technologies Llc | Multi-resistance MRAM |
US10374148B1 (en) * | 2018-02-08 | 2019-08-06 | Sandisk Technologies Llc | Multi-resistance MRAM |
CN111725394B (zh) * | 2019-09-06 | 2022-11-11 | 中国科学院上海微系统与信息技术研究所 | 一种磁性存储单元的加工方法、磁性随机存储器及设备 |
JP7419729B2 (ja) * | 2019-10-01 | 2024-01-23 | Tdk株式会社 | 磁壁移動素子及び磁気記録アレイ |
CN111951846B (zh) * | 2020-08-14 | 2022-10-28 | 长江存储科技有限责任公司 | 赛道存储器及其读写方法、赛道存储装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2002326969A1 (en) | 2002-06-07 | 2003-12-22 | Seagate Technology Llc | Thin film device with perpendicular exchange bias |
US7095646B2 (en) | 2002-07-17 | 2006-08-22 | Freescale Semiconductor, Inc. | Multi-state magnetoresistance random access cell with improved memory storage density |
JP2004253739A (ja) | 2003-02-21 | 2004-09-09 | Sony Corp | 磁気記憶素子及びその記録方法、並びに磁気記憶装置 |
US6834005B1 (en) | 2003-06-10 | 2004-12-21 | International Business Machines Corporation | Shiftable magnetic shift register and method of using the same |
JP2005093488A (ja) | 2003-09-12 | 2005-04-07 | Sony Corp | 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法 |
US6920062B2 (en) | 2003-10-14 | 2005-07-19 | International Business Machines Corporation | System and method for reading data stored on a magnetic shift register |
JP4413603B2 (ja) | 2003-12-24 | 2010-02-10 | 株式会社東芝 | 磁気記憶装置及び磁気情報の書込み方法 |
JP2006073930A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ |
WO2007020823A1 (ja) | 2005-08-15 | 2007-02-22 | Nec Corporation | 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法 |
KR100718153B1 (ko) | 2006-02-17 | 2007-05-14 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용한 자기메모리 |
KR100754397B1 (ko) * | 2006-02-22 | 2007-08-31 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용한 자기메모리 |
JP5092464B2 (ja) | 2006-03-20 | 2012-12-05 | 富士電機株式会社 | 磁壁移動検出端子を有する磁壁移動型磁気記録素子 |
US7626856B2 (en) * | 2006-03-20 | 2009-12-01 | Fuji Electric Device Technology Co., Ltd. | Magnetic recording element |
WO2007119446A1 (ja) | 2006-03-24 | 2007-10-25 | Nec Corporation | Mram、及びmramのデータ読み書き方法 |
KR100790886B1 (ko) | 2006-09-15 | 2008-01-03 | 삼성전자주식회사 | 자구 벽 이동을 이용한 정보 저장 장치 |
US8477528B2 (en) * | 2006-10-16 | 2013-07-02 | Nec Corporation | Magnetic memory cell and magnetic random access memory |
KR100829576B1 (ko) | 2006-11-06 | 2008-05-14 | 삼성전자주식회사 | 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법 |
KR100837411B1 (ko) | 2006-12-06 | 2008-06-12 | 삼성전자주식회사 | 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법 |
US7957175B2 (en) * | 2006-12-22 | 2011-06-07 | Samsung Electronics Co., Ltd. | Information storage devices using movement of magnetic domain walls and methods of manufacturing the same |
US7869266B2 (en) | 2007-10-31 | 2011-01-11 | Avalanche Technology, Inc. | Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion |
WO2008108108A1 (ja) | 2007-03-07 | 2008-09-12 | Nec Corporation | 磁気ランダムアクセスメモリ |
KR101455254B1 (ko) | 2008-01-21 | 2014-11-03 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보저장장치 |
KR20090090160A (ko) * | 2008-02-20 | 2009-08-25 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보저장장치 및 그 동작방법 |
JP5505312B2 (ja) | 2008-12-25 | 2014-05-28 | 日本電気株式会社 | 磁気メモリ素子及び磁気ランダムアクセスメモリ |
US20110026273A1 (en) | 2009-07-31 | 2011-02-03 | Skc Haas Display Films Co., Ltd. | Optical coupling device for light guiding film |
-
2009
- 2009-12-24 JP JP2010544115A patent/JP5459227B2/ja active Active
- 2009-12-24 US US13/139,607 patent/US8687414B2/en active Active
- 2009-12-24 WO PCT/JP2009/071408 patent/WO2010074130A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP5459227B2 (ja) | 2014-04-02 |
US8687414B2 (en) | 2014-04-01 |
WO2010074130A1 (ja) | 2010-07-01 |
US20110267879A1 (en) | 2011-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5459227B2 (ja) | 磁気メモリ素子及び磁気ランダムアクセスメモリ | |
JP5505312B2 (ja) | 磁気メモリ素子及び磁気ランダムアクセスメモリ | |
JP5338666B2 (ja) | 磁壁ランダムアクセスメモリ | |
JP5435299B2 (ja) | 半導体装置 | |
JP5150531B2 (ja) | 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 | |
JP5488465B2 (ja) | 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法 | |
JP5299735B2 (ja) | 磁壁ランダムアクセスメモリ | |
KR101154468B1 (ko) | 고체 메모리 장치와 고체 메모리 셀의 배열 방법 | |
JP5257831B2 (ja) | 磁気ランダムアクセスメモリ、及びその初期化方法 | |
WO2010095589A1 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ | |
JP5545213B2 (ja) | 磁気ランダムアクセスメモリ及びその初期化方法 | |
JPWO2016182085A1 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP5472820B2 (ja) | 磁気抵抗素子、mram及び磁気抵抗素子の初期化方法 | |
JP5360600B2 (ja) | 磁気ランダムアクセスメモリ、及び、磁気ランダムアクセスメモリの初期化方法 | |
JP5488833B2 (ja) | Mram混載システム | |
US20110199818A1 (en) | Method of initializing magnetic memory element | |
JP5754531B2 (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法 | |
JP5445029B2 (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
JP2007012696A (ja) | 磁気メモリ | |
JP5472821B2 (ja) | 磁気抵抗素子の初期化方法、及び磁気抵抗素子 | |
WO2010021213A1 (ja) | 磁気抵抗記憶装置 | |
JP2009295642A (ja) | 磁気抵抗効果素子及び磁気抵抗効果メモリの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131230 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5459227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |