JPWO2010074130A1 - 磁気メモリ素子及び磁気ランダムアクセスメモリ - Google Patents

磁気メモリ素子及び磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JPWO2010074130A1
JPWO2010074130A1 JP2010544115A JP2010544115A JPWO2010074130A1 JP WO2010074130 A1 JPWO2010074130 A1 JP WO2010074130A1 JP 2010544115 A JP2010544115 A JP 2010544115A JP 2010544115 A JP2010544115 A JP 2010544115A JP WO2010074130 A1 JPWO2010074130 A1 JP WO2010074130A1
Authority
JP
Japan
Prior art keywords
magnetization
region
magnetic
domain wall
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010544115A
Other languages
English (en)
Other versions
JP5459227B2 (ja
Inventor
聖万 永原
聖万 永原
俊輔 深見
俊輔 深見
石綿 延行
延行 石綿
鈴木 哲広
哲広 鈴木
則和 大嶋
則和 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010544115A priority Critical patent/JP5459227B2/ja
Publication of JPWO2010074130A1 publication Critical patent/JPWO2010074130A1/ja
Application granted granted Critical
Publication of JP5459227B2 publication Critical patent/JP5459227B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1655Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

磁気メモリセルは、磁化記録層と、磁気トンネル接合部とを具備する。磁化記録層は、垂直磁気異方性を有する強磁性層である。磁気トンネル接合部は、磁化記録層の情報を読み出すためのものである。そして、磁化記録層は、二つの磁壁移動領域を有する。

Description

本発明は、磁気メモリ素子及び磁気ランダムアクセスメモリに関し、特に磁壁移動型の磁気メモリ素子及び磁気ランダムアクセスメモリに関する。
磁気ランダムアクセスメモリ(Magnetic Random Access Memory;MRAM)は高速動作、および無限回の書き換えが可能な不揮発性メモリとして期待され、開発が盛んに行われている。MRAMではメモリセルに磁気抵抗素子が集積化され、磁気抵抗素子の強磁性層の磁化の向きとしてデータが記憶される。この強磁性層の磁化の向きをスイッチングさせる方法に対応していくつかの種類のMRAMが提案されている。
最も一般的なMRAMとしては、電流誘起磁界書込み型のMRAMがある。このMRAMでは、磁気抵抗素子の周辺に書込み電流を流すための配線を配置し、書込み電流を流すことで発生する電流磁界によって磁気抵抗素子の強磁性層の磁化の方向をスイッチングさせる。このMRAMでは、原理的には1ナノ秒以下での書込みが可能であり、高速MRAMとして好適である。例えば、250MHzでの動作実証に成功した報告がある(“A 250−MHz 1−Mbit Embedded MRAM Macro Using 2T1MTJ Cell with Bitline Separation and Half−Pitch Shift Architecture”,N.Sakimura et al.,Solid−State Circuits Conference,2007.ASSCC’07.IEEE Asian.p.216.)。更に、500MHzでの動作に適した回路構成も提案されている(“MRAM Cell Technology for Over 500−MHz SoC”,N.Sakimura et al.,IEEE JOURNAL OF SOLID−STATE CIRCUITS,Vol.42,2007,p.830.)。
しかし、熱安定性、外乱磁界耐性が確保された磁性体の磁化をスイッチングするための磁界は一般的には数10[Oe]程度となる。このような磁界を発生させるためには1mA〜数mA程度の大きな書込み電流が必要となる。書込み電流が大きいと、チップ面積が大きくならざるを得ず、また書込みに要する消費電力も増大する。これに加えて、メモリセルが微細化されると、書込み電流はさらに増大し、スケーリングしない。メモリセルの微細化に対応して、書込み電流を低減することが可能な技術が望まれている。
微細化に伴う書込み電流の増加を抑制することができる書込み方式として、「スピン注入(spin transfer)方式」が提案されている(例えば、特開2005−93488号公報、“Current−driven excitation of magnetic multilayers”,J.C.Slonczewski,Journal of Magnetism & Magnetic Materials,159,L1−L7(1996)、を参照)。スピン注入方式によれば、強磁性導体にスピン偏極電流(spin−polarized current)が注入され、その電流を担う伝導電子のスピンと導体の磁気モーメントとの間の直接相互作用によって磁化が反転する(以下、「スピン注入磁化反転:Spin Transfer Magnetization Switching」と参照される)。スピン注入磁化反転の発生の有無は、(電流の絶対値ではなく)電流密度に依存する。したがって、スピン注入磁化反転をデータ書込みに利用する場合、メモリセルのサイズが小さくなれば、書込み電流も低減される。すなわち、スピン注入磁化反転方式はスケーリング性に優れている。書込み電流が小さいと、チップ面積が小さくなり、高集積化や大規模化が可能となる。ただし、電流誘起磁界書込み型のMRAMに比較して、書込み時間が長い傾向(例示:1nsec.以上)にある。
米国特許第6834005号公報には、スピン注入を利用した磁気シフトレジスタが開示されている。この磁気シフトレジスタは、磁性体中の磁壁(domain wall)を利用してデータを記憶する。多数の領域(磁区)に分けられた磁性体において、磁壁を通過するように電流が注入され、その電流により磁壁が移動する。各領域の磁化の向きが、記録データとして扱われる。このような磁気シフトレジスタは、例えば、大量のシリアルデータの記録に利用される。尚、磁性体中の磁壁の移動は、“Real−Space Observation of Current−Driven Domain Wall Motion in Submicron Magnetic Wires”,A.Yamaguchi et al.,Physical Review Letters,Vol.92,pp.077205−1−4(2004)にも報告されている。
このようなスピン注入による磁壁移動(Domain Wall Motion)を利用した「磁壁移動方式のMRAM」が、特開2005−191032号公報、及びWO2007/020823号公報に記載されている。
特開2005−191032号公報に記載されたMRAMは、磁化が固定された磁化固定層と、磁化固定層上に積層されたトンネル絶縁層と、トンネル絶縁層に積層された磁化記録層とを備える。磁化記録層には、磁化の向きが反転可能な部分と実質的に変化しない部分も含まれているため、磁化自由層ではなく、磁化記録層と呼ぶことにする。図1は、特開2005−191032号公報の磁化記録層の構造を示す概略平面図である。図1において、磁化記録層100は、直線形状を有している。具体的には、磁化記録層100は、トンネル絶縁層及び磁化固定層と重なる接合部103、接合部103の両端に隣接するくびれ部104、及びくびれ部104に隣接形成された一対の磁化固定領域101、102を有する。一対の磁化固定領域101、102には、互いに反対向きの固定磁化が付与されている。更に、MRAMは、一対の磁化固定領域101、102に電気的に接続された一対の書込み用端子105、106を備える。この書込み用端子105、106により、磁化記録層100の接合部103、一対のくびれ部104及び一対の磁化固定領域101、102を貫通する電流が流れる。
図2は、WO2007/020823号公報の磁化記録層120の構造を示す概略平面図である。図2において、磁化記録層120は、U字型の形状を有している。具体的には、磁化記録層120は、第1磁化固定領域121、第2磁化固定領域122、及び磁化反転領域123を有している。磁化反転領域123は、ピン層130とオーバーラップしている。第1、第2磁化固定領域121、122は、Y方向に延びるように形成されており、その磁化の向きは同じ方向に固定されている。一方、磁化反転領域123は、X方向に延びるように形成されており、反転可能な磁化を有している。従って、磁壁が、第1磁化固定領域121と磁化反転領域123との境界B1、あるいは、第2磁化固定領域122と磁化反転領域123との境界B2に形成される。第1、第2磁化固定領域121、122は、電流供給端子125、126のそれぞれに接続されている。これら電流供給端子125、126を用いることにより、磁化記録層120に書込み電流を流すことが可能である。その書込み電流の方向に応じて、磁壁は磁化反転領域123中を移動する。この磁壁移動により、磁化反転領域123の磁化方向を制御することができる。
しかし、電流駆動磁壁移動を利用したMRAMでは、書込み電流の絶対値が比較的大きくなってしまうことが懸念される。前掲のPhysical Review Letters,Vol.92,pp.077205−1−4(2004)のほかにも、電流駆動磁壁移動の観測は数多く報告されている。しかし、磁壁移動には概ね1×10A/cm程度の閾値電流密度を要している。この場合、例えば磁壁移動の起こる層の幅を100nm、膜厚を10nmとした場合でも書込み電流は1mAとなる。これ以下に書込み電流を低減するためには膜厚を薄くすればよいが、この場合には書込みに要する電流密度は更に上昇してしまうことが知られている(例えば、“Reduction of Threshold Current Density for Current−Driven Domain Wall Motion using Shape Control”,A.Yamaguchi et al.,Japanese Journal of Applied Physics,vol.45,No.5A,pp.3850−3853(2006)参照)。
一方、磁化記録層の磁気異方性が基板面に垂直である垂直磁気異方性材料を用いた素子について、面内磁気異方性材料に比べて電流誘起磁壁移動の閾値電流密度が小さくなることが実験的に示されている。例えば、“Threshold currents to move domain walls in films with perpendicular anisotropy”,D.Ravelosona et al.,Applied Physics Letters,Vol.90,072508(2007)に、10A/cm台の閾値電流密度が観測されている。また、“Micromagnetic analysis of current driven domain wall motion in nanostrips with perpendicular magnetic anisotropy”,S.Fukami et.al.,J.Appl.Phys.103,07E718(2008)には、面内磁気異方性材料に比べて電流誘起磁壁移動の閾値電流密度が小さくなることが理論的に示されている。従って、電流駆動磁壁移動を利用したMRAMにおいて、磁化記録層として垂直磁気異方性材料を用いることにより、書込み電流を低減できることが期待される。
関連する技術として、特開2006−73930号公報に磁壁移動を利用した磁気抵抗素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリが開示されている。この磁気メモリ素子は、第一の磁性層と中間層と第二の磁性層とを有し、情報を第一の磁性層と、第二の磁性層との磁化の方向で記録する。この磁気メモリ素子は、少なくとも一方の磁性層内に互いに反平行磁化となる磁区とそれらの磁区を隔てる磁壁を定常的に形成し、前記磁壁を磁性層内で移動させることで、隣り合う磁区の位置を制御して情報記録を行うことを特徴とする。前記第二の磁性層は膜面垂直方向に磁気異方性を有していても良い。
上述したように、電流駆動磁壁移動を利用したMRAMでは、書込み電流の絶対値が比較的大きくなってしまうことが懸念される。従って、発明者は、以下に示すように、電流駆動磁壁移動を利用したMRAMにおいて、磁化記録層として垂直磁気異方性材料を用いることにより、書込み電流を低減することを検討した。
図3A及び図3Bは、それぞれ想定し得る垂直磁気異方性材料を用いた磁気抵抗素子の平面図及び断面図である。磁化記録層210は、磁化反転領域213と、一対の磁化固定領域211a、211bとを備える。ただし、図3A及び図3Bにおいて、白丸と点の記号、白丸とバツの記号、及び白矢印は、それらが記載された領域(図3Aや図3Bの場合、磁化反転領域213や磁化固定領域211a、211b)の磁化の向きを示している。
磁化反転領域213は、トンネル絶縁層232及びピン層230と重なり、フリー層としての機能を有する。すなわち、磁化反転領域213とトンネル絶縁層232とピン層230とは、磁気トンネル接合(Magnetic Tunneling Junction;MTJ)を構成している。磁化固定領域211aは磁化反転領域213の一端に、磁化固定領域211bは磁化反転領域213の他端にそれぞれ隣接されている。磁化反転領域213と磁化固定領域211a、211bとの接合部には、特開2005−191032号公報で開示されたピンポテンシャルの形成方法を適用したくびれ部215が設けられている。一対の磁化固定領域211a、211bには、互いに反対向きの固定磁化が付与されなければならない。また、くびれ部215は磁壁に対するピンポテンシャルとして機能し、磁壁はくびれ部付近の領域に磁壁212a、又は、磁壁212bとなるように初期化されなければならない。
ここで、図2に示すように磁化記録層の磁気異方性が面内であり、磁化が面内方向に向いている場合、磁化記録層の形状をU字型にすることにより、磁化固定領域の磁化方向と磁壁位置を所望の状態に初期化することが容易にできる。しかし、図3A及び図3Bに示すように磁化記録層の磁気異方性が垂直であり、磁化が面内方向に対して垂直である場合、磁化記録層の形状をU字形状にしても、外部磁界により初期化をおこなうことは困難である。
更に、磁壁移動型のMRAMにおいて、特開2005−191032号公報で開示されたピンポテンシャルの形成方法を用いた場合、図3A及び図3Bに示すように、磁化記録層210に比較して、くびれ部215のサイズが小さいため、製造ばらつきによりその形状が乱れる可能性が考えられる。その場合、くびれ部215が所望の形状を有さなくなるので、磁壁212をピン止めできず、磁気メモリとして機能しなくなってしまう。更に、素子の微細化が進み磁化記録層の幅が狭くなると、くびれを形成することは非常に困難であり、半導体プロセスのリソグラフィ限界以上の加工が要求される可能性がある。
特開2005−93488号公報 米国特許第6834005号公報 特開2005−191032号公報 WO2007/020823号公報 特開2006−73930号公報
N.Sakimura et al.,Solid−State Circuits Conference,2007.ASSCC’07.IEEE Asian.p.216. N.Sakimura et al.,IEEE JOURNAL OF SOLID−STATE CIRCUITS,Vol.42,2007,p.830. J.C.Slonczewski,Journal of Magnetism & Magnetic Materials,159,L1−L7(1996). A.Yamaguchi et al.,Physical Review Letters,Vol.92,pp.077205−1−4(2004). A.Yamaguchi et al.,Japanese Journal of Applied Physics,vol.45,No.5A,pp.3850−3853(2006). D.Ravelosona et al.,Applied Physics Letters,Vol.90,072508(2007). S.Fukami et.al.,J.Appl.Phys.103,07E718(2008).
本発明の目的は、磁化記録層の磁気異方性が垂直方向である電流駆動磁壁移動型のMRAMにおいて、磁化固定領域を容易に形成でき、磁壁のピンニングサイトを容易に形成することが可能な構造を有する磁気メモリ素子及び磁気ランダムアクセスメモリを提供することである。
この発明のこれらの目的とそれ以外の目的と利益とは以下の説明と添付図面とによって容易に確認することができる。
本発明の磁気メモリ素子は、磁化記録層と、磁気トンネル接合部とを具備する。磁化記録層は、垂直磁気異方性を有する強磁性層である。磁気トンネル接合部は、磁化記録層の情報を読み出すためのものである。そして、磁化記録層は、二つの磁壁移動領域を備える。
また、本発明の磁気ランダムアクセスメモリは、上記段落に記載の磁気メモリ素子を備えた複数の磁気メモリセルが行列状に配置されている。前記複数のリファレンスセルの前記磁気メモリの各々は、前記センサ層が、前記第1磁壁移動領域と前記第2磁壁移動領域とを結ぶ方向に対して垂直な方向に磁気異方性を有する。
本発明によれば、磁化固定領域を容易に形成でき、磁壁のピンニングサイトを容易に形成することが可能な磁気メモリ素子とすることができる。
図1は、特開2005−191032号公報の磁化記録層の構造を示す概略平面図である。 図2は、WO2007/020823号公報の磁化記録層の構造を示す概略平面図である。 図3Aは、想定し得る垂直磁気異方性材料を用いた磁気抵抗素子の平面図である。 図3Bは、想定し得る垂直磁気異方性材料を用いた磁気抵抗素子の断面図である。 図4Aは、本発明の実施形態に係る磁気メモリ素子の磁化記録層の構成を示す平面図である。 図4Bは、本発明の実施形態に係る磁気メモリ素子の構成を示す断面図である。 図5Aは、本発明の実施形態に係る磁気メモリ素子の構成を示す断面図である。 図5Bは、本発明の実施形態に係る磁気メモリ素子の構成を示す断面図である。 図6Aは、本発明の実施形態に係る磁気メモリ素子の初期化方法を示す断面図である。 図6Bは、本発明の実施形態に係る磁気メモリ素子の初期化方法を示す断面図である。 図6Cは、本発明の実施形態に係る磁気メモリ素子の初期化方法を示す断面図である。 図7は、本発明の実施形態に係る磁気メモリ素子への書込み原理を示す断面図である。 図8Aは、本発明の実施形態に係る磁気メモリ素子への読出し原理を示す断面図である。 図8Bは、本発明の実施形態に係る磁気メモリ素子への読出し原理を示す断面図である。 図9は、本発明の実施形態に係るメモリセルの構成例を示す回路図である。 図10は、本発明の実施形態に係るMRAMの構成例を示すブロック図である。 図11は、本発明の実施形態に係る磁気メモリ素子のセンサ層の一例を示す構成図である。 図12は、本発明の実施形態に係る磁気メモリ素子のセンサ層の一例を示す構成図である。 図13は、本発明の実施形態に係る磁気メモリ素子のセンサ層の一例を示す構成図である。 図14は、本発明の実施形態に係る磁気メモリ素子のセンサ層の一例を示す構成図である。 図15は、本発明の実施形態に係る磁気メモリ素子のセンサ層の一例を示す構成図である。 図16は、本発明の実施形態に係る磁気メモリ素子のセンサ層の一例を示す構成図である。 図17は、本発明の実施形態に係る磁気メモリ素子のセンサ層とハード層の位置関係に関するバリエーションを示す構成図である。 図18は、本発明の実施形態に係る磁壁の停止方法の一例を示す構成図である。 図19Aは、本発明の実施形態に係る磁壁の停止方法の一例を示す構成図である。 図19Bは、本発明の実施形態に係る磁壁の停止方法の一例を示す構成図である。 図19Cは、本発明の実施形態に係る磁壁の停止方法の一例を示す構成図である。 図20は、本発明の実施形態に係る磁壁の停止方法の一例を示す構成図である。 図21は、本発明の実施形態に係る磁壁の停止方法の一例を示す構成図である。 図22は、本発明の実施形態に係る磁壁の停止方法の一例を示す構成図である。 図23は、本発明の実施形態に係る磁壁の停止方法の一例を示す構成図である。 図24は、本発明の実施形態に係る磁化の固定方法の一例を示す構成図である。 図25は、本発明の実施形態に係る磁化の固定方法の一例を示す構成図である。 図26は、本発明の実施形態に係る磁化の固定方法の一例を示す構成図である。 図27Aは、本発明の実施形態に係る磁化の固定方法の一例を示す構成図である。 図27Bは、本発明の実施形態に係る磁化の固定方法の一例を示す構成図である。 図28は、本発明の実施形態に係る磁化の固定方法の一例を示す構成図である。 図29は、本発明の実施形態に係るセンサ層の磁気異方性方向の例を示す平面図である。 図30は、本発明の実施形態に係るセンサ層の磁気異方性方向の例を示す平面図である。 図31は、本発明の実施形態に係るMRAMのリファレンスセルにおける磁気メモリ素子の構成を示す断面図である。 図32は、本発明の実施形態に係る磁気メモリ素子の構成例を示す斜視図である。 図33は、本発明の実施形態に係る磁気メモリ素子の構成例を示す斜視図である。 図34は、本発明の実施形態に係る磁気メモリ素子の構成例を示す斜視図である。
以下、本発明の磁気メモリ素子及び磁気ランダムアクセスメモリ(MRAM)の実施形態に関して、添付図面を参照して説明する。
1.磁気メモリ素子の基本構成
図4Aは、本発明の実施形態に係る磁気メモリ素子のうち磁化記録層の構成の一例を示す平面図である。図4Bは、本発明の実施形態に係る磁気メモリ素子の構成の一例を示す断面図である。ただし、図4A及び図4Bにおいて、白丸と点の記号、白丸とバツの記号、及び白矢印は、一般的に用いられているように、それらが記載された領域の磁化の向きを示している(以下、本明細書及び各図面において同じとする)。
磁気メモリ素子1は、磁化記録層10と、磁気トンネル接合部20とを具備する。磁化記録層10は、垂直磁気異方性を有する強磁性層である。磁化記録層10は、二つの磁壁移動領域を備える。磁気トンネル接合部20は、磁化記録層10の中央近傍に設けられ、磁化記録層10に記憶されたデータ(情報)を読み出すための構成である。磁化記録層10及び磁気トンネル接合部20の詳細は後述される。なお、磁気メモリ素子1は、磁化記録層10と磁気トンネル接合部20とを電気的に接続するコンタクト層30を更に具備してもよい。
磁気トンネル接合部20は、センサ層23と、リファレンス層21と、バリア層22と備える。
リファレンス層21は、磁化の向きが固定され、面内磁気異方性を有する強磁性層である。ここで、面内磁気異方性とは、この図の例において、xy面内で磁気異方性を有していることである。以下、本明細書において同じである。リファレンス層21の磁化の向きは、磁化記録層10の長手方向であることが好ましい。この図の例では、リファレンス層21の磁化の向きは、磁化記録層10の長手方向である±x方向のうち、−x方向である。この磁化の向きは逆であってもよい。また、リファレンス層21は、積層フェリ結合を有する複数の強磁性層から構成されることが好ましい。及び/又は、リファレンス層21は、Pt−Mnのような反強磁性層が隣接していることが好ましい。リファレンス層21の磁化の向きは書込み、及び、読出し動作によって変化させないため、リファレンス層21の磁化は実質的に一方向に固定されていることが好ましいためであるからである。
センサ層23は、反転可能な磁化を有し、面内磁気異方性を有する強磁性層である。センサ層23は、後述されるように磁化記録層10と磁気的に結合している。そのため、センサ層23の磁化の向きは、磁化記録層10の磁化状態(記憶されたデータ)に応じて面内において変動する。この図の例では、磁化記録層10の磁化状態(記憶されたデータ)に応じてxy面内において回転する。バリア22は、センサ層23とリファレンス層21との間に設けられた非磁性膜又は絶縁膜である。
これらリファレンス層21、バリア層22、及びセンサ層23は、それぞれピン層、トンネル絶縁層、及びフリー層として磁気トンネル接合(MTJ)を構成している。そして、センサ層23の磁化の向きは、磁化記録層10に記憶された状態に応じて回転している。一方、リファレンス層の磁化の向きは固定されている。したがって、センサ層23の磁化の向きと、リファレンス層21の磁化の向きとの相対的関係により、磁気トンネル接合部20(MTJ)の抵抗値は変動する。よって、磁気トンネル接合部20の抵抗値を検出することにより、磁化記録層10に記憶されたデータを読み出すことができる。すなわち、磁気トンネル接合部20を、磁化記録層10に記憶されたデータを読み出す手段として用いることができる。
面内磁気異方性を有するセンサ層23及びリファレンス層21はFe、Co、Niのうちから選択される少なくとも一つの材料を含むことが好ましい。これに加えて、B、C、N、O、Al、Si、P、Ti、V、Cr、Mn、Cu、Zn、Zr、Nb、Mo、Tc、Ru、Rh、Ag、Hf、Ta、W、Re、Os、Ir、Auなどを添加することによって所望の磁気特性が発現されるように調整することができる。具体的には、Ni−Fe、Co−Fe、Fe−Co−Ni、Ni−Fe−Zr、Co−Fe−B、Co−Fe−Zr−Bなどが例示される。また、バリア層22は、絶縁材料から構成されることが好ましい。具体的にはMg−O、Al−O、Al−N、Ni−O、Hf−Oなどが例示される。ただし、この他に、バリア層22として半導体材料や金属材料のような非磁性材料を用いても本発明は実施可能である。具体的には、Cr、Al、Cu、Znなどが例示される。
なお、センサ層23、リファレンス層21、及びバリア層22には、読出し信号のSN比に相当する磁気抵抗効果比が大きくなるような材料が選択されることが好ましい。例えばCo−Fe−B/Mg−O/Co−Fe−B系のMTJにおいては500%級の非常に大きな磁気抵抗効果比が報告されている。この観点では、センサ層23及びリファレンス層21をCo−Fe−B系の材料とし、バリア層22をMg−O系の材料とすることが好ましい。
磁化記録層10は、第1磁化固定領域11b、第0磁化固定領域11a、及び第2磁化固定領域11cと、第1磁壁移動領域13a、及び第2磁壁移動領域13bとを備える。第0磁化固定領域11aの両側に、第1磁壁移動領域13a及び第2磁壁移動領域13bがそれぞれ接続される。第1磁壁移動領域13a及び第2磁壁移動領域13bの外側には、第1磁化固定領域11b及び第2磁化固定領域11cがそれぞれ接続される。
第1磁化固定領域11b、第0磁化固定領域11a、及び第2磁化固定領域11cは、磁化の向きが固定され、垂直磁気異方性を有する強磁性領域である。ここで、垂直磁気異方性とは、この図の例において、xy面に垂直な磁気異方性を有していることを意味する。以下、本明細書において同じである。第1磁化固定領域11b及び第2磁化固定領域11cの磁化の向きは実質的に同一であり、第0磁化固定領域11aの磁化の向きは、それと反対である。すなわち、第1磁化固定領域11bと第2磁化固定領域11cの磁化は、互いに平行な方向に固定される。第1磁化固定領域11b及び第2磁化固定領域11cと第0磁化固定領域11aとの磁化は、互いに反平行な方向に固定される。なお、ここで第1磁化固定領域11b及び第2磁化固定領域11cの磁化の向き、及び第0磁化固定領域11aの磁化の向きは、磁壁12a、12bを生じさせる機能を果たすことができる向きであればよく、厳密な意味でそれぞれ同一及び反対を意味するものではない。また、「磁化が固定されている」とは、書込み動作の前後で磁化の方向が変わらないことを意味する。書込み動作中に、磁化固定領域の一部の磁化の方向が変化しても、書込み動作終了後には元に戻る。この図の例では、第1磁化固定領域11b及び第2磁化固定領域11cの磁化の向きは+z方向であり、第0磁化固定領域11aの磁化の向きは−z方向である。これら磁化の向きは逆であってもよい。
第1磁化固定領域11bと第2磁化固定領域11cとは、実質的に同一に形成されていることが好ましい。その理由は、製造プロセスの観点から同一に形成するのが最も容易であるため、及び、後述される書込み動作やデータを保持する場合、その安定性や信頼性の面で対称性の高いことが好ましいからである。ここで、実質的に同一とは、膜厚を含む形状や材料が、製造プロセス上の誤差の範囲で同一ということである。この場合、磁化の固定方法(後述)も同一である。
第1磁化固定領域11b及び第2磁化固定領域11cは、それらに隣接して、第1のハード層40がそれぞれ形成されていることが好ましい。第1のハード層40は第1磁化固定領域11b及び第2磁化固定領域11cの保磁力を、第1磁壁移動領域13a、第0磁化固定領域11a、及び第2磁壁移動領域13bの保持力と比較して実効的に大きくし、初期化を容易にすることができる。第1のハード層40を設けた場合、第1磁化固定領域11bと第1のハード層40、および第2磁化固定領域11cと第1のハード層40それぞれについて、第1のハード層40をも含めた磁化の固定部分が、上記の意味で実質的に同一であることが好ましい。
第1磁壁移動領域13a及び第2磁壁移動領域13bは、反転可能な磁化を有し、磁壁が移動可能であり、垂直磁気異方性を有する強磁性領域である。従って、第1磁壁移動領域13a及び第2磁壁移動領領域13bが取りうる磁化方向の組み合わせは(+z、−z)、(−z、+z)、(+z、+z)、(−z、−z)の4通りである。本発明の実施形態においては、このうち、記憶するデータに応じて(+z、−z)、(−z、+z)の2つの磁化方向を用いる。
上記の磁気トンネル接合部20は、第0磁化固定領域11aの近傍に設けられている。そして、磁気トンネル接合部20のリファレンス層21の磁化の向きは、第1磁壁移動領域13aと第2磁壁移動領域13bとを結ぶ直線の方向に向いている。この図の例では、リファレンス層21の磁化の向きは、第1磁壁移動領域13a(の重心)と第2磁壁移動領域13b(の重心)とを結ぶ直線の方向である±x方向に向いている。センサ層23の磁化の向きについては後述される。
垂直磁気異方性を有する磁化記録層10は、Fe、Co、Niのうちから選択される少なくとも一つの材料を含むことが好ましい。さらにPtやPdを含むことで垂直磁気異方性を安定化することができる。これに加えて、B、C、N、O、Al、Si、P、Ti、V、Cr、Mn、Cu、Zn、Zr、Nb、Mo、Tc、Ru、Rh、Ag、Hf、Ta、W、Re、Os、Ir、Au、Smなどを添加することによって所望の磁気特性が発現されるように調整することができる。具体的にはCo、Co−Pt、Co−Pd、Co−Cr、Co−Pt−Cr、Co−Cr−Ta、Co−Cr−B、Co−Cr−Pt−B、Co−Cr−Ta−B、Co−V、Co−Mo、Co−W、Co−Ti、Co−Ru、Co−Rh、Fe−Pt、Fe−Pd、Fe−Co−Pt、Fe−Co−Pd、Sm−Co、Gd−Fe−Co、Tb−Fe−Co、Gd−Tb−Fe−Coなどが例示される。この他、Fe、Co、Niのうちから選択されるいずれか一つの材料を含む層と、異なる層とを交互に積層させることにより垂直方向の磁気異方性を発現させることもできる。具体的にはCo/Pd、Co/Pt、Co/Ni、Fe/Auを交互に積層させた積層膜などが例示される。また、第1のハード層40は、上記の強磁性材料や、PtMn、NiMn、FeMnのような反強磁性材料を用いることができる。
ここで、磁気メモリ素子1の典型的な大きさは、設計ルールF=90nmのとき、磁気記録層10:450nm×90nm×5nm、磁気トンネル接合部20のリファレンス層21:90nm×90nm×25nm、バリア層22:90nm×90nm×1nm、センサ層23:90nm×90nm×2nm、コンタクト層30:90nm×90nm×20nmである。
2.データのメモリ状態
図5A及び図5Bは、本発明の実施形態に係る磁気メモリ素子の構成の一例を示す断面図である。図5Aは例えばデータ“0”を記憶した場合(0−state)を示し、図5Bは例えば、データ“1”を記憶した場合(1−state)を示している。
図5Aに示すように、磁化記録層10がデータ“0”を記憶した場合、第1磁壁移動領域13aの磁化は+z方向に向き、第2磁壁移動領域13bの磁化は−z方向に向いている(+z、−z)。このとき、第1磁化固定領域11bと第1磁壁移動領域13aは+z方向の磁化、第0磁化固定領域11aと第2磁壁移動領域13bは−z方向の磁化、及び、第2磁化固定領域11cは+z方向の磁化を有している。すなわち、第1磁化固定領域11bと第1磁壁移動領域13a、第0磁化固定領域11aと第2磁壁移動領域13b、及び、第2磁化固定領域11cがそれぞれ別の磁区を形成している。つまり、第1磁壁移動領域13aと第0磁化固定領域11aとの間、及び、第2磁壁移動領域13bと第2磁化固定域11cとの間に、それぞれ磁壁(domain wall)12a、12bが形成される。
このとき、磁化記録層10の下側(−z方向の側)において、第2磁壁移動領域13bから第1磁壁移動領域13aに向かう磁場Hが発生する。その磁場Hは、センサ層23付近では、−x方向に向かう磁場となる。それにより、センサ層23の磁化は−x方向に向く。すなわち、磁化記録層10に記憶されたデータが、センサ層23に反映される。その結果、磁気トンネル接合部20において、センサ層23の磁化とリファレンス層21の磁化とは平行となる。従って、磁気トンネル接合部20の±z方向の抵抗値を検出することで、この平行な状態を検出することができる。すなわち、磁化記録層10に記憶されたデータ“0”を読み出すことができる。
一方、図5Bに示すように、磁化記録層10がデータ“1”を記憶した場合、第1磁壁移動領域13aの磁化は−z方向に向き、第2磁壁移動領域13bの磁化は+z方向に向いている(−z、+z)。このとき、第1磁化固定領域11bは+z方向の磁化、第1磁壁移動領域13aと第0磁化固定領域11aは−z方向の磁化、及び、第2磁壁移動領域13bと第2磁化固定領域11cは+z方向の磁化を有している。すなわち、第1磁化固定領域11b、第1磁壁移動領域13aと第0磁化固定領域11a、及び、第2磁壁移動領域13bと第2磁化固定領域11cがそれぞれ別の磁区を形成している。つまり、第1磁化固定領域11bと第1磁壁移動領域13aとの間、及び、第0磁化固定域11aと第2磁壁移動領域13bとの間に、それぞれ磁壁12a、12bが形成される。
このとき、磁化記録層10の下側(−z方向の側)において、第1磁壁移動領域13aから第2磁壁移動領域13bに向かう磁場Hが発生する。その磁場Hは、センサ層23付近では、+x方向に向かう磁場となる。それにより、センサ層23の磁化は+x方向に向く。すなわち、磁化記録層10に記憶されたデータが、センサ層23に反映される。その結果、磁気トンネル接合部20において、センサ層23の磁化とリファレンス層21の磁化とは反平行となる。従って、磁気トンネル接合部20の±z方向の抵抗値を検出することで、この反平行な状態を検出することができる。すなわち、磁化記録層10に記憶されたデータ“1”を読み出すことができる。
なお、磁壁12a、12bを、図5A及び図5Bの各状態で示される位置に停止させる方法については後述される。
このように、磁化記録層10は、各磁壁移動領域での磁化の向きの相互関係により、データを保持している。そして、このようなデータを保持している状態では、センサ層23と第2磁壁移動領域13bと第1磁壁移動領域13aとの間の磁気的相互作用により、センサ層23に記録された磁化は、結果として第2磁壁移動領域13b及び第1磁壁移動領域13aの磁化状態(磁化の向き)を安定化させる効果を有する。それにより、図5A及び図5Bの各状態において、磁壁12a、12bを所望の位置でより安定的に固定(保持)することができる。すなわち、磁気メモリ素子のリテンション特性を高めることができる。
3.磁化固定領域の初期化方法
次に、本発明の実施形態に係る磁気メモリ素子の初期化方法について説明する。図6A〜図6Cは、本発明の実施形態に係る磁気メモリ素子の初期化方法の一例を示す断面図である。
まず、図6Aに示すように、磁場中アニール炉等において、磁気メモリ素子1を所定の温度まで加熱し、その磁気メモリ素子1に−x方向の磁場H01を印加しながら冷却する(ステップ1)。このように磁場H01中で磁気メモリ素子1を加熱着磁することで、磁気トンネル接合部20のリファレンス層21が−x方向に磁化される。このとき、磁化記録層10は垂直磁気異方性を有する材料で形成されているので、−x方向に磁化されることは無い。
次に、図6Bに示すように、磁気メモリ素子1に+z方向の磁界H02を印加する(ステップ2)。ただし、磁界H02は、第1のハード層40及び磁化記録層10の保磁力よりも大きくする。それにより、第1のハード層40及び磁化記録層10の全体の磁化が、+z方向に向く。このとき、磁気トンネル接合部20のリファレンス層21は、面内磁気異方性を有する材料で形成され、加熱着磁されているので、+z方向に磁化されることは無い。また、第1磁化固定領域11b及び第2磁化固定領域11cは、第1のハード層40との交換結合により実効的な保磁力が、第1磁壁移動領域13a、第0磁化固定領域11a、及び第2磁壁移動領域13bの保磁力よりも大きくなる。
その後、図6Cに示すように、磁気メモリ素子1に−z方向の磁界H03を印加する(ステップ3)。ただし、この磁界H03は、第1磁壁移動領域13a、第0磁化固定領域11a、及び第2磁壁移動領域13bの保磁力より大きく、第1磁化固定領域11b及び第2磁化固定領域11cの実効的な保磁力より小さい値とする。それにより、磁化記録層10のうち相対的に保磁力の小さい第1磁壁移動領域13a、第0磁化固定領域11a、及び第2磁壁移動領域13bの磁化が、−z方向に反転する。磁化記録層10のうち相対的に保磁力の大きい第1磁化固定領域11b及び第2磁化固定領域11cは、−z方向に反転磁化されることは無い。また、磁気トンネル接合部20のリファレンス層21は、面内磁気異方性を有する材料で形成され、加熱着磁されているので、−z方向に磁化されることは無い。
以上の初期化方法により、第1磁化固定領域11b、第2磁化固定領域11c、及び、第1磁壁移動領域13aと第0磁化固定領域11aと第2磁壁移動領域13bとが結合した領域の三領域が形成される。第1磁化固定領域11bと結合領域との境界、及び、第2磁化固定領域11cと結合領域との境界には、それぞれ磁壁12a、12bが形成される。この状態は、図5Aや図5Bで示されるデータ“0”やデータ“1”を記憶した状態とは異なっているが、後述される書込みによりデータを記憶可能な状態にはなっている。
4.書込み動作
次に、磁気メモリ素子に対するデータの書込み原理を説明する。
図7は、本発明の実施形態に係る磁気メモリ素子に対するデータの書込み原理を示す断面図である。データ書込みは、スピン注入を利用した磁壁移動方式で行われる。書込み電流Iwは、MTJ(磁気トンネル接合部20)を貫通する方向ではなく、磁化記録層10内を平面的に、磁壁12a、12bを貫通する方向に流れる。その書込み電流Iwは、第1磁化固定領域11bに接続された電流供給端子(図示されず)、及び、第2磁化固定領域11cに接続された電流供給端子(図示されず)のいずれか一方から磁化記録層10に供給される。
図7における(a)に示すように、第1磁壁移動領域13aの磁化の向きが+z方向で、第2磁壁移動領域13bの磁化の向きが−z方向である状態が、データ“0”に対応付けられている。これは、図5Aに示したとおりである。ここで、図7における(b)に示すように、データ“1”の書込み動作時、第1書込み電流Iw1(実線矢印)が、第1磁化固定領域11b側の電流供給端子から供給される。そして、第1磁化固定領域11bから第1磁壁移動領域13aを通って第0磁化固定領域11aに達する。更に、第0磁化固定領域11aから第2磁壁移動領域13bを通って第2磁化固定領域11cに流れ、第2磁化固定領域11c側の電流供給端子から送出される。この場合、電子eの動き(破線矢印)は、第1書込み電流Iw1と逆になる。その結果、第2磁壁移動領域13bには、第2磁化固定領域11cからスピン電子eが注入される。注入された電子eのスピンは、第2磁化固定領域11cと第2磁壁移動領域13bとの境界にある磁壁12bを第0磁化固定領域11aの方向に駆動する。その結果、スピントランスファー効果により、第2磁壁移動領域13bの磁化の向きは、+z方向へスイッチする。そして、磁壁12bは、第2磁壁移動領域13bと第0磁化固定領域11aとの境界に移動する。更に、第1磁壁移動領域13aには、第0磁化固定領域11aからスピン電子eが注入される。注入された電子eのスピンは、第0磁化固定領域11aと第1磁壁移動領域13aとの境界にある磁壁12aを第1磁化固定領域11bの方向に駆動する。その結果、スピントランスファー効果により、第1磁壁移動領域13aの磁化の向きは、−z方向へスイッチする。そして、磁壁12aは、第1磁壁移動領域13aと第1磁化固定領域11bとの境界に移動する。これにより、図7における(c)に示すように、データ“1”が書き込まれる。
一方、図7における(c)に示すように、第1磁壁移動領域13aの磁化の向きが−z方向で、第2磁壁移動領域13bの磁化の向きが+z方向である状態が、データ“1”に対応付けられている。これは、図5Bに示したとおりである。ここで、図7における(d)に示すように、データ“0”の書込み動作時、第2書込み電流Iw2(実線矢印)が、第2磁化固定領域11c側の電流供給端子から供給される。そして、第2磁化固定領域11cから第2磁壁移動領域13bを通って第0磁化固定領域11aに達する。更に、第0磁化固定領域11aから第1磁壁移動領域13aを通って第1磁化固定領域11bに流れ、第1磁化固定領域11b側の電流供給端子から送出される。この場合、電子eの動き(破線矢印)は、第2書込み電流Iw2と逆になる。その結果、第1磁壁移動領域13aには、第1磁化固定領域11bからスピン電子eが注入される。注入された電子eのスピンは、第1磁化固定領域11bと第1磁壁移動領域13aとの境界にある磁壁12aを第0磁化固定領域11aの方向に駆動する。その結果、スピントランスファー効果により、第1磁壁移動領域13aの磁化の向きは、+z方向へスイッチする。そして、磁壁12aは、第1磁壁移動領域13aと第0磁化固定領域11aとの境界に移動する。更に、第2磁壁移動領域13bには、第0磁化固定領域11aからスピン電子eが注入される。注入された電子eのスピンは、第0磁化固定領域11aと第2磁壁移動領域13bとの境界にある磁壁12bを第2磁化固定領域11cの方向に駆動する。その結果、スピントランスファー効果により、第2磁壁移動領域13bの磁化の向きは、−z方向へスイッチする。そして、磁壁12bは、第2磁壁移動領域13bと第2磁化固定領域11cとの境界に移動する。これにより、図7における(a)に示すように、データ“0”が書き込まれる。
このように、磁化記録層10内を平面的に流れる書込み電流Iw1、Iw2によって、第1磁壁移動領域13a及び第2磁壁移動領域13bの磁化の方向がそれぞれスイッチする。このとき、第1磁化固定領域11bと第0磁化固定領域11aとは、第1磁壁移動領域13aに対して異なるスピン電子の供給源の役割を果たしている。また、第0磁化固定領域11aと第2磁化固定領域11cとは、第2磁壁移動領域13bに対して異なるスピン電子の供給源の役割を果たしている。
この場合、磁化記録層10は、垂直磁気異方性材料により形成されている。そのため、書込み電流Iw1、Iw2に対して磁化記録層10の各領域の磁化方向は垂直である。従って、書込み電流Iw1、Iw2の大きさを著しく低減することができる。このとき、書込み電流Iw1、Iw2は磁壁12a、12bを貫通すれば、後はどこを通ってもよい。
以上のようにして、本磁気メモリ素子1では、磁化記録層10に流す書込み電流の向きでデータ“0”とデータ“1”とを書き分けることが可能である。また、オーバーライト(データ“0”にデータ“0”を書き込む、データ“1”にデータ“1”を書き込む)も可能であることは、上記書込み原理から明らかである。
5.読出し動作
次に、磁気メモリ素子に対するデータの読出し原理を説明する。図8A及び図8Bは、本発明の実施形態に係る磁気メモリ素子に対するデータの読出し原理を示す断面図である。データ読出し動作時、読出し電流IRは、磁気トンネル接合部20(リファレンス層21、バリア層22、及びセンサ層23)のMTJを貫通して流れるように供給される。そのように供給されれば、読出し電流IRは磁化記録層10を流れても流れなくてもよい。図8A及び図8Bの例では、読出し電流IRは、リファレンス層21側の電流供給端子、及び、第2磁化固定領域11c側の電流供給端子のいずれか一方から供給され、他方から送出される。それにより、読出し電流IRは、磁気トンネル接合部20のMTJを貫通すると共に、第0磁化固定領域11aと第2磁壁移動領域13bと第2磁化固定領域11cとを流れる。
磁化記録層10にデータとして“0”が記憶されている場合(図8A参照)、センサ層23の磁化は−x方向に向いている。一方、リファレンス層21の磁化は−x方向に固定されている。すなわち、両磁化の方向は平行である。したがって、上記読出し電流IRを流すことにより、磁気メモリ素子に記憶されたデータとして、低抵抗値すなわち“0”が読み出される。一方、磁化記録層10にデータとして“1”が記憶されている場合(図8B参照)、センサ層23の磁化は+x方向に向いている。一方、リファレンス層21の磁化は−x方向に固定されている。すなわち、両磁化の方向は反平行である。したがって、上記読出し電流IRを流すことにより、磁気メモリ素子に記憶されたデータとして、高抵抗値すなわちデータ“1”が読み出される。
以上のようにして、本磁気メモリ素子1の磁化記録層10に記憶されたデータを読み出すことができる。また、書き込みに必要な比較的大きな電流がMTJを流れることはなく、データを読み出す際に比較的小さな電流をMTJに流すだけでよいので、MTJの劣化を抑制することが可能である。
6.磁気メモリ素子及びMRAMの構成と動作
図9は、本発明の実施形態に係る磁気メモリ素子が集積化されたメモリセルの構成例を示す回路図である。図9に示すように、磁気メモリ素子1において、磁気トンネル接合部
20のリファレンス層21に接続される端子は、読み出しのためのグラウンド線GLに接続される。磁化記録層10の第1磁化固定領域11b及び第2磁化固定領域11cに接続される二つの端子は、一方がMOSトランジスタTRaのソース/ドレインの一方に接続され、他方がMOSトランジスタTRbのソース/ドレインの一方に接続される。また、MOSトランジスタTRa、TRbのソース/ドレインの他方は、それぞれ書き込みのためのビット線BLa、BLbに接続される。更に、MOSトランジスタTRa、TRbのゲートはワード線WLに接続される。ただし、メモリセルの構成はこの例に限定されるものではない。
図10は、本発明の実施形態に係るメモリセルが集積化されたMRAMの構成例を示すブロック図である。図10において、MRAM90は、複数のメモリセル80が行列状に配置されたメモリアレイ91を具備している。このメモリアレイ91は、図9で説明されたデータの記録に用いられるメモリセル80と共に、データ読み出しの際に参照されるリファレンスセル80rを含んでいる。図10の例では、1列分がリファレンスセル80rである。リファレンスセル80rの構造は、メモリセル80と同じである。この場合、リファレンスセル80rのMTJは、データ“0”を記憶した場合の抵抗R0とデータ“1”を記憶した場合の抵抗R1との中間の抵抗R0.5を有する。ただし、2列分をリァレンスセル80rとし、そのうち一方の1列を抵抗R0のリファレンスセル80rとし、他の1列を抵抗R1のリファレンスセル80rとすることもできる。その場合、抵抗R0のリファレンスセル80rと抵抗R1のリファレンスセル80rとから、抵抗0.5を作り出し、読出しに用いる。
ワード線WL及びグランド線GLは、それぞれ、X方向に延在している。ワード線WLは、一端をX側制御回路92に接続されている。X側制御回路92は、データの書込み動作時、及び読出し動作時において、対象のメモリセル80につながるワード線WLを選択ワード線WLとして選択する。ビット線BLa、BLbは、それぞれ、Y方向に延在し、一端をY側制御回路93に接続されている。Y側制御回路93は、データの書込み動作時、及び読出し動作時において、対象のメモリセル80につながるビット線BLa、BLbを選択ビット線BLa、BLbとして選択する。制御回路94は、データの書込み動作時、及び読出し動作時において、X側制御回路92及びY側制御回路93を制御する。
次に、図10に示されるMRAMにおける書き込み方法、読み出し方法について説明する。
まず、書き込みを行う場合について説明する。X側制御回路92は、選択ワード線WLを選択する。それにより、選択ワード線WLが“high”レベルにプルアップされ、MOSトランジスタTRa、TRbが“ON”になる。また、Y側制御回路93は、選択ビット線BLa、BLbを選択する。それにより、選択ビット線BLa、BLbのいずれか一方が“high”レベルにプルアップされ、他方が“Low”レベルにプルダウンされる。選択ビット線BLa、BLbのどちらを“high”レベルにプルアップし、どちらを“Low”レベルにプルダウンするかは、当該磁気メモリ素子1に書き込まれるべきデータにより決定される。すなわち、磁化記録層10に流す書込み電流Iwの方向に応じて決定される。以上により、データ“0”とデータ“1”とを書き分けることができる。X側制御回路92とY側制御回路93及びそれらを制御する制御回路94は、メモリセル80に書き込み電流Iwを供給するための「書き込み電流供給回路」を構成している。
次に、読み出しを行う場合について説明する。X側制御回路92は、選択ワード線WLを選択する。それにより、選択ワード線WLが“high”レベルにプルアップされ、MOSトランジスタTRa、TRbが“ON”になる。また、Y側制御回路93は、選択ビット線BLa、BLbを選択する。それにより、選択ビット線BLa、BLbのいずれか一方が“high”レベルにプルアップされ、他方が“open”(フローティング)に設定される。このとき選択ビット線BLa、BLbの一方から、読み出し電流IRが、例えば、第2磁化固定領域11c、第2磁壁移動領域13b、第0磁化固定領域11a、コンタクト層30、及び磁気トンネル接合部20(センス層23、バリア層22、及びリファレンス層21で構成されるMTJ)を経由してグラウンド線GLへと流れる。読み出し電流IRが流されるビット線BLの電位、又は、読み出し電流の大きさは、磁気抵抗効果による磁気メモリ素子1(磁気トンネル接合部20)の抵抗値の変化に依存する。したがって、同様に読み出し電流IRが流されるリファレンスセル80rのリファレンスビット線BLrの出力と比較して、この抵抗値の変化を電圧信号、又は電流信号として検知することにより高速での読み出しが可能となる。X側制御回路92とY側制御回路93及びそれらを制御する制御回路94は、メモリセル80に読み出し電流IRを供給し読み出すための「読み出し電流供給及びセンス回路」を構成している。
7.センサ層の位置
図11〜図16は、本発明の実施形態に係る磁気メモリ素子のセンサ層23の位置のバリエーションを示す構成図である。ただし、図11〜図13は断面図であり、図14〜図16は平面図である。
図11は図4A〜図8Bに示した場合であり、センサ層23は磁化記録層10の下側(−z方向の側)にコンタクト層30を介して設けられている。ただし、第1磁壁移動領域13a及び第2磁壁移動領域13bによる磁界がセンサ層23の磁化方向を反転可能であれば、磁気トンネル接合部20は上下逆、すなわち、リファレンス層21がコンタクト層30と接触していてもよい(図示されず)。
また、図12に示すように、センサ層23は、磁化記録層10の上側(+z方向の側)にコンタクト層30を介して設けられていてもよい。更に、第1磁壁移動領域13a及び第2磁壁移動領域13bによる磁界がセンサ層23の磁化方向を反転可能であれば、磁気トンネル接合部20は上下逆、すなわち、リファレンス層21がコンタクト層30と接触していてもよい(図示されず)。
また、図13に示すように、第1磁壁移動領域13a及び第2磁壁移動領域13bによる磁界がセンサ層23の磁化方向を反転可能であれば、磁気メモリ素子1にコンタクト層30を設けず、センサ層23が磁化記録層10と電気的に接続していなくてもよい。この場合、磁化記録層10の両端に書き込み電流用に電流供給端子44、45が設けられる一方、磁気トンネル接合部20の両端にも読み出し電流用に電流供給端子46、47が別途設けられる。
更に、図11〜図13に説明された構成のいずれかの場合において、且つ、図14〜図16のいずれかの場合が考えられる。図14は図4A〜図8Bに示した場合であり、センサ層23は磁化記録層10の第0磁化固定領域11aの直下(−z方向の側)又は直上(+z方向の側)に設けられている。すなわち、センサ層23の磁化記録層10への射影は、第0磁化固定領域11aに重なる。この構成は、第1磁壁移動領域13a及び第2磁壁移動領域13bによる磁界がセンサ層23の磁化をより安定的に反転することができ好ましい。
また、図15に示すように、第1磁壁移動領域13a及び第2磁壁移動領域13bによる磁界がセンサ層23の磁化方向を反転可能であれば、センサ層23は、磁化記録層10の第0磁化固定領域11aの奥側(+y方向の側)又は手前側(−y方向の側)に設けられていてもよい。そのとき、センサ層23の磁化記録層10への射影は、第1磁壁移動領域13aと第2磁壁移動領域13bとの間における磁化記録層10内の領域の少なくとも一部に重なっていることが好ましい。そのような領域は、第0磁化固定領域11aの一部を含む領域であり、更に、第1磁壁移動領域13aの一部及び第2磁壁移動領域13bの一部の少なくとも一方を含んでもよい。
また、図16に示すように、第1磁壁移動領域13a及び第2磁壁移動領域13bによる磁界がセンサ層23の磁化方向を反転可能であれば、センサ層23は、磁化記録層10の第0磁化固定領域11aの奥側(+y方向の側)又は手前側(−y方向の側)、且つ、左側(−x方向の側)又は右側(+xの側)側に設けられていてもよい。そのとき、センサ層23の磁化記録層10への射影は、第1磁壁移動領域13aと第2磁壁移動領域13bとの間における磁化記録層10内の領域の少なくとも一部に重なっていることが好ましい。そのような領域は、第0磁化固定領域11aの一部を含み、更に、第1磁壁移動領域13aの一部及び第2磁壁移動領域13bの一部のいずれか一方を含む。
このように、本実施形態では、センサ層23と磁化記録層10との位置関係は、第1磁壁移動領域13a及び第2磁壁移動領域13bによる磁界がセンサ層23の磁化方向を反転可能な位置関係であればよい。そのため、センサ層23の自由度が高くなっている。
8.センサ層とハード層の位置関係
図17は、本発明の実施の形態に係る磁気メモリ素子のセンサ層とハード層の位置関係に関するバリエーションを示す構成図である。ただし、図17は断面図である。
本実施の形態においては、センサ層23とハード層40の磁化記録層10に対する位置関係には任意性がある。例えば図4Bに示されるようにセンサ層23は磁化記録層10に対して下側(−z側)に設けられ、ハード層40は磁化記録層10に対して上側(+z側)に設けられてもよい。また図12に示されるようにセンサ層23は磁化記録層10に対して上側(+z側)に設けられ、ハード層40は磁化記録層10に対して下側(−z側)に設けられてもよい。あるいは図17に示されるように、センサ層23は磁化記録層10に対して上側(+z側)に設けられ、ハード層40も磁化記録層10に対して上側(+z側)に設けられてもよい。このように、本発明においては、ハード層40は磁化記録層10の所定の磁化構造を実現でき、またセンサ層23は第1磁壁移動領域13aと第2磁壁移動領域13bの磁化方向を読み出すことができさえすれば、これらの位置関係には何の制約もない。
ここで、磁化記録層10に磁壁を導入し、所定の磁化構造を容易に実現するためには、ハード層40は磁化記録層10の上面に隣接して設けられることが好ましい。これは、ハード層40が磁化記録層10の上面に隣接して設けられる構造の場合、磁化記録層10とハード層40は連続して膜を堆積させられるので、これらの間で強い交換結合を得ることができるためである。
一方、素子のレイアウトの観点からは、読み出し用の磁気トンネル接合部20は磁化記録層10に対して上側(+z側)に設けられることが好ましい。これは、磁化記録層10にはトランジスタを介して書き込み電流を導入する必要があり、このとき書き込み電流は磁気メモリ素子1の下側(−z側)から供給されるため、読み出し用の配線は磁気メモリ素子1の上側(+z側)に設けられることが好ましいためである。読み出し用の配線が磁気メモリ素子1の上側(+z側)に設けられるとき、セル面積が最も小さくなるようにレイアウトすることが可能となる。
従って、上記の観点からすると、図17に示された、ハード層40、センサ層23の両方ともが磁化記録層10の上側(+z側)に配置される実施の形態が、当該磁気メモリ素子1の初期化やレイアウトの容易性からは最も好ましいと言うことができる。
なお、より容易に当該磁気メモリ素子1のメモリ状態の初期化を行うためには、ハード層40が以下のように形成されることが好ましい。前述の通り、本実施の形態においては、第1磁化固定領域11bと第2磁化固定領域11cの磁化方向は互いに平行方向に固定され、これらに対して第0磁化固定領域11aは反平行方向に固定される。従って、第1磁化固定領域11b、第2磁化固定領域11cに隣接するハード層40と、第0磁化固定領域11aに隣接するハード層40との間では磁気特性に差異が設けられることが望ましい。この磁気特性の差異は例えば膜厚差などによって設けることができる。具体的な例としては、図17に示されるように、第1磁化固定領域11bと第2磁化固定領域11cに隣接するハード層40が、第0磁化固定領域11aに隣接するハード層40に比べて膜厚が薄く形成されたとき、磁化記録層10が所定の磁化構造になるように容易に初期化することが可能となる。
9.磁壁の停止方法
図18〜図23は、本発明の実施形態に係る磁気メモリ素子の第0磁化固定領域11aの両端での磁壁の停止方法のバリエーションを示す構成図である。ただし、各図において磁気トンネル接合部10は省略されている。また、図18、図19A〜図19C、図21、図22は断面図であり、図20、図23は平面図である。
図18は、上記磁壁の停止方法の一例を示している。ただし、二つの方法が考えられる。
第1の方法では、コンタクト層30の材料として、第0磁化固定領域11aの材料と比較して低抵抗の材料を用いる。そのような材料としては、例えば、Au、Ag、Cu、Al、Ru、Pt、Pdなどが例示される。その場合、第1磁壁移動領域13a(又は第2磁壁移動領域13b)を流れた書き込み電流Iwは、第0磁化固定領域11aを流れるだけでなく、コンタクト層30により多く流れ込む。すなわち、書込み電流Iwは、第0磁化固定領域11aとコンタクト層30とに分流する。このとき、書き込み電流Iwの総量は変わらないことから、第0磁化固定領域11a内の電流密度は低下することになる。ところが、磁壁移動を起こすには、ある閾値以上の電流密度が必要である。この図の例では、書き込み電流Iwの電流密度は、第1磁壁移動領域13a(又は第2磁壁移動領域13b)において上記閾値以上になり、第0磁化固定領域11aにおいて分流により低下して上記閾値未満になるように設定される。そのため、磁壁は、閾値以上の電流密度の第1磁壁移動領域13a(又は第2磁壁移動領域13b)において移動し、閾値未満の第0磁化固定領域11aの端部付近で停止することになる。
また、第2の方法では、コンタクト層30の材料として、スピン散乱が起こり易い材料を用いる。そのような材料としては、例えば、Pt、Pdなどが例示される。その場合、第1磁壁移動領域13a(又は第2磁壁移動領域13b)を流れた書き込み電流Iw(電子)は、第0磁化固定領域11aを流れるだけでなく、コンタクト層30にも流れ込む。すなわち、書込み電流Iw(電子)は、第0磁化固定領域11aとコンタクト層30とに分流する。このとき、コンタクト層30に流れ込んだ電子はコンタクト層30でスピン散乱されて、その一部が第0磁化固定領域11aに戻る。その結果、第0磁化固定領域11aの電子はスピン散乱された電子の影響でスピンが乱されて不揃いとなり、磁壁を移動させることができなくなる。この図の例では、電子のスピンは、第2磁壁移動領域13b(又は第1磁壁移動領域13a)において揃っているが、第0磁化固定領域11aにおいて乱されて不揃いとなる。そのため、磁壁は、電子のスピンの揃っている第1磁壁移動領域13a(又は第2磁壁移動領域13b)において移動し、電子のスピンの乱れる第0磁化固定領域11aの端部付近で停止することになる。
なお、図18では低抵抗な材料やスピン散乱の起こり易い材料を、第0磁化固定領域11aの下側(−z方向側)のコンタクト層30に用いて本停止方法を実現させているが、本発明はその例に限定されるものではない。すなわち、上記の低抵抗な材料やスピン散乱の起こり易い材料を用いた補助層14を、第0磁化固定領域11aの周辺に隣接して設けていれば、コンタクト層30を用いなくても良く、また、その位置は問わない。図18では、第0磁化固定領域11aの上側(+z方向側)に補助層14(破線で表示)を設ける例を示している。この場合にも、上記2つの方法で示したコンタクト層30と同様の効果を得ることが出来る。以上示した図18の方法は、製造上特別なプロセスが不要であり、コンタクト層30の材料の選択だけで実施できプロセスが容易である。
図19A〜図19Cは、上記磁壁の停止方法の他の一例を示している。
図19Aに示される方法では、磁化記録層10の第0磁化固定領域11aの両端に、意図的に段差Qを設ける。そのため、第0磁化固定領域11aの上側(+z方向の側)の平面は、第1磁化固定領域11b、第1磁壁移動領域13a、第2磁壁移動領域13b、及び第2磁化固定領域11cの上側の平面よりも突き出ている。その結果、第0磁化固定領域11aと第2磁壁移動領域13bとの境界、及び、第0磁化固定領域11aと第1磁壁移動領域13aとの境界に段差Qが形成される。このような段差Qは磁壁に対するピンポテンシャルとして機能し磁壁をその位置で停止させることができる。
なお、図19Aの例では上側(+z方向の側)に凸な段差を示しているが、凹(下側(−z方向の側)に凸)な段差であってもよい。また、図19Aはコンタクト層30の一部が、磁気記録層10の下側の底面から突き出ている態様であるが、コンタクト層30の一部が磁気記録層10の下側の底面から突き出ていなくてもよい。
図19Bに示すように、コンタクト層30は、製造プロセスにおいて、ビアホール等の穴が設けられた層間絶縁層49に金属等の膜を成膜し、CMP法で研磨して形成される。そのCPM法の研磨のとき、層間絶縁層49の表面とコンタクト層30の表面との間に段差Pが形成されることはプロセスの性質上避けることが難しい。そこで、図19Aの例では、この段差Pを積極的に利用する。すなわち、図19Cに示すように、この段差Pを残したまま層間絶縁層49及びコンタクト層30を覆うように磁化記録層10用の膜を成膜する。そのようにすると、この膜にもコンタクト層30の段差Pに影響されて段差Qが形成される。したがって、この膜を磁化記録層10の形状に成形することで、図19Aの形状を得ることが出来る。なお、このような段差は、磁壁固定のために、磁化記録層10の両端の第1磁化固定領域11bや第2磁化固定領域11cに設けられていてもよい。この方法は、製造上特別なプロセスが不要であり、実施が容易である。
図20は、上記磁壁の停止方法の更に他の一例を示している。
図20に示される方法では、第0磁化固定領域11aの領域での電流密度が、磁壁移動を起こすのに必要な閾値未満に低下するように、第0磁化固定領域11aの断面積を増大(例示:形状を太く、幅を広く等)させる。その場合、第1磁壁移動領域13a(又は第2磁壁移動領域13b)を流れた書き込み電流Iwは、断面積の増大した第0磁化固定領域11aを流れる。このとき、書き込み電流Iwの総量は変わらないことから、第0磁化固定領域11aの電流密度は低下することになる。この図の例では、第0磁化固定領域11aの幅は±y方向に突出部15、16の分だけ広くなっている。そして、書き込み電流Iwの電流密度は、第1磁壁移動領域13a(又は第2磁壁移動領域13b)において上記閾値以上になり、第0磁化固定領域11aにおいて低下して上記閾値未満になるように設定される。そのため、磁壁は、閾値以上の電流密度の第1磁壁移動領域13a(又は第2磁壁移動領域13b)において移動し、閾値未満の第0磁化固定領域11aの端部付近で停止することになる。
なお、図20では第0磁化固定領域11aの幅が±y方向に広くなっているが、本発明はその例に限定されるものではない。すなわち、第0磁化固定領域11aの断面積を増大することができれば、幅が+y方向及び−y方向のいずれか一方に広がっていても、+z方向や−z方向に広がっていてもよい。その場合にも、図20の場合と同様の効果を得ることが出来る。この方法は、磁化記録層10のパターンを一部変更するだけで、製造上特別なプロセスが不要であり、実施が容易である。
図21は、上記磁壁の停止方法の更に他の一例を示している。
図21に示される方法では、コンタクト層30を、第0磁化固定領域11aと同じ垂直磁気異方性材料で形成し、第0磁化固定領域11aと同じ磁化の向きとする。このようにすることで、第0磁化固定領域11aの磁化が多くなるので、磁壁移動を起こり難くすることができる。その結果、相対的に磁化の少ない第1磁壁移動領域13a(又は第2磁壁移動領域13b)を移動してきた磁壁は、磁化の多い第0磁化固定領域11aの端部付近で停止することになる。この方法は、製造上特別なプロセスが不要であり、コンタクト層30の材料の選択だけで実施できプロセスが容易である。
図22は、上記磁壁の停止方法の別の一例を示している。
図22に示される方法では、第0磁化固定領域11aにも、第1磁化固定領域11bや第2磁化固定領域11cと同様に、ハード層(第2のハード層18)を設ける。ただし、第1のハード層40よりもハードでなく(保持力を小さく)する。上述の初期化方法を利用できるようにするためである。このようにすることで、第0磁化固定領域11aの磁化が多くなるので、磁壁移動を起こり難くすることができる。その結果、相対的に磁化の少ない第1磁壁移動領域13a(又は第2磁壁移動領域13b)を移動してきた磁壁は、磁化の多い第0磁化固定領域11aの端部付近で停止することになる。
図23は、上記磁壁の停止方法の更に別の一例を示している。
図22に示される方法では、第0磁化固定領域11aと第1磁壁移動領域13aとの境界部分、及び、第0磁化固定領域11aと第2磁壁移動領域13bとの境界部分に、磁壁に対するピンポテンシャルとして機能するノッチ17のようなピンサイトを設ける。このようなピンサイトは、磁化記録層10の微細化により製造困難となるが、磁化記録層10の大きさがある程度大きければ用いることは可能である。このようにすることで、ノッチ17がピンポテンシャルとして機能し、その位置で磁壁を停止することができる。
以上で述べてきた停止方法は、第0磁化固定領域と第1、第2磁壁移動領域との境界での磁壁の停止だけでなく、第1磁化固定領域と第1磁化固定領域との境界、及び第2磁化固定領域と第2磁壁移動領域との境界にも同様に適用することが可能である。
10.磁化の固定方法
図24〜図28は、本発明の実施形態に係る磁気メモリ素子の第1磁化固定領域及び第2磁化固定領域での磁化の固定方法のバリエーションを示す構成図である。ただし、各図において磁気トンネル接合部10は省略されている。また、図24〜図26、図27B、図28は断面図であり、図27Aは平面図である。
図24は、上記磁化の固定方法の一例を示している。
図4A〜図8Bに示した例では、第1のハード層40は、第1磁化固定領域11b及び第2磁化固定領域11cの上側(+z方向の側)に設けられている。しかし、図24に示すように、第1のハード層40は、第1磁化固定領域11b及び第2磁化固定領域11cの下側(−z方向の側)に設けられていてもよい。この方法は、製造プロセスの都合等により、下側に設けたい場合などに好ましい。
図25は、上記磁化の固定方法の他の一例を示している。
図25に示すように、第1のハード層40は、第1磁化固定領域11b及び第2磁化固定領域11cの上側(+z方向の側)及び下側(−z方向の側)の両方に設けられていてもよい。この方法は、製造プロセスの都合等により、上側又は下側の一方に厚く形成できないときに上側及び下側の両方に薄く設ける場合や、第1磁化固定領域11b及び第2磁化固定領域11cの磁化をより強固に固定したい場合などに好ましい。
図26は、上記磁化の固定方法の更に他の一例を示している。
図26に示すように、第1のハード層40は、第1磁化固定領域11b及び第2磁化固定領域11cに磁気的に結合していれば、第1磁化固定領域11b及び第2磁化固定領域11cに直接接触している必要は無い。すなわち、第1磁化固定領域11b及び第2磁化固定領域11cの上側及び下側の少なくとも一方に、磁気的に結合可能な程度に近傍に、第1のハード層40が形成されていればよい。この図の例では、第1磁化固定領域11b及び第2磁化固定領域11cの下側に、他の中間層43を介して第1のハード層40が設けられている。この方法は、製造プロセスの都合等により、磁化記録層10に直接接触して第1のハード層40を設けられない場合などに好ましい。
図27A(平面図)及び図27B(断面図)は、上記磁化の固定方法の別の一例を示している。
図27A及び図27Bに示すように、第1のハード層を用いなくても、形状を工夫することにより、所望の磁化状態を作り出すことができる。この図の例では、第1磁化固定領域11bにおける第1磁壁移動領域13aとの境界付近の幅、及び、第2磁化固定領域11cにおける第2磁壁移動領域13bとの境界付近の幅は、いずれも第1磁壁移動領域13a及び第2磁壁移動領域13bの幅よりも大きくなっている。これにより、磁壁は第1磁化固定領域11bや第2磁化固定領域11c内に侵入しにくくなり、それぞれの境界は磁壁に対するピンポテンシャルとして機能する。すなわち、第1磁化固定領域11bや第2磁化固定領域11cの磁化は固定化される。この方法は、第1のハード層を形成する必要がなく、磁化記録層10の形状変更だけで済むので、製造プロセスを簡略化でき、製造コストを削減することができる。
図28は、上記磁化の固定方法の更に別の一例を示している。
図28に示すように、第1のハード層を用いなくても、材料を工夫することにより、所望の磁化状態を作り出すことができる。この図の例では、第1磁化固定領域11b及び第2磁化固定領域11cの材料として、第1磁壁移動領域13aや第2磁壁移動領域13bと異なる材料を用いている。そのような材料としては、相対的に保磁力の大きい材料が例示される。また、第1磁化固定領域11b及び第2磁化固定領域11cにイオン注入を行い、その部分の磁気特性を変えることで実現することも可能である。
11.センサ層の異方性
図29〜図30は、本発明の実施形態に係る磁気メモリ素子のセンサ層の磁気異方性の方向のバリエーションを示す平面図である。ただし、図29中の実線矢印はリファレンス層21の磁化容易軸方向26a、図30中の実線矢印はリファレンス層21の磁化困難軸方向26bをそれぞれ示している。
センサ層23は、面内磁気異方性を有する材料で形成されている。ただし、センサ層23の磁気異方性の方向は面内の±x方向(図29)に向いていても、±y方向(図30)に向いていてもよい。センサ層23の磁気異方性は形状によって付与(形状磁気異方性)してもよいし、結晶構造によって付与(結晶磁気異方性)してもよいし、磁歪を適切に調整することで応力によって付与(応力誘起磁気異方性)してもよい。
図29に示すx方向の場合、センサ層23の磁化を反転させる動作は、容易軸動作となる。最大のMR比を得ることができる。ただし、磁化記録層10(第1磁壁移動領域13a及び第2磁壁移動領域13b)からの漏洩磁界が小さい場合、反転し難くなる可能性がある。一方、図30に示すy方向の場合、センサ層23の磁化を反転させる動作は、困難軸動作となる。磁化記録層10(第1磁壁移動領域13a及び第2磁壁移動領域13b)からの漏洩磁界が、容易軸動作で磁化反転を起こさないような小さい場合でも読み出す(磁化反転させる)ことができる。ただし、MR比は、相対的に小さくなり、ばらつき易くなる。
12.リファレンスセル
図31は、本発明の実施形態に係るMRAMのリファレンスセルにおける磁気メモリ素子の構成の一例を示す断面図である。リファレンスセルの磁気メモリ素子の基本的な構成は、図10の説明にあるように通常の磁気メモリ素子と同じである。ただし、この図の例では、図30と同様に、センサ層23の磁気異方性の方向が±y方向(困難軸動作)である。この場合、リファレンスセルの磁気トンネル接合部20のMTJの磁気抵抗は、抵抗R0.5(抵抗R1と抵抗R0との中間の値)になっている。これをリファレンスレベルとすることで、以下のようなメリットが得られる。
MRAM90(図10)での読み出し動作において、一方の列を抵抗R0とし他方の列を抵抗R1として2列分のリファレンスセル80rを用いる場合、例えば、抵抗R0の平均値と抵抗R1の平均値とから中間値の抵抗R0.5をリファレンスレベルとして生成し、読出しに用いる。その場合、MRAM製造後のリファレンスセル80rに“1”や“0”を書き込んでおく必要がある。“1”や“0”の書き込みにより、センサ層の磁化は所定の方向に向くが、その向きにはある程度のばらつきが存在する。そのため、抵抗R1や抵抗R0を格納するリファレンスセル80rのリファレンスレベルの設定には、ある程度の不正確さが入り込む。一方、1”や“0”を書き込んだメモリセル80にも同様にある程度のばらつきが存在する。そうなると、メモリセル80のばらつきとリファレンスセル80rのばらつきとが相まって、正確な読み出しが困難となることが考えられる。
しかし、MRAM90(図10)での読み出し動作において、リファレンスセル用の列を1列分とし、抵抗R0.5とした図31のリファレンスセル80rを用いる場合、メモリセル80中の磁気メモリ素子の抵抗R0や抵抗R1がばらついても、リファレンスセル80rは確実に抵抗R0.5に設定されている。そのため、リファレンスセルレベルがばらつかず正確に定まる。すなわち、磁気メモリ素子の磁気異方性がばらついた場合でも、基準となるリファレンスレベルが正確なため、抵抗R0か抵抗R1かを正確に判定する(読み出す)ことができる。
加えて、リファレンスセル80rの抵抗値のばらつきが小さくなることから、必要なリファレンスセル80rの数を減らすことができる。リファレンスセル1列分だけ得をするので、特に小規模アレイの場合にはアレイ面積を小さくできる。更に、リファレンスセル80rを抵抗R0、R1にセットするためのコントローラをY側制御回路93に設ける必要がなくなり、周辺回路の面積を低減することができる。加えて、リファレンスセル80rを抵抗R0、R1にセットするための工程が不要となり、製造コスト、製造時間を低減することができる。更に、リファレンスセル80rの抵抗R0、R1から抵抗R0.5を計算するための周辺回路やプログラムが不要となり、周辺回路の面積やプログラムの記憶領域を低減することができる。
13.磁気メモリ素子の構成
図32〜図34は、本発明の実施形態に係る磁気メモリ素子の構成例を示す斜視図である。図32〜図34に示すように、磁化記録層10への書き込み用の配線52、55、35、56(第1磁化固定領域11b、第2磁化固定領域11cへの配線)は下側から磁化記録層10へ接続されることが好ましい。MOSトランジスタTRa、TRbなどの素子は下側(半導体基板側)にあるからである。
また、図32〜図33に示すように、磁気トンネル接合部20(MTJ)が磁化記録層10の下側(−z方向の側)にある場合、リファレンス層21と配線51との接続部分は、バリア層22と重ならないようにすることが好ましい。接続部分がバリア層22と重なると、以下のような不具合が生じるからである。すなわち、配線51のビアの段差(図19A〜図19Cの説明参照)がリファレンス層21に反映されてしまい、リファレンス層21上のバリア層22に段差に伴う欠陥が生じて、リファレンス層21とセンサ層23がショートしてしまうからである。
また、図34に示すように、磁気トンネル接合部20(MTJ)が磁化記録層10の上側(+z方向の側)にある場合、配線51及び磁気トンネル接合部20の列と、配線52及び第1のハード層40又は配線53と第1のハード層40とは隣接しない。そのため、第1磁壁移動領域13aや第2磁壁移動領域13bの幅Dを設計ルールFよりも小さくすることができる。それにより、磁気メモリ素子への書き込みの高速化が可能となる。更に、磁気メモリ素子の大きさを小さくし、メモリアレイのサイズを低減することができる。
以上説明したように、本発明では、磁化記録層の磁気異方性が垂直方向である電流駆動磁壁移動型の磁気メモリ素子において、磁壁移動領域を二つにすることで、磁化固定領域が三つになるので、両側の磁化固定領域を含め磁化固定を容易に行うことが可能となる。すなわち、磁化固定領域を容易に形成することが可能となる。また、それにより、二つの磁壁移動領域と三つの磁化固定領域との境界を、磁壁のピンニングサイトとすることができる。すなわち、磁壁のピンニングサイトを容易に形成することが可能となる。
以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
この出願は、2008年12月25日に出願された特許出願番号2008−330507号及び2009年10月1日に出願された特許出願番号2009−229644号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims (17)

  1. 垂直磁気異方性を有する強磁性層である磁化記録層と、
    前記磁化記録層の情報を読み出すための磁気トンネル接合部と
    を具備し、
    前記磁化記録層は、二つの磁壁移動領域を備える
    磁気メモリ素子。
  2. 請求項1に記載の磁気メモリ素子であって、
    前記磁気トンネル接合部は、反転可能な磁化を有し、面内磁気異方性を有する強磁性層であるセンサ層を備える
    磁気メモリ素子。
  3. 請求項1または2に記載の磁気メモリ素子であって、
    前記磁化記録層は、
    磁化の向きが固定された第1磁化固定領域、第0磁化固定領域、及び第2磁化固定領域と、
    反転可能な磁化を有し、磁壁が移動可能であり、前記第1磁化固定領域と前記第0磁化固定領域との間に設けられた第1磁壁移動領域と、
    反転可能な磁化を有し、磁壁が移動可能であり、前記第0磁化固定領域と前記第2磁化固定領域との間に設けられた第2磁壁移動領域と
    を備える
    磁気メモリ素子。
  4. 請求項3に記載の磁気メモリ素子であって、
    前記第1磁化固定領域と前記第2磁化固定領域とは、実質的に同一である
    磁気メモリ素子。
  5. 請求項3に記載の磁気メモリ素子であって、
    前記第1磁化固定領域及び前記第2磁化固定領域の磁化の向きは、実質的に同一であり、
    前記第0磁化固定領域の磁化の向きは、前記第1磁化固定領域及び前記第2磁化固定領域の磁化の向きと反対である
    磁気メモリ素子。
  6. 請求項3乃至5のいずれか一項に記載の磁気メモリ素子であって、
    前記センサ層の前記磁化記録層への射影は、前記第1磁壁移動領域と前記第2磁壁移動領域との間の前記磁化記録層内の領域の少なくとも一部に重なる
    磁気メモリ素子。
  7. 請求項6に記載の磁気メモリ素子であって、
    前記磁気トンネル接合部は、磁化の向きが固定され、面内磁気異方性を有する強磁性層であるリファレンス層を更に備え、
    前記リファレンス層の磁化の向きは、前記第1磁壁移動領域と前記第2磁壁移動領域とを結ぶ直線の方向である
    磁気メモリ素子。
  8. 請求項6に記載の磁気メモリ素子であって、
    前記第0磁化固定領域と前記磁気トンネル接合部との間に設けられ、導電性を有するコンタクト層を更に具備する
    磁気メモリ素子。
  9. 請求項8に記載の磁気メモリ素子であって、
    前記コンタクト層は、前記第0磁化固定領域よりも低抵抗である
    磁気メモリ素子。
  10. 請求項3から8のいずれか一項に記載の磁気メモリ素子であって、
    前記第0磁化固定領域と、前記第1磁壁移動領域及び前記第2磁壁移動領域との境界に段差を有する
    磁気メモリ素子。
  11. 請求項3から8のいずれか一項に記載の磁気メモリ素子であって、
    前記第0磁化固定領域の垂直方向の断面積は、前記第1磁壁移動領域及び前記第2磁壁移動領域の垂直方向の断面積よりも大きい
    磁気メモリ素子。
  12. 請求項8に記載の磁気メモリ素子であって、
    前記コンタクト層は磁性体であり、
    前記コンタクト層の磁化の向きは、前記第0磁化固定領域の磁化の向きと同じに固定されている
    磁気メモリ素子。
  13. 請求項3乃至12のいずれか一項に記載の磁気メモリ素子であって、
    前記第1磁化固定領域及び前記第2磁化固定領域の各々の近傍に設けられ、前記第1磁化固定領域及び前記第2磁化固定領域の各々の磁化の向きを固定する第1のハード層を更に具備する
    磁気メモリ素子。
  14. 請求項3乃至12のいずれか一項に記載の磁気メモリ素子であって、
    前記第0磁化固定領域の近傍に、第2のハード層を具備する
    磁気メモリ素子。
  15. 請求項13または14に記載の磁気メモリ素子であって、
    前記磁気トンネル接合部と前記第1のハード層、または、前記磁気トンネル接合部と前記第1のハード層及び前記第2のハード層が、前記磁化記録層に対していずれも基板とは反対側に設けられる
    磁気メモリ素子。
  16. 請求項1乃至15のいずれか一項に記載の磁気メモリ素子を備えた複数の磁気メモリセルが行列状に配置された
    磁気ランダムアクセスメモリ。
  17. 請求項16に記載の磁気ランダムアクセスメモリであって、
    請求項2乃至15のいずれか一項に記載の磁気メモリ素子と同じ構成を有する磁気メモリ素子を備えた複数のリファレンスセルを更に具備し、
    前記複数のリファレンスセルの前記磁気メモリ素子の各々は、前記センサ層が、前記第1磁壁移動領域と前記第2磁壁移動領域とを結ぶ方向に対して垂直な方向に磁気異方性を有する
    磁気ランダムアクセスメモリ。
JP2010544115A 2008-12-25 2009-12-24 磁気メモリ素子及び磁気ランダムアクセスメモリ Active JP5459227B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010544115A JP5459227B2 (ja) 2008-12-25 2009-12-24 磁気メモリ素子及び磁気ランダムアクセスメモリ

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008330507 2008-12-25
JP2008330507 2008-12-25
JP2009229644 2009-10-01
JP2009229644 2009-10-01
JP2010544115A JP5459227B2 (ja) 2008-12-25 2009-12-24 磁気メモリ素子及び磁気ランダムアクセスメモリ
PCT/JP2009/071408 WO2010074130A1 (ja) 2008-12-25 2009-12-24 磁気メモリ素子及び磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
JPWO2010074130A1 true JPWO2010074130A1 (ja) 2012-06-21
JP5459227B2 JP5459227B2 (ja) 2014-04-02

Family

ID=42287737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010544115A Active JP5459227B2 (ja) 2008-12-25 2009-12-24 磁気メモリ素子及び磁気ランダムアクセスメモリ

Country Status (3)

Country Link
US (1) US8687414B2 (ja)
JP (1) JP5459227B2 (ja)
WO (1) WO2010074130A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5483025B2 (ja) * 2009-01-30 2014-05-07 日本電気株式会社 磁気メモリ素子、磁気メモリ
KR101598833B1 (ko) * 2009-12-21 2016-03-03 삼성전자주식회사 자기 메모리 소자 및 그 동작방법
US20110186946A1 (en) * 2010-02-04 2011-08-04 Qualcomm Incorporated Magnetic Tunnel Junction with Domain Wall Pinning
US8837209B2 (en) * 2010-03-05 2014-09-16 Hitachi, Ltd. Magnetic memory cell and magnetic random access memory
JP6029020B2 (ja) * 2011-05-20 2016-11-24 国立大学法人東北大学 磁気メモリ素子および磁気メモリ
GB201117446D0 (en) * 2011-10-10 2011-11-23 Univ York Method of pinning domain walls in a nanowire magnetic memory device
US10297481B2 (en) 2013-03-21 2019-05-21 Tokyo Electron Limited Magnetic annealing apparatus
JP6134172B2 (ja) * 2013-03-21 2017-05-24 東京エレクトロン株式会社 磁気アニール装置
US10381548B1 (en) 2018-02-08 2019-08-13 Sandisk Technologies Llc Multi-resistance MRAM
US10374148B1 (en) * 2018-02-08 2019-08-06 Sandisk Technologies Llc Multi-resistance MRAM
CN111725394B (zh) * 2019-09-06 2022-11-11 中国科学院上海微系统与信息技术研究所 一种磁性存储单元的加工方法、磁性随机存储器及设备
JP7419729B2 (ja) * 2019-10-01 2024-01-23 Tdk株式会社 磁壁移動素子及び磁気記録アレイ
CN111951846B (zh) * 2020-08-14 2022-10-28 长江存储科技有限责任公司 赛道存储器及其读写方法、赛道存储装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002326969A1 (en) 2002-06-07 2003-12-22 Seagate Technology Llc Thin film device with perpendicular exchange bias
US7095646B2 (en) 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
JP2004253739A (ja) 2003-02-21 2004-09-09 Sony Corp 磁気記憶素子及びその記録方法、並びに磁気記憶装置
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP2005093488A (ja) 2003-09-12 2005-04-07 Sony Corp 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
US6920062B2 (en) 2003-10-14 2005-07-19 International Business Machines Corporation System and method for reading data stored on a magnetic shift register
JP4413603B2 (ja) 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
WO2007020823A1 (ja) 2005-08-15 2007-02-22 Nec Corporation 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
KR100718153B1 (ko) 2006-02-17 2007-05-14 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리
KR100754397B1 (ko) * 2006-02-22 2007-08-31 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리
JP5092464B2 (ja) 2006-03-20 2012-12-05 富士電機株式会社 磁壁移動検出端子を有する磁壁移動型磁気記録素子
US7626856B2 (en) * 2006-03-20 2009-12-01 Fuji Electric Device Technology Co., Ltd. Magnetic recording element
WO2007119446A1 (ja) 2006-03-24 2007-10-25 Nec Corporation Mram、及びmramのデータ読み書き方法
KR100790886B1 (ko) 2006-09-15 2008-01-03 삼성전자주식회사 자구 벽 이동을 이용한 정보 저장 장치
US8477528B2 (en) * 2006-10-16 2013-07-02 Nec Corporation Magnetic memory cell and magnetic random access memory
KR100829576B1 (ko) 2006-11-06 2008-05-14 삼성전자주식회사 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법
KR100837411B1 (ko) 2006-12-06 2008-06-12 삼성전자주식회사 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법
US7957175B2 (en) * 2006-12-22 2011-06-07 Samsung Electronics Co., Ltd. Information storage devices using movement of magnetic domain walls and methods of manufacturing the same
US7869266B2 (en) 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
WO2008108108A1 (ja) 2007-03-07 2008-09-12 Nec Corporation 磁気ランダムアクセスメモリ
KR101455254B1 (ko) 2008-01-21 2014-11-03 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치
KR20090090160A (ko) * 2008-02-20 2009-08-25 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치 및 그 동작방법
JP5505312B2 (ja) 2008-12-25 2014-05-28 日本電気株式会社 磁気メモリ素子及び磁気ランダムアクセスメモリ
US20110026273A1 (en) 2009-07-31 2011-02-03 Skc Haas Display Films Co., Ltd. Optical coupling device for light guiding film

Also Published As

Publication number Publication date
JP5459227B2 (ja) 2014-04-02
US8687414B2 (en) 2014-04-01
WO2010074130A1 (ja) 2010-07-01
US20110267879A1 (en) 2011-11-03

Similar Documents

Publication Publication Date Title
JP5459227B2 (ja) 磁気メモリ素子及び磁気ランダムアクセスメモリ
JP5505312B2 (ja) 磁気メモリ素子及び磁気ランダムアクセスメモリ
JP5338666B2 (ja) 磁壁ランダムアクセスメモリ
JP5435299B2 (ja) 半導体装置
JP5150531B2 (ja) 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
JP5488465B2 (ja) 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法
JP5299735B2 (ja) 磁壁ランダムアクセスメモリ
KR101154468B1 (ko) 고체 메모리 장치와 고체 메모리 셀의 배열 방법
JP5257831B2 (ja) 磁気ランダムアクセスメモリ、及びその初期化方法
WO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5545213B2 (ja) 磁気ランダムアクセスメモリ及びその初期化方法
JPWO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP5472820B2 (ja) 磁気抵抗素子、mram及び磁気抵抗素子の初期化方法
JP5360600B2 (ja) 磁気ランダムアクセスメモリ、及び、磁気ランダムアクセスメモリの初期化方法
JP5488833B2 (ja) Mram混載システム
US20110199818A1 (en) Method of initializing magnetic memory element
JP5754531B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
JP5445029B2 (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ
JP2007012696A (ja) 磁気メモリ
JP5472821B2 (ja) 磁気抵抗素子の初期化方法、及び磁気抵抗素子
WO2010021213A1 (ja) 磁気抵抗記憶装置
JP2009295642A (ja) 磁気抵抗効果素子及び磁気抵抗効果メモリの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131230

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5459227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150