JPWO2009157040A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2009157040A1
JPWO2009157040A1 JP2010517564A JP2010517564A JPWO2009157040A1 JP WO2009157040 A1 JPWO2009157040 A1 JP WO2009157040A1 JP 2010517564 A JP2010517564 A JP 2010517564A JP 2010517564 A JP2010517564 A JP 2010517564A JP WO2009157040 A1 JPWO2009157040 A1 JP WO2009157040A1
Authority
JP
Japan
Prior art keywords
active region
semiconductor device
crystal plane
substrate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010517564A
Other languages
English (en)
Other versions
JP5158197B2 (ja
Inventor
福留　秀暢
秀暢 福留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2009157040A1 publication Critical patent/JPWO2009157040A1/ja
Application granted granted Critical
Publication of JP5158197B2 publication Critical patent/JP5158197B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

基板の表層部に、ＳｉまたはＳｉＧｅで形成された活性領域が形成されている。活性領域の上に、ゲート絶縁膜を介してゲート電極が配置される。ゲート電極の両側の基板の表層部に、ソース及びドレインが形成されている。ゲート電極の下の活性領域の表面は、活性領域の縁から内側に向かって高くなるように傾斜した斜面を含む。この斜面は、（１１１）と等価な結晶面または（３３１）と等価な結晶面を有する。

Description

本発明は、チャネルにＳｉまたはＳｉＧｅを用いたＭＩＳＦＥＴ（金属／絶縁体／金属構造電界効果トランジスタ）を含む半導体装置及びその製造方法に関する。
シリコンの（１１０）面を主表面とする基板に形成されたＰ型ＭＩＳＦＥＴのチャネル移動度は、（１００）面を主表面とする基板に形成されたＰ型ＭＩＳＦＥＴのチャネル移動度よりも高い。本明細書において、（ａｂｃ）面を主表面とする基板を「（ａｂｃ）基板」と表記することとする。Ｐ形ＭＩＳＦＥＴの特性に着目すると、（１００）基板よりも（１１０）基板を用いることが好ましい。ところが、（１１０）基板を用いると、Ｎ形ＭＩＳＦＥＴのチャネル移動度が低下してしまう。
Ｎ形ＭＩＳＦＥＴは、基板の（１００）面上に形成し、Ｐ形ＭＩＳＦＥＴは、基板の（１１０）面上に形成することが好ましい。１枚の基板の表面に、（１００）面と（１１０）面とを混在させる方法が研究されている（非特許文献１）。この方法では、（１００）Ｓｉ基板に（１１０）Ｓｉ基板を貼り合わせ、一部の領域で（１００）Ｓｉ基板から（１１０）Ｓｉ基板に向けて固相エピタキシャル成長させる。固相エピタキシャル成長した領域は、下地の基板の結晶性を引き継ぐため、その表面は（１００）面になる。固相エピタキシャル成長しなかった領域の表面は、（１１０）面のままである。
（１００）面が露出した領域にＮ形ＭＩＳＦＥＴを配置し、（１１０）面が露出した領域にＰ形ＭＩＳＦＥＴを配置することにより、Ｎ形ＭＩＳＦＥＴ及びＰ形ＭＩＳＦＥＴの両方において、良好な特性を実現することができる。
Chun-Yung Sung et al., "High Performance CMOS Bulk TechnologyUsing Direct Silicon Bond (DSB) Mixed Crystal Orientation Substrates",Electron Devices Meeting, 2005, IEDM Technical Digest, IEEE International,pp.225-228
従来の方法では、Ｓｉ基板の貼り合わせ工程が必要になる。さらに、Ｎ形ＭＩＳＦＥＴ及びＰ形ＭＩＳＦＥＴの一方は、固相エピタキシャル成長により形成された半導体領域に形成される。固相エピタキシャル成長によって形成された半導体領域は、初期の単結晶基板に比べて結晶品質が劣る。このため、単結晶基板に形成されるＭＩＳＦＥＴと同等の特性を得ることが困難である。
上記課題を解決する半導体装置は、
ＳｉまたはＳｉＧｅで形成された活性領域を、表層部に含む基板と、
前記活性領域の上にゲート絶縁膜を介して配置されたゲート電極と、
前記ゲート電極の両側の前記基板の表層部に形成されたソース及びドレインと
を有し、
前記ゲート電極の下の前記活性領域の表面は、該活性領域の縁から内側に向かって高くなるように傾斜した斜面を含み、該斜面は、（１１１）と等価な結晶面または（３３１）と等価な結晶面を有する。
この半導体装置の製造方法は、一例として、
ＳｉまたはＳｉＧｅの（１１０）と等価な結晶面が活性領域に露出した基板を準備する工程と、
前記基板を、水素または希ガス雰囲気中で熱処理することにより、前記活性領域の表層部のＳｉ原子またはＧｅ原子をマイグレーションさせることにより、該活性領域の表面の少なくとも一部に、ＳｉまたはＳｉＧｅの（１１１）と等価な結晶面または（３３１）と等価な結晶面で構成された斜面を生じさせる工程と、
前記熱処理後、前記斜面の直下の前期活性領域の表層部が、チャネルの少なくとも一部になるＭＩＳＦＥＴを形成する工程と
を有する。
（１Ａ）及び（１Ｂ）は、それぞれ実施例による半導体装置の製造途中段階における平面図及び断面図である。 （１Ｃ）及び（１Ｄ）は、実施例による半導体装置の製造途中段階における断面図である。 （１Ｅ）及び（１Ｆ）は、実施例による半導体装置の製造途中段階における断面図である。 （１Ｇ）及び（１Ｈ）は、実施例による半導体装置の製造途中段階における断面図である。 （１Ｉ）及び（１Ｊ）は、実施例による半導体装置の製造途中段階における断面図である。 （１Ｋ）及び（１Ｌ）は、実施例による半導体装置の製造途中段階における断面図である。 （１Ｍ）及び（１Ｎ）は、それぞれ実施例による半導体装置の製造途中段階における断面図及び平面図である。 （１Ｏ）及び（１Ｐ）は、実施例による半導体装置の製造途中段階における断面図である。 （２Ａ）及び（２Ｂ）は、それぞれ水素アニール後、及び水素アニール前の活性領域の断面図のＴＥＭ写真である。 実施例のＰ型ＭＩＳＦＥＴと、（００１）基板上に作製したＰ型ＭＩＳＦＥＴとのオン電流／オフ電流特性の測定結果を示すグラフである。 実施例のＰ型ＭＩＳＦＥＴと、（００１）基板上に作製したＰ型ＭＩＳＦＥＴとのゲート長と駆動電流密度との関係を示すグラフである。 水素アニールを行わないで（１１０）基板上に作製したＮ型ＭＩＳＦＥＴと、（００１）基板上に作製したＮ型ＭＩＳＦＥＴとのオン電流／オフ電流特性の測定結果を示すグラフである。 実施例のＮ型ＭＩＳＦＥＴと、（００１）基板上に作製したＮ型ＭＩＳＦＥＴとのオン電流／オフ電流特性の測定結果を示すグラフである。 実施例のＮ型ＭＩＳＦＥＴと、（００１）基板上に作製したＮ型ＭＩＳＦＥＴとのゲート長と駆動電流密度との関係を示すグラフである。 しきい値を標準的な値よりも高く設定した実施例のＮ型ＭＩＳＦＥＴと、水素アニールを行わないで（１１０）基板上に作製したＮ型ＭＩＳＦＥＴとのオン電流／オフ電流特性の測定結果を示すグラフである。 しきい値を標準的な値よりも高く設定した実施例のＮ型ＭＩＳＦＥＴと、（００１）基板上に作製したＮ型ＭＩＳＦＥＴとのゲート長と駆動電流密度との関係を示すグラフである。 しきい値を標準的な値よりも高く設定した実施例のＮ型ＭＩＳＦＥＴと、（００１）基板上に作製したＮ型ＭＩＳＦＥＴとのオン電流／オフ電流特性の測定結果を示すグラフである。 上段は、実施例のＮ型ＭＩＳＦＥＴのオン電流／オフ電流特性の測定結果を示すグラフであり、下段は、水素アニールを行わないで（１１０）基板上に作製したＮ型ＭＩＳＦＥＴのオン電流／オフ電流特性の測定結果を示すグラフである。 実施例のＮ型ＭＩＳＦＥＴと、水素アニールを行わないで（１１０）基板上に作製したＮ型ＭＩＳＦＥＴとのゲート幅と駆動電流密度とを関係を示すグラフである。 （１３Ａ）は、実施例のＮ型ＭＩＳＦＥＴのオン電流／オフ電流特性の測定結果を示すグラフであり、（１３Ｂ）は、測定対象のＭＩＳＦＥＴの平面図である。 実施例のＮ型ＭＩＳＦＥＴのソースドレイン幅と駆動電流密度との関係を示すグラフである。 （１５Ａ）及び（１５Ｂ）は、実施例の変形例によるＭＩＳＦＥＴの製造途中段階における断面図である。
図１Ａ〜図１Ｐを参照して、実施例による半導体装置の製造方法について説明する。
図１Ａは、シリコンからなる半導体基板１０の一部の平面図を示し、図１Ｂは、図１Ａの一点鎖線１Ｂ−１Ｂにおける断面図を示す。半導体基板１０の主表面は、シリコンの（１１０）に等価な結晶面で構成される。図１Ａ及び図１Ｂにおいて、主表面の法線方向を［−１１０］方向とする。ここで、「−１」は、ミラー指数１のオーバーバーを意味する。［００１］方向及び［１１０］方向が、主表面内において相互に直交する方向となる。
半導体基板１０の表面上に、ＳｉＮ等からなるハードマスク１１を形成する。ハードマスク１１の厚さは、例えば１００ｎｍである。ハードマスク１１は、孤立した複数のパターンを含み、活性領域２０Ａ〜２０Ｃを覆う。ハードマスク１１の各パターン、すなわち活性領域２０Ａ〜２０Ｃの各々は、［１１０］方向に平行な一対の縁を持つ。実施例においては、活性領域２０Ａ〜２０Ｃの各々の平面形状は、［１１０］方向に平行な辺を持つ長方形である。活性領域２０Ｂの［００１］方向の寸法は、活性領域２０Ａのそれよりも長く、活性領域２０Ｃの［００１］方向の寸法は、活性領域２０Ｂのそれよりも長い。ハードマスク１１をエッチングマスクとして、半導体基板１０の表層部をエッチングすることにより、シャロートレンチ１２を形成する。
図１Ｃに示すように、半導体基板１０の上に、酸化シリコンからなる絶縁膜１５を、例えば高密度プラズマを用いた化学気相成長（ＣＶＤ）により形成する。絶縁膜１５は、シャロートレンチ１２内に充填される。なお、絶縁膜１５を形成する前に、シャロートレンチ１２の内面を熱酸化しておいてもよい。
図１Ｄに示すように、ハードマスク１１が露出するまで絶縁膜１５を化学機械研磨（ＣＭＰ）により除去する。このとき、ハードマスク１１を研磨停止膜として利用する。シャロートレンチ１２内には、酸化シリコンからなる素子分離絶縁膜１５ａが残る。この時点で、素子分離絶縁膜１５ａの上面の高さは、ハードマスク１１の上面の高さとほぼ等しい。ＣＭＰ後、ハードマスク１１を除去する。
図１Ｅに示すように、活性領域２０Ａ〜２０Ｃに、シリコンが露出する。露出したシリコン表面は、素子分離絶縁膜１５ａの上面よりも、ハードマスク１１の厚さ分だけ低くなる。
図１Ｆに示すように、活性領域２０Ａ〜２０Ｃの表面を熱酸化することにより、犠牲酸化膜２２を形成する。犠牲酸化膜２２の厚さは、例えば１０ｎｍとする。
図１Ｇに示すように、Ｎ型ＭＩＳＦＥＴを形成する活性領域２０Ａ〜２０Ｃの表層部にｐ型不純物を注入することにより、ｐ型ウェル２５を形成する。さらに、必要に応じて、ＭＩＳＦＥＴのしきい値制御のためのチャネル注入を行う。なお、Ｐ型ＭＩＳＦＥＴを形成する他の活性領域の表層部には、ｎ型不純物を注入して、ｎ型ウェルを形成する。犠牲酸化膜２２が残っている状態で、不純物を活性化させるためのアニールを行う。
図１Ｈに示すように、希フッ酸を用いて犠牲酸化膜２２を除去する。このとき、素子分離絶縁膜１５ａの表層部もエッチングされる。活性領域２０Ａ〜２０Ｃと素子分離絶縁膜１５ａとの境界において、素子分離絶縁膜１５ａが過剰にエッチングされやすい。これにより、活性領域２０Ａ〜２０Ｃと素子分離絶縁膜１５ａとの境界に段差２６が発生し、活性領域２０Ａ〜２０Ｃの上面が、素子分離絶縁膜１５ａの上面よりも高くなる。犠牲酸化膜２２が除去された後、希フッ酸によるエッチングをさらに継続すると、段差２６が高くなる。希フッ酸によるエッチングの時間により、段差２６の高さを制御することができる。
段差２６が高くなると、後のフォトリソグラフィ工程でフォーカス不良が発生しやすくなる。このため、段差２６の高さを３０ｎｍ以下にすることが好ましい。
図１Ｉに示すように、活性領域２０Ａ〜２０Ｃにシリコン表面が露出した状態で、水素雰囲気３０中において熱処理を行う。この熱処理を「水素アニール」と呼ぶこととする。熱処理温度は、活性領域２０Ａ〜２０Ｃの表面においてＳｉ原子がマイグレーションできる程度、例えば７００℃以上にする。なお、熱処理温度を高くしすぎると、シリコン表面からＳｉ原子が脱離し易くなる。Ｓｉ原子の脱離を防止するために、熱処理温度は１０５０℃以下とすることが好ましい。また、不純物の再拡散を抑制するために、水素アニール時間は６０秒以下とすることが好ましい。
活性領域２０Ａ〜２０Ｃの表面でＳｉ原子がマイグレーションすることにより、活性領域２０Ａ〜２０Ｃの縁の近傍に、シリコンの（１１１）に等価な結晶面及び（３３１）に等価な結晶面が現れる。
図１Ｊに、活性領域２０Ｂのみを拡大した断面図を示す。［１１０］方向に平行な一方の縁から活性領域の内側に向かって高くなる斜面が形成される。この斜面は、活性領域２０Ｂと素子分離絶縁膜１５ａとの境界に接する第１の斜面２８Ａと、第１の斜面２８Ａに連続して、その内側に配置される第２の斜面２８Ｂとを含む。第１の斜面２８Ａは、シリコンの（１１１）に等価な結晶面により形成され、第２の斜面２８Ｂは、シリコンの（３３１）に等価な結晶面により形成される。第１の斜面２８Ａの傾斜角は約３５°であり、第２の斜面２８Ｂの傾斜角は約１３°である。
活性領域２０Ｂの、［１１０］方向に平行なもう一方の縁の近傍にも、同様に、シリコンの（１１１）に等価な結晶面が現れた第３の斜面２８Ｃ、及びシリコンの（３３１）に等価な結晶面が現れた第４の斜面２８Ｄが形成される。第２の斜面２８Ｂ及び第４の斜面２８Ｄよりも内側には、シリコンの（１１０）に等価な結晶面が現れた平坦な面２８Ｅが形成される。
図２Ａに、熱処理後の基板断面の透過電子顕微鏡（ＴＥＭ）写真を示し、図２Ｂに、熱処理前のＴＥＭ写真を示す。図２Ａ及び図２Ｂにおいて、写真の両端近傍が素子分離絶縁膜であり、中央部が活性領域である。熱処理前は、活性領域の表面がほぼ平坦であるが、熱処理を行うことにより、活性領域の縁の近傍に斜面が形成されていることがわかる。この斜面は、傾斜角の異なる２種類の領域で構成されていることがわかる。
図１Ｊに示すように、第１の斜面２８Ａ〜第４の斜面２８Ｄの［００１］方向の幅を、それぞれＷｇ１〜Ｗｇ４とする。平坦な面２８Ｅの［００１］方向の幅をＷｇ５とする。活性領域２０Ｂの［００１］方向の幅Ｗｇは、Ｗｇ１＋Ｗｇ２＋Ｗｇ３＋Ｗｇ４＋Ｗｇ５に等しくなる。幅Ｗｇは「ゲート幅」と呼ばれる。ゲート幅Ｗｇ内において斜面２８Ａ〜２８Ｄの占める割合（Ｗｇ１＋Ｗｇ２＋Ｗｇ３＋Ｗｇ４）／Ｗｇは、水素アニールの条件や、図１Ｈに示した段差２６の高さに依存する。
段差２６が高くなると、斜面の占める割合（Ｗｇ１＋Ｗｇ２＋Ｗｇ３＋Ｗｇ４）／Ｗｇが大きくなると考えられる。なお、段差２６が発生していない場合でも、水素アニールを行うと、Ｓｉ原子のマイグレーションが生じ、（１１１）や（３３１）に等価な結晶面が現れた斜面が形成される。
ゲート幅Ｗｇが狭くなるに従って、平坦な面２８Ｅの幅Ｗｇ５が狭くなる。ゲート幅Ｗｇがさらに狭くなると、平坦な面２８Ｅが消滅し、第２の斜面２８Ｂと第４の斜面２８Ｄとが接触する。図１Ｉの活性領域２０Ａでは、第２の斜面２８Ｂと第４の斜面２８Ｄとが接触し、平坦な面が消滅している。また、活性領域２０Ｃにおいては、平坦な面２８Ｅの占める割合が大きくなっている。
段差２６の高さを２０ｎｍとし、１０００℃で１０秒間の水素アニールを行った場合、第１の斜面２８Ａの幅Ｗｇ１及び第３の斜面２８Ｃの幅Ｗｇ３の各々が約２０．８ｎｍになり、第２の斜面２８Ｂの幅Ｗｇ２及び第４の斜面２８Ｄの幅Ｗｇ４の各々が約２４ｎｍになった。
図１Ｋに示すように、活性領域２０Ａ〜２０Ｃの表面を熱酸化することにより、ゲート絶縁膜３１を形成する。ゲート絶縁膜３１の厚さは、例えば１．２ｎｍである。図１Ｉに示した水素アニール工程でＳｉ原子がマイグレーションした後の表面は、原子レベルで平坦になっている。マイグレーションを生じさせた後、イオン注入等を行うことなく、直ちに熱酸化を行うことにより、高品質のゲート絶縁膜３１を形成することができる。
なお、ゲート絶縁膜３１には、酸化シリコンの他に、ＳｉＯＮや、いわゆる高誘電率（Ｈｉｇｈ−Ｋ）材料、例えばＨｆＯ、ＨｆＳｉＯ、ＨｆＳｉＯＮ等を用いてもよい。
図１Ｌに示すように、ゲート絶縁膜３１及び素子分離絶縁膜１５ａの上に、多結晶シリコン膜３２を、例えばＣＶＤで形成する。なお、多結晶シリコン膜３２に代えて、非晶質シリコンや、金属材料等の導電材料からなる膜を用いてもよい。
図１Ｍ及び図１Ｎに示すように、多結晶シリコン膜３２をパターニングすることにより、ゲート電極３２ａ〜３２ｃを形成する。図１Ｎは、基板の平面図を示し、図１Ｍは、図１Ｎの一点鎖線１Ｍ−１Ｍにおける断面図を示す。
ゲート電極３２ａは、活性領域２０Ａの［１１０］方向と平行な一方の縁から他方の縁まで到達するように、活性領域２０Ａと交差する。ゲート電極３２ｂ、３２ｃは、それぞれ、［１１０］方向と平行な一方の縁から他方の縁まで到達するように、活性領域２０Ｂ、２０Ｃと交差する。
図１Ｏに、図１Ｎの一点鎖線１Ｏ−１Ｏにおける断面図を示す。活性領域２０Ｂの上に、ゲート絶縁膜３１を介して、ゲート電極３２ｂが形成されている。活性領域２０Ｂの、［００１］方向と平行な縁に、（１００）と等価な結晶面で構成される斜面が現れる場合がある。
図１Ｐに示すように、ゲート電極３２ｂの両側の活性領域２０Ｂの表層部に、ｎ型不純物を注入することにより、エクステンション部３４ｅを形成する。ゲート電極３２ｂの側面上に、サイドウォールスペーサ３３を形成する。ゲート電極３２ｂ及びサイドウォールスペーサ３３をマスクとしてｎ型不純物を注入することにより、ソース及びドレイン３４を形成する。ソース及びドレイン３４、及びゲート電極３２ｂの上面に、金属シリサイド膜３５を形成する。これにより、Ｎ型ＭＩＳＦＥＴが完成する。
同様の方法で、Ｐ型ＭＩＳＦＥＴを作製することができる。また、ＣＭＯＳ回路を作製することも可能である。また、エクステンション部３４ｅを形成する前に、ゲート電極３２ｂの側面にオフセットスペーサを形成してもよい。
実施例によるＭＩＳＦＥＴにおいては、ゲート電極３２ｂの下の活性領域２０Ｂの表面は、図１Ｊに示したように、活性領域２０Ｂの縁から内側に向かって高くなるように傾斜した第１の斜面２８Ａ、第２の斜面２８Ｂ、第３の斜面２８Ｃ、第４の斜面２８Ｄを含む。さらに、中央部に平坦な面２８Ｅを含む。ソース−ドレイン間のチャネルは、これらの斜面２８Ａ〜２８Ｄ、及び平坦な面２８Ｅの直下に形成される。キャリアの移動方向は［１１０］方向と平行である。
図１Ｊにおいて、ゲート幅Ｗｇは、活性領域２０Ｂの表面の両端を結ぶ直線の長さと等しい。従来のＭＩＳＦＥＴにおいては、実際のゲート幅は、設計上のゲート幅とほぼ等くなる。これに対し、実施例によるＭＩＳＦＥＴにおいては、活性領域２０Ｂの表面が斜面を含み、チャネルはこの斜面の直下に、斜面に沿って形成される。このため、実効的なゲート幅が、設計上のゲート幅Ｗｇよりも広くなる。
図１Ａ〜図１Ｐでは、座標系を明確にするために、基板主表面の法線方向を［−１１０］とし、キャリアの移動方向を［１１０］としたが、結晶学的に、［−１１０］方向と［１１０］方向とは等価である。［１１０］方向、及びそれに等価な方向は、＜１１０＞と表記される。
上記実施例による方法で、ゲート長Ｌｇの異なる複数のＰ型ＭＩＳＦＥＴ及びＮ型ＭＩＳＦＥＴを作製し、それらの特性の評価を行った。なお、比較のために、一般的な（００１）Ｓｉ基板を用いて、ゲート長Ｌｇの異なる複数のＰ型ＭＩＳＦＥＴ及びＮ型ＭＩＳＦＥＴを作製した。さらに、実施例と同じ（１１０）基板を用い、水素アニールを行わない従来の方法でＮ型ＭＩＳＦＥＴを作製した。いずれの素子においても、キャリアの移動方向（ゲート長方向）は＜１１０＞である。
図３に、Ｐ型ＭＩＳＦＥＴのオン電流／オフ電流特性の測定結果を示す。横軸は、駆動電流密度Ｉｏｎを単位「ｍＡ／μｍ」で表し、縦軸はオフリーク電流密度Ｉｏｆｆを単位「Ａ／μｍ」で表す。ここで、駆動電流密度及びオフリーク電流密度は、単位ゲート幅（ここでは１μｍ）当りのドレイン電流を意味する。図中の中点丸記号及び三角記号は、それぞれ実施例のＰ型ＭＩＳＦＥＴ、及び比較例のＰ型ＭＩＳＦＥＴのオン電流／オフ電流特性を示す。ゲート幅Ｗｇは０．１μｍであり、ドレイン電圧Ｖｄは−１．１Ｖとした。
オフリーク電流密度が同一の素子同士を比較すると、実施例のＰ型ＭＩＳＦＥＴの駆動電流密度が、比較例のＰ型ＭＩＳＦＥＴの駆動電流密度よりも著しく大きいことが分かる。このように、実施例のＰ型ＭＩＳＦＥＴの電気的特性は、比較例のＰ型ＭＩＳＦＥＴの電気的特性よりも良好である。
図４に、オフリーク電流密度が５０ｐＡ／μｍのＰ型ＭＩＳＦＥＴのゲート長Ｌｇと駆動電流密度Ｉｏｎとの関係を示す。横軸は、ゲート長Ｌｇを単位「ｎｍ」で表し、縦軸は駆動電流密度Ｉｏｎを単位「ｍＡ／μｍ」で表す。図中の中点丸記号及び三角記号は、それぞれ実施例のＰ型ＭＩＳＦＥＴ、及び比較例のＰ型ＭＩＳＦＥＴの測定結果を示す。
実施例のＰ型ＭＩＳＦＥＴは、オフリーク電流密度が同一の条件下で、比較例のＰ型ＭＩＳＦＥＴに比べて、駆動電流密度Ｉｏｎを大きく、かつゲート長Ｌｇが短い。実施例のＰ型ＭＩＳＦＥＴは、（００１）基板を用いたＰ型ＭＩＳＦＥＴに比べて、最小動作ゲート長を短くすることができる。
図３及び図４に示したように、実施例のＰ型ＭＩＳＦＥＴの電気的特性が改善された理由として、（１１０）面の基板を採用したことによるチャネル移動度の上昇、及びゲート電極直下の基板表面に斜面を設けたことによる実効的なゲート幅の拡大が挙げられる。
図５に、（００１）基板を用い、水素アニールを行わないで作製した従来のＮ型ＭＩＳＦＥＴと、（１１０）基板を用いた従来のＮ型ＭＩＳＦＥＴとの特性を比較して示す。ゲート幅Ｗｇは１μｍとし、ドレイン電圧Ｖｄを１．１Ｖとした。（１１０）面の基板を用い、水素アニールを行わないで作製したＮ型ＭＩＳＦＥＴは、（００１）基板を用いた場合に比べてオン電流／オフ電流特性が悪くなっていることがわかる。
図６に、水素アニールを行って作製した実施例のＮ型ＭＩＳＦＥＴのオン電流／オフ電流特性の測定結果を、（００１）基板を用いたＮ型ＭＩＳＦＥＴの測定結果と比較して示す。横軸は、駆動電流密度Ｉｏｎを単位「ｍＡ／μｍ」で表し、縦軸はオフリーク電流密度Ｉｏｆｆを単位「Ａ／μｍ」で表す。ゲート幅Ｗｇは０．１μｍであり、ドレイン電圧Ｖｄを１．１Ｖとした。しきい値電圧は、標準的な大きさである０．２２Ｖに設定した。
実施例のＮ型ＭＩＳＦＥＴは、（００１）基板を用いたＮ型ＭＩＳＦＥＴと遜色のない特性を示していることがわかる。
実施例においては、（１１０）基板を用いているが、図１Ｊ等に示したように、（１１１）面及び（３３１）面の直下にもチャネルが形成される。このため、電子の移動度の低下が抑制される。また、実効的なゲート幅の増大によっても、駆動電流密度の低下が抑制される。このように、Ｎ型ＭＩＳＦＥＴに実施例の構造を採用することにより、（００１）基板を用いた場合と遜色のないオン電流／オフ電流特性を得ることができる。
図７に、オフリーク電流密度が１ｎＡ／μｍのＮ型ＭＩＳＦＥＴのゲート長Ｌｇと駆動電流密度Ｉｏｎとの関係を示す。横軸は、ゲート長Ｌｇを単位「ｎｍ」で表し、縦軸は駆動電流密度Ｉｏｎを単位「ｍＡ／μｍ」で表す。図中の中点丸記号及び黒丸記号は、それぞれ実施例のＮ型ＭＩＳＦＥＴ、及び（００１）基板を用いた比較例のＮ型ＭＩＳＦＥＴの測定結果を示す。
オフリーク電流密度が同一の条件下で、実施例のＮ型ＭＩＳＦＥＴと、（００１）基板を用いた比較例のＮ型ＭＩＳＦＥＴとで、ゲート長Ｌｇがほぼ同一になる。実施例の構造を採用することにより、（１１０）基板を用いたＮ型ＭＩＳＦＥＴの最小動作ゲート長は、（００１）基板を用いた比較例のＮ型ＭＩＳＦＥＴの最小動作ゲート長と比べて遜色がない。
図８に、実施例のＮ型ＭＩＳＦＥＴと、（１１０）基板を用い、水素アニールを行わないで作製した比較例のＮ型ＭＩＳＦＥＴのオン電流／オフ電流特性の測定結果を示す。横軸は、駆動電流密度Ｉｏｎを単位「ｍＡ／μｍ」で表し、縦軸はオフリーク電流密度を単位「Ａ／μｍ」で表す。図中の中点丸記号が実施例のＮ型ＭＩＳＦＥＴの測定結果を示し、菱形記号が、水素アニールを行わない比較例のＮ型ＭＩＳＦＥＴの測定結果を示す。ゲート幅Ｗｇは０．１μｍとし、ドレイン電圧Ｖｄを１．１Ｖとした。しきい値電圧は、標準的な大きさよりも高い０．３Ｖに設定した。しきい値電圧を高くするために、標準的なしきい値を持つＮ型ＭＩＳＦＥＴに比べてチャネル濃度を高くしている。
水素アニールを行うことにより、Ｎ型ＭＩＳＦＥＴのオン電流／オフ電流特性が改善されることがわかる。
図９に、チャネル濃度を高くしたＮ型ＭＩＳＦＥＴにおいて、オフリーク電流密度が８０ｐＡ／μｍとなるときのゲート長Ｌｇと駆動電流密度Ｉｏｎとの関係を示す。横軸は、ゲート長Ｌｇを単位「ｎｍ」で表し、縦軸は駆動電流密度Ｉｏｎを単位「ｍＡ／μｍ」で表す。図中の中点丸記号及び黒三角記号は、それぞれ実施例のＮ型ＭＩＳＦＥＴ、及び（００１）基板を用いた比較例のＮ型ＭＩＳＦＥＴの測定結果を示す。実施例の構造を採用することにより、（００１）基板を用いる場合に比べて、最小動作ゲート長を短くすることが可能である。
図１０に、チャネル濃度を高くすることにより、しきい値を標準的な値よりも高くした実施例のＮ型ＭＩＳＦＥＴのオン電流／オフ電流特性の測定結果を、（００１）基板上に作製したＮ型ＭＩＳＦＥＴの測定結果と比較して示す。横軸は、駆動電流密度Ｉｏｎを単位「ｍＡ／μｍ」で表し、縦軸はオフリーク電流密度Ｉｏｆｆを単位「Ａ／μｍ」で表す。ゲート幅Ｗｇは０．１μｍであり、ドレイン電圧Ｖｄを１．１Ｖとした。しきい値電圧は、標準的な大きさよりも高い０．３Ｖに設定した。
図６に示した実施例のＮ型ＭＩＳＦＥＴと、図１０に示した実施例のＮ型ＭＩＳＦＥＴとのオン電流／オフ電流特性を比較すると、図６に示したチャネル濃度の低いＮ型ＭＩＳＦＥＴの方が、（００１）基板上に形成した比較例のＮ型ＭＩＳＦＥＴの特性に近い。すなわち、チャネル濃度が低い場合に、オン電流／オフ電流特性の低下を抑制する効果が顕著である。
チャネル濃度を高くすると、チャネル内の電子の移動度が低下する。このため、チャネル濃度が高くなると、オン電流／オフ電流特性の変動が、電子の移動度の変動に対して鈍感になる。チャネル濃度の高い図１０のＮ型ＭＩＳＦＥＴにおいて、オン電流／オフ電流特性低下の抑制効果が少ないのは、特性が、電子移動度の変動に鈍感であるためと考えられる。
水素アニールの効果が、実効的なゲート幅の増大のみであれば、チャネル濃度の高い図１０に示したＮ型ＭＩＳＦＥＴにおけるオン電流／オフ電流特性の抑制効果は、チャネル濃度の低い図６に示したＮ型ＭＩＳＦＥＴにおける効果と同程度になるはずである。チャネル濃度の高低によって、水素アニールの効果に差が生じるのは、ゲート電極直下に（１１１）面及び（３３１）面が形成されることによって、実効ゲート幅増大の増加に加えて、電子移動度の低下を抑制する効果が現れているためであると考えられる。
図１１に、ゲート幅Ｗｇが０．１μｍ及び１μｍのＮ型ＭＩＳＦＥＴのオン電流／オフ電流特性を示す。上段のグラフは、水素アニールを行って作製した実施例のＮ型ＭＩＳＦＥＴの測定結果を示し、下段のグラフは、水素アニールを行わないで作製した比較例のＮ型ＭＩＳＦＥＴの測定結果を示す。図中の中点丸記号及び黒三角記号が、それぞれゲート幅Ｗｇが０．１μｍ及び１μｍのＮ型ＭＩＳＦＥＴの測定結果を示す。ゲート長Ｌｇは４５ｎｍとした。
上段のグラフと下段のグラフとを比較すると、ゲート幅Ｗｇを狭くすると、水素アニールの効果が高くなることが分かる。
図１２に、ゲート幅Ｗｇと、駆動電流密度Ｉｏｎとの関係を示す。横軸は、ゲート幅Ｗｇを単位「μｍ」で表し、縦軸は、正規化起動電流密度を表す。ゲート長Ｌｇは４５ｎｍとした。図中の黒丸記号及び黒三角記号は、それぞれ水素アニールを行った実施例のＮ型ＭＩＳＦＥＴ及び水素アニールを行わなかった比較例のＮ型ＭＩＳＦＥＴの測定結果を示す。
水素アニールを行わない比較例のＮ型ＭＩＳＦＥＴの駆動電流密度は、ゲート幅Ｗｇにほとんど依存しない。これに対し、水素アニールを行った実施例のＮ型ＭＩＳＦＥＴにおいては、ゲート幅Ｗｇが広くなるに従っての駆動電流密度が減少し、水素アニールを行わなかった比較例のＮ型ＭＩＳＦＥＴの駆動電流密度に近づく。これは、ゲート幅が広くなると、図１Ｊに示した平坦な面２８Ｅの占める割合が高くなり、チャネル全域が（１１０）面で画定される比較例のＮ型ＭＩＳＦＥＴとの差が小さくなるためである。ゲート幅Ｗｇが狭くなるに従って、第１の斜面２８Ａ〜第４の斜面２８Ｄの占める割合が高くなり、水素アニールの効果がより顕著に現れる。
図１３Ａ及び図１３Ｂを参照して、ソースドレイン幅ＬｓｄがＮ型ＭＩＳＦＥＴのオン電流／オフ電流特性に与える影響について説明する。
図１３Ｂに、評価対象のＮ型ＭＩＳＦＥＴの平面図を示す。長方形の活性領域５０内にＮ型ＭＩＳＦＥＴが配置されている。ゲート電極Ｇが活性領域５０と交差する。ゲート電極Ｇの両側にソースＳ及びドレインＤが配置されている。ゲート長Ｌｇを４５ｎｍとし、ゲート幅Ｗｇを０．１μｍとした。ゲート長方向に関する活性領域５０の寸法を、ソースドレイン幅Ｌｓｄと定義する。
図１３Ａに、ソースドレイン幅Ｌｓｄを異ならせた３種類のＮ型ＭＩＳＦＥＴのオン電流／オフ電流特性の測定結果を示す。横軸は、駆動電流密度Ｉｏｎを単位「ｍＡ／μｍ」で表し、縦軸はオフリーク電流密度Ｉｏｆｆを単位「Ａ／μｍ」で表す。図中の黒四角、中点三角、及び中点丸記号は、それぞれソースドレイン幅Ｌｓｄが１．０μｍ、０．２５μｍ、及び０．１１５μｍのＮ型ＭＩＳＦＥＴの測定結果を示す。プロットのばらつきは、製造工程のばらつきに起因する。オン電流／オフ電流特性は、ほとんどソースドレイン幅Ｌｓｄの影響を受けないことが分かる。
図１４に、ソースドレイン幅Ｌｓｄと駆動電流密度Ｉｏｎとの関係を示す。横軸は、ソースドレイン幅Ｌｓｄを単位「μｍ」で表し、縦軸は正規化駆動電流密度を表す。ゲート長Ｌｇは４５ｎｍとした。図中の黒丸及び黒四角記号は、それぞれゲート幅Ｗｇが０．１μｍ及び０．４μｍのＮ型ＭＩＳＦＥＴの測定結果を示す。
ゲート幅Ｗｇが０．１μｍのＮ型ＭＩＳＦＥＴにおいては、駆動電流密度は、ソースドレイン幅Ｌｓｄの影響をほとんど受けない。これに対し、ゲート幅Ｗｇが０．４μｍのＮ型ＭＩＳＦＥＴでは、ソースドレイン幅Ｌｓｄが狭くなるに従って駆動電流密度が減少する。
（１１０）基板に作製したＮ型ＭＩＳＦＥＴにおいては、チャネル領域に圧縮歪が発生するとチャネル移動度が低下することが知られている。ソースドレイン幅Ｌｓｄが狭くなると、素子分離絶縁膜に内在する応力の影響を受けて、チャネル領域に圧縮歪が発生しやすくなる。チャネル領域に圧縮歪が発生すると、（１１０）面、すなわち図１Ｊに示した平坦な面２８Ｅの直下に形成されるチャネル内の電子の移動度が低下する。ゲート幅Ｗｇが０．４μｍのとき、図１Ｊに示した平坦な面２８Ｅの割合が比較的高いため、電子の移動度の低下の影響を受けて駆動電流密度が低下したと考えられる。
ゲート幅Ｗｇが０．１μｍのＮ型ＭＩＳＦＥＴにおいては、図１Ｊに示した平坦な面２８Ｅが現れていないか、現れていたとしてもチャネル内で占める割合が小さい。このため、駆動電流密度は、（１１１）面及び（３３１）面が現れた斜面２８Ａ〜２８Ｄの直下に形成されるチャネル内の電子の移動度によって規定される。チャネル領域に圧縮歪が発生しても、駆動電流密度が低下しないことから、（１１１）面及び（３３１）面の直下に形成されるチャネル内の電子の移動度は、圧縮歪が発生しても実質的に低下しないと考えられる。
上述の評価結果から、実施例によるＮ型ＭＩＳＦＥＴにおいては、従来の（１１０）基板に作製されるＮ型ＭＩＳＦＥＴに比べて、オン電流／オフ電流特性を維持したまま、ソースドレイン幅Ｌｓｄを狭くすることが可能である。このため、微細化に適しているといえる。
上記実施例では、図１Ｊに示したように、ゲート電極直下に、シリコンの（１１１）と等価な結晶面及び（３３１）と等価な結晶面が現れる。図１Ｉに示した水素アニール条件を調節すると、（１１１）に等価な結晶面のみ、または（３３１）に等価な結晶面のみが現れる場合もある。（１１１）と（３３１）のいずれか一方に等価な結晶面のみが現れる場合であっても、上記実施例と同様の効果が得られる。
図１５Ａに、（１１１）と等価な結晶面のみが現れた場合の断面図を示す。（１１１）と等価な結晶面で構成された第１の斜面２８Ａ及び第３の斜面２８Ｃが現れているが、図１Ｊに示した第２の斜面２８Ｂ及び第４の斜面２８Ｄは現れていない。このとき、（１１０）面で構成される平坦な面２８Ｅが、第１の斜面２０Ａ及び第３の斜面２８Ｃに（３３１）面を介することなく連続する。ゲート幅Ｗｇのうち斜面の占める割合は、（Ｗｇ１＋Ｗｇ３）／Ｗｇで定義される。
図１５Ｂに、（３３１）と等価な結晶面のみが現れた場合の断面図を示す。（３３１）と等価な結晶面で構成された第２の斜面２８Ｂ及び第４の斜面２８Ｄが現れているが、図１Ｊに示した第１の斜面２８Ａ及び第３の斜面２８Ｃは現れていない。このとき、第２の斜面２８Ｂ及び第４の斜面２８Ｄが、素子分離絶縁膜１５ａに接することになる。ゲート幅Ｗｇのうち斜面の占める割合は、（Ｗｇ２＋Ｗｇ４）／Ｗｇで定義される。
図１Ｊに示したゲート幅Ｗｇ内において、第１の斜面２８Ａ〜第４の斜面２０Ｄの占める割合が低すぎると、ゲート電極下に（１１０）に等価な結晶面のみが現れている場合と実質的に差がないことになる。上述の実施例の十分な効果を得るために、ゲート幅方向に関して、第１の斜面２８Ａ〜第４の斜面２８Ｄの占める割合、（Ｗｇ１＋Ｗｇ２＋Ｗｇ３＋Ｗｇ４）／Ｗｇを３０％以上にすることが好ましい。
上記実施例では、図１Ｉに示した工程で、水素アニールを行うことにより、Ｓｉ原子をマイグレーションさせた。シリコン表面に酸化膜が形成されていると、Ｓｉ原子のマイグレーションが生じにくい。水素雰囲気とすることにより、酸化膜の形成を防止し、Ｓｉ原子のマイグレーションを生じやすくすることができる。水素に代えて、Ａｒ等の希ガス雰囲気で熱処理を行ってもよい。
上記実施例では、図１Ｉに示した水素アニール工程の前に、図１Ｇに示したように、必要に応じてウェル注入及びチャネル注入を行った。このように、水素アニール後にイオン注入を行うことなく、図１Ｋに示したように、直ちにゲート絶縁膜を形成することにより、ゲート絶縁膜の品質を高めることができる。
ただし、ウェル注入及びチャネル注入は、水素アニールの後に行ってもよい。水素アニールの後に、ウェル注入及びチャネル注入を行うと、水素アニール時の不純物の再拡散を防止することができる。
上記実施例では、半導体基板にＳｉを用いたが、ＳｉＧｅを用いてもよい。特に、Ｇｅの原子組成比が３０％以下のＳｉＧｅは、Ｓｉと同様の特性を示すため、上記実施例と同様の効果が得られるであろう。
上記実施例では、図１Ｐに示したように、一般的なソースドレイン構造を持つＭＩＳＦＥＴを例に挙げたが、水素アニールは、他の構造を持つＭＩＳＦＥＴに適用することも可能である。例えば、エレベーテッド構造のソースドレインを持つＭＩＳＦＥＴ、ソースドレインにＳｉＧｅを埋め込んでチャネルに歪を生じさせたＭＩＳＦＥＴ等にも適用することが可能である。
上記実施例によるＭＩＳＦＥＴは、ロジック回路、ＳＲＡＭ、ＤＲＡＭ等の半導体集積回路、及びパワートランジスタ等に適用することができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

Claims (17)

  1. ＳｉまたはＳｉＧｅで形成された活性領域を、表層部に含む基板と、
    前記活性領域の上にゲート絶縁膜を介して配置されたゲート電極と、
    前記ゲート電極の両側の前記基板の表層部に形成されたソース及びドレインと
    を有し、
    前記ゲート電極の下の前記活性領域の表面は、該活性領域の縁から内側に向かって高くなるように傾斜した斜面を含み、該斜面は、（１１１）と等価な結晶面または（３３１）と等価な結晶面を有する半導体装置。
  2. 前記斜面は、前記活性領域の縁から内側に延びる（１１１）と等価な結晶面を有する部分と、該（１１１）と等価な結晶面に連続し、さらに内側に延びる（３３１）と等価な結晶面を有する部分とを含む請求項１に記載の半導体装置。
  3. 前記ゲート電極の下の前記活性領域の表面は、前記斜面よりも内側に、（１１０）と等価な結晶面を有する平坦な部分を含む請求項１または２に記載の半導体装置。
  4. 前記活性領域のうち、前記ゲート電極と重なっている部分の一方の縁から他方の縁までの長さであるゲート幅のうち、前記斜面の占める割合が３０％以上である請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記活性領域の一方の縁から内側に向かって延びる（３３１）と等価な結晶面が、他方の縁から内側に向かって延びる（３３１）と等価な結晶面に接している請求項２に記載の半導体装置。
  6. 前記活性領域の一対の縁が、ＳｉまたはＳｉＧｅの＜１１０＞方向と平行に配置され、前記ゲート電極は、該活性領域の＜１１０＞方向と平行な一対の縁と交差し、＜００１＞方向と平行になるように配置されている請求項１乃至５のいずれか１項に記載の半導体装置。
  7. ＳｉまたはＳｉＧｅの（１１０）と等価な結晶面が活性領域に露出した基板を準備する工程と、
    前記基板を、水素または希ガス雰囲気中で熱処理することにより、前記活性領域の表層部のＳｉ原子またはＧｅ原子をマイグレーションさせることにより、該活性領域の表面の少なくとも一部に、ＳｉまたはＳｉＧｅの（１１１）と等価な結晶面または（３３１）と等価な結晶面で構成された斜面を生じさせる工程と、
    前記熱処理後、前記斜面の直下の前期活性領域の表層部が、チャネルの少なくとも一部になるＭＩＳＦＥＴを形成する工程と
    を有する半導体装置の製造方法。
  8. 前記活性領域が、素子分離絶縁膜で取り囲まれており、前記熱処理の前において、前記活性領域の、（１１０）と等価な結晶面が露出した表面が、該活性領域と該素子分離絶縁膜との境界における該素子分離絶縁膜の表面よりも高くされている請求項７に記載の半導体装置の製造方法。
  9. 前記基板の温度が７００℃〜１０５０℃の範囲内となる条件で前記熱処理を行う請求項７または８に記載の半導体装置の製造方法。
  10. 前記熱処理よりも前に、前記活性領域内に、ウェル形成のための不純物注入及びしきい値制御のための不純物注入の少なくとも一方を行い、前記熱処理後、イオン注入を行うことなく、前記活性領域の表面にゲート絶縁膜を形成する請求項７乃至９のいずれか１項に記載の半導体装置の製造方法。
  11. 表面に活性領域が画定された基板と、
    前記活性領域の上にゲート絶縁膜を介して配置されたゲート電極と、
    前記ゲート電極の両側の前記基板の表層部に形成されたソース及びドレインと
    を有し、
    前記ゲート電極の下の前記基板の表面は、（１１１）と等価な結晶面及び（３３１）と等価な結晶面を有する半導体装置。
  12. 前記ゲート電極は、平面視において前記活性領域と交差するように配置され、
    前記ゲート電極の下の前記基板の表面は、前記活性領域の縁から内側に向かって高くなるように傾斜した斜面を含むことを特徴とする請求項１１に記載の半導体装置。
  13. 前記斜面は、前記活性領域の縁から内側に延びる（１１１）と等価な結晶面を有する部分と、該（１１１）と等価な結晶面に連続し、さらに内側に延びる（３３１）と等価な結晶面を有する部分とを含む請求項１１に記載の半導体装置。
  14. 前記ゲート電極の下の前記活性領域の表面は、前記斜面よりも内側に、（１１０）と等価な結晶面を有する平坦な部分を含む請求項１１乃至１３のいずれか１項に記載の半導体装置。
  15. 前記活性領域のうち、前記ゲート電極と重なっている部分の一方の縁から他方の縁までの長さであるゲート幅のうち、前記斜面の占める割合が３０％以上である請求項１１乃至１４のいずれか１項に記載の半導体装置。
  16. 前記活性領域の一方の縁から内側に向かって延びる（３３１）と等価な結晶面が、他方の縁から内側に向かって延びる（３３１）と等価な結晶面に接している請求項１３に記載の半導体装置。
  17. 前記活性領域の一対の縁が、ＳｉまたはＳｉＧｅの＜１１０＞方向と平行に配置され、前記ゲート電極は、該活性領域の＜１１０＞方向と平行な一対の縁と交差し、＜００１＞方向と平行になるように配置されている請求項１１乃至１６のいずれか１項に記載の半導体装置。
JP2010517564A 2008-06-25 2008-06-25 半導体装置及びその製造方法 Expired - Fee Related JP5158197B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/001653 WO2009157040A1 (ja) 2008-06-25 2008-06-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009157040A1 true JPWO2009157040A1 (ja) 2011-12-01
JP5158197B2 JP5158197B2 (ja) 2013-03-06

Family

ID=41444121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010517564A Expired - Fee Related JP5158197B2 (ja) 2008-06-25 2008-06-25 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8362530B2 (ja)
JP (1) JP5158197B2 (ja)
WO (1) WO2009157040A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312306B2 (en) * 2013-09-03 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same
US9196728B2 (en) * 2013-12-31 2015-11-24 Texas Instruments Incorporated LDMOS CHC reliability

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621452A (ja) * 1992-07-01 1994-01-28 Sharp Corp 電界効果トランジスタ及びその製造方法
WO2005122272A1 (ja) * 2004-06-08 2005-12-22 Nec Corporation 歪みシリコンチャネル層を有するｍｉｓ型電界効果トランジスタ
JP4836416B2 (ja) * 2004-07-05 2011-12-14 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5017771B2 (ja) * 2004-08-20 2012-09-05 日本電気株式会社 相補型電界効果型トランジスタ、および電界効果型トランジスタの製造方法
JP2007005568A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 半導体装置
JP2007194337A (ja) * 2006-01-18 2007-08-02 Sony Corp 半導体装置およびその製造方法
JP2007220783A (ja) * 2006-02-15 2007-08-30 Tohoku Univ 半導体装置及びその製造方法
US7582516B2 (en) * 2006-06-06 2009-09-01 International Business Machines Corporation CMOS devices with hybrid channel orientations, and methods for fabricating the same using faceted epitaxy
JP2007329346A (ja) * 2006-06-08 2007-12-20 Elpida Memory Inc 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20110089474A1 (en) 2011-04-21
JP5158197B2 (ja) 2013-03-06
WO2009157040A1 (ja) 2009-12-30
US8362530B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
US9299809B2 (en) Methods of forming fins for a FinFET device wherein the fins have a high germanium content
US8455307B2 (en) FINFET integrated circuits and methods for their fabrication
KR100844933B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR100781580B1 (ko) 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법
JP5126930B2 (ja) 半導体装置の製造方法
JPH11330454A (ja) 半導体デバイス及びその製造方法
US20180102411A1 (en) Semiconductor device with single-crystal nanowire finfet
JP2701762B2 (ja) 半導体装置及びその製造方法
US20050260818A1 (en) Semiconductor device and method for fabricating the same
WO2014032338A1 (zh) 半导体结构及其制造方法
JP2008028263A (ja) 半導体装置
KR100809601B1 (ko) 반도체 소자의 제조 방법
KR100414735B1 (ko) 반도체소자 및 그 형성 방법
JP5158197B2 (ja) 半導体装置及びその製造方法
JP3147161B2 (ja) 電界効果型トランジスタ及びその製造方法
JP2009111046A (ja) 半導体装置および半導体装置の製造方法
WO2005074035A1 (ja) 電界効果型トランジスタおよびその製造方法
JPH04276662A (ja) 半導体装置の製造方法
JP2007123519A (ja) 半導体装置の製造方法及び半導体装置
JP6103453B2 (ja) 半導体装置およびその製造方法
JPH1197673A (ja) 半導体装置
JP2002057118A (ja) 半導体装置とその製造方法
JP2007519217A (ja) 半導体デバイスおよびその製造方法
KR100617051B1 (ko) 반도체 소자의 제조방법
JPS6020582A (ja) Ｍｉｓトランジスタ及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

R150 Certificate of patent or registration of utility model

Ref document number: 5158197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees