JPWO2009123261A1 - Soi基板の製造方法 - Google Patents
Soi基板の製造方法 Download PDFInfo
- Publication number
- JPWO2009123261A1 JPWO2009123261A1 JP2010505974A JP2010505974A JPWO2009123261A1 JP WO2009123261 A1 JPWO2009123261 A1 JP WO2009123261A1 JP 2010505974 A JP2010505974 A JP 2010505974A JP 2010505974 A JP2010505974 A JP 2010505974A JP WO2009123261 A1 JPWO2009123261 A1 JP WO2009123261A1
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- main surface
- transparent insulating
- insulating substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Abstract
Description
このような問題の一つとして、SOQ基板等の、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板(以下、透明SOI基板と略称することがある)を装置上で搬送する際、基板を認識する光センサーに認識されにくいなどの問題があった。
そして、このようにして製造されたSOI基板であれば、透明絶縁性基板の裏面の表面粗さが大きいため、光センサーを用いた認識装置からの信号を散乱させることによって、認識装置に基板が認識されないとの弊害を防止することができる。また、基板搬送時の滑りなどを防止することもできる。
そして、このようにして製造されたSOI基板であれば、透明絶縁性基板の裏面の表面粗さが大きいため、光センサーを用いた認識装置からの信号を散乱させることによって、認識装置に基板を認識させることができる。また、基板搬送時の滑りなどを防止することもできる。
前述のように、従来、SOQ基板等の、透明絶縁性基板上にシリコン薄膜を形成したSOI基板は、装置上でSOQ基板を搬送する際などにおいて、基板を認識する光センサーに認識されにくい等の問題があった。また、ガラスにサンドブラスト処理を行った際に、パーティクルが大幅に増加し、その後に洗浄を行ってもパーティクルが逆に増加する等の問題があった。
本発明者らは、このような問題点に対し、予め表面粗さの異なる主表面を有する透明絶縁性基板を準備し、この透明絶縁性基板に対し、表面が平滑な側の主表面にシリコン薄膜を形成すれば、複雑な工程を経ることなく、簡便に、透明絶縁性基板上にシリコン薄膜を形成したSOI基板であって、裏面(シリコン薄膜が形成されている側とは反対側の主表面)が粗いものを製造でき、このようなSOI基板であれば、認識装置が基板を認識できない事態を防止できることを見出し、また、サンドブラスト処理を施したガラス基板の処理面を、まずHF洗浄することによってパーティクル源をエッチング除去し、この過程で遊離しガラス基板に付着した異物をアルカリ洗浄することによって、異物の除去および異物の再付着の防止ができるため、効果的な洗浄が行えることを見出し、本発明を完成させた。
図1は、本発明のSOI基板の製造方法の一例を示すフロー図である。
全体の流れを説明すると、透明絶縁性基板として、片方の主表面の表面粗さがもう一方の主表面より粗いものを準備し(工程a)、該透明絶縁性基板の平滑な方の主表面上にシリコン薄膜を形成し(工程b)、裏面の荒れた、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板を製造する。
なお、本発明が適用できる透明絶縁性基板の種類は特に限定されるものではないが、例えば、石英基板、ガラス基板、サファイア基板のいずれかとすることができ、SOI基板とした後、作製する半導体デバイスの目的等に応じて適宜選択することができる。
このように、透明絶縁性基板の準備を、少なくとも、第一主表面と第二主表面とに対して両面ラップ加工とエッチング処理を施し、その後、第一主表面のみに対して片面ポリッシュ加工を施すことにより行えば、ラッピング加工後のダメージ層除去を行うことができ、粗面化された裏面からのパーティクルの発生を効果的に抑制することができる上に、片面のみポリッシュ加工すればよいので、両面ポリッシュ後、片面を粗面化する場合より、低コストである。
このように、両面ラップ加工とエッチング処理の後にアニール処理を行えば、その後の片面ポリッシュ加工におけるウエーハ形状の変化を効果的に防止することができる。
このように、シリコン薄膜の形成を、イオン注入後にイオン注入層を境界として剥離することにより行えば、薄く結晶性の高いシリコン薄膜を形成することができる。
本発明のSOI基板の製造方法で使用する透明絶縁性基板は、作製する半導体デバイスの目的に応じて、これらの中から適宜選択することができる。
なお、上記両面ラップ加工は同時に行う態様とすることが簡便で好ましいが、片面ずつ行うようにしてもよい。
このようにして両面ラップ加工及びエッチング処理された透明絶縁性基板10’’の両主表面は、比較的表面粗さについて制御された粗面となる。
まず、図2(b−1)に示したように、シリコン基板20を準備する(サブステップb−1)。また、必要に応じて、表面に酸化膜を形成したシリコン基板を用いてもよい。貼り合わせの状態を良くするには、貼り合わせる側の面(貼り合わせ面)が一定以上の平坦度であることが必要であるので、少なくとも貼り合わせる側の面を鏡面研磨等しておく。この平坦度は例えばRMS値で0.7nm未満とすることが望ましい。
このイオン注入層21の形成には、水素イオンだけではなく、希ガスイオンあるいは水素イオンと希ガスイオンの両方をイオン注入するようにしても良い。注入エネルギー、注入線量、注入温度等その他のイオン注入条件も、所定の厚さの薄膜を得ることができるように適宜選択すれば良い。具体例としては、注入時の基板の温度を250〜400℃とし、イオン注入深さを0.5μmとし、注入エネルギーを20〜100keVとし、注入線量を1×1016〜1×1017/cm2とすることが挙げられるが、これらに限定されない。
なお、必要に応じて、表面に酸化膜を形成した単結晶シリコン基板を用いることもできる。このような、表面に酸化膜を形成したシリコン基板を用い、酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られ、イオンの注入深さのバラツキをより抑えることができる。これにより、より膜厚均一性の高い薄膜を形成することができる。
この透明絶縁性基板10とシリコン基板20との貼り合わせは、上述のように十分に平坦な面同士であるので、例えば、合成石英基板とシリコン基板であれば、室温で密着させ、圧力をかけるだけで貼り合わせることもできる。
ただし、より強固に貼り合わせるために、以下のようにすることが好ましい。
この時、表面活性化処理を、プラズマ処理とすることができる。このように、表面活性化処理を、プラズマ処理で行えば、基板の表面活性化処理を施した面は、OH基が増加するなどして活性化する。従って、この状態で、透明絶縁性基板10の第一主表面11と、シリコン基板20のイオン注入した面22とを密着させれば、水素結合等により、基板をより強固に貼り合わせることができる。また、表面活性化処理はそのほかにオゾン処理等でも行うことができ、複数種の処理を組み合わせてもよい。
このように、シリコン基板と透明絶縁性基板を貼り合わせた後、該貼り合わせた基板を、好ましくは100〜300℃で熱処理することで、シリコン基板と透明絶縁性基板の貼り合わせの強度を高めることができる。また、このような温度での熱処理であれば、異種材料であることに起因する熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生する恐れが少ない。貼り合わせ強度を高めれば、剥離工程での不良の発生を減少させることもできる。
このシリコン基板の離間(剥離、薄膜化)は、例えば、機械的な外力を加えることによって行うことができる。機械的な外力としては、特に限定されないが、例えば、ガスや液体をイオン注入層の側面からの吹き付けや、物理的な衝撃が挙げられる。
なお、別個の基板に対する処理である、上記サブステップa−1〜3と、サブステップb−1〜b−2とは、当然ながら、順番が逆でもよいし、並行して行っても良い。
なお、第一主表面11の表面粗さのRMS値の下限値は特に限定されず、平坦度は高いほどよい。ただし、平坦度を向上させるにはコストの問題もあり、現実的には0.1nm以上程度となる。
なお、第二主表面12の表面粗さのRMS値の上限は特に限定されず、認識装置に認識されやすくなるという観点では、できるだけ大きい方が良いが、パーティクルの発生の防止などを勘案し、必要以上の表面粗さとはしないことが好ましい。例えば、RMS値で50nm程度を上限としてもよい。
このように、サンドブラスト処理後のガラス基板の処理面をまずHF洗浄することで、HF溶液のガラス基板へのエッチング作用により、ガラス処理面の鋭角部分、クラック、ダメージ部分等のサンドブラスト処理特有のパーティクル源となる部分をエッチング除去することができる。その後に、このHF洗浄の際に遊離して再付着した異物をアルカリ洗浄によって取り除くことができるため、サンドブラスト処理が施されていても、パーティクルが極めて少ないガラス基板にすることができる。また、この異物除去にアルカリ溶液を用いたアルカリ洗浄を行うため、アルカリ溶液中では一度除去された異物がほとんど再付着せず、効果的な洗浄を行うことができる。
このように、特に異物が付着しやすい絶縁物であっても、サンドブラスト処理後のHF洗浄時に遊離した異物の除去及びその再付着の防止ができ、効率的な洗浄を行うことができる。
特にパーティクルが問題となるガラス製のウェーハについて、この洗浄方法によれば、パーティクルのないウェーハとすることができる。
このように、この洗浄方法によれば、ガラスウェーハ上に単結晶シリコン層が積層されているウェーハであっても、HF洗浄の際にサンドブラスト処理を施した処理面から遊離した異物が単結晶シリコン層に付着したとしても、その後のアルカリ洗浄により除去されるため単結晶シリコン層のパーティクルの発生を防止することができる。
このように、HF洗浄中は単結晶シリコン層が保護されているようにすることで、単結晶シリコン層へのHF溶液によるエッチングを少なくでき、また、HF洗浄中にサンドブラスト処理面から遊離した異物が単結晶シリコン層に付着することも防止できるため、パーティクルがより少ない単結晶シリコン層を有するウェーハとすることができる。
アルカリ洗浄で使用されるアルカリ溶液は、これらの中から適宜選択することができ、さらにH2O2を添加することで酸化力も加わり、異物の除去をより効果的に行うことができる。
このような濃度組成のSC1溶液をアルカリ洗浄に用いることで、ガラス基板に付着した異物をより効率的に除去でき且つ異物の再付着も防止することができる。また、H2O2の濃度比率をこのように通常のSC1溶液より低くすることで、アルカリによるエッチング効果を適切なものに保つことができる。
アルカリ洗浄では、このようなアルカリ系の有機溶剤も用いることができる。
このように、ガラス基板の処理面を20nm以上エッチングすれば、処理面のパーティクル発生源となる鋭角部分、クラック、ダメージ部分等を、後の工程で発塵が生じない程度にエッチングすることができる。
このサンドブラスト処理の方法としては特に限定されず、例えば従来と同様の装置を用い、アルミナや石英等の粒子を処理面にあてることによって荒らすことができる。
また、このガラス基板としては、ウェーハ状のものであってもよいし、また、例えば半導体ウェーハの熱処理時に用いられる石英ボートであってもよい。
このように、サンドブラスト処理を施されたガラス基板の処理面をまずHF洗浄することによって、サンドブラスト処理によって形成された、パーティクル源となるクラック等の凹凸部分をエッチング除去することができる。この際、HF洗浄によってガラス基板の処理面を20nm以上エッチングすることが好ましく、これにより後の工程で発塵しない程度にパーティクル源の除去を行うことができる。
この有機保護膜としては、例えばフォトレジスト膜のような有機膜を形成することができ、また、有機膜の上に保護テープを貼ることもできるし、単結晶シリコン層に直接保護テープを貼ることもできる。
このように形成した保護膜は、異物の付着が少ないアルカリ洗浄の前に除去することで、アルカリ洗浄によって単結晶シリコン層のパーティクルを除去することができるし、また、アルカリ洗浄の後に保護膜を除去することもできる。
このように、HF洗浄の後にアルカリ洗浄を行うことで、HF洗浄の際にエッチングされ遊離し、再付着した異物がアルカリ洗浄時に除去され、また、アルカリ溶液中では、異物のさらなる再付着が防止されるため、パーティクルを効率的に除去することができる。
また、アルカリ溶液として、体積組成比でH2Oを10としたときに、NH4OH(29質量%水溶液換算)を0.5〜2、H2O2(30質量%水溶液換算)を0.01〜0.5であるSC1溶液を用いることが好ましい。このような濃度組成比のSC1溶液であれば、H2O2の酸化力による洗浄効果を上げつつ、通常のSC1溶液よりもH2O2の濃度比率が低く適切なアルカリ性も有するため、エッチング効果を維持でき、さらに洗浄時の異物の再付着の防止もできる。
以下のように、図2に示したような、貼り合わせ法によるSOI基板の製造方法に従って、透明SOI基板を30枚製造した。
次に、この合成石英基板10’の両面を両面ラッピング装置で両面ラップ加工し、フッ酸を用いてエッチングを行った(サブステップa−2)。その後、該合成石英基板に対し、非酸化性雰囲気下、1100℃で30分間のアニール処理を行った。
ここまで処理を行った合成石英基板10’’に対し、片面研磨装置を用いて、片面のみにポリッシュ加工を行い、一方の主表面(第一主表面)11の表面粗さをRMS値で0.2nmとした(サブステップa−3)。もう一方の主表面(第二主表面)12の表面粗さはRMS値で1.0nmとなった。
次に、シリコン基板20に、形成してあるシリコン酸化膜層を通して水素イオンを注入し、イオンの平均進行深さにおいて表面に平行な微小気泡層(イオン注入層)21を形成した(サブステップb−2)。イオン注入条件は、注入エネルギーが35keV、注入線量が9×1016/cm2、注入深さは0.3μmである。
一方、合成石英基板10については、プラズマ処理装置中に載置し、狭い電極間にプラズマ用ガスとして窒素ガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、高周波プラズマ処理を10秒行った。このようにして、合成石英基板10の第一主表面11にも表面活性化処理を施した。
次に、貼り合わせ強度を高めるため、シリコン基板20と合成石英基板10とを貼り合わせた基板を、300℃で30分間熱処理した。
まず、石英ウェーハ8枚にサンドブラスト処理を施した。
次に、以下の各条件で2枚ずつ処理を行った。
実施例2:2質量%のHF溶液に30分浸漬させ、その後にアルカリ溶液(NH4OH:H2O2:H2O=1:0.2:10 質量比)に10分浸漬させた。
比較例1:洗浄を行わなかった。
比較例2:2質量%のHF溶液に30分浸漬させた。
比較例3:アルカリ溶液(NH4OH:H2O2:H2O=1:0.2:10 質量比)に10分浸漬させた。
まず、石英ウェーハ6枚にサンドブラスト処理を施した。
次に、以下の各条件で2枚ずつ処理を行った。
実施例3:2質量%のHF溶液に30分浸漬させ、その後にNH4OH溶液(3vol%)に10分浸漬させた。
実施例4:2質量%のHF溶液に30分浸漬させ、その後にアルカリ溶液(NH4OH:H2O2:H2O=1:1:10 質量比)に10分浸漬させた。
実施例5:2質量%のHF溶液に30分浸漬させ、その後にアルカリ溶液(NH4OH:H2O2:H2O=1:0.2:10 質量比)に10分浸漬させた。
実施例6:2質量%のHF溶液に30分浸漬させ、その後にアルカリ系の有機溶剤(TMAH8%溶液)に10分浸漬させた。
実施例7:2質量%のHF溶液に30分浸漬させ、その後にアルカリ溶液(KOH10wt%溶液)に10分浸漬させた。
Claims (11)
- 透明絶縁性基板と、前記透明絶縁性基板の一方の主表面である第一主表面上に形成されたシリコン薄膜とを少なくとも含んでおり、
前記透明絶縁性基板の第一主表面とは反対側の主表面である第二主表面が荒らされているSOI基板を製造する方法であって、少なくとも、
前記透明絶縁性基板として、前記第一主表面の表面粗さがRMS値で0.7nm未満であり、前記第二主表面の表面粗さがRMS値で前記第一主表面の表面粗さよりも大きいものを準備する工程と、
該透明絶縁性基板の第一主表面上にシリコン薄膜を形成する工程と
を含むことを特徴とするSOI基板の製造方法。 - 前記透明絶縁性基板を準備する工程が、少なくとも、前記第一主表面と前記第二主表面とに対して両面ラップ加工とエッチング処理を施し、その後、前記第一主表面のみに対して片面ポリッシュ加工を施すことを含む請求項1に記載のSOI基板の製造方法。
- 前記透明絶縁性基板の第一主表面と第二主表面とに施す両面ラップ加工とエッチング処理よりも後で、前記第一主表面のみに対する片面ポリッシュ加工を行う前に該透明絶縁性基板にアニール処理を施すことを含む請求項2に記載のSOI基板の製造方法。
- 前記シリコン薄膜を形成する工程が、少なくとも、
シリコン基板または表面に酸化膜を形成したシリコン基板に、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、
前記シリコン基板または表面に酸化膜を形成したシリコン基板のイオン注入した面と、前記透明絶縁性基板の第一主表面を密着して貼り合わせ、
前記イオン注入層を境界として、前記シリコン基板または表面に酸化膜を形成したシリコン基板を剥離して薄膜化し、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成することを含む請求項1ないし請求項3のいずれか一項に記載のSOI基板の製造方法。 - 前記透明絶縁性基板が、石英基板、ガラス基板、サファイア基板のいずれかである請求項1ないし請求項4のいずれか一項に記載のSOI基板の製造方法。
- 前記透明絶縁性基板がガラス基板であって、
前記透明絶縁性基板を準備する工程が、該ガラス基板の第一主表面と第二主表面とに対してサンドブラスト処理を施し、該ガラス基板の処理面を洗浄することを少なくとも含み、
少なくとも、該処理面をHF洗浄した後に、アルカリ洗浄することを含む請求項1に記載のSOI基板の製造方法。 - 前記ガラス基板が、石英ガラス基板である請求項6に記載のSOI基板の製造方法。
- 前記アルカリ洗浄で用いられるアルカリ溶液が、NH4OH、NaOH、KOH、CsOHのいずれか、又はこれらのいずれかにH2O2を添加したものである請求項6又は7のいずれか一項に記載のSOI基板の製造方法。
- 前記アルカリ洗浄で用いられるアルカリ溶液が、体積組成比でH2Oを10としたときに、0.5〜2のNH4OH(29質量%水溶液換算)と、0.01〜0.5のH2O2(30質量%水溶液換算)とを少なくとも含むSC1溶液とすることを特徴とする請求項6又は7のいずれか一項に記載のSOI基板の製造方法。
- 前記アルカリ洗浄で用いられるアルカリ溶液が、アルカリ系の有機溶剤である請求項6又は7のいずれか一項に記載のSOI基板の製造方法。
- 前記HF洗浄する工程が、前記サンドブラスト処理を施したガラス基板の処理面を20nm以上エッチングすることを含む請求項6ないし請求項10のいずれか一項に記載のSOI基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010505974A JP5433567B2 (ja) | 2008-04-01 | 2009-04-01 | Soi基板の製造方法 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094594 | 2008-04-01 | ||
JP2008094594 | 2008-04-01 | ||
JP2008094538 | 2008-04-01 | ||
JP2008094538 | 2008-04-01 | ||
PCT/JP2009/056805 WO2009123261A1 (ja) | 2008-04-01 | 2009-04-01 | Soi基板の製造方法 |
JP2010505974A JP5433567B2 (ja) | 2008-04-01 | 2009-04-01 | Soi基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009123261A1 true JPWO2009123261A1 (ja) | 2011-07-28 |
JP5433567B2 JP5433567B2 (ja) | 2014-03-05 |
Family
ID=41135628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010505974A Active JP5433567B2 (ja) | 2008-04-01 | 2009-04-01 | Soi基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8420503B2 (ja) |
EP (1) | EP2261954B1 (ja) |
JP (1) | JP5433567B2 (ja) |
KR (1) | KR101541940B1 (ja) |
CN (1) | CN101981654B (ja) |
WO (1) | WO2009123261A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102543832B (zh) * | 2011-12-30 | 2013-11-27 | 中国电子科技集团公司第五十五研究所 | 带有ic器件的透明硅基基板的制作方法 |
JP2013159531A (ja) * | 2012-02-07 | 2013-08-19 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示素子の製造方法 |
US9228916B2 (en) * | 2012-04-13 | 2016-01-05 | The Regents Of The University Of California | Self calibrating micro-fabricated load cells |
US9293291B2 (en) * | 2012-08-31 | 2016-03-22 | Samsung Display Co., Ltd. | Flexible display device manufacturing method and carrier substrate for the method |
JP2014107448A (ja) * | 2012-11-28 | 2014-06-09 | Nikon Corp | 積層半導体装置の製造方法および積層半導体製造装置 |
JP6086031B2 (ja) | 2013-05-29 | 2017-03-01 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP6374199B2 (ja) * | 2014-03-31 | 2018-08-15 | 日東電工株式会社 | ダイボンドフィルム、ダイシング・ダイボンドフィルム及び積層フィルム |
JP6528581B2 (ja) * | 2015-07-28 | 2019-06-12 | 三星ダイヤモンド工業株式会社 | ブレーク装置、基板のブレーク方法、および、ブレーク装置の基板載置部用部材 |
US9776852B2 (en) * | 2016-02-01 | 2017-10-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for controlling surface roughness in MEMS structure |
JP6978641B1 (ja) * | 2020-09-17 | 2021-12-08 | 日本碍子株式会社 | Iii族元素窒化物半導体基板 |
JP2023177967A (ja) * | 2022-06-03 | 2023-12-14 | 信越半導体株式会社 | 単結晶シリコンウェーハのドライエッチング方法、単結晶シリコンウェーハの製造方法、及び単結晶シリコンウェーハ |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01105987A (ja) * | 1987-10-19 | 1989-04-24 | Nec Corp | 薄膜el表示装置 |
JPH02178927A (ja) * | 1988-12-29 | 1990-07-11 | Hitachi Ltd | 板面体の研磨方法 |
JPH0389323A (ja) * | 1989-09-01 | 1991-04-15 | Matsushita Electron Corp | 画像表示装置 |
JP3337735B2 (ja) * | 1993-01-18 | 2002-10-21 | キヤノン株式会社 | 半導体基板の製造方法 |
US5877094A (en) | 1994-04-07 | 1999-03-02 | International Business Machines Corporation | Method for fabricating a silicon-on-sapphire wafer |
JPH07288383A (ja) * | 1994-04-19 | 1995-10-31 | Hitachi Chem Co Ltd | 多層配線板の製造方法 |
JP3911901B2 (ja) * | 1999-04-09 | 2007-05-09 | 信越半導体株式会社 | Soiウエーハおよびsoiウエーハの製造方法 |
JP4034056B2 (ja) * | 2000-09-13 | 2008-01-16 | 日本板硝子株式会社 | 非晶質材料の加工方法 |
US6774040B2 (en) * | 2002-09-12 | 2004-08-10 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
US7176528B2 (en) | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
JP4509488B2 (ja) * | 2003-04-02 | 2010-07-21 | 株式会社Sumco | 貼り合わせ基板の製造方法 |
KR100550491B1 (ko) * | 2003-05-06 | 2006-02-09 | 스미토모덴키고교가부시키가이샤 | 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법 |
JP2006210899A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Soiウエーハの製造方法及びsoiウェーハ |
JP5128761B2 (ja) | 2005-05-19 | 2013-01-23 | 信越化学工業株式会社 | Soiウエーハの製造方法 |
FR2888663B1 (fr) * | 2005-07-13 | 2008-04-18 | Soitec Silicon On Insulator | Procede de diminution de la rugosite d'une couche epaisse d'isolant |
JP4519056B2 (ja) * | 2005-10-27 | 2010-08-04 | 信越ポリマー株式会社 | 精密基板収納容器 |
JP2007179589A (ja) * | 2005-12-26 | 2007-07-12 | Toyo Kohan Co Ltd | 磁気ディスク用ガラス基板の製造方法および磁気ディスク用ガラス基板 |
WO2007074550A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Soiウェーハの製造方法及びsoiウェーハ |
US7790565B2 (en) * | 2006-04-21 | 2010-09-07 | Corning Incorporated | Semiconductor on glass insulator made using improved thinning process |
FR2903808B1 (fr) * | 2006-07-11 | 2008-11-28 | Soitec Silicon On Insulator | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique |
-
2009
- 2009-04-01 KR KR1020107020713A patent/KR101541940B1/ko active IP Right Grant
- 2009-04-01 CN CN2009801117325A patent/CN101981654B/zh active Active
- 2009-04-01 JP JP2010505974A patent/JP5433567B2/ja active Active
- 2009-04-01 EP EP09729038.1A patent/EP2261954B1/en active Active
- 2009-04-01 US US12/933,113 patent/US8420503B2/en active Active
- 2009-04-01 WO PCT/JP2009/056805 patent/WO2009123261A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP2261954A1 (en) | 2010-12-15 |
US20110014776A1 (en) | 2011-01-20 |
US8420503B2 (en) | 2013-04-16 |
EP2261954B1 (en) | 2020-01-22 |
WO2009123261A1 (ja) | 2009-10-08 |
CN101981654B (zh) | 2012-11-21 |
CN101981654A (zh) | 2011-02-23 |
KR20110006653A (ko) | 2011-01-20 |
JP5433567B2 (ja) | 2014-03-05 |
EP2261954A4 (en) | 2011-06-22 |
KR101541940B1 (ko) | 2015-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5433567B2 (ja) | Soi基板の製造方法 | |
JP5274859B2 (ja) | 貼り合わせ基板の製造方法 | |
EP1983575B1 (en) | Method for manufacturing bonded substrate | |
EP2343729B1 (en) | Method for manufacturing silicon thin film transfer insulating wafer | |
US8288251B2 (en) | Method for preparing SOI substrate having backside sandblasted | |
US8314006B2 (en) | Method for manufacturing bonded wafer | |
US9496130B2 (en) | Reclaiming processing method for delaminated wafer | |
JP5368002B2 (ja) | Soi基板の製造方法 | |
TW201005883A (en) | Method for manufacturing soi wafer | |
JP5368000B2 (ja) | Soi基板の製造方法 | |
JP5443819B2 (ja) | 粗面化された基板の製造方法 | |
JP5335564B2 (ja) | サンドブラスト処理を施した貼り合わせ基板の結晶品質改善方法 | |
JP5443833B2 (ja) | 貼り合わせsoi基板の製造方法 | |
JP5364345B2 (ja) | Soi基板の作製方法 | |
KR102568640B1 (ko) | 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5433567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |