JPWO2009072197A1

JPWO2009072197A1 - デジタルフィルタ、プリコーディング装置、送信システム

Info

Publication number: JPWO2009072197A1
Application number: JP2009544531A
Authority: JP
Inventors: 元吉　克幸; 克幸元吉
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-12-05
Filing date: 2007-12-05
Publication date: 2011-04-21
Also published as: WO2009072197A1

Abstract

デジタルフィルタのタップ係数振幅の分布パターンに係わらず、ＬＵＴデータ最大値を低く抑え、広範な歪補償範囲と回路規模低減を両立したデジタルフィルタ等を提供する。複数のルックアップテーブルの総和を出力とするデジタルフィルタであって、入力データ系列として入力されたデータ読み出しアドレスに対し該アドレスに記憶されたＬＵＴデータを出力する複数のルックアップテーブル(６)と、前記複数のルックアップテーブルの出力の総和を出力する加算部(７)と、デジタルフィルタに時刻順に入力される前記入力データ系列の時間順序を予め設定された規則に従って入れ換え、前記複数のルックアップテーブルのアドレス長に分割して出力するインターリーブ部(３，４)と、を備えたデジタルフィルタ。

Description

この発明は、複数のルックアップテーブルで構成されたデジタルフィルタ、伝送路で生じる波形歪みを送信側で事前に補償または緩和する上記デジタルフィルタを使用したプリコーディング装置、さらにこのようなプリコーディング装置を備えた送信システムに関する。

伝送路の非線型歪を、送信側の電気領域に設置したデジタルフィルタで事前に補償する光送信システムにおいて、デジタルフィルタを複数のルックアップテーブル(ＬＵＴ)を用いて構成する方式が知られている。たとえば下記特許文献１には、デジタルフィルタの入力データ系列を一連のＮビット・ワードに変換し、各Ｎビット・ワードをデジタルフィルタを構成するＬＵＴのデータ読み出しアドレスとし、ＬＵＴから読み出されたデータの総和をデジタルフィルタ出力とする方式が開示されている。

このような構成は、フィルタの高速動作が可能になるという利点があるものの、一方で、ＬＵＴのサイズがアドレス長に対して指数関数的に増加するために、タップ長の大きなデジタルフィルタの実現が困難といった問題がある。これに対して特許文献１では、タップ長よりも短いアドレス長を持つ複数のＬＵＴを用い、各ＬＵＴにデジタルフィルタの部分応答を格納し、全てのＬＵＴから読み出されたデータの総和をデジタルフィルタの出力とすることで、タップ長が長い場合における回路規模の大幅な増大を回避している。

ここで各ＬＵＴにデジタルフィルタの部分応答を格納するとは、デジタルフィルタ(ＦＩＲ(Finite Impulse Response)型)の積和演算を複数に分割し、分割した個々の部分を別々のＬＵＴに格納するという意味である。４タップのＦＩＲフィルタを２個のＬＵＴで実現する場合を例に説明すると、タップ値を[x1, x2, x3, x4]、タップ係数を[a1, a2, a3, a4]とすると、そのフィルタ応答(積和演算結果)はx1a1 ＋ x2a2 ＋ x3a3 ＋ x4a4 となるが、これは(x1a1 ＋ x2a2) ＋ (x3a3 ＋ x4a4)のように前半と後半の２つに分割することができる。それぞれの括弧の部分が部分応答になる。

特表２００６−５２２５０８号公報

しかしながら、複数のＬＵＴで構成される従来のデジタルフィルタでは、入力データ系列を一連のＮビット・ワードに分割しているため、デジタルフィルタのタップ係数振幅(タップ係数の振幅絶対値)の大きいタップが、タップ上の限られた部分に集中している場合に、ＬＵＴ総和出力の量子化精度を保証するために該当する個所のＬＵＴが格納しているデータの量子化ビット数を大きくとらなければならない。一方で、あまり大きくないタップ係数振幅のタップがフィルタの一部に集中することなくタップ上に広範囲に分散している場合には、個々のＬＵＴのデータ量子化ビット数は、タップ係数振幅の大きいタップが集中する場合に比べ短かくてもよいが、全てのＬＵＴが同程度のデータ量子化ビット数を持つ必要がある。

図８、図９に光伝送路歪を補償するデジタルフィルタのタップ係数振幅の分布の例を示す。図８は光伝送路長が短い場合、図９は光伝送路長が長い場合の例であり、それぞれ横軸がフィルタタップ、縦軸がタップ係数値を示す。図８の例では、タップ係数の振幅絶対値が大きいタップがフィルタの中央付近に集中している。図９の例では、フィルタタップの全体にわたって、タップ係数の振幅絶対値が大きなタップ(但し図８の場合に比べて小さい)がフィルタの一部分に偏ることなく、比較的一様に分散している。図８と図９の両方の状況に対応可能なデジタルフィルタを複数のＬＵＴを用いて構成する場合、歪補償対象である伝送路の長さによって、ＬＵＴの所要データビット幅が大きく変動する。

図１０には光伝送路長とＬＵＴデータ最大絶対値(振幅値)との関係を示す。図１０に示すように、伝送路長が短い場合にはＬＵＴデータ最大絶対値が大きくなるが、この理由は前述の通り、タップ係数値が大きいタップが一部のＬＵＴに偏るためである。ＬＵＴデータビット長は、対応する光伝送路長の範囲においてＬＵＴデータが取り得る最大値を基準に決定する必要があるため、図１０の例では、たとえば伝送路長１以上に対応するためには、ＬＵＴデータビット長を８ビット以上にしなければならない。

そのため、同一の構成で様々な形態のタップ係数分布に対応したいときには、タップ係数振幅が集中する場合に合わせて個々のＬＵＴのデータビット幅を大きめに取らなくてはならない。このため、ＬＵＴ本体やＬＵＴ出力の総和を計算する加算部の回路規模が増大するという問題があった。

この発明は上記のような問題点を解決するためになされたものであり、デジタルフィルタのタップ係数振幅の分布パターンに係わらず、ＬＵＴデータ最大値を低く抑えることによって回路規模の低減を可能にしたデジタルフィルタを提供することを目的とする。
さらにこのデジタルフィルタを使用して、ＬＵＴデータ最大値を低く抑えることによって、広範な歪補償範囲と回路規模低減を両立した、プリコーディング装置、送信システムを提供することを目的とする。

この発明は、複数のルックアップテーブルの総和を出力とするデジタルフィルタであって、入力データ系列として入力されたデータ読み出しアドレスに対し該アドレスに記憶されたＬＵＴデータを出力する複数のルックアップテーブルと、前記複数のルックアップテーブルの出力の総和を出力する加算部と、デジタルフィルタに時刻順に入力される前記入力データ系列の時間順序を予め設定された規則に従って入れ換え、前記複数のルックアップテーブルのアドレス長に分割して出力するインターリーブ部と、を備えたことを特徴とするデジタルフィルタにある。
またこの発明は、上記デジタルフィルタを使用し、伝送路によって生じる波形歪を送信側において事前に補償または緩和するプリコーディング装置、さらにこのプリコーディング装置を使用した送信システムに関するものである。

この発明では、デジタルフィルタのタップ係数振幅の分布パターンに係わらずにＬＵＴデータ最大値を低く抑えることができ、回路規模の低減が図れる。またこのデジタルフィルタを使用してプリコーディング装置、送信システムを構成することで、広範な歪補償範囲と回路規模低減を両立させることができる。

この発明の実施の形態１にかかるデジタルフィルタの構成図である。この発明と従来における光伝送路長とＬＵＴデータ最大絶対値の関係の比較の一例を示す図である。この発明の実施の形態１にかかるデジタルフィルタの他の例の構成図である。この発明の実施の形態２にかかるプリコーディング装置の構成図である。この発明の実施の形態２にかかるプリコーディング装置の他の例の構成図である。この発明にかかる２段パイプラインの場合のプリコーディング装置の構成図である。この発明の実施の形態３にかかる光送信システムの構成図である。光伝送路長が短い場合の光伝送路歪を補償するデジタルフィルタのタップ係数振幅の分布の例を示す図である。光伝送路長が長い場合の光伝送路歪を補償するデジタルフィルタのタップ係数振幅の分布の例を示す図である。従来の光伝送路長とＬＵＴデータ最大絶対値の関係を示す図である。

実施の形態１．
図１はこの発明の実施の形態１にかかるデジタルフィルタの構成図である。このデジタルフィルタは後述するこの発明にかかるプリコーディング装置および光送信システムで使用される。図１において、デジタルフィルタ１は、入力データ系列２を入力とする直並列変換部３、インターリーバ４、複数のＬＵＴ６−１〜６−Ｎで構成されるルックアップテーブル部５、及びＬＵＴ６−１〜６−Ｎの出力を加算して出力信号８を出力するは加算部７が順に接続されている。またルックアップテーブル部５へＬＵＴデータを変更するためのＬＵＴデータ制御情報１０を供給するＬＵＴデータ制御部９を備える。なお、直並列変換部３とインターリーバ４でインターリーブ部を構成するものとする。

次に動作について説明する。デジタルフィルタ１の入力データ系列２はバイナリ系列である。この入力データ系列２は、直並列変換部３によって並列展開される。入力データ系列２がデジタルフィルタ１の１タップに相当するビット分のデータが更新されると、並列展開されたデータも更新される。直並列変換部３の出力はインターリーバ４に入力される。

インターリーバ４は、並列展開された入力データ系列の順序を与えられた、すなわち予め設定された規則に従って入れ換えた結果を出力する。一例として、インターリーバ４が下記式(１)に示す順序入れ換え規則に従う場合の、インターリーバ４の
入力データ系列X={x(0), x(1), x(2), ..., x(ML-1)}と
出力データ系列Y={y(0), y(1), y(2), ..., y(ML-1)}
の関係を下記式(２)に示す。ただし式(１)においてa mod bは整数ａを整数ｂで割ったときの剰余を表わし、[c]はｃを超えない整数のうち、ｃに最も近いものを表わす。またＬはデジタルフィルタのタップ長を、Ｍは変調多値数を表す。

y(i)=x(j), j=8・(i mod 8)＋[i/8] 式(１)

X={x(0), x(1), x(2), ..., x(ML-1)}
Y={x(0), x(8), x(16), ..., x(1), x(9), x(17),...,x(ML-9), x(ML-1)}
式(２)

たとえばタップ長Ｌ＝２０、変調多値数Ｍ＝２とすると、インターリーバ４の入力は
X={x(0), x(1), x(2), ..., x(39)}
となり、インターリーバ４の出力は
Y={x(0), x(8), x(16), x(24), x(32), x(1), x(9), ..., x(7), x(15), x(23), x(31), x(39)}
となる。ＬＵＴ６−１の入力は{x(0), x(8), x(16), x(24), x(32)}、ＬＵＴ６−８の入力は{x(7), x(15), x(23), x(31), x(39)}となる(ＬＵＴの個数は８個)。

ここで、Ｍ＝２なので、次のデジタルフィルタ１の出力に対応するインターリーバ４の入力は２ビット進んだもの、すなわちX={x(2), x(3), ..., x(41)}となり、インターリーバ４の出力は
Y={x(2), x(10), x(18), x(26), x(34), x(3), x(11), ..., x(9), x(17), x(25), x(33), x(41)}
となる。同様にＬＵＴ６−１の入力は{x(2), x(10), x(18), x(26), x(34)}、ＬＵＴ６−８の入力は{x(9), x(17), x(25), x(33), x(41)}となる。

また、通常のデジタルフィルタでは、情報ビット系列をシンボル値にマッピングしたものを入力信号としているが、この発明のようにＬＵＴを用いる方式では、情報ビット系列そのものをフィルタ入力としている。この場合、ＬＵＴに格納するデータは、入力の情報ビット系列をシンボルにマッピングした結果の部分積和値となる。
デジタルフィルタのタップ長Ｌは、通常のデジタルフィルタにおいてシンボル数に換算したタップ長であり、変調多値数Ｍは、シンボルマッピングにおいて、１シンボルにマッピングされる情報ビット数である。デジタルフィルタのタップ長Ｌのシンボルに対して、ＬＭビットの情報ビット入力が必要となる。

インターリーバ４の出力データ系列はルックアップテーブル部５に入力された後、ＬＵＴ６−１〜６−Ｎのデータ読み出しアドレスに分割される。ＬＵＴ６−１〜６−Ｎから読み出しアドレスに対応した記憶データが出力され、加算部７において加算され、デジタルフィルタ１の出力信号８となる。ｎ番目のＬＵＴ６−ｎのアドレスビット長をＡ(ｎ)とすると、ＬＵＴの個数Ｎとタップ長Ｌの関係は下記式(３)のようになる。

次に、ＬＵＴ６−１〜６−Ｎに格納されるデータの作成方法を説明する。ＬＵＴ６−１〜６−Ｎには、インターリーバ４での順序入れ換え規則による変換に対応したデータが格納される。このデータはデジタルフィルタの部分積和値を量子化したものなので、格納データを作成する際には、まず部分積和値を求める。なお、デジタルフィルタの部分積和値とは前述の部分応答と同じ意味で、ＦＩＲの積和演算結果は複数の積和に分割できる。後述する式(５)の右辺の２つの積和項が部分積和値となる。ＬＵＴ格納データの作成手順を以下に示す。

デジタルフィルタ１の入力データ系列２はバイナリデータなので、これを必要に応じてフィルタ入力信号の形式に変換(シンボルマッピング)する。タップ長Ｌ＝１６、変調多値数Ｍ＝１、タップ係数Ｃ={c(0), c(1),..., c(15)}とした場合のデジタルフィルタ１の出力は、下記の式(４)のようになる。ただしＳ={s(0), s(1),..., s(15)}は入力データ系列をシンボルマッピングしたシンボル系列である。

インターリーバ４の入力系列{x(0), x(1), x(2), x(3), x(4), x(5), x(6), x(7), x(8), x(9), x(10), x(11), x(12), x(13), x(14), x(15)}に対してインターリーバ４の出力系列が{x(0), x(2), x(4), x(6), x(8), x(10), x(12), x(14), x(1), x(3), x(5), x(7), x(9), x(11), x(13), x(15)}となる場合、デジタルフィルタ１の出力は下記の式(５)の右辺に示すように部分積和値に分解される。

式(５)の右辺第１項、第２項それぞれについて、ｓの取り得る全ての組み合わせに対する部分積和値を計算し、そのときのｓに対応するｘをＬＵＴのアドレスとし、また部分積和値を量子化した値をアドレスに対応するデータとする。なお、上述の説明ではタップ長１６、ＬＵＴの個数２、またＬＵＴのアドレスビット長を８とした場合の例を示したが、これらの値を変更した場合でも、上述の説明に準じた形で部分積和値を計算し、ＬＵＴデータを生成すればよい。またインターリーバ４における順序入れ換え規則を変更した場合も同様である。

すなわち、Ｍ＝１より、入力系列X={x(0),...,x(15)}がシンボル系列S={s(0),...,s(15)}にマッピングされる。ここでXはビット系列(0,1)であるが、シンボル系列は一般に複素数となる。デジタルフィルタ出力(フィルタ応答)はΣc(n)s(n)=c(0)s(0) ＋ c(1)s(1) ＋ c(2)s(2) ＋ c(3)s(3) ＋ c(4)s(4) ＋ c(5)s(5) ＋ c(6)s(6) ＋ c(7)s(7) ＋ c(8)s(8) ＋ c(9)s(9) ＋ c(10)s(10) ＋ c(11)s(11) ＋ c(12)s(12) ＋ c(13)s(13) ＋ c(14)s(14) ＋ c(15)s(15)となる。しかしこれは以下のように２つの部分積和に分解することができる([]内が部分積和)。

Σc(n)s(n) =
[c(0)s(0) ＋ c(2)s(2) ＋ c(4)s(4) ＋ c(6)s(6) ＋ c(8)s(8) ＋ c(10)s(10) ＋ c(12)s(12) ＋ c(14)s(14)]
＋ [c(1)s(1) ＋ c(3)s(3) ＋ c(5)s(5) ＋ c(7)s(7) ＋ c(9)s(9) ＋ c(11)s(11) ＋ c(13)s(13) ＋ c(15)s(15)]

前半の部分応答に対応するＬＵＴはそのシンボル系列S={s(0), s(2),...,s(14)}に対応する情報ビット系列X1={x(0), x(2), ..., x(14)}をリードアドレスとする。X1の取り得る全ての値に対応する部分積和を計算し、アドレスX1に対するＬＵＴ格納データ値とする。ここでX1の要素数が８なので、アドレスビット長も８ｂｉｔとなる。後半の部分応答に対しても同様にＬＵＴのデータを計算する。入力ビット系列Ｘはインターリーブされた後に２つのビット系列X1，X2に分割され、それぞれを前半、後半のＬＵＴのアドレスビットとしてＬＵＴ出力を求める。そして２つのＬＵＴ出力が加算部７の入力となり、加算結果がデジタルフィルタ１の出力信号８となる。

上述の説明のように、入力データ系列２をインターリーバ４によって時間不連続の系列に変換した後にＬＵＴアドレスビットに分割することによって、元のデジタルフィルタのタップ係数Ｃの分布や形状に依らずにＬＵＴ毎のデータ最大値を一様に低く抑えることが可能となり、その結果としてＬＵＴ６−１〜６−Ｎの容量や、加算部７の回路規模を従来のデジタルフィルタと比較して小さくすることができる。以下ではこの点に関して詳細を説明する。

図２に光伝送路長とＬＵＴデータ最大絶対値(振幅値)の関係の一例を示す。図２において、横軸は光伝送路長、縦軸はデジタルフィルタを構成する複数のＬＵＴに格納されるデータの中の最大絶対値を示す(タップ長６４、ＬＵＴ個数８)。そして図２中にはインターリーバ４による順序入れ換え処理を行った場合を実線Ａ、行わない場合の値を破線Ｂで重ねてプロットしている。ＬＵＴのデータビット長は、図２に示す最大振幅値を表現可能な長さにする必要があるが、最大振幅値が大きい場合にはＬＵＴデータビット長も大きく取らなければならないため、ＬＵＴ６−１〜６−Ｎの容量や加算部７の回路規模が増大してしまう。

図２の破線Ｂで示すように、インターリーバ４による順序入れ換え処理を行わない場合には、光伝送路長が短い場合にＬＵＴデータ最大振幅値が大きくなる。したがって、プリコーディング回路(デジタルフィルタ)を図２に示した全ての伝送路長に対応させたい場合には、ＬＵＴのデータビット長を８ビット以上(２の補数表現の場合)とする必要がある。

一方、図２の実線Ａで示すように、この実施の形態のようにインターリーバ４によって入力データ系列の順序入れ換え処理を行うと、ＬＵＴデータの最大振幅値はほぼ一様となり、かつ従来と比べて低く抑えることができる。したがって、この実施の形態に示すプリコーディング回路を図２に示した全ての伝送路長に対応させる場合には、ＬＵＴのデータビット長は６ビットあれば充分であり、従来のプリコーディング装置と比較してＬＵＴ６−１〜６−Ｎや加算部７の回路規模を小さくすることが可能となる。

なお、この実施の形態１にかかるデジタルフィルタの説明では、インターリーバ４における順序入れ換え規則として式(１)を仮定したが、この発明における順序入れ換え規則はこれに限定されるものではなく、入力データ系列の順序を入れ換えるものであればどのような規則でも適用可能である。

インターリーバ４における適切な入れ換え順序、規則は、元となるタップ係数振幅絶対値の集中／分散具合に依存する。そのため、元のタップ係数を見た上で適切なインターリーブ規則を決める必要がある。上記の例のようにタップ中央付近に振幅の大きな係数が集中する場合は、タップの端と中央が適度に混在するようにＬＵＴアドレスを形成できるような順序入れ換え規則にすればよい。

また図３に示すように直並列変換部(Ｓ／Ｐ)３とインターリーバ４の順番を入れ替えても実施可能である。例として２種類のインターリーバを示す。タップ長Ｌ＝８、変調多値数Ｍ＝１としてインターリーバ４の入力系列X={x(0), x(1), x(2), x(3), x(4), x(5), x(6), x(7)}に対して、出力{x(0), x(2), x(4), x(6), x(1), x(3), x(5), x(7)}又は出力{x(0), x(4), x(1), x(5), x(2), x(6), x(3), x(7)}とする。ビット系列の順序を入れ替えるという機能自体は変わらず、入力(IN)に対する出力(OUT)のマッピング規則が変わるだけである。

以上のように、この発明にかかるデジタルフィルタによれば、デジタルフィルタのタップ係数振幅値がタップの一部分に集中するような場合であっても、インターリーバによる入力データ系列の順序並べ替えの効果によってルックアップテーブル部の各ＬＵＴのデータビット長を低く抑えられるので、回路規模や消費電力の低減、動作速度の向上、等の効果が同時に得られる。
またこのデジタルフィルタを用いた後述するプリコーディング装置によれば、波形歪補償に関する広い伝送路長範囲での対応、回路規模や消費電力の低減、動作速度の向上、等の効果が同時に得られる。

実施の形態２．
図４はこの発明の実施の形態２にかかるプリコーディング装置の構成図である。このプリコーディング装置は上述のこの発明にかかるデジタルフィルタが使用されている。またこのプリコーディング装置は、後述するこの発明にかかる光送信システムで使用される。図中、上記実施の形態と同一もしくは相当部分は基本的に同一符号で示す(以下同様)。図４のプリコーディング装置２１において、デジタルフィルタ１−１〜１−４は送信データである入力データ系列１１をそれぞれ入力する。デジタルフィルタ１−１〜１−４はそれぞれ上述のデジタルフィルタからなる。ＬＵＴデータ制御部９ａは外部からの伝送路情報等からなる制御情報２０に従ってデジタルフィルタ１−１〜１−４にＬＵＴデータ制御情報１３−１〜１３−４をそれぞれ出力して制御を行い、ＬＵＴデータの変更を行う。ビット調整部１４−１〜１４−４はデジタルフィルタ１−１〜１−４の出力をそれぞれ入力しビット丸め(ビット長を所望の長さに調整する)等のビット長調整を行う。並直列変換部(Ｐ／Ｓ)１５−１はビット調整部１４−１、１４−２の出力を並直列変換(交互に出力)してまとめ、並直列変換部(Ｐ／Ｓ)１５−２はビット調整部１４−３、１４−４の出力を並直列変換してまとめる。並直列変換部(Ｐ／Ｓ)１５−１の出力はデジタルアナログ変換器(ＤＡＣ)１６−１、アナログフィルタ１７−１を介して直交変調部１８へ送られる。並直列変換部(Ｐ／Ｓ)１５−２の出力はデジタルアナログ変換器(ＤＡＣ)１６−２、アナログフィルタ１７−２を介して直交変調部１８へ送られる。直交変調部１８ではこれらの信号の直交変調を行い出力信号１９として出力する。なお、ビット調整部１４−１〜１４−４、並直列変換部(Ｐ／Ｓ)１５−１，１５−２、デジタルアナログ変換器(ＤＡＣ)１６−１，１６−２、アナログフィルタ１７−１，１７−２および直交変調部１８がデータ合成部を構成する。

次に動作を説明する。ＬＵＴデータ制御部９ａは、ＬＵＴデータ制御情報１３−１〜１３−４によりデジタルフィルタ１−１〜１−４のＬＵＴデータの設定を行う。このときデジタルフィルタ１−１および１−３のＬＵＴデータは、デジタルフィルタ１−１〜１−４からなるプリコーディングフィルタのタップ係数の奇数サンプルから上述の式(５)に従って計算された部分積和値の実部および虚部から生成される。一般に、積和項の中のｃ，ｓは共に複素数なので、部分積和値も複素数となる。またデジタルフィルタ１−２および１−４のＬＵＴデータはプリコーディングフィルタのタップ係数の偶数サンプルから同様に生成される。

なお、プリコーディングフィルタのタップ係数は、プリコーディングによって補償する伝送路の特性や長さなどによって異なるので、ＬＵＴデータはそれらに応じて適宜計算し、データを入れ替える。この動作は、制御情報２０によって外部より制御、指示される。ここでデジタルフィルタ１−１〜１−４は実施の形態１で示したデジタルフィルタであるので、この実施の形態に示すプリコーディング装置２１は、様々な分布を持つ伝達関数を小さな回路規模や消費電力で補償することができる。

入力データ系列１１はデジタルフィルタ１−１〜１−４に入力される。デジタルフィルタ１−１〜１−４の動作は、実施の形態１におけるデジタルフィルタ１と同様である。デジタルフィルタ１−１および１−２は、プリコーディングフィルタの実部のフィルタ応答を出力する。
デジタルフィルタ１−１〜１−４の出力信号には、そのビット長を後段のＤＡＣ１６−１、１６−２の量子化ビット数に合わせるためにビット調整部１４−１および１４−２においてビット丸め処理やビットシフト処理などが施される。その後、ビット調整部１４−１、１４−２の出力は並直列変換部１５−１によって２倍オーバサンプルの実部出力信号に変換されてＤＡＣ１６−１に入力される。
同様にしてビット調整部１４−３、１４−４の出力は並直列変換部１５−２によって２倍オーバサンプルの虚部出力信号に変換されてＤＡＣ１６−２に入力される。
これらの信号はＤＡＣ１６−１、１６−２においてデジタル−アナログ変換され、その後、アナログフィルタ１７−１および１７−２を通って直交変調部１８への入力信号となる。直交変調部１８では、プリコーディングされた複素信号を用いて変調処理を行い、出力信号１９を出力する。

ここでは２倍オーバサンプル出力とするために偶数／奇数サンプルに分ける。４倍オーバサンプルの場合は、４ｎ，４ｎ＋１，４ｎ＋２，４ｎ＋３の４種類のサンプルに分ける。オーバサンプル数の分だけデータを分ける必要がある。また、少なくとも２つずつのデジタルフィルタからなることは、この発明が複素数出力を前提としていることから、複素数を出力とする上での必須条件となる。
すなわち、図４を例に挙げて説明すると、デジタルフィルタ１−１は元のフィルタのタップ係数の奇数サンプルの実部に基づいた信号を出力するデジタルフィルタで、デジタルフィルタ１−２は偶数サンプルの実部に基づいた信号を出力するデジタルフィルタである。デジタルフィルタ１−１と１−２の出力はビット丸め処理又はビットシフト処理後、並直列変換によって２倍オーバサンプリング信号となる。並直列変換部１５−１の出力は、２倍オーバサンプリング動作をするフィルタの出力の実部に相当する。同様に、デジタルフィルタ１−３，１−４の出力を並直列変換したものはフィルタ出力の虚部に相当する。そしてフィルタ出力の実部と虚部はＤＡＣ１６−１、１６−２、アナログフィルタ１７−１、１７−２でデジタル−アナログ変換された後、直交変調部１８の入力となる。なお、デジタルフィルタ１−１、１−２、１−３、１−４は１倍オーバサンプリング動作をする。

なお、図４ではＤＡＣ１６−１、ＤＡＣ１６−２が２倍オーバサンプリング動作の例を示したが、デジタルフィルタ１−１〜１−４およびビット調整部１４−１〜１４−４の並列数を増やすことで他のオーバサンプル比にも対応可能である。また、図４ではビット丸め等のビット長調整後に並直列変換を行う構成としたが、これは図５に示すように並直列変換の後段でビット調整部によるビット丸め処理等を行ってもよい。

また、外部からの制御情報２０に従ってＬＵＴデータ制御部９ａがＬＵＴデータ制御情報１３−１〜１３−４によりデジタルフィルタ１−１〜１−４のＬＵＴデータの制御を行うことに関し、一例としてＬＵＴデータ制御部９ａは、伝送路の特性や長さに応じたＬＵＴデータを予め保持、格納している。外部からの制御情報２０は、伝送路の特性や長さに対応したインデックス信号からなり、ＬＵＴデータ制御部９ａはインデックス信号に対応するＬＵＴデータの内容を、ＬＵＴデータ制御情報１３−１〜１３−４により各デジタルフィルタ１−１〜１−４に伝送し、ＬＵＴの内容を更新する。ＬＵＴデータ制御部９ａがＬＵＴデータを保持しない場合は、実施の形態１で説明したようなＬＵＴの計算をＬＵＴデータ制御部９ａ内で行い、求められたＬＵＴデータの内容を各デジタルフィルタ１−１〜１−４に送る。

また、回路の高速化のために、デジタルフィルタ部分を並列パイプライン動作させる場合であってもこの実施の形態の効果は同様に得られる。その場合は図４においてパイプライン段数分だけデジタルフィルタを増やすだけでよい。図６に２段パイプラインの場合のプリコーディング装置の構成図を示す。図６では、入力ビット系列Ｘから２つの系列Ｘ１、Ｘ２を生成する信号編集部３０を備えると共に、２段パイプラインのためのデジタルフィルタ１−１〜１−８、ビット調整部１４−１〜１４−８、２つのビット調整部の出力を合成する並直列変換部(Ｐ／Ｓ)１５ａ−１〜１５ａ−４を備えている。他の部分は基本的に図４のものと同じである。Ｌ＝１６、Ｍ＝１の場合、入力ビット系列X={x(0), x(1), ...,x(15), x(16)}から信号編集部３０により２つの系列X1={x(0), x(1), ...,x(15)}とX2={x(1), ..., x(15), x(16)}を生成する。系列X1に対して系列X2は１シンボル分新しいデータとなる。系列X1、系列X2に対してそれぞれデジタルフィルタを用意する。３段、４段・・・とパイプライン段数が増える場合も同様に、デジタルフィルタ、ビット調整部、ビット調整部の出力を合成する並直列変換部を増やすことで対応可能である。

実施の形態３．
図７はこの発明の実施の形態３にかかる光送信システムの構成図である。図７の光送信システムは、この発明によるプリコーディング装置２１を光送信における伝送歪補償に適用した光送信システムである。そしてこのプリコーディング装置２１にはこの発明によるデジタルフィルタが使用されている。図７において、光伝送路情報２０ａは図４の制御情報２０に相当し、送信データ２２は図４の入力データ系列１１に相当する。そして光送信システムは、光伝送路情報２０ａに従って送信データ２２に光伝送路２４における波長分散歪などの伝送歪補償を行うプリコーディング装置２１を設けた光送信器２６、上記光伝送路２４、光伝送路２４を介して信号を受信する光受信器２５を備えている。光送信器２６のプリコーディング装置２１における直交変調部(図４〜６参照)は、例えば出力側に電気−光変換部(図示省略)を含む光信号を出力するものからなる。また光受信器２５の入力側には、光信号を電気信号に変換する光−電気変換部(図示省略)が備えられている。

次に、図７の光送信システムの動作を説明する。送信データ２２はプリコーディング装置２１に入力される。送信データ２２はプリコーディング装置２１においてシンボルマッピングされ、光伝送路２４における伝送歪を補償するため、光伝送路情報２０ａに基いてプリコーディング処理され、光変調信号として出力される。プリコーディング装置２１の出力信号は、光伝送路２４によって伝送歪を受け、光受信器２５によって復調処理が行われる。
プリコーディング装置２１のデジタルフィルタ中のＬＵＴは書き換え可能なメモリからなる。伝送中に速い頻度でＬＵＴを更新することは想定されていないが、光伝送路２４等の伝送経路の切り替えより伝送路歪みの量が変化した場合は、ＬＵＴを更新する。そのための光伝送路情報２０ａは、例えば外部に計測手段(図示省略)が別途あって、この計測手段から送られてくる。光伝送路情報２０ａとしては、例えば波長分散値と呼ばれる伝送路パラメータからなる。

このように、この発明にかかるプリコーディング装置及び光送信システムによれば、光通信などによる情報伝送において、幅広い伝送路歪を小さな回路規模、消費電力の回路で補償可能であり、伝送信号の品質の向上が可能となる。

なお上記各実施の形態では、光伝送の場合について説明したが、この発明はこれに限定されず、電波や電磁波を伝送媒体とする有線、無線による通信等、その他の種類の通信方式の装置にも適用可能であり相当の効果を奏する。

産業上の利用の可能性

この発明にかかるデジタルフィルタ、プリコーディング装置、光送信システムは多種の分野に適用可能である。

この発明は、複数のルックアップテーブルの総和を出力とするデジタルフィルタであって、入力データ系列として入力されたデータ読み出しアドレスに対し該アドレスに記憶されたＬＵＴデータを出力する複数のルックアップテーブルと、前記複数のルックアップテーブルの出力の総和を出力する加算部と、デジタルフィルタに時刻順に入力される前記入力データ系列の時間順序を規則に従って入れ換え、前記複数のルックアップテーブルのアドレス長に分割して出力するインターリーブ部と、前記複数のルックアップテーブルの決定結果に応じて前記インターリーブ部の前記規則を変更する手段と、を備えたことを特徴とするデジタルフィルタにある。
またこの発明は、上記デジタルフィルタを使用し、伝送路によって生じる波形歪を送信側において事前に補償または緩和するプリコーディング装置、さらにこのプリコーディング装置を使用した送信システムに関するものである。

Claims

複数のルックアップテーブルの総和を出力とするデジタルフィルタであって、
入力データ系列として入力されたデータ読み出しアドレスに対し該アドレスに記憶されたＬＵＴデータを出力する複数のルックアップテーブルと、
前記複数のルックアップテーブルの出力の総和を出力する加算部と、
デジタルフィルタに時刻順に入力される前記入力データ系列の時間順序を予め設定された規則に従って入れ換え、前記複数のルックアップテーブルのアドレス長に分割して出力するインターリーブ部と、
を備えたことを特徴とするデジタルフィルタ。
前記複数のルックアップテーブルにＬＵＴデータを変更するためのＬＵＴデータ制御情報を供給するＬＵＴデータ制御部をさらに備えたことを特徴とする請求項１に記載のデジタルフィルタ。
伝送路によって生じる波形歪を送信側において事前に補償または緩和するプリコーディング装置であって、
それぞれに、入力データ系列として入力されたデータ読み出しアドレスに対し該アドレスに記憶されたＬＵＴデータを出力する複数のルックアップテーブルの出力の総和を加算部で求め出力信号とし、さらに時刻順に入力される前記入力データ系列の時間順序を予め設定された規則に従って入れ換えて前記複数のルックアップテーブルのアドレス長に分割して出力するインターリーブ部を設けた複数のデジタルフィルタと、
前記複数のデジタルフィルタの出力データを組み合わせてプリコーディングされた出力信号を出力するデータ合成部と、
を備えたことを特徴とするプリコーディング装置。
外部からの伝送路情報に基づき各デジタルフィルタのそれぞれのルックアップテーブルにＬＵＴデータを変更するためのＬＵＴデータ制御情報を出力するＬＵＴデータ制御部をさらに備えたことを特徴とする請求項３に記載のプリコーディング装置。
伝送路と、前記伝送路を伝送させる送信データの前記伝送路によって生じる波形歪を送信側において事前に補償または緩和するプリコーディング装置を設けた送信器と、を備えた送信システムであって、
前記プリコーディング装置が、
それぞれに、送信データである入力データ系列として入力されたデータ読み出しアドレスに対し該アドレスに記憶されたＬＵＴデータを出力する複数のルックアップテーブルの出力の総和を加算部で求め出力信号とし、さらに時刻順に入力される前記入力データ系列の時間順序を予め設定された規則に従って入れ換えて前記複数のルックアップテーブルのアドレス長に分割して出力するインターリーブ部を含む複数のデジタルフィルタと、
前記複数のデジタルフィルタの出力データを組み合わせてプリコーディングされた出力信号を出力するデータ合成部と、
を備えたことを特徴とする送信システム。
前記プリコーディング装置が、外部からの伝送路情報に基づき各デジタルフィルタのそれぞれのルックアップテーブルにＬＵＴデータを変更するためのＬＵＴデータ制御情報を出力するＬＵＴデータ制御部をさらに備えたことを特徴とする請求項５に記載の送信システム。
前記伝送路が光伝送路であり、光伝送路における波長分散歪を補償対象とすることを特徴とする請求項５又は６に記載の送信システム。