JP5059796B2 - ディジタル／アナログ変換器 - Google Patents

Description

本発明は、ディジタル信号をアナログ信号に変換するディジタル／アナログ変換器に関する。

近年、光通信システムのさらなる高速・大容量化に向け多値変調や直交周波数分割多重（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）技術等の導入が検討されており、そのアプローチとしてディジタル信号処理技術の光トランシーバへの適用が有効であることが証明されつつある。

そのような光トランシーバは、図８に示すような構成によって、そのトランスミッタ側を実現することが可能である。図８は、従来の光ディジタル・トランスミッタのブロック構成を示すブロック構成図であり、ＯＦＤＭ信号を構成するＩ、Ｑ信号（Ｉ：同相（In-Phase）成分、Ｑ：直交位相（Quadrature）成分）をディジタル信号処理器（Digital Signal Processor：以下、ＤＳＰと略記する場合がある）１１によりディジタル信号処理した後、ディジタル／アナログ変換器（Digital-to-Analog Converter：以下、ＤＡＣと略記する場合がある）１２，１３にて、アナログ信号に変換して、光ＩＱ変調器１４に入力することによって、光ＩＱ信号にアップコンバートして出力する構成を示している。

ただ、線形なシステムが必要条件となる多値変調やＯＦＤＭ技術等を導入するに当って、光ＩＱ変調器１４（光直交変調器、Ｉ：同相成分、Ｑ：直交位相成分）を構成するマッハツェンダー型変調器（Mach-Zehnder Modulator、以下、ＭＺＭと略記する場合がある）の非線形伝達特性が問題となる。ＭＺＭは、一般的に、電界変調器として用いられるが、その伝達特性は、図９に示すように、正弦波（サイン）カーブという非線形な特性として与えられることが知られており、この非線形伝達特性が送信信号に歪みを齎すこととなる。図９は、マッハツェンダー型変調器の一般的な伝達特性を示す特性図であり、駆動電圧に対する光電界の出力特性を示している。

かくのごとき問題への対応策として、比較的線形な領域（図９の特性図にて破線で囲んでいる領域）において、ＭＺＭを駆動するという手法やＤＳＰによってＭＺＭ特性の逆特性（アークサイン特性）を付加して歪みを補償する手法（例えば、非特許文献１に示すY．Tangらによる“Optimal Design for Coherent Optical OFDM Transmitter Employing Pre-distortion”，33^ｒｄ European Conference and Exhibition on Optical Communication（ＥＣＯＣ２００７））などが考えられている。

Y．Tangら；"Optimal Design for Coherent Optical OFDM Transmitter Employing Pre-distortion"，33ｒｄ European Conference and Exhibition on Optical Communication（ＥＣＯＣ２００７）

前述の通り、マッハツェンダー型変調器（ＭＺＭ）の非線形伝達特性を補償する手法として、比較的線形な領域でＭＺＭを駆動する手法やディジタル／アナログ変換器（ＤＡＣ）の前段にディジタル信号処理器（ＤＳＰ）を配置して該ＤＳＰによってＭＺＭ特性の逆特性を与えて補償する手法が提案されているが、それぞれに課題が存在する。

まず、ＭＺＭを比較的線形な領城で駆動する手法については、図９からも明らかであるが、得られる光パワーが小さく、低透過率であるという点が問題であり、伝送距離を制限してしまう。

また、ＤＳＰによりＭＺＭ特性の逆特性つまりは逆正弦波（アークサイン）特性を付加する手法を用いれば、最大の透過率が得られる領城でＭＺＭを駆動することができるようにはなるものの、その非線形性の補償効果が、後段のディジタル／アナログ変換器（ＤＡＣ）の分解能によって大きく制限されることが問題である。

例えば、具体例として、ＤＳＰの後段に３ビット構成のＤＡＣが用いられる場合について以下に説明する。一般的な従来のＤＡＣの出力が取り得るアナログレベルは等間隔（線形）である。つまり、３ビットのＤＡＣの場合は、図１０に示すように、ディジタル入力コード“０００”〜“１１１”に対して、Ｖ１〜Ｖ８に示すような２^３（＝８）レベルの線形なアナログ出力信号しか生成することができない。ここに、図１０は、従来のＤＡＣの一般的な入出力特性を示す特性図であり、ディジタルアナログ変換器ＤＡＣとして３ビットの場合を示している。

このような３ビット構成のＤＡＣが後段に接続されている場合には、ＤＳＰにおいて如何に細かくＭＺＭ逆特性を表現することができるとしても、ＭＺＭを駆動するアナ口グ信号は、ＤＡＣから出力される等間隔の８レベルのいずれかの値しか取ることができない。

したがって、ＤＳＰにおいては、ＭＺＭ逆特性（アークサイン・カーブ）を付与するためのディジタル信号処理として、後段の３ビットＤＡＣの分解能に応じて、例えば、図１１に示すような補償コードの割当てを行うこととしても、粗い精度で近似されるＭＺＭ逆特性しか再現することができない。図１１は、従来のＤＡＣの前段に接続したＤＳＰによってＭＺＭ逆特性（アークサイン・カーブ）を実現する手法を説明するための特性図であり、ＤＳＰからＤＡＣへのディジタル入力コードを、破線の枠で囲んで示すような補償コードとして与えることによって、ＤＡＣにて変換されるアナログ出力信号レベルを、破線のカーブで示すような曲線（アークサイン・カーブ）に近似する信号として出力する例を示している。

図１１からも明らかなように、ＤＳＰが如何に精度良くディジタル信号処理を行ったとしても、従来のＤＡＣにおいては、ＭＺＭ逆特性（アークサイン・カーブ）を精度良く実現することが難しく、精度を上げるためには、ＤＡＣの高分解能化を図るしかない。

つまり、ＤＡＣからのアナログ出力信号としてＭＺＭ逆特性（アークサイン・カーブ）のような非線形特性を必要とする場合、従来のＤＡＣにおいては、ＤＡＣを高分解能にする以外に、精度が良い非線形特性を得ることができないという問題がある。かかる問題は、ＭＺＭ逆特性（アークサイン・カーブ）の出力を得ようとする場合に限るものではなく、バイナリ・コードのディジタル入力信号に対して、如何なる非線形特性であっても、所望する非線形なアナログ出力信号に変換して出力しようとする場合についても、全く同様に発生する問題である。

さらに説明すると、次の通りである。従来のＤＡＣは、一般的に、ディジタル入力信号に比例して線形なアナログ出力信号に変換されるという利用目的を前提として構成されている。そのため、線形な出力が求められる一般的な用途においては、低分解能ＤＡＣであっても、ＤＡＣから実際に得られる出力と本来必要とされる出力との誤差つまり出力の精度はある程度確保されてきた。

しかしながら、例えば、図８に示した光ディジタル・トランスミッタのように、従来のＤＡＣと、ＭＺＭで構成された光ＩＱ変調器とを組み合わせた構成において、ＭＺＭの非線形の伝達特性を補償しようとする場合のように、入力されるディジタル入力信号に対してＤＡＣから高精度の非線形特性を有するアナログ出力信号を得ようとしても、従来のＤＡＣでは、たとえ、ＤＳＰにより如何に精度良くディジタル振動処理を行ったディジタル信号を当該ＤＡＣに入力しても、高精度の出力特性を確保することができないという問題を解決することができない。

本発明は、かかる問題に鑑みてなされたものであり、本発明が解決しようとする課題は、入出力特性として、例えばＭＺＭ逆特性（アークサイン・カーブ）も含め非線形な特性を精度良く実現することができるディジタル／アナログ変換器を提供することにある。

本発明は、前述の課題を解決するために、ディジタル入力コードに対して非線形な特性（場合によっては線形な特性も含め）を有するアナログ出力信号に高精度に変換するディジタル／アナログ変換器（ＤＡＣ）を実現する手段を提供している。具体的には、以下のごとき各技術手段から構成されている。

第１の技術手段は、Ｎビットのバイナリ・コードからなるディジタル入力信号を、各ビットの重みがない温度計・コードにデコードするデコーダと、デコードされた前記温度計・コードのビットごとに、それぞれのビットの値に応じて、電流源からの電流を負荷に供給するか否かを切り替える電流スイッチセルとを備えることにより、前記ディジタル入力信号をアナログ出力信号に変換するディジタル／アナログ変換器において、前記電流スイッチセルごとの前記電流源が供給する電流の電流値を、前記アナログ出力信号に非線形出力特性を付与するためにあらかじめ定めた電流値係数によって重み付けした電流値とし、前記デコーダに前記ディジタル入力信号のＮビットすべてを入力して、前記デコーダから出力される前記温度計・コードを（２ ^Ｎ −１）ビットとし、前記電流スイッチセルの個数を（２ ^Ｎ −１）個とし、各前記電流源が供給する電流の電流値の重み付けを行う各前記電流値係数を、Ｃ _１ ，Ｃ _２ ，…、Ｃ _２ ^Ｎ _−１ とした場合、各前記電流値係数は、次の式

によって与えられることを特徴とする。

第２の技術手段は、前記第１の技術手段に記載のディジタル／アナログ変換器において、各前記電流源が供給する電流の電流値の重み付けを行う各前記電流値係数を動的に設定することができるレジスタまたは可変抵抗を、当該ディジタル／アナログ変換器内または当該ディジタル／アナログ変換器の外に備えていることを特徴とする。

本発明のディジタル／アナログ変換器（ＤＡＣ）によれば、以下のごとき効果を奏することができる。

従来のＤＡＣでは、例えば、ディジタル信号処理器（ＤＳＰ）とＤＡＣとを組み合わせて非線形特性を有するアナログ出力信号をＤＡＣから出力しようとしても、高分解能のＤＡＣを用いない限り、高精度の非線形特性を確保することができないという問題があった。

これに対して、本発明のＤＡＣにおいては、バイナリ重み付けされたディジタル入力信号を適切なコードにコード変換を施した上で適切な電流値係数を用いて電流源の電流値を制御しているので、必要とする非線形特性に応じたＤ／Ａ変換を精度良く行うことが可能であり、さらには、前段のＤＳＰにおいて非線形特性実現のための特段の処理を必要とせず、かつ、たとえ低分解能のＤＡＣであっても、従来の低分解能のＤＡＣと比較して、より精度が良い非線形特性を有するアナログ出力信号を出力することが可能である。

本発明に係るディジタル／アナログ変換器（ＤＡＣ）の実施形態の回路構成を示す回路図である。 図１に示すディジタル／アナログ変換器（ＤＡＣ）のデコーダにおいてコード変換されるバイナリ・コードと温度計・コードとの対応関係の一例を示す変換テーブルである。 図１に示すディジタル／アナログ変換器（ＤＡＣ）におけるマッハツェンダー型変調器（ＭＺＭ）の逆特性（アークサイン・カーブ）の実現手法を説明するための特性図である。 ディジタル／アナログ変換器（ＤＡＣ）の参考例の回路構成を示す回路図である。 図４に示すディジタル／アナログ変換器（ＤＡＣ）のコード変換部においてコード変換されるバイナリ・コードと変換コードとの対応関係の一例を示す変換テーブルである。 マッハツェンダー型変調器（ＭＺＭ）により構成される光ディジタル・トランスミッタから送信される送信信号の歪み（ノイズ）の発生状況を説明するための模式図である。 光ディジタル・トランスミッタに利用するディジタル／アナログ変換器（ＤＡＣ）の分解能と、光ディジタル・トランスミッタから送信される送信信号のノイズ量との関係を示すグラフである。 従来の光ディジタル・トランスミッタのブロック構成を示すブロック構成図である。 マッハツェンダー型変調器の一般的な伝達特性を示す特性図である。 従来のディジタル／アナログ変換器（ＤＡＣ）の一般的な入出力特性を示す特性図である。 従来のディジタル／アナログ変換器（ＤＡＣ）の前段に接続したディジタル信号処理器（ＤＳＰ）によってマッハツェンダー型変調器（ＭＺＭ）の逆特性（アークサイン・カーブ）を実現する手法を説明するための特性図である。

以下に、本発明に係るディジタル／アナログ変換器（ＤＡＣ）の実施形態について、その一例を、図面を参照しながら詳細に説明する。なお、本発明は、ディジタル入力信号に対して高精度の非線形出力特性（場合によっては、線形出力特性も含め）を有するアナログ出力信号に変換して出力することができるディジタル／アナログ変換器（ＤＡＣ）に関するものである。以下の説明においては、かかる非線形特性の一例として、背景技術において説明した光ディジタル・トランスミッタのマッハツェンダー型変調器（ＭＺＭ）の非線形伝達特性を補償するためのＭＺＭ逆特性（アークサイン・カーブ）のアナログ出力信号を出力するＤＡＣを例にとって、詳細に説明することにする。

（本発明の特徴）
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、ディジタル／アナログ変換器（ＤＡＣ）として、特に、ディジタル入力信号に対して精度の良い非線形特性を有するアナログ出力信号の出力を可能とするＤＡＣを実現していることを特徴とし、たとえ、低分解能のＤＡＣであっても、従来技術のＤＡＣに比し、より高精度の非線形特性を得ることができる。

具体的には、バイナリ重み付けがなされたバイナリ・コードのディジタル入力信号を各ビットの重みがない温度計・コードの信号にデコードするとともに、電流スイッチセルの電流源から供給される電流値を、所望の非線形出力特性に応じてあらかじめ定めた重み付けをした電流値係数によって各電流スイッチセルごとに変更することによって、デコードされた温度計・コードにしたがって、オンになった各電流スイッチセルから供給される電流の電流値の合計が、所望の非線形特性の電流値に推移するように動作させることを特徴としている。

これにより、低分解能のディジタル／アナログ変換器（ＤＡＣ）であっても、線形的な入力に対して、精度良く所望の非線形特性例えばアークサイン特性の出力信号に変換することができる。而して、例えば、従来のディジタル／アナログ変換器（ＤＡＣ）の場合には、高分解能のディジタル／アナログ変換器（ＤＡＣ）を使用しない限り達成することができなかった高精度の非線形出力特性例えばマッハツェンダー型変調器の非線形伝達特性の補償が可能な非線形出力特性を、本発明に係るディジタル／アナログ変換器（ＤＡＣ）においては、低分解能のディジタル／アナログ変換器（ＤＡＣ）を用いる場合であっても達成することが可能になる。

なお、本発明に係るディジタル／アナログ変換器（ＤＡＣ）においては、入力されたバイナリ・コードを各ビットの重みがない温度計・コードに展開して動作しているので、従来技術のように、前段のディジタル信号処理器（ＤＳＰ）において非線形特性実現のための特段の処理を行うことも不要になる。

一方、温度計・コードに展開して動作する結果として、本発明に係るディジタル／アナログ変換器（ＤＡＣ）においては、必要とする電流スイッチセルの個数が、一般的なバイナリウェイト・カレント・ステアリング型のＤＡＣの場合よりも多くなる。

そこで、本発明においては、例えばアークサイン特性のように、アナログ出力信号として得ようとしている非線形特性として、ディジタル入力信号のバイナリコードが示す下位側の値と上位側の値とで対称性を有する非線形出力特性の信号にしようとする場合、つまり、デコードした温度計・コードの下位側ビット（最小ビットＬＳＢから中間ビットまで）と、上位側ビット（中間値から最大ビットＭＳＢまで）との間で、出力するアナログ出力信号として対称性を有する信号を得ようとする場合には、該対称性を利用して、下位側と上位側とで折り畳んだ温度計・コードとディジタル入力信号の最上位ビットとからなる変換コードを生成するコード変換部を備えることによって、電流スイッチセルの個数を半分近くにまで削減して構成することも可能としている。かくのごとき構成とすることにより、本発明に係るディジタル／アナログ変換器（ＤＡＣ）の回路規模を縮小し、消費電力を抑えるとともに、出力端に見える容量成分を低減することができることから出力帯域の拡大（高速化）を図ることが可能になる。

（実施形態）
まず、本発明に係るディジタル／アナログ変換器（ＤＡＣ）の実施形態の回路構成について、図１を用いて説明する。図１は、本発明に係るディジタル／アナログ変換器（ＤＡＣ）の実施形態の回路構成を示す回路図であり、３ビット構成の場合を例にして示している。

図１に示すように、本実施形態のＤＡＣは、３ビットのバイナリ・コードからなるディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２をＤ／Ａ（Digital-to-Analog）変換して、アナログ出力信号Ｖｏｕｔとして出力する回路である。３ビットのディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２のバーナリ・コードを７（＝（２^３−１））個の各ビットの重みがない温度計・コードＴ_１，Ｔ_２，…，Ｔ_７にデコードするデコーダ１、７個の温度計・コードＴ_１，Ｔ_２，…，Ｔ_７にデコードされたディジタル入力信号を一旦保持しリタイミングして出力する７（＝（２^３−１））個のＤフリップフロップＤ−ＦＦ_１，Ｄ−ＦＦ_２，…，Ｄ−ＦＦ_７からなるＤフリップフロップ群２、温度計・コードにデコードされたディジタル入力信号に応じて負荷抵抗Ｒに電流源からの電流を供給するためのスイッチング動作を行う７（＝（２^３−１））個のスイッチＳ_１，Ｓ_２，…，Ｓ_７とあらかじめ定めた電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７によりそれぞれ重み付けされた電流値の電流を供給する電流源Ｉ_１，Ｉ_２，…，Ｉ_７とからなる電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７を有する電流スイッチセル群３および負荷抵抗Ｒから構成されている。

つまり、本実施形態におけるＤＡＣは、一般的に、入力されたＮビットのバイナリ・コードのデータを（２^Ｎ−１）個の温度計・コードのデータに変換するデコーダ１、温度計・コードに変換した（２^Ｎ−１）個のデータのタイミングを揃えるためのＤフリップフロップ群２、あらかじめ定めた電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１によりそれぞれ重み付けされた電流値の電流を供給する電流源Ｉ_１〜Ｉ_２ ^Ｎ _−１を含む（２^Ｎ−１）個の電流スイッチセル群３および最終的なアナログ出力電圧を得るための負荷抵抗Ｒから構成される。

ここで、電流源Ｉ_１〜Ｉ_２ ^Ｎ _−１（図１の場合は、電流源Ｉ_１〜Ｉ_７）それぞれから供給する電流の電流値を重み付けする電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１（図１の場合は、電流値係数Ｃ_１〜Ｃ_７）は、当該ＤＡＣにおいて付与しようとする非線形特性に応じてあらかじめ定めた係数とするものであり、例えば、前述したように、マッハツェンダー型変調器（ＭＺＭ）の非線形伝達特性を補償するためのＭＺＭ逆特性つまりアークサイン・カーブ（逆正弦波カーブ）を得ようとする場合には、次の式（１）に示すような重み付け係数に設定される。

なお、式（１）において、各電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１の合計は、次の式（２）

の関係にあり、ＤＡＣから出力されるアナログ出力信号Ｖｏｕｔのフルスケールが（Ｉ・Ｒ_Ａ）となるように設定している。Ｉは、電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１によって重み付けされる電流値を示し、Ｒ_Ａは、負荷抵抗Ｒの抵抗値を示している。

次に、本ＤＡＣのＤ／Ａ（Digital-to-Analog）変換動作について、図１に示す３ビットＤＡＣの例を用いて説明する。

まず、３ビットのバイナリ・コードのディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２がＤＡＣのデコーダ１に入力される。デコーダ１においては、図２に示すように、入力されたディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２の３ビットのバイナリ・コードを７（＝２^３−１）個の各ビットの重みがない温度計・コードＴ_１，Ｔ_２，…，Ｔ_７に変換して、対応する７個のＤフリップフロップＤ−ＦＦ_１，Ｄ−ＦＦ_２，…，Ｄ−ＦＦ_７にそれぞれ一旦保持する。ここで、図２は、図１に示すＤＡＣのデコーダ１においてコード変換されるバイナリ・コードと温度計・コードとの対応関係の一例を示す変換テーブルであり、ディジタル入力信号として入力される３ビットのバイナリ・コードＤ_０，Ｄ_１，Ｄ_２が示す個数に応じて、電流スイッチセル群３の各電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７のうち、対応する個数分の電流スイッチセルのスイッチを、下位側から連続して駆動するためのスイッチ駆動信号となるように、‘１’が下位ビット側から連続する温度計・コードＴ_１，Ｔ_２，…，Ｔ_７に変換している例を示している。

７個のＤフリップフロップＤ−ＦＦ_１，Ｄ−ＦＦ_２，…，Ｄ−ＦＦ_７に一旦保持された７個の温度計・コードＴ_１，Ｔ_２，…，Ｔ_７は、あらかじめ定めたタイミングでリタイミングされて出力され、対応する電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７のスイッチＳ_１，Ｓ_２，…，Ｓ_７をそれぞれ駆動する。

電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７のスイッチＳ_１，Ｓ_２，…，Ｓ_７に７個の温度計・コードＴ_１，Ｔ_２，…，Ｔ_７がＤフリップフロップＤ−ＦＦ_１，Ｄ−ＦＦ_２，…，Ｄ−ＦＦ_７からそれぞれ供給されると、ディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２のディジタル・コード状態が１つ上がる（すなわち、バイナリ・コードが示す個数が１つ増加する）につれて、電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７のスイッチＳ_１，Ｓ_２，…，Ｓ_７が、下位ビット側（温度計・コードＴ_１が入力されるスイッチＳ_１）から上位ビット側に向かって順番にｏｎ状態になる。

例えば、ディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２が（１、０、１）の場合、図２に示すように、デコーダ１によって、バイナリ・コード（１、０、１）は、下位ビット（温度計・コードＴ_１）側から５個の‘１’が連続する温度計・コード（０、０、１、１、１、１、１）に変換され、該温度計・コード信号によって、電流スイッチセル群３の７個の電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７のうち、下位側の５個の電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_５のスイッチＳ_１，Ｓ_２，…，Ｓ_５が駆動される。

したがって、このとき、５個の電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_５の電流源Ｉ_１，Ｉ_２，…，Ｉ_５から負荷抵抗Ｒに供給される電流の総和は、各電流源から供給する電流の電流値Ｉを重み付けするための電流値係数をＣ_１，Ｃ_２，…，Ｃ_５とすると、（Ｃ_１＋Ｃ_２＋Ｃ_３＋Ｃ_４＋Ｃ_５）・Ｉの電流値となり、該電流値に基づいた最終的なアナログ出力電圧がアナログ出力信号Ｖｏｕｔとして生成されることになる。

ここで、図１の場合、７（＝２^３−１）個の各電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７内の電流源Ｉ_１，Ｉ_２，…，Ｉ_７から供給される電流の電流値には、前述したように、当該ＤＡＣにおいて付与しようとする非線形特性に応じてあらかじめ定めた電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７が設定されており、例えば、ＭＺＭ逆特性つまり逆正弦波関数（アークサイン・カーブ）を実現したい場合には、該ＭＺＭ逆特性に応じた電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７が設定されている。

したがって、以上のようなＤ／Ａ変換動作を行った結果として、例えば、逆正弦波関数（アークサイン・カーブ）を実現しようとする場合であれば、ディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２として入力される各バイナリ・コードに対して、図３に示すような不等間隔のアナログ出力レベルＶ_１〜Ｖ_８が生成され、図１１に示した従来のＤＡＣの場合に比し、より精度が高いＭＺＭ逆特性を実現することができる。図３は、図１に示すディジタル／アナログ変換器（ＤＡＣ）におけるマッハツェンダー型変調器（ＭＺＭ）の逆特性（アークサイン・カーブ）の実現手法を説明するための特性図である。

なお、図１に示すような本実施形態の場合の３ビット構成のＤＡＣにおいて、非線形特性としてＭＺＭ逆特性の変換動作を行う場合には、式（１）に示すように、各電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７は、次のような値に設定すれば良い。

Ｃ_１＝Ｃ_７＝０．２４６７５、
Ｃ_２＝Ｃ_６＝０．１１２２７、
Ｃ_３＝Ｃ_５＝０．０９５３５、
Ｃ_４＝０．０９１２６
当然のことながら、ＭＺＭ逆特性を実現する場合、前述のような電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７に正確に設定することが望ましいが、或る程度、近似的に、前述の電流値係数に近い値に設定したとしても、従来のＤＡＣの場合よりもＭＺＭ逆特性をより精度良く実現することができることには変わりはない。

なお、本実施形態におけるＤＡＣにおいて、実現しようとする非線形特性は、前述したように、ＭＺＭ逆特性つまりアークサインの特性に限るものではなく、例えば、
ｙ＝１−（１−ｘ^２）^１／２
で表されるような、円周の一部を切り取ったカーブを与える非線形出力特性であっても良く、電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７の電流源Ｉ_１，Ｉ_２，…，Ｉ_７が供給する電流の電流値を重み付ける電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７の値を変更するだけで、所望する非線形特性を実現することができる。

また、たとえ、低分解能のＤＡＣを用いている場合であっても、実現しようとする非線形特性のアナログ出力信号を、従来のＤＡＣの場合よりも精度良く出力することが可能である。

また、電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７の電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７の値は固定されている必要はなく、例えば、状況に応じて、出力特性を変更することを可能とするために、ＤＡＣ内あるいはＤＡＣ外にレジスタや可変抵抗等を配置し、該レジスタや可変抵抗等の値を動的に変更して設定することによって、電流値の重み付けを行う電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７の値を適宜変更可能とするような構成を採用することも可能である。

なお、動的に電流スイッチセルの電流源Ｉ_１，Ｉ_２，…，Ｉ_７が供給する電流の電流値の重み付けを行う電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７の値を変更することが可能な構成が付加されている場合であれば、場合によって、一時的に線形な特性のアナログ出力信号を出力したい場合には、各電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７を、次のような値に設定すれば良い。

Ｃ_１＝Ｃ_２＝Ｃ_３＝Ｃ_４＝Ｃ_５＝Ｃ_６＝Ｃ_７＝０．１４２８５７（＝１／７）
以上のように、一般に、Ｎビットのディジタル入力信号Ｄ_１〜Ｄ_Ｎのバイナリ・コードを（２^Ｎ−１）個の温度計・コードにデコードするデコーダと、実現したい非線形特性に応じて電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１により適宜重み付けされた電流値の電流を供給する電流源Ｉ_１〜Ｉ_２ ^Ｎ _−１とを備えたディジタル／アナログ変換器（ＤＡＣ）の回路構成とすることによって、たとえ、低分解能のディジタル／アナログ変換器（ＤＡＣ）であっても、所望する非線形特性のアナログ出力信号を精度良く出力することができる。また、図１１の従来技術のように、ディジタル／アナログ変換器（ＤＡＣ）の前段のディジタル信号処理器（ＤＳＰ）において非線形特性実現のための特段の処理を行うことも不要である。

さらには、電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１として用いるデータを動的に設定することができるレジスタや可変抵抗等をＤＡＣ内あるいはＤＡＣ外に備えることによって、状況に応じて、非線形特性のみならず線形特性も含め、ディジタル／アナログ変換器（ＤＡＣ）の変換特性を動的に適宜変更することもできる。

（参考例）
次に、ディジタル／アナログ変換器（ＤＡＣ）の参考例の回路構成について説明する。

実施形態において説明したように、温度計・コードにデコードして動作する結果として、本発明に係るディジタル／アナログ変換器（ＤＡＣ）においては、必要とする電流スイッチセルＣＳ_１〜ＣＳ_Ｎの個数が、一般的なバイナリウェイト・カレント・ステアリング型のディジタル／アナログ変換器（ＤＡＣ）の場合よりも多くなる。

そこで、例えば逆正弦波（アークサイン）特性のように、アナログ出力信号として得ようとしている非線形特性を、ディジタル入力信号のバイナリ・コードＤ_１〜Ｄ_Ｎが示す下位側の値と上位側の値とで対称性を有する非線形特性とする場合、言い換えると、デコードした温度計・コードの中間のビットを中心にして、該温度計・コードの下位側ビット（最小ビットＬＳＢから中間ビットまで）と、該温度計・コードの上位側ビット（中間値から最大ビットＭＳＢまで）との間で、それぞれにおいて出力するアナログ出力信号として対称性を有する信号を得ようとする場合、つまり、電流スイッチセルの電流源Ｉ_１〜Ｉ_２ ^Ｎ _−１が供給する電流の電流値の重み付けを行う電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１の値が対称性を有する値に設定しようとする場合には、該対称性を利用して、下位側と上位側とで折り畳んだ温度計・コードとディジタル入力信号の最上位ビットＤ_Ｎとからなる変換コードを生成するコード変換部４を、図１に示す実施形態におけるデコーダ１の代わりに備えることによって、電流スイッチセルの個数を半分近くにまで削減して構成することも可能である。

以下に、かかる対称性を有する非線形出力特性を付与するディジタル／アナログ変換器（ＤＡＣ）の一例としてＭＺＭ逆特性つまり逆正弦波（アークサイン）特性のディジタル／アナログ変換器（ＤＡＣ）を例にとって、本参考例におけるディジタル／アナログ変換器（ＤＡＣ）の回路構成について図４を用いて以下に説明する。図４は、ディジタル／アナログ変換器（ＤＡＣ）の参考例の回路構成を示す回路図であり、図１に示すディジタル／アナログ変換器（ＤＡＣ）よりも回路規模を縮小可能とする構成例を示すものであり、３ビット構成の場合を例にして示している。

逆正弦波（アークサイン）関数の特性上、（２^Ｎ−１）個の温度計・コードＴ_１〜Ｔ_２ ^Ｎ _−１(図１の場合、Ｔ_１〜Ｔ_７)の下位側ビットと上位側ビットとの対称性から、式（１）において、中間ビットの（Ｔ_２ ^Ｎ _／２）ビット目（図１の場合Ｔ_４ビット目）を中心にして
Ｃ_ｘ＝Ｃ_２ ^Ｎ _−ｘ （Ｘ＝１，２，…，Ｎ）
の関係が成立することを利用すると、温度計・コードにデコードするデコーダ１Ａと該温度計・コードを折り畳む第１、第２のゲート回路４Ａ，４Ｂとを組み合わせたコード変換部４を用いることによって、図４に示すような回路構成とすることが可能である。

図４に示すように、図１に示したデコーダ１の代わりにコード変換部４を用いた回路構成とすれば、図１の場合に比して素子数特に電流スイッチセルの個数を４個の電流スイッチセルＣＳ_１〜ＣＳ_４に略半減したディジタル／アナログ変換器（ＤＡＣ）においても、非線形特性例えばＭＺＭ逆特性の出力を精度良く実現することができる。さらには、回路規模を削減した結果として、アナログ出力ノードに見える容量成分も略半減し、ディジタル／アナログ変換器（ＤＡＣ）そのものの出力帯城の拡大（高速化）を図ることができる。

また、図４のディジタル／アナログ変換器（ＤＡＣ）には、前述のように、新たなコード変換部４を導入しており、コード変換部４から出力される変換コードＸ_１〜Ｘ_４によって駆動される電流スイッチセルＣＳ_１〜ＣＳ_４内の電流値係数Ｃ_１〜Ｃ_４も、前述した実施形態の場合とは異なる値を設定している。

まず、コード変換部４に関して説明する。本コード変換部４に、Ｎビットのディジタル入力信号のバイナリ・コードＤ_０〜Ｄ_Ｎ（図４の場合、バイナリ・コードＤ_０，Ｄ_１，Ｄ_２）が入力されると、まず、その最上位ビットＤ_Ｎ（図４の場合、最上位ビットＤ_２）とそれ以外の（Ｎ−１）個のビットＤ_０〜Ｄ_Ｎ―１（図４の場合、最上位ビットＤ_０，Ｄ_１）それぞれとの間で第１のＸＯＲ演算（排他的論理和演算）が、第１のゲート回路４Ａにおいてなされる。

しかる後、第１のゲート回路４Ａにおける第１のＸＯＲ演算結果の（Ｎ−１）ビットのバイナリ・コードがデコーダ１Ａに入力されて、（Ｎ−１）ビットのバイナリ・コードから｛２^{（Ｎ−１）}−１｝個の温度計・コードに変換される。

さらに、デコーダ１Ａにおいて変換された｛２^{（Ｎ−１）}−１｝個の温度計・コードと入力されたバイナリ・コードの最上位ビットＤ_Ｎとの間で第２のゲート回路４Ｂにおいて再びＸＯＲ演算（排他的論理和演算）が第２の演算としてなされることにより、下位側と上位側とで折り畳まれた温度計・データが得られる。つまり、第２の演算結果である第２のゲート回路４ＢにおけるＸＯＲ演算結果の｛２^{（Ｎ−１）}−１｝個の温度計・コードとディジタル入力信号として入力されたバイナリ・コードの最上位ビットＤ_Ｎとからなる２^{（Ｎ−１）}個の新たな変換コードＸ_１〜Ｘ_２ ^{（Ｎ−１）}が得られる。かくのごとく、Ｎビットのバイナリ・コードからなるディジタル入力信号は、コード変換部４において、２^{（Ｎ−１）}個の新たな変換コードＸ_１〜Ｘ_２ ^{（Ｎ−１）}に変換される。

一例として、図４に示す３ビットのバイナリ・コードからなるディジタル入力信号の場合においては、図５に示すような変換コードに変換される。ここに、図５は、図４に示すディジタル／アナログ変換器（ＤＡＣ）のコード変換部４においてコード変換されるバイナリ・コードと変換コードとの対応関係の一例を示す変換テーブルである。

図５に示すように、コード変換部４においてコード変換された変換コードＸ_１〜Ｘ_４は、ディジタル入力信号として入力される３ビットのバイナリ・コードＤ_０，Ｄ_１，Ｄ_２の値が大きくなるにつれ、最上位ビットＤ_２が“１”になるまでは、順に、最下位ビットＸ_１側から“１”が順次上位ビット側に増加していき、最上位ビットＤ_２が“１”になった以降は、大きくなるにつれ、逆に、最上位ビットＸ_４側から“１”が順次増加していくという、下位側と上位側とで対称性を有する変化が得られるコードとして生成している例を示している。

次に、電流スイッチセルＣＳ_１〜ＣＳ_４内の電流値係数Ｃ_１〜Ｃ_４について説明する。まず、図４に示す本参考例のディジタル／アナログ変換器（ＤＡＣ）においては、電流スイッチセルは、コード変換部４から出力される２^{（Ｎ−１）}ビットの変換コードＸ_１〜Ｘ_２ ^{（Ｎ−１）}の各ビットごとに配置される。したがって、図１に示した実施形態のディジタル／アナログ変換器（ＤＡＣ）に比べ、前述したように、電流スイッチセルの総数が（２^Ｎ−１）個（図１の３ビット構成の場合は７個）から２^{（Ｎ−１）}個（図４の３ビット構成の場合は４個）に減っており、同じく、電流源の総数も、２^{（Ｎ−１）}個（図４の３ビット構成の場合は４個）に減っている。

かくのごとく、図１に比して２^{（Ｎ−１）}個に減少した電流スイッチセルＣＳ_１〜ＣＳ_２ ^{（Ｎ−１）}内の電流源Ｉ_１〜Ｉ_２ ^{（Ｎ−１）}から供給する電流の電流値に関して電流値係数Ｃ_１〜Ｃ_２ ^{（Ｎ−１）}が掛かるわけであるが、変換コードＸ_１〜Ｘ_２ ^{（Ｎ−１）}のうち、最上位ビットの変換コードＸ_２ ^{（Ｎ−１）}を除く残りのビットの変換コードＸ_１〜Ｘ_２ ^{（Ｎ−１）} _−１がそれぞれ入力される電流スイッチセルＣＳ_１〜ＣＳ_２ ^{（Ｎ−１）} _−１内の電流源Ｉ_１〜Ｉ_２ ^{（Ｎ−１）} _−１それぞれについては、各電流値Ｉに掛かる電流値係数Ｃ_１〜Ｃ_２ ^{（Ｎ−１）} _−１は、実施形態における式（１）と全く同じ値の係数として、次の式（３）で与えられる。

一方、最上位ビットの変換コードＸ_２ ^{（Ｎ−１）}が入力される電流スイッチセルＣＳ_２ ^{（Ｎ−１）}内の電流源Ｉ_２ ^{（Ｎ−１）}については、電流値Ｉに掛かる電流値係数Ｃ_２ ^{（Ｎ−１）}は、次の式（４）で与えられる。

なお、図４に示すような本参考例の場合の３ビット構成のＤＡＣにおいて、非線形特性としてＭＺＭ逆特性の変換動作を行う場合には、各電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４は、式（３）、式（４）に示すように、次のような値に設定すれば良い。

Ｃ_１＝０．２４６７５、
Ｃ_２＝０．１１２２７、
Ｃ_３＝０．０９５３５、
Ｃ_４＝０．５４５６３
当然のことながら、ＭＺＭ逆特性を実現する場合、前述のような電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４に正確に設定することが望ましいが、或る程度、近似的に、前述の電流値係数に近い値に設定したとしても、従来のＤＡＣの場合よりもＭＺＭ逆特性をより精度良く実現することができることには変わりはない。

かくのごとき電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４が与えられた電流スイッチセルＣＳ_１，ＣＳ_２，ＣＳ_３，ＣＳ_４を、コード変換部４によって変換された新たな変換コードＸ_１，Ｘ_２，Ｘ_３，Ｘ_４によってそれぞれ駆動することにより、実施形態のディジタル／アナログ変換器（ＤＡＣ）の場合と同様に、図３に示すようなＭＺＭ逆特性（アークサイン・カーブ）を実現することができる。

なお、本参考例におけるＤＡＣにおいても、実施形態の場合と同様、実現しようとする非線形特性は、前述したように、ＭＺＭ逆特性つまりアークサインの特性に限るものではなく、非線形特性として対称性を有するものであれば、如何なる非線形出力特性であっても良く、電流スイッチセルＣＳ_１，ＣＳ_２，ＣＳ_３，ＣＳ_４の電流源Ｉ_１，Ｉ_２，Ｉ_３，Ｉ_４が供給する電流の電流値を重み付ける電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４の値を変更するだけで、所望する非線形特性を実現することができる。

また、たとえ、低分解能のＤＡＣを用いている場合であっても、実現しようとする非線形特性のアナログ出力信号を、従来のＤＡＣの場合よりも精度良く出力することが可能である。

また、電流スイッチセルＣＳ_１，ＣＳ_２，Ｃ_３，ＣＳ_４の電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４の値は固定されている必要はなく、実施形態の場合と同様、例えば、状況に応じて、出力特性を変更することを可能とするために、ＤＡＣ内あるいはＤＡＣ外にレジスタや可変抵抗等を配置し、該レジスタや可変抵抗等の値を動的に変更して設定することによって、電流値の重み付けを行う電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４の値を適宜変更可能とするような構成を採用することも可能である。

なお、動的に電流スイッチセルの電流源Ｉ_１，Ｉ_２，Ｉ_３，Ｉ_４が供給する電流の電流値の重み付けを行う電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４の値を変更することが可能な構成が付加されている場合であれば、場合によって、一時的に線形な特性のアナログ出力信号を出力したい場合には、各電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４を、次のような値に設定すれば良い。

Ｃ_１＝Ｃ_２＝Ｃ_３＝０．１４２８５７、
Ｃ_４＝０．５７１４２９
以上のように、一般に、Ｎビットのディジタル入力信号Ｄ_１〜Ｄ_Ｎを温度計・コードを一部含む変換コードＸ_１〜Ｘ_２ ^{（Ｎ−１）}に変換するコード変換部４と、実現したい非線形特性に応じて電流値係数Ｃ_１〜Ｃ_２ ^{（Ｎ−１）}により適宜重み付けされた電流値の電流を供給する電流源Ｉ_１〜Ｉ_２ ^{（Ｎ−１）}とを備えたディジタル／アナログ変換器（ＤＡＣ）の回路構成とすることによって、実施形態に比して回路規模を大幅に削減するとともに、たとえ、低分解能のディジタル／アナログ変換器（ＤＡＣ）であっても、所望する非線形特性のアナログ出力信号を精度良く出力することができる。また、図１１の従来技術のように、ディジタル／アナログ変換器（ＤＡＣ）の前段のディジタル信号処理器（ＤＳＰ）において非線形特性実現のための特段の処理を行うことも不要である。

さらには、電流値係数Ｃ_１〜Ｃ_２ ^{（Ｎ−１）}として用いるデータを動的に設定することができるレジスタや可変抵抗等をＤＡＣ内あるいはＤＡＣ外に備えることによって、状況に応じて、非線形特性のみならず線形特性も含め、ディジタル／アナログ変換器（ＤＡＣ）の変換特性を動的に適宜変更することもできる。

（本発明の実施形態、参考例の効果）
以上の実施形態、参考例によると、各ビットの重みがない温度計・コードごとに対応させて配置した各電流スイッチセルの電流源から供給する電流の電流値を適宜重み付けすることによって、ディジタル／アナログ変換器（ＤＡＣ）のアナログ出力信号の出力レベルそのものを不等間隔にして、所望の非線形特性例えばアークサイン・カーブ（ＭＺＭ逆特性）を有する入出力特性を実現することが可能である。したがって、ディジタル信号処理器（ＤＳＰ）内部で非線形特性例えばアークサイン・カーブ（ＭＺＭ逆特性）を実現するなどの特段の処理を必要とせず、かつ、従来の非線形特性を付与する手法（つまり、ＤＳＰとＤＡＣとの組み合わせにより非線形特性を付加する手法）よりも、より精度良く、非線形特性例えばアークサイン・カーブ（ＭＺＭ逆特性）を実現することができる。

例えば、前述した実施形態、参考例のごときディジタル／アナログ変換器（ＤＡＣ）を光ディジタル・トランスミッタに適用すれば、低分解能のディジタル／アナログ変換器（ＤＡＣ）であっても、比較的、精度良く、例えば正弦波（サイン）カーブの出力特性を有するＭＺＭの非線形伝達特性を補償することができ、最大の透過率を得ながらにして、送信信号の歪み（ノイズ）の発生を抑圧することができる。

かかる効果の従来の手法との差分について、以下に、さらに具体的に説明する。

例えばＭＺＭが理想的な特性を示すもの（つまり、伝達特性として理想的な正弦波（サイン）カーブの出力特性を有するもの）であると仮定すると、送信信号に生じるノイズは、ディジタル／アナログ変換器（ＤＡＣ）の出力信号におけるアークサインカーブからのズレに相当することになる。

すなわち、従来技術のように、線形出力を有する３ビットのディジタル／アナログ変換器（ＤＡＣ）を利用しながらディジタル信号処理器（ＤＳＰ）において補償コード（例えばＭＺＭ逆特性の補償コード）を生成するという手法の場合には、光ディジタル・トランスミッタの送信信号に生じる総ノイズは、図６（Ａ）に示すハッチング部分（アークサインカーブＡＣとＤＡＣから出力されるアナログ出力信号Ｖｏｕｔ′との差分）の総面積に相当する。一方、本発明の３ビットのディジタル／アナログ変換器（ＤＡＣ）によって非線形特性（例えばＭＺＭ逆特性）を実現するという手法の場合は、光ディジタル・トランスミッタの送信信号に生じる総ノイズは、図６（Ｂ）に示すハッチング部分（アークサインカーブＡＣとＤＡＣから出力されるアナログ出力信号Ｖｏｕｔとの差分）の総面積に相当する。

ここに、図６は、マッハツェンダー型変調器（ＭＺＭ）により構成される光ディジタル・トランスミッタから送信される送信信号の歪み（ノイズ）の発生状況を説明するための模式図であり、図６（Ａ）が、図８に示すような従来の手法における送信信号の歪み（ノイズ）の発生状況をハッチング表示により示しており、図６（Ｂ）が、図１または図４に示すような本発明による手法における送信信号の歪み（ノイズ）の発生状況をハッチング表示により示している。

ここで、図６（Ａ）に示すハッチング部分の総面積つまりはノイズ量を‘１’とすると、図６（Ｂ）のハッチング部分の総面積つまりノイズ量は‘０．６８’（６８％）となっており、本発明による手法においては、従来手法に比して大幅にノイズを低減することができる。

さらに、使用するディジタル／アナログ変換器（ＤＡＣ）の分解能を向上させれば、当然のことながら、量子化ノイズが減る分だけ、従来の手法であっても、本発明による手法であっても、送信信号の総ノイズ量も削減することができるが、より正確に所望の非線形特性を有するアナログ出力信号を出力することができる本発明のディジタル／アナログ変換器（ＤＡＣ）を用いる手法の方が、従来の手法よりも総ノイズ量をより多く低減することができる。

例えば、非線形特性としてアークサイン特性（逆ＭＺＭ特性）を出力する場合、図７に示すように、ＭＺＭの非線形伝達特性をより正確に補償することが可能な本発明のディジタル／アナログ変換器（ＤＡＣ）を用いる手法の方が、従来の手法よりも総ノイズ量をより多く低減することができる。図７は、光ディジタル・トランスミッタに利用するディジタル／アナログ変換器（ＤＡＣ）の分解能と、光ディジタル・トランスミッタから送信される送信信号のノイズ量との関係を示すグラフであり、３ビット構成の従来のディジタル／アナログ変換器（ＤＡＣ）を用いる場合に発生するノイズ量を‘１’として規格化したノイズ量を示している。

１…デコーダ、１Ａ…デコーダ、２…Ｄフリップフロップ群、３…電流スイッチセル群、４…コード変換部、４Ａ…第１のゲート回路、４Ｂ…第２のゲート回路、１１…ディジタル信号処理器（ＤＳＰ）、１２，１３…ディジタル／アナログ変換器（ＤＡＣ）、１４…光ＩＱ変調器、ＡＣ…アークサインカーブ、Ｃ_１，Ｃ_２，〜，Ｃ_７…電流値係数、ＣＳ_１，ＣＳ_２，〜，ＣＳ_７…電流スイッチセル、Ｄ_０，Ｄ_１，Ｄ_２…ディジタル入力信号、Ｄ−ＦＦ_１，Ｄ−ＦＦ_２，〜，Ｄ−ＦＦ_７…Ｄフリップフロップ、Ｉ_１，Ｉ_２，〜，Ｉ_７…電流源、Ｒ…負荷抵抗、Ｓ_１，Ｓ_２，〜，Ｓ_７…スイッチ、Ｔ_１，Ｔ_２，…，Ｔ_７…温度計・コード、Ｘ_１，Ｘ_２，Ｘ_３，Ｘ_４…変換コード、Ｖｏｕｔ，Ｖｏｕｔ′…アナログ出力信号。

Claims (2)

1. Ｎビットのバイナリ・コードからなるディジタル入力信号を、各ビットの重みがない温度計・コードにデコードするデコーダと、デコードされた前記温度計・コードのビットごとに、それぞれのビットの値に応じて、電流源からの電流を負荷に供給するか否かを切り替える電流スイッチセルとを備えることにより、前記ディジタル入力信号をアナログ出力信号に変換するディジタル／アナログ変換器において、前記電流スイッチセルごとの前記電流源が供給する電流の電流値を、前記アナログ出力信号に非線形出力特性を付与するためにあらかじめ定めた電流値係数によって重み付けした電流値とし、
   前記デコーダに前記ディジタル入力信号のＮビットすべてを入力して、前記デコーダから出力される前記温度計・コードを（２ ^Ｎ −１）ビットとし、前記電流スイッチセルの個数を（２ ^Ｎ −１）個とし、
   各前記電流源が供給する電流の電流値の重み付けを行う各前記電流値係数を、Ｃ _１ ，Ｃ _２ ，…、Ｃ _２ ^Ｎ _−１ とした場合、各前記電流値係数は、次の式
   

   

   によって与えられる
   ことを特徴とするディジタル／アナログ変換器。
2. 請求項１に記載のディジタル／アナログ変換器において、各前記電流源が供給する電流の電流値の重み付けを行う各前記電流値係数を動的に設定することができるレジスタまたは可変抵抗を、当該ディジタル／アナログ変換器内または当該ディジタル／アナログ変換器の外に備えていることを特徴とするディジタル／アナログ変換器。

Images