JPWO2008117540A1 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 Download PDF

Info

Publication number
JPWO2008117540A1
JPWO2008117540A1 JP2009506214A JP2009506214A JPWO2008117540A1 JP WO2008117540 A1 JPWO2008117540 A1 JP WO2008117540A1 JP 2009506214 A JP2009506214 A JP 2009506214A JP 2009506214 A JP2009506214 A JP 2009506214A JP WO2008117540 A1 JPWO2008117540 A1 JP WO2008117540A1
Authority
JP
Japan
Prior art keywords
scan
voltage
electrode
electrodes
scan electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009506214A
Other languages
English (en)
Inventor
小川　兼司
兼司 小川
慶治 赤松
慶治 赤松
新井　康弘
康弘 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2008117540A1 publication Critical patent/JPWO2008117540A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

本発明のプラズマディスプレイパネルの駆動方法は、プラズマディスプレイパネルの走査電極（ＳＣ１〜ＳＣｎ）を２つの走査電極群に分割し、サブフィールドの書込み期間を２つの走査電極群に対応する２つの書込み期間に分割し、少なくとも一方の書込み期間において、一方の走査電極群に属する走査電極（ＳＣ１，ＳＣ３，・・・）には、走査パルス電圧（Ｖａｄ）よりも高い第２の電圧（Ｖｓ２）から前記走査パルス電圧（Ｖａｄ）に遷移し再び前記第２の電圧（Ｖｓ２）に遷移する走査パルスを順次印加し、他方の走査電極群に属する走査電極（ＳＣ２，ＳＣ４，・・・）には、前記走査パルス電圧（Ｖａｄ）より高い第３の電圧（Ｖｓ３）と、前記第２の電圧（Ｖｓ２）及び前記第３の電圧（Ｖｓ３）より高い第４の電圧（Ｖｓ４）とのいずれかの電圧を印加し、少なくとも隣接する走査電極（ＳＣ１，ＳＣ３，・・・）に前記走査パルス電圧（Ｖａｄ）が印加されている間は前記第３の電圧（Ｖｓ３）を印加する。

Description

本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。
前面板には走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、背面板にはデータ電極が背面ガラス基板上に平行に複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。
パネルを駆動する方法としては、サブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般に用いられている。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷が各電極上に形成される。書込み期間では、走査電極のそれぞれに走査パルスを順次印加するとともに表示を行うべき放電セルのデータ電極に選択的に書込みパルスを印加して書込み放電が発生される。そして維持期間では、表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ発光させることにより画像表示が行われる。
サブフィールド法の中でも、走査電極を複数の走査電極群に分けて、走査電極群のそれぞれに対して書込み放電を発生させるタイミングをずらせた駆動方法がいくつか提案されている。例えば特許文献１には、第１の走査電極群に走査パルスを印加している間に第２の走査電極群に比較的低い電圧である第２電圧を印加し、その後第３電圧まで漸進的に立ち下がるセットダウンパルスを印加する駆動方法が開示されている。しかし１つの走査電極群に走査パルスを印加している間に他の走査電極群に低い電圧を印加すると、低い電圧を印加した走査電極群では書込み動作に必要な壁電荷が減少し、正常な書込み放電を発生しないことがある。
しかしサブフィールド法を用いてパネルを駆動する場合に、走査電極に走査パルスを印加しなくてもデータ電極に書込みパルスを印加するだけで書込み動作に必要な壁電荷が減少し、正常な書込み放電を発生しないことがある。この課題を解決する方法として、例えば特許文献２には、走査電極を４つの走査電極群に分割するとともに、各走査電極群に属する走査電極に走査パルスを順次印加する４つの期間に書込み期間を分割し、走査パルスを印加しない走査電極群には、走査パルスを印加する走査電極群よりも高い電圧を印加する駆動方法が開示されている。
しかしながら、上記の駆動方法によれば、隣り合う走査電極の電圧差が過大となるタイミングが生じ、パネルの電極端子間やプリント基板の配線パターン間でスパークが発生する。またはマイグレーションによりパネルの走査電極引き出し部分でショートする等の可能性がある。また、走査電極群のそれぞれに対応した走査電極駆動回路から駆動電圧が供給されるので、走査電極群毎に駆動電圧波形にわずかな差異が生じ、走査電極群の境界に対応する画像表示領域に輪郭が発生して画像表示品質が低下する等の課題がある。
特開２００７−６５６７１号公報 特開２００３−４３９８９号公報
本発明は、スパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができるパネルの駆動方法およびプラズマディスプレイ装置を提供する。
プラズマディスプレイパネルの駆動方法は、複数の走査電極と複数の維持電極と複数のデータ電極とを備えたプラズマディスプレイパネルの駆動方法であって、複数の走査電極を第１の走査電極群と第２の走査電極群とに分け、１フィールド期間を、第１の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する第１の書込み期間と、第２の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する第２の書込み期間とを有する複数のサブフィールドで構成し、第１の書込み期間および第２の書込み期間の少なくとも一方において、走査パルスを印加する走査電極群に属する走査電極には、走査パルス電圧よりも高い第２の電圧から走査パルス電圧に遷移し再び第２の電圧に遷移する走査パルスを順次印加し、走査パルスを印加しない走査電極群に属する走査電極には、走査パルス電圧より高い第３の電圧と、第２の電圧および第３の電圧より高い第４の電圧とのいずれかの電圧を印加し、少なくとも隣接する走査電極に走査パルス電圧が印加されている間は第３の電圧を印加する。
プラズマディスプレイ装置は、複数の走査電極と複数の維持電極と複数のデータ電極とを有するプラズマディスプレイパネルと、複数の走査電極を第１の走査電極群と第２の走査電極群とに分け、１フィールド期間を構成するサブフィールドの第１の書込み期間において第１の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加し、第２の書込み期間において第２の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する走査電極駆動回路とを備え、走査電極駆動回路は、第１の書込み期間および第２の書込み期間の少なくとも一方において、走査パルスを印加する走査電極群に属する走査電極には、走査パルス電圧よりも高い第２の電圧から走査パルス電圧に遷移し再び第２の電圧に遷移する走査パルスを順次印加し、走査パルスを印加しない走査電極群に属する走査電極には、走査パルス電圧より高い第３の電圧と、第２の電圧および第３の電圧より高い第４の電圧とのいずれかの電圧を印加し、少なくとも隣接する走査電極に走査パルス電圧が印加されている間は第３の電圧を印加する。
図１は本発明の実施の形態１におけるパネルの構造を示す分解斜視図である。 図２は本発明の実施の形態１におけるパネルの電極配列図である。 図３は本発明の実施の形態１におけるプラズマディスプレイ装置の回路ブロック図である。 図４は本発明の実施の形態１におけるパネルの各電極に印加する駆動電圧波形を示す図である。 図５は本発明の実施の形態１におけるプラズマディスプレイ装置の走査パルス発生部の構成を示す回路図である。 図６は本発明の実施の形態１の書込み期間において走査電極に印加する駆動電圧波形を示す図である。 図７は本発明の実施の形態１における前面基板の走査電極、維持電極およびそれらの電極端子の配置を示す模式図である。 図８は本発明の実施の形態１における電極端子の詳細を示す拡大図である。 図９は本発明の実施の形態２の書込み期間において走査電極に印加する駆動電圧波形を示す図である。
符号の説明
１０ パネル
２２ 走査電極
２３ 維持電極
２４ 表示電極対
３２ データ電極
４１ 画像信号処理回路
４２ データ電極駆動回路
４３ 走査電極駆動回路
４４ 維持電極駆動回路
４５ タイミング発生回路
５０ 走査パルス発生部
５３ 奇数電極出力部
５４，５７ スイッチ
５６ 偶数電極出力部
６０（１）〜６０（ｎ） 出力部
７０（１）〜７０（ｎ），８０（１）〜８０（ｎ） スイッチング素子
９２，９３ 引出し線
９７，９８ 電極端子
１００ プラズマディスプレイ装置
以下、本発明の実施の形態におけるパネルの駆動方法およびプラズマディスプレイ装置について、図面を用いて説明する。
（実施の形態１）
図１は、本発明の実施の形態１におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部はガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
図２は、本発明の実施の形態１におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本（ｎは偶数）の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。
なお、実施の形態１においてはｎを偶数とし、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１が第１の走査電極群に属し、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎが第２の走査電極群に属するものとして説明する。
図３は、本発明の実施の形態１におけるプラズマディスプレイ装置１００の回路ブロック図である。プラズマディスプレイ装置１００は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５および各回路ブロックに必要な電源を供給する電源部（図示せず）を備えている。
画像信号処理回路４１は、入力された画像信号をサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路４２はサブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極Ｄ１〜Ｄｍを駆動する。
タイミング発生回路４５は水平同期信号および垂直同期信号をもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路４３は、書込み期間において走査電極ＳＣ１〜ＳＣｎに印加する各種の電圧および走査パルスを発生するための走査パルス発生部５０を有し、タイミング信号にもとづいて各走査電極ＳＣ１〜ＳＣｎをそれぞれ駆動する。維持電極駆動回路４４はタイミング信号にもとづいて維持電極ＳＵ１〜ＳＵｎを駆動する。
次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。プラズマディスプレイ装置１００は、サブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電が発生され、続く書込み放電に必要な壁電荷が各電極上に形成される。
書込み期間では、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷が形成される。そして維持期間では、書込み放電を発生した放電セルで維持放電を発生させて発光させる。
なお、実施の形態１においては、書込み期間を、第１の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する第１の書込み期間と、第２の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する第２の書込み期間とに分割する。そして、第１の走査電極群に属する走査電極は奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１であり、第２の走査電極群に属する走査電極は偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎである。そこで以下、第１の書込み期間を「奇数期間」、第２の書込み期間を「偶数期間」と略記する。
次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。図４は本発明の実施の形態１におけるパネル１０の各電極に印加する駆動電圧波形を示す図である。１フィールド期間は、例えば１０のサブフィールドで構成されているが、図４には２つのサブフィールドの駆動電圧波形を示している。
第１サブフィールドの初期化期間の前半部では、データ電極Ｄ１〜Ｄｍに書込みパルス電圧Ｖｗが印加され、維持電極ＳＵ１〜ＳＵｎに０（Ｖ）が印加される。そうして、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧が印加される。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上および維持電極ＳＵ１〜ＳＵｎ上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
初期化期間の後半部では、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１が印加される。そうして、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧が印加される。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の正の壁電圧は書込み動作に適した値に調整される。
なお、１フィールドを構成するサブフィールドのうち、いくつかのサブフィールドでは初期化期間の前半部を省略してもよい。その場合には、直前のサブフィールドで維持放電を行った放電セルに対して選択的に初期化動作が行われる。図４には、第１サブフィールドの初期化期間では前半部および後半部を有する初期化動作、第２サブフィールドおよびそれ以降の初期化期間では後半部のみを有する初期化動作を行う駆動電圧波形を示している。
続く書込み期間の奇数期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２が印加される。奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１のそれぞれには第２の電圧Ｖｓ２が、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎのそれぞれには第４の電圧Ｖｓ４がそれぞれ印加される。ここで、第４の電圧Ｖｓ４は第２の電圧Ｖｓ２より高い電圧である。
次に、１番目の走査電極ＳＣ１に負の走査パルスを印加するために走査パルス電圧Ｖａｄが印加される。そして、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｗが印加される。このとき実施の形態１においては、走査電極ＳＣ１に隣接する走査電極、すなわち２番目の走査電極ＳＣ２に第４の電圧Ｖｓ４より低い第３の電圧Ｖｓ３が印加される。これは隣接する走査電極ＳＣ１と走査電極ＳＣ２との間に過大な電圧差が印加されるのを防ぐためである。
すると書込みパルス電圧Ｖｗを印加した放電セルのデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｗ−Ｖａｄ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧の差とが加算されたものとなり放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間に書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｗを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
次に、３番目の走査電極ＳＣ３に走査パルス電圧Ｖａｄが印加されるとともに、データ電極Ｄ１〜Ｄｍのうち３行目に発光させるべき放電セルのデータ電極Ｄｋに正の書込みパルス電圧Ｖｗが印加される。このとき走査電極ＳＣ３に隣接する２番目の走査電極ＳＣ２および４番目の走査電極ＳＣ４にも第３の電圧Ｖｓ３が印加される。するとその放電セルのデータ電極Ｄｋと走査電極ＳＣ３との間および維持電極ＳＵ３と走査電極ＳＣ３との間に書込み放電が起こり、各電極上に壁電圧を蓄積する書込み動作が行われる。
以下、奇数番目の走査電極ＳＣ５、ＳＣ７、・・・、ＳＣｎ−１についても同様に書込み動作を行う。そしてこのとき書込み動作を行う奇数番目の走査電極ＳＣｐ＋１（ｐ＝偶数、１＜ｐ＜ｎ）に隣接する偶数番目の走査電極ＳＣｐおよび走査電極ＳＣｐ＋２にも第３の電圧Ｖｓ３が印加される。
続く偶数期間では、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎに第２の電圧Ｖｓ２が、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１に第４の電圧Ｖｓ４が印加される。
次に、２番目の走査電極ＳＣ２に負の走査パルスを印加するために走査パルス電圧Ｖａｄが印加されるとともに、データ電極Ｄ１〜Ｄｍのうち２行目に発光させるべき放電セルのデータ電極Ｄｋに正の書込みパルス電圧Ｖｗが印加される。このとき２番目の走査電極ＳＣ２に隣接する走査電極、すなわち１番目の走査電極ＳＣ１および３番目の走査電極ＳＣ３に第４の電圧Ｖｓ４より低い第３の電圧Ｖｓ３が印加される。
するとその放電セルのデータ電極Ｄｋと走査電極ＳＣ２との交差部の電圧差は放電開始電圧を超え、２行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。
次に、４番目の走査電極ＳＣ４に走査パルス電圧Ｖａｄが印加されるとともに、４行目に発光させるべき放電セルのデータ電極Ｄｋに正の書込みパルス電圧Ｖｗが印加される。このとき走査電極ＳＣ４に隣接する３番目の走査電極ＳＣ３および５番目の走査電極ＳＣ５に第３の電圧Ｖｓ３が印加される。するとその放電セルで書込み放電が起きる。
以下同様に、偶数番目の走査電極ＳＣ６、ＳＣ８、・・・、ＳＣｎについても同様に書込み動作を行う。そしてこのとき書込み動作を行う偶数番目の走査電極ＳＣｐに隣接する奇数番目の走査電極ＳＣｐ−１および走査電極ＳＣｐ＋１に第３の電圧Ｖｓ３が印加される。
続く維持期間では、まず走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｍが印加されるとともに維持電極ＳＵ１〜ＳＵｎに０（Ｖ）が印加される。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｍに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
続いて、走査電極ＳＣ１〜ＳＣｎには０（Ｖ）が、維持電極ＳＵ１〜ＳＵｎには維持パルス電圧Ｖｍがそれぞれ印加される。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こる。そうして、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに応じた数の維持パルスが印加され、表示電極対２４の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
そして、維持期間の最後には電圧Ｖｒに向かって緩やかに上昇する傾斜波形電圧が走査電極ＳＣ１〜ＳＣｎに印加されて、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が消去される。こうして維持期間における維持動作が終了する。
次に、走査パルス発生部５０の詳細な構成について説明する。なお実施の形態１においては、第２の電圧Ｖｓ２と走査パルス電圧Ｖａｄとの差が、第４の電圧Ｖｓ４と第３の電圧Ｖｓ３との差に等しいとして説明する。この電圧の差を以下、電圧Ｖｓｃｎと記す。すなわち、（Ｖｓ２−Ｖａｄ）＝（Ｖｓ４−Ｖｓ３）＝Ｖｓｃｎである。
図５は、本発明の実施の形態１におけるプラズマディスプレイ装置１００の走査パルス発生部５０の構成を示す回路図である。図５にはパネル１０および維持電極駆動回路４４も示している。走査パルス発生部５０は、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１に印加する駆動電圧を出力する奇数電極出力部５３と、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎに印加する駆動電圧を出力する偶数電極出力部５６とを備えている。なお、初期化期間および維持期間における駆動電圧波形を発生する回路は省略した。
奇数電極出力部５３は、電圧Ｖｓｃｎのフローティング電源ＶＳＣＮ１と、スイッチ５４と、出力部６０（１）、６０（３）、・・・、６０（ｎ−１）を備えている。スイッチ５４は、フローティング電源ＶＳＣＮ１の低電圧側を走査パルス電圧Ｖａｄまたは第３の電圧Ｖｓ３に接続する。出力部６０（１）、６０（３）、・・・、６０（ｎ−１）は、フローティング電源ＶＳＣＮ１の低電圧側の電圧または高圧側の電圧を奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１のそれぞれに印加する。出力部６０（１）は、フローティング電源ＶＳＣＮ１の高圧側の電圧を出力するスイッチング素子７０（１）と、フローティング電源ＶＳＣＮ１の低圧側の電圧を出力するスイッチング素子８０（１）とを有する。出力部６０（３）も同様にスイッチング素子７０（３）とスイッチング素子８０（３）とを有する。出力部６０（５）、６０（７）、・・・、６０（ｎ−１）についても同様である。
偶数電極出力部５６は、電圧Ｖｓｃｎのフローティング電源ＶＳＣＮ２と、スイッチ５７と、出力部６０（２）、６０（４）、・・・、６０（ｎ）を備えている。スイッチ５７は、フローティング電源ＶＳＣＮ２の低電圧側を走査パルス電圧Ｖａｄまたは第３の電圧Ｖｓ３に接続する。出力部６０（２）、６０（４）、・・・、６０（ｎ）は、フローティング電源ＶＳＣＮ２の低電圧側の電圧または高圧側の電圧を偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎのそれぞれに印加する。出力部６０（２）は、フローティング電源ＶＳＣＮ２の高圧側の電圧を出力するスイッチング素子７０（２）と、フローティング電源ＶＳＣＮ２の低圧側の電圧を出力するスイッチング素子８０（２）とを有する。出力部６０（４）、６０（６）、・・・、６０（ｎ）についても同様である。
なお、電源ＶＳＣＮ１、電源ＶＳＣＮ２は、例えばＤＣ−ＤＣコンバータ等を用いて構成してもよいが、ダイオードとコンデンサを有するブートストラップ回路を用いて簡単に構成することができる。実施の形態１においては、フローティング電源ＶＳＣＮ１およびフローティング電源ＶＳＣＮ２の電圧はともに電圧Ｖｓｃｎであるので、第２の電圧Ｖｓ２は（Ｖａｄ＋Ｖｓｃｎ）であり、第４の電圧Ｖｓ４は（Ｖｓ３＋Ｖｓｃｎ）である。また、電圧Ｖａｄは−１４０（Ｖ）、電圧Ｖｓｃｎは１５０（Ｖ）、第３の電圧Ｖｓ３は０（Ｖ）である。しかしこれらの電圧は一例であり、パネルの特性等に合わせて最適な値に設定することが望ましい。
次に書込み期間における走査パルス発生部５０の動作の詳細について説明する。図６は、本発明の実施の形態１の書込み期間において走査電極ＳＣ１〜ＳＣｎに印加する駆動電圧波形を示す図である。
まず奇数期間の初めの時刻ｔ１１において、奇数電極出力部５３のスイッチ５４は走査パルス電圧Ｖａｄに接続し、出力部６０（１）、６０（３）、・・・、６０（ｎ−１）のスイッチング素子７０（１）、７０（３）、・・・、７０（ｎ−１）をオン、スイッチング素子８０（１）、８０（３）、・・・、８０（ｎ−１）をオフにして、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１に第２の電圧（Ｖａｄ＋Ｖｓｃｎ）を印加する。また偶数電極出力部５６のスイッチ５７は第３の電圧Ｖｓ３に接続し、出力部６０（２）、６０（４）、６０（６）、・・・、６０（ｎ）のスイッチング素子７０（２）、７０（４）、・・・、７０（ｎ）をオン、スイッチング素子８０（２）、８０（４）、・・・、８０（ｎ）をオフにして、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎに第４の電圧（Ｖｓ３＋Ｖｓｃｎ）を印加する。
次に時刻ｔ１２において、出力部６０（１）のスイッチング素子７０（１）をオフ、スイッチング素子８０（１）をオンにして走査電極ＳＣ１に走査パルス電圧Ｖａｄが印加される。さらに、出力部６０（２）のスイッチング素子７０（２）をオフ、スイッチング素子８０（２）をオンにして、走査電極ＳＣ２に第３の電圧Ｖｓ３が印加される。このように駆動することにより、走査電極ＳＣ１に走査パルス電圧Ｖａｄを印加するとともに、走査電極ＳＣ１に隣接する走査電極ＳＣ２との電圧差を低い値（Ｖｓ３−Ｖａｄ）に保つことができる。
次に時刻ｔ１２から時間Ｔｗの後の時刻ｔ１３において、出力部６０（１）のスイッチング素子７０（１）をオン、スイッチング素子８０（１）をオフに戻すとともに、出力部６０（３）のスイッチング素子７０（３）をオフ、スイッチング素子８０（３）をオンにして走査電極ＳＣ３に走査パルス電圧Ｖａｄが印加される。さらに、出力部６０（４）のスイッチング素子７０（４）をオフ、スイッチング素子８０（４）をオンにして、走査電極ＳＣ４に第３の電圧Ｖｓ３が印加される。このように駆動して、走査電極ＳＣ３に走査パルス電圧Ｖａｄを印加するとともに、走査電極ＳＣ３に隣接する走査電極ＳＣ２および走査電極ＳＣ４の電圧差を低く保つことができる。
次に時刻ｔ１３から時間Ｔｗの後の時刻ｔ１４において、出力部６０（３）のスイッチング素子７０（３）をオン、スイッチング素子８０（３）をオフに戻し、出力部６０（５）のスイッチング素子７０（５）をオフ、スイッチング素子８０（５）をオンにして走査電極ＳＣ５に走査パルス電圧Ｖａｄが印加される。さらに、出力部６０（２）のスイッチング素子７０（２）をオン、スイッチング素子８０（２）をオフに戻すとともに、出力部６０（６）のスイッチング素子７０（６）をオフ、スイッチング素子８０（６）をオンにして、走査電極ＳＣ６に第３の電圧Ｖｓ３が印加される。このように駆動して、走査電極ＳＣ５に走査パルス電圧Ｖａｄを印加するとともに、それに隣接する走査電極ＳＣ４および走査電極ＳＣ６との電圧差を低く保つことができる。
以下同様に駆動して、奇数番目の走査電極ＳＣ７、ＳＣ９、・・・ＳＣｎ−１にパルス幅Ｔｗの走査パルス電圧Ｖａｄが順次印加される。そして、このとき奇数番目の走査電極ＳＣｐ＋１に隣接する偶数番目の走査電極ＳＣｐおよびＳＣｐ＋２に第３の電圧Ｖｓ３を印加して、走査パルス電圧Ｖａｄを印加する走査電極と、それに隣接する走査電極との電圧差を低く保っている。
続く偶数期間の時刻ｔ２１では、奇数電極出力部５３のスイッチ５４は第３の電圧Ｖｓ３に接続し、出力部６０（１）、６０（３）、・・・、６０（ｎ−１）のスイッチング素子７０（１）、７０（３）、・・・、７０（ｎ−１）をオン、スイッチング素子８０（１）、８０（３）、・・・、８０（ｎ−１）をオフにして、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１に第４の電圧（Ｖｓ３＋Ｖｓｃｎ）が印加される。そして、偶数電極出力部５６のスイッチ５７は走査パルス電圧Ｖａｄに接続し、出力部６０（２）、６０（４）、・・・、６０（ｎ）のスイッチング素子７０（２）、７０（４）、・・・、７０（ｎ）をオン、スイッチング素子８０（２）、８０（４）、・・・、８０（ｎ）をオフにして、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎに第２の電圧（Ｖａｄ＋Ｖｓｃｎ）が印加される。
次に時刻ｔ２１から時間Ｔｗの後の時刻ｔ２２において、出力部６０（２）のスイッチング素子７０（２）をオフ、スイッチング素子８０（２）をオンにして走査電極ＳＣ２に走査パルス電圧Ｖａｄが印加される。さらに、出力部６０（１）のスイッチング素子７０（１）および出力部６０（３）のスイッチング素子７０（３）をオフ、スイッチング素子８０（１）およびスイッチング素子８０（３）オンにして、走査電極ＳＣ１および走査電極ＳＣ３に第３の電圧Ｖｓ３が印加される。このように駆動することにより、走査電極ＳＣ２に走査パルス電圧Ｖａｄを印加するとともに、それに隣接する走査電極ＳＣ１および走査電極ＳＣ３との電圧差を低い電位差（Ｖｓ３−Ｖａｄ）に保つことができる。そのため走査電極ＳＣ１と走査電極ＳＣ２との間、および走査電極ＳＣ２と走査電極ＳＣ３との間で放電が発生することはない。また走査電極ＳＣ１および走査電極ＳＣ３以外の奇数番目の走査電極には第２の電圧Ｖｓ２および第３の電圧Ｖｓ３より高い第４の電圧Ｖｓ４が印加されている。そのため、この間に書込み動作に必要な壁電荷が減少する恐れはない。
次に時刻ｔ２２から時間Ｔｗの後の時刻ｔ２３において、出力部６０（２）のスイッチング素子７０（２）をオン、スイッチング素子８０（２）をオフに戻すとともに、出力部６０（４）のスイッチング素子７０（４）をオフ、スイッチング素子８０（４）をオンにして走査電極ＳＣ４に走査パルス電圧Ｖａｄが印加される。さらに、出力部６０（１）のスイッチング素子７０（１）をオン、スイッチング素子８０（１）をオフに戻すとともに出力部６０（５）のスイッチング素子７０（５）をオフ、スイッチング素子８０（５）をオンにして、走査電極ＳＣ３および走査電極ＳＣ５に第３の電圧Ｖｓ３が印加される。このように駆動して、走査パルス電圧Ｖａｄを印加する走査電極ＳＣ４と、それに隣接する走査電極ＳＣ３および走査電極ＳＣ５との電圧差を低く保つことができる。
以下同様に駆動して、偶数番目の走査電極ＳＣ６、ＳＣ８、・・・ＳＣｎにパルス幅Ｔｗの走査パルス電圧Ｖａｄが順次印加される。そして、このとき偶数番目の走査電極ＳＣｐに隣接する奇数番目の走査電極ＳＣｐ−１およびＳＣｐ＋１に第３の電圧Ｖｓ３を印加して、走査パルス電圧Ｖａｄを印加する走査電極と、それに隣接する走査電極との電圧差を低く保っている。
図７は、本発明の実施の形態１における前面基板２１の走査電極２２、維持電極２３およびそれらの電極端子の配置を示す模式図である。走査電極２２のそれぞれは、引出し線９２によって、画像表示領域外の右側の周辺部に設けられた走査電極用電極端子９７のそれぞれに接続されている。同様に、維持電極２３のそれぞれは、引出し線９３によって、画像表示領域外の左側周辺部に設けられた維持電極用電極端子９８のそれぞれに接続されている。この電極端子９７、９８は、パネル１０の各電極に駆動電圧を印加するためのフレキシブル配線基板を接続するために、それぞれ複数本ずつグルーピングされて配置されている。なお、図７には２４本の走査電極２２および維持電極２３と、８本ずつグルーピングされた２４本の走査電極用電極端子９７および維持電極用電極端子９８を示しているが、これらの数値は図面を見やすくするためのものである。実施の形態１においては、例えば走査電極２２および維持電極２３はそれぞれ１０８０本であり、走査電極用電極端子９７は１３４本または１３６本ずつグルーピングされている。
図８は、本発明の実施の形態１における電極端子９７の詳細を示す拡大図であり、前面基板２１の電極端子９７を上面から見た図である。実施の形態１においては走査電極用電極端子９７は、例えばその幅が１５０μｍ、長さが４ｍｍの細長い帯状形状であり、それらが３９０μｍのピッチで配列されている。このように、電極端子９７は、その間隔を十分広く設計する余裕がないため、電極端子間に過大な電圧を印加すると絶縁破壊を発生する恐れがある。あるいは長時間にわたり電極端子間に過大な電圧を印加すると、電極を形成している金属粒子が移動して電極端子間を短絡する、いわゆるマイグレーションを発生する恐れがあった。
しかしながら実施の形態１においては、上述したように走査パルス電圧Ｖａｄを印加する走査電極とそれに隣接する走査電極との電圧の差は電圧（Ｖｓ３−Ｖａｄ）であり、大きな電圧差を隣接する走査電極間に印加することはない。したがって、間隔の狭い電極端子９７の間であっても、絶縁破壊やマイグレーションを発生する恐れはなく、またフレキシブル配線基板の配線間および回路基板の配線間でも絶縁破壊やマイグレーションを発生する恐れがない。
また、実施の形態１においては、奇数番目の走査電極を第１の走査電極群、偶数番目の走査電極を第２の走査電極群としている。そのため、奇数電極出力部５３と偶数電極出力部５６の回路部品および配線の配置の違い等により駆動電圧波形にわずかな差異が生じた場合であっても、奇数番目の走査電極と偶数板目の走査電極とは交互に配列されているため、その境界に輪郭が発生することもない。
なお、実施の形態１においては、第１の書込み期間および第２の書込み期間の両方において、走査パルスを印加する走査電極群に属する走査電極には、走査パルス電圧よりも高い第２の電圧Ｖｓ２から走査パルス電圧Ｖａｄに遷移し再び第２の電圧Ｖｓ２に遷移する走査パルスを順次印加しているものとして説明した。そうして、走査パルスを印加しない走査電極群に属する走査電極には、走査パルス電圧Ｖａｄより高い第３の電圧Ｖｓ３と、第２の電圧Ｖｓ２および第３の電圧Ｖｓ３より高い第４の電圧Ｖｓ４とのいずれかの電圧を印加し、少なくとも隣接する走査電極に走査パルス電圧Ｖａｄが印加されている間は第３の電圧Ｖｓ３を印加するものとして説明した。しかし実施の形態１はこれに限定されるものではない。例えば、第１の書込み期間においてのみ上述した駆動方法を適用してもよい。
また実施の形態１においては、走査パルスを印加しない走査電極群に属する走査電極には、隣接する走査電極に走査パルス電圧Ｖａｄが印加されている間のみに第３の電圧Ｖｓ３を印加しそれ以外では第４の電圧Ｖｓ４を印加する例について説明した。しかし、本発明はこれに限定されるものではない。次に、このような他の実施の形態について説明する。
（実施の形態２）
図９は、本発明の実施の形態２の書込み期間において走査電極ＳＣ１〜ＳＣｎに印加する駆動電圧波形を示す図である。第１の書込み期間である奇数期間においては、走査パルスを印加する走査電極群に属する走査電極には、走査パルス電圧よりも高い第２の電圧Ｖｓ２から走査パルス電圧Ｖａｄに遷移し再び第２の電圧Ｖｓ２に遷移する走査パルスが順次印加される。そうして、走査パルスを印加しない走査電極群に属する走査電極には、走査パルス電圧Ｖａｄより高い第３の電圧Ｖｓ３と、第２の電圧Ｖｓ２および第３の電圧Ｖｓ３より高い第４の電圧Ｖｓ４とのいずれかの電圧が印加される。少なくとも隣接する走査電極に走査パルス電圧Ｖａｄが印加されている時間を含む４Ｔｗの時間で第３の電圧Ｖｓ３が印加されるとともに、それ以外の時間には第２の電圧Ｖｓ２および第３の電圧Ｖｓ３より大きい第４の電圧Ｖｓ４が印加される。
一方、第２の書込み期間である偶数期間においては、奇数電極出力部５３のスイッチ５４は走査パルス電圧Ｖａｄに接続したまま、偶数電極出力部５６のスイッチ５７は走査パルス電圧Ｖａｄに接続する。そうして、スイッチング素子７０（１）〜７０（ｎ）をオン、スイッチング素子８０（１）〜８０（ｎ）をオフにして、走査電極ＳＣ１〜ＳＣｎに第２の電圧（Ｖａｄ＋Ｖｓｃｎ）が印加される。
その後、出力部６０（２）のスイッチング素子７０（２）をオフ、スイッチング素子８０（２）をオンにして走査電極ＳＣ２に走査パルス電圧Ｖａｄが印加される。時間Ｔｗの後、出力部６０（２）のスイッチング素子７０（２）をオン、スイッチング素子８０（２）をオフに戻すとともに、出力部６０（４）のスイッチング素子７０（４）をオフ、スイッチング素子８０（４）をオンにして、走査電極ＳＣ４に走査パルス電圧Ｖａｄが印加される。以下同様に駆動して、偶数番目の走査電極ＳＣ６、ＳＣ８、・・・ＳＣｎにパルス幅Ｔｗの走査パルス電圧Ｖａｄが順次印加される。
このように駆動しても、電圧Ｖｓｃｎを超える電圧差を隣接する走査電極間に印加することはないので、絶縁破壊やマイグレーションを発生する恐れがない。また、奇数期間において奇数番目の走査電極の書込み動作をすでに終えているため、偶数期間において奇数番目の走査電極の壁電荷がたとえ減少したとしても、画像表示品質を損なう恐れがない。
ところで、実施の形態１での説明に使用した図１，２、３、４、５、７、８は実施の形態２においても同様であるため、それらの詳細な説明は省略する。
なお実施の形態２においては、奇数番目の走査電極が第１の走査電極群に属し偶数番目の走査電極が第２の走査電極群に属するものとして説明した。しかし、奇数番目の走査電極が第２の走査電極群に属し偶数番目の走査電極が第１の走査電極群に属するものとしてもよい。また、例えばフィールド毎に第１の走査電極群と第２の走査電極群とを入れ替える構成であってもよい。
さらに本発明は、サブフィールド数や各サブフィールドの輝度重み、パルス幅Ｔの時間が特定の値に限定されるものではない。また上述した実施の形態１および実施の形態２において用いた具体的な数値等は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
以上の記載から明らかな通り、本発明によれば、スパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができるパネルの駆動方法を提供することが可能となる。
また本発明によれば、２つのフローティング電源の電圧を等しくすることができる。
本発明は、スパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができるので、パネルの駆動方法として有用である。
本発明は、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。
前面板には走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、背面板にはデータ電極が背面ガラス基板上に平行に複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。
パネルを駆動する方法としては、サブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般に用いられている。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷が各電極上に形成される。書込み期間では、走査電極のそれぞれに走査パルスを順次印加するとともに表示を行うべき放電セルのデータ電極に選択的に書込みパルスを印加して書込み放電が発生される。そして維持期間では、表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ発光させることにより画像表示が行われる。
サブフィールド法の中でも、走査電極を複数の走査電極群に分けて、走査電極群のそれぞれに対して書込み放電を発生させるタイミングをずらせた駆動方法がいくつか提案されている。例えば特許文献１には、第１の走査電極群に走査パルスを印加している間に第２の走査電極群に比較的低い電圧である第２電圧を印加し、その後第３電圧まで漸進的に立ち下がるセットダウンパルスを印加する駆動方法が開示されている。しかし１つの走査電極群に走査パルスを印加している間に他の走査電極群に低い電圧を印加すると、低い電圧を印加した走査電極群では書込み動作に必要な壁電荷が減少し、正常な書込み放電を発生しないことがある。
しかしサブフィールド法を用いてパネルを駆動する場合に、走査電極に走査パルスを印加しなくてもデータ電極に書込みパルスを印加するだけで書込み動作に必要な壁電荷が減少し、正常な書込み放電を発生しないことがある。この課題を解決する方法として、例えば特許文献２には、走査電極を４つの走査電極群に分割するとともに、各走査電極群に属する走査電極に走査パルスを順次印加する４つの期間に書込み期間を分割し、走査パルスを印加しない走査電極群には、走査パルスを印加する走査電極群よりも高い電圧を印加する駆動方法が開示されている。
しかしながら、上記の駆動方法によれば、隣り合う走査電極の電圧差が過大となるタイミングが生じ、パネルの電極端子間やプリント基板の配線パターン間でスパークが発生する。またはマイグレーションによりパネルの走査電極引き出し部分でショートする等の可能性がある。また、走査電極群のそれぞれに対応した走査電極駆動回路から駆動電圧が供給されるので、走査電極群毎に駆動電圧波形にわずかな差異が生じ、走査電極群の境界に対応する画像表示領域に輪郭が発生して画像表示品質が低下する等の課題がある。
特開２００７−６５６７１号公報 特開２００３−４３９８９号公報
本発明は、スパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができるパネルの駆動方法およびプラズマディスプレイ装置を提供する。
プラズマディスプレイパネルの駆動方法は、複数の走査電極と複数の維持電極と複数のデータ電極とを備えたプラズマディスプレイパネルの駆動方法であって、複数の走査電極を第１の走査電極群と第２の走査電極群とに分け、１フィールド期間を、第１の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する第１の書込み期間と、第２の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する第２の書込み期間とを有する複数のサブフィールドで構成し、第１の書込み期間および第２の書込み期間の少なくとも一方において、走査パルスを印加する走査電極群に属する走査電極には、走査パルス電圧よりも高い第２の電圧から走査パルス電圧に遷移し再び第２の電圧に遷移する走査パルスを順次印加し、走査パルスを印加しない走査電極群に属する走査電極には、走査パルス電圧より高い第３の電圧と、第２の電圧および第３の電圧より高い第４の電圧とのいずれかの電圧を印加し、少なくとも隣接する走査電極に走査パルス電圧が印加されている間は第３の電圧を印加する。
プラズマディスプレイ装置は、複数の走査電極と複数の維持電極と複数のデータ電極とを有するプラズマディスプレイパネルと、複数の走査電極を第１の走査電極群と第２の走査電極群とに分け、１フィールド期間を構成するサブフィールドの第１の書込み期間において第１の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加し、第２の書込み期間において第２の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する走査電極駆動回路とを備え、走査電極駆動回路は、第１の書込み期間および第２の書込み期間の少なくとも一方において、走査パルスを印加する走査電極群に属する走査電極には、走査パルス電圧よりも高い第２の電圧から走査パルス電圧に遷移し再び第２の電圧に遷移する走査パルスを順次印加し、走査パルスを印加しない走査電極群に属する走査電極には、走査パルス電圧より高い第３の電圧と、第２の電圧および第３の電圧より高い第４の電圧とのいずれかの電圧を印加し、少なくとも隣接する走査電極に走査パルス電圧が印加されている間は第３の電圧を印加する。
以下、本発明の実施の形態におけるパネルの駆動方法およびプラズマディスプレイ装置について、図面を用いて説明する。
（実施の形態１）
図１は、本発明の実施の形態１におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部はガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
図２は、本発明の実施の形態１におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本（ｎは偶数）の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。
なお、実施の形態１においてはｎを偶数とし、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１が第１の走査電極群に属し、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎが第２の走査電極群に属するものとして説明する。
図３は、本発明の実施の形態１におけるプラズマディスプレイ装置１００の回路ブロック図である。プラズマディスプレイ装置１００は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５および各回路ブロックに必要な電源を供給する電源部（図示せず）を備えている。
画像信号処理回路４１は、入力された画像信号をサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路４２はサブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極Ｄ１〜Ｄｍを駆動する。
タイミング発生回路４５は水平同期信号および垂直同期信号をもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路４３は、書込み期間において走査電極ＳＣ１〜ＳＣｎに印加する各種の電圧および走査パルスを発生するための走査パルス発生部５０を有し、タイミング信号にもとづいて各走査電極ＳＣ１〜ＳＣｎをそれぞれ駆動する。維持電極駆動回路４４はタイミング信号にもとづいて維持電極ＳＵ１〜ＳＵｎを駆動する。
次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。プラズマディスプレイ装置１００は、サブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電が発生され、続く書込み放電に必要な壁電荷が各電極上に形成される。
書込み期間では、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷が形成される。そして維持期間では、書込み放電を発生した放電セルで維持放電を発生させて発光させる。
なお、実施の形態１においては、書込み期間を、第１の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する第１の書込み期間と、第２の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する第２の書込み期間とに分割する。そして、第１の走査電極群に属する走査電極は奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１であり、第２の走査電極群に属する走査電極は偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎである。そこで以下、第１の書込み期間を「奇数期間」、第２の書込み期間を「偶数期間」と略記する。
次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。図４は本発明の実施の形態１におけるパネル１０の各電極に印加する駆動電圧波形を示す図である。１フィールド期間は、例えば１０のサブフィールドで構成されているが、図４には２つのサブフィールドの駆動電圧波形を示している。
第１サブフィールドの初期化期間の前半部では、データ電極Ｄ１〜Ｄｍに書込みパルス電圧Ｖｗが印加され、維持電極ＳＵ１〜ＳＵｎに０（Ｖ）が印加される。そうして、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧が印加される。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上および維持電極ＳＵ１〜ＳＵｎ上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
初期化期間の後半部では、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１が印加される。そうして、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧が印加される。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の正の壁電圧は書込み動作に適した値に調整される。
なお、１フィールドを構成するサブフィールドのうち、いくつかのサブフィールドでは初期化期間の前半部を省略してもよい。その場合には、直前のサブフィールドで維持放電を行った放電セルに対して選択的に初期化動作が行われる。図４には、第１サブフィールドの初期化期間では前半部および後半部を有する初期化動作、第２サブフィールドおよびそれ以降の初期化期間では後半部のみを有する初期化動作を行う駆動電圧波形を示している。
続く書込み期間の奇数期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２が印加される。奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１のそれぞれには第２の電圧Ｖｓ２が、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎのそれぞれには第４の電圧Ｖｓ４がそれぞれ印加される。ここで、第４の電圧Ｖｓ４は第２の電圧Ｖｓ２より高い電圧である。
次に、１番目の走査電極ＳＣ１に負の走査パルスを印加するために走査パルス電圧Ｖａｄが印加される。そして、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｗが印加される。このとき実施の形態１においては、走査電極ＳＣ１に隣接する走査電極、すなわち２番目の走査電極ＳＣ２に第４の電圧Ｖｓ４より低い第３の電圧Ｖｓ３が印加される。これは隣接する走査電極ＳＣ１と走査電極ＳＣ２との間に過大な電圧差が印加されるのを防ぐためである。
すると書込みパルス電圧Ｖｗを印加した放電セルのデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｗ−Ｖａｄ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧の差とが加算されたものとなり放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間に書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｗを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
次に、３番目の走査電極ＳＣ３に走査パルス電圧Ｖａｄが印加されるとともに、データ電極Ｄ１〜Ｄｍのうち３行目に発光させるべき放電セルのデータ電極Ｄｋに正の書込みパルス電圧Ｖｗが印加される。このとき走査電極ＳＣ３に隣接する２番目の走査電極ＳＣ２および４番目の走査電極ＳＣ４にも第３の電圧Ｖｓ３が印加される。するとその放電セルのデータ電極Ｄｋと走査電極ＳＣ３との間および維持電極ＳＵ３と走査電極ＳＣ３との間に書込み放電が起こり、各電極上に壁電圧を蓄積する書込み動作が行われる。
以下、奇数番目の走査電極ＳＣ５、ＳＣ７、・・・、ＳＣｎ−１についても同様に書込み動作を行う。そしてこのとき書込み動作を行う奇数番目の走査電極ＳＣｐ＋１（ｐ＝偶数、１＜ｐ＜ｎ）に隣接する偶数番目の走査電極ＳＣｐおよび走査電極ＳＣｐ＋２にも第３の電圧Ｖｓ３が印加される。
続く偶数期間では、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎに第２の電圧Ｖｓ２が、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１に第４の電圧Ｖｓ４が印加される。
次に、２番目の走査電極ＳＣ２に負の走査パルスを印加するために走査パルス電圧Ｖａｄが印加されるとともに、データ電極Ｄ１〜Ｄｍのうち２行目に発光させるべき放電セルのデータ電極Ｄｋに正の書込みパルス電圧Ｖｗが印加される。このとき２番目の走査電極ＳＣ２に隣接する走査電極、すなわち１番目の走査電極ＳＣ１および３番目の走査電極ＳＣ３に第４の電圧Ｖｓ４より低い第３の電圧Ｖｓ３が印加される。
するとその放電セルのデータ電極Ｄｋと走査電極ＳＣ２との交差部の電圧差は放電開始電圧を超え、２行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。
次に、４番目の走査電極ＳＣ４に走査パルス電圧Ｖａｄが印加されるとともに、４行目に発光させるべき放電セルのデータ電極Ｄｋに正の書込みパルス電圧Ｖｗが印加される。このとき走査電極ＳＣ４に隣接する３番目の走査電極ＳＣ３および５番目の走査電極ＳＣ５に第３の電圧Ｖｓ３が印加される。するとその放電セルで書込み放電が起きる。
以下同様に、偶数番目の走査電極ＳＣ６、ＳＣ８、・・・、ＳＣｎについても同様に書込み動作を行う。そしてこのとき書込み動作を行う偶数番目の走査電極ＳＣｐに隣接する奇数番目の走査電極ＳＣｐ−１および走査電極ＳＣｐ＋１に第３の電圧Ｖｓ３が印加される。
続く維持期間では、まず走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｍが印加されるとともに維持電極ＳＵ１〜ＳＵｎに０（Ｖ）が印加される。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｍに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
続いて、走査電極ＳＣ１〜ＳＣｎには０（Ｖ）が、維持電極ＳＵ１〜ＳＵｎには維持パルス電圧Ｖｍがそれぞれ印加される。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こる。そうして、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに応じた数の維持パルスが印加され、表示電極対２４の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
そして、維持期間の最後には電圧Ｖｒに向かって緩やかに上昇する傾斜波形電圧が走査電極ＳＣ１〜ＳＣｎに印加されて、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が消去される。こうして維持期間における維持動作が終了する。
次に、走査パルス発生部５０の詳細な構成について説明する。なお実施の形態１においては、第２の電圧Ｖｓ２と走査パルス電圧Ｖａｄとの差が、第４の電圧Ｖｓ４と第３の電圧Ｖｓ３との差に等しいとして説明する。この電圧の差を以下、電圧Ｖｓｃｎと記す。すなわち、（Ｖｓ２−Ｖａｄ）＝（Ｖｓ４−Ｖｓ３）＝Ｖｓｃｎである。
図５は、本発明の実施の形態１におけるプラズマディスプレイ装置１００の走査パルス発生部５０の構成を示す回路図である。図５にはパネル１０および維持電極駆動回路４４も示している。走査パルス発生部５０は、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１に印加する駆動電圧を出力する奇数電極出力部５３と、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎに印加する駆動電圧を出力する偶数電極出力部５６とを備えている。なお、初期化期間および維持期間における駆動電圧波形を発生する回路は省略した。
奇数電極出力部５３は、電圧Ｖｓｃｎのフローティング電源ＶＳＣＮ１と、スイッチ５４と、出力部６０（１）、６０（３）、・・・、６０（ｎ−１）を備えている。スイッチ５４は、フローティング電源ＶＳＣＮ１の低電圧側を走査パルス電圧Ｖａｄまたは第３の電圧Ｖｓ３に接続する。出力部６０（１）、６０（３）、・・・、６０（ｎ−１）は、フローティング電源ＶＳＣＮ１の低電圧側の電圧または高圧側の電圧を奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１のそれぞれに印加する。出力部６０（１）は、フローティング電源ＶＳＣＮ１の高圧側の電圧を出力するスイッチング素子７０（１）と、フローティング電源ＶＳＣＮ１の低圧側の電圧を出力するスイッチング素子８０（１）とを有する。出力部６０（３）も同様にスイッチング素子７０（３）とスイッチング素子８０（３）とを有する。出力部６０（５）、６０（７）、・・・、６０（ｎ−１）についても同様である。
偶数電極出力部５６は、電圧Ｖｓｃｎのフローティング電源ＶＳＣＮ２と、スイッチ５７と、出力部６０（２）、６０（４）、・・・、６０（ｎ）を備えている。スイッチ５７は、フローティング電源ＶＳＣＮ２の低電圧側を走査パルス電圧Ｖａｄまたは第３の電圧Ｖｓ３に接続する。出力部６０（２）、６０（４）、・・・、６０（ｎ）は、フローティング電源ＶＳＣＮ２の低電圧側の電圧または高圧側の電圧を偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎのそれぞれに印加する。出力部６０（２）は、フローティング電源ＶＳＣＮ２の高圧側の電圧を出力するスイッチング素子７０（２）と、フローティング電源ＶＳＣＮ２の低圧側の電圧を出力するスイッチング素子８０（２）とを有する。出力部６０（４）、６０（６）、・・・、６０（ｎ）についても同様である。
なお、電源ＶＳＣＮ１、電源ＶＳＣＮ２は、例えばＤＣ−ＤＣコンバータ等を用いて構成してもよいが、ダイオードとコンデンサを有するブートストラップ回路を用いて簡単に構成することができる。実施の形態１においては、フローティング電源ＶＳＣＮ１およびフローティング電源ＶＳＣＮ２の電圧はともに電圧Ｖｓｃｎであるので、第２の電圧Ｖｓ２は（Ｖａｄ＋Ｖｓｃｎ）であり、第４の電圧Ｖｓ４は（Ｖｓ３＋Ｖｓｃｎ）である。また、電圧Ｖａｄは−１４０（Ｖ）、電圧Ｖｓｃｎは１５０（Ｖ）、第３の電圧Ｖｓ３は０（Ｖ）である。しかしこれらの電圧は一例であり、パネルの特性等に合わせて最適な値に設定することが望ましい。
次に書込み期間における走査パルス発生部５０の動作の詳細について説明する。図６は、本発明の実施の形態１の書込み期間において走査電極ＳＣ１〜ＳＣｎに印加する駆動電圧波形を示す図である。
まず奇数期間の初めの時刻ｔ１１において、奇数電極出力部５３のスイッチ５４は走査パルス電圧Ｖａｄに接続し、出力部６０（１）、６０（３）、・・・、６０（ｎ−１）のスイッチング素子７０（１）、７０（３）、・・・、７０（ｎ−１）をオン、スイッチング素子８０（１）、８０（３）、・・・、８０（ｎ−１）をオフにして、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１に第２の電圧（Ｖａｄ＋Ｖｓｃｎ）を印加する。また偶数電極出力部５６のスイッチ５７は第３の電圧Ｖｓ３に接続し、出力部６０（２）、６０（４）、６０（６）、・・・、６０（ｎ）のスイッチング素子７０（２）、７０（４）、・・・、７０（ｎ）をオン、スイッチング素子８０（２）、８０（４）、・・・、８０（ｎ）をオフにして、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎに第４の電圧（Ｖｓ３＋Ｖｓｃｎ）を印加する。
次に時刻ｔ１２において、出力部６０（１）のスイッチング素子７０（１）をオフ、スイッチング素子８０（１）をオンにして走査電極ＳＣ１に走査パルス電圧Ｖａｄが印加される。さらに、出力部６０（２）のスイッチング素子７０（２）をオフ、スイッチング素子８０（２）をオンにして、走査電極ＳＣ２に第３の電圧Ｖｓ３が印加される。このように駆動することにより、走査電極ＳＣ１に走査パルス電圧Ｖａｄを印加するとともに、走査電極ＳＣ１に隣接する走査電極ＳＣ２との電圧差を低い値（Ｖｓ３−Ｖａｄ）に保つことができる。
次に時刻ｔ１２から時間Ｔｗの後の時刻ｔ１３において、出力部６０（１）のスイッチング素子７０（１）をオン、スイッチング素子８０（１）をオフに戻すとともに、出力部６０（３）のスイッチング素子７０（３）をオフ、スイッチング素子８０（３）をオンにして走査電極ＳＣ３に走査パルス電圧Ｖａｄが印加される。さらに、出力部６０（４）のスイッチング素子７０（４）をオフ、スイッチング素子８０（４）をオンにして、走査電極ＳＣ４に第３の電圧Ｖｓ３が印加される。このように駆動して、走査電極ＳＣ３に走査パルス電圧Ｖａｄを印加するとともに、走査電極ＳＣ３に隣接する走査電極ＳＣ２および走査電極ＳＣ４の電圧差を低く保つことができる。
次に時刻ｔ１３から時間Ｔｗの後の時刻ｔ１４において、出力部６０（３）のスイッチング素子７０（３）をオン、スイッチング素子８０（３）をオフに戻し、出力部６０（５）のスイッチング素子７０（５）をオフ、スイッチング素子８０（５）をオンにして走査電極ＳＣ５に走査パルス電圧Ｖａｄが印加される。さらに、出力部６０（２）のスイッチング素子７０（２）をオン、スイッチング素子８０（２）をオフに戻すとともに、出力部６０（６）のスイッチング素子７０（６）をオフ、スイッチング素子８０（６）をオンにして、走査電極ＳＣ６に第３の電圧Ｖｓ３が印加される。このように駆動して、走査電極ＳＣ５に走査パルス電圧Ｖａｄを印加するとともに、それに隣接する走査電極ＳＣ４および走査電極ＳＣ６との電圧差を低く保つことができる。
以下同様に駆動して、奇数番目の走査電極ＳＣ７、ＳＣ９、・・・ＳＣｎ−１にパルス幅Ｔｗの走査パルス電圧Ｖａｄが順次印加される。そして、このとき奇数番目の走査電極ＳＣｐ＋１に隣接する偶数番目の走査電極ＳＣｐおよびＳＣｐ＋２に第３の電圧Ｖｓ３を印加して、走査パルス電圧Ｖａｄを印加する走査電極と、それに隣接する走査電極との電圧差を低く保っている。
続く偶数期間の時刻ｔ２１では、奇数電極出力部５３のスイッチ５４は第３の電圧Ｖｓ３に接続し、出力部６０（１）、６０（３）、・・・、６０（ｎ−１）のスイッチング素子７０（１）、７０（３）、・・・、７０（ｎ−１）をオン、スイッチング素子８０（１）、８０（３）、・・・、８０（ｎ−１）をオフにして、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１に第４の電圧（Ｖｓ３＋Ｖｓｃｎ）が印加される。そして、偶数電極出力部５６のスイッチ５７は走査パルス電圧Ｖａｄに接続し、出力部６０（２）、６０（４）、・・・、６０（ｎ）のスイッチング素子７０（２）、７０（４）、・・・、７０（ｎ）をオン、スイッチング素子８０（２）、８０（４）、・・・、８０（ｎ）をオフにして、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎに第２の電圧（Ｖａｄ＋Ｖｓｃｎ）が印加される。
次に時刻ｔ２１から時間Ｔｗの後の時刻ｔ２２において、出力部６０（２）のスイッチング素子７０（２）をオフ、スイッチング素子８０（２）をオンにして走査電極ＳＣ２に走査パルス電圧Ｖａｄが印加される。さらに、出力部６０（１）のスイッチング素子７０（１）および出力部６０（３）のスイッチング素子７０（３）をオフ、スイッチング素子８０（１）およびスイッチング素子８０（３）オンにして、走査電極ＳＣ１および走査電極ＳＣ３に第３の電圧Ｖｓ３が印加される。このように駆動することにより、走査電極ＳＣ２に走査パルス電圧Ｖａｄを印加するとともに、それに隣接する走査電極ＳＣ１および走査電極ＳＣ３との電圧差を低い電位差（Ｖｓ３−Ｖａｄ）に保つことができる。そのため走査電極ＳＣ１と走査電極ＳＣ２との間、および走査電極ＳＣ２と走査電極ＳＣ３との間で放電が発生することはない。また走査電極ＳＣ１および走査電極ＳＣ３以外の奇数番目の走査電極には第２の電圧Ｖｓ２および第３の電圧Ｖｓ３より高い第４の電圧Ｖｓ４が印加されている。そのため、この間に書込み動作に必要な壁電荷が減少する恐れはない。
次に時刻ｔ２２から時間Ｔｗの後の時刻ｔ２３において、出力部６０（２）のスイッチング素子７０（２）をオン、スイッチング素子８０（２）をオフに戻すとともに、出力部６０（４）のスイッチング素子７０（４）をオフ、スイッチング素子８０（４）をオンにして走査電極ＳＣ４に走査パルス電圧Ｖａｄが印加される。さらに、出力部６０（１）のスイッチング素子７０（１）をオン、スイッチング素子８０（１）をオフに戻すとともに出力部６０（５）のスイッチング素子７０（５）をオフ、スイッチング素子８０（５）をオンにして、走査電極ＳＣ３および走査電極ＳＣ５に第３の電圧Ｖｓ３が印加される。このように駆動して、走査パルス電圧Ｖａｄを印加する走査電極ＳＣ４と、それに隣接する走査電極ＳＣ３および走査電極ＳＣ５との電圧差を低く保つことができる。
以下同様に駆動して、偶数番目の走査電極ＳＣ６、ＳＣ８、・・・ＳＣｎにパルス幅Ｔｗの走査パルス電圧Ｖａｄが順次印加される。そして、このとき偶数番目の走査電極ＳＣｐに隣接する奇数番目の走査電極ＳＣｐ−１およびＳＣｐ＋１に第３の電圧Ｖｓ３を印加して、走査パルス電圧Ｖａｄを印加する走査電極と、それに隣接する走査電極との電圧差を低く保っている。
図７は、本発明の実施の形態１における前面基板２１の走査電極２２、維持電極２３およびそれらの電極端子の配置を示す模式図である。走査電極２２のそれぞれは、引出し線９２によって、画像表示領域外の右側の周辺部に設けられた走査電極用電極端子９７のそれぞれに接続されている。同様に、維持電極２３のそれぞれは、引出し線９３によって、画像表示領域外の左側周辺部に設けられた維持電極用電極端子９８のそれぞれに接続されている。この電極端子９７、９８は、パネル１０の各電極に駆動電圧を印加するためのフレキシブル配線基板を接続するために、それぞれ複数本ずつグルーピングされて配置されている。なお、図７には２４本の走査電極２２および維持電極２３と、８本ずつグルーピングされた２４本の走査電極用電極端子９７および維持電極用電極端子９８を示しているが、これらの数値は図面を見やすくするためのものである。実施の形態１においては、例えば走査電極２２および維持電極２３はそれぞれ１０８０本であり、走査電極用電極端子９７は１３４本または１３６本ずつグルーピングされている。
図８は、本発明の実施の形態１における電極端子９７の詳細を示す拡大図であり、前面基板２１の電極端子９７を上面から見た図である。実施の形態１においては走査電極用電極端子９７は、例えばその幅が１５０μｍ、長さが４ｍｍの細長い帯状形状であり、それらが３９０μｍのピッチで配列されている。このように、電極端子９７は、その間隔を十分広く設計する余裕がないため、電極端子間に過大な電圧を印加すると絶縁破壊を発生する恐れがある。あるいは長時間にわたり電極端子間に過大な電圧を印加すると、電極を形成している金属粒子が移動して電極端子間を短絡する、いわゆるマイグレーションを発生する恐れがあった。
しかしながら実施の形態１においては、上述したように走査パルス電圧Ｖａｄを印加する走査電極とそれに隣接する走査電極との電圧の差は電圧（Ｖｓ３−Ｖａｄ）であり、大きな電圧差を隣接する走査電極間に印加することはない。したがって、間隔の狭い電極端子９７の間であっても、絶縁破壊やマイグレーションを発生する恐れはなく、またフレキシブル配線基板の配線間および回路基板の配線間でも絶縁破壊やマイグレーションを発生する恐れがない。
また、実施の形態１においては、奇数番目の走査電極を第１の走査電極群、偶数番目の走査電極を第２の走査電極群としている。そのため、奇数電極出力部５３と偶数電極出力部５６の回路部品および配線の配置の違い等により駆動電圧波形にわずかな差異が生じた場合であっても、奇数番目の走査電極と偶数板目の走査電極とは交互に配列されているため、その境界に輪郭が発生することもない。
なお、実施の形態１においては、第１の書込み期間および第２の書込み期間の両方において、走査パルスを印加する走査電極群に属する走査電極には、走査パルス電圧よりも高い第２の電圧Ｖｓ２から走査パルス電圧Ｖａｄに遷移し再び第２の電圧Ｖｓ２に遷移する走査パルスを順次印加しているものとして説明した。そうして、走査パルスを印加しない走査電極群に属する走査電極には、走査パルス電圧Ｖａｄより高い第３の電圧Ｖｓ３と、第２の電圧Ｖｓ２および第３の電圧Ｖｓ３より高い第４の電圧Ｖｓ４とのいずれかの電圧を印加し、少なくとも隣接する走査電極に走査パルス電圧Ｖａｄが印加されている間は第３の電圧Ｖｓ３を印加するものとして説明した。しかし実施の形態１はこれに限定されるものではない。例えば、第１の書込み期間においてのみ上述した駆動方法を適用してもよい。
また実施の形態１においては、走査パルスを印加しない走査電極群に属する走査電極には、隣接する走査電極に走査パルス電圧Ｖａｄが印加されている間のみに第３の電圧Ｖｓ３を印加しそれ以外では第４の電圧Ｖｓ４を印加する例について説明した。しかし、本発明はこれに限定されるものではない。次に、このような他の実施の形態について説明する。
（実施の形態２）
図９は、本発明の実施の形態２の書込み期間において走査電極ＳＣ１〜ＳＣｎに印加する駆動電圧波形を示す図である。第１の書込み期間である奇数期間においては、走査パルスを印加する走査電極群に属する走査電極には、走査パルス電圧よりも高い第２の電圧Ｖｓ２から走査パルス電圧Ｖａｄに遷移し再び第２の電圧Ｖｓ２に遷移する走査パルスが順次印加される。そうして、走査パルスを印加しない走査電極群に属する走査電極には、走査パルス電圧Ｖａｄより高い第３の電圧Ｖｓ３と、第２の電圧Ｖｓ２および第３の電圧Ｖｓ３より高い第４の電圧Ｖｓ４とのいずれかの電圧が印加される。少なくとも隣接する走査電極に走査パルス電圧Ｖａｄが印加されている時間を含む４Ｔｗの時間で第３の電圧Ｖｓ３が印加されるとともに、それ以外の時間には第２の電圧Ｖｓ２および第３の電圧Ｖｓ３より大きい第４の電圧Ｖｓ４が印加される。
一方、第２の書込み期間である偶数期間においては、奇数電極出力部５３のスイッチ５４は走査パルス電圧Ｖａｄに接続したまま、偶数電極出力部５６のスイッチ５７は走査パルス電圧Ｖａｄに接続する。そうして、スイッチング素子７０（１）〜７０（ｎ）をオン、スイッチング素子８０（１）〜８０（ｎ）をオフにして、走査電極ＳＣ１〜ＳＣｎに第２の電圧（Ｖａｄ＋Ｖｓｃｎ）が印加される。
その後、出力部６０（２）のスイッチング素子７０（２）をオフ、スイッチング素子８０（２）をオンにして走査電極ＳＣ２に走査パルス電圧Ｖａｄが印加される。時間Ｔｗの後、出力部６０（２）のスイッチング素子７０（２）をオン、スイッチング素子８０（２）をオフに戻すとともに、出力部６０（４）のスイッチング素子７０（４）をオフ、スイッチング素子８０（４）をオンにして、走査電極ＳＣ４に走査パルス電圧Ｖａｄが印加される。以下同様に駆動して、偶数番目の走査電極ＳＣ６、ＳＣ８、・・・ＳＣｎにパルス幅Ｔｗの走査パルス電圧Ｖａｄが順次印加される。
このように駆動しても、電圧Ｖｓｃｎを超える電圧差を隣接する走査電極間に印加することはないので、絶縁破壊やマイグレーションを発生する恐れがない。また、奇数期間において奇数番目の走査電極の書込み動作をすでに終えているため、偶数期間において奇数番目の走査電極の壁電荷がたとえ減少したとしても、画像表示品質を損なう恐れがない。
ところで、実施の形態１での説明に使用した図１，２、３、４、５、７、８は実施の形態２においても同様であるため、それらの詳細な説明は省略する。
なお実施の形態２においては、奇数番目の走査電極が第１の走査電極群に属し偶数番目の走査電極が第２の走査電極群に属するものとして説明した。しかし、奇数番目の走査電極が第２の走査電極群に属し偶数番目の走査電極が第１の走査電極群に属するものとしてもよい。また、例えばフィールド毎に第１の走査電極群と第２の走査電極群とを入れ替える構成であってもよい。
さらに本発明は、サブフィールド数や各サブフィールドの輝度重み、パルス幅Ｔの時間が特定の値に限定されるものではない。また上述した実施の形態１および実施の形態２において用いた具体的な数値等は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
以上の記載から明らかな通り、本発明によれば、スパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができるパネルの駆動方法を提供することが可能となる。
また本発明によれば、２つのフローティング電源の電圧を等しくすることができる。
本発明は、スパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができるので、パネルの駆動方法として有用である。
本発明の実施の形態１におけるパネルの構造を示す分解斜視図 本発明の実施の形態１におけるパネルの電極配列図 本発明の実施の形態１におけるプラズマディスプレイ装置の回路ブロック図 本発明の実施の形態１におけるパネルの各電極に印加する駆動電圧波形を示す図 本発明の実施の形態１におけるプラズマディスプレイ装置の走査パルス発生部の構成を示す回路図 本発明の実施の形態１の書込み期間において走査電極に印加する駆動電圧波形を示す図 本発明の実施の形態１における前面基板の走査電極、維持電極およびそれらの電極端子の配置を示す模式図 本発明の実施の形態１における電極端子の詳細を示す拡大図 本発明の実施の形態２の書込み期間において走査電極に印加する駆動電圧波形を示す図
１０ パネル
２２ 走査電極
２３ 維持電極
２４ 表示電極対
３２ データ電極
４１ 画像信号処理回路
４２ データ電極駆動回路
４３ 走査電極駆動回路
４４ 維持電極駆動回路
４５ タイミング発生回路
５０ 走査パルス発生部
５３ 奇数電極出力部
５４，５７ スイッチ
５６ 偶数電極出力部
６０（１）〜６０（ｎ） 出力部
７０（１）〜７０（ｎ），８０（１）〜８０（ｎ） スイッチング素子
９２，９３ 引出し線
９７，９８ 電極端子
１００ プラズマディスプレイ装置

Claims (4)

  1. 複数の走査電極と複数の維持電極と複数のデータ電極とを備えたプラズマディスプレイパネルの駆動方法であって、
    前記複数の走査電極を第１の走査電極群と第２の走査電極群とに分け、
    １フィールド期間を、前記第１の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する第１の書込み期間と、前記第２の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する第２の書込み期間とを有する複数のサブフィールドで構成し、
    前記第１の書込み期間および前記第２の書込み期間の少なくとも一方において、
    走査パルスを印加する走査電極群に属する走査電極には、走査パルス電圧よりも高い第２の電圧から前記走査パルス電圧に遷移し再び前記第２の電圧に遷移する走査パルスを順次印加し、
    走査パルスを印加しない走査電極群に属する走査電極には、前記走査パルス電圧より高い第３の電圧と、前記第２の電圧および前記第３の電圧より高い第４の電圧とのいずれかの電圧を印加し、
    少なくとも隣接する走査電極に前記走査パルス電圧が印加されている間は前記第３の電圧を印加するプラズマディスプレイパネルの駆動方法。
  2. 奇数番目の走査電極が前記第１の走査電極群に属し偶数番目の走査電極が前記第２の走査電極群に属するか、または奇数番目の走査電極が前記第２の走査電極群に属し偶数番目の走査電極が前記第１の走査電極群に属する請求項１に記載のプラズマディスプレイパネルの駆動方法。
  3. 前記第４の電圧と前記第３の電圧との差は、前記第２の電圧と前記走査パルス電圧との差に等しい請求項１に記載のプラズマディスプレイパネルの駆動方法。
  4. 複数の走査電極と複数の維持電極と複数のデータ電極とを有するプラズマディスプレイパネルと、
    前記複数の走査電極を第１の走査電極群と第２の走査電極群とに分け、
    １フィールド期間を構成するサブフィールドの第１の書込み期間において前記第１の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加し、
    第２の書込み期間において前記第２の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する走査電極駆動回路と
    を備え、
    前記走査電極駆動回路は、
    前記第１の書込み期間および前記第２の書込み期間の少なくとも一方において、
    走査パルスを印加する走査電極群に属する走査電極には、走査パルス電圧よりも高い第２の電圧から前記走査パルス電圧に遷移し再び前記第２の電圧に遷移する走査パルスを順次印加し、
    走査パルスを印加しない走査電極群に属する走査電極には、前記走査パルス電圧より高い第３の電圧と、前記第２の電圧および前記第３の電圧より高い第４の電圧とのいずれかの電圧を印加し、
    少なくとも隣接する走査電極に前記走査パルス電圧が印加されている間は前記第３の電圧を印加することを特徴とするプラズマディスプレイ装置。
JP2009506214A 2007-03-28 2008-03-27 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 Pending JPWO2008117540A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007083720 2007-03-28
JP2007083720 2007-03-28
PCT/JP2008/000751 WO2008117540A1 (ja) 2007-03-28 2008-03-27 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Publications (1)

Publication Number Publication Date
JPWO2008117540A1 true JPWO2008117540A1 (ja) 2010-07-15

Family

ID=39788282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009506214A Pending JPWO2008117540A1 (ja) 2007-03-28 2008-03-27 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Country Status (5)

Country Link
US (1) US8232983B2 (ja)
JP (1) JPWO2008117540A1 (ja)
KR (1) KR101067083B1 (ja)
CN (1) CN101647052B (ja)
WO (1) WO2008117540A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311661A (ja) * 1996-05-17 1997-12-02 Fujitsu Ltd プラズマディスプレイパネル駆動方法及びこの駆動方法を用いたプラズマディスプレイ装置
JPH1195717A (ja) * 1997-09-22 1999-04-09 Nec Corp プラズマディスプレイの駆動方法
JP2002215088A (ja) * 2001-01-19 2002-07-31 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ及びその駆動方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3492300B2 (ja) * 2000-08-21 2004-02-03 義信 伊澤 水処理用タンク及び水処理装置
JP5109216B2 (ja) 2001-07-31 2012-12-26 パナソニック株式会社 プラズマディスプレイ装置
US7737916B2 (en) 2005-08-30 2010-06-15 Lg Electronics Inc. Plasma display apparatus and driving method thereof to yield a stable address discharge
CN1975831A (zh) * 2006-04-19 2007-06-06 乐金电子（南京）等离子有限公司 等离子显示装置及等离子显示面板的驱动方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311661A (ja) * 1996-05-17 1997-12-02 Fujitsu Ltd プラズマディスプレイパネル駆動方法及びこの駆動方法を用いたプラズマディスプレイ装置
JPH1195717A (ja) * 1997-09-22 1999-04-09 Nec Corp プラズマディスプレイの駆動方法
JP2002215088A (ja) * 2001-01-19 2002-07-31 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ及びその駆動方法

Also Published As

Publication number Publication date
US20100033454A1 (en) 2010-02-11
WO2008117540A1 (ja) 2008-10-02
KR101067083B1 (ko) 2011-09-22
KR20090086259A (ko) 2009-08-11
US8232983B2 (en) 2012-07-31
CN101647052A (zh) 2010-02-10
CN101647052B (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
KR20070000418A (ko) 플라즈마 디스플레이 패널 구동 방법
JPWO2007069687A1 (ja) プラズマディスプレイパネルおよびプラズマディスプレイ装置ならびにプラズマディスプレイパネルの駆動方法
KR101168553B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR101007500B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
JP5023791B2 (ja) プラズマディスプレイ装置
KR101088288B1 (ko) 플라즈마 디스플레이 장치
KR101141115B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP2008026527A (ja) プラズマディスプレイパネルの駆動方法
JP4674485B2 (ja) 画像表示装置
EP2282305A1 (en) Method for driving plasma display panel and plasma display device
JP5245281B2 (ja) プラズマディスプレイ装置の駆動方法
JP2008268615A (ja) プラズマディスプレイ装置
JP5003191B2 (ja) プラズマディスプレイ装置の駆動方法
KR101067083B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
JP5167683B2 (ja) プラズマディスプレイ装置の駆動方法
JP5286908B2 (ja) プラズマディスプレイパネルの駆動方法
JP4887722B2 (ja) プラズマディスプレイパネルの駆動方法
JP2009192779A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR101019777B1 (ko) 플라즈마 디스플레이 패널 표시 장치와 그 구동 방법
WO2011089886A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009265465A (ja) プラズマディスプレイパネル表示装置とその駆動方法
JP2011232464A (ja) プラズマディスプレイパネル及びその駆動方法
JP2008268686A (ja) プラズマディスプレイパネルの駆動方法
JP2009175201A (ja) プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JP2010117391A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121108

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806