JPWO2008108031A1 - 液晶表示パネル、液晶表示装置及びテレビジョン受信機 - Google Patents

液晶表示パネル、液晶表示装置及びテレビジョン受信機 Download PDF

Info

Publication number
JPWO2008108031A1
JPWO2008108031A1 JP2009502430A JP2009502430A JPWO2008108031A1 JP WO2008108031 A1 JPWO2008108031 A1 JP WO2008108031A1 JP 2009502430 A JP2009502430 A JP 2009502430A JP 2009502430 A JP2009502430 A JP 2009502430A JP WO2008108031 A1 JPWO2008108031 A1 JP WO2008108031A1
Authority
JP
Japan
Prior art keywords
liquid crystal
layer
crystal display
substrate
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009502430A
Other languages
English (en)
Other versions
JP5072952B2 (ja
Inventor
明大 正楽
明大 正楽
山田 直
直 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009502430A priority Critical patent/JP5072952B2/ja
Publication of JPWO2008108031A1 publication Critical patent/JPWO2008108031A1/ja
Application granted granted Critical
Publication of JP5072952B2 publication Critical patent/JP5072952B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133371Cells with varying thickness of the liquid crystal layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48Flattening arrangements

Abstract

本発明は、製造工程の時間短縮、CF基板の在庫管理の簡略化、及び、製造コストの削減が可能な液晶表示パネル、液晶表示装置及びテレビジョン受信機を提供する。本発明は、第一基板と、第二基板と、第一基板及び第二基板に狭持された液晶層とを備え、上記第一基板は、第一絶縁基板と、第一絶縁基板の液晶層側に形成された第一配線と、第一配線よりも液晶層側に形成された平坦化層とを有し、上記第二基板は、第二絶縁基板と、第一配線及び平坦化層が重畳する領域に対応して第二絶縁基板の液晶層側に形成された柱状スペーサとを有する液晶表示パネルであって、上記第一基板は、柱状スペーサに対応して形成された高さ調整層を有する液晶表示パネルである。

Description

本発明は、液晶表示パネル、液晶表示装置及びテレビジョン受信機に関する。より詳しくは、柱状スペーサを有する液晶表示パネル、液晶表示装置及びテレビジョン受信機に関するものである。
液晶表示装置は、液晶層を介して互いに対向する一対の基板(例えば、アクティブマトリクス基板及び対向基板)を有する液晶表示パネルを備える表示装置であり、用途の拡大とともに、高性能化が進んでいる。特に、広視野角特性を有するMVA(Multi domain Vertical Alignment)モード等の表示モード(液晶モード)が開発され、更なる改良が進んでいる。
液晶表示装置の表示品位を向上するためには、どの表示モードを採用する場合においても、液晶層の厚さ(以下、「セルギャップ」ともいう。)を精密に制御することが必要である。特に、近年利用が進んでいる大型の液晶表示装置においては、非常に大きな面積にわたってセルギャップを均一に制御する必要がある。
セルギャップは、一対の基板間に配置されるスペーサによって制御されている。従来、スペーサとしては、ファイバ状又は粒状のスペーサ(例えば、プラスチックビーズ)が用いられ、これらのスペーサは、基板上に散布されることによって配置されていた。しかしながら、プラスチックビーズ等のスペーサを散布する方式では、スペーサが配置される位置を制御できないため、画素(画素開口部)内の液晶分子の配向を乱す原因となることがあった。そして、画素内に液晶分子の配向が乱れた領域があると、その領域が表示の「ざらつき」として視認されることがあった。また、このようなスペーサを用いた場合、基板に形成された下地層の凹凸の影響によりセルギャップにばらつきが生じ、表示むらを生じることもあった。
そこで、近年では、感光性材料を用いたフォトリソグラフィプロセスで基板に柱状のスペーサを形成する方法が採用されるようになっている。このようにして形成されるスペーサは、柱状スペーサ(フォトスペーサ)とも呼ばれる。
図11及び13は、従来の液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。柱状スペーサを形成する方法としては、図11に示すように、スペーサ用のレジストを使用して他の層とは別に柱状スペーサ117aを形成する方法が一般的であるが、図13に示すように、カラーフィルタ(色層)等を重ねて形成する積層タイプの柱状スペーサ117b(以下、「積層スペーサ」ともいう。)が開示されている(例えば、特許文献1〜3参照。)。
また近年、動画性能の向上や高精細化のために、液晶表示装置の高周波駆動が検討されている。しかしながら、従来の液晶表示装置においては、液晶表示パネルに寄生容量が存在し、信号の波形になまりが発生するため、高周波駆動を充分に達成することができなかった。
それに対して、例えば、走査配線と信号配線との交差部に形成される容量を低減するための技術として、スピンオングラス(以下、「SOG」ともいう。)材料を走査配線と信号配線との間に設ける技術が開示されている(例えば、特許文献4参照。)。
特開2001−100221号公報 特開平11−248921号公報 特開2006−38951号公報 国際公開第2006/022259号パンフレット
しかしながら、SOG材料は、通常、スピンコートで塗布されるため、平坦化作用があり、下層に配線がない領域に比べ、配線がある領域ではSOG材料により形成された膜の膜厚が薄くなる傾向にあった。
そのため、配線の存在する位置に対応して柱状スペーサを形成した場合、SOG材料により膜を形成した場合とSOG材料により膜を形成しない場合とで、液晶層の厚み(セルギャップ)を等しくするために、柱状スペーサの高さを変える必要があった。ここで、この原因について、図11〜14を用いて、より詳細に説明する。図11及び12は、従来の液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。また、図13及び14は、従来の液晶表示パネルの柱状スペーサ(積層スペーサ)が配置された領域近傍の構成を示す断面模式図である。なお、図11〜14においては、配向膜は図示していない。
例えば、図11と図12を比較して見る。図11に示した従来の液晶表示パネル200aにおいて、柱状スペーサ117aは、カラーフィルタ基板(以下、「CF基板」ともいう。)110aのゲートライン132に対応する位置に配置されている。なお、CF基板110aは、その他、絶縁基板111上に、ブラックマトリクス(BM)層112と、カラーフィルタ113と、対向電極116とを有する。一方、アクティブマトリクス基板(以下、「TFT基板」ともいう。)130aは、絶縁基板131上に、ゲートライン132と、画素電極142と、ゲートライン132及び画素電極142の間に形成されたゲート絶縁膜(GI)135及びパッシベーション膜(Pas)141を有する。なお、CF基板110a及びTFT基板130aの間には液晶層120が狭持されている。そして、液晶表示パネル200aにおいて、画素開口部におけるセルギャップd1は、適切な光学特性が得られるように設定されている。なお、セルギャップd1の最適値は、使用する液晶材料や表示モードによって変化する。また、所望のセルギャップd1を得るように、柱状スペーサ117の高さhs1は設定される。
一方、図12に示した従来の液晶表示パネル200bにおいて、TFT基板130bは、液晶表示パネル200aのTFT基板130aと同様の構成に加えて、ゲート絶縁膜135及びゲートライン132の間に形成されたSOG膜147を有する。そして、液晶表示パネル200bにおいても、画素開口部におけるセルギャップd2は、液晶表示パネル100のセルギャップd1と同様に、適切な光学特性が得られるように設定される必要がある。
しかしながら、液晶表示パネル200aと液晶表示パネル200bとでは、画素電極142が形成された部分と柱状スペーサ117aに対応する部分との間の段差の大きさが異なる。すなわち、液晶表示パネル200aにおける段差の高さx1と、液晶表示パネル200bにおける段差の高さy2とは異なる。これは、液晶表示パネル200bにおいては、ゲートライン132と画素電極142との間には、ゲート絶縁膜135及びPas膜141に加えてSOG材料から形成された膜(SOG膜147)が配置されており、画素電極142に重畳する領域におけるSOG膜147の膜厚をds1、ゲートライン132上におけるSOG膜147の膜厚をds2とした場合、SOG材料の平坦化作用のため、ds1>ds2となる。すなわち、SOG膜147は、平坦化層として機能する。このため、液晶表示パネル200aにおける段差の高さx1と液晶表示パネル200bにおける段差の高さy2とは異なることになる。したがって、液晶表示パネル200a及び液晶表示パネル200bにおいて、それぞれ所望のセルギャップd1及びセルギャップd2を得るためには、SOG膜147がない場合の柱状スペーサの高さhs1とSOG膜147がある場合の柱状スペーサの高さhs2とは、適宜変更される必要があった。
なお、SOG材料は平坦化作用があるといっても、ゲートライン132等の配線部とそれ以外とで完全に平坦化はされない場合があり、図12及び14は、SOG材料が完全に平坦化されていない場合を示している。また、ゲート絶縁膜135(例えばSiNx膜)及びPas膜141(例えばSiNx膜)については、CVD(Chemical Vaper Deposit)法で成膜されるのが一般であり、この場合、これらの膜に平坦化作用はなく、下層に配線があるところとないところでもこれらの膜の膜厚は、通常、変わらない。
また、SOG膜147は寄生容量低減のためには必要であるが、液晶表示パネルの製造コスト的には不利になる。したがって、特に高速駆動を必要としない液晶表示装置においては、SOG膜147を形成しない従来の構造を選択する場合がある。この場合、同じ画面サイズ及び解像度を有する機種でも、TFT基板のSOG膜147の有無によって、柱状スペーサの高さの違う2種類のCF基板を用意しなければならず、柱状スペーサの形成条件を切り替えるための時間のロスが発生したり、CF基板の在庫管理が煩雑になるといった点で改善の余地があった。
これらの課題は、柱状スペーサとして積層スペーサを形成した場合でも同様にあり、図13に示すSOG膜147がない液晶表示パネル200cと、図14に示すSOG膜147がある液晶表示パネル200dとにおいて、柱状スペーサ117bの高さhs3及びhs4を変える必要があった。また、液晶表示パネル200c及び液晶表示パネル200dのCF基板110bは、柱状スペーサ(積層スペーサ)117b有するが、柱状スペーサ117bは、図13及び14に示すように、ブラックマトリックス(BM)層112、各色のカラーフィルタ(赤のカラーフィルタ114R、緑のカラーフィルタ114G、青のカラーフィルタ114B)、MVAモードにおける配向制御用突起を形成するための樹脂層118等を積層することによって形成される場合が多い。そして、BM層112、各色のカラーフィルタ114R、114G、114B及び樹脂層118は、やはりそれぞれ適切な膜厚が規定されている場合が多く、図11及び12で示した柱状スペーサ117aに比較して、柱状スペーサ117bの高さの調整は更に困難である。例えば、配向制御用突起は、電圧印加時の液晶の配向方向を制御し、配向制御用突起の高さは、応答速度等の特性に密接な関係があるため、応答速度等の特性が適切になるように樹脂層118の膜厚は規定される。また、BM層112は、所定の遮光性を有するように規定される。更に、各色のカラーフィルタ層114R、114G、114Bは、適切な色や透過率となるよう膜厚が規定される。したがって、液晶表示パネル200c及び液晶表示パネル200dにおいて、それぞれ所望のセルギャップd3及びセルギャップd4を得ることは困難であった。また、液晶層120を形成する工程における液晶材料の切り替えにともなうロス(タイムロスやコストの増加)を低減するため、液晶表示パネル200a及び液晶表示パネル200bと、液晶表示パネル200c及び液晶表示パネル200dとはそれぞれ、同じ液晶材料が用いられることが多い。この場合、液晶表示パネル200aの適切なセルギャップd1及び液晶表示パネル200bの適切なセルギャップd2と、液晶表示パネル200cの適切なセルギャップd3及び液晶表示パネル200dの適切なセルギャップd4とはそれぞれ、等しい値とする必要がある(d1=d2、d3=d4)。しかしながら、前述したように、液晶表示パネル200a、200b、200c、200dに用いられる各柱状スペーサ117a、117bの形成条件を変えることは製造上のロス(タイムロスやコストの増加)があり、柱状スペーサ117bに至っては、柱の高さを変えること自体が困難であった。
本発明は、上記現状に鑑みてなされたものであり、製造工程の時間短縮、CF基板の在庫管理の簡略化、及び、製造コストの削減が可能な液晶表示パネル、液晶表示装置及びテレビジョン受信機を提供することを目的とするものである。
本発明者らは、製造工程の時間短縮、CF基板の在庫管理の簡略化、及び、製造コストの削減が可能な液晶表示パネル、液晶表示装置及びテレビジョン受信機について種々検討したところ、平坦化層が形成される基板の柱状スペーサに対応する領域に着目した。そして、ゲートライン等の配線と、配線よりも上層に形成された平坦化層とを有する基板に柱状スペーサに対応して高さ調整層を配置することにより、SOG膜147等の平坦化層がある場合とない場合とにおいて、CF基板を共用化することができ、柱状スペーサの形成条件を切り替えるための時間のロスや在庫管理の煩雑さを低減し、コスト的に有利な液晶表示パネルを実現できることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、第一基板と、第二基板と、第一基板及び第二基板に狭持された液晶層とを備え、上記第一基板は、第一絶縁基板と、第一絶縁基板の液晶層側に形成された第一配線と、第一配線よりも液晶層側に形成された平坦化層とを有し、上記第二基板は、第二絶縁基板と、第一配線及び平坦化層が重畳する領域に対応して第二絶縁基板の液晶層側に形成された柱状スペーサとを有する液晶表示パネルであって、上記第一基板は、柱状スペーサに対応して形成された高さ調整層を有する液晶表示パネルである。これにより、平坦化層を有さない従来の液晶表示パネルに用いられるCF基板を本発明の液晶表示パネルに利用することが可能となるため、柱状スペーサの形成条件を切り替える必要がなく、また、在庫管理の煩雑さを低減することができる。その結果、本発明の液晶表示パネルの製造工程の時間短縮、CF基板の在庫管理の簡略化、及び、液晶表示パネルの製造コストの削減が可能となる。
上記高さ調整層は、単層から構成されてもよいし、複数の層から構成されてもよい。また、上記高さ調整層は、複数の層が連続して積層された構造を有してもよいし、別々に配置された(異なる層間に配置された)複数の層から構成されてもよい。更に、上記高さ調整層は、柱状スペーサに接してもよいし、接していなくてもよい。そして、上記高さ調整層は、平坦化層よりも第一絶縁基板側に配置されてもよいし、平坦化層よりも液晶層側に配置されてもよい。
なお、上記高さ調節層は、通常、画素開口部に配置されない。言い換えると、上記高さ調節層は、通常、第一配線に重畳する領域に配置され、また、遮光領域に配置される。このように、上記高さ調節層は、島状に形成されることが好ましく、第一配線に重畳する領域に島状に形成される形態、及び、遮光領域に島状に形成される形態がより好ましい。なお、画素開口部とは、画素内における開口部(光を透過する領域)であり、遮光領域とは、遮光部材によって遮光された領域である。遮光部材としては、走査信号線(ゲートライン)及びブラックマトリクス(BM)層が好適である。
なお、上記平坦化層は、段差を平坦化(小さく)する平坦化作用を有する層である。また、上記平坦化層は、通常、表示領域となる領域を少なくとも覆うように形成される。
本発明の液晶表示パネルの構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではないが、上記第一基板は、通常、ゲート絶縁膜と、第二配線と、スイッチング素子と、画素電極とを有する。
このとき、上記第一基板は、第一絶縁基板と、第一絶縁基板の液晶層側に形成された第一配線と、第一配線を覆うゲート絶縁膜と、少なくともゲート絶縁膜を介して第一配線と交差する第二配線と、第一配線に印加される電圧に応じて動作するスイッチング素子と、スイッチング素子を介して第二配線と電気的に接続され得る画素電極と、第一配線よりも液晶層側であり、かつ画素電極よりも絶縁基板側に形成された平坦化層とを有することが好ましい。
上記第一配線は、データ信号線(ソースライン、データ配線)であってもよいし、上記第二配線は、走査信号線(ゲートライン、ゲート配線)であってもよいが、上述のように、上記第一配線としては、走査信号線が好適であり、上記第二配線としては、データ信号線が好適である。なお、上記第一配線は、保持容量配線であってもよい。
本発明の液晶表示パネルにおける好ましい形態について以下に詳しく説明する。なお、以下に示す各種の形態は、適宜組み合わして用いられてもよい。
上記高さ調整層は、第一配線及び平坦化層以外の、第一基板に形成された部材と同一の材料からなる層を含んで構成されることが好ましい。これにより、液晶表示パネルの製造プロセスを複雑化させることなく、高さ調整層を容易に形成することができる。
なお、本明細書において、ある部材と同一の材料からなる層とは、ある部材とその層とを同一プロセスで形成した場合に実現可能な程度に同一の組成(材質)をその層が有すればよく、ある部材の組成とその層の組成との間には、これらを同一プロセスで形成したとしても生じ得る程度の差があってもよい。
上記高さ調整層の具体的な形態としては以下の形態が好適であり、これらによっても、液晶表示パネルの製造プロセスを複雑化させることなく、高さ調整層を容易に形成することができる。
すなわち、上記第一基板は、スイッチング素子を有し、上記スイッチング素子は、半導体活性層を含んで構成され、上記高さ調整層は、半導体活性層と同一の材料からなる層を含んで構成される形態が好適である。この形態において、上記スイッチング素子は、通常、半導体活性層とともに、不純物添加半導体層を含んで構成されることが好ましい。
また、上記第一基板は、スイッチング素子を有し、上記スイッチング素子は、半導体活性層及び不純物添加半導体層を含んで構成され、上記高さ調整層は、半導体活性層からなる層と不純物添加半導体層からなる層とを含んで構成される形態が好適である。
更に、上記第一基板は、画素電極を有し、上記高さ調整層は、画素電極と同一の材料からなる層を含んで構成される形態が好適である。
そして、上記第一基板は、第二配線を有し、上記高さ調整層は、第二配線と同一の材料からなる層を含んで構成される形態が好適である。
なお、高さ調整層の所望の厚みを実現するために、上述の高さ調整層の具体的な形態は、適宜組み合わされてもよい。
上記高さ調整層は、電気的に絶縁された状態であることが好ましい。これにより、高さ調整層と他の配線、電極等との間で発生する寄生容量を低減することができるとともに、高さ調整層と他の配線、電極等との間での短絡不良の発生を抑制することができる。
上記平坦化層は、層間絶縁膜として機能する形態が好ましい。これにより、第一配線と、平坦化層を介して配置された配線、電極等との間を効果的に絶縁することができるとともに、これらの間で発生する寄生容量を低減することができる。
このように、本明細書において、層間絶縁膜とは、ある配線と、層間絶縁膜を介して配置された他の配線、電極等とを絶縁する機能を有する膜である。より具体的には、上記層間絶縁膜としては、第一配線及び第二配線の間を絶縁する膜、及び、第二配線及び画素電極の間を絶縁する膜が好適である。
上記第一基板は、第二配線を有し、上記平坦化層は、第一配線と第二配線との間に配置され、層間絶縁膜として機能することが好ましい。これにより、第一配線と、平坦化層を介して配置された第二配線との間を効果的に絶縁することができるとともに、これらの間で発生する寄生容量を低減することができる。したがって、本発明の液晶表示パネルにおいて、高周波駆動が可能となる。
上記第一基板は、第二配線と画素電極とを有し、上記平坦化層は、第二配線と画素電極との間に配置され、層間絶縁膜として機能することが好ましい。これにより、第二配線と、平坦化層を介して配置された画素電極との間を効果的に絶縁することができるとともに、これらの間で発生する寄生容量を低減することができる。
上記第一基板は、第二配線と画素電極とを有し、上記平坦化層は、層間絶縁膜として機能する第一平坦化層及び第二平坦化層を含んで構成され、上記第一平坦化層は、第一配線と第二配線との間に配置され、上記第二平坦化層は、第二配線と画素電極との間に配置されることが好ましい。これにより、第一配線及び第二配線の間と、第二配線及び画素電極の間とを効果的に絶縁することができるとともに、これらの間で発生する寄生容量を低減することができる。したがって、本発明の液晶表示パネルにおいて、高周波駆動が可能となる。
上記平坦化層の材料としては、スピンオングラス材料及び有機物が好適である。すなわち、上記平坦化層は、スピンオングラス材料を含むことが好ましい。また、上記平坦化層は、有機物を含むことが好ましい。
上記有機物としては、樹脂が好適であり、なかでも、アクリル樹脂が好適である。すなわち、上記平坦化層は、樹脂を含むことが好ましく、上記平坦化層は、アクリル樹脂を含むことがより好ましい。
上記第二基板は、複数の色層を有し、上記柱状スペーサは、複数の色層が積層された構造を有することが好ましい。このように、第二基板が柱状スペーサとして、色層が積層された積層スペーサを有する場合には、柱状スペーサの高さを調節することは困難である。したがって、このような形態に本発明を適用することによって、より効果的に本発明の効果を奏することができる。
なお、上記色層は、カラーフィルタと呼ばれるものであってもよい。また、上記色層は、通常、複数(好適には、3色以上)の異なる色の色層から構成される。
上記第二基板は、配向制御用突起を有し、上記柱状スペーサは、配向制御用突起と同一の材料からなる層を含んで構成されることが好ましい。このように、第二基板が柱状スペーサとして、配向制御用突起と同一の材料からなる層が積層された積層スペーサを有する場合には、柱状スペーサの高さを調節することは困難である。したがって、このような形態に本発明を適用することによって、より効果的に本発明の効果を奏することができる。
なお、上記配向制御用突起は、液晶層に含まれる液晶の配向を制御する突起である。また、配向制御用突起は、線状に形成されてもよいし、点状に形成されてもよい。
上記第二基板は、複数の色層と配向制御用突起とを有し、上記柱状スペーサは、配向制御用突起と同一の材料からなる層と、色層とが積層された構造を有することが好ましい。このように、第二基板が柱状スペーサとして、色層と、配向制御用突起と同一の材料からなる層とが積層された積層スペーサを有する場合には、柱状スペーサの高さを調節することは困難である。したがって、このような形態に本発明を適用することによって、より効果的に本発明の効果を奏することができる。
上記第一基板は、画素電極を有し、上記高さ調整層は、下記式(1)を満たすことが好ましい。これにより、平坦化層を有さない従来の液晶表示パネルのCF基板を本実施形態の液晶表示パネルに用いた場合におけるセルギャップの適正値からのずれを小さくすることができる。
0<z<2×(x−y) (1)
上記第一基板は、画素電極を有し、上記高さ調整層は、下記式(2)を実質的に満たすことが好ましい。これにより、平坦化層を有さない従来の液晶表示パネルのCF基板を本実施形態の液晶表示パネルに用いた場合におけるセルギャップの適正値からのずれを実質的に無くすことができる。
z=x−y (2)
上記式(1)及び(2)中、zは、高さ調整層の厚みを、xは、柱状スペーサに対応する領域における第一配線の第一絶縁基板面からの高さh1と画素電極の厚みdpとの差(h1−dp)を、yは、高さ調整層が設けられた領域における最上面の第一絶縁基板面からの高さh2から画素開口部に対応する領域における最上面の第一絶縁基板面からの高さh3及び高さ調整層の厚みzを引いたときの差(h2−h3−z)を表す。
なお、高さ調整層が複数の層から構成される場合には、上記式(1)及び(2)のzは、高さ調整層を構成する各層の厚みの合計とすればよい。
また、上記式(2)を実質的に満たすとは、平坦化層を有さない従来の液晶表示パネルのCF基板を本実施形態の液晶表示パネルに用い、セルギャップの適正値からのずれが実質的に無くなった場合における表示品位を実現できる程度に、上記(2)を満たせばよく、必ずしも上記(2)を厳密に満たす必要はない。
本発明はまた、本発明の液晶表示パネルを含んで構成される液晶表示装置でもある。これにより、液晶表示装置の製造工程の時間短縮、CF基板の在庫管理の簡略化、及び、液晶表示装置の製造コストの削減が可能となる。
本発明はまた、本発明の液晶表示装置を含んで構成されるテレビジョン受信機(液晶TV装置)でもある。これにより、液晶TV装置の製造工程の時間短縮、CF基板の在庫管理の簡略化、及び、液晶TV装置の製造コストの削減が可能となる。
本発明の液晶表示パネルによれば、液晶表示パネルの製造工程の時間短縮、CF基板の在庫管理の簡略化、及び、液晶表示パネルの製造コストの削減が可能となる。
以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
(実施形態1)
実施形態1に係る液晶表示装置について説明する。図1は、実施形態1に係る液晶表示パネルの1画素の構成を示す平面模式図である。図2は、実施形態1に係るTFT基板の1画素の構成を示す平面模式図である。図3は、実施形態1に係るCF基板の1画素の構成を示す平面模式図である。図4は、図1中、X1−X2線における断面模式図であり、実施形態1に係る液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す。図5は、図2中、Y1−Y2線における断面模式図であり、実施形態1に係るTFT基板のTFTが配置された領域近傍の構成を示す。
実施形態1の液晶表示パネル100aは、アクティブマトリクス基板(以下、「TFT基板」ともいう。)30aと、TFT基板30aに対向する対向基板(以下、「CF基板」ともいう。)10aと、これらの間に設けられた液晶層20とを備える。また、液晶表示パネル100aは、TFT基板30a及びCF基板10aの外側に、各偏光軸方向がクロスニコルに配置された一対の偏光板(図示せず)を備える。
液晶層20は、負の誘電異方性を有するネマチック液晶材料を含む。
CF基板10aは、透明の絶縁基板(例えば、ガラス基板)11と、ブラックマトリクス(BM)層12と、複数の色層(カラーフィルタ)13と、複数の配向制御用突起15と、対向電極(共通電極)16と、複数の柱状スペーサ17aと、これらの構成を全て覆う垂直配向膜(図示せず)とを有する。
一方、TFT基板30aは、透明の絶縁基板(例えば、ガラス基板)31と、複数のゲートライン32と、複数の容量保持配線33と、平坦化層34aと、ゲート絶縁膜35と、複数の半導体活性層36と、複数の不純物添加半導体層37と、複数のソースライン38と、ソース電極39と、ドレイン電極40と、パッシベーション膜(Pas膜)41と、複数の画素電極42と、複数の高さ調整層43aと、これらの構成を全て覆う垂直配向膜(図示せず)とを有する。
また、TFT基板30aは、1つの画素(サブ画素)60内に、ゲートライン32、ゲート絶縁膜35、半導体活性層36、不純物添加半導体層37、ソース電極39及びドレイン電極40から構成される2つのTFT44を有する。更に、TFT基板30aは、1つの画素60内に、2つのTFT44にそれぞれ電気的に接続され得る2つの画素電極42を有する。すなわち、1つの画素60は、2つの副画素61から構成されている。
このように、それぞれ独立した2つのTFTによって駆動される2つの副画素に1つの画素を分割することによって、画素欠陥が発生した場合でも、その欠陥を目立たなくすることができる。すなわち、TFTの不良、画素電極及び対向電極の間のリーク等によって画素欠陥が起こったとしても、駆動画素が通常の画素より小さいサイズの副画素単位となっているため欠陥を目立たなくすることができる。また、各副画素の画素電極にかかる電圧を異ならせる、いわゆるマルチ画素駆動によって各画素を駆動することによって、視野角による階調のズレを抑制することもできる。このように副画素を形成することで、視野角、透過率、応答速度、コントラスト比等の表示特性をバランスよく調整することができ、より効率の良い画素構造とすることができる。
なお、画素60は、Csマルチ画素駆動法を実現できる画素の一例である。また、Csマルチ画素駆動法は、対象となる画素のTFTがオンになって選択され、その後TFTがオフになった後の非選択期間中に保持容量配線に印加される電圧を変動させ、各副画素電極の電位を変動させることで、マルチ画素駆動を実現する。
以下に、CF基板10a及びTFT基板30aの各構成について説明する。
BM層12は、各画素間を遮光する遮光部材であり、絶縁基板11上にゲートライン32及びソースライン38に対応して格子状に形成されている。
カラーフィルタ13は、赤(R)、緑(G)及び青(B)のカラーフィルタから構成され、絶縁基板11上のBM層12により区切られた領域に形成されている。なお、図4では、赤のカラーフィルタ14Rのみ図示しているが、実際には、R、G及びBのカラーフィルタがストライプ状に配列されている。
配向制御用突起15は、カラーフィルタ13上にV字状に形成されている。また、配向制御用突起15は、BM層12の延伸方向(パネルを正面視したときの上下左右方向)に対して、斜めの方向(好適には、略45°方向)に配置されている。
対向電極16は、BM層12及びカラーフィルタ13を覆って、表示領域の略全面に形成されている。
柱状スペーサ17aは、ゲートライン32に対応し、かつ対向電極16を介してBM層12の上方に形成されている。柱状スペーサ17aは、スペーサ用のフォトレジストにより形成されている。なお、柱状スペーサ17aは、全ての画素に対応して配置されていてもよいし、ある一定の割合の画素のみに対応して配置されてもよい。
ゲートライン32及び容量保持配線33は、絶縁基板31上に互いに略平行に形成されている。ゲートライン32及び容量保持配線33は、同一の導電膜(例えば、金属薄膜)をパターニングすることによって形成される。このように、ゲートライン32及び容量保持配線33は、遮光部材部材としても機能する。ゲートライン32及び容量保持配線33の膜厚は、好適には、400nmとする。容量保持配線33は、画素電極42と、容量保持配線33及び画素電極42の間に介在するゲート絶縁膜35及びPas膜41とによって、保持容量を構成する。
平坦化層34a及びゲート絶縁膜35は、ゲートライン32を覆って、表示領域の略全面に形成されている。
ゲート絶縁膜35は、CVD法により、窒化シリコン(SiNx)、酸化シリコン(SiOx)等の無機絶縁材料から形成されている。ゲート絶縁膜35の膜厚は、好適には、410nmとする。
平坦化層34aは、平坦化作用を有する膜である。平坦化層34aの材料としては、スピンオンガラス(SOG)材料を好適に用いることができ、なかでも、Si−O−C結合を骨格とするSOG材料や、Si−C結合を骨格とするSOG材料を好適に用いることができる。平坦化層34aの画素開口部における膜厚は、好適には、1500nmとする。
なお、SOG材料とは、スピンコート法等の塗布法によってガラス膜(シリカ系皮膜)を形成し得る材料である。SOG材料は、比誘電率が低く、厚膜の形成が容易である。したがって、平坦化層34aの材料としてSOG材料を用いることによって、平坦化層34aの比誘電率を低くし、平坦化層34aを厚く形成することが容易となる。その結果、ゲートライン32及びソースライン38の交差部に形成される寄生容量を効果的に削減することができる。
一方、ゲート絶縁膜35、半導体活性層36、不純物添加半導体層37及びPas膜41は、CVD法により、無機物から形成されている。したがって、これらの層は、通常、平坦化作用を有さない。すなわち、ゲート絶縁膜35、半導体活性層36、不純物添加半導体層37及びPas膜41は、画素開口部における厚みと、ゲートライン32の上方における厚みとが実質的に等しい。
また、後述するように、画素電極42も、スパッタリング法により、透明導電膜から形成されるので、平坦化作用を有さない。
なお、TFT基板30a及びCF基板10aの最も液晶層側に配置される垂直配向膜については、ポリイミド等の樹脂から形成されるが、その膜厚は、通常、平坦化層34a等に比べ、非常に薄くいため、ほとんど平坦化作用を発揮しない。
半導体活性層36は、平坦化層34a及びゲート絶縁膜35を介してゲートライン32に重畳するように島状に形成されている。半導体活性層36の膜厚は、好適には、100nmとする。
不純物添加半導体層37は、2つの領域が半導体活性層36上にて対向して配置されている。また、不純物添加半導体層37は、半導体活性層36と、ソース電極39及びドレイン電極40とを接続するコンタクト層として機能する。
半導体活性層36は、CVD法により、アモルファスシリコン(a−Si)から形成されている。また、不純物添加半導体層37は、CVD法により、リン(P)等の不純物がシリコン(Si)に添加されたnアモルファスシリコン(n a−Si)から形成されている。
ソースライン38は、平坦化層34a及びゲート絶縁膜35を介してゲートライン32に交差する(略直交する)ように形成されている。このように、ソースライン38及びゲートライン32は、層間絶縁膜として機能する平坦化層34aを介して配置されることから、ソースライン38及びゲートライン32の間で発生する寄生容量を効果的に低減することができる。したがって、液晶表示パネル100aは、高周波駆動が可能となる。
ソース電極39及びドレイン電極40は、半導体活性層36の上方にて対向するように形成され、また、不純物添加半導体層37を介して半導体活性層36と電気的に接続され得る状態になっている。ソース電極39、ドレイン電極40及びソースライン38は、同一の導電膜(例えば、金属薄膜)をパターニングすることによって形成される。
このように、TFT44は、ボトムゲート型(逆スタガ型とも呼ばれる)のアモルファスシリコンTFTである。
また、ソース電極39は、ソースライン38と一体的に形成されることによって、ソースライン38と電気的に接続されている。
一方、ドレイン電極40は、Pas膜41に設けられたコンタクトホール45内で画素電極42に接することによって、画素電極42と電気的に接続されている。なお、ソース電極39、ドレイン電極40及びソースライン38は、同一の導電膜(例えば、金属薄膜)をパターニングすることによって形成される。このように、ソース電極39、ドレイン電極40及びソースライン38は、遮光部材部材としても機能する。ソース電極39、ドレイン電極40及びソースライン38の膜厚は、好適には、230nmとする。
Pas膜41は、TFT44、ソースライン38、ドレイン電極40等を覆うように形成され、絶縁層及び保護層として機能する。Pas膜41は、CVD法により、SiNx、SiOx等の無機絶縁材料から形成されている。Pas膜41の膜厚は、好適には、265nmとする。
画素電極42は、副画素61の開口部に対応してPas膜41上に形成されている。画素電極42は、スパッタリング法により、インジウム錫酸化物(ITO)等の透明導電膜から形成される。画素電極42の膜厚は、好適には、70nmとする。また、画素電極42には、V字状の配向制御用スリット46が形成されている。
配向制御用スリット46は、画素電極42のエッジに対して、すなわち、ゲートライン32及びソースライン38に対して、斜めの方向(好適には、略45°方向)に配置されている。また、配向制御用スリット46は、配向制御用突起15と略平行に形成される。なお、各画素電極42の各領域は、配向制御用スリット46が形成されない接続部分(図示せず)を介して電気的に接続されている。
この配向制御用スリット46と、上述の配向制御用突起15とによって液晶層20中の液晶分子の配向が制御され、液晶表示パネル100aは、マルチドメインを有することとなる。このように、液晶表示パネル100aの画像表示方式は、ノーマリブラックモードのマルチドメイン垂直配向(MVA)方式である。
そして、高さ調整層43aは、柱状スペーサ17aに対応して形成されている。より具体的には、高さ調整層43aは、ゲート絶縁膜35とPas膜41との間の層であり、かつ柱状スペーサ17aに対応する領域に選択的に配置され、半導体活性層36と同一の材料をパターニングすることによって形成されている。したがって、高さ調整層43aの厚みzは、半導体活性層36の厚み(0.10〜0.15μm程度)と実質的に同一である。また、高さ調整層43aは、通常、ほぼ均一な厚みを有する。
なお、半導体活性層36は、通常、CVD法を用いて、ゲート絶縁膜35となるSiNx膜と、アモルファスシリコン(a−Si)膜と、nアモルファスシリコン(n a−Si)膜とを連続して堆積した後に、a−Si膜及びn a−Si膜をパターニングすることによって、不純物添加半導体層37とともに島状に形成される。したがって、このとき、高さ調整層43aとなるa−Si膜上にもn a−Si膜は成膜されている。しかしながら、その後、TFT44のチャネルエッチプロセスにおいて、n a−Si膜のソース電極39及びドレイン電極が重なっていない部分は、ドライエッチングにより除去される。これにより、高さ調整層43aとして、半導体活性層36と同一の材料であるa−Si膜のみを配置することができる。
また、高さ調整層43aの平面形状は円形に特に限定されず、楕円、四角形等、適宜設定することができる。
更に、高さ調整層43aが柱状スペーサ17aを支える土台として機能する範囲内であれば、TFT基板30aとCF基板10aとのアライメントずれ等により、液晶表示パネル100aを平面視したときの高さ調整層43aの配置場所と、液晶表示パネル100aを平面視したときの柱状スペーサ17aの配置場所とは、多少ずれていてもよい。
一方、高さ調整層43aを柱状スペーサ17aを支える土台として充分に機能させる観点からは、高さ調整層43aは、柱状スペーサ17aのTFT基板30aとの接触面と比べて、同等の又は大きい面積を有することが好ましい。
また、高さ調整層43aは、他の電極、配線等と絶縁されていることが好ましい。すなわち、高さ調整層43aは、電気的に絶縁された状態であることが好ましい。これは、導電性を発揮し得る高さ調整層43aが他の配線等と導通していると、寄生容量が増加したり、短絡不良が発生したりする場合があるためである。このような観点から、高さ調整層43aは、島状に形成されている。
このように、本実施形態の液晶表示パネル100aは、柱状スペーサ17aに対応して配置された高さ調整層43aを有する。したがって、平坦化層を有する従来の液晶表示パネル200bにおけるゲートライン132に起因する段差(図12中、y2)が平坦化層を有さない従来の液晶表示パネル200aにおけるゲートライン132に起因する段差(図11中、x1)よりも小さかった(x1>y2であった)のに対して、平坦化層34aを有する本実施形態の液晶表示パネル100aにおけるゲートライン32に起因する段差Xは、高さ調整層43aの厚さzの分だけ大きくなる。したがって、平坦化層を有さない従来の液晶表示パネル200aに用いられるCF基板を本実施形態の液晶表示パネル100aにも利用することが可能となるため、柱状スペーサの形成条件を切り替える必要がなく、また、在庫管理の煩雑さを低減することができる。その結果、製造工程の時間短縮、CF基板の在庫管理の簡略化、及び、製造コストの削減が可能となる。
また、高さ調整層43aは、半導体活性層36と同一の材料をパターニングすることによって形成されることから、製造プロセスを複雑化させることなく、高さ調整層43aを形成することができる。
高さ調整層43aの厚さzとしては、平坦化層を有する従来の液晶表示パネル200bにおけるゲートライン132に起因する段差y2と平坦化層を有さない従来の液晶表示パネル200aにおけるゲートライン132に起因する段差x1との差の2倍より小さいことが好ましい。これにより、平坦化層を有さない従来の液晶表示パネル200aのCF基板を本実施形態の液晶表示パネル100aに用いた場合におけるセルギャップの適正値からのずれを、平坦化層を有さない従来の液晶表示パネル200aのCF基板を高さ調整層がない従来の液晶表示パネル200bに用いた場合におけるセルギャップの適正値からのずれよりも小さくすることができる。
また、実質的にx1=y2+zとなるような高さ調整層43aと選ぶことがより好ましい。これにより、平坦化層を有さない従来の液晶表示パネル200aのCF基板を本実施形態の液晶表示パネル100aに用いた場合におけるセルギャップの適正値からのずれを実質的になくすことができる。
ここで、図4を参照して、高さ調整層43aの好適な厚みについて更に詳細に説明する。なお、まず始めに、説明を簡略化するため、平坦化層を有する本実施形態の液晶表示パネル100aにおけるゲートライン32の膜厚と、平坦化層を有さない従来の液晶表示パネル200aにおけるゲートバスライン132の膜厚とが等しいと考えて説明する。
柱状スペーサ17aに対応する領域におけるゲートライン32の絶縁基板31面からの高さをh1(ゲートライン32の膜厚)、高さ調整層43aが設けられた領域における最上面の絶縁基板31面からの高さ(柱状スペーサ17aに対応する領域における高さ調整層43aを含む各層の最上面の絶縁基板31面からの高さ)をh2、画素開口部に対応する領域における最上面の絶縁基板31面からの高さ(画素開口部に対応する領域における各層の最上面の絶縁基板31面からの高さ)をh3、画素電極42の厚みをdpとしたとき、高さ調整層43aの厚みは、下記式(3)を満たすように選択されることが好ましい。これにより、平坦化層を有さない従来の液晶表示パネル200aのCF基板を本実施形態の液晶表示パネル100aに用いた場合におけるセルギャップの適正値からのずれを実質的になくすことができる。
h1−dp=h2−h3 (3)
ここで、高さ調整層43aの厚みをz、(h1−dp)をx、h2とz及びh3との差(h2−h3−z)をyとして、上記式(3)を変形すると、上記式(2)となる。
このように、高さ調整層43aの厚みzは、上記式(2)を満たすように選択されてもよい。これによっても、セルギャップの適正値からのずれを実質的になくすことができる。
なお、x(=h1−dp)は、平坦化層34aが平坦化作用を有さず、かつ、高さ調整層43aを形成しなかった場合における、柱状スペーサ17aに対応する位置に形成された各層の最上面の絶縁基板31面からの高さと画素開口部に対応する位置の絶縁基板31面からの高さh3との差でもある。すなわち、xは、図11で示した、平坦化層を有さない従来の液晶表示パネル200aにおけるゲートライン132に起因する段差x1に相当するとも言える。
また、yは、ゲートライン32に重畳し、かつ、高さ調整層43aに重畳しない領域における各層の最上面の絶縁基板31からの高さと、画素開口部に対応する領域にける各層の最上面の絶縁基板31板からの高さとの差でもある。すなわち、yは、図12で示した、平坦化層を有する従来の液晶表示パネル200bにおけるゲートライン132に起因する段差y2に相当するとも言える。
高さ調整層43aの厚みは、上記式(1)を満たすように選択されていてもよく、これにより、高さ調整層43aがない場合に比べて、セルギャップの適正値からのずれを小さくすることができる。
一方、z≧2×(x−y)となると、高さ調整層43aを設けない場合よりも適正なセルギャップからのずれが大きくなってしまうので好ましくない。
なお、平坦化層を有する本実施形態の液晶表示パネル100aにおけるゲートライン32の膜厚と、平坦化層を有さない従来の液晶表示パネル200aにおけるゲートライン132の膜厚とが異なる場合には、h1に平坦化層を有さない従来の液晶表示パネル200aにおけるゲートライン132の膜厚を代入した上で、上記式(2)及び/又は(3)を満たすように、x、zの値を求めればよい。これにより、このような場合にも、本質的には本発明を適用することができ、当初の課題を解決することができる。
また、実施形態3、5及び6で説明するように、高さ調整層が複数の層から構成される場合には、上記式(1)及び(2)のzには、高さ調整層を構成する各層の厚みの合計を代入すればよい。
液晶表示パネル100aを用いて液晶表示装置を作製する場合には、一般的なモジュール組み立て工程により、液晶表示パネル100aにドライバ、プリント配線基板、表示制御回路、バックライト等を接続すればよい。
また、このように作製された液晶表示装置をTV装置に適用する場合には、一般的な方法により、この液晶表示装置に、更に、Y/C分離回路、ビデオクロマ回路、A/Dコンバータ、液晶コントローラ、バックライト駆動回路、マイコン(マイクロコンピュータ)、階調回路等を接続すればよい。
以上、MVA方式の液晶表示パネルを例に用いて本実施形態を説明したが、本実施形態の液晶表示パネルの表示モードとしては特に限定されず、TNモード、STNモード、IPSモード等であってもよい。
また、液晶表示パネル100aにおける1つ画素の分割数(副画素の数)は、2つとしてが、本実施形態の液晶表示パネルにおいて、画素の分割数としては特に限定されず、2つ以上であってもよい。もちろん、本実施形態の液晶表示パネルにおいて、画素は、分割されていなくともよい。
(実施形態2)
実施形態2に係る液晶表示装置について説明する。なお、本実施形態と実施形態1とで重複する内容についての説明と図示とは省略する。図6は、実施形態2に係る液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。
実施形態2の液晶表示パネル100bは、TFT基板30bとCF基板10bとを備える。
CF基板10bは、柱状スペーサ17bとして積層スペーサを有する。具体的には、赤のカラーフィルタ14Rは、BM層12上にも形成されるとともに、緑のカラーフィルタ14G及び青のカラーフィルタ14Bが赤のカラーフィルタ14Rを介してBM層12の上方(図6中では下方)に積層されている。更に、緑のカラーフィルタ14G及び青のカラーフィルタ14Bを覆うように配向制御用突起と同一の材料からなる層(樹脂層)18が形成されている。このように、柱状スペーサ17bは、異なる色のカラーフィルタ14R、14G、14Bと、樹脂層18とが積層された構造を有する。
また、TFT基板30bは、柱状スペーサ17bに対応して形成された高さ調整層43bを有する。より具体的には、高さ調整層43bは、ゲート絶縁膜35とPas膜41との間の層に配置され、ソースライン(図示せず)と同一の材料(導電膜)をパターニングすることによって形成されている。したがって、高さ調整層43bの厚みは、ソースラインの厚み(0.20〜0.26μm程度)と実質的に同一となる。
高さ調整層43bは、他の電極、配線等と絶縁されていることが好ましい。これは、導電性の高さ調整層43bが他の配線等と導通していると、寄生容量が増加したり、短絡不良が発生したりする場合があるためである。
このように、本実施形態の液晶表示パネル100bは、柱状スペーサ17bに対応して形成された高さ調整層43bを有することから、実施形態1と同様に、平坦化層を有さない従来の液晶表示パネル200cに用いられるCF基板を利用することが可能となるため、柱状スペーサの形成条件を切り替える必要がなく、また、在庫管理の煩雑さを低減することができる。その結果、製造工程の時間短縮、CF基板の在庫管理の簡略化、及び、製造コストの削減が可能となる。
また、高さ調整層43bは、ソースラインと同一の材料をパターニングすることによって形成されることから、製造プロセスを複雑化させることなく、高さ調整層43bを形成することができる。
更に、[発明が解決しようとする課題]で述べたように、積層スペーサは、その高さを調整することが困難である。すなわち、例えば、カラーフィルタの膜厚を変えると、色ズレが発生したり、透過率が変化したりする。また、配向制御用突起を形成するための樹脂の膜厚を変えると、配向制御用突起の高さや太さが変化し、応答速度や透過率が変化してしまう。したがって、積層スペーサを有する液晶表示パネルに本発明を適用することは、より好適である。
(実施形態3)
実施形態3に係る液晶表示装置について説明する。なお、本実施形態と実施形態1及び2とで重複する内容についての説明と図示とは省略する。図7は、実施形態3に係る液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。
実施形態3の液晶表示パネル100cは、TFT基板30cと、実施形態2と同様の柱状スペーサ17bとして積層スペーサを有するCF基板10bとを備える。
TFT基板30cは、柱状スペーサ17bに対応して形成された高さ調整層43c、43dを有する。より具体的には、高さ調整層43cは、ゲート絶縁膜35とPas膜41との間の層に配置され、半導体活性層(図示せず)と同一の材料をパターニングすることによって形成されている。一方、高さ調整層43dは、Pas膜41上に配置され、画素電極42と同一の材料(透明導電膜)をパターニングすることによって形成されている。したがって、高さ調整層43cの厚みは、半導体活性層の厚み(0.10〜0.15μm程度)と実質的に同一となり、一方、高さ調整層43dの厚みは、画素電極の厚み(0.06〜0.08μm程度)と実質的に同一となる。
このように、本実施形態の液晶表示パネル100cは、柱状スペーサ17bに対応して形成された高さ調整層43c、43dを有することから、実施形態1と同様に、平坦化層を有さない従来の液晶表示パネル200cに用いられるCF基板を利用することが可能となるため、柱状スペーサの形成条件を切り替える必要がなく、また、在庫管理の煩雑さを低減することができる。その結果、製造工程の時間短縮、CF基板の在庫管理の簡略化、及び、製造コストの削減が可能となる。
また、高さ調整層43c、43dはそれぞれ、半導体活性層及び画素電極42と同一の材料をパターニングすることによって形成されることから、製造プロセスを複雑化させることなく、高さ調整層43c、43dを形成することができる。
更に、液晶表示パネル100cは、異なる膜厚の高さ調整層43c、43dを有することから、柱状スペーサ17bに対応する位置に形成された高さ調整層43c、43dを含む各層の最上面の絶縁基板31面からの高さの微調整が可能となる。
なお、高さ調整層43c、43dが柱状スペーサ17bを支える土台として機能する範囲内であれば、液晶表示パネル100cを平面視したときの高さ調整層43cの配置場所と、液晶表示パネル100cを平面視したときの高さ調整層43dの配置場所とは、多少ずれていてもよい。
また、高さ調整層43c、43dが柱状スペーサ17aを支える土台として機能する範囲内であれば、TFT基板30cとCF基板10bとのアライメントずれ等により、液晶表示パネル100cを平面視したときの高さ調整層43c、43dの配置場所と、液晶表示パネル100aを平面視したときの柱状スペーサ17bの配置場所とは、それぞれ、多少ずれていてもよい。
(実施形態4)
実施形態4に係る液晶表示装置について説明する。なお、本実施形態と実施形態1〜3とで重複する内容についての説明と図示とは省略する。図8は、実施形態4に係る液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。
実施形態4の液晶表示パネル100dは、TFT基板30dと、実施形態2と同様の柱状スペーサ17bとして積層スペーサを有するCF基板10bとを備える。
TFT基板30dは、平坦化層34aの代わりに、Pas膜41を覆って、表示領域の略全面に形成された平坦化層34bを有する。
平坦化層34bの材料としては、有機物を好適に用いることができ、なかでも樹脂を好適に用いることができ、特にアクリル樹脂を好適に用いることができる。より好適には感光性樹脂を用いることができる。平坦化層34bの画素開口部における膜厚は、好適には、2600nmとする。
このように、液晶表示パネル100dは、SOG材料から形成される平坦化膜34aの代わりに、汎用性の高い樹脂等から形成される平坦化膜34bを有することから、液晶表示パネル100aに比べて、製造コストを安く抑えることができる。
なお、液晶表示パネル100dにおいて、画素電極42は、Pas膜41及び平坦化層34bを貫通するコンタクトホール(図示せず)を介してドレイン電極(図示せず)に接続されている。
また、TFT基板30dは、柱状スペーサ17bに対応して形成された高さ調整層43eを有する。より具体的には、高さ調整層43eは、Pas膜41上に配置され、画素電極42と同一の材料(透明導電膜)をパターニングすることによって形成されている。したがって、高さ調整層43eの厚みは、画素電極の厚み(0.06〜0.08μm程度)と実質的に同一となる。
このように、本実施形態の液晶表示パネル100dは、柱状スペーサ17bに対応して形成された高さ調整層43eを有することから、実施形態1と同様に、平坦化層を有さない従来の液晶表示パネル200cに用いられるCF基板を利用することが可能となるため、柱状スペーサの形成条件を切り替える必要がなく、また、在庫管理の煩雑さを低減することができる。その結果、製造工程の時間短縮、CF基板の在庫管理の簡略化、及び、製造コストの削減が可能となる。
また、高さ調整層43eは、画素電極42と同一の材料をパターニングすることによって形成されることから、製造プロセスを複雑化させることなく、高さ調整層43eを形成することができる。
更に、液晶表示パネル100dは、薄い高さ調整層43eを有するので、平坦化層34bの平坦化作用が小さい場合に好適である。
(実施形態5)
実施形態5に係る液晶表示装置について説明する。なお、本実施形態と実施形態1〜4とで重複する内容についての説明と図示とは省略する。図9は、実施形態5に係る液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。
実施形態5の液晶表示パネル100eは、TFT基板30eと、実施形態2と同様の柱状スペーサ17bとして積層スペーサを有するCF基板10bとを備える。
TFT基板30eは、平坦化層34aの代わりに、Pas膜41を覆って、表示領域の略全面に形成された平坦化層34cを有する。これより、ソースライン及び画素電極42の間を効果的に絶縁することができるとともに、これらの間で発生する寄生容量を低減することができる。
平坦化層34cの材料としては、有機物を好適に用いることができ、なかでも樹脂を好適に用いることができ、特にアクリル樹脂を好適に用いることができる。
このように、液晶表示パネル100eは、SOG材料から形成される平坦化膜34aの代わりに、汎用性の高い樹脂等から形成される平坦化膜34cを有することから、液晶表示パネル100aに比べて、製造コストを安く抑えることができる。
なお、液晶表示パネル100eにおいて、画素電極42は、Pas膜41及び平坦化層34cを貫通するコンタクトホール(図示せず)を介してドレイン電極(図示せず)に接続されている。
また、TFT基板30eは、柱状スペーサ17bに対応して形成された高さ調整層43f、43gを有する。より具体的には、高さ調整層43fは、ゲート絶縁膜35とPas膜41との間の層に配置され、半導体活性層(図示せず)と同一の材料をパターニングすることによって形成されている。一方、高さ調整層43gは、平坦化層34c上に配置され、画素電極42と同一の材料(透明導電膜)をパターニングすることによって形成されている。したがって、高さ調整層43fの厚みは、半導体活性層の厚み(0.10〜0.15μm程度)と実質的に同一となり、一方、高さ調整層43gの厚みは、画素電極の厚み(0.06〜0.08μm程度)と実質的に同一となる。
このように、本実施形態の液晶表示パネル100は、柱状スペーサ17bに対応して形成された高さ調整層43f、43gを有することから、実施形態1と同様に、平坦化層を有さない従来の液晶表示パネル200cに用いられるCF基板を利用することが可能となるため、柱状スペーサの形成条件を切り替える必要がなく、また、在庫管理の煩雑さを低減することができる。その結果、製造工程の時間短縮、CF基板の在庫管理の簡略化、及び、製造コストの削減が可能となる。
また、高さ調整層43f、43gはそれぞれ、半導体活性層及び画素電極42と同一の材料をパターニングすることによって形成されることから、製造プロセスを複雑化させることなく、高さ調整層43f、43gを形成することができる。
更に、液晶表示パネル100は、異なる膜厚の高さ調整層43f、43gを有することから、柱状スペーサ17に対応する位置に形成された高さ調整層43f、43gを含む各層の最上面の絶縁基板31面からの高さの微調整が可能となる。
(実施形態6)
実施形態6に係る液晶表示装置について説明する。なお、本実施形態と実施形態1〜5とで重複する内容についての説明と図示とは省略する。図10は、実施形態6に係る液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。
実施形態6の液晶表示パネル100fは、TFT基板30fと、実施形態2と同様の柱状スペーサ17bとして積層スペーサを有するCF基板10bとを備える。
TFT基板30fは、実施形態1と同様の平坦化層34aと、実施形態5と同様のPas膜41を覆う平坦化層34cを有する。これより、ゲートライン32及びソースラインの間と、ソースライン及び画素電極42の間とを効果的に絶縁することができるとともに、これらの間で発生する寄生容量を低減することができる。
このように、TFT基板30fは、平坦化層を2層有するので、基板の平坦性がより向上する。その結果、平坦化層を有さない従来の液晶表示パネルのCF基板を転用するためには、本実施形態においては、高さ調整層をより高くする必要がある。
そこで、TFT基板30fは、柱状スペーサ17bに対応して形成された高さ調整層43h、43i、43jを有する。より具体的には、高さ調整層43h、43i、43jは、ゲート絶縁膜35とPas膜41との間の層に配置されている。高さ調整層43hは、半導体活性層(図示せず)と同一の材料をパターニングすることによって形成されている。また、高さ調整層43iは、不純物添加半導体層(図示せず)と同一の材料をパターニングすることによって形成されている。更に、高さ調整層43jは、ソースライン(図示せず)と同一の材料(導電膜)をパターニングすることによって形成されている。したがって、高さ調整層43hの厚みは、半導体活性層の厚み(0.10〜0.15μm程度)と実質的に同一となり、高さ調整層43iの厚みは、不純物添加半導体層の厚み(0.05〜0.06μm程度)と実質的に同一となり、高さ調整層43jの厚みは、ソースラインの厚み(0.20〜0.26μm程度)と実質的に同一となる。
このように、本実施形態の液晶表示パネル100fは、TFT基板30fがより平坦化されているが、柱状スペーサ17bに対応して形成された高さ調整層43h、43i、43jを有することから、実施形態1と同様に、平坦化層を有さない従来の液晶表示パネル200cに用いられるCF基板を利用することが可能となるため、柱状スペーサの形成条件を切り替える必要がなく、また、在庫管理の煩雑さを低減することができる。その結果、製造工程の時間短縮、CF基板の在庫管理の簡略化、及び、製造コストの削減が可能となる。
また、高さ調整層43h、43i、43jはそれぞれ、半導体活性層、不純物添加半導体層及びソースラインと同一の材料をパターニングすることによって形成されることから、製造プロセスを複雑化させることなく、高さ調整層43h、43i、43jを形成することができる。
以上、実施形態1〜6で説明したように、本発明においては、平坦化膜を有さない従来の液晶表示パネルのCF基板を用いて本発明の液晶表示パネルにおいて所望のセルギャップを実現できるように、TFT基板を構成する各材料の中から適宜高さ調整層を形成する材料が選択されることが好ましい。
また、実施形態1〜6により本発明を詳細に説明したが、各実施形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
本願は、2007年3月7日に出願された日本国特許出願2007−57171号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
実施形態1に係る液晶表示パネルの1画素の構成を示す平面模式図である。 実施形態1に係るTFT基板の1画素の構成を示す平面模式図である。 実施形態1に係るCF基板の1画素の構成を示す平面模式図である。 図1中、X1−X2線における断面模式図であり、実施形態1に係る液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す。 図2中、Y1−Y2線における断面模式図であり、実施形態1に係るTFT基板のTFTが配置された領域近傍の構成を示す。 実施形態2に係る液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。 実施形態3に係る液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。 実施形態4に係る液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。 実施形態5に係る液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。 実施形態6に係る液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。 従来の液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。 従来の液晶表示パネルの柱状スペーサが配置された領域近傍の構成を示す断面模式図である。 従来の液晶表示パネルの柱状スペーサ(積層スペーサ)が配置された領域近傍の構成を示す断面模式図である。 従来の液晶表示パネルの柱状スペーサ(積層スペーサ)が配置された領域近傍の構成を示す断面模式図である。
符号の説明
10a、10b、110a、110b:CF基板
11、111:絶縁基板
12、112:BM層
13、113:カラーフィルタ
14R、114R:赤のカラーフィルタ(色層)
14G、114G:緑のカラーフィルタ(色層)
14B、114B:青のカラーフィルタ(色層)
15:配向制御用突起
16、116:対向電極
17a、17b、117a、117b:柱状スペーサ
18、118:樹脂層
20、120:液晶層
30a、30b、30c、30d、30e、30f、130a、130b:TFT基板(アクティブマトリクス基板)
31、131:絶縁基板
32、132:ゲートライン
33:容量保持配線
34a、34b、34c:平坦化層
35、135:ゲート絶縁膜
36:半導体活性層
37:不純物添加半導体層
38:ソースライン
39:ソース電極
40:ドレイン電極
41、141:パッシベーション膜(Pas膜)
42、142:画素電極
43a、43b、43c、43d、43e、43f、43g、43h、43i、43j:高さ調整層
44:TFT
45:コンタクトホール
46:配向制御用スリット
60:画素
61:副画素
100a、100b、100c、100d、100e、100f、200a、200b、200c、200d:液晶表示パネル
147:SOG膜
d1、d2、d3、d4:セルギャップ
hs1、hs2、hs3、hs4:柱状スペーサの高さ
x1、y2:段差の高さ
ds1、ds2:SOG膜の膜厚

Claims (22)

  1. 第一基板と、第二基板と、第一基板及び第二基板に狭持された液晶層とを備え、
    該第一基板は、第一絶縁基板と、第一絶縁基板の液晶層側に形成された第一配線と、第一配線よりも液晶層側に形成された平坦化層とを有し、
    該第二基板は、第二絶縁基板と、第一配線及び平坦化層が重畳する領域に対応して第二絶縁基板の液晶層側に形成された柱状スペーサとを有する液晶表示パネルであって、
    該第一基板は、柱状スペーサに対応して形成された高さ調整層を有することを特徴とする液晶表示パネル。
  2. 前記高さ調整層は、第一配線及び平坦化層以外の、第一基板に形成された部材と同一の材料からなる層を含んで構成されることを特徴とする請求項1記載の液晶表示パネル。
  3. 前記第一基板は、スイッチング素子を有し、
    該スイッチング素子は、半導体活性層を含んで構成され、
    前記高さ調整層は、半導体活性層と同一の材料からなる層を含んで構成されることを特徴とする請求項1記載の液晶表示パネル。
  4. 前記第一基板は、スイッチング素子を有し、
    該スイッチング素子は、半導体活性層及び不純物添加半導体層を含んで構成され、
    前記高さ調整層は、半導体活性層からなる層と不純物添加半導体層からなる層とを含んで構成されることを特徴とする請求項1記載の液晶表示パネル。
  5. 前記第一基板は、画素電極を有し、
    前記高さ調整層は、画素電極と同一の材料からなる層を含んで構成されることを特徴とする請求項1記載の液晶表示パネル。
  6. 前記第一基板は、第二配線を有し、
    前記高さ調整層は、第二配線と同一の材料からなる層を含んで構成されることを特徴とする請求項1記載の液晶表示パネル。
  7. 前記高さ調整層は、電気的に絶縁された状態であることを特徴とする請求項1記載の液晶表示パネル。
  8. 前記平坦化層は、層間絶縁膜として機能することを特徴とする請求項1記載の液晶表示パネル。
  9. 前記第一基板は、第二配線を有し、
    前記平坦化層は、第一配線と第二配線との間に配置され、層間絶縁膜として機能することを特徴とする請求項1記載の液晶表示パネル。
  10. 前記第一基板は、第二配線と画素電極とを有し、
    前記平坦化層は、第二配線と画素電極との間に配置され、層間絶縁膜として機能することを特徴とする請求項1記載の液晶表示パネル。
  11. 前記第一基板は、第二配線と画素電極とを有し、
    前記平坦化層は、層間絶縁膜として機能する第一平坦化層及び第二平坦化層を含んで構成され、
    該第一平坦化層は、第一配線と第二配線との間に配置され、
    該第二平坦化層は、第二配線と画素電極との間に配置されることを特徴とする請求項1記載の液晶表示パネル。
  12. 前記平坦化層は、スピンオングラス材料を含むことを特徴とする請求項1記載の液晶表示パネル。
  13. 前記平坦化層は、有機物を含むことを特徴とする請求項1記載の液晶表示パネル。
  14. 前記平坦化層は、樹脂を含むことを特徴とする請求項13記載の液晶表示パネル。
  15. 前記平坦化層は、アクリル樹脂を含むことを特徴とする請求項14記載の液晶表示パネル。
  16. 前記第二基板は、複数の色層を有し、
    前記柱状スペーサは、複数の色層が積層された構造を有することを特徴とする請求項1記載の液晶表示パネル。
  17. 前記第二基板は、配向制御用突起を有し、
    前記柱状スペーサは、配向制御用突起と同一の材料からなる層を含んで構成されることを特徴とする請求項1記載の液晶表示パネル。
  18. 前記第二基板は、複数の色層と配向制御用突起とを有し、
    前記柱状スペーサは、配向制御用突起と同一の材料からなる層と、色層とが積層された構造を有することを特徴とする請求項1記載の液晶表示パネル。
  19. 前記第一基板は、画素電極を有し、
    前記高さ調整層は、下記式(1)を満たすことを特徴とする請求項1記載の液晶表示パネル。
    0<z<2×(x−y) (1)
    式(1)中、zは、高さ調整層の厚みを、xは、柱状スペーサに対応する領域における第一配線の第一絶縁基板面からの高さh1と画素電極の厚みdpとの差(h1−dp)を、yは、高さ調整層が設けられた領域における最上面の第一絶縁基板面からの高さh2から画素開口部に対応する領域における最上面の第一絶縁基板面からの高さh3及び高さ調整層の厚みzを引いたときの差(h2−h3−z)を表す。
  20. 前記第一基板は、画素電極を有し、
    前記高さ調整層は、下記式(2)を実質的に満たすことを特徴とする請求項1記載の液晶表示パネル。
    z=x−y (2)
    式(2)中、zは、高さ調整層の厚みを、xは、柱状スペーサに対応する領域における第一配線の第一絶縁基板面からの高さh1と画素電極の厚みdpとの差(h1−dp)を、yは、高さ調整層が設けられた領域における最上面の第一絶縁基板面からの高さh2から画素開口部に対応する領域における最上面の第一絶縁基板面からの高さh3及び高さ調整層の厚みzを引いたときの差(h2−h3−z)を表す。
  21. 請求項1〜20のいずれかに記載の液晶表示パネルを含んで構成されることを特徴とする液晶表示装置。
  22. 請求項21記載の液晶表示装置を含んで構成されることを特徴とするテレビジョン受信機。
JP2009502430A 2007-03-07 2007-11-01 液晶表示パネル、液晶表示装置及びテレビジョン受信機 Active JP5072952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009502430A JP5072952B2 (ja) 2007-03-07 2007-11-01 液晶表示パネル、液晶表示装置及びテレビジョン受信機

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007057171 2007-03-07
JP2007057171 2007-03-07
JP2009502430A JP5072952B2 (ja) 2007-03-07 2007-11-01 液晶表示パネル、液晶表示装置及びテレビジョン受信機
PCT/JP2007/071306 WO2008108031A1 (ja) 2007-03-07 2007-11-01 液晶表示パネル、液晶表示装置及びテレビジョン受信機

Publications (2)

Publication Number Publication Date
JPWO2008108031A1 true JPWO2008108031A1 (ja) 2010-06-10
JP5072952B2 JP5072952B2 (ja) 2012-11-14

Family

ID=39737930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009502430A Active JP5072952B2 (ja) 2007-03-07 2007-11-01 液晶表示パネル、液晶表示装置及びテレビジョン受信機

Country Status (5)

Country Link
US (1) US8259279B2 (ja)
EP (1) EP2116894A4 (ja)
JP (1) JP5072952B2 (ja)
CN (1) CN101583901B (ja)
WO (1) WO2008108031A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5174450B2 (ja) * 2007-12-18 2013-04-03 パナソニック液晶ディスプレイ株式会社 液晶表示装置
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5171890B2 (ja) * 2010-06-23 2013-03-27 シャープ株式会社 現像搬送装置およびそれを備えた現像装置、トナーカートリッジおよびクリーニングユニット
US9395589B2 (en) 2012-03-20 2016-07-19 Apple Inc. Electronic device with inverted liquid crystal display
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置
US10031367B2 (en) 2012-09-27 2018-07-24 Apple Inc. Display with inverted thin-film-transistor layer
KR20140112288A (ko) 2013-03-13 2014-09-23 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
JP6194657B2 (ja) * 2013-06-28 2017-09-13 ソニー株式会社 液晶表示装置
CN103529591A (zh) * 2013-10-15 2014-01-22 合肥京东方光电科技有限公司 彩膜基板及制备方法、显示面板及制备方法、显示装置
JP6121508B2 (ja) * 2015-11-12 2017-04-26 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
CN106896602B (zh) * 2017-03-14 2020-02-07 上海中航光电子有限公司 阵列基板、显示面板、显示装置及制作方法
JP6578334B2 (ja) * 2017-09-27 2019-09-18 シャープ株式会社 Tft基板およびtft基板を備えた走査アンテナ
CN110568675A (zh) * 2018-06-05 2019-12-13 夏普株式会社 液晶显示装置
CN110764326A (zh) * 2019-10-14 2020-02-07 深圳市华星光电半导体显示技术有限公司 液晶显示面板及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255107B2 (ja) 1998-02-27 2002-02-12 東レ株式会社 カラーフィルター及びこれを用いた液晶表示装置
JP3683785B2 (ja) 1999-07-28 2005-08-17 シャープ株式会社 液晶表示装置およびその製造方法
JP2005338770A (ja) 2004-04-26 2005-12-08 Nec Lcd Technologies Ltd 液晶表示装置
CN100523931C (zh) 2004-04-26 2009-08-05 Nec液晶技术株式会社 液晶显示装置
JP2006038951A (ja) 2004-07-22 2006-02-09 Sharp Corp カラーフィルタ基板の製造方法、カラーフィルタ基板及び液晶表示装置
US7864281B2 (en) 2004-08-24 2011-01-04 Sharp Kabushiki Kaisha Active matrix substrate and display unit provided with it
KR100685955B1 (ko) * 2004-12-30 2007-02-23 엘지.필립스 엘시디 주식회사 액정 표시 장치
KR101232139B1 (ko) * 2005-12-13 2013-02-12 엘지디스플레이 주식회사 액정 표시 장치
KR101189218B1 (ko) * 2006-04-12 2012-10-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
WO2008108031A1 (ja) 2008-09-12
CN101583901A (zh) 2009-11-18
EP2116894A1 (en) 2009-11-11
EP2116894A4 (en) 2011-09-28
US8259279B2 (en) 2012-09-04
JP5072952B2 (ja) 2012-11-14
CN101583901B (zh) 2011-03-02
US20100097553A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
JP5072952B2 (ja) 液晶表示パネル、液晶表示装置及びテレビジョン受信機
JP4964898B2 (ja) 液晶表示装置
US8698995B2 (en) Liquid crystal display panel having particular laminate spacer
JP5460123B2 (ja) 液晶表示装置
JP2008276172A (ja) 電界駆動型装置、液晶装置及び電子機器
KR100804352B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2008197493A (ja) 液晶表示装置
US7450211B2 (en) Liquid crystal display device having spacer arranged to cover portion of pixel electrode or rectangular spacer arranged on gate line but does not reach second substrate
WO2009130819A1 (ja) 液晶表示装置
JP2007334345A (ja) 液晶ディスプレイパネルにギャップを設ける方法
JP5522243B2 (ja) 電界駆動型装置及び電子機器
WO2010103676A1 (ja) アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器
US8432520B2 (en) Liquid crystal display device
JP4682295B2 (ja) 液晶表示装置
JP2014186135A (ja) 液晶表示装置
KR101222141B1 (ko) 액정 표시 장치 및 그 제조 방법
US8018561B2 (en) Liquid crystal display element
WO2013122184A1 (ja) 液晶ディスプレイの製造方法
JP5358150B2 (ja) 液晶表示装置
JP2007139859A (ja) 液晶表示装置
JP5525705B2 (ja) 液晶表示装置
JP2007052266A (ja) 液晶表示パネル及びその製造方法
JP2008181012A (ja) 表示装置
JP2007156343A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Ref document number: 5072952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3