JPWO2008096494A1 - 非可逆回路素子 - Google Patents

Abstract

簡単な構造からなり、電気特性が安定化し、信頼性の高い非可逆回路素子を得る。平板状ヨーク（１０）と、永久磁石（４１）と、該永久磁石（４１）により直流磁界が印加されるフェライト（３２）と、該フェライト（３２）に配置された第１中心電極及び第２中心電極と、回路基板（２０）とを備えた非可逆回路素子（２ポート型アイソレータ）。フェライト・磁石組立体（３０）の上面に誘電体層（１５）を介して平板状ヨーク（１０）が配置されている。誘電体層（１５）は、例えば、エポキシ系樹脂からなる接着剤層である。

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

この種の非可逆回路素子では、中心電極が形成されたフェライトとそれに直流磁界を印加する永久磁石の組立体を外部磁界から保護するため、該組立体の周囲を環状のヨークによって囲ったり（特許文献１参照）、箱形状のヨークによって囲っていた（特許文献２参照）。

しかしながら、従来の非可逆回路素子では、磁気シールド部品として軟鉄などを環状に加工したヨークや箱形状のヨークを用いたため、加工や組立てに手間がかかり、コスト高になっていた。また、フェライトや永久磁石の周囲にヨークが存在することから、非可逆回路素子自体の外形が大型化し、あるいは、大型化を避けるとフェライトや永久磁石が小型化するために電気特性が劣化するという問題点を生じていた。フェライトが小型化すると中心電極も小さくなり、インダクタンス値やＱ値が小さくなることによる。

さらに、ヨークと回路基板とが接触ないし近接することからヨークと回路基板の内部電極との間に浮遊容量が発生して非可逆回路素子としての電気特性のばらつきの原因となっていた。また、セラミック製の回路基板上に軟鉄製のヨークをはんだ付けした場合、後者の線膨張係数が前者の２〜１０倍であるので、非可逆回路素子の動作時の発熱ではんだ付け部に熱応力が作用し、回路基板に反りや割れが発生したり、はんだ付け部が破壊し、信頼性が低下するという問題点を有している。
国際公開第２００６／０１１３８３号パンフレット 特開２００２−１９８７０７号公報

そこで、本発明の目的は、簡単な構造からなり、電気特性が安定化し、信頼性の高い非可逆回路素子を提供することにある。

前記目的を達成するため、本発明に係る非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置され、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された第１中心電極と、
前記第１中心電極と電気的に絶縁状態で交差して前記フェライトに配置され、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続された第２中心電極と、
前記入力ポートと前記出力ポートとの間に電気的に接続された第１整合容量と、
前記出力ポートと前記グランドポートとの間に電気的に接続された第２整合容量と、
前記入力ポートと前記出力ポートとの間に電気的に接続された抵抗と、
表面に端子電極が形成された回路基板と、を備え、
前記フェライトと前記永久磁石は、前記第１及び第２中心電極が配置された面と平行に両側から永久磁石によって挟着されたフェライト・磁石組立体を構成し、
前記フェライト・磁石組立体は、前記回路基板上に、前記第１及び第２中心電極が配置された面が該回路基板の表面に対して垂直方向に配置され、
前記フェライト・磁石組立体の上面に誘電体層を介して平板状ヨークが配置されていること、
を特徴とする。

本発明に係る非可逆回路素子においては、挿入損失の小さな２ポート型の集中定数型アイソレータを得ることができることは勿論、フェライト・磁石組立体の直上に誘電体層を介して平板状ヨークが配置されているため、該ヨークは極めて簡単な構成からなり、フェライト・磁石組立体の周囲を囲む従来の軟鉄製のヨークと比較すると、製作、取扱いが極めて容易である。また、フェライト・磁石組立体の周囲にヨークが存在しないことから、非可逆回路素子の外形を小さくでき、あるいは、フェライト・磁石組立体を大きくできるので電気特性が向上する。特に、中心電極が大きくなると、インダクタンス値やＱ値が大きくなる。

また、平板状ヨークは回路基板と物理的に接合されることはなく、ヨークの熱膨張に起因する回路基板の損傷がなく、信頼性が向上する。さらに、ヨークと回路基板の表面との間に適度な空気層からなるギャップが形成され、ヨークと回路基板に内蔵された内部電極との間の浮遊容量の発生がほとんどなく、非可逆回路素子としての電気特性が安定化する。

本発明に係る非可逆回路素子において、第１及び第２中心電極は互いに電気的に絶縁されて所定の角度で交差した状態で導体膜によってフェライトに形成されていることが好ましい。第１及び第２中心電極をフォトリソ法などの薄膜形成技術によって高精度に安定化して形成することができる。

また、誘電体層の厚さは０．０２〜０．１０ｍｍであることが好ましい。誘電体層がこの範囲の厚さに設定されていることにより、洩れ磁束が小さく、良好な強度分布の直流バイアス磁束密度を実現することができる。なお、この効果は後に図１０〜図１７を参照して具体的に説明する。

また、フェライト・磁石組立体と平板状ヨークとの間に配置される誘電体層としては、接着剤層を好適に用いることができ、エポキシ系樹脂を用いることが耐熱性の点で好ましい。

平板状ヨークは、その端部が、永久磁石からフェライトに作用する磁気バイアス方向に対して直交する方向、または、平行な方向のいずれかに折り曲げられていてもよい。このような折曲げ部を形成することで永久磁石の磁気利用効率を高めることができる。

本発明によれば、フェライト・磁石組立体の直上に誘電体層を介して平板状ヨークを配置したため、ヨークの構造が簡略化され、素子の大型化あるいは電気特性の劣化を防止することができ、ヨークと回路基板の表面との間に浮遊容量の発生がほとんどなく、電気特性が安定化し、かつ、熱ストレスによる回路基板の破損などのおそれがなく、信頼性が高くなる。

本発明に係る非可逆回路素子（２ポート型アイソレータ）の第１実施例を示す分解斜視図である。 中心電極付きフェライトを示す斜視図である。 前記フェライトを示す斜視図である。 フェライト・磁石組立体を示す分解斜視図である。 ２ポート型アイソレータの第１回路例を示す等価回路図である。 ２ポート型アイソレータの第２回路例を示す等価回路図である。 （Ａ）は回路基板、フェライト・磁石組立体、平板状ヨークを一体化した斜視図、（Ｂ）はその断面図である。 （Ａ）は回路基板、フェライト・磁石組立体、平板状ヨークを一体化した他の例を示す斜視図、（Ｂ）はその断面図である。 （Ａ），（Ｂ）ともに、永久磁石からフェライトに作用する直流磁束の流れを示す説明図である。 誘電体層の厚さとフェライト内直流磁束密度のばらつきとの関係を示すグラフである。 誘電体層の厚さと直流磁束漏れとの関係を示すグラフである。 アイソレータの要部を示す模式図である。 誘電体層の厚さが０．００ｍｍ（誘電体層なし）のときのフェライト内での磁束密度分布を示すグラフである。 誘電体層の厚さが０．０２ｍｍのときのフェライト内での磁束密度分布を示すグラフである。 誘電体層の厚さが０．０４ｍｍのときのフェライト内での磁束密度分布を示すグラフである。 誘電体層の厚さが０．０６ｍｍのときのフェライト内での磁束密度分布を示すグラフである。 誘電体層の厚さが０．１０ｍｍのときのフェライト内での磁束密度分布を示すグラフである。 中心電極の変形例を含むフェライト・磁石組立体を示す斜視図である。 本発明に係る非可逆回路素子（２ポート型アイソレータ）の第２実施例を示す分解斜視図である。 本発明に係る非可逆回路素子（２ポート型アイソレータ）の第３実施例を示す分解斜視図である。

以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。

（第１実施例、図１〜図９参照）
本発明に係る非可逆回路素子の第１実施例である２ポート型アイソレータの分解斜視図を図１に示す。この２ポート型アイソレータは、集中定数型アイソレータであり、概略、平板状ヨーク１０と、回路基板２０と、フェライト３２と永久磁石４１とからなるフェライト・磁石組立体３０とで構成されている。なお、図１において、斜線を付した部分は導電体である。

フェライト３２には、図２に示すように、表裏の主面３２ａ，３２ｂに互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなし、上面３２ｃ、下面３２ｄ及び端面３２ｅ，３２ｆを有している。

また、永久磁石４１はフェライト３２の主面３２ａ，３２ｂに対して磁界を該主面３２ａ，３２ｂに略垂直方向に印加するように主面３２ａ，３２ｂに、例えば、エポキシ系の接着剤４２を介して接着され（図４参照）、フェライト・磁石組立体３０を形成している。永久磁石４１の主面４１ａは前記フェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面３２ａ，４１ａ、主面３２ｂ，４１ａどうしを対向させて配置されている。

図２に示すように、第１中心電極３５はフェライト３２の第１主面３２ａにおいて右下から立ち上がって２本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面３２ｃ上の中継用電極３５ａを介して第２主面３２ｂに回り込み、第２主面３２ｂにおいて第１主面３２ａと透視状態で重なるように２本に分岐した状態で形成され、その一端は下面３２ｄに形成された接続用電極３５ｂに接続されている。また、第１中心電極３５の他端は下面３２ｄに形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と以下に説明する第２中心電極３６とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。

第２中心電極３６は、まず、０．５ターン目３６ａが第１主面３２ａにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｂを介して第２主面３２ｂに回り込み、この１ターン目３６ｃが第２主面３２ｂにおいてほぼ垂直に第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面３２ｄの中継用電極３６ｄを介して第１主面３２ａに回り込み、この１．５ターン目３６ｅが第１主面３２ａにおいて０．５ターン目３６ａと平行に第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｆを介して第２主面３２ｂに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏ、がフェライト３２の表面にそれぞれ形成されている。また、第２中心電極３６の両端は、それぞれフェライト３２の下面３２ｄに形成された接続用電極３５ｃ，３６ｐに接続されている。なお、接続用電極３５ｃは第１中心電極３５及び第２中心電極３６のそれぞれの端部の接続用電極として共用されている。

即ち、第２中心電極３６はフェライト３２に螺旋状に４ターン巻回されていることになる。ここで、ターン数とは、中心電極３６が第１又は第２主面３２ａ，３２ｂをそれぞれ１回横断した状態を０．５ターンとして計算している。そして、中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。

また、接続用電極３５ｂ，３５ｃ，３６ｐや中継用電極３５ａ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ，３６ｎはフェライト３２の上下面３２ｃ，３２ｄに形成された凹部３７（図３参照）に銀、銀合金、銅、銅合金などの電極用導体を塗布又は充填して形成されている。また、上下面３２ｃ，３２ｄには各種電極と平行にダミー凹部３８も形成され、かつ、ダミー電極３９ａ，３９ｂ，３９ｃが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部３７，３８に導体膜として形成したものであってもよい。

フェライト３２としてはＹＩＧフェライトなどが用いられている。第１及び第２中心電極３５，３６や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極３５，３６の絶縁膜としてはガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。

永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。この接着剤は、常温での作業性がよく、接着部によく浸透して５〜２５μｍ程度の薄い厚みになって密着する。また、耐熱性を有するため、リフローの熱で溶融したり、剥離することがなく、耐候性もよいので熱や湿度に対する信頼性が良好である。

回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、等価回路である図５及び図６に示すように、整合用コンデンサＣ１，Ｃ２，Ｃｓ１，Ｃｓ２，Ｃｐ１，Ｃｐ２、終端抵抗Ｒが内蔵されている。また、上面には端子電極２５ａ，２５ｂ，２５ｃが、下面には外部接続用端子電極２６，２７，２８がそれぞれ形成されている。

これらの整合用回路素子と前記第１及び第２中心電極３５，３６との接続関係は、例えば、第１回路例である図５及び第２回路例である図６に示すとおりである。ここで、図６に示す第２回路例に基づいて接続関係を説明する。

回路基板２０の下面に形成された外部接続用端子電極２６が入力ポートＰ１として機能し、この端子電極２６は整合用コンデンサＣｓ１を介して整合用コンデンサＣ１と終端抵抗Ｒとに接続されている。また、この電極２６は回路基板２０の上面に形成された端子電極２５ａ及びフェライト３２の下面３２ｄに形成された接続用電極３５ｂを介して第１中心電極３５の一端に接続されている。

第１中心電極３５の他端及び第２中心電極３６の一端は、フェライト３２の下面３２ｄに形成された接続用電極３５ｃ及び回路基板２０の上面に形成された端子電極２５ｂを介して終端抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続され、かつ、コンデンサＣｓ２を介して回路基板２０の下面に形成された外部接続用端子電極２７に接続されている。この電極２７が出力ポートＰ２として機能する。

第２中心電極３６の他端は、フェライト３２の下面３２ｄに形成された接続用電極３６ｐ及び回路基板２０の上面に形成された端子電極２５ｃを介してコンデンサＣ２及び回路基板２０の下面に形成された外部接続用端子電極２８と接続されている。この電極２８はグランドポートＰ３として機能する。

また、入力ポートＰ１とコンデンサＣｓ１の接続点には接地されたインピーダンス調整用のコンデンサＣｐ１が接続されている。同様に、出力ポートＰ２とコンデンサＣｓ２との接続点にも接地されたインピーダンス調整用のコンデンサＣｐ２が接続されている。

前記フェライト・磁石組立体３０は、回路基板２０上に載置され、フェライト３２の下面３２ｄの各種電極が回路基板２０上の端子電極２５ａ，２５ｂ，２５ｃとリフローはんだ付けされて一体化されるとともに、永久磁石４１の下面が回路基板２０上に接着剤にて一体化される。

リフロー用のはんだとしては、錫、銀、銅の合金系のはんだ、錫、銀、亜鉛の合金系のはんだ、錫、亜鉛、ビスマスの合金系のはんだ、錫、亜鉛、アルミニウムの合金系のはんだ、錫、銅、ビスマスの合金系のはんだなどを用いることができる。リフローはんだによる接続以外に、はんだバンプや金バンプによる接続、導電ペースト又は導電性接着剤による接続などであってもよい。

また、永久磁石４１と回路基板２０との接着剤としては、熱硬化性の一液性又は二液性のエポキシ系接着剤が適している。即ち、フェライト・磁石組立体３０と回路基板２０との接合にはんだ付けと接着とを併用することにより、接合が確実なものとなる。

回路基板２０は、ガラスとアルミナやその他の誘電体の混合物を焼成したものや、樹脂やガラスとその他の誘電体からなる複合基板が用いられている。内部や外部の電極には、銀や銀合金の厚膜、銅厚膜、銅箔などが用いられている。特に、外部接続用の電極には、厚さ０．１〜５μｍのニッケルめっきを施した上に厚さ０．０１〜１μｍの金めっきを施すことが好ましい。防錆、耐はんだ喰われ性の向上、種々の原因によるはんだ接合自体の強度低下を防止するためである。

平板状ヨーク１０は、電磁シールド機能を有するもので、前記フェライト・磁石組立体３０の上面に誘電体層（接着剤層）１５を介して固定されている。平板状ヨーク１０の機能は、フェライト・磁石組立体３０から磁気の漏れ、高周波電磁界の漏れを抑えること、外部からの磁気の影響を抑えること、本アイソレータをチップマウンタを用いて図示しない基板に搭載する際に、バキュームノズルでピックアップする場所を提供することである。なお、平板状ヨーク１０は必ずしも接地されている必要はないが、はんだ付けや導電性接着剤などで接地してもよく、接地すると高周波シールドの効果が向上する。

平板状ヨーク１０は軟鉄鋼板、ケイ素鋼板、純鉄板、ニッケル板又はニッケル鉄合金板にめっきが施されたものである。軟鉄鋼板、ケイ素鋼板、純鉄板は、飽和磁束密度が大きく、残留磁束密度が小さいため、電磁シールド効果が大きいうえ、永久磁石４１の残留磁束密度の調整が容易で該密度が安定化する点で好ましい。めっきは、厚さ１〜５μｍのニッケル下地めっき、厚さ１〜５μｍの銀めっきが適している。下地めっきは銅であってもよい。上層に銀めっきを施すと、渦電流損を低減して、アイソレータの挿入損失を最小にできるからである。

平板状ヨーク１０をフェライト・磁石組立体３０の上面に固定する誘電体層１５としては、一液性の熱硬化型エポキシ系接着剤などのエポキシ系樹脂を用いることが好ましい。この接着剤は耐熱性、作業性、機械強度に優れているからである。予めシート状に成形された接着剤、例えば、熱硬化型半硬化エポキシ系接着シートを用いてもよい。接着剤層の厚さが一定となり、安定した電気特性のアイソレータを製造できる。

平板状ヨーク１０は、回路基板２０上に搭載されたフェライト・磁石組立体３０上に組み込まれる。この場合、所定サイズにカットされたヨーク１０を個々に組み込んでもよく、あるいは、多数個のヨーク１０が一体に結合した集合ヨークを１個ずつ分離しながら組み込んでもよい。あるいは、集合された回路基板２０に搭載されたフェライト・磁石組立体３０上に集合されたヨーク１０を組み込み、その後ダイサーなどで個品に分離する工程を採用してもよい。このような多数個取り工程によると、回路基板２０とヨーク１０の外形が等しくなる。

図７（Ａ），（Ｂ）に、一体化された回路基板２０、フェライト・磁石組立体３０及び平板状ヨーク１０を示す。図８（Ａ），（Ｂ）はフェライト・磁石組立体３０の周囲に樹脂１６を充填したものを示す。図７（Ｂ）から明らかなように、回路基板２０と平板状ヨーク１０との間には空気ギャップＧが存在するため、ヨーク１０と回路基板２０の内部電極との間に浮遊容量が発生することが抑えられ、アイソレータの電気特性が安定化する。

ところで、以上の構成からなる２ポート型アイソレータにおいては、第１中心電極３５の一端が入力ポートＰ１に接続され他端が出力ポートＰ２に接続され、第２中心電極３６の一端が出力ポートＰ２に接続され他端がグランドポートＰ３に接続されているため、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。さらに、動作時において、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れない。従って、第１中心電極３５及び第２中心電極３６によって生じる高周波磁界の方向は第２中心電極３６の配置によってその方向が決まる。高周波磁界の方向が決まることにより、挿入損失をより低下させる対策が容易になる。

また、フェライト・磁石組立体３０の直上に誘電体層１５を介して平板状ヨーク１０が配置されているため、従来の軟鉄製の環状あるいは箱形状のヨークは不要であり、平板状ヨーク１０は製作や取扱いが容易であり、全体としてコストダウンを図ることができる。また、ヨーク１０は回路基板２０とは機械的に接合されていないので、熱ストレスによる回路基板２０の損傷がなく、信頼性が向上する。さらに、ヨーク１０と回路基板２０の表面との間に空気ギャップＧを有しているため、浮遊容量の発生がほとんどないことは前述した。

また、従来のごとくフェライト・磁石組立体３０の周囲を囲むヨークが存在しないので、アイソレータの外形が小型化され、あるいは、フェライト・磁石組立体３０の外形を大きくすることができるので電気特性が向上する。特に、第１及び第２中心電極３５，３６を大きくするとインダクタンス値やＱ値が大きくなる。

さらに、フェライト・磁石組立体３０は、フェライト３２と一対の永久磁石４１が接着剤４２で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。

本アイソレータにおいて、回路基板２０は多層誘電体基板である。これにて、内部にコンデンサや抵抗などの回路網を内蔵することができ、アイソレータの小型化、薄型化が達成でき、回路素子間の接続が基板内で行われるために信頼性の向上が期待できる。勿論、回路基板２０は必ずしも多層である必要はなく、単層であってもよく、整合用コンデンサなどをチップタイプとして外付けしてもよい。

ここで、平板状ヨーク１０を用いた場合の磁束の流れを説明する。図９（Ａ）に示すように、永久磁石４１Ａからフェライト３２に作用するバイアス磁界において、永久磁石４１Ｂの側面から出た磁束は、ヨーク１０に侵入してその内部を還流し、永久磁石４１Ａの側面に戻る。図９（Ｂ）に示すように、平板状ヨーク１０を永久磁石４１Ａ，４１Ｂの上面に直接接触させると、磁気回路の短絡が生じてフェライト３２内の磁場分布が不均一になる。このような磁場分布の不均一性を解消するには、磁気回路の短絡部分に磁気的な間隙を設けることが必要となり、本実施例では誘電体層１５を設けることで解決している。

ところで、ヨーク１０の厚さに関して、アイソレータの低背化には薄いことが好ましい。しかし、薄すぎるとヨーク１０内の磁束密度が上昇し、飽和磁束密度を超えると磁束漏れが増大する。これでは、磁気抵抗が増大してより強力で大型の永久磁石４１が必要となる。それゆえ、ヨーク１０の厚さは約０．０２〜０．２ｍｍが好ましい。但し、この範囲の厚さに限定するものではない。

次に、誘電体層１５の厚さについて説明する。即ち、フェライト・磁石組立体３０と平板状ヨーク１０との間に配置される誘電体層１５の厚さを以下に示す所定の範囲に選択することによって、漏れ磁束を小さく、かつ、良好な強度分布の直流バイアス磁束密度を実現することができる。

具体的には、誘電体層１５の厚さを０．０２ｍｍ以上に選択することが好ましい。これにて、図１０に示すように、直流バイアス磁束密度のばらつきがフェライト３２内で５０％以下に低減できる。フェライト３２内において直流バイアス磁束密度のばらつきが５０％を超えると、アイソレータとしての満足な動作が得られにくい。なお、ここで直流バイアス磁束密度のばらつきとは、フェライト３２内での最小磁束密度を最大磁束密度で割った数値である。

また、誘電体層１５の厚さを０．１ｍｍ以下に選択することが好ましい。これにて、図１１に示すように、アイソレータから水平方向へ１ｍｍの位置での磁束の漏れを約０．００２７Ｔ（テスラ）以下に低減できる。図１１は、誘電体層１５の厚さが大きくなると、アイソレータの側方への磁束漏れが増大することを示している。誘電体層１５の厚さが０．２ｍｍで磁束の漏れは飽和し、事実上ヨーク１０を設置しない場合と同値になる。換言すれば、誘電体層１５の厚さが０．１ｍｍを超えると、磁束の漏れが大きくなってヨーク１０の働きが消失してしまう。

図１２に本実施例でのフェライト３２、磁石４１、ヨーク１０及び誘電体層１５を模式的に示し、Ｚ座標としてフェライト３２の高さ寸法をとる。このＺ座標に応じた磁束密度（大きさ：Real）を誘電体層１５の厚さが０．００ｍｍ、０．０２ｍｍ、０．０４ｍｍ、０．０６ｍｍ、０．１ｍｍごとに、図１３〜図１７に示す。ここでの磁束密度とは、磁石４１によって与えられるフェライト３２の厚さ中心部における直流磁束密度である。この磁束密度がフェライト３２内での全ての高さ（Ｚ座標位置）において、０．１３Ｔ（テスラ）で一定であるのがベストであるが、実用的には概ね０．１Ｔを超えていればよい。

図１４〜図１７に示す磁束密度は全てのＺ座標位置においてほぼ同じ数値となり、ばらつきの少ないほうが好ましい。フェライト３２内に最適直流磁束密度（０．１３Ｔ）より低い部分があると、その部分で高周波磁性損失が大きくなり、アイソレータとしての挿入損失が増大するからである。また、フェライト３２内に最適直流磁束密度（０．１３Ｔ）より高い部分があると、その部分で透磁率が下がり、中心電極３５，３６間の結合が減少し、アイソレータとしての挿入損失が増大するからである。

ちなみに、図１０、図１１、図１３〜図１７のグラフは、図１に示した第１実施例の構成において以下の仕様のもと、本発明者がシミュレートしたものである。

フェライト：ＹＩＧフェライト、厚さ０．１２ｍｍ、高さ０．５０ｍｍ、長さ（図１２で奥行き方向）１．５ｍｍ
磁石：フェライト磁石、厚さ０．４５ｍｍ、高さ０．５０ｍｍ、長さ（図１２で奥行き
方向）１．５ｍｍ
誘電体層：半硬化エポキシ系接着シート、横幅１．９５ｍｍ、厚さ０．００〜０．２０ｍｍ、長さ（図１２で奥行き方向）１．９５ｍｍ
ヨーク：ニッケル・鉄合金に銅下地めっき、銀めっきしたもの、横幅１．９５ｍｍ、厚さ０．１０ｍｍ、長さ（図１２で奥行き方向）１．９５ｍｍ

（中心電極の変形例、図１８参照）
図１８に、第１及び第２中心電極３５，３６の変形例を含むフェライト・磁石組立体３０を示す。第１及び第２中心電極３５，３６はフェライト３２の内部に導体膜で形成され、第２中心電極３６は３ターン巻回されている。

具体的には、フェライト３２は中央セグメント３２ｘと側面セグメント３２ｙ，３２ｚに分割されており、中央セグメント３２ｘの上下面に電極３６ｂ，３６ｆ，３６ｊ，３５ａ及び３５ｂ，３５ｃ，３６ｄ，３６ｈ，３６ｌが形成されている。側面セグメント３２ｙ，３２ｚの主面には、第１中心電極３５及び第２中心電極３６の分割された部分が導体膜にて形成され、中央セグメント３２ｘの両主面に側面セグメント３２ｙ，３２ｚの主面を接着することで、中心電極３５，３６を内蔵したフェライト３２が形成される。このように貼り合わせたフェライト３２の両主面に接着剤４２を介して永久磁石４１を接着し、フェライト・磁石組立体３０とする。

（第２実施例、図１９参照）
本第２実施例は、図１９に示すように、平板状ヨーク１０の両端部に折曲げ部１０ａを形成したものである。他の構成は前記第１実施例と同様であり、重複する説明は省略する。

詳しくは、折曲げ部１０ａは永久磁石４１からフェライト３２に作用する磁気バイアス方向（矢印Ａ参照）に対して直交する方向に折り曲げられている。この折曲げ部１０ａは永久磁石４１の磁気バイアス方向と直交する側面から出る直流磁束を受け止めてヨーク１０の内部に還流させる。その結果、直流磁束の漏れが減少し、漏れた磁場が外部に悪影響を与えるおそれが減少する。また、直流磁気回路の磁気抵抗が減少し、永久磁石４１を小さくすることができ、ひいては、アイソレータが小型化する。

（第３実施例、図２０参照）
本第３実施例は、図２０に示すように、平板状ヨーク１０の両端部に折曲げ部１０ｂを形成したものである。他の構成は前記第１実施例と同様であり、重複する説明は省略する。

詳しくは、折曲げ部１０ｂは永久磁石４１からフェライト３２に作用する磁気バイアス方向（矢印Ａ参照）に対して平行な方向に折り曲げられている。この折曲げ部１０ｂはヨーク１０を還流する直流磁束が最も増加する部分の磁路断面積を大きくする。その結果、ヨーク１０の磁気飽和が抑えられて直流磁束の漏れが減少し、漏れた磁場が外部に悪影響を与えるおそれが減少する。また、磁気飽和しにくいので、ヨーク１０としてより薄い磁性体板を用いることができ、アイソレータを低背化、小型化できる。また、磁気バイアス方向と平行な面部分での磁束漏れを小さくすることができる。

（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、永久磁石４１のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、前記実施例では、整合用回路素子の全てを回路基板に内蔵したものを示したが、チップタイプのインダクタやコンデンサを回路基板に外付けしてもよい。

また、前記第１及び第２中心電極３５，３６の形状は種々に変更することができる。例えば、前記実施例では、第１中心電極３５はフェライト３２の主面３２ａ，３２ｂ上で２本に分岐したものを示したが、分岐していなくてもよい。また、第２中心電極３６は１ターン以上巻回されていればよい。

以上のように、本発明は、非可逆回路素子に有用であり、特に、簡単な構造からなり、電気特性が安定化し、信頼性が高い点で優れている。

Claims (7)

1. 永久磁石と、
   前記永久磁石により直流磁界が印加されるフェライトと、
   前記フェライトに配置され、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された第１中心電極と、
   前記第１中心電極と電気的に絶縁状態で交差して前記フェライトに配置され、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続された第２中心電極と、
   前記入力ポートと前記出力ポートとの間に電気的に接続された第１整合容量と、
   前記出力ポートと前記グランドポートとの間に電気的に接続された第２整合容量と、
   前記入力ポートと前記出力ポートとの間に電気的に接続された抵抗と、
   表面に端子電極が形成された回路基板と、を備え、
   前記フェライトと前記永久磁石は、前記第１及び第２中心電極が配置された面と平行に両側から永久磁石によって挟着されたフェライト・磁石組立体を構成し、
   前記フェライト・磁石組立体は、前記回路基板上に、前記第１及び第２中心電極が配置された面が該回路基板の表面に対して垂直方向に配置され、
   前記フェライト・磁石組立体の上面に誘電体層を介して平板状ヨークが配置されていること、
   を特徴とする非可逆回路素子。
2. 前記第１及び第２中心電極は互いに電気的に絶縁されて所定の角度で交差した状態で導体膜によって前記フェライトに形成されていることを特徴とする請求の範囲第１項に記載の非可逆回路素子。
3. 前記誘電体層の厚さが０．０２〜０．１０ｍｍであることを特徴とする請求の範囲第１項又は第２項に記載の非可逆回路素子。
4. 前記誘電体層は前記フェライト・磁石組立体の上面と前記平板状ヨークとの間に介在された接着剤層からなることを特徴とする請求の範囲第１項ないし第３項のいずれかに記載の非可逆回路素子。
5. 前記接着剤層はエポキシ系樹脂からなることを特徴とする請求の範囲第４項に記載の非可逆回路素子。
6. 前記平板状ヨークは、その端部が、前記永久磁石から前記フェライトに作用する磁気バイアス方向に対して直交する方向に折り曲げられていることを特徴とする請求の範囲第１項ないし第５項のいずれかに記載の非可逆回路素子。
7. 前記平板状ヨークは、その端部が、前記永久磁石から前記フェライトに作用する磁気バイアス方向に対して平行な方向に折り曲げられていることを特徴とする請求の範囲第１項ないし第５項のいずれかに記載の非可逆回路素子。
   

Images