JPWO2008038482A1 - プリント配線板の製造方法及び製造装置 - Google Patents

プリント配線板の製造方法及び製造装置 Download PDF

Info

Publication number
JPWO2008038482A1
JPWO2008038482A1 JP2007551882A JP2007551882A JPWO2008038482A1 JP WO2008038482 A1 JPWO2008038482 A1 JP WO2008038482A1 JP 2007551882 A JP2007551882 A JP 2007551882A JP 2007551882 A JP2007551882 A JP 2007551882A JP WO2008038482 A1 JPWO2008038482 A1 JP WO2008038482A1
Authority
JP
Japan
Prior art keywords
bump
low
solder
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007551882A
Other languages
English (en)
Other versions
JP5098648B2 (ja
Inventor
洋一郎 川村
洋一郎 川村
克彦 丹野
克彦 丹野
将宣 入山
将宣 入山
祥 赤井
祥 赤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2008038482A1 publication Critical patent/JPWO2008038482A1/ja
Application granted granted Critical
Publication of JP5098648B2 publication Critical patent/JP5098648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/225Correcting or repairing of printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 半田バンプと導体パッドとの接続信頼性を確保しつつ、要求される誤差範囲で所望高さのバンプを形成できるプリント配線板の製造方法を提供する。【解決手段】 高さの低いバンプ78Sに対して、半田ボール80を搭載し(図5(B))、半田ボール80をレーザで加熱溶融してバンプの高さを高める(図5(C))。このため、バンプの高さを要求される誤差範囲に揃えることができる。ここで、低いバンプ78Sの高さを高める際に、当該バンプを加熱して除去しないので、局部的な熱履歴を与え無く、プリント配線板のバンプの信頼性を高めることが可能となる。【選択図】 図5

Description

この発明は、プリント配線板の製造方法及び製造装置に係り、特に、ICチップ実装用のパッケージ基板に好適に用い得るプリント配線板の製造方法及び製造装置に関する。
パッケージ基板とICチップとの電気接続のために半田バンプが用いられている。半田バンプは、以下の工程により形成されている。
(1)パッケージ基板にソルダーレジスト層の開口に形成された接続パッドに半田ペーストを印刷する工程。
(2)リフローを行い半田ペーストから半田バンプを形成する工程。
パッケージ基板に半田バンプを形成した後、半田バンプ上にICチップを載置し、リフローにより半田バンプとICチップのパッド(端子)とを接続することで、パッケージ基板にICチップを実装している。
現在、CPU用のパッケージ基板の半田バンプの数は、数千というオーダに成っている。多数の半田バンプの配置を可能にするため、半田バンプは小型化して高さが低くなり、高さのバラツキの許容範囲が狭くなっている。このため、高さが許容範囲から外れる半田バンプの修正が必要になっている。修正に際しては、特許文献1、特許文献2に示されているように、高さの低い半田バンプを溶解して除去し、再度、半田を搭載して半田バンプを形成している。また、特許文献3では、リフロー前に、搭載した半田ボールに異常が無いかを検出し、異常の有る半田ボールをリフロー前に交換している。
特開2003−309139号 特開平9−64046号 特開2001−257225号
しかしながら、特開2003−309139号、特開平9−64046号に示されているように、高さの低い半田バンプを溶解して除去すると、半田バンプの除去時に導体パッド表面にダメージを与え易く、再度バンプを形成したとき、半田バンプと導体パッドとの接続信頼性が低下する可能性が有る。一方、特開2001−257225号では、リフロー前に半田ボールを交換しているため、リフロー後に半田バンプの高さが足りなくても、対応することができなかった。
本発明の目的の1つは、半田バンプと導体パッドとの接続信頼性を確保しつつ、要求される誤差範囲で所望高さのバンプを形成できるプリント配線板の製造方法及びその製造装置を提供することにある。
上記目的を達成するため、請求項1のバンプを有するプリント配線板の製造方法は、少なくとも以下の(a)〜(d)行程を備えるバンプを有することを技術的特徴とする。
(a)ソルダーレジスト層の開口に低融点金属を供給し、リフローを行いバンプを形成する工程;
(b)形成したバンプの高さを測定して、高さの低いバンプ又はバンプが形成されていない箇所を検出する工程;
(c)検出した低いバンプ又はバンプが形成されていない箇所に高さ不足を調整するための低融点金属球を搭載する工程;
(d)低融点金属球を加熱溶融して低いバンプの高さを高める工程。
請求項1のプリント配線板の製造方法では、高さの低いバンプ又はバンプが形成されていない箇所に対して、低融点金属球を搭載し、低融点金属球を加熱溶融して低いバンプの高さを高め、又はバンプを形成する。このため、バンプの高さを要求される誤差範囲に揃えることができる。ここで、低いバンプの高さを高める際に、当該バンプを加熱して除去せず、低融点金属球を追加する方法を取っているため、導体パッドに対してダメージを与えることがなく、バンプとパッドの接続信頼性を高めることができ、また、局部的な熱履歴を与えず、プリント配線板のバンプの信頼性を高めることが可能となる。
請求項2のプリント配線板の製造方法では、検出した低いバンプの体積を算出し、当該低いバンプに、複数種類の径の低融点金属球の内、算出した体積に対応する径の低融点金属球を選択して搭載する。このため、高さの非常に低いバンプと、高さの少し低いバンプとが混在していても、全てのバンプの高さを要求される誤差範囲に揃えることができる。
請求項3のプリント配線板の製造方法では、低いバンプの体積を、半田バンプの半径及び導体パッドからの半田バンプの高さから算出することで、正確に求めることができ、全てのバンプの高さを要求される誤差範囲に揃えることができる。
請求項4のプリント配線板の製造方法では、検出した低いバンプの高さを計測し、当該低いバンプ又はバンプが形成されていない箇所に、計測した高さを要求される高さにするために必要な低融点金属球の径を求め、複数種類の径の低融点金属球の内で求めた径の低融点金属球を選択して搭載する。このため、高さの非常に低いバンプと、高さの少し低いバンプとが混在していても、全てのバンプの高さを要求される誤差範囲に揃えることができる。
請求項5のプリント配線板の製造方法では、予め修正前及び修正後のバンプ高さと、搭載すべき所望の低融点金属球の径との関係を示す検量線を作成し、これに基づいて所定径の低融点金属球を選択する工程を備える。このため、種々の高さのバンプに対して搭載する低融点金属球の径を直ちに選択することができる。
請求項6のプリント配線板の製造方法では、検量線が異なる複数のソルダーレジスト層の開口径に対応するように作成されているため、種々の開口径のバンプに対して搭載する低融点金属球の径を直ちに選択することができる。
請求項7のプリント配線板の製造方法では、低いバンプ又はバンプが形成されていない箇所に低融点金属球を搭載する前に、当該低いバンプにフラックスを塗布するため、フラックスにより低融点金属球を位置決めでき、適切な位置にバンプを形成することができる。
請求項8のプリント配線板の製造方法では、低いバンプ又はバンプが形成されていない箇所に低融点金属球を搭載する前に、当該低いバンプに高粘度のフラックスを塗布するため、高粘度フラックスにより低融点金属球を位置決めでき、適切な位置にバンプを形成することができる。
請求項9のプリント配線板の製造方法では、低いバンプに低融点金属球を搭載する前に、当該低いバンプを局部加熱して凹部を設けるため、フラックスを用いることなく低融点金属球を低いバンプ上に搭載でき、適切な位置にバンプを形成することができる。
請求項10のプリント配線板の製造方法では、低融点金属球の加熱溶融をレーザで行うため、プリント配線板全体(高さが正常なバンプ)に熱を加えることが無く、熱履歴の回数を少なくすることが可能である。
[第1実施例]
[半田ボール搭載装置]
多層プリント配線板の接続パッド上に微少(直径200μm未満)な半田ボールを搭載する半田ボール搭載装置について、図3を参照して説明する。
図3(A)は、本発明の第1実施例に係る半田ボール搭載装置の構成を示す構成図であり、図3(B)は、図3(A)の半田ボール搭載装置を矢印B側から見た矢視図である。
半田ボール搭載装置100は、多層プリント配線板10を位置決め保持するXYθ吸引テーブル114と、該XYθ吸引テーブル114を昇降する上下移動軸112と、半田ボールを誘導する搭載筒120と、搭載筒120に負圧及び加圧を与える吸引器124と、搭載筒120を介して半田ボールを溶融するためのレーザを照射するレーザを照射器122と、搭載筒120をX方向へ送るX方向移動軸130と、Y軸方向へ送るY方向移動軸132と、上下方向(Z方向)に昇降するZ方向移動軸236とが備えられている。また、多層プリント配線板10の半田バンプの高さを検出するための検査用カメラ141と、半田ボールを搭載筒120側へ供給する半田ボール供給装置144と、フラックスを半田バンプに塗布するためのフラックス搬送筒140と、フラックスを供給するためのフラックス供給板142とを備える。フラックス搬送筒140は、図示しない移動機構により、X、Y、Z軸に自在に搬送される。半田ボール搭載装置100は、制御装置126により全体が制御される。
次に、本発明の第1実施例に係る多層プリント配線板10の構成について、図1及び図2を参照して説明する。図1は、該多層プリント配線板10の断面図を、図2は、図1に示す多層プリント配線板10にICチップ90を取り付け、ドータボード94へ載置した状態を示している。図1に示すように、多層プリント配線板10では、コア基板30の表面に導体回路34が形成されている。コア基板30の表面と裏面とはスルーホール36のランド36aを介して接続されている。コア基板30上に、バイアホール60及び導体回路58の形成された層間樹脂絶縁層50と、バイアホール160及び導体回路158の形成された層間樹脂絶縁層150とが配設されている。該バイアホール160及び導体回路158の上層にはソルダーレジスト層70が形成されている。上面側ソルダーレジスト層70には、W1=直径約90μmの開口71が形成され、半田バンプ78が設けられている。開口71にはニッケルめっき膜72及び金めんき膜74が形成されている。半田バンプ78の高さH1(ソルダーレジスト層表面から突出している高さ)は約20〜30μm程度に設定されている。多層プリント配線板の下面側には、ソルダーレジスト層70の開口71を介して半田バンプ79が形成されている。
図2中に示すように、多層プリント配線板10の上面側の半田バンプ78は、ICチップ90の電極パッド92へ接続される。一方、下面側の半田バンプ79は、ドータボード94のランド96へ接続されている。
引き続き、図1を参照して上述した多層プリント配線板10の製造方法について図4〜図10を参照して説明する。
(1)先ず、多層プリント配線板10のソルダーレジスト層70にフラックス(粘度30000Pa・s)73を塗布する(図4(A)。
(2)次に、ソルダーレジスト層70の開口71に対応する開口部77aを有するマスク77を介して、Sn/Pb半田から成る半田ペースト78αを印刷する(図4(B))。
(3)リフローを行い、半田ペースト78αを溶融して半田バンプ78を形成する(図4(C)。図4(C)中のサークルCで囲んだ部分を図5(A)中に示す。ここでは、半田ペースト78αの印刷量の不均一等により、規定の高さ(H1=約30μm)の半田バンプ78と、規定の高さよりも低い(例えば、高さH2=約5μm)半田バンプ78Sとができる。この半田バンプ78、半田バンプ78Sを図3を参照して上述した検査用カメラ141で検出して修正を行う。
この修正処理について、図11のフローチャートを参照して説明する。
先ず、検査用カメラ141で規定よりも低い半田バンプが無いか検査し(S12)、規定よりも低い半田バンプ(又は半田バンプ未形成)が有る場合には(S14:Yes)、当該半田バンプ78Sの位置を記憶する(S16)。そして、図5(B)に示すように該半田バンプ78Sにフラックス82を塗布した後(S20)、半田ボール80を搭載する(S22)。このとき、フラックス82を介して半田ボール80が半田バンプ78Sに仮止めされる。その後、該半田ボール80にレーザを照射器122(図3参照)して溶融し(S24)、図5(C)に示すように規定高さの半田バンプ78を形成する。そして、全ての半田バンプの検査が終了するまでは(S26:No)、S12に戻り半田バンプの検査を続け、全ての半田バンプの検査の完了により(S26:Yes)、修正処理を終了する。
ここで、フラックスの塗布及び半田ボールの搭載について、図6〜図10を参照して更に詳細に説明する。
図3を参照して上述したフラックス搬送筒140をフラックス供給板142の上まで移送する(図6(A)参照)。フラックス搬送筒140は、吸引等を行わず、接触することのみでフラックスの付着、塗布を行う。フラックス供給板142の表面には、図4(A)を参照した均一に塗布したフラックス73よりも粘度の高い(粘度約60000Pa・s)、低揮発性のフラックス82が均一に塗られている。実施形態では、粘度約60000Pa・sのフラックスを用いたが、粘度は、60000±20000Pa・sの範囲が望ましい。この範囲であれば、フラックス中の溶剤の揮発が抑制され、バンプ78Sに対する半田ボール80の好適な仮固定を行い得る。フラックスは、水溶性であっても用いることが出来るが、ロジン系が望ましい。そして、フラックス搬送筒140をフラックス供給板142側へ押し下げ、該フラックス搬送筒140の先端にフラックス82を付着させる(図6(B))。そして、フラックス搬送筒140をフラックス供給板142から引き上げる(図6(C))。
その後、規定よりも低い半田バンプ78S上にフラックス搬送筒140を移送し(図7(A)。フラックス搬送筒140を半田バンプ78S側へ押し下げ、該半田バンプ78Sにフラックス82を付着させる(図7(B))。そして、フラックス搬送筒140を半田バンプ78Sから引き上げる(図7(C))。図10(A)は、フラックス塗布前の半田バンプ78S及び半田バンプ78の平面図であり、図10(B)は、フラックス82を半田バンプ78Sの周囲に塗布した後を示す平面図である。図10(B)中に示すように半田バンプ78の周囲にフラックス82が塗布されている。ここで、半田ボール80の搭載時又は加熱溶解時において、当該半田ボール80が隣接するバンプ78に吸着されないのであれば、フラックスをべた塗り(全面塗布)してもよい。
一方、図3中に示す搭載筒120を半田ボール供給装置144上に移送し、吸引器124を介して搭載筒120で空気を吸引しながら半田ボール供給装置144側へ降ろし(図8(A))、搭載筒120で半田ボール80を吸着する(図(B))。その後、規定よりも低い半田バンプ78S上に搭載筒120を移送し(図8(C))、搭載筒120での吸引を停止する(図8(D))。この状態で、搭載筒120と半田ボール80との間に生じている静電気により半田ボール80は落下しない。
搭載筒120を半田バンプ78S側へ押し下げ、該半田バンプ78S上のフラックス82に半田ボール80を付着させる(図9(A))。そして、搭載筒120を半田バンプ78S側から引き上げる(図9(B))。図10(B)中を参照して上述したように半田バンプ78の周囲にフラックス82が塗布されているため、図10(C)に示すように該フラックス82上に適切に半田ボール80を搭載させることができる。次に、搭載筒120から空気を吐出することで搭載筒120内部の洗浄を行った後、該搭載筒120を介してレーザを半田ボール80へ照射することで、半田ボールを溶融する(図9(D))。このようにしてバンプを形成後、必要があればフラッタニングしてもよい。
第1実施例のプリント配線板の製造方法では、高さの低いバンプ78Sに対して、半田ボール80を搭載し、半田ボール80をレーザで加熱溶融して低いバンプの高さを高める。このため、バンプの高さを要求される誤差範囲に揃えることができる。ここで、低いバンプ78Sの高さを高める際に、当該バンプをレーザ等により加熱して除去しないので、導体パッドに対して熱履歴を与えず、プリント配線板のバンプと導体パッドとの接続信頼性を高めることが可能となる。
また、第1実施例のプリント配線板の製造方法では、低いバンプ78Sに半田ボール80を搭載する前に、当該低いバンプ78Sに高粘度のフラックス82を塗布するため、高粘度フラックス82により半田ボール80を位置決めでき、適切な位置にバンプを形成することができる。
更に、第1実施例のプリント配線板の製造方法では、半田ボールの加熱溶融をレーザで行うため、プリント配線板全体に熱を加えることが無く、熱履歴の回数を少なくすることが可能である。また、正常なバンプにも影響を与えない。
[第2実施形態]
第1実施例では、高さの低い半田バンプに半田バンプを搭載して嵩上げを行った。これに対して、第2実施例では、半田バンプの高さ(半田量)を測り、その体積を決定したうえで、高さの非常に低い半田バンプに相対的に大きな半田ボールを搭載し、高さの少し低い半田バンプ78に対しては相対的に小さな半田ボールを搭載することで、半田バンプの高さを狭い許容範囲内に収める。
第2実施例の説明に先立ち、図12を参照して、半田バンプの体積の算出方法の一例について説明する。
図12に示すように、例えば半田バンプ78Sが半円状ではなく、平板状に広がっている場合の体積Vは、半田バンプの半径をr、導体パッド158Pからの高さをhとしたとき次式から求められる。
Figure 2008038482
第2実施例では、求めた半田バンプの体積に対応する径の半田ボールを選択して搭載する。この第2実施例の製造工程について、図13、及び、当該処理を示す図14のフローチャートを参照して説明する。
まず、図4を参照して上述した第1実施例と同様に、リフローにより半田バンプを形成する。ここで、検査の結果(S12)、図13(A)に示すように、高さの非常に低い半田バンプ78Sが検出された場合(S14:Yes)、位置を記憶し(S16)、当該半田バンプ78Sに対応する相対的に大きな半田ボール80Lを選択し(S18)、フラックスの塗布後(S20)、当該半田ボール80Lを半田バンプ78Sに搭載する(図13(B))。同様にして、図13(A)に示すように、高さのやや低い半田バンプ78Mが検出された場合(S14:Yes)、位置を記憶し(S16)、当該半田バンプ78Mに対応する相対的に小さな半田ボール80Sを選択し(S18)、フラックスの塗布後(S20)、当該半田ボール80Sを半田バンプ78Mに搭載する(図13(B))。以降の処理は第1実施例と同様であるので説明を省略する。なお、この第2実施例では、半田ボールを個々にレーザで溶融するのでは無く、リフローにより一括して溶融する。また、第2実施例では、2種類の径の半田ボールを用いたが、3種類以上の径の半田ボールを用いることも可能である。さらに、複数径のソルダーレジスト層の開口71が存在する場合に、半田バンプの高さと共に開口径に応じて半田ボールを選択することもできる。
第2実施例のプリント配線板の製造方法では、検出した低いバンプの高さを計測し、当該低いバンプに、複数種類の径の半田ボールの内、計測した高さに対応する径の半田ボールを選択して搭載する。このため、高さの非常に低いバンプと、高さの少し低いバンプとが混在していても、全てのバンプの高さを要求される誤差範囲に揃えることができる。必要ならフラッタニングしてもよい。
更に、第2実施例のプリント配線板の製造方法では、半田ボールの加熱溶融をリフローで行うため、多数の半田ボールを搭載した際には、一度に溶融できるため、加工を簡単に行うことができる。なお、レーザ照射によってバンプを形成することも可能である。
[第3実施例]
引き続き、本発明の第3実施例に係るプリント配線板の製造方法について説明する。
第2実施例では、数1の式により決定した半田バンプの体積に対応する半田ボールを選択した。これに対して、第3実施例では、所定ソルダーレジスト層の開口径毎に修正前のバンプ高さと修正後のバンプ高さとの関係を示す検量線を実験又はシュミレーションによって予め作成し、バンプの修正時には、この検量線に基づいて適応系の半田ボールを選択する。
この検量線について図19及び図20を参照して説明する。
図19及び図20は、横軸に修正前の半田バンプ高さを、縦軸に修正後の半田バンプ高さを示すをグラフである。図19は、ソルダーレジスト層の開口径105μmに対して、80μm、75μm、70μm径の半田ボールを用いて修正した試験結果を示す。図20は、ソルダーレジスト層の開口径90μmに対して、80μm、70μm、60μm径の半田ボールを用いて修正した試験結果を示す。ここで、横軸がプラスとマイナスとが有るのは、ソルダーレジスト層の表面よりも低い場合をマイナス、高い場合をプラスとしているためである。例えば、図19に示すように、開口径105μmで、80μm、75μm、70μm径の3種類の半田ボールを用いることで、修正前マイナス20からプラス10の範囲にあるバンプを高さ20〜30μmの範囲に修正できることが分かる。同様に、図20に示すように、開口径90μmで、70μm、60μm径の2種類の半田ボールを用いることで、修正前マイナス15からプラス10の範囲にあるバンプを高さ20〜30μmの範囲に修正できることが分かる。ここで、修正結果から求めた図中の線が検量線である。第3実施例では、図3を参照して上述した半田ボール搭載装置が検量線をマップとして保持し、当該マップを用いて計測した半田バンプに適応する必要な半田ボール径を求める。
この第3実施例の製造工程について、図15、及び、当該処理を示す図16のフローチャートを参照して説明する。
まず、図4を参照して上述した第1実施例と同様に、リフローにより半田バンプを形成する。ここで、検査の結果(S12)、図15(A)に示すように、高さの非常に低い半田バンプ78Sが検出された場合(S14:Yes)、位置を記憶し(S16)、当該半田バンプ78Sが相対的に大径の開口内か小径の開口内かを判断し(図中では小径の開口内:導体パッド158S上)、半田バンプ78Sの高さ及び導体パッド径から当該半田バンプ78Sに対応する半田ボール80Mを検量線から選択する(S18)。そして、フラックスの塗布後(S20)、当該半田ボール80Mを半田バンプ78Sに搭載する(図15(B))。同様にして、図15(A)に示すように、高さのやや低い半田バンプ78Mが検出された場合(S14:Yes)、位置を記憶し(S16)、当該半田バンプ78Mの高さを半田バンプ78Sと同様に測定し、対応する相対的に小さな半田ボール80Sを選択し(S18)、フラックスの塗布後(S20)、当該半田ボール80Sを半田バンプ78Mに搭載する(図13(B))。以降の処理は第1実施例と同様であるので説明を省略する。なお、第3実施例では、高さを合わせた半田バンプ78を更に板材190を押し当てることでフラッタニングを行うのが好ましい(図15(D)。
第3実施例のプリント配線板の製造方法では、検出した低いバンプの高さを計測し、当該低いバンプにソルダーレジスト層の開口71の径を考慮して、計測した高さを要求される高さにするために必要な半田ボールの径を検量線に基づいて選択して搭載する。このため、高さの非常に低いバンプと高さの少し低いバンプとが異なる開口径で混在していても、全てのバンプの高さを要求される誤差範囲に揃えることができる。
[第4実施例]
引き続き、本発明の第4実施例に係るプリント配線板の製造方法について説明する。
第1〜第3実施例では、半田バンプ上に再度、フラックスを塗布して半田ボールを搭載した。これに対して、第4実施例では、半田バンプに窪みを設けることでフラックスを塗布することなく半田ボールを搭載する。
第4実施例のプリント配線板の製造工程について、図17を参照して説明する。
図17(A)に示すように高さの低い半田バンプ78を検出すると、図17(B)に示すようにレーザを照射して中央部に窪み87hを形成する。その後、該半田バンプ78Sの窪み87hに半田ボール80を搭載し(図17(C))、レーザで半田ボールを溶融して半田バンプ78の嵩上げを行う(図17(D))。第4実施例では、レーザを用いたが、加熱したプローブを押し当てる、又は、近づけることで窪みを形成することも可能である。第4実施例では、非常に正確な位置に半田ボールを搭載できる利点がある。
[第5実施例]
図18(A)を参照して、第5実施例に係る半田ボール搭載装置100の構成について説明する。図3を参照して上述した第1実施例の半田ボール搭載装置100は、搭載筒120とフラックス搬送筒140とが1本ずつ設けられていた。これに対して、第5実施例では、搭載筒120とフラックス搬送筒140とが複数本設けられている。第5実施例では、修正作業を短時間で行い得る利点がある。
[第6実施例]
図18(B)を参照して、第6実施例に係る半田ボール搭載装置100の構成について説明する。図3を参照して上述した第1実施例の半田ボール搭載装置100は、フラックス搬送筒140でフラックスを転写した。これに対して、第6実施例では、フラックス搬送筒140Jの先端からフラックスが噴射できるように構成されている。第6実施例では、修正作業を短時間で行い得る利点がある。
なお、上述した実施例では、半田ボールにSn/Pb半田を用いたが、SnとAg、Cu、In、Bi、Zn等の群から選ばれるPbフリー半田であってもよい。
第1実施例に係る多層プリント配線板の断面図である。 図1に示す多層プリント配線板にICチップを載置した状態を示す断面図である。 図3(A)は、本発明の実施例に係る半田ボール搭載装置の構成を示す構成図であり、図3(B)は、図3(A)の半田ボール搭載装置を矢印B側から見た矢視図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 図10(A)は、フラックス塗布前の半田バンプ78S及び半田バンプ78の平面図であり、図10(B)は、フラックス82を半田バンプ78Sの周囲に塗布した後を示す平面図であり、図10(C)は、半田ボール80の搭載後の平面図である。 第1実施例の半田ボール搭載装置による半田バンプの修正処理を示すフローチャートである。 半田バンプの体積の計算方法を説明する説明図である。 第2実施例の多層プリント配線板を製造方法を示す工程図である。 第2実施例の半田ボール搭載装置による半田バンプの修正処理を示すフローチャートである。 第3実施例の多層プリント配線板を製造方法を示す工程図である。 第3実施例の半田ボール搭載装置による半田バンプの修正処理を示すフローチャートである。 第4実施例の多層プリント配線板を製造方法を示す工程図である。 図18(A)は、第5実施例の半田ボール搭載装置の構成を示す構成図であり、図18(B)は、第6実施例の半田ボール搭載装置の構成を示す構成図である。 修正前の半田バンプ高さと修正後の半田バンプ高さの関係を示すグラフである。 修正前の半田バンプ高さと修正後の半田バンプ高さの関係を示すグラフである。
符号の説明
30 基板
36 スルーホール
50 層間樹脂絶縁層
58 導体回路
60 バイアホール
70 ソルダーレジスト層
71 開口
73 フラックス
78 半田バンプ
80 半田ボール
82 フラックス
100 半田ボール搭載装置(プリント配線板の製造装置)
120 搭載筒
140 フラックス搬送筒

Claims (11)

  1. 少なくとも以下の(a)〜(d)行程を備えるバンプを有するプリント配線板の製造方法:
    (a)ソルダーレジスト層の開口に低融点金属を供給し、リフローを行いバンプを形成する工程;
    (b)形成したバンプの高さを測定して、高さの低いバンプ又はバンプが形成されていない箇所を検出する工程;
    (c)検出した低いバンプ又はバンプが形成されていない箇所に高さ不足を調整するための低融点金属球を搭載する工程;
    (d)低融点金属球を加熱溶融して低いバンプの高さを高める工程。
  2. 前記(b)の形成したバンプの高さを測定して、低いバンプを検出する工程に於いて、低いバンプの体積を算出し、
    前記(c)の工程において、検出した低いバンプ又はバンプが形成されていない箇所に、複数種類の径の低融点金属球の内、算出した体積に対応する径の低融点金属球を選択して搭載することを特徴とする請求項1のプリント配線板の製造方法。
  3. 前記低いバンプの体積Vを、半田バンプの半径をr、導体パッドからの半田バンプの高さをhとしたとき次式から算出することを特徴とする請求項2のプリント配線板の製造方法。
    Figure 2008038482
  4. 前記(b)の形成したバンプの高さを測定して、低いバンプを検出する工程に於いて、低いバンプの高さを計測し、
    前記(c)の工程において、検出した低いバンプ又はバンプが形成されていない箇所に、計測した高さを要求される高さにするために必要な低融点金属球の径を求め、複数種類の径の低融点金属球の内で求めた径の低融点金属球を選択して搭載することを特徴とする請求項1のプリント配線板の製造方法。
  5. 予め修正前及び修正後のバンプ高さと、搭載すべき所望の低融点金属球の径との関係を示す検量線を作成し、これに基づいて所定径の低融点金属球を選択する工程を備えることを特徴とする請求項4のプリント配線板の製造方法。
  6. 前記検量線は、異なる複数のソルダーレジスト層の開口径に対応するように作成されていることを特徴とする請求項5のプリント配線板の製造方法。
  7. 前記検出した低いバンプ又はバンプが形成されていない箇所に低融点金属球を搭載する工程の前に、当該低いバンプにフラックスを塗布することを特徴とする請求項1〜請求項5のいずれか1のプリント配線板の製造方法。
  8. 前記低いバンプ又はバンプが形成されていない箇所に塗布するフラックスとして、前記ソルダーレジスト層の開口に低融点金属を供給する前に塗布するフラックスの粘度よりも高い粘度のフラックスを用いることを特徴とする請求項7のプリント配線板の製造方法。
  9. 前記検出した低いバンプに低融点金属球を搭載する工程の前に、当該低いバンプを局部加熱して凹部を設けることを特徴とする請求項1〜請求項5のいずれか1のプリント配線板の製造方法。
  10. 前記低融点金属球の加熱溶融をレーザで行うことを特徴とする請求項1〜請求項9のいずれか1のプリント配線板の製造方法。
  11. 請求項1〜請求項10のいずれか1に記載のプリント配線板の製造方法に用いるプリント配線板の製造装置。
JP2007551882A 2006-09-28 2007-08-24 プリント配線板の製造方法及び製造装置 Active JP5098648B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/528,539 US7823762B2 (en) 2006-09-28 2006-09-28 Manufacturing method and manufacturing apparatus of printed wiring board
US11/528,539 2006-09-28
PCT/JP2007/066437 WO2008038482A1 (en) 2006-09-28 2007-08-24 Production method and production equipment of printed wiring board

Publications (2)

Publication Number Publication Date
JPWO2008038482A1 true JPWO2008038482A1 (ja) 2010-01-28
JP5098648B2 JP5098648B2 (ja) 2012-12-12

Family

ID=39229921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007551882A Active JP5098648B2 (ja) 2006-09-28 2007-08-24 プリント配線板の製造方法及び製造装置

Country Status (6)

Country Link
US (1) US7823762B2 (ja)
JP (1) JP5098648B2 (ja)
KR (1) KR100972766B1 (ja)
CN (1) CN101347056B (ja)
TW (1) TWI364248B (ja)
WO (1) WO2008038482A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007004658A1 (ja) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
EP1965620A1 (en) 2005-12-20 2008-09-03 Ibiden Co., Ltd. Method for manufacturing printed wiring board
TW200810646A (en) * 2005-12-20 2008-02-16 Ibiden Co Ltd Method for manufacturing printed wiring board
KR20080017431A (ko) * 2006-01-27 2008-02-26 이비덴 가부시키가이샤 프린트 배선판 및 프린트 배선판의 제조 방법
TW200746964A (en) * 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
CN102239753B (zh) 2008-12-05 2013-11-06 揖斐电株式会社 多层印刷线路板和多层印刷线路板的制造方法
JP5640892B2 (ja) * 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
CN102990183B (zh) * 2011-09-09 2014-10-01 中国航天科工集团第三研究院第八三五七研究所 一种bga器件返修过程中转移膏状助焊剂的方法
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9613933B2 (en) * 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
JP7107601B1 (ja) 2021-01-27 2022-07-27 Aiメカテック株式会社 バンプ形成装置、バンプ形成方法、ハンダボールリペア装置、及び、ハンダボールリペア方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282565A (en) * 1992-12-29 1994-02-01 Motorola, Inc. Solder bump interconnection formed using spaced solder deposit and consumable path
JP3090853B2 (ja) 1994-08-19 2000-09-25 新日本製鐵株式会社 バンプ付き半導体装置の製造方法
JP3271461B2 (ja) * 1995-02-07 2002-04-02 松下電器産業株式会社 半田ボールの搭載装置および搭載方法
JP3173338B2 (ja) 1995-08-18 2001-06-04 松下電器産業株式会社 不良バンプのリペア方法
JP3180041B2 (ja) 1996-10-09 2001-06-25 住友金属工業株式会社 接続端子及びその形成方法
JP3430910B2 (ja) 1998-03-20 2003-07-28 松下電器産業株式会社 半田バンプ形成用のクリーム半田印刷装置および半田バンプ形成方法
JP3552635B2 (ja) 2000-03-10 2004-08-11 セイコーエプソン株式会社 端子のリペア方法及びリペア装置
SE518640C2 (sv) * 2000-07-11 2002-11-05 Mydata Automation Ab Förfarande, anordning för applicering av ett visköst medium på ett substrat, anordning för applicering av ytterligare visköst medium samt användningen av screentryckning
JP3822834B2 (ja) 2002-04-12 2006-09-20 新日本製鐵株式会社 リペア方法及び装置
US20050274770A1 (en) * 2004-06-07 2005-12-15 Henderson Marvin A Sr Method for the precise and reliable placement of solid metallic and non-metallic particles
JP4401386B2 (ja) * 2005-05-24 2010-01-20 パナソニック株式会社 ハンダバンプ形成方法および半導体素子の実装方法

Also Published As

Publication number Publication date
CN101347056B (zh) 2012-02-01
KR100972766B1 (ko) 2010-07-28
TWI364248B (en) 2012-05-11
TW200820852A (en) 2008-05-01
KR20080043298A (ko) 2008-05-16
US20080078810A1 (en) 2008-04-03
WO2008038482A1 (en) 2008-04-03
CN101347056A (zh) 2009-01-14
US7823762B2 (en) 2010-11-02
JP5098648B2 (ja) 2012-12-12

Similar Documents

Publication Publication Date Title
JP5098648B2 (ja) プリント配線板の製造方法及び製造装置
JP4647007B2 (ja) 半田ボール搭載装置
JP4793187B2 (ja) 電子部品実装システムおよび電子部品実装方法
KR101260429B1 (ko) 전자 부품 실장 시스템, 전자 부품 탑재 장치 및 전자 부품실장 방법
JP5021473B2 (ja) プリント配線板の製造方法
US7714233B2 (en) Printed wiring board
US10667387B2 (en) Accurate positioning and alignment of a component during processes such as reflow soldering
US8328074B2 (en) Component-mounted board production apparatus and position control method for electronic components in component-mounted board production apparatus
WO2007072875A1 (ja) プリント配線板の製造方法
JP4592762B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4118283B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4118286B2 (ja) 半田ボール搭載方法
JP4743059B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP4702237B2 (ja) 電子部品搭載装置および電子部品実装方法
JP5062899B2 (ja) 配線基板の検査方法
JP5990775B2 (ja) 電子部品実装システムおよび電子部品実装装置ならびに電子部品実装方法
JP2006074001A (ja) 半田ボール搭載装置及び半田ボール搭載方法
JP2005276861A (ja) 配線基板の製造方法
JP2006074000A (ja) 半田ボール搭載装置及び半田ボール搭載方法
Hossain et al. Board level solder joint assembly and reliability for ultra thin BGA packages
KR100994467B1 (ko) 솔더범프 형성장치 및 방법
Bátorfi et al. Optimizing technological process for laser soldering of fine-pitch flip chips

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5098648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250