JPWO2006090565A1 - 固体撮像装置の駆動方法及び固体撮像装置 - Google Patents

固体撮像装置の駆動方法及び固体撮像装置 Download PDF

Info

Publication number
JPWO2006090565A1
JPWO2006090565A1 JP2007504651A JP2007504651A JPWO2006090565A1 JP WO2006090565 A1 JPWO2006090565 A1 JP WO2006090565A1 JP 2007504651 A JP2007504651 A JP 2007504651A JP 2007504651 A JP2007504651 A JP 2007504651A JP WO2006090565 A1 JPWO2006090565 A1 JP WO2006090565A1
Authority
JP
Japan
Prior art keywords
potential
transistor
reset
holding unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007504651A
Other languages
English (en)
Inventor
久人 石本
久人 石本
敦 植田
敦 植田
慎介 根崎
慎介 根崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006090565A1 publication Critical patent/JPWO2006090565A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

ＭＯＳ型の固体撮像装置において、ｎ行目の画素セルにおいて、電荷保持部３０５に保持されている信号電荷をリセットするために、リセットトランジスタのゲート電極に入力されるリセットパルスをＨｉ電位にする。この状態で、基準電圧源ＶＤＤＣＥＬＬをＬｏ電位にするとカップリング容量３０８によりリセットパルスｎがＬｏ電位に近づく。その後、リセットパルスｎがＨｉ電位に復帰した後、リセットパルスｎをＬｏ電位にする。

Description

本発明は、固体撮像装置の駆動方法及び固体撮像装置に関し、特に、小型、高画素化したＭＯＳ型の固体撮像装置のダイナミックレンジの低下を抑制する技術に関する。
近年、普及が著しい固体撮像装置には、ＣＣＤ型とＭＯＳ型との２種類があり、特にＭＯＳ型の固体撮像装置は高感度、低消費電力等、多くの利点があり、有望視されている。
ＭＯＳ型の固体撮像装置について簡単に説明する（例えば、特許文献１参照）。
図１は、従来技術に係るＭＯＳ型の固体撮像装置の主要な構成を示す回路図である。
図１に示されるように、固体撮像装置１は、撮像部、負荷回路、行走査回路、信号処理部及び列走査回路からなる。また、撮像部は複数の画素セル１０を備え、個々の画素セル１０は光電変換素子１０１、リードトランジスタ１０２、リセットトランジスタ１０３、増幅トランジスタ１０４、電荷保持部１０５及び出力部１０６を備える。
リードトランジスタ１０２、リセットトランジスタ１０３及び増幅トランジスタ１０４はＭＯＳ−ＦＥＴ（ＭＯＳ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。また、電荷保持部１０５は、回路図上では単なる接続点であるが、集積回路内ではＰＮ接合部に相当し、一定の電荷を保持することができる。
各画素セルは、行走査回路からのリードパルス及びリセットパルスにより１行毎に順次選択され、出力信号線を通じて画素信号を信号処理部に伝送する。信号処理部が処理した画素信号は、列走査回路からの走査パルスにより１列毎に出力される。
次に、固体撮像装置１の動作について説明する。図２は、固体撮像装置１の動作を示すタイミングチャートである。図２に示されるように、ｎ行目の画素セル１０が選択されている場合、先ず、リセットパルスｎがＨｉ電位となり、リセットトランジスタ１０３がＯＮ状態となる。これによって、電荷保持部１０５の電位がＶＤＤＣＥＬＬのＨｉ電位になると、それに応じた電位が増幅トランジスタ１０４の出力部１０６から出力されて出力信号線の電位が上昇する。（図２、ａ点）。
次に、リセットパルスｎがＬｏ電位となりリセットトランジスタ１０３がＯＦＦ状態となる。この間、電荷保持部１０５は、Ｈｉ電位を保つ（図２、ｂ点）。
次に、リードパルスｎがＨｉ電位となり、リードトランジスタ１０２がＯＮ状態となる。これにより、光電変換素子１０１に光情報に応じて蓄積されていた電荷が、電荷保持部１０５に読み出され、その結果、電荷保持部１０５の電位が降下する。電荷保持部１０５の電位の降下に応じて、増幅トランジスタ１０４の出力部１０６の電位が降下し、出力信号線の電位が降下する（図２、ｃ点）。
次に、リードパルスｎがＬｏ電位となりリードトランジスタ１０２がＯＦＦ状態となる（図２、ｄ点）。信号処理部は、ｂ点での出力信号線の電位とｄ点での出力信号線の電位とを検出し、その電位差を画素信号として測定する。その後、ＶＤＤＣＥＬＬがＬｏ電位となる（図２、ｄ´点）。
次に、リセットパルスｎがＨｉ電位となり、リセットトランジスタ１０３がＯＮ状態となる。これにより、電荷保持部１０５の電位がＶＤＤＣＥＬＬのＬｏ電位になり、増幅トランジスタ１０４がＯＦＦ状態となる。以上により画素セル１０の画素信号出力動作が終了する（図２、ｅ点）、その後、ｎ行は非選択行となり、ｎ＋１行が選択行となる（図２、ｆ点）。
このように、固体撮像装置１は、図２のａ点において選択行の画素セル１０にのみリセットパルスを与え、選択行の電荷保持部１０５の電位をＨｉ電位にすることで、増幅トランジスタ１０４をＯＮ状態にして画素信号を出力させる。一方、非選択行の画素セル１０の電荷保持部１０５の電位はＬｏ電位に保たれるので、増幅トランジスタ１０４がＯＦＦ状態となり、画素信号は出力されない。
特開２００３−０４６８６４号公報
固体撮像装置には高画素化や低消費電力化に対する強い要請があり、画素の小型化が必須となっている。また、固体撮像装置のフレームレートを維持しながら高画素化するためには、駆動周波数を高くしなければならない。例えば、５フレーム／秒のフレームレートを達成するためには、１３０万画素ならば駆動周波数を１８ＭＨｚに、また、３００万画素ならば駆動周波数を２５ＭＨｚにしなければならない。
しかしながら、上記従来技術に係る固体撮像装置において、画素を小さくして高画素化したり駆動周波数を高めたりした場合にダイナミックレンジを大きくすると、出力信号線にノイズが重畳されるので、画素信号を正確に検出することができない。この結果、ダイナミックレンジが低下する、という問題がある。
本発明は、上述のような問題に鑑みて為されたものであって、高画素化、高駆動周波数化しても、ダイナミックレンジが低下しない固体撮像装置の駆動方法及び固体撮像装置を提供することを目的とする。
上記目的を達成するため、本発明に係る固体撮像装置の駆動方法は、受光量に応じた信号電荷を生成する光電変換素子と、光電変換素子が生成した信号電荷を保持する電荷保持部と、光電変換素子と電荷保持部との接続を開閉するリードトランジスタと、基準電圧と接地電圧とを供給する基準電圧源と、基準電圧源と電荷保持部との接続を開閉するリセットトランジスタと、基準電圧源に接続され、電荷保持部の電位に応じた電圧を出力する増幅トランジスタと、を画素セル毎に備えたＭＯＳ型の固体撮像装置の駆動方法であって、リセットトランジスタを閉じて電荷保持部を基準電圧とする第１ステップと、第１ステップの後、リセットトランジスタを開き、増幅トランジスタの出力電圧を計測する第２ステップと、第２ステップの後、リードトランジスタを閉じて信号電荷を電荷保持部に保持した状態で、増幅トランジスタの出力電圧を計測する第３ステップと、第３ステップの後、リセットトランジスタを閉じて電荷保持部を基準電圧とする第４ステップと、第４ステップの後、基準電源から電圧保持部に接地電圧を供給している状態で、リセットトランジスタを開く第５ステップと、を含み、第５ステップは、基準電源から電圧保持部に接地電圧が供給されることによって、一旦、リセットトランジスタが閉状態から開状態に向かってから、再び、閉状態になった後にリセットトランジスタを開くことを特徴とする。
このようにすれば、電荷保持部を確実にＬｏ電位にすることができるので、基準電源が基準電圧に復帰しても出力信号線を基準電圧に保持することができる。従って、高画素化に伴って増大したカップリング容量に起因するダイナミックレンジの低下を防止することができる。
この場合において、第５ステップは、基準電源から電圧保持部に供給される電圧が基準電圧から接地電圧に変化してから、所定時間を経過した後にリセットトランジスタを開き、この所定時間は、リセットトランジスタ並びに増幅トランジスタと基準電圧源とを接続する信号線と、リセットトランジスタのゲート入力線との間にカップリング容量と、リセットトランジスタのゲート入力インピーダンスとの積に対応するとすれば好適である。
また、本発明に係る固体撮像装置は、マトリックス状に配列された複数の画素セルを備えるＭＯＳ型の固体撮像装置であって、画素セル毎に、受光量に応じた信号電荷を生成する光電変換素子と、光電変換素子が生成した信号電荷を保持する電荷保持部と、光電変換素子と電荷保持部との接続を開閉するリードトランジスタと、基準電圧と接地電圧とを供給する基準電圧源と、基準電圧源と電荷保持部との接続を開閉するリセットトランジスタと、基準電圧源に接続され、電荷保持部の電位に応じた電圧を出力する増幅トランジスタと、を備え、リセットトランジスタを閉じて電荷保持部を基準電圧とし、次に、リセットトランジスタを開き、増幅トランジスタの出力電圧を計測し、次に、リードトランジスタを閉じて信号電荷を電荷保持部に保持した状態で、増幅トランジスタの出力電圧を計測し、次に、リセットトランジスタを閉じて電荷保持部を基準電圧とし、次に、基準電源から電圧保持部に接地電圧が供給され始めた後、一旦、リセットトランジスタが閉状態から開状態に向かってから、再び、閉状態になった後にリセットトランジスタを開くことを特徴とする。
このようにすれば、小型かつ高画素でかつダイナミックレンジの大きい固体撮像装置を得ることができる。
この場合において、リードトランジスタに入力するリードパルス信号と、リセットトランジスタに入力するリセットパルス信号と、を生成する行走査回路を備え、行走査回路は、何れもパルス信号であるクロック信号、リセット信号及びリード信号を出力するパルス生成部と、クロック信号の各パルスを画素セルの行毎に順次出力するシフトレジスタと、画素セルの行毎に、シフトレジスタの出力信号とリセット信号との論理積をリセットトランジスタのゲート電極に入力すると共に、シフトレジスタの出力信号とリード信号との論理積をリードトランジスタのゲート電極に入力するＡＮＤ回路と、を備えるとすれば好適である。
従来技術に係るのＭＯＳ型の固体撮像装置の主要な構成を示す回路図である。 従来技術に係るのＭＯＳ型の固体撮像装置の動作を示すタイミングチャートである。 本発明の実施の形態に係る固体撮像装置の主要な構成を示す回路図である。 本発明の実施の形態に係る行操作回路の構成を示すブロック図である。 本発明の実施の形態に係る行操作回路の動作を示すタイミングチャートである。 本発明の実施の形態における固体撮像装置の動作を示すタイミングチャートである。 リセットパルスｎをＨｉ電位に保持する時間が不十分である場合の固体撮像装置の動作を示すフローチャートである。 ＶＤＤＣＥＬＬの電位とリセットパルスｎとのタイミングと、画素セル３０の飽和出力との関係を示す図であって、（ａ）はＶＤＤＣＥＬＬとリセットパルスｎとを示すタイミングチャートであり、（ｂ）はＶＤＤＣＥＬＬがＬｏ電位である期間においてリセットパルスｎがＨｉ電位に保持される時間（以下、「保持時間」という。）ｔと画素セルの飽和出力との関係を示すグラフである。
符号の説明
１、３………固体撮像装置
１０、３０……画素セル
１０１、３０１…光電変換素子
１０２、３０２…リードトランジスタ
１０３、３０３…リセットトランジスタ
１０４、３０４…増幅トランジスタ
１０５、３０５…電荷保持部
１０６、３０６…出力部
１１１、３１１…トランジスタ
以下、本発明に係る固体撮像装置の駆動方法の実施の形態について、図面を参照しながら説明する。
［１］固体撮像装置の構成
先ず、本実施の形態に係るＭＯＳ型の固体撮像装置の構成について説明する。本実施の形態に係る固体撮像装置は、上記従来技術に係る固体撮像装置と概ね同様の構成を備える。
図３は、本実施の形態に係る固体撮像装置の主要な構成を示す回路図である。図３に示されるように、固体撮像装置３は行走査回路、負荷回路、撮像部、信号処理部及び列走査回路からなる。
撮像部は、多数の画素セル３０が２次元配列されてなり、出力信号線を通じて画素信号を信号処理部に伝送する。行走査回路は、リードパルス及びリセットパルスを撮像部に入力して、１行毎に画素信号を出力させる。
本実施の形態において、画素信号とは、基準電位と信号電位との電位差に基づく信号である。ここで、基準電位とは、画素セル３０における電源部（ＶＤＤＣＥＬＬ）のＨｉ電位を電荷保持部３０５に与えたときに増幅トランジスタ３０４を通じて出力部３０６に出力される電位である。また、信号電位は、受光量に応じて光電変換素子３０１が放出した電子を電荷保持部３０５に与えたときに増幅トランジスタ３０４を通じて出力部３０６に出力される電位である。
なお、行走査回路が、リードパルスをリードトランジスタ３０２に入力すると基準電位が出力され、リセットパルスをリセットトランジスタ３０３に入力すると信号電位が出力される。
信号処理部は、基準電位と信号電位とを異なるタイミングで読み出して、その２時点における出力信号線の電位差により画素信号を得る。信号処理部は行毎に画素信号を受け付けると、信号処理して出力する。列操作回路は操作パルスを信号処理部に入力して、信号処理した画像信号を１列毎に出力させる。
図４は、本実施の形態に係る行走査回路の構成を示すブロック図である。図４に示されるように、行走査回路４はパル生成部、シフトレジスタ及びＡＮＤ回路からなり、撮像部に駆動パルスを入力する。
パルス生成部は、周期的なパルス信号であるクロック信号Ｃｌｋを生成して、シフトレジスタに入力する。また、パルス生成部は、リード信号Ｒｅａｄとリセット信号Ｒｅｓｅｔとを生成して、ＡＮＤ回路に入力する。
シフトレジスタは、クロック信号Ｃｌｋに基づいてセル毎に出力信号Ｏｕｔ１、Ｏｕｔ２、・・・を順次生成して、ＡＮＤ回路の対応するセルに入力する。
ＡＮＤ回路は、セル毎に出力信号Ｏｕｔ１、Ｏｕｔ２、・・・とリード信号Ｒｅａｄとの論理積をとり、出力信号Ｏｕｔ１、Ｏｕｔ２、・・・とリセット信号Ｒｅｓｅｔとの論理積をとって、リードパルスＲｅａｄ１、Ｒｅａｄ２、・・・及びリセットパルスＲｅｓｅｔ１、Ｒｅｓｅｔ２、・・・を撮像部の各行のリード信号線並びにリセット信号線に出力する。
撮像部の各画素セル３０は、行走査回路からのリードパルスＲｅａｄ１、Ｒｅａｄ２、・・・及びリセットパルスＲｅｓｅｔ１、Ｒｅｓｅｔ２、・・・によって順次選択され、出力信号線を通じて画素信号を信号処理部に伝送する。
図５は、行走査回路の動作を示すタイミングチャートである。図５に示されるように、パルス生成回路はクロック信号Ｃｌｋの１パルスの期間内にリード信号Ｒｅａｄを１パルスとリセット信号Ｒｅｓｅｔを３パルス出力する。
すると、シフトレジスタはセル毎に出力信号Ｏｕｔ１、Ｏｕｔ２、・・・を順次出力する。ＡＮＤ回路は、セル毎に信号Ｏｕｔ１、Ｏｕｔ２、・・・とリード信号Ｒｅａｄとの論理積をとってリードパルスＲｅａｄ１、Ｒｅａｄ２、・・・を生成し、信号Ｏｕｔ１、Ｏｕｔ２、・・・とリセット信号Ｒｅｓｅｔとの論理積をとってリセットパルスＲｅｓｅｔ１、Ｒｅｓｅｔ２、・・・を生成する。
従って、行走査回路は、パルス生成回路がＡＮＤ回路に入力するリセット信号Ｒｅｓｅｔのパルス幅を制御することによってリセットパルスＲｅｓｅｔ１、Ｒｅｓｅｔ２、・・・のパルス幅を制御することができる。
［２］固体撮像装置の動作
次に、固体撮像装置３の動作について説明する。図６は、固体撮像装置３の動作を示すフローチャートであって、特に、ｎ行目とｎ＋１行目のセルに着目するものである。
ＶＤＤＣＥＬＬがＨｉ電位であり、ＬＯＡＤＣＥＬＬ、リセットパルスｎ、リードパルスｎ、リセットパルスｎ＋１及びリードパルスｎ＋１がＬｏ電位であり、電荷保持部ｎ、ｎ＋１がＧＮＤ電位であり、出力信号線がＶＤＤ電位である状態においてｎ行目の画素セル３０が選択される動作から説明を始める。
図６に示されるように、先ず、リセットパルスｎがＨｉ電位とされると、リセットトランジスタ３０３がＯＮ状態となる。すると、電荷保持部ｎの電位がＶＤＤＣＥＬＬのＨｉ電位とされるので、これに応じた電位が増幅トランジスタ３０４の出力部３０６から出力される（図６、ａ点）。
この間、出力信号線はＶＤＤ電位、すなわち、電荷保持部ｎがＨｉ電位であるときの電位に保持され、出力信号線の電位は変動しない。
次に、リセットパルスｎがＬｏ電位となりリセットトランジスタ３０３がＯＦＦ状態となる。電荷保持部ｎは引き続いてＨｉ電位に保持され、一定の電荷が蓄積されている（図６、ｂ点）。
次に、リードパルスｎがＨｉ電位となり、リードトランジスタ３０２がＯＮ状態となる。これにより、光電変換素子３０１に受光量に応じて蓄積されていた電荷が、電荷保持部ｎに読み出されて、電荷保持部ｎの電位が降下する。これに応じて、増幅トランジスタ３０４の出力部３０６の電位が降下し、出力信号線の電位が降下する（図６、ｃ点）。
次に、リードパルスｎがＬｏ電位となり、リードトランジスタ３０２がＯＦＦ状態となる（図６、ｄ点）。信号処理部は、ｂ点での出力信号線の電位とｄ点での出力信号線の電位とを検出し、その電位差を画素信号として測定する。
次に、リセットパルスｎがＨｉ電位となり、リセットトランジスタ３０３がＯＮ状態となる。これにより、電荷保持部ｎの電位がＶＤＤＣＥＬＬのＨｉ電位になり、それに応じた電位が増幅トランジスタ３０４の出力部３０６から出力されて出力信号線の電位が上昇する（図６、ｊ点）。その後、ＶＤＤＣＥＬＬがＨｉ電位からＬｏ電位に降下する。
図３に示されるように、ＶＤＤＣＥＬＬとリセット信号線との間にはカップリング容量３０８があるため、ＶＤＤＣＥＬＬがＬｏ電位に降下すると、リセットパルスｎが一旦、Ｈｉ電位から降下する（図６、ｋ点）。しかしながら、カップリング容量３０８分の電荷が蓄積されると、リセットパルスｎはＨｉ電位に復帰する。
リセットパルスｎがＨｉ電位だと、リセットトランジスタがＯＮ状態であるので、電荷保持部ｎがＶＤＤＣＥＬＬのＬｏ電位となる。リセットパルスｎは、電荷保持部ｎがＬｏ電位となるに足る時間だけＨｉ電位に保持された後、Ｌｏ電位とされる（図６、ｍ点）。
このようにすれば、電荷保持部ｎの電位を、ＶＤＤＣＥＬＬと同電位のＬｏ電位まで確実に下げきることができる（図６、ｎ点）。なお、負荷回路に接続された信号線ＬＧの電位であるＬＯＡＤＣＥＬＬは、リセットパルスｎがＨｉ電位である間中、Ｌｏ電位に保持される。このため、トランジスタ３１１がＯＦＦ状態に保持されるので、出力信号線もＶＤＤ電位に保持される。
以上により、ｎ行目の画素セル３０の画素信号を出力する動作が終了する（図６、ｎ点）。
その後、ｎ＋１行目の画素セルが選択される（図６、ｌ点）。この場合、ｎ行目は選択されないので、リセットパルスｎも電荷保持部ｎもＬｏ電位に保持される。
［３］特徴
以上、述べたような構成により、固体撮像装置３は次のような特徴を有する。
（１）本実施の形態においては、電荷保持部ｎの電位をＶＤＤＣＥＬＬのＬｏ電位（ＧＮＤ）にするに際して、ＶＤＤＣＥＬＬの電位がＨｉ電位からＬｏ電位に変化する前後に亘るリセットパルスｎをリセットトランジスタ３０３に入力する。
この場合において、ＶＤＤＣＥＬＬとリセット信号線との間にはカップリング容量やリセットトランジスタ１０３のゲートインピーダンスが無視できる程度に小さければ、リセットパルスｎをＨｉ電位にすると電荷保持部ｎの電位が直ちにＶＤＤＣＥＬＬのＬｏ電位となる。
しかしながら、固体撮像装置の画素数を増やすために画素を小さくすると、上記カップリング容量やゲートインピーダンスが無視できない程度にまで大きくなる。すると、ＶＤＤＣＥＬＬがＬｏ電位になったときに、リセットパルスｎをＨｉ電位に保持することができなくなる。
また、画素数の増大に合わせて上げた駆動周波数に応じてリセットパルスｎのパルス幅を小さくすると、電荷保持部ｎの電位がＶＤＤＣＥＬＬのＬｏ電位となる前にリセットパルスｎがＬｏ電位になる。
この結果、電荷保持部ｎの電位がＶＤＤＣＥＬＬのＬｏ電位となる前に、リセットトランジスタ３０３がＯＦＦ状態になり、電荷保持部ｎの電位をリセットすることができない。このため、固体撮像装置３の構成及び駆動方法で画素数を増やすと、ダイナミックレンジが低下せざるを得ない。
図７は、リセットパルスｎをＨｉ電位に保持する時間が不十分である場合の固体撮像装置の動作を示すフローチャートである。図７に示されるように、リセットパルスｎをＨｉ電位に保持する時間が不十分である場合には、電荷保持部ｎの電位がＶＤＤＣＥＬＬのＬｏ電位に下がりきらないまま、ＶＤＤＣＥＬＬがＨｉ電位に変化する。すると、電荷保持部ｎの電位に応じて出力信号線の電位が低下する。このため、ｎ＋１行目の画素セルの信号電荷を正しく検出することができない。
このような問題に対して、本実施の形態では、リセットパルスｎのパルス幅を大きくするので、ＶＤＤＣＥＬＬがＬｏ電位となり、リセットパルスｎの電位が低下した後に、リセットパルスｎがＨｉ電位に戻って、電荷保持部ｎがＶＤＤＣＥＬＬのＬｏ電位となるまで、リセットトランジスタ３０３をＯＮ状態とする。従って、ダイナミックレンジの低下を防ぐことができる。
図８は、ＶＤＤＣＥＬＬの電位とリセットパルスｎとのタイミングと、画素セル３０の飽和出力との関係を示す図であって、（ａ）はＶＤＤＣＥＬＬとリセットパルスｎとを示すタイミングチャートであり、（ｂ）はＶＤＤＣＥＬＬがＬｏ電位である期間においてリセットパルスｎがＨｉ電位に保持される時間（以下、「保持時間」という。）ｔと画素セルの飽和出力との関係を示すグラフである。
図８（ａ）に示されるように、リセットパルスｎはＶＤＤＣＥＬＬがＨｉ電位からＬｏ電位に遷移する前後に亘ってＨｉ電位に保持される。また、ＶＤＤＣＥＬＬがＨｉ電位に復帰する前にＬｏ電位に遷移する。これはリセットトランジスタをＯＮ状態にしたままＶＤＤＣＥＬＬがＨｉ電位に遷移すると、電荷保持部ｎの電位がＶＤＤＣＥＬＬのＨｉ電位へ上昇するのを防ぐためである。
上述のように、保持時間ｔが短く、電荷保持部ｎの電位がＶＤＤＣＥＬＬのＬｏ電位となる前にリセットトランジスタ３０３がＯＦＦ状態になると、飽和出力が小さくなってダイナミックレンジが低下する。一方、保持時間ｔが十分に長いと、電荷保持部ｎの電位がＶＤＤＣＥＬＬのＬｏ電位となった後にリセットトランジスタ３０３がＯＦＦ状態になるので、飽和出力が大きくなる。
この場合において、図８（ｂ）に示されるように、保持時間ｔが時間ｔ１を超えると飽和出力は略一定となる。本実施の形態においては、保持時間ｔが略ｔ１となるようなリセットパルスｎを、行走査回路が出力する。時間ｔ１は、ＶＤＤＣＥＬＬがＬｏ電位となり、リセットパルスｎの電位が一旦、低下してからＨｉ電位に戻るまでの時間である。
この時間差ｔ１は、画素やトランジスタの大きさ等によって異なり、リセットトランジスタ３０３のゲート入力インピーダンスがＲ、カップリング容量３０８の静電容量がＣならば、ｔ１は、ｔ１＝Ｒ×Ｃで表わされる。従って、例えば、リセットトランジスタ３０３のゲート入力インピーダンスＲが１，０００（ｋΩ）で、カップリング容量３０８の静電容量Ｃが０．２ｐＦならば、時間ｔ１は０．２（μｓｅｃ）となる。
なお、固体撮像装置を安定的に動作させるためには、保持時間ｔを時間ｔ１よりも大きくして、リセットパルスｎの電位がＨｉ電位に安定するまで保持するのが望ましい。
（２）本実施の形態によれば、電荷保持部ｎがＶＤＤＣＥＬＬのＬｏ電位となった後も出力信号線がＶＤＤ電位に保持される。従って、ａ点においてリセットパルスｎが与えられても、出力信号線の電位は変動しない。従って、増幅トランジスタ３０４とゲート電極と出力部３０６との間のカップリング容量に関わらず、非選択行の電荷保持部３０５の電位をＬｏ電位に保持することができる。
特許文献１に係る構成では、リセットパルスｎが与えられた際に（図２、ａ点）、増幅トランジスタ１０４とゲート電極と出力部１０６との間のカップリング容量が大きいと、非選択行の電荷保持部１０５の電位が変動する。このため、非選択行の増幅トランジスタ３０４から電流が漏れ出すので、ダイナミックレンジが低下する。
本実施の形態によれば、このようなカップリング容量に起因するダイナミックレンジの低下を防止することができる。その結果、画素信号のＳ／Ｎ比を向上させて、高画質の撮像を達成することができる。
本発明に係る固体撮像装置の駆動方法は、小型、高画素化したＭＯＳ型の固体撮像装置のダイナミックレンジの低下を抑制する技術として有用である。
本発明は、固体撮像装置の駆動方法及び固体撮像装置に関し、特に、小型、高画素化したMOS型の固体撮像装置のダイナミックレンジの低下を抑制する技術に関する。
近年、普及が著しい固体撮像装置には、CCD型とMOS型との２種類があり、特にMOS型の固体撮像装置は高感度、低消費電力等、多くの利点があり、有望視されている。
MOS型の固体撮像装置について簡単に説明する（例えば、特許文献１参照）。
図１は、従来技術に係るMOS型の固体撮像装置の主要な構成を示す回路図である。
図１に示されるように、固体撮像装置１は、撮像部、負荷回路、行走査回路、信号処理部及び列走査回路からなる。また、撮像部は複数の画素セル１０を備え、個々の画素セル１０は光電変換素子１０１、リードトランジスタ１０２、リセットトランジスタ１０３、増幅トランジスタ１０４、電荷保持部１０５及び出力部１０６を備える。
リードトランジスタ１０２、リセットトランジスタ１０３及び増幅トランジスタ１０４はMOS-FET（MOS Field Effect Transistor）である。また、電荷保持部１０５は、回路図上では単なる接続点であるが、集積回路内ではPN接合部に相当し、一定の電荷を保持することができる。
各画素セルは、行走査回路からのリードパルス及びリセットパルスにより１行毎に順次選択され、出力信号線を通じて画素信号を信号処理部に伝送する。信号処理部が処理した画素信号は、列走査回路からの走査パルスにより１列毎に出力される。
次に、固体撮像装置１の動作について説明する。図２は、固体撮像装置１の動作を示すタイミングチャートである。図２に示されるように、ｎ行目の画素セル１０が選択されている場合、先ず、リセットパルスｎがHi電位となり、リセットトランジスタ１０３がON状態となる。これによって、電荷保持部１０５の電位がVDDCELLのHi電位になると、それに応じた電位が増幅トランジスタ１０４の出力部１０６から出力されて出力信号線の電位が上昇する。（図２、a点）。
次に、リセットパルスnがLo電位となりリセットトランジスタ１０３がOFF状態となる。この間、電荷保持部１０５は、Hi電位を保つ（図２、ｂ点）。
次に、リードパルスnがHi電位となり、リードトランジスタ１０２がON状態となる。これにより、光電変換素子１０１に光情報に応じて蓄積されていた電荷が、電荷保持部１０５に読み出され、その結果、電荷保持部１０５の電位が降下する。電荷保持部１０５の電位の降下に応じて、増幅トランジスタ１０４の出力部１０６の電位が降下し、出力信号線の電位が降下する（図２、ｃ点）。
次に、リードパルスnがLo電位となりリードトランジスタ１０２がOFF状態となる（図２、ｄ点）。信号処理部は、ｂ点での出力信号線の電位とｄ点での出力信号線の電位とを検出し、その電位差を画素信号として測定する。その後、VDDCELLがLo電位となる（図２、ｄ´点）。
次に、リセットパルスnがHi電位となり、リセットトランジスタ１０３がON状態となる。これにより、電荷保持部１０５の電位がVDDCELLのLo電位になり、増幅トランジスタ１０４がOFF状態となる。以上により画素セル１０の画素信号出力動作が終了する（図２、e点）、その後、n行は非選択行となり、n+1行が選択行となる（図２、ｆ点）。
このように、固体撮像装置１は、図２のａ点において選択行の画素セル１０にのみリセットパルスを与え、選択行の電荷保持部１０５の電位をHi電位にすることで、増幅トランジスタ１０４をON状態にして画素信号を出力させる。一方、非選択行の画素セル１０の電荷保持部１０５の電位はLo電位に保たれるので、増幅トランジスタ１０４がOFF状態となり、画素信号は出力されない。
特開２００３−０４６８６４号公報
固体撮像装置には高画素化や低消費電力化に対する強い要請があり、画素の小型化が必須となっている。また、固体撮像装置のフレームレートを維持しながら高画素化するためには、駆動周波数を高くしなければならない。例えば、５フレーム／秒のフレームレートを達成するためには、１３０万画素ならば駆動周波数を１８MHzに、また、３００万画素ならば駆動周波数を２５MHzにしなければならない。
しかしながら、上記従来技術に係る固体撮像装置において、画素を小さくして高画素化したり駆動周波数を高めたりした場合にダイナミックレンジを大きくすると、出力信号線にノイズが重畳されるので、画素信号を正確に検出することができない。この結果、ダイナミックレンジが低下する、という問題がある。
本発明は、上述のような問題に鑑みて為されたものであって、高画素化、高駆動周波数化しても、ダイナミックレンジが低下しない固体撮像装置の駆動方法及び固体撮像装置を提供することを目的とする。
上記目的を達成するため、本発明に係る固体撮像装置の駆動方法は、受光量に応じた信号電荷を生成する光電変換素子と、光電変換素子が生成した信号電荷を保持する電荷保持部と、光電変換素子と電荷保持部との接続を開閉するリードトランジスタと、基準電圧と接地電圧とを供給する基準電圧源と、基準電圧源と電荷保持部との接続を開閉するリセットトランジスタと、基準電圧源に接続され、電荷保持部の電位に応じた電圧を出力する増幅トランジスタと、を画素セル毎に備えたMOS型の固体撮像装置の駆動方法であって、リセットトランジスタを閉じて電荷保持部を基準電圧とする第１ステップと、第１ステップの後、リセットトランジスタを開き、増幅トランジスタの出力電圧を計測する第２ステップと、第２ステップの後、リードトランジスタを閉じて信号電荷を電荷保持部に保持した状態で、増幅トランジスタの出力電圧を計測する第３ステップと、第３ステップの後、リセットトランジスタを閉じて電荷保持部を基準電圧とする第４ステップと、第４ステップの後、基準電源から電圧保持部に接地電圧を供給している状態で、リセットトランジスタを開く第５ステップと、を含み、第５ステップは、基準電源から電圧保持部に接地電圧が供給されることによって、一旦、リセットトランジスタが閉状態から開状態に向かってから、再び、閉状態になった後にリセットトランジスタを開くことを特徴とする。
このようにすれば、電荷保持部を確実にLo電位にすることができるので、基準電源が基準電圧に復帰しても出力信号線を基準電圧に保持することができる。従って、高画素化に伴って増大したカップリング容量に起因するダイナミックレンジの低下を防止することができる。
この場合において、第５ステップは、基準電源から電圧保持部に供給される電圧が基準電圧から接地電圧に変化してから、所定時間を経過した後にリセットトランジスタを開き、この所定時間は、リセットトランジスタ並びに増幅トランジスタと基準電圧源とを接続する信号線と、リセットトランジスタのゲート入力線との間にカップリング容量と、リセットトランジスタのゲート入力インピーダンスとの積に対応するとすれば好適である。
また、本発明に係る固体撮像装置は、マトリックス状に配列された複数の画素セルを備えるMOS型の固体撮像装置であって、画素セル毎に、受光量に応じた信号電荷を生成する光電変換素子と、光電変換素子が生成した信号電荷を保持する電荷保持部と、光電変換素子と電荷保持部との接続を開閉するリードトランジスタと、基準電圧と接地電圧とを供給する基準電圧源と、基準電圧源と電荷保持部との接続を開閉するリセットトランジスタと、基準電圧源に接続され、電荷保持部の電位に応じた電圧を出力する増幅トランジスタと、を備え、リセットトランジスタを閉じて電荷保持部を基準電圧とし、次に、リセットトランジスタを開き、増幅トランジスタの出力電圧を計測し、次に、リードトランジスタを閉じて信号電荷を電荷保持部に保持した状態で、増幅トランジスタの出力電圧を計測し、次に、リセットトランジスタを閉じて電荷保持部を基準電圧とし、次に、基準電源から電圧保持部に接地電圧が供給され始めた後、一旦、リセットトランジスタが閉状態から開状態に向かってから、再び、閉状態になった後にリセットトランジスタを開くことを特徴とする。
このようにすれば、小型かつ高画素でかつダイナミックレンジの大きい固体撮像装置を得ることができる。
この場合において、リードトランジスタに入力するリードパルス信号と、リセットトランジスタに入力するリセットパルス信号と、を生成する行走査回路を備え、行走査回路は、何れもパルス信号であるクロック信号、リセット信号及びリード信号を出力するパルス生成部と、クロック信号の各パルスを画素セルの行毎に順次出力するシフトレジスタと、画素セルの行毎に、シフトレジスタの出力信号とリセット信号との論理積をリセットトランジスタのゲート電極に入力すると共に、シフトレジスタの出力信号とリード信号との論理積をリードトランジスタのゲート電極に入力するAND回路と、を備えるとすれば好適である。
以下、本発明に係る固体撮像装置の駆動方法の実施の形態について、図面を参照しながら説明する。
［１］ 固体撮像装置の構成
先ず、本実施の形態に係るMOS型の固体撮像装置の構成について説明する。本実施の形態に係る固体撮像装置は、上記従来技術に係る固体撮像装置と概ね同様の構成を備える。
図３は、本実施の形態に係る固体撮像装置の主要な構成を示す回路図である。図３に示されるように、固体撮像装置３は行走査回路、負荷回路、撮像部、信号処理部及び列走査回路からなる。
撮像部は、多数の画素セル３０が２次元配列されてなり、出力信号線を通じて画素信号を信号処理部に伝送する。行走査回路は、リードパルス及びリセットパルスを撮像部に入力して、１行毎に画素信号を出力させる。
本実施の形態において、画素信号とは、基準電位と信号電位との電位差に基づく信号である。ここで、基準電位とは、画素セル３０における電源部（VDDCELL）のHi電位を電荷保持部３０５に与えたときに増幅トランジスタ３０４を通じて出力部３０６に出力される電位である。また、信号電位は、受光量に応じて光電変換素子３０１が放出した電子を電荷保持部３０５に与えたときに増幅トランジスタ３０４を通じて出力部３０６に出力される電位である。
なお、行走査回路が、リードパルスをリードトランジスタ３０２に入力すると基準電位が出力され、リセットパルスをリセットトランジスタ３０３に入力すると信号電位が出力される。
信号処理部は、基準電位と信号電位とを異なるタイミングで読み出して、その２時点における出力信号線の電位差により画素信号を得る。信号処理部は行毎に画素信号を受け付けると、信号処理して出力する。列操作回路は操作パルスを信号処理部に入力して、信号処理した画像信号を１列毎に出力させる。
図４は、本実施の形態に係る行走査回路の構成を示すブロック図である。図４に示されるように、行走査回路４はパル生成部、シフトレジスタ及びAND回路からなり、撮像部に駆動パルスを入力する。
パルス生成部は、周期的なパルス信号であるクロック信号Clkを生成して、シフトレジスタに入力する。また、パルス生成部は、リード信号Readとリセット信号Resetとを生成して、AND回路に入力する。
シフトレジスタは、クロック信号Clkに基づいてセル毎に出力信号Out1、Out2、・・・を順次生成して、AND回路の対応するセルに入力する。
AND回路は、セル毎に出力信号Out1、Out2、・・・とリード信号Readとの論理積をとり、出力信号Out1、Out2、・・・とリセット信号Resetとの論理積をとって、リードパルスRead1、Read2、・・・及びリセットパルスReset1、Reset2、・・・を撮像部の各行のリード信号線並びにリセット信号線に出力する。
撮像部の各画素セル３０は、行走査回路からのリードパルスRead1、Read2、・・・及びリセットパルスReset1、Reset2、・・・によって順次選択され、出力信号線を通じて画素信号を信号処理部に伝送する。
図５は、行走査回路の動作を示すタイミングチャートである。図５に示されるように、パルス生成回路はクロック信号Clkの１パルスの期間内にリード信号Readを１パルスとリセット信号Resetを３パルス出力する。
すると、シフトレジスタはセル毎に出力信号Out1、Out2、・・・を順次出力する。AND回路は、セル毎に信号Out1、Out2、・・・とリード信号Readとの論理積をとってリードパルスRead1、Read2、・・・を生成し、信号Out1、Out2、・・・とリセット信号Resetとの論理積をとってリセットパルスReset1、Reset2、・・・を生成する。
従って、行走査回路は、パルス生成回路がAND回路に入力するリセット信号Resetのパルス幅を制御することによってリセットパルスReset1、Reset2、・・・のパルス幅を制御することができる。
［２］ 固体撮像装置の動作
次に、固体撮像装置３の動作について説明する。図６は、固体撮像装置３の動作を示すフローチャートであって、特に、n行目とn+1行目のセルに着目するものである。
VDDCELLがHi電位であり、LOADCELL、リセットパルスn、リードパルスn、リセットパルスn+1及びリードパルスn+1がLo電位であり、電荷保持部n、n+1がGND電位であり、出力信号線がVDD電位である状態においてn行目の画素セル３０が選択される動作から説明を始める。
図６に示されるように、先ず、リセットパルスnがHi電位とされると、リセットトランジスタ３０３がON状態となる。すると、電荷保持部nの電位がVDDCELLのHi電位とされるので、これに応じた電位が増幅トランジスタ３０４の出力部３０６から出力される（図６、a点）。
この間、出力信号線はVDD電位、すなわち、電荷保持部nがHi電位であるときの電位に保持され、出力信号線の電位は変動しない。
次に、リセットパルスnがLo電位となりリセットトランジスタ３０３がOFF状態となる。電荷保持部nは引き続いてHi電位に保持され、一定の電荷が蓄積されている（図６、b点）。
次に、リードパルスnがHi電位となり、リードトランジスタ３０２がON状態となる。これにより、光電変換素子３０１に受光量に応じて蓄積されていた電荷が、電荷保持部nに読み出されて、電荷保持部nの電位が降下する。これに応じて、増幅トランジスタ３０４の出力部３０６の電位が降下し、出力信号線の電位が降下する（図６、c点）。
次に、リードパルスnがLo電位となり、リードトランジスタ３０２がOFF状態となる（図６、d点）。信号処理部は、ｂ点での出力信号線の電位とd点での出力信号線の電位とを検出し、その電位差を画素信号として測定する。
次に、リセットパルスnがHi電位となり、リセットトランジスタ３０３がON状態となる。これにより、電荷保持部nの電位がVDDCELLのHi電位になり、それに応じた電位が増幅トランジスタ３０４の出力部３０６から出力されて出力信号線の電位が上昇する（図６、j点）。その後、VDDCELLがHi電位からLo電位に降下する。
図３に示されるように、VDDCELLとリセット信号線との間にはカップリング容量３０８があるため、VDDCELLがLo電位に降下すると、リセットパルスnが一旦、Hi電位から降下する（図６、k点）。しかしながら、カップリング容量３０８分の電荷が蓄積されると、リセットパルスnはHi電位に復帰する。
リセットパルスnがHi電位だと、リセットトランジスタがON状態であるので、電荷保持部nがVDDCELLのLo電位となる。リセットパルスnは、電荷保持部nがLo電位となるに足る時間だけHi電位に保持された後、Lo電位とされる（図６、m点）。
このようにすれば、電荷保持部nの電位を、VDDCELLと同電位のLo電位まで確実に下げきることができる（図６、n点）。なお、負荷回路に接続された信号線LGの電位であるLOADCELLは、リセットパルスnがHi電位である間中、Lo電位に保持される。このため、トランジスタ３１１がOFF状態に保持されるので、出力信号線もVDD電位に保持される。
以上により、n行目の画素セル３０の画素信号を出力する動作が終了する（図６、n点）。
その後、n+1行目の画素セルが選択される（図６、l点）。この場合、n行目は選択されないので、リセットパルスnも電荷保持部nもLo電位に保持される。
［３］ 特徴
以上、述べたような構成により、固体撮像装置３は次のような特徴を有する。
（１） 本実施の形態においては、電荷保持部nの電位をVDDCELLのLo電位（GND）にするに際して、VDDCELLの電位がHi電位からLo電位に変化する前後に亘るリセットパルスnをリセットトランジスタ３０３に入力する。
この場合において、VDDCELLとリセット信号線との間にはカップリング容量やリセットトランジスタ１０３のゲートインピーダンスが無視できる程度に小さければ、リセットパルスnをHi電位にすると電荷保持部nの電位が直ちにVDDCELLのLo電位となる。
しかしながら、固体撮像装置の画素数を増やすために画素を小さくすると、上記カップリング容量やゲートインピーダンスが無視できない程度にまで大きくなる。すると、VDDCELLがLo電位になったときに、リセットパルスnをHi電位に保持することができなくなる。
また、画素数の増大に合わせて上げた駆動周波数に応じてリセットパルスnのパルス幅を小さくすると、電荷保持部nの電位がVDDCELLのLo電位となる前にリセットパルスnがLo電位になる。
この結果、電荷保持部nの電位がVDDCELLのLo電位となる前に、リセットトランジスタ３０３がOFF状態になり、電荷保持部nの電位をリセットすることができない。このため、固体撮像装置３の構成及び駆動方法で画素数を増やすと、ダイナミックレンジが低下せざるを得ない。
図７は、リセットパルスｎをHi電位に保持する時間が不十分である場合の固体撮像装置の動作を示すフローチャートである。図７に示されるように、リセットパルスnをHi電位に保持する時間が不十分である場合には、電荷保持部nの電位がVDDCELLのLo電位に下がりきらないまま、VDDCELLがHi電位に変化する。すると、電荷保持部nの電位に応じて出力信号線の電位が低下する。このため、n+1行目の画素セルの信号電荷を正しく検出することができない。
このような問題に対して、本実施の形態では、リセットパルスnのパルス幅を大きくするので、VDDCELLがLo電位となり、リセットパルスnの電位が低下した後に、リセットパルスnがHi電位に戻って、電荷保持部nがVDDCELLのLo電位となるまで、リセットトランジスタ３０３をON状態とする。従って、ダイナミックレンジの低下を防ぐことができる。
図８は、VDDCELLの電位とリセットパルスnとのタイミングと、画素セル３０の飽和出力との関係を示す図であって、（ａ）はVDDCELLとリセットパルスnとを示すタイミングチャートであり、（ｂ）はVDDCELLがLo電位である期間においてリセットパルスnがHi電位に保持される時間（以下、「保持時間」という。）tと画素セルの飽和出力との関係を示すグラフである。
図８（ａ）に示されるように、リセットパルスｎはVDDCELLがHi電位からLo電位に遷移する前後に亘ってHi電位に保持される。また、VDDCELLがHi電位に復帰する前にLo電位に遷移する。これはリセットトランジスタをON状態にしたままVDDCELLがHi電位に遷移すると、電荷保持部nの電位がVDDCELLのHi電位へ上昇するのを防ぐためである。
上述のように、保持時間ｔが短く、電荷保持部nの電位がVDDCELLのLo電位となる前にリセットトランジスタ３０３がOFF状態になると、飽和出力が小さくなってダイナミックレンジが低下する。一方、保持時間tが十分に長いと、電荷保持部nの電位がVDDCELLのLo電位となった後にリセットトランジスタ３０３がOFF状態になるので、飽和出力が大きくなる。
この場合において、図８（ｂ）に示されるように、保持時間tが時間t1を超えると飽和出力は略一定となる。本実施の形態においては、保持時間tが略t1となるようなリセットパルスnを、行走査回路が出力する。時間t1は、VDDCELLがLo電位となり、リセットパルスnの電位が一旦、低下してからHi電位に戻るまでの時間である。
この時間差t1は、画素やトランジスタの大きさ等によって異なり、リセットトランジスタ３０３のゲート入力インピーダンスがR、カップリング容量３０８の静電容量がCならば、t1は、t1=R×Cで表わされる。従って、例えば、リセットトランジスタ３０３のゲート入力インピーダンスRが1,000(kΩ)で、カップリング容量３０８の静電容量Cが0.2pFならば、時間t1は0.2(μsec)となる。
なお、固体撮像装置を安定的に動作させるためには、保持時間tを時間t1よりも大きくして、リセットパルスnの電位がHi電位に安定するまで保持するのが望ましい。
（２） 本実施の形態によれば、電荷保持部nがVDDCELLのLo電位となった後も出力信号線がVDD電位に保持される。従って、a点においてリセットパルスnが与えられても、出力信号線の電位は変動しない。従って、増幅トランジスタ３０４とゲート電極と出力部３０６との間のカップリング容量に関わらず、非選択行の電荷保持部３０５の電位をLo電位に保持することができる。
特許文献１に係る構成では、リセットパルスnが与えられた際に（図２、a点）、増幅トランジスタ１０４とゲート電極と出力部１０６との間のカップリング容量が大きいと、非選択行の電荷保持部１０５の電位が変動する。このため、非選択行の増幅トランジスタ３０４から電流が漏れ出すので、ダイナミックレンジが低下する。
本実施の形態によれば、このようなカップリング容量に起因するダイナミックレンジの低下を防止することができる。その結果、画素信号のS/N比を向上させて、高画質の撮像を達成することができる。
本発明に係る固体撮像装置の駆動方法は、小型、高画素化したMOS型の固体撮像装置のダイナミックレンジの低下を抑制する技術として有用である。
従来技術に係るのMOS型の固体撮像装置の主要な構成を示す回路図である。 従来技術に係るのMOS型の固体撮像装置の動作を示すタイミングチャートである。 本発明の実施の形態に係る固体撮像装置の主要な構成を示す回路図である。 本発明の実施の形態に係る行操作回路の構成を示すブロック図である。 本発明の実施の形態に係る行操作回路の動作を示すタイミングチャートである。 本発明の実施の形態における固体撮像装置の動作を示すタイミングチャートである。 リセットパルスｎをHi電位に保持する時間が不十分である場合の固体撮像装置の動作を示すフローチャートである。 VDDCELLの電位とリセットパルスnとのタイミングと、画素セル３０の飽和出力との関係を示す図であって、（ａ）はVDDCELLとリセットパルスnとを示すタイミングチャートであり、（ｂ）はVDDCELLがLo電位である期間においてリセットパルスnがHi電位に保持される時間（以下、「保持時間」という。）tと画素セルの飽和出力との関係を示すグラフである。
符号の説明
１、３………固体撮像装置
１０、３０……画素セル
１０１、３０１…光電変換素子
１０２、３０２…リードトランジスタ
１０３、３０３…リセットトランジスタ
１０４、３０４…増幅トランジスタ
１０５、３０５…電荷保持部
１０６、３０６…出力部
１１１、３１１…トランジスタ

Claims (4)

  1. 受光量に応じた信号電荷を生成する光電変換素子と、
    光電変換素子が生成した信号電荷を保持する電荷保持部と、
    光電変換素子と電荷保持部との接続を開閉するリードトランジスタと、
    基準電圧と接地電圧とを供給する基準電圧源と、
    基準電圧源と電荷保持部との接続を開閉するリセットトランジスタと、
    基準電圧源に接続され、電荷保持部の電位に応じた電圧を出力する増幅トランジスタと、を画素セル毎に備えたＭＯＳ型の固体撮像装置の駆動方法であって、
    リセットトランジスタを閉じて電荷保持部を基準電圧とする第１ステップと、
    第１ステップの後、リセットトランジスタを開き、増幅トランジスタの出力電圧を計測する第２ステップと、
    第２ステップの後、リードトランジスタを閉じて信号電荷を電荷保持部に保持した状態で、増幅トランジスタの出力電圧を計測する第３ステップと、
    第３ステップの後、リセットトランジスタを閉じて電荷保持部を基準電圧とする第４ステップと、
    第４ステップの後、基準電源から電圧保持部に接地電圧を供給している状態で、リセットトランジスタを開く第５ステップと、を含み、
    第５ステップは、基準電源から電圧保持部に接地電圧が供給されることによって、一旦、リセットトランジスタが閉状態から開状態に向かってから、再び、閉状態になった後にリセットトランジスタを開く
    ことを特徴とする固体撮像装置の駆動方法。
  2. 第５ステップは、基準電源から電圧保持部に供給される電圧が基準電圧から接地電圧に変化してから、所定時間を経過した後にリセットトランジスタを開き、
    この所定時間は、リセットトランジスタ並びに増幅トランジスタと基準電圧源とを接続する信号線と、リセットトランジスタのゲート入力線との間にカップリング容量と、リセットトランジスタのゲート入力インピーダンスとの積に対応する
    ことを特徴とする請求項１に記載の固体撮像装置の駆動方法。
  3. マトリックス状に配列された複数の画素セルを備えるＭＯＳ型の固体撮像装置であって、
    画素セル毎に、
    受光量に応じた信号電荷を生成する光電変換素子と、
    光電変換素子が生成した信号電荷を保持する電荷保持部と、
    光電変換素子と電荷保持部との接続を開閉するリードトランジスタと、
    基準電圧と接地電圧とを供給する基準電圧源と、
    基準電圧源と電荷保持部との接続を開閉するリセットトランジスタと、
    基準電圧源に接続され、電荷保持部の電位に応じた電圧を出力する増幅トランジスタと、を備え、
    リセットトランジスタを閉じて電荷保持部を基準電圧とし、
    次に、リセットトランジスタを開き、増幅トランジスタの出力電圧を計測し、
    次に、リードトランジスタを閉じて信号電荷を電荷保持部に保持した状態で、増幅トランジスタの出力電圧を計測し、
    次に、リセットトランジスタを閉じて電荷保持部を基準電圧とし、
    次に、基準電源から電圧保持部に接地電圧が供給され始めた後、一旦、リセットトランジスタが閉状態から開状態に向かってから、再び、閉状態になった後にリセットトランジスタを開く
    ことを特徴とする固体撮像装置。
  4. リードトランジスタに入力するリードパルス信号と、リセットトランジスタに入力するリセットパルス信号と、を生成する行走査回路を備え、
    行走査回路は、
    何れもパルス信号であるクロック信号、リセット信号及びリード信号を出力するパルス生成部と、
    クロック信号の各パルスを画素セルの行毎に順次出力するシフトレジスタと、
    画素セルの行毎に、シフトレジスタの出力信号とリセット信号との論理積をリセットトランジスタのゲート電極に入力すると共に、シフトレジスタの出力信号とリード信号との論理積をリードトランジスタのゲート電極に入力するＡＮＤ回路と、を備える
    ことを特徴とする請求項３に記載の固体撮像装置。
JP2007504651A 2005-02-22 2006-02-03 固体撮像装置の駆動方法及び固体撮像装置 Pending JPWO2006090565A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005045042 2005-02-22
JP2005045042 2005-02-22
PCT/JP2006/301856 WO2006090565A1 (ja) 2005-02-22 2006-02-03 固体撮像装置の駆動方法及び固体撮像装置

Publications (1)

Publication Number Publication Date
JPWO2006090565A1 true JPWO2006090565A1 (ja) 2008-07-24

Family

ID=36927209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007504651A Pending JPWO2006090565A1 (ja) 2005-02-22 2006-02-03 固体撮像装置の駆動方法及び固体撮像装置

Country Status (7)

Country Link
US (1) US20080158401A1 (ja)
EP (1) EP1868376A1 (ja)
JP (1) JPWO2006090565A1 (ja)
KR (1) KR20070108875A (ja)
CN (1) CN101124817A (ja)
TW (1) TW200631412A (ja)
WO (1) WO2006090565A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5020739B2 (ja) * 2007-08-10 2012-09-05 キヤノン株式会社 カラー固体撮像装置の駆動装置及びカラー固体撮像装置
JP5238673B2 (ja) * 2009-11-09 2013-07-17 株式会社東芝 固体撮像装置
JP5614993B2 (ja) * 2010-01-19 2014-10-29 キヤノン株式会社 撮像装置及び固体撮像素子の駆動方法
WO2016121353A1 (ja) * 2015-01-28 2016-08-04 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
US9712774B1 (en) * 2016-01-14 2017-07-18 Omnivision Technologies, Inc. Method and system for implementing dynamic ground sharing in an image sensor with pipeline architecture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261046A (ja) * 1998-03-12 1999-09-24 Canon Inc 固体撮像装置
JP3750502B2 (ja) * 2000-08-03 2006-03-01 ソニー株式会社 固体撮像装置およびカメラシステム
KR20040069183A (ko) * 2001-12-21 2004-08-04 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 화상 픽업 장치 및 카메라 시스템
JP4150279B2 (ja) * 2003-03-31 2008-09-17 松下電器産業株式会社 固体撮像装置及び撮像方法
JP4161855B2 (ja) * 2003-09-10 2008-10-08 ソニー株式会社 固体撮像装置、駆動制御方法及び駆動制御装置
JP4074599B2 (ja) * 2004-03-26 2008-04-09 シャープ株式会社 増幅型固体撮像装置

Also Published As

Publication number Publication date
EP1868376A1 (en) 2007-12-19
KR20070108875A (ko) 2007-11-13
WO2006090565A1 (ja) 2006-08-31
CN101124817A (zh) 2008-02-13
US20080158401A1 (en) 2008-07-03
TW200631412A (en) 2006-09-01

Similar Documents

Publication Publication Date Title
TWI258311B (en) Semiconductor device, and control method and device for driving unit component of semiconductor device
JP4120453B2 (ja) 固体撮像装置とその駆動制御方法
US20060208158A1 (en) Solid-state image device, driving method thereof, and camera
US9549138B2 (en) Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter
US6937278B2 (en) Row driver circuit for a sensor including a shared row-reset bus and a charge pump boosting circuit
TW200845736A (en) Imaging device and display device
JPWO2006090565A1 (ja) 固体撮像装置の駆動方法及び固体撮像装置
JP4231322B2 (ja) 固体撮像装置及び撮像方法
JPH11266399A (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
WO2007066762A1 (ja) 固体撮像装置
JP4742666B2 (ja) 固体撮像装置
JP2003224777A (ja) 増幅型固体撮像装置
JP2008042247A (ja) 固体撮像装置
JP3997739B2 (ja) 固体撮像装置
JP4720836B2 (ja) 固体撮像装置
JP4120108B2 (ja) 固体撮像素子
JP3697164B2 (ja) 走査回路とそれを用いた撮像装置
JP2007096913A (ja) 撮像デバイス回路、固体撮像装置、撮像デバイス回路の感度調整方法
EP1465409B1 (en) Image sensor, driving method and camera
JP2008042675A (ja) 光電変換装置及び撮像装置
JP4309543B2 (ja) 固体撮像素子
JP4737211B2 (ja) レベルシフト回路およびこれを用いた固体撮像素子
JPH11306784A (ja) 昇圧回路
JP4466339B2 (ja) 撮像デバイス回路及び固体撮像装置
US20080170148A1 (en) Solid-state imaging element, method of controlling solid-state imaging element, and imaging device