JPWO2005091624A1 - 自動利得制御回路 - Google Patents
自動利得制御回路 Download PDFInfo
- Publication number
- JPWO2005091624A1 JPWO2005091624A1 JP2006511084A JP2006511084A JPWO2005091624A1 JP WO2005091624 A1 JPWO2005091624 A1 JP WO2005091624A1 JP 2006511084 A JP2006511084 A JP 2006511084A JP 2006511084 A JP2006511084 A JP 2006511084A JP WO2005091624 A1 JPWO2005091624 A1 JP WO2005091624A1
- Authority
- JP
- Japan
- Prior art keywords
- gain
- circuit
- integration time
- maximum integration
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/72—Combination of two or more compensation controls
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/71—Circuitry for evaluating the brightness variation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/533—Control of the integration time by using differing integration times for different sensor regions
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Devices (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
自動利得制御回路（２９）は、イメージセンサからフレーム毎に出力される輝度データの平均輝度（Ｙ１）と目標輝度（Ｔ）との比較に基づいてイメージセンサを露光する積分時間を調整する積分時間調整信号（Ａ２）と、イメージセンサの出力信号を増幅するアンプの利得を調整する利得調整信号（Ａ１）と、フレームレートを変更するためのフレームレート調整信号を生成する。自動利得制御回路は、各フレームのブランキング時間（ＢＲ）を調整して、イメージセンサの最大積分時間（ＭＡＸ−ＥＸＰ）を切換える最大積分時間調整信号（Ａ４）をフレームレート調整信号として生成する露出制御回路（３５）を含む。
Description
本発明は、デジタルスチルカメラあるいはデジタルビデオカメラ等の画像機器に搭載されるイメージセンサの露光制御に使用される自動利得制御（ＡＧＣ：Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路に関するものである。
イメージセンサ（ＣＣＤあるいはＣＭＯＳ）を用いたカメラシステムでは、撮像された被写体の明るさに対し、露出を自動的に補正するＡＧＣ機能が備えられたものが多い。このＡＧＣ機能は、撮像された画面の輝度を算出し、目標となる輝度との差に基づいて露出補正を行う。露出を調整するには、撮像素子の出力信号を増幅する増幅器の利得の調整、あるいは露光時間を調整することにより行われる。このようなＡＧＣ機能において、露出調整動作の円滑化及び露出調整範囲の拡大が必要となっている。
イメージセンサ（ＣＣＤあるいはＣＭＯＳ）を用いたカメラシステムでは、撮像された被写体の明るさに対し、露出を自動的に補正するＡＧＣ機能が備えられたものが多い。このＡＧＣ機能は、撮像された画面の輝度を算出し、目標となる輝度との差に基づいて露出補正を行う。露出を調整するには、撮像素子の出力信号を増幅する増幅器の利得の調整、あるいは露光時間を調整することにより行われる。このようなＡＧＣ機能において、露出調整動作の円滑化及び露出調整範囲の拡大が必要となっている。
デジタルスチルカメラあるいはデジタルビデオカメラ等の画像機器に搭載されるＡＧＣ回路では、高輝度から低輝度まで広範囲な輝度の撮像対象に対応するため、撮像対象の輝度に合わせてフレームレートを動的に調整することが行われている。このようなフレームレートの変更は、イメージセンサを制御するクロック信号を変更することにより行われる。すなわち、イメージセンサのクロック信号は、基準クロック信号を分周することにより生成され、その分周比を変更することによりクロック信号の変更が行われる。
図１０に基準クロック信号の分周信号に基づいてフレームレートを変更するＡＧＣ回路の従来例を示す。
同図において、イメージセンサブロック１は、ＣＭＯＳイメージセンサ等の多数の光電変換素子からなる素子アレイ２と、アンプ３と、ＡＤ変換器４と、タイミング制御回路５及び分周回路６を含む。
分周回路６は、基準クロック信号ＳＣＬＫを分周して内部クロック信号ＣＬＫを生成し、タイミング制御回路５に供給する。タイミング制御回路５は、内部クロック信号ＣＬＫに基づいて水平・垂直同期信号ＨＶを生成するとともに、素子アレイ２にリセット信号及び読み出し信号等を出力する。
素子アレイ２は、リセット信号及び読み出し信号に基づいて、各光電変換素子に対し行毎にリセット動作及び読み出し動作を行い、その読み出しデータをアンプ３に順次供給する。アンプ３は、読み出しデータを増幅し、ＡＤ変換器４はアンプ３の出力信号をデジタル値に変換して輝度データＢＤを生成する。
ＡＧＣ回路７は、加算器８、フリップフロップ回路９、除算器１０及び露出制御回路１１を含む。
加算器８にはＡＤ変換器４から供給される輝度データＢＤが入力される。そして、加算器８、フリップフロップ回路９及び除算器１０の動作により、１フレーム分の平均輝度Ｙ１が算出される。このような動作は、イメージセンサブロック１から供給される水平・垂直同期信号ＨＶに基づいて、イメージセンサブロック１の動作と同期して行われる。
露出制御回路１１には、除算器１１から供給される平均輝度Ｙ１と、あらかじめレジスタ等の記憶装置に設定された目標輝度Ｔとが入力される。そして、露出制御回路１１は、目標輝度Ｔと平均輝度Ｙ１との差に基づいて、アンプ３に利得調整信号Ａ１を供給し、タイミング制御回路５に積分（露光）時間調整信号Ａ２を供給し、分周回路６に分周比設定信号Ａ３を供給する。
アンプ３は利得調整信号Ａ１に基づいて利得を調整し、タイミング制御回路５は積分（露光）時間調整信号Ａ２に基づいて、各素子に供給されるリセット信号と読み出し信号との間の時間間隔である積分時間を調整し、分周回路６は分周比設定信号Ａ３に基づいて分周比を設定する。
このように構成されたＡＧＣ回路は、露出制御回路１１に入力される平均輝度Ｙ１と目標輝度Ｔとに差がある場合には、露出制御回路１１から供給される利得調整信号Ａ１と、積分時間調整信号Ａ２と、分周比設定信号Ａ３に基づいて、平均輝度Ｙ１を目標輝度Ｔに一致させるような制御を行う。
すなわち、利得調整信号Ａ１に基づくアンプ３の利得の調整と、積分時間調整信号Ａ２に基づく積分時間の調整と、分周比設定信号Ａ３に基づくフレームレートの変更との組み合わせに基づくトータルゲインの調整により、平均輝度Ｙ１の調整が行われる。
そして、撮像対象が高輝度である場合には、積分時間の調整のみに基づいてトータルゲインの変更が行われ、撮像対象が中輝度あるいは低輝度である場合には、積分時間の調整と、フレームレートの変更と、アンプ３の利得の調整とに基づいてトータルゲインの変更が行われる。
図１１は、上記のようなＡＧＣ回路において、各フレームの平均輝度Ｙ１が目標輝度Ｔより低い場合に、アンプ３の利得Ｇ１の調整と、フレームレートＦＬの変更とに基づいて平均輝度Ｙ１を調整する動作を示す。
例えばフレームレートＦＬが３０ｆｐｓで動作している状態で、平均輝度Ｙ１が目標輝度より低いと、利得調整信号Ａ１に基づいてアンプ３の利得Ｇ１が引き上げられ、これにともなって平均輝度Ｙ１が上昇する。
アンプ３の利得Ｇ１があらかじめ設定された所定レベルに達しても目標輝度Ｔに達しないと、フレームレートＦＬが３０ｆｐｓから１５ｆｐｓに変更される。すると、積分時間が２倍となるため、瞬間的に平均輝度Ｙ１が２倍に上昇する。
平均輝度Ｙ１が目標輝度Ｔを越えると、アンプ３の利得Ｇ１が引き下げられ、平均輝度Ｙ１が低下する。そして、所定時間経過後に平均輝度Ｙ１が目標輝度Ｔより高いと、再びフレームレートＦＬが１５ｆｐｓから３０ｆｐｓに変更され、アンプ３の利得Ｇ１が引き上げられる。
次いで、所定時間後に平均輝度Ｙ１が目標輝度Ｔに達していないと、フレームレートＦＬが３０ｆｐｓから１５ｆｐｓに再び変更される。
このような動作により、平均輝度Ｙ１が目標輝度Ｔに一致すると、アンプ３の利得Ｇ１及び平均輝度Ｙ１が一定レベルに収束する。
また、撮像対象が高輝度であるとき、トータルゲインの調整は積分時間調整信号のみに基づいて行われる。図１２は、積分時間調整信号Ａ２のみに基づいてトータルゲインを調整する場合の露光時間の変化を示す。この露光時間は、分周回路から供給されるクロック信号のパルス数に基づいて制御されるため、露光時間はトータルゲインの値に比例する。
上記のように、基準クロック信号ＳＣＬＫを分周して、タイミング制御回路５に入力される内部クロック信号ＣＬＫを変更することによりフレームレートを変更する構成では、２の整数乗の比でフレームレートが変更される。すると、低輝度の撮像対象に対応してフレームレートが低下するとき、撮像対象の動作に対する応答性が低下して画像にぶれが生じる等、画像の滑らかさが損なわれるという問題点がある。
そして、図１１に示すように、フレームレートが切換えられたとき、トータルゲインが瞬間的に変化するため、撮像された画像の平均輝度Ｙ１の変動が大きく、露光制御を円滑に行うことができないとともに、平均輝度Ｙ１に収束するまでの時間が長くなる。
また、フレームレートの変更に基づいて内部クロック信号ＣＬＫが変化するため、その内部クロック信号ＣＬＫの変動にともない、画像の出力タイミングもダイナミックに変動する。従って、画像を送受信するシステム間で同期をとるための構成が複雑となる。
また、図１２に示すように、トータルゲインが最小の領域では、トータルゲインを１から２に変更して積分時間調整信号Ａ２のみに基づいて露光時間を調整するとき、その露光時間も１から２に変更される。この露光時間を１に設定するとは、露光時間を内部クロック信号ＣＬＫの１パルス分に設定し、リセット信号と読み出し信号との間隔を内部クロック信号ＣＬＫの１パルス分に設定することを意味する。
従って、最短の露光時間である１から次の露光時間である２に変化するとき、平均輝度が１／２以上変化しないと露光制御が行われない。つまり、最短露光時間で動作している状態から平均輝度が低下して次の露光時間に変化するとき、撮像される画像の輝度が瞬間的に変化するため、円滑な露光制御を行うことができない。
このようなことから、素子アレイ２を構成する光電変換素子の許容露光時間範囲のうち、最短露光時間付近は使用されていない。従って、高輝度側の露光制御において、イメージセンサの性能を十分に活用することができず、露光制御範囲が制限されているという問題点がある。
本発明の目的は、撮像される画像の輝度の変動に対する露光制御を円滑化し、かつ撮像対象の輝度に対する露光制御範囲を拡大し得るＡＧＣ回路を提供することにある。
図１０に基準クロック信号の分周信号に基づいてフレームレートを変更するＡＧＣ回路の従来例を示す。
同図において、イメージセンサブロック１は、ＣＭＯＳイメージセンサ等の多数の光電変換素子からなる素子アレイ２と、アンプ３と、ＡＤ変換器４と、タイミング制御回路５及び分周回路６を含む。
分周回路６は、基準クロック信号ＳＣＬＫを分周して内部クロック信号ＣＬＫを生成し、タイミング制御回路５に供給する。タイミング制御回路５は、内部クロック信号ＣＬＫに基づいて水平・垂直同期信号ＨＶを生成するとともに、素子アレイ２にリセット信号及び読み出し信号等を出力する。
素子アレイ２は、リセット信号及び読み出し信号に基づいて、各光電変換素子に対し行毎にリセット動作及び読み出し動作を行い、その読み出しデータをアンプ３に順次供給する。アンプ３は、読み出しデータを増幅し、ＡＤ変換器４はアンプ３の出力信号をデジタル値に変換して輝度データＢＤを生成する。
ＡＧＣ回路７は、加算器８、フリップフロップ回路９、除算器１０及び露出制御回路１１を含む。
加算器８にはＡＤ変換器４から供給される輝度データＢＤが入力される。そして、加算器８、フリップフロップ回路９及び除算器１０の動作により、１フレーム分の平均輝度Ｙ１が算出される。このような動作は、イメージセンサブロック１から供給される水平・垂直同期信号ＨＶに基づいて、イメージセンサブロック１の動作と同期して行われる。
露出制御回路１１には、除算器１１から供給される平均輝度Ｙ１と、あらかじめレジスタ等の記憶装置に設定された目標輝度Ｔとが入力される。そして、露出制御回路１１は、目標輝度Ｔと平均輝度Ｙ１との差に基づいて、アンプ３に利得調整信号Ａ１を供給し、タイミング制御回路５に積分（露光）時間調整信号Ａ２を供給し、分周回路６に分周比設定信号Ａ３を供給する。
アンプ３は利得調整信号Ａ１に基づいて利得を調整し、タイミング制御回路５は積分（露光）時間調整信号Ａ２に基づいて、各素子に供給されるリセット信号と読み出し信号との間の時間間隔である積分時間を調整し、分周回路６は分周比設定信号Ａ３に基づいて分周比を設定する。
このように構成されたＡＧＣ回路は、露出制御回路１１に入力される平均輝度Ｙ１と目標輝度Ｔとに差がある場合には、露出制御回路１１から供給される利得調整信号Ａ１と、積分時間調整信号Ａ２と、分周比設定信号Ａ３に基づいて、平均輝度Ｙ１を目標輝度Ｔに一致させるような制御を行う。
すなわち、利得調整信号Ａ１に基づくアンプ３の利得の調整と、積分時間調整信号Ａ２に基づく積分時間の調整と、分周比設定信号Ａ３に基づくフレームレートの変更との組み合わせに基づくトータルゲインの調整により、平均輝度Ｙ１の調整が行われる。
そして、撮像対象が高輝度である場合には、積分時間の調整のみに基づいてトータルゲインの変更が行われ、撮像対象が中輝度あるいは低輝度である場合には、積分時間の調整と、フレームレートの変更と、アンプ３の利得の調整とに基づいてトータルゲインの変更が行われる。
図１１は、上記のようなＡＧＣ回路において、各フレームの平均輝度Ｙ１が目標輝度Ｔより低い場合に、アンプ３の利得Ｇ１の調整と、フレームレートＦＬの変更とに基づいて平均輝度Ｙ１を調整する動作を示す。
例えばフレームレートＦＬが３０ｆｐｓで動作している状態で、平均輝度Ｙ１が目標輝度より低いと、利得調整信号Ａ１に基づいてアンプ３の利得Ｇ１が引き上げられ、これにともなって平均輝度Ｙ１が上昇する。
アンプ３の利得Ｇ１があらかじめ設定された所定レベルに達しても目標輝度Ｔに達しないと、フレームレートＦＬが３０ｆｐｓから１５ｆｐｓに変更される。すると、積分時間が２倍となるため、瞬間的に平均輝度Ｙ１が２倍に上昇する。
平均輝度Ｙ１が目標輝度Ｔを越えると、アンプ３の利得Ｇ１が引き下げられ、平均輝度Ｙ１が低下する。そして、所定時間経過後に平均輝度Ｙ１が目標輝度Ｔより高いと、再びフレームレートＦＬが１５ｆｐｓから３０ｆｐｓに変更され、アンプ３の利得Ｇ１が引き上げられる。
次いで、所定時間後に平均輝度Ｙ１が目標輝度Ｔに達していないと、フレームレートＦＬが３０ｆｐｓから１５ｆｐｓに再び変更される。
このような動作により、平均輝度Ｙ１が目標輝度Ｔに一致すると、アンプ３の利得Ｇ１及び平均輝度Ｙ１が一定レベルに収束する。
また、撮像対象が高輝度であるとき、トータルゲインの調整は積分時間調整信号のみに基づいて行われる。図１２は、積分時間調整信号Ａ２のみに基づいてトータルゲインを調整する場合の露光時間の変化を示す。この露光時間は、分周回路から供給されるクロック信号のパルス数に基づいて制御されるため、露光時間はトータルゲインの値に比例する。
上記のように、基準クロック信号ＳＣＬＫを分周して、タイミング制御回路５に入力される内部クロック信号ＣＬＫを変更することによりフレームレートを変更する構成では、２の整数乗の比でフレームレートが変更される。すると、低輝度の撮像対象に対応してフレームレートが低下するとき、撮像対象の動作に対する応答性が低下して画像にぶれが生じる等、画像の滑らかさが損なわれるという問題点がある。
そして、図１１に示すように、フレームレートが切換えられたとき、トータルゲインが瞬間的に変化するため、撮像された画像の平均輝度Ｙ１の変動が大きく、露光制御を円滑に行うことができないとともに、平均輝度Ｙ１に収束するまでの時間が長くなる。
また、フレームレートの変更に基づいて内部クロック信号ＣＬＫが変化するため、その内部クロック信号ＣＬＫの変動にともない、画像の出力タイミングもダイナミックに変動する。従って、画像を送受信するシステム間で同期をとるための構成が複雑となる。
また、図１２に示すように、トータルゲインが最小の領域では、トータルゲインを１から２に変更して積分時間調整信号Ａ２のみに基づいて露光時間を調整するとき、その露光時間も１から２に変更される。この露光時間を１に設定するとは、露光時間を内部クロック信号ＣＬＫの１パルス分に設定し、リセット信号と読み出し信号との間隔を内部クロック信号ＣＬＫの１パルス分に設定することを意味する。
従って、最短の露光時間である１から次の露光時間である２に変化するとき、平均輝度が１／２以上変化しないと露光制御が行われない。つまり、最短露光時間で動作している状態から平均輝度が低下して次の露光時間に変化するとき、撮像される画像の輝度が瞬間的に変化するため、円滑な露光制御を行うことができない。
このようなことから、素子アレイ２を構成する光電変換素子の許容露光時間範囲のうち、最短露光時間付近は使用されていない。従って、高輝度側の露光制御において、イメージセンサの性能を十分に活用することができず、露光制御範囲が制限されているという問題点がある。
本発明の目的は、撮像される画像の輝度の変動に対する露光制御を円滑化し、かつ撮像対象の輝度に対する露光制御範囲を拡大し得るＡＧＣ回路を提供することにある。
本発明の第一の態様において、イメージセンサからフレーム単位で出力される輝度データの平均輝度と目標輝度との比較に基づいて、イメージセンサを露光する積分時間を調整する積分時間調整信号と、イメージセンサの出力信号を増幅するアンプの利得を調整する利得調整信号と、フレームレートを変更するためのフレームレート調整信号を出力する自動利得制御回路が提供される。自動利得制御回路は、各フレームのブランキング時間を調整して、イメージセンサの最大積分時間を切換える最大積分時間調整信号をフレームレート調整信号として出力する露出制御回路を含む。
本発明の第二の態様において、イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路が提供される。自動利得制御回路は、平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、トータルゲインと最大積分時間調整信号とに基づいて、積分時間を調整する積分時間調整信号と、アンプの利得を調整する利得調整信号とを生成するデコード回路と、利得調整信号と基準利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の切換えに関連する選択信号を生成する最大積分時間切換え回路と、トータルゲイン計算回路とデコード回路との間に接続され、最大積分時間切換え回路からの選択信号に基づいて、最大積分時間の変化が相殺されるようにトータルゲインを補正するトータルゲイン補正回路とを含む。
本発明の第三の態様において、イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路が提供される。自動利得制御回路は、平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、トータルゲインと最大積分時間調整信号とに基づいて、積分時間を調整する積分時間調整信号と、アンプの利得を調整する利得調整信号とを生成するデコード回路と、利得調整信号と基準利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の変化を示すレート信号を生成する最大積分時間切換え回路と、トータルゲイン計算回路とデコード回路との間に接続され、最大積分時間切換え回路からのレート信号に基づいて、最大積分時間の変化が相殺されるようにトータルゲインを補正するトータルゲイン補正回路とを含む。
本発明の第四の態様において、イメージセンサから検出される輝度情報により、イメージセンサの出力信号を増幅するアンプの利得と、フレームレートとを変更する自動利得制御回路が提供される。自動利得制御回路は、フレームレートの変更を行う際に、該変更の変化の比の略逆数の変化の利得変更をアンプに与える利得変更回路を含む。
本発明の第二の態様において、イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路が提供される。自動利得制御回路は、平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、トータルゲインと最大積分時間調整信号とに基づいて、積分時間を調整する積分時間調整信号と、アンプの利得を調整する利得調整信号とを生成するデコード回路と、利得調整信号と基準利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の切換えに関連する選択信号を生成する最大積分時間切換え回路と、トータルゲイン計算回路とデコード回路との間に接続され、最大積分時間切換え回路からの選択信号に基づいて、最大積分時間の変化が相殺されるようにトータルゲインを補正するトータルゲイン補正回路とを含む。
本発明の第三の態様において、イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路が提供される。自動利得制御回路は、平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、トータルゲインと最大積分時間調整信号とに基づいて、積分時間を調整する積分時間調整信号と、アンプの利得を調整する利得調整信号とを生成するデコード回路と、利得調整信号と基準利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の変化を示すレート信号を生成する最大積分時間切換え回路と、トータルゲイン計算回路とデコード回路との間に接続され、最大積分時間切換え回路からのレート信号に基づいて、最大積分時間の変化が相殺されるようにトータルゲインを補正するトータルゲイン補正回路とを含む。
本発明の第四の態様において、イメージセンサから検出される輝度情報により、イメージセンサの出力信号を増幅するアンプの利得と、フレームレートとを変更する自動利得制御回路が提供される。自動利得制御回路は、フレームレートの変更を行う際に、該変更の変化の比の略逆数の変化の利得変更をアンプに与える利得変更回路を含む。
図１は、本発明の第一の実施の形態のＡＧＣ回路及びイメージセンサブロックを示すブロック図である。
図２は、図１のＡＧＣ回路の露出制御回路を示すブロック図である。
図３は、最大積分時間の調整動作を示す説明図である。
図４は、図１のＡＧＣ回路のシーケンス回路の動作を示す説明図である。
図５は、図１のＡＧＣ回路のシーケンス回路と第一の選択回路の動作を示す説明図である。
図６は、図１のＡＧＣ回路の第二の選択回路の動作を示す説明図である。
図７は、平均輝度の調整動作を示す説明図である。
図８は、トータルゲインで調整されるアンプゲインと露光時間の関係を示す説明図である。
図９は、本発明の第二の実施の形態のＡＧＣ回路の露出制御回路を示す説明図である。
図１０は、従来例のＡＧＣ回路を示すブロック図である。
図１１は、図１０のＡＧＣ回路における平均輝度の調整動作を示す説明図である。
図１２は、図１０のＡＧＣ回路においてトータルゲインで調整されるアンプゲインと露光時間との関係を示す説明図である。
図１３は、カラープロセッサＩＣを示すブロック図である。
図２は、図１のＡＧＣ回路の露出制御回路を示すブロック図である。
図３は、最大積分時間の調整動作を示す説明図である。
図４は、図１のＡＧＣ回路のシーケンス回路の動作を示す説明図である。
図５は、図１のＡＧＣ回路のシーケンス回路と第一の選択回路の動作を示す説明図である。
図６は、図１のＡＧＣ回路の第二の選択回路の動作を示す説明図である。
図７は、平均輝度の調整動作を示す説明図である。
図８は、トータルゲインで調整されるアンプゲインと露光時間の関係を示す説明図である。
図９は、本発明の第二の実施の形態のＡＧＣ回路の露出制御回路を示す説明図である。
図１０は、従来例のＡＧＣ回路を示すブロック図である。
図１１は、図１０のＡＧＣ回路における平均輝度の調整動作を示す説明図である。
図１２は、図１０のＡＧＣ回路においてトータルゲインで調整されるアンプゲインと露光時間との関係を示す説明図である。
図１３は、カラープロセッサＩＣを示すブロック図である。
（第一の実施の形態）
図１３は、本発明のＡＧＣ回路が搭載されるカラープロセッサＩＣの概要を示す。イメージセンサブロック２１の出力信号は、オフセット電圧補正回路２２、レンズシェーディング補正回路２３、不良画素補正回路２４、ＲＧＢ補間処理回路２５、色補正回路２６、輪郭強調回路２７、偽色補正回路２８を介してＡＧＣ回路２９及びフリッカノイズキャンセル回路３０に供給される。
また、偽色補正回路２８の出力信号は、ガンマ補正回路３１及び解像度変換回路３２を介して出力フォーマット変換回路３３から映像データ信号Ｇｏｕｔとして出力される。
ＡＧＣ回路２９は、イメージセンサブロック２１から出力される出力信号の輝度を所定の輝度に維持するように動作する。そのＡＧＣ回路２９及びイメージセンサブロック２１の構成を図１に従って説明する。なお、同図において、図１０に示す従来例と同一構成部分は同一符号を付して説明する。また、ＡＧＣ回路２９はフリッカノイズキャンセル回路３０の出力信号を入力し、フリッカノイズキャンセル動作に寄与するが、本発明はフリッカノイズキャンセル動作とは関係しないので、図１において、ＡＧＣ回路２９におけるフリッカノイズキャンセル動作に関与する部分及びその説明を省略する。
イメージセンサブロック２１は、素子アレイ２と、アンプ３と、ＡＤ変換器４と、タイミング制御回路３４とを含む。タイミング制御回路３４は、基準クロック信号ＳＣＬＫを入力し、その基準クロック信号ＳＣＬＫに従って水平・垂直同期信号ＨＶを生成するとともに、素子アレイ２にリセット信号及び読み出し信号等を供給する。
素子アレイ２は行列配置された複数の光電変換素子を含み、リセット信号及び読み出し信号に従って各光電変換素子に対し、行毎にリセット動作及び読み出し動作を行い、その読み出しデータをアンプ３に順次供給する。アンプ３は、読み出しデータ（アナログ信号）を増幅し、ＡＤ変換器４はアンプ３のアナログ出力信号をデジタル値に変換してデジタル信号を生成する。
ＡＧＣ回路２９は、加算器８、フリップフロップ回路９、除算器１０及び露出制御回路３５を含む。
加算器８はＡＤ変換器４の出力信号を輝度データＢＤとして入力する。加算器８、フリップフロップ回路９及び除算器１０の動作により、１フレーム分の平均輝度Ｙ１が算出される。このような動作は、イメージセンサブロック２１から出力される水平・垂直同期信号ＨＶに従ってイメージセンサブロック２１の動作に同期して行われる。
露出制御回路３５には、除算器１１から供給される平均輝度Ｙ１と、レジスタ等の記憶装置に予め設定された目標輝度Ｔとが入力される。そして、露出制御回路３５は、目標輝度Ｔと平均輝度Ｙ１との差に基づいて、アンプ３に利得調整信号Ａ１を供給し、タイミング制御回路３４に積分（露光）時間調整信号Ａ２及び最大積分時間調整信号Ａ４を供給する。
従って、アンプ３は利得調整信号Ａ１に従って利得を調整する。タイミング制御回路３４は積分（露光）時間調整信号Ａ２に従って各素子に供給されるリセット信号と読み出し信号との時間間隔である積分時間を調整する。また、タイミング制御回路３４は最大積分時間調整信号Ａ４と、内蔵カウンタ回路３６の基準クロック信号ＳＣＬＫのカウント値とに基づいて１フレーム分の時間を設定する。
すなわち、図３に示すように、最大積分時間調整信号Ａ４に基づいて、最大積分時間ＭＡＸ−ＥＸＰが「５１２」に設定されると、タイミング制御回路３４は基準クロック信号ＳＣＬＫの５１２パルスに相当する時間（１５ｆｐｓに相当）を１フレームに設定する。そして、タイミング制御回路３４は、その１フレーム内のアクティブ期間ＡＣ内で垂直同期信号に基づいてリセット信号及び読み出し信号を出力する。
また、最大積分時間調整信号Ａ４に基づいて、最大積分時間ＭＡＸ−ＥＸＰが「１０２４」に設定されると、タイミング制御回路３４は基準クロック信号ＳＣＬＫの１０２４パルスに相当する時間（７．５ｆｐｓに相当）を１フレームに設定する。そして、タイミング制御回路３４は、その１フレーム内のアクティブ期間ＡＣ内で垂直同期信号に基づいてリセット信号及び読み出し信号を出力する。
このとき、タイミング制御回路３４は、最大積分時間調整信号Ａ４に基づいて各フレームのアクティブ期間ＡＣは変化させず、ブランキング期間ＢＲのみを変化させる。そして、最大積分時間ＭＡＸ−ＥＸＰが「１０２４」に設定されたとき、各素子アレイ２内の各素子の積分時間は、最大積分時間ＭＡＸ−ＥＸＰが「５１２」に設定された場合の２倍の時間の範囲で調整可能となる。
このように構成されたイメージセンサブロック２１は、露出制御回路３５に入力される平均輝度Ｙ１と目標輝度Ｔとに差がある場合には、露出制御回路３５から出力される利得調整信号Ａ１と、積分時間調整信号Ａ２と、最大積分時間調整信号Ａ４とに基づいて、平均輝度Ｙ１が目標輝度Ｔに一致するような制御を行う。
露出制御回路３５の具体的構成を図２に示す。シーケンス回路３７にはレジスタ（記憶装置）３８ａ，３８ｂに格納された第一及び第二の利得基準値Ｇｓ１，Ｇｓ２と、レジスタ３８ｃに格納されたヒステリシス値ＨＹＳとが供給される。
減算部３９ａ，３９ｂは第一及び第二の利得基準値Ｇｓ１，Ｇｓ２をそれぞれ６ｄＢ分減衰させた減衰値を生成し、その減衰値をシーケンス回路３７に供給する。そして、シーケンス回路３７は後記デコード回路４５から供給される利得調整信号Ａ１により設定される利得値Ｇと各値との比較に基づいて図４に示す状態遷移図に従って動作し、第一〜第三の選択信号ＳＥＬ１〜ＳＥＬ３を生成する。
第一の選択信号ＳＥＬ１は、第一の選択回路４０に供給される。乗算器４１ａは、レジスタ３８ｄに格納されている基準最大積分時間ＭＡＸ−ＥＸＰＳを１倍して、基準最大積分時間ＭＡＸ−ＥＸＰＳを第一の選択回路４０に供給する。乗算器４１ｂは、基準最大積分時間ＭＡＸ−ＥＸＰＳを２倍して、２倍の基準最大積分時間ＭＡＸ−ＥＸＰＳを第一の選択回路４０に供給する。乗算器４１ｃは、基準最大積分時間ＭＡＸ−ＥＸＰＳを４倍して、４倍の基準最大積分時間ＭＡＸ−ＥＸＰＳを第一の選択回路４０に供給する。
図４に示すように、シーケンス回路３７は、利得値Ｇが第一の基準利得値Ｇａ１より小さいとき、状態Ｓ１に設定される。この状態から、利得値Ｇが上昇して、第一の基準利得値Ｇａ１とヒステリシス値ＨＹＳとの和を超えると、シーケンス回路３７は、状態Ｓ２に遷移する。
この状態から、利得値Ｇがさらに上昇して、第二の基準利得値Ｇａ２とヒステリシス値ＨＹＳとの和を超えると、シーケンス回路３７は、状態Ｓ３に遷移する。
状態Ｓ３から、利得値Ｇが低下して、第二の基準利得値Ｇａ２から６ｄＢ分及びヒステリシス値ＨＹＳ分低下した値を下回ると、シーケンス回路３７は、状態Ｓ２に遷移する。
状態Ｓ２からさらに利得値Ｇが低下して、第二の基準利得値Ｇａ１から６ｄＢ分及びヒステリシス値ＨＹＳ分低下した値を下回ると、シーケンス回路３７は、状態Ｓ１に遷移する。
図５は、上記のような動作を行うシーケンス回路３７の動作の一例を示すタイミングチャートである。フレーム１，２でシーケンス回路３７が状態Ｓ１であるとき、第一の選択回路４０は第一の選択信号ＳＥＬ１に従って最大積分時間ＭＡＸ−ＥＸＰ基準最大積分時間ＭＡＸ−ＥＸＰＳ×１を最大積分時間ＭＡＸ−ＥＸＰとして選択し、ＭＡＸ−ＥＸＰＳ×１に対応する最大積分時間調整信号Ａ４を出力する。
次いで、フレーム３，４でシーケンス回路３７が状態Ｓ２に遷移すると、第一の選択回路４０は第一の選択信号ＳＥＬ１に従って基準最大積分時間ＭＡＸ−ＥＸＰＳ×２を最大積分時間ＭＡＸ−ＥＸＰとして選択し、ＭＡＸ−ＥＸＰＳ×２に対応する最大積分時間調整信号Ａ４を出力する。
次いで、フレーム５，６でシーケンス回路３７が状態Ｓ３に遷移すると、第一の選択回路４０は第一の選択信号ＳＥＬ１に従って基準最大積分時間ＭＡＸ−ＥＸＰＳ×４を最大積分時間ＭＡＸ−ＥＸＰとして選択し、ＭＡＸ−ＥＸＰＳ×４に対応する最大積分時間調整信号Ａ４を出力する。
次いで、フレーム７，８でシーケンス回路３７が状態Ｓ２に遷移すると、第一の選択回路４０は第一の選択信号ＳＥＬ１に従って基準最大積分時間ＭＡＸ−ＥＸＰＳ×２を最大積分時間ＭＡＸ−ＥＸＰとして選択し、ＭＡＸ−ＥＸＰＳ×２に対応する最大積分時間調整信号Ａ４を出力する。
従って、利得値Ｇの変化に基づく３段階の状態Ｓ１〜Ｓ３の遷移により、３種類の最大積分時間ＭＡＸ−ＥＸＰのうちのいずれかが選択されて、最大積分時間調整信号Ａ４が出力される。
トータルゲイン計算回路４２は、目標輝度Ｔと１フレーム毎の平均輝度Ｙ１とを入力するとともに、前フレームで算出されたトータルゲイン値を保持している。トータルゲイン計算回路４２は、目標輝度Ｔと平均輝度Ｙ１とに基づいて補正値を算出し、その補正値を前フレームのトータルゲイン値に乗算して新たなトータルゲインを算出する。このトータルゲインは、図８に示すように、小数点以下の値まで算出され、図１２に示す従来例のトータルゲインよりも高い精度を有する。
トータルゲイン計算回路４２で算出されたトータルゲインは、３個の乗算器４３ａ、４３ｂ及び４３ｃに供給される。乗算器４３ａは、トータルゲインを１倍し、その１倍のトータルゲインを第二の選択回路４４に供給する。乗算器４３ｂは、トータルゲインを１／２倍し、その１／２倍のトータルゲインを第二の選択回路４４に供給する。乗算器４３ｃは、トータルゲインを２倍し、その２倍のトータルゲインを第二の選択回路４４に供給する。
第二の選択回路４４には、シーケンス回路３７から第二及び第三の選択信号ＳＥＬ２，ＳＥＬ３が入力される。第二及び第三の選択信号ＳＥＬ２，ＳＥＬ３は、図５に示すように、状態Ｓ１〜Ｓ３が遷移するフレームにおいてハイ（Ｈ）レベルに立ち上がり、その他はロー（Ｌ）レベルに立ち下がる。詳しくは、シーケンス回路３７が状態Ｓ１から状態Ｓ２に遷移するフレーム及び状態Ｓ２から状態Ｓ３に遷移するフレームにおいて、第二の選択信号ＳＥＬ２はＨレベルに立ち上がる。シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移するフレーム及び状態Ｓ２から状態Ｓ１に遷移するフレームにおいて、第三の選択信号ＳＥＬ３はＨレベルに立ち上がる。
第二の選択回路４４は、第二及び第三の選択信号ＳＥＬ２，ＳＥＬ３に基づいて、乗算器４３ａ〜４３ｃからそれぞれ供給される３個のトータルゲインのうちのいずれか一つを選択し、選択されたトータルゲインをデコード回路４５に供給する。
すなわち、図６に示すように、第二及び第三の選択信号ＳＥＬ２，ＳＥＬ３がともにＬレベルであるとき、第二の選択回路４４はトータルゲイン計算回路４２から供給される１倍のトータルゲインを選択してデコード回路４５に供給する。また、第二の選択信号ＳＥＬ２がＨレベルで第三の選択信号ＳＥＬ３がＬレベルであるとき、第二の選択回路４４はトータルゲイン計算回路４２から供給される１／２倍のトータルゲインを選択してデコード回路４５に供給する。また、第二の選択信号ＳＥＬ２がＬレベルで第三の選択信号ＳＥＬ３がＨレベルであるとき、第二の選択回路４４はトータルゲイン計算回路４２から供給される２倍のトータルゲインを選択してデコード回路４５に供給する。
シーケンス回路３７が状態Ｓ１から状態Ｓ２に遷移するとき及び状態Ｓ２から状態Ｓ３に遷移するとき、第一の選択回路４０から供給される最大積分時間調整信号Ａ４に基づいて、フレームレートが実質的に２倍に増大し、露光時間が瞬間的に２倍に設定される。しかしながら、この場合、上記のように１／２倍のトータルゲインが選択されるので、露光時間の急激な上昇が相殺される。即ち、フレームレートが変更される際に、その変更の変化の比の略逆数の変化の利得変更がアンプ３に与えられる。
また、シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移するとき及び状態Ｓ２から状態Ｓ１に遷移するとき、第一の選択回路４０から供給される最大積分時間調整信号Ａ４に基づいて、フレームレートが実質的に１／２倍に減少し、露光時間が瞬間的に１／２倍に設定される。しかしながら、この場合、上記のように２倍のトータルゲインが選択されるので、露光時間の急激な低下が相殺される。
デコード回路４５は、第一の選択回路４０から供給される最大積分時間調整信号Ａ４と、第二の選択回路４４から供給されるトータルゲインとを入力し、トータルゲインと最大積分時間調整信号Ａ４とに基づいて、利得調整信号Ａ１及び、積分時間調整信号Ａ２を生成する。デコード回路４５は、トータルゲイン＝露光時間×１０Ｙ（Ｙ＝アンプゲイン／２０）の関係が得られるように露光時間とアンプゲインの組を決定する。この式で、露光時間は、積分時間調整信号Ａ２により設定される露光時間を示し、アンプゲインは利得調整信号Ａ１に基づいてアンプ３により設定される利得値を示す。
図８は、デコード回路４５に供給されるトータルゲインと、各トータルゲインに対し、デコード回路４５から出力されるアンプゲイン及び露光時間の一例を数値で示すものであり、特にトータルゲインが最小となる領域が示されている。
次に、ＡＧＣ回路２９及びイメージセンサブロック２１の動作を説明する。図７に示すように、例えば１５ｆｐｓのフレームレートで動作が行われている状態で、露出制御回路３５に供給される平均輝度Ｙ１が目標輝度Ｔより低いと、トータルゲイン計算回路４２から出力されるトータルゲイン値が上昇し、デコード回路４５からの利得調整信号Ａ１によりアンプ３の利得が引き上げられるか、あるいは露光時間調整信号Ａ２により露光時間が延長される。この結果、アンプ３の出力レベルが上昇し、平均輝度Ｙ１が上昇する。
平均輝度Ｙ１が目標輝度Ｔに達する前に、アンプ３の利得Ｇが例えば第一の基準利得値Ｇａ１とヒステリシス値ＨＹＳとの和を越えると、シーケンス回路３７は状態Ｓ１から状態Ｓ２へ移行し、第一の選択信号ＳＥＬ１に基づいて最大積分時間ＭＡＸ−ＥＸＰが２倍に引き上げられる。すると、フレームレートは実質的に１５ｆｐｓから７．５ｆｐｓに変更される。
このとき、第二の選択信号ＳＥＬ２からデコード回路４５に供給されるトータルゲインは１／２となり、図８に示すデコード回路４５の演算動作に基づく利得調整信号Ａ１及び露光時間調整信号Ａ２によりアンプ３の利得Ｇが６ｄＢ減衰する。従って、フレームレートの変更にともなう平均輝度の瞬間的な変動が防止される。
また、アンプ３の利得Ｇが第二の基準利得値Ｇａ２とヒステリシス値ＨＹＳとの和を越えて、シーケンス回路３７が状態Ｓ２から状態Ｓ３に移行した場合でも、フレームレートの変更と同時に、アンプ３の利得Ｇが６ｄＢ減衰する。
次いで、平均輝度Ｙ１が目標輝度Ｔに未だ達していないと、トータルゲイン計算回路４２から出力されるトータルゲイン値が上昇し、アンプ３の利得Ｇが上昇する。このような動作により、平均輝度Ｙ１が目標輝度Ｔに一致するまでトータルゲイン値が上昇すると、アンプ３の利得Ｇ及び平均輝度Ｙ１が一定レベルに収束する。
一方、例えば７．５ｆｐｓのフレームレートで動作が行われている状態で、露出制御回路３５に供給される平均輝度Ｙ１が目標輝度Ｔより高いと、トータルゲイン計算回路４２から出力されるトータルゲイン値が低下し、デコード回路４５からの利得調整信号Ａ１に基づいてアンプ３の利得Ｇが引き下げられるか、あるいは露光時間調整信号Ａ２に基づいて露光時間が短縮される。この結果、アンプ３の出力レベルが低下し、平均輝度Ｙ１が低下する。
平均輝度Ｙ１が目標輝度Ｔに達する前に、アンプ３の利得Ｇが例えば第二の基準利得値Ｇａ２から６ｄＢとヒステリシス値ＨＹＳとの和を減算することにより得られた値以上低下すると、シーケンス回路３７は状態Ｓ２から状態Ｓ１へ遷移し、第一の選択信号ＳＥＬ１に基づいて最大積分時間ＭＡＸ−ＥＸＰが１／２倍に引き下げられる。すると、フレームレートは実質的に７．５ｆｐｓから１５ｆｐｓに変更される。
このとき、第三の選択信号ＳＥＬ３によりトータルゲイン値は２倍となり、図８に示すデコード回路４５の演算動作に基づく利得調整信号Ａ１及び露光時間調整信号Ａ２により、アンプ３の利得Ｇが６ｄＢ上昇する。従って、フレームレートの変更にともなう平均輝度の瞬間的な変動が防止される。
また、アンプ３の利得が第一の基準利得値Ｇａ１から６ｄＢとヒステリシス値ＨＹＳとの和を減算することにより得られた値以上低下して、シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移する場合にも、フレームレートの変更と同時に、アンプ３の利得Ｇが６ｄＢ上昇する。
次いで、平均輝度Ｙ１が目標輝度Ｔに未だ達していないと、トータルゲイン計算回路４２から出力されるトータルゲイン値が低下し、アンプ３の利得Ｇが低下する。このような動作により、平均輝度Ｙ１が目標輝度Ｔに一致するレベルまでトータルゲイン値が低下すると、アンプ３の利得Ｇ及び平均輝度Ｙ１が一定レベルに収束する。
上記のような動作を行うＡＧＣ回路２９において、特にトータルゲインが最小となる領域（すなわち、撮像対象の輝度が比較的高く、素子アレイ２内の各素子の露光時間を許容範囲の最短値付近とし得る領域）におけるアンプ３の利得Ｇと露光時間との調整動作を説明する。
図８に示すように、トータルゲインは１を最小値として、小数点以下を含む値で細かく調整される。そして、トータルゲインが１であるとき、アンプ３の利得Ｇは０ｄＢ、露光時間は１に設定される。この露光時間を１に設定することは、露光時間を基準クロック信号ＳＣＬＫの１パルス分に設定することを意味し、リセット信号と読み出し信号との間隔を基準クロック信号ＳＣＬＫの１パルス分に設定することを意味する。
そして、トータルゲインが１から２までの間の調整動作では、露光時間を１に固定したまま、アンプ３の利得が１〜６ｄＢまで増大される。トータルゲインが２となると、アンプ３の利得は０ｄＢに戻され、露光時間が２、即ち基準クロック信号ＳＣＬＫの２パルス分に設定される。
同様に、トータルゲインが２から３までの間の調整動作では、露光時間を２に固定したまま、アンプ３の利得が１〜３ｄＢまで増大される。トータルゲインが３となると、アンプ３の利得は０ｄＢに戻され、露光時間が３、即ち基準クロック信号ＳＣＬＫの３パルス分に設定される。
このような動作により、露光時間を変更しない範囲では、アンプ３の利得を調整することにより、トータルゲインを１以下の細かなステップで変更可能となる。従って、素子アレイ２内の各素子の露光時間を許容範囲の最短値付近としても、トータルゲインの変更による平均輝度Ｙ１の変化を従来例に比して抑制することが可能となる。
本実施の形態のＡＧＣ回路２９では、次に示す作用効果を得ることができる。
（１）フレームレートの変更は、タイミング制御回路３４の動作クロック信号を変更することなく、各フレームのブランキング時間ＢＲを変更することにより行われる。従って、フレームレートは２の整数乗以外の比で変更することができるので、フレームレートを低下させるとき、フレームレートの変更に基づく平均輝度Ｙ１の変化を抑制することができるとともに、画像の応答性の低下を抑制することができる。また、イメージセンサブロック２１から出力される撮像データの出力周波数を一定とすることができるので、次段の回路へのデータ転送動作が容易となる。
（２）ブランキング時間ＢＲの変更は、アンプ３の利得Ｇと所定の第一及び第二の基準利得値Ｇａ１，Ｇａ２との比較に基づいて最大積分時間ＭＡＸ−ＥＸＰを３段階に変更することにより行われる。従って、タイミング制御回路３４の動作クロック信号を変更することなく、実質的にフレームレートを３段階に変更することができる。
（３）アンプ３の利得Ｇと第一及び第二の基準利得値Ｇａ１，Ｇａ２とをシーケンス回路３７で比較する際、第一及び第二の基準利得値Ｇａ１，Ｇａ２に対しヒステリシス値ＨＹＳが加算あるいは減算される。従って、アンプ３の利得Ｇが第一及び第二の基準利得値Ｇａ１，Ｇａ２付近で変化するとき、最大積分時間ＭＡＸ−ＥＸＰすなわちフレームレートの頻繁かつ無用な切り換わりを防止することができる。
（４）シーケンス回路３７から供給される第一の選択信号ＳＥＬ１に基づいて最大積分時間ＭＡＸ−ＥＸＰを２倍したとき、第二の選択信号ＳＥＬ２に基づいてアンプ３の利得を１／２に減衰させることができる。従って、フレームレートの変更にともなう平均輝度Ｙ１の変動を防止して円滑な露光制御を行うことができる。
（５）シーケンス回路３７から供給される第一の選択信号ＳＥＬ１に基づいて最大積分時間ＭＡＸ−ＥＸＰを１／２倍したとき、第二の選択信号ＳＥＬ２に基づいてアンプ３の利得Ｇを２倍に増大させることができる。従って、フレームレートの変更にともなう平均輝度Ｙ１の変動を防止して円滑な露光制御を行うことができる。
（６）シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移するとき、あるいは状態Ｓ２から状態Ｓ１に遷移するとき、すなわち最大積分時間ＭＡＸ−ＥＸＰを１／２に短くするとき、第三の選択信号ＳＥＬ３によりトータルゲインが２倍に変更される。すると、アンプ３の利得が６ｄＢ増大されるため、このことは第二の基準利得値Ｇａ２あるいは第一の基準利得値Ｇａ１に６ｄＢを加算することを意味する。このような動作により、アンプ３の利得の変動に合わせて第一及び第二の基準利得値Ｇａ１，Ｇａ２を補正することができる。
（７）トータルゲイン計算回路４２で算出するトータルゲインを、１以下の細かなステップで出力し、アンプ３の利得Ｇを調整することにより１未満のトータルゲインの変化を可能とした。従って、素子アレイ２内の各素子の露光時間を許容範囲の最短値付近に設定しても、トータルゲインの変更による平均輝度Ｙ１の変化を従来例に比して抑制することができる。この結果、露光時間の調整範囲を、各素子の露光時間の許容最短値まで拡大することができる。
（第二の実施の形態）
図９は、本発明の第二の実施の形態の露出制御回路３５を示す。第一の実施の形態では、最大積分時間ＭＡＸ−ＥＸＰをあらかじめ固定された３段階の値から選択する構成としたが、第二実施の形態では、３段階の最大積分時間の値を可変とする構成としたものである。
レジスタ４６ａ、４６ｂ、４６ｃ、４６ｄ、４６ｅ、４６ｆには、第一の基準利得値Ｇａ１、ヒステリシス値ＨＹＳ、第二の基準利得値Ｇａ２、基準最大積分時間ＭＡＸ−ＥＸＰＳ、第一及び第二の演算係数ＥＡＤＪ１，ＥＡＤＪ２がそれぞれ格納されている。
第一の基準利得値Ｇａ１及びヒステリシス値ＨＹＳは、加減算回路４７ａに供給され、加減算回路４７ａは第一の基準利得値Ｇａ１とヒステリシス値ＨＹＳとの加算値及び第一の基準利得値Ｇａ１からヒステリシス値ＨＹＳが減算された減算値を比較器４８に供給する。
第二の基準利得値Ｇａ２及びヒステリシス値ＨＹＳは、加減算回路４７ｂに供給され、加減算回路４７ｂは第二の基準利得値Ｇａ２とヒステリシス値ＨＹＳとの加算値及び第二の基準利得値Ｇａ２からヒステリシス値ＨＹＳが減算された減算値を比較器４８に供給する。
選択回路４９には、基準最大積分時間ＭＡＸ−ＥＸＰＳと、乗算器５０ａから供給された基準最大積分時間ＭＡＸ−ＥＸＰＳと第一の演算係数ＥＡＤＪ１と乗算値と、乗算器５０ｂから供給された基準最大積分時間ＭＡＸ−ＥＸＰＳと第二の演算係数ＥＡＤＪ２との乗算値とが供給される。そして、選択回路４９は比較器４８の出力信号に基づいて３つの値のうちのいずれか一つを選択して、選択値を最大積分時間ＭＡＸ−ＥＸＰを設定する最大積分時間調整信号Ａ４として出力する。
最大積分時間ＭＡＸ−ＥＸＰ（最大積分時間調整信号Ａ４）は、除算器５１及びフリップフロップ回路５２に供給され、そのフリップフロップ回路５２の出力信号は、除算器５１及び比較器４８に供給される。フリップフロップ回路５２は、各フレームの最大積分時間ＭＡＸ−ＥＸＰを保持すると同時に、その前フレームの最大積分時間ＭＡＸ−ＥＸＰを出力する。
除算器５１は、現在のフレームの最大積分時間ＭＡＸ−ＥＸＰと前フレームの最大積分時間ＭＡＸ−ＥＸＰとの比を算出し、その算出結果を乗算器５３に供給する。
トータルゲイン計算回路５４は、平均輝度Ｙ１と目標輝度Ｔ及び前フレームのトータルゲインに基づいて、第一の実施の形態と同様に現フレームのトータルゲインを算出する。
トータルゲイン計算回路５４により算出されたトータルゲインは、乗算器５３及び比較器４８に供給される。乗算器５３は、トータルゲインと除算器５１の出力信号とを乗算して、乗算信号をデコード回路５５に供給する。この乗算器５３の動作は、最大積分時間ＭＡＸ−ＥＸＰの変化を相殺するようにトータルゲインの補正を行うことに対応しており、第一の実施の形態の乗算器４３ａ〜４３ｃ及び第二の選択回路４４の動作に相当する。デコード回路５５は、第一の実施の形態と同様に動作する。
このように構成された露出制御回路３５において、比較器４８及び選択回路４９は、次に示す（ａ）〜（ｄ）の４通りの動作を行う。なお、第一及び第二の基準利得値をＧａ１，Ｇａ２、ヒステリシス値をＨＹＳ、最大積分時間をＭＡＸ−ＥＸＰ、基準最大積分時間をＭＡＸ−ＥＸＰＳ、第一及び第二の演算係数をＥＡＤＪ１，ＥＡＤＪ２とする。
（ａ）Ｇａ１＋ＨＹＳ＜トータルゲインであり、前フレームの最大積分時間
ＭＡＸ−ＥＸＰ＝ＭＡＸ−ＥＸＰＳであるとき、選択回路４９はＭＡＸ−ＥＸＰＳ×ＥＡＤＪ１を選択して出力する。
（ｂ）Ｇａ１−ＨＹＳ＞トータルゲインであり、前フレームの最大積分時間
ＭＡＸ−ＥＸＰ＝ＭＡＸ−ＥＸＰＳ×ＥＡＤＪ１であるとき、選択回路４９はＭＡＸ−ＥＸＰＳを選択して出力する。
（ｃ）Ｇａ２＋ＨＹＳ＜トータルゲインであり、前フレームの最大積分時間
ＭＡＸ−ＥＸＰ＝ＭＡＸ−ＥＸＰＳ×ＥＡＤＪ１であるとき、選択回路４９はＭＡＸ−ＥＸＰＳ×ＥＡＤＪ２を選択して出力する。
（ｄ）Ｇａ２−ＨＹＳ＞トータルゲインであり、前フレームの最大積分時間
ＭＡＸ−ＥＸＰ＝ＭＡＸ−ＥＸＰＳ×ＥＡＤＪ２であるとき、選択回路４９はＭＡＸ−ＥＸＰＳ×ＥＡＤＪ１を選択して出力する。
このような動作により、トータルゲインの変化に基づいて、最大積分時間
ＭＡＸ−ＥＸＰＳを３段階に切換えることができる。そして、第一及び第二の演算係数ＥＡＤＪ１，ＥＡＤＪ２を適宜に変更することにより、３段階の最大積分時間を適宜に変更可能となる。
従って、第二の実施の形態では、第一の実施の形態で得られた作用効果に加えて、３段階に切換える最大積分時間ＭＡＸ−ＥＸＰを適宜に変更することができるので、最大積分時間ＭＡＸ−ＥＸＰすなわちフレームレートを柔軟に設定することができる。
各実施の形態は、次に示すように変更してもよい。
・第一及び第二の実施の形態において、最大積分時間の切り替えは、４段階以上であってもよい。
図１３は、本発明のＡＧＣ回路が搭載されるカラープロセッサＩＣの概要を示す。イメージセンサブロック２１の出力信号は、オフセット電圧補正回路２２、レンズシェーディング補正回路２３、不良画素補正回路２４、ＲＧＢ補間処理回路２５、色補正回路２６、輪郭強調回路２７、偽色補正回路２８を介してＡＧＣ回路２９及びフリッカノイズキャンセル回路３０に供給される。
また、偽色補正回路２８の出力信号は、ガンマ補正回路３１及び解像度変換回路３２を介して出力フォーマット変換回路３３から映像データ信号Ｇｏｕｔとして出力される。
ＡＧＣ回路２９は、イメージセンサブロック２１から出力される出力信号の輝度を所定の輝度に維持するように動作する。そのＡＧＣ回路２９及びイメージセンサブロック２１の構成を図１に従って説明する。なお、同図において、図１０に示す従来例と同一構成部分は同一符号を付して説明する。また、ＡＧＣ回路２９はフリッカノイズキャンセル回路３０の出力信号を入力し、フリッカノイズキャンセル動作に寄与するが、本発明はフリッカノイズキャンセル動作とは関係しないので、図１において、ＡＧＣ回路２９におけるフリッカノイズキャンセル動作に関与する部分及びその説明を省略する。
イメージセンサブロック２１は、素子アレイ２と、アンプ３と、ＡＤ変換器４と、タイミング制御回路３４とを含む。タイミング制御回路３４は、基準クロック信号ＳＣＬＫを入力し、その基準クロック信号ＳＣＬＫに従って水平・垂直同期信号ＨＶを生成するとともに、素子アレイ２にリセット信号及び読み出し信号等を供給する。
素子アレイ２は行列配置された複数の光電変換素子を含み、リセット信号及び読み出し信号に従って各光電変換素子に対し、行毎にリセット動作及び読み出し動作を行い、その読み出しデータをアンプ３に順次供給する。アンプ３は、読み出しデータ（アナログ信号）を増幅し、ＡＤ変換器４はアンプ３のアナログ出力信号をデジタル値に変換してデジタル信号を生成する。
ＡＧＣ回路２９は、加算器８、フリップフロップ回路９、除算器１０及び露出制御回路３５を含む。
加算器８はＡＤ変換器４の出力信号を輝度データＢＤとして入力する。加算器８、フリップフロップ回路９及び除算器１０の動作により、１フレーム分の平均輝度Ｙ１が算出される。このような動作は、イメージセンサブロック２１から出力される水平・垂直同期信号ＨＶに従ってイメージセンサブロック２１の動作に同期して行われる。
露出制御回路３５には、除算器１１から供給される平均輝度Ｙ１と、レジスタ等の記憶装置に予め設定された目標輝度Ｔとが入力される。そして、露出制御回路３５は、目標輝度Ｔと平均輝度Ｙ１との差に基づいて、アンプ３に利得調整信号Ａ１を供給し、タイミング制御回路３４に積分（露光）時間調整信号Ａ２及び最大積分時間調整信号Ａ４を供給する。
従って、アンプ３は利得調整信号Ａ１に従って利得を調整する。タイミング制御回路３４は積分（露光）時間調整信号Ａ２に従って各素子に供給されるリセット信号と読み出し信号との時間間隔である積分時間を調整する。また、タイミング制御回路３４は最大積分時間調整信号Ａ４と、内蔵カウンタ回路３６の基準クロック信号ＳＣＬＫのカウント値とに基づいて１フレーム分の時間を設定する。
すなわち、図３に示すように、最大積分時間調整信号Ａ４に基づいて、最大積分時間ＭＡＸ−ＥＸＰが「５１２」に設定されると、タイミング制御回路３４は基準クロック信号ＳＣＬＫの５１２パルスに相当する時間（１５ｆｐｓに相当）を１フレームに設定する。そして、タイミング制御回路３４は、その１フレーム内のアクティブ期間ＡＣ内で垂直同期信号に基づいてリセット信号及び読み出し信号を出力する。
また、最大積分時間調整信号Ａ４に基づいて、最大積分時間ＭＡＸ−ＥＸＰが「１０２４」に設定されると、タイミング制御回路３４は基準クロック信号ＳＣＬＫの１０２４パルスに相当する時間（７．５ｆｐｓに相当）を１フレームに設定する。そして、タイミング制御回路３４は、その１フレーム内のアクティブ期間ＡＣ内で垂直同期信号に基づいてリセット信号及び読み出し信号を出力する。
このとき、タイミング制御回路３４は、最大積分時間調整信号Ａ４に基づいて各フレームのアクティブ期間ＡＣは変化させず、ブランキング期間ＢＲのみを変化させる。そして、最大積分時間ＭＡＸ−ＥＸＰが「１０２４」に設定されたとき、各素子アレイ２内の各素子の積分時間は、最大積分時間ＭＡＸ−ＥＸＰが「５１２」に設定された場合の２倍の時間の範囲で調整可能となる。
このように構成されたイメージセンサブロック２１は、露出制御回路３５に入力される平均輝度Ｙ１と目標輝度Ｔとに差がある場合には、露出制御回路３５から出力される利得調整信号Ａ１と、積分時間調整信号Ａ２と、最大積分時間調整信号Ａ４とに基づいて、平均輝度Ｙ１が目標輝度Ｔに一致するような制御を行う。
露出制御回路３５の具体的構成を図２に示す。シーケンス回路３７にはレジスタ（記憶装置）３８ａ，３８ｂに格納された第一及び第二の利得基準値Ｇｓ１，Ｇｓ２と、レジスタ３８ｃに格納されたヒステリシス値ＨＹＳとが供給される。
減算部３９ａ，３９ｂは第一及び第二の利得基準値Ｇｓ１，Ｇｓ２をそれぞれ６ｄＢ分減衰させた減衰値を生成し、その減衰値をシーケンス回路３７に供給する。そして、シーケンス回路３７は後記デコード回路４５から供給される利得調整信号Ａ１により設定される利得値Ｇと各値との比較に基づいて図４に示す状態遷移図に従って動作し、第一〜第三の選択信号ＳＥＬ１〜ＳＥＬ３を生成する。
第一の選択信号ＳＥＬ１は、第一の選択回路４０に供給される。乗算器４１ａは、レジスタ３８ｄに格納されている基準最大積分時間ＭＡＸ−ＥＸＰＳを１倍して、基準最大積分時間ＭＡＸ−ＥＸＰＳを第一の選択回路４０に供給する。乗算器４１ｂは、基準最大積分時間ＭＡＸ−ＥＸＰＳを２倍して、２倍の基準最大積分時間ＭＡＸ−ＥＸＰＳを第一の選択回路４０に供給する。乗算器４１ｃは、基準最大積分時間ＭＡＸ−ＥＸＰＳを４倍して、４倍の基準最大積分時間ＭＡＸ−ＥＸＰＳを第一の選択回路４０に供給する。
図４に示すように、シーケンス回路３７は、利得値Ｇが第一の基準利得値Ｇａ１より小さいとき、状態Ｓ１に設定される。この状態から、利得値Ｇが上昇して、第一の基準利得値Ｇａ１とヒステリシス値ＨＹＳとの和を超えると、シーケンス回路３７は、状態Ｓ２に遷移する。
この状態から、利得値Ｇがさらに上昇して、第二の基準利得値Ｇａ２とヒステリシス値ＨＹＳとの和を超えると、シーケンス回路３７は、状態Ｓ３に遷移する。
状態Ｓ３から、利得値Ｇが低下して、第二の基準利得値Ｇａ２から６ｄＢ分及びヒステリシス値ＨＹＳ分低下した値を下回ると、シーケンス回路３７は、状態Ｓ２に遷移する。
状態Ｓ２からさらに利得値Ｇが低下して、第二の基準利得値Ｇａ１から６ｄＢ分及びヒステリシス値ＨＹＳ分低下した値を下回ると、シーケンス回路３７は、状態Ｓ１に遷移する。
図５は、上記のような動作を行うシーケンス回路３７の動作の一例を示すタイミングチャートである。フレーム１，２でシーケンス回路３７が状態Ｓ１であるとき、第一の選択回路４０は第一の選択信号ＳＥＬ１に従って最大積分時間ＭＡＸ−ＥＸＰ基準最大積分時間ＭＡＸ−ＥＸＰＳ×１を最大積分時間ＭＡＸ−ＥＸＰとして選択し、ＭＡＸ−ＥＸＰＳ×１に対応する最大積分時間調整信号Ａ４を出力する。
次いで、フレーム３，４でシーケンス回路３７が状態Ｓ２に遷移すると、第一の選択回路４０は第一の選択信号ＳＥＬ１に従って基準最大積分時間ＭＡＸ−ＥＸＰＳ×２を最大積分時間ＭＡＸ−ＥＸＰとして選択し、ＭＡＸ−ＥＸＰＳ×２に対応する最大積分時間調整信号Ａ４を出力する。
次いで、フレーム５，６でシーケンス回路３７が状態Ｓ３に遷移すると、第一の選択回路４０は第一の選択信号ＳＥＬ１に従って基準最大積分時間ＭＡＸ−ＥＸＰＳ×４を最大積分時間ＭＡＸ−ＥＸＰとして選択し、ＭＡＸ−ＥＸＰＳ×４に対応する最大積分時間調整信号Ａ４を出力する。
次いで、フレーム７，８でシーケンス回路３７が状態Ｓ２に遷移すると、第一の選択回路４０は第一の選択信号ＳＥＬ１に従って基準最大積分時間ＭＡＸ−ＥＸＰＳ×２を最大積分時間ＭＡＸ−ＥＸＰとして選択し、ＭＡＸ−ＥＸＰＳ×２に対応する最大積分時間調整信号Ａ４を出力する。
従って、利得値Ｇの変化に基づく３段階の状態Ｓ１〜Ｓ３の遷移により、３種類の最大積分時間ＭＡＸ−ＥＸＰのうちのいずれかが選択されて、最大積分時間調整信号Ａ４が出力される。
トータルゲイン計算回路４２は、目標輝度Ｔと１フレーム毎の平均輝度Ｙ１とを入力するとともに、前フレームで算出されたトータルゲイン値を保持している。トータルゲイン計算回路４２は、目標輝度Ｔと平均輝度Ｙ１とに基づいて補正値を算出し、その補正値を前フレームのトータルゲイン値に乗算して新たなトータルゲインを算出する。このトータルゲインは、図８に示すように、小数点以下の値まで算出され、図１２に示す従来例のトータルゲインよりも高い精度を有する。
トータルゲイン計算回路４２で算出されたトータルゲインは、３個の乗算器４３ａ、４３ｂ及び４３ｃに供給される。乗算器４３ａは、トータルゲインを１倍し、その１倍のトータルゲインを第二の選択回路４４に供給する。乗算器４３ｂは、トータルゲインを１／２倍し、その１／２倍のトータルゲインを第二の選択回路４４に供給する。乗算器４３ｃは、トータルゲインを２倍し、その２倍のトータルゲインを第二の選択回路４４に供給する。
第二の選択回路４４には、シーケンス回路３７から第二及び第三の選択信号ＳＥＬ２，ＳＥＬ３が入力される。第二及び第三の選択信号ＳＥＬ２，ＳＥＬ３は、図５に示すように、状態Ｓ１〜Ｓ３が遷移するフレームにおいてハイ（Ｈ）レベルに立ち上がり、その他はロー（Ｌ）レベルに立ち下がる。詳しくは、シーケンス回路３７が状態Ｓ１から状態Ｓ２に遷移するフレーム及び状態Ｓ２から状態Ｓ３に遷移するフレームにおいて、第二の選択信号ＳＥＬ２はＨレベルに立ち上がる。シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移するフレーム及び状態Ｓ２から状態Ｓ１に遷移するフレームにおいて、第三の選択信号ＳＥＬ３はＨレベルに立ち上がる。
第二の選択回路４４は、第二及び第三の選択信号ＳＥＬ２，ＳＥＬ３に基づいて、乗算器４３ａ〜４３ｃからそれぞれ供給される３個のトータルゲインのうちのいずれか一つを選択し、選択されたトータルゲインをデコード回路４５に供給する。
すなわち、図６に示すように、第二及び第三の選択信号ＳＥＬ２，ＳＥＬ３がともにＬレベルであるとき、第二の選択回路４４はトータルゲイン計算回路４２から供給される１倍のトータルゲインを選択してデコード回路４５に供給する。また、第二の選択信号ＳＥＬ２がＨレベルで第三の選択信号ＳＥＬ３がＬレベルであるとき、第二の選択回路４４はトータルゲイン計算回路４２から供給される１／２倍のトータルゲインを選択してデコード回路４５に供給する。また、第二の選択信号ＳＥＬ２がＬレベルで第三の選択信号ＳＥＬ３がＨレベルであるとき、第二の選択回路４４はトータルゲイン計算回路４２から供給される２倍のトータルゲインを選択してデコード回路４５に供給する。
シーケンス回路３７が状態Ｓ１から状態Ｓ２に遷移するとき及び状態Ｓ２から状態Ｓ３に遷移するとき、第一の選択回路４０から供給される最大積分時間調整信号Ａ４に基づいて、フレームレートが実質的に２倍に増大し、露光時間が瞬間的に２倍に設定される。しかしながら、この場合、上記のように１／２倍のトータルゲインが選択されるので、露光時間の急激な上昇が相殺される。即ち、フレームレートが変更される際に、その変更の変化の比の略逆数の変化の利得変更がアンプ３に与えられる。
また、シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移するとき及び状態Ｓ２から状態Ｓ１に遷移するとき、第一の選択回路４０から供給される最大積分時間調整信号Ａ４に基づいて、フレームレートが実質的に１／２倍に減少し、露光時間が瞬間的に１／２倍に設定される。しかしながら、この場合、上記のように２倍のトータルゲインが選択されるので、露光時間の急激な低下が相殺される。
デコード回路４５は、第一の選択回路４０から供給される最大積分時間調整信号Ａ４と、第二の選択回路４４から供給されるトータルゲインとを入力し、トータルゲインと最大積分時間調整信号Ａ４とに基づいて、利得調整信号Ａ１及び、積分時間調整信号Ａ２を生成する。デコード回路４５は、トータルゲイン＝露光時間×１０Ｙ（Ｙ＝アンプゲイン／２０）の関係が得られるように露光時間とアンプゲインの組を決定する。この式で、露光時間は、積分時間調整信号Ａ２により設定される露光時間を示し、アンプゲインは利得調整信号Ａ１に基づいてアンプ３により設定される利得値を示す。
図８は、デコード回路４５に供給されるトータルゲインと、各トータルゲインに対し、デコード回路４５から出力されるアンプゲイン及び露光時間の一例を数値で示すものであり、特にトータルゲインが最小となる領域が示されている。
次に、ＡＧＣ回路２９及びイメージセンサブロック２１の動作を説明する。図７に示すように、例えば１５ｆｐｓのフレームレートで動作が行われている状態で、露出制御回路３５に供給される平均輝度Ｙ１が目標輝度Ｔより低いと、トータルゲイン計算回路４２から出力されるトータルゲイン値が上昇し、デコード回路４５からの利得調整信号Ａ１によりアンプ３の利得が引き上げられるか、あるいは露光時間調整信号Ａ２により露光時間が延長される。この結果、アンプ３の出力レベルが上昇し、平均輝度Ｙ１が上昇する。
平均輝度Ｙ１が目標輝度Ｔに達する前に、アンプ３の利得Ｇが例えば第一の基準利得値Ｇａ１とヒステリシス値ＨＹＳとの和を越えると、シーケンス回路３７は状態Ｓ１から状態Ｓ２へ移行し、第一の選択信号ＳＥＬ１に基づいて最大積分時間ＭＡＸ−ＥＸＰが２倍に引き上げられる。すると、フレームレートは実質的に１５ｆｐｓから７．５ｆｐｓに変更される。
このとき、第二の選択信号ＳＥＬ２からデコード回路４５に供給されるトータルゲインは１／２となり、図８に示すデコード回路４５の演算動作に基づく利得調整信号Ａ１及び露光時間調整信号Ａ２によりアンプ３の利得Ｇが６ｄＢ減衰する。従って、フレームレートの変更にともなう平均輝度の瞬間的な変動が防止される。
また、アンプ３の利得Ｇが第二の基準利得値Ｇａ２とヒステリシス値ＨＹＳとの和を越えて、シーケンス回路３７が状態Ｓ２から状態Ｓ３に移行した場合でも、フレームレートの変更と同時に、アンプ３の利得Ｇが６ｄＢ減衰する。
次いで、平均輝度Ｙ１が目標輝度Ｔに未だ達していないと、トータルゲイン計算回路４２から出力されるトータルゲイン値が上昇し、アンプ３の利得Ｇが上昇する。このような動作により、平均輝度Ｙ１が目標輝度Ｔに一致するまでトータルゲイン値が上昇すると、アンプ３の利得Ｇ及び平均輝度Ｙ１が一定レベルに収束する。
一方、例えば７．５ｆｐｓのフレームレートで動作が行われている状態で、露出制御回路３５に供給される平均輝度Ｙ１が目標輝度Ｔより高いと、トータルゲイン計算回路４２から出力されるトータルゲイン値が低下し、デコード回路４５からの利得調整信号Ａ１に基づいてアンプ３の利得Ｇが引き下げられるか、あるいは露光時間調整信号Ａ２に基づいて露光時間が短縮される。この結果、アンプ３の出力レベルが低下し、平均輝度Ｙ１が低下する。
平均輝度Ｙ１が目標輝度Ｔに達する前に、アンプ３の利得Ｇが例えば第二の基準利得値Ｇａ２から６ｄＢとヒステリシス値ＨＹＳとの和を減算することにより得られた値以上低下すると、シーケンス回路３７は状態Ｓ２から状態Ｓ１へ遷移し、第一の選択信号ＳＥＬ１に基づいて最大積分時間ＭＡＸ−ＥＸＰが１／２倍に引き下げられる。すると、フレームレートは実質的に７．５ｆｐｓから１５ｆｐｓに変更される。
このとき、第三の選択信号ＳＥＬ３によりトータルゲイン値は２倍となり、図８に示すデコード回路４５の演算動作に基づく利得調整信号Ａ１及び露光時間調整信号Ａ２により、アンプ３の利得Ｇが６ｄＢ上昇する。従って、フレームレートの変更にともなう平均輝度の瞬間的な変動が防止される。
また、アンプ３の利得が第一の基準利得値Ｇａ１から６ｄＢとヒステリシス値ＨＹＳとの和を減算することにより得られた値以上低下して、シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移する場合にも、フレームレートの変更と同時に、アンプ３の利得Ｇが６ｄＢ上昇する。
次いで、平均輝度Ｙ１が目標輝度Ｔに未だ達していないと、トータルゲイン計算回路４２から出力されるトータルゲイン値が低下し、アンプ３の利得Ｇが低下する。このような動作により、平均輝度Ｙ１が目標輝度Ｔに一致するレベルまでトータルゲイン値が低下すると、アンプ３の利得Ｇ及び平均輝度Ｙ１が一定レベルに収束する。
上記のような動作を行うＡＧＣ回路２９において、特にトータルゲインが最小となる領域（すなわち、撮像対象の輝度が比較的高く、素子アレイ２内の各素子の露光時間を許容範囲の最短値付近とし得る領域）におけるアンプ３の利得Ｇと露光時間との調整動作を説明する。
図８に示すように、トータルゲインは１を最小値として、小数点以下を含む値で細かく調整される。そして、トータルゲインが１であるとき、アンプ３の利得Ｇは０ｄＢ、露光時間は１に設定される。この露光時間を１に設定することは、露光時間を基準クロック信号ＳＣＬＫの１パルス分に設定することを意味し、リセット信号と読み出し信号との間隔を基準クロック信号ＳＣＬＫの１パルス分に設定することを意味する。
そして、トータルゲインが１から２までの間の調整動作では、露光時間を１に固定したまま、アンプ３の利得が１〜６ｄＢまで増大される。トータルゲインが２となると、アンプ３の利得は０ｄＢに戻され、露光時間が２、即ち基準クロック信号ＳＣＬＫの２パルス分に設定される。
同様に、トータルゲインが２から３までの間の調整動作では、露光時間を２に固定したまま、アンプ３の利得が１〜３ｄＢまで増大される。トータルゲインが３となると、アンプ３の利得は０ｄＢに戻され、露光時間が３、即ち基準クロック信号ＳＣＬＫの３パルス分に設定される。
このような動作により、露光時間を変更しない範囲では、アンプ３の利得を調整することにより、トータルゲインを１以下の細かなステップで変更可能となる。従って、素子アレイ２内の各素子の露光時間を許容範囲の最短値付近としても、トータルゲインの変更による平均輝度Ｙ１の変化を従来例に比して抑制することが可能となる。
本実施の形態のＡＧＣ回路２９では、次に示す作用効果を得ることができる。
（１）フレームレートの変更は、タイミング制御回路３４の動作クロック信号を変更することなく、各フレームのブランキング時間ＢＲを変更することにより行われる。従って、フレームレートは２の整数乗以外の比で変更することができるので、フレームレートを低下させるとき、フレームレートの変更に基づく平均輝度Ｙ１の変化を抑制することができるとともに、画像の応答性の低下を抑制することができる。また、イメージセンサブロック２１から出力される撮像データの出力周波数を一定とすることができるので、次段の回路へのデータ転送動作が容易となる。
（２）ブランキング時間ＢＲの変更は、アンプ３の利得Ｇと所定の第一及び第二の基準利得値Ｇａ１，Ｇａ２との比較に基づいて最大積分時間ＭＡＸ−ＥＸＰを３段階に変更することにより行われる。従って、タイミング制御回路３４の動作クロック信号を変更することなく、実質的にフレームレートを３段階に変更することができる。
（３）アンプ３の利得Ｇと第一及び第二の基準利得値Ｇａ１，Ｇａ２とをシーケンス回路３７で比較する際、第一及び第二の基準利得値Ｇａ１，Ｇａ２に対しヒステリシス値ＨＹＳが加算あるいは減算される。従って、アンプ３の利得Ｇが第一及び第二の基準利得値Ｇａ１，Ｇａ２付近で変化するとき、最大積分時間ＭＡＸ−ＥＸＰすなわちフレームレートの頻繁かつ無用な切り換わりを防止することができる。
（４）シーケンス回路３７から供給される第一の選択信号ＳＥＬ１に基づいて最大積分時間ＭＡＸ−ＥＸＰを２倍したとき、第二の選択信号ＳＥＬ２に基づいてアンプ３の利得を１／２に減衰させることができる。従って、フレームレートの変更にともなう平均輝度Ｙ１の変動を防止して円滑な露光制御を行うことができる。
（５）シーケンス回路３７から供給される第一の選択信号ＳＥＬ１に基づいて最大積分時間ＭＡＸ−ＥＸＰを１／２倍したとき、第二の選択信号ＳＥＬ２に基づいてアンプ３の利得Ｇを２倍に増大させることができる。従って、フレームレートの変更にともなう平均輝度Ｙ１の変動を防止して円滑な露光制御を行うことができる。
（６）シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移するとき、あるいは状態Ｓ２から状態Ｓ１に遷移するとき、すなわち最大積分時間ＭＡＸ−ＥＸＰを１／２に短くするとき、第三の選択信号ＳＥＬ３によりトータルゲインが２倍に変更される。すると、アンプ３の利得が６ｄＢ増大されるため、このことは第二の基準利得値Ｇａ２あるいは第一の基準利得値Ｇａ１に６ｄＢを加算することを意味する。このような動作により、アンプ３の利得の変動に合わせて第一及び第二の基準利得値Ｇａ１，Ｇａ２を補正することができる。
（７）トータルゲイン計算回路４２で算出するトータルゲインを、１以下の細かなステップで出力し、アンプ３の利得Ｇを調整することにより１未満のトータルゲインの変化を可能とした。従って、素子アレイ２内の各素子の露光時間を許容範囲の最短値付近に設定しても、トータルゲインの変更による平均輝度Ｙ１の変化を従来例に比して抑制することができる。この結果、露光時間の調整範囲を、各素子の露光時間の許容最短値まで拡大することができる。
（第二の実施の形態）
図９は、本発明の第二の実施の形態の露出制御回路３５を示す。第一の実施の形態では、最大積分時間ＭＡＸ−ＥＸＰをあらかじめ固定された３段階の値から選択する構成としたが、第二実施の形態では、３段階の最大積分時間の値を可変とする構成としたものである。
レジスタ４６ａ、４６ｂ、４６ｃ、４６ｄ、４６ｅ、４６ｆには、第一の基準利得値Ｇａ１、ヒステリシス値ＨＹＳ、第二の基準利得値Ｇａ２、基準最大積分時間ＭＡＸ−ＥＸＰＳ、第一及び第二の演算係数ＥＡＤＪ１，ＥＡＤＪ２がそれぞれ格納されている。
第一の基準利得値Ｇａ１及びヒステリシス値ＨＹＳは、加減算回路４７ａに供給され、加減算回路４７ａは第一の基準利得値Ｇａ１とヒステリシス値ＨＹＳとの加算値及び第一の基準利得値Ｇａ１からヒステリシス値ＨＹＳが減算された減算値を比較器４８に供給する。
第二の基準利得値Ｇａ２及びヒステリシス値ＨＹＳは、加減算回路４７ｂに供給され、加減算回路４７ｂは第二の基準利得値Ｇａ２とヒステリシス値ＨＹＳとの加算値及び第二の基準利得値Ｇａ２からヒステリシス値ＨＹＳが減算された減算値を比較器４８に供給する。
選択回路４９には、基準最大積分時間ＭＡＸ−ＥＸＰＳと、乗算器５０ａから供給された基準最大積分時間ＭＡＸ−ＥＸＰＳと第一の演算係数ＥＡＤＪ１と乗算値と、乗算器５０ｂから供給された基準最大積分時間ＭＡＸ−ＥＸＰＳと第二の演算係数ＥＡＤＪ２との乗算値とが供給される。そして、選択回路４９は比較器４８の出力信号に基づいて３つの値のうちのいずれか一つを選択して、選択値を最大積分時間ＭＡＸ−ＥＸＰを設定する最大積分時間調整信号Ａ４として出力する。
最大積分時間ＭＡＸ−ＥＸＰ（最大積分時間調整信号Ａ４）は、除算器５１及びフリップフロップ回路５２に供給され、そのフリップフロップ回路５２の出力信号は、除算器５１及び比較器４８に供給される。フリップフロップ回路５２は、各フレームの最大積分時間ＭＡＸ−ＥＸＰを保持すると同時に、その前フレームの最大積分時間ＭＡＸ−ＥＸＰを出力する。
除算器５１は、現在のフレームの最大積分時間ＭＡＸ−ＥＸＰと前フレームの最大積分時間ＭＡＸ−ＥＸＰとの比を算出し、その算出結果を乗算器５３に供給する。
トータルゲイン計算回路５４は、平均輝度Ｙ１と目標輝度Ｔ及び前フレームのトータルゲインに基づいて、第一の実施の形態と同様に現フレームのトータルゲインを算出する。
トータルゲイン計算回路５４により算出されたトータルゲインは、乗算器５３及び比較器４８に供給される。乗算器５３は、トータルゲインと除算器５１の出力信号とを乗算して、乗算信号をデコード回路５５に供給する。この乗算器５３の動作は、最大積分時間ＭＡＸ−ＥＸＰの変化を相殺するようにトータルゲインの補正を行うことに対応しており、第一の実施の形態の乗算器４３ａ〜４３ｃ及び第二の選択回路４４の動作に相当する。デコード回路５５は、第一の実施の形態と同様に動作する。
このように構成された露出制御回路３５において、比較器４８及び選択回路４９は、次に示す（ａ）〜（ｄ）の４通りの動作を行う。なお、第一及び第二の基準利得値をＧａ１，Ｇａ２、ヒステリシス値をＨＹＳ、最大積分時間をＭＡＸ−ＥＸＰ、基準最大積分時間をＭＡＸ−ＥＸＰＳ、第一及び第二の演算係数をＥＡＤＪ１，ＥＡＤＪ２とする。
（ａ）Ｇａ１＋ＨＹＳ＜トータルゲインであり、前フレームの最大積分時間
ＭＡＸ−ＥＸＰ＝ＭＡＸ−ＥＸＰＳであるとき、選択回路４９はＭＡＸ−ＥＸＰＳ×ＥＡＤＪ１を選択して出力する。
（ｂ）Ｇａ１−ＨＹＳ＞トータルゲインであり、前フレームの最大積分時間
ＭＡＸ−ＥＸＰ＝ＭＡＸ−ＥＸＰＳ×ＥＡＤＪ１であるとき、選択回路４９はＭＡＸ−ＥＸＰＳを選択して出力する。
（ｃ）Ｇａ２＋ＨＹＳ＜トータルゲインであり、前フレームの最大積分時間
ＭＡＸ−ＥＸＰ＝ＭＡＸ−ＥＸＰＳ×ＥＡＤＪ１であるとき、選択回路４９はＭＡＸ−ＥＸＰＳ×ＥＡＤＪ２を選択して出力する。
（ｄ）Ｇａ２−ＨＹＳ＞トータルゲインであり、前フレームの最大積分時間
ＭＡＸ−ＥＸＰ＝ＭＡＸ−ＥＸＰＳ×ＥＡＤＪ２であるとき、選択回路４９はＭＡＸ−ＥＸＰＳ×ＥＡＤＪ１を選択して出力する。
このような動作により、トータルゲインの変化に基づいて、最大積分時間
ＭＡＸ−ＥＸＰＳを３段階に切換えることができる。そして、第一及び第二の演算係数ＥＡＤＪ１，ＥＡＤＪ２を適宜に変更することにより、３段階の最大積分時間を適宜に変更可能となる。
従って、第二の実施の形態では、第一の実施の形態で得られた作用効果に加えて、３段階に切換える最大積分時間ＭＡＸ−ＥＸＰを適宜に変更することができるので、最大積分時間ＭＡＸ−ＥＸＰすなわちフレームレートを柔軟に設定することができる。
各実施の形態は、次に示すように変更してもよい。
・第一及び第二の実施の形態において、最大積分時間の切り替えは、４段階以上であってもよい。
【書類名】 明細書
【発明の名称】 自動利得制御回路
【特許請求の範囲】
【請求項１】
イメージセンサからフレーム単位で出力される輝度データの平均輝度と目標輝度との比較に基づいて、イメージセンサを露光する積分時間を調整する積分時間調整信号と、イメージセンサの出力信号を増幅するアンプの利得を調整する利得調整信号と、フレームレートを変更するためのフレームレート調整信号を出力する自動利得制御回路であって、
各フレームのブランキング時間を調整して、前記イメージセンサの最大積分時間を切換える最大積分時間調整信号を前記フレームレート調整信号として出力する露出制御回路を備える自動利得制御回路。
【請求項２】
請求項１記載の自動利得制御回路において、前記露出制御回路は、
前記平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、
前記トータルゲインと最大積分時間とに基づいて、前記積分時間調整信号及び利得調整信号を生成するデコード回路と、
前記利得調整信号と基準利得値との比較に基づいて前記最大積分時間を切換えて、最大積分時間調整信号を生成する最大積分時間切換え回路と、
前記トータルゲイン計算回路と前記デコード回路との間に接続され、前記最大積分時間切換え回路からの前記最大積分時間調整信号に基づいて、前記最大積分時間の変化が相殺されるように前記トータルゲインを補正するトータルゲイン補正回路とを含む、自動利得制御回路。
【請求項３】
請求項２記載の自動利得制御回路において、前記最大積分時間切換え回路は、
前記利得調整信号と複数の基準利得値とを比較して、第一の選択信号を生成するシーケンス回路と、
前記第一の選択信号に従って複数の最大積分時間の中からいずれか一つを選択する第一の選択回路とを含む、自動利得制御回路。
【請求項４】
請求項３記載の自動利得制御回路において、前記シーケンス回路は、前記基準利得値にヒステリシス値を加算若しくは減算した値と、前記利得調整信号とを比較する、自動利得制御回路。
【請求項５】
請求項３または４記載の自動利得制御回路において、前記シーケンス回路は、前記最大積分時間の短縮に基づく前記利得調整信号の相対変化が相殺されるように前記基準利得値を調整する基準利得値調整回路を含む、自動利得制御回路。
【請求項６】
請求項２記載の自動利得制御回路において、前記トータルゲイン補正回路は、前記最大積分時間の変化の比の逆数を前記トータルゲイン計算回路により算出されたトータルゲインに乗算する乗算回路を含む、自動利得制御回路。
【請求項７】
請求項２乃至６のいずれか１項に記載の自動利得制御回路において、前記デコード回路は、前記イメージセンサの最短露光時間領域で、前記トータルゲインに基づいて、前記イメージセンサの露光時間を固定した状態で前記アンプの利得が調整されるように前記利得調整信号及び積分時間調整信号を生成する、自動利得制御回路。
【請求項８】
イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路であって、
平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、
前記トータルゲインと最大積分時間調整信号とに基づいて、前記積分時間を調整する積分時間調整信号と、前記アンプの利得を調整する利得調整信号とを生成するデコード回路と、
前記利得調整信号と基準利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の切換えに関連する選択信号を生成する最大積分時間切換え回路と、
前記トータルゲイン計算回路と前記デコード回路との間に接続され、前記最大積分時間切換え回路からの前記選択信号に基づいて、前記最大積分時間の変化が相殺されるように前記トータルゲインを補正するトータルゲイン補正回路とを備える、自動利得制御回路。
【請求項９】
イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路であって、
平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、
前記トータルゲインと最大積分時間調整信号とに基づいて、前記積分時間を調整する積分時間調整信号と、前記アンプの利得を調整する利得調整信号とを生成するデコード回路と、
前記利得調整信号と基準利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の変化を示すレート信号を生成する最大積分時間切換え回路と、
前記トータルゲイン計算回路と前記デコード回路との間に接続され、前記最大積分時間切換え回路からの前記レート信号に基づいて、前記最大積分時間の変化が相殺されるように前記トータルゲインを補正するトータルゲイン補正回路とを備える、自動利得制御回路。
【請求項１０】
イメージセンサから検出される輝度情報により、イメージセンサの出力信号を増幅するアンプの利得と、フレームレートとを変更する自動利得制御回路であって、
前記フレームレートの変更を行う際に、該変更の変化の比の略逆数の変化の利得変更をアンプに与える利得変更回路を備える、自動利得制御回路。
【発明の詳細な説明】
［技術分野］
本発明は、デジタルスチルカメラあるいはデジタルビデオカメラ等の画像機器に搭載されるイメージセンサの露光制御に使用される自動利得制御（ＡＧＣ：Auto Gain Control）回路に関するものである。
【０００１】
イメージセンサ（ＣＣＤあるいはＣＭＯＳ）を用いたカメラシステムでは、撮像された被写体の明るさに対し、露出を自動的に補正するＡＧＣ機能が備えられたものが多い。このＡＧＣ機能は、撮像された画面の輝度を算出し、目標となる輝度との差に基づいて露出補正を行う。露出を調整するには、撮像素子の出力信号を増幅する増幅器の利得の調整、あるいは露光時間を調整することにより行われる。このようなＡＧＣ機能において、露出調整動作の円滑化及び露出調整範囲の拡大が必要となっている。
【０００２】
［背景技術］
デジタルスチルカメラあるいはデジタルビデオカメラ等の画像機器に搭載されるＡＧＣ回路では、高輝度から低輝度まで広範囲な輝度の撮像対象に対応するため、撮像対象の輝度に合わせてフレームレートを動的に調整することが行われている。このようなフレームレートの変更は、イメージセンサを制御するクロック信号を変更することにより行われる。すなわち、イメージセンサのクロック信号は、基準クロック信号を分周することにより生成され、その分周比を変更することによりクロック信号の変更が行われる。
【０００３】
図１０に基準クロック信号の分周信号に基づいてフレームレートを変更するＡＧＣ回路の従来例を示す。
同図において、イメージセンサブロック１は、ＣＭＯＳイメージセンサ等の多数の光電変換素子からなる素子アレイ２と、アンプ３と、ＡＤ変換器４と、タイミング制御回路５及び分周回路６を含む。
【０００４】
分周回路６は、基準クロック信号ＳＣＬＫを分周して内部クロック信号ＣＬＫを生成し、タイミング制御回路５に供給する。タイミング制御回路５は、内部クロック信号ＣＬＫに基づいて水平・垂直同期信号ＨＶを生成するとともに、素子アレイ２にリセット信号及び読み出し信号等を出力する。
【０００５】
素子アレイ２は、リセット信号及び読み出し信号に基づいて、各光電変換素子に対し行毎にリセット動作及び読み出し動作を行い、その読み出しデータをアンプ３に順次供給する。アンプ３は、読み出しデータを増幅し、ＡＤ変換器４はアンプ３の出力信号をデジタル値に変換して輝度データＢＤを生成する。
【０００６】
ＡＧＣ回路７は、加算器８、フリップフロップ回路９、除算器１０及び露出制御回路１１を含む。
加算器８にはＡＤ変換器４から供給される輝度データＢＤが入力される。そして、加算器８、フリップフロップ回路９及び除算器１０の動作により、１フレーム分の平均輝度Ｙ１が算出される。このような動作は、イメージセンサブロック１から供給される水平・垂直同期信号ＨＶに基づいて、イメージセンサブロック１の動作と同期して行われる。
【０００７】
露出制御回路１１には、除算器１１から供給される平均輝度Ｙ１と、あらかじめレジスタ等の記憶装置に設定された目標輝度Ｔとが入力される。そして、露出制御回路１１は、目標輝度Ｔと平均輝度Ｙ１との差に基づいて、アンプ３に利得調整信号Ａ１を供給し、タイミング制御回路５に積分（露光）時間調整信号Ａ２を供給し、分周回路６に分周比設定信号Ａ３を供給する。
【０００８】
アンプ３は利得調整信号Ａ１に基づいて利得を調整し、タイミング制御回路５は積分（露光）時間調整信号Ａ２に基づいて、各素子に供給されるリセット信号と読み出し信号との間の時間間隔である積分時間を調整し、分周回路６は分周比設定信号Ａ３に基づいて分周比を設定する。
【０００９】
このように構成されたＡＧＣ回路は、露出制御回路１１に入力される平均輝度Ｙ１と目標輝度Ｔとに差がある場合には、露出制御回路１１から供給される利得調整信号Ａ１と、積分時間調整信号Ａ２と、分周比設定信号Ａ３に基づいて、平均輝度Ｙ１を目標輝度Ｔに一致させるような制御を行う。
【００１０】
すなわち、利得調整信号Ａ１に基づくアンプ３の利得の調整と、積分時間調整信号Ａ２に基づく積分時間の調整と、分周比設定信号Ａ３に基づくフレームレートの変更との組み合わせに基づくトータルゲインの調整により、平均輝度Ｙ１の調整が行われる。
【００１１】
そして、撮像対象が高輝度である場合には、積分時間の調整のみに基づいてトータルゲインの変更が行われ、撮像対象が中輝度あるいは低輝度である場合には、積分時間の調整と、フレームレートの変更と、アンプ３の利得の調整とに基づいてトータルゲインの変更が行われる。
【００１２】
図１１は、上記のようなＡＧＣ回路において、各フレームの平均輝度Ｙ１が目標輝度Ｔより低い場合に、アンプ３の利得Ｇ１の調整と、フレームレートＦＬの変更とに基づいて平均輝度Ｙ１を調整する動作を示す。
【００１３】
例えばフレームレートＦＬが３０fpsで動作している状態で、平均輝度Ｙ１が目標輝度より低いと、利得調整信号Ａ１に基づいてアンプ３の利得Ｇ１が引き上げられ、これにともなって平均輝度Ｙ１が上昇する。
【００１４】
アンプ３の利得Ｇ１があらかじめ設定された所定レベルに達しても目標輝度Ｔに達しないと、フレームレートＦＬが３０fpsから１５fpsに変更される。すると、積分時間が２倍となるため、瞬間的に平均輝度Ｙ１が２倍に上昇する。
【００１５】
平均輝度Ｙ１が目標輝度Ｔを越えると、アンプ３の利得Ｇ１が引き下げられ、平均輝度Ｙ１が低下する。そして、所定時間経過後に平均輝度Ｙ１が目標輝度Ｔより高いと、再びフレームレートＦＬが１５fpsから３０fpsに変更され、アンプ３の利得Ｇ１が引き上げられる。
【００１６】
次いで、所定時間後に平均輝度Ｙ１が目標輝度Ｔに達していないと、フレームレートＦＬが３０fpsから１５fpsに再び変更される。
このような動作により、平均輝度Ｙ１が目標輝度Ｔに一致すると、アンプ３の利得Ｇ１及び平均輝度Ｙ１が一定レベルに収束する。
【００１７】
また、撮像対象が高輝度であるとき、トータルゲインの調整は積分時間調整信号のみに基づいて行われる。図１２は、積分時間調整信号Ａ２のみに基づいてトータルゲインを調整する場合の露光時間の変化を示す。この露光時間は、分周回路から供給されるクロック信号のパルス数に基づいて制御されるため、露光時間はトータルゲインの値に比例する。
【００１８】
上記のように、基準クロック信号ＳＣＬＫを分周して、タイミング制御回路５に入力される内部クロック信号ＣＬＫを変更することによりフレームレートを変更する構成では、２の整数乗の比でフレームレートが変更される。すると、低輝度の撮像対象に対応してフレームレートが低下するとき、撮像対象の動作に対する応答性が低下して画像にぶれが生じる等、画像の滑らかさが損なわれるという問題点がある。
【００１９】
そして、図１１に示すように、フレームレートが切換えられたとき、トータルゲインが瞬間的に変化するため、撮像された画像の平均輝度Ｙ１の変動が大きく、露光制御を円滑に行うことができないとともに、平均輝度Ｙ１に収束するまでの時間が長くなる。
【００２０】
また、フレームレートの変更に基づいて内部クロック信号ＣＬＫが変化するため、その内部クロック信号ＣＬＫの変動にともない、画像の出力タイミングもダイナミックに変動する。従って、画像を送受信するシステム間で同期をとるための構成が複雑となる。
【００２１】
また、図１２に示すように、トータルゲインが最小の領域では、トータルゲインを１から２に変更して積分時間調整信号Ａ２のみに基づいて露光時間を調整するとき、その露光時間も１から２に変更される。この露光時間を１に設定するとは、露光時間を内部クロック信号ＣＬＫの１パルス分に設定し、リセット信号と読み出し信号との間隔を内部クロック信号ＣＬＫの１パルス分に設定することを意味する。
【００２２】
従って、最短の露光時間である１から次の露光時間である２に変化するとき、平均輝度が１／２以上変化しないと露光制御が行われない。つまり、最短露光時間で動作している状態から平均輝度が低下して次の露光時間に変化するとき、撮像される画像の輝度が瞬間的に変化するため、円滑な露光制御を行うことができない。
【００２３】
このようなことから、素子アレイ２を構成する光電変換素子の許容露光時間範囲のうち、最短露光時間付近は使用されていない。従って、高輝度側の露光制御において、イメージセンサの性能を十分に活用することができず、露光制御範囲が制限されているという問題点がある。
【００２４】
本発明の目的は、撮像される画像の輝度の変動に対する露光制御を円滑化し、かつ撮像対象の輝度に対する露光制御範囲を拡大し得るＡＧＣ回路を提供することにある。
【００２５】
［発明の開示］
本発明の第一の態様において、イメージセンサからフレーム単位で出力される輝度データの平均輝度と目標輝度との比較に基づいて、イメージセンサを露光する積分時間を調整する積分時間調整信号と、イメージセンサの出力信号を増幅するアンプの利得を調整する利得調整信号と、フレームレートを変更するためのフレームレート調整信号を出力する自動利得制御回路が提供される。自動利得制御回路は、各フレームのブランキング時間を調整して、イメージセンサの最大積分時間を切換える最大積分時間調整信号をフレームレート調整信号として出力する露出制御回路を含む。
【００２６】
本発明の第二の態様において、イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路が提供される。自動利得制御回路は、平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、トータルゲインと最大積分時間調整信号とに基づいて、積分時間を調整する積分時間調整信号と、アンプの利得を調整する利得調整信号とを生成するデコード回路と、利得調整信号と基準利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の切換えに関連する選択信号を生成する最大積分時間切換え回路と、トータルゲイン計算回路とデコード回路との間に接続され、最大積分時間切換え回路からの選択信号に基づいて、最大積分時間の変化が相殺されるようにトータルゲインを補正するトータルゲイン補正回路とを含む。
【００２７】
本発明の第三の態様において、イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路が提供される。自動利得制御回路は、平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、トータルゲインと最大積分時間調整信号とに基づいて、積分時間を調整する積分時間調整信号と、アンプの利得を調整する利得調整信号とを生成するデコード回路と、利得調整信号と基準利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の変化を示すレート信号を生成する最大積分時間切換え回路と、トータルゲイン計算回路とデコード回路との間に接続され、最大積分時間切換え回路からのレート信号に基づいて、最大積分時間の変化が相殺されるようにトータルゲインを補正するトータルゲイン補正回路とを含む。
【００２８】
本発明の第四の態様において、イメージセンサから検出される輝度情報により、イメージセンサの出力信号を増幅するアンプの利得と、フレームレートとを変更する自動利得制御回路が提供される。自動利得制御回路は、フレームレートの変更を行う際に、該変更の変化の比の略逆数の変化の利得変更をアンプに与える利得変更回路を含む。
【００２９】
［発明を実施するための最良の形態］
（第一の実施の形態）
図１３は、本発明のＡＧＣ回路が搭載されるカラープロセッサＩＣの概要を示す。イメージセンサブロック２１の出力信号は、オフセット電圧補正回路２２、レンズシェーディング補正回路２３、不良画素補正回路２４、ＲＧＢ補間処理回路２５、色補正回路２６、輪郭強調回路２７、偽色補正回路２８を介してＡＧＣ回路２９及びフリッカノイズキャンセル回路３０に供給される。
【００３０】
また、偽色補正回路２８の出力信号は、ガンマ補正回路３１及び解像度変換回路３２を介して出力フォーマット変換回路３３から映像データ信号Ｇoutとして出力される。
【００３１】
ＡＧＣ回路２９は、イメージセンサブロック２１から出力される出力信号の輝度を所定の輝度に維持するように動作する。そのＡＧＣ回路２９及びイメージセンサブロック２１の構成を図１に従って説明する。なお、同図において、図１０に示す従来例と同一構成部分は同一符号を付して説明する。また、ＡＧＣ回路２９はフリッカノイズキャンセル回路３０の出力信号を入力し、フリッカノイズキャンセル動作に寄与するが、本発明はフリッカノイズキャンセル動作とは関係しないので、図１において、ＡＧＣ回路２９におけるフリッカノイズキャンセル動作に関与する部分及びその説明を省略する。
【００３２】
イメージセンサブロック２１は、素子アレイ２と、アンプ３と、ＡＤ変換器４と、タイミング制御回路３４とを含む。タイミング制御回路３４は、基準クロック信号ＳＣＬＫを入力し、その基準クロック信号ＳＣＬＫに従って水平・垂直同期信号ＨＶを生成するとともに、素子アレイ２にリセット信号及び読み出し信号等を供給する。
【００３３】
素子アレイ２は行列配置された複数の光電変換素子を含み、リセット信号及び読み出し信号に従って各光電変換素子に対し、行毎にリセット動作及び読み出し動作を行い、その読み出しデータをアンプ３に順次供給する。アンプ３は、読み出しデータ（アナログ信号）を増幅し、ＡＤ変換器４はアンプ３のアナログ出力信号をデジタル値に変換してデジタル信号を生成する。
【００３４】
ＡＧＣ回路２９は、加算器８、フリップフロップ回路９、除算器１０及び露出制御回路３５を含む。
加算器８はＡＤ変換器４の出力信号を輝度データＢＤとして入力する。加算器８、フリップフロップ回路９及び除算器１０の動作により、１フレーム分の平均輝度Ｙ１が算出される。このような動作は、イメージセンサブロック２１から出力される水平・垂直同期信号ＨＶに従ってイメージセンサブロック２１の動作に同期して行われる。
【００３５】
露出制御回路３５には、除算器１１から供給される平均輝度Ｙ１と、レジスタ等の記憶装置に予め設定された目標輝度Ｔとが入力される。そして、露出制御回路３５は、目標輝度Ｔと平均輝度Ｙ１との差に基づいて、アンプ３に利得調整信号Ａ１を供給し、タイミング制御回路３４に積分（露光）時間調整信号Ａ２及び最大積分時間調整信号Ａ４を供給する。
【００３６】
従って、アンプ３は利得調整信号Ａ１に従って利得を調整する。タイミング制御回路３４は積分（露光）時間調整信号Ａ２に従って各素子に供給されるリセット信号と読み出し信号との時間間隔である積分時間を調整する。また、タイミング制御回路３４は最大積分時間調整信号Ａ４と、内蔵カウンタ回路３６の基準クロック信号ＳＣＬＫのカウント値とに基づいて１フレーム分の時間を設定する。
【００３７】
すなわち、図３に示すように、最大積分時間調整信号Ａ４に基づいて、最大積分時間MAX-EXPが「５１２」に設定されると、タイミング制御回路３４は基準クロック信号ＳＣＬＫの５１２パルスに相当する時間（１５fpsに相当）を１フレームに設定する。そして、タイミング制御回路３４は、その１フレーム内のアクティブ期間ＡＣ内で垂直同期信号に基づいてリセット信号及び読み出し信号を出力する。
【００３８】
また、最大積分時間調整信号Ａ４に基づいて、最大積分時間MAX-EXPが「１０２４」に設定されると、タイミング制御回路３４は基準クロック信号ＳＣＬＫの１０２４パルスに相当する時間（７．５fpsに相当）を１フレームに設定する。そして、タイミング制御回路３４は、その１フレーム内のアクティブ期間ＡＣ内で垂直同期信号に基づいてリセット信号及び読み出し信号を出力する。
【００３９】
このとき、タイミング制御回路３４は、最大積分時間調整信号Ａ４に基づいて各フレームのアクティブ期間ＡＣは変化させず、ブランキング期間ＢＲのみを変化させる。そして、最大積分時間MAX-EXPが「１０２４」に設定されたとき、各素子アレイ２内の各素子の積分時間は、最大積分時間MAX-EXPが「５１２」に設定された場合の２倍の時間の範囲で調整可能となる。
【００４０】
このように構成されたイメージセンサブロック２１は、露出制御回路３５に入力される平均輝度Ｙ１と目標輝度Ｔとに差がある場合には、露出制御回路３５から出力される利得調整信号Ａ１と、積分時間調整信号Ａ２と、最大積分時間調整信号Ａ４とに基づいて、平均輝度Ｙ１が目標輝度Ｔに一致するような制御を行う。
【００４１】
露出制御回路３５の具体的構成を図２に示す。シーケンス回路３７にはレジスタ(記憶装置)３８ａ，３８ｂに格納された第一及び第二の利得基準値Ｇｓ１，Ｇｓ２と、レジスタ３８ｃに格納されたヒステリシス値ＨＹＳとが供給される。
【００４２】
減算部３９ａ，３９ｂは第一及び第二の利得基準値Ｇｓ１，Ｇｓ２をそれぞれ６dB分減衰させた減衰値を生成し、その減衰値をシーケンス回路３７に供給する。そして、シーケンス回路３７は後記デコード回路４５から供給される利得調整信号Ａ１により設定される利得値Ｇと各値との比較に基づいて図４に示す状態遷移図に従って動作し、第一〜第三の選択信号SEL1〜SEL3を生成する。
【００４３】
第一の選択信号SEL1は、第一の選択回路４０に供給される。乗算器４１ａは、レジスタ３８ｄに格納されている基準最大積分時間MAX-EXPSを１倍して、基準最大積分時間MAX-EXPSを第一の選択回路４０に供給する。乗算器４１ｂは、基準最大積分時間MAX-EXPSを２倍して、２倍の基準最大積分時間MAX-EXPSを第一の選択回路４０に供給する。乗算器４１ｃは、基準最大積分時間MAX-EXPSを４倍して、４倍の基準最大積分時間MAX-EXPSを第一の選択回路４０に供給する。
【００４４】
図４に示すように、シーケンス回路３７は、利得値Ｇが第一の基準利得値Ｇａ１より小さいとき、状態Ｓ１に設定される。この状態から、利得値Ｇが上昇して、第一の基準利得値Ｇａ１とヒステリシス値ＨＹＳとの和を超えると、シーケンス回路３７は、状態Ｓ２に遷移する。
【００４５】
この状態から、利得値Ｇがさらに上昇して、第二の基準利得値Ｇａ２とヒステリシス値ＨＹＳとの和を超えると、シーケンス回路３７は、状態Ｓ３に遷移する。
【００４６】
状態Ｓ３から、利得値Ｇが低下して、第二の基準利得値Ｇａ２から６dB分及びヒステリシス値ＨＹＳ分低下した値を下回ると、シーケンス回路３７は、状態Ｓ２に遷移する。
【００４７】
状態Ｓ２からさらに利得値Ｇが低下して、第二の基準利得値Ｇａ１から６dB分及びヒステリシス値ＨＹＳ分低下した値を下回ると、シーケンス回路３７は、状態Ｓ１に遷移する。
【００４８】
図５は、上記のような動作を行うシーケンス回路３７の動作の一例を示すタイミングチャートである。フレーム１，２でシーケンス回路３７が状態Ｓ１であるとき、第一の選択回路４０は第一の選択信号SEL1に従って最大積分時間MAX-EXP基準最大積分時間MAX-EXPS×１を最大積分時間MAX-EXPとして選択し、MAX-EXPS×１に対応する最大積分時間調整信号Ａ４を出力する。
【００４９】
次いで、フレーム３，４でシーケンス回路３７が状態Ｓ２に遷移すると、第一の選択回路４０は第一の選択信号SEL1に従って基準最大積分時間MAX-EXPS×２を最大積分時間MAX-EXPとして選択し、MAX-EXPS×２に対応する最大積分時間調整信号Ａ４を出力する。
【００５０】
次いで、フレーム５，６でシーケンス回路３７が状態Ｓ３に遷移すると、第一の選択回路４０は第一の選択信号SEL1に従って基準最大積分時間MAX-EXPS×４を最大積分時間MAX-EXPとして選択し、MAX-EXPS×４に対応する最大積分時間調整信号Ａ４を出力する。
【００５１】
次いで、フレーム７，８でシーケンス回路３７が状態Ｓ２に遷移すると、第一の選択回路４０は第一の選択信号SEL1に従って基準最大積分時間MAX-EXPS×２を最大積分時間MAX-EXPとして選択し、MAX-EXPS×２に対応する最大積分時間調整信号Ａ４を出力する。
【００５２】
従って、利得値Ｇの変化に基づく３段階の状態Ｓ１〜Ｓ３の遷移により、３種類の最大積分時間MAX-EXPのうちのいずれかが選択されて、最大積分時間調整信号Ａ４が出力される。
【００５３】
トータルゲイン計算回路４２は、目標輝度Ｔと１フレーム毎の平均輝度Ｙ１とを入力するとともに、前フレームで算出されたトータルゲイン値を保持している。トータルゲイン計算回路４２は、目標輝度Ｔと平均輝度Ｙ１とに基づいて補正値を算出し、その補正値を前フレームのトータルゲイン値に乗算して新たなトータルゲインを算出する。このトータルゲインは、図８に示すように、小数点以下の値まで算出され、図１２に示す従来例のトータルゲインよりも高い精度を有する。
【００５４】
トータルゲイン計算回路４２で算出されたトータルゲインは、３個の乗算器４３ａ、４３ｂ及び４３ｃに供給される。乗算器４３ａは、トータルゲインを１倍し、その１倍のトータルゲインを第二の選択回路４４に供給する。乗算器４３ｂは、トータルゲインを１／２倍し、その１／２倍のトータルゲインを第二の選択回路４４に供給する。乗算器４３ｃは、トータルゲインを２倍し、その２倍のトータルゲインを第二の選択回路４４に供給する。
【００５５】
第二の選択回路４４には、シーケンス回路３７から第二及び第三の選択信号SEL2，SEL3が入力される。第二及び第三の選択信号SEL2，SEL3は、図５に示すように、状態Ｓ１〜Ｓ３が遷移するフレームにおいてハイ（Ｈ）レベルに立ち上がり、その他はロー（Ｌ）レベルに立ち下がる。詳しくは、シーケンス回路３７が状態Ｓ１から状態Ｓ２に遷移するフレーム及び状態Ｓ２から状態Ｓ３に遷移するフレームにおいて、第二の選択信号SEL2はＨレベルに立ち上がる。シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移するフレーム及び状態Ｓ２から状態Ｓ１に遷移するフレームにおいて、第三の選択信号SEL3はＨレベルに立ち上がる。
【００５６】
第二の選択回路４４は、第二及び第三の選択信号SEL2，SEL3に基づいて、乗算器４３ａ〜４３ｃからそれぞれ供給される３個のトータルゲインのうちのいずれか一つを選択し、選択されたトータルゲインをデコード回路４５に供給する。
【００５７】
すなわち、図６に示すように、第二及び第三の選択信号SEL2，SEL3がともにＬレベルであるとき、第二の選択回路４４はトータルゲイン計算回路４２から供給される１倍のトータルゲインを選択してデコード回路４５に供給する。また、第二の選択信号SEL2がＨレベルで第三の選択信号SEL3がＬレベルであるとき、第二の選択回路４４はトータルゲイン計算回路４２から供給される１／２倍のトータルゲインを選択してデコード回路４５に供給する。また、第二の選択信号SEL2がＬレベルで第三の選択信号SEL3がＨレベルであるとき、第二の選択回路４４はトータルゲイン計算回路４２から供給される２倍のトータルゲインを選択してデコード回路４５に供給する。
【００５８】
シーケンス回路３７が状態Ｓ１から状態Ｓ２に遷移するとき及び状態Ｓ２から状態Ｓ３に遷移するとき、第一の選択回路４０から供給される最大積分時間調整信号Ａ４に基づいて、フレームレートが実質的に２倍に増大し、露光時間が瞬間的に２倍に設定される。しかしながら、この場合、上記のように１／２倍のトータルゲインが選択されるので、露光時間の急激な上昇が相殺される。即ち、フレームレートが変更される際に、その変更の変化の比の略逆数の変化の利得変更がアンプ３に与えられる。
【００５９】
また、シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移するとき及び状態Ｓ２から状態Ｓ１に遷移するとき、第一の選択回路４０から供給される最大積分時間調整信号Ａ４に基づいて、フレームレートが実質的に１／２倍に減少し、露光時間が瞬間的に１／２倍に設定される。しかしながら、この場合、上記のように２倍のトータルゲインが選択されるので、露光時間の急激な低下が相殺される。
【００６０】
デコード回路４５は、第一の選択回路４０から供給される最大積分時間調整信号Ａ４と、第二の選択回路４４から供給されるトータルゲインとを入力し、トータルゲインと最大積分時間調整信号Ａ４とに基づいて、利得調整信号Ａ１及び、積分時間調整信号Ａ２を生成する。デコード回路４５は、トータルゲイン＝露光時間×１０Ｙ(Ｙ＝アンプゲイン／２０)の関係が得られるように露光時間とアンプゲインの組を決定する。この式で、露光時間は、積分時間調整信号Ａ２により設定される露光時間を示し、アンプゲインは利得調整信号Ａ１に基づいてアンプ３により設定される利得値を示す。
【００６１】
図８は、デコード回路４５に供給されるトータルゲインと、各トータルゲインに対し、デコード回路４５から出力されるアンプゲイン及び露光時間の一例を数値で示すものであり、特にトータルゲインが最小となる領域が示されている。
【００６２】
次に、ＡＧＣ回路２９及びイメージセンサブロック２１の動作を説明する。図７に示すように、例えば１５fpsのフレームレートで動作が行われている状態で、露出制御回路３５に供給される平均輝度Ｙ１が目標輝度Ｔより低いと、トータルゲイン計算回路４２から出力されるトータルゲイン値が上昇し、デコード回路４５からの利得調整信号Ａ１によりアンプ３の利得が引き上げられるか、あるいは露光時間調整信号Ａ２により露光時間が延長される。この結果、アンプ３の出力レベルが上昇し、平均輝度Ｙ１が上昇する。
【００６３】
平均輝度Ｙ１が目標輝度Ｔに達する前に、アンプ３の利得Ｇが例えば第一の基準利得値Ｇａ１とヒステリシス値ＨＹＳとの和を越えると、シーケンス回路３７は状態Ｓ１から状態Ｓ２へ移行し、第一の選択信号SEL1に基づいて最大積分時間MAX-EXPが２倍に引き上げられる。すると、フレームレートは実質的に１５fpsから７．５fpsに変更される。
【００６４】
このとき、第二の選択信号SEL2からデコード回路４５に供給されるトータルゲインは１／２となり、図８に示すデコード回路４５の演算動作に基づく利得調整信号Ａ１及び露光時間調整信号Ａ２によりアンプ３の利得Ｇが６dB減衰する。従って、フレームレートの変更にともなう平均輝度の瞬間的な変動が防止される。
【００６５】
また、アンプ３の利得Ｇが第二の基準利得値Ｇａ２とヒステリシス値ＨＹＳとの和を越えて、シーケンス回路３７が状態Ｓ２から状態Ｓ３に移行した場合でも、フレームレートの変更と同時に、アンプ３の利得Ｇが６dB減衰する。
【００６６】
次いで、平均輝度Ｙ１が目標輝度Ｔに未だ達していないと、トータルゲイン計算回路４２から出力されるトータルゲイン値が上昇し、アンプ３の利得Ｇが上昇する。このような動作により、平均輝度Ｙ１が目標輝度Ｔに一致するまでトータルゲイン値が上昇すると、アンプ３の利得Ｇ及び平均輝度Ｙ１が一定レベルに収束する。
【００６７】
一方、例えば７．５fpsのフレームレートで動作が行われている状態で、露出制御回路３５に供給される平均輝度Ｙ１が目標輝度Ｔより高いと、トータルゲイン計算回路４２から出力されるトータルゲイン値が低下し、デコード回路４５からの利得調整信号Ａ１に基づいてアンプ３の利得Ｇが引き下げられるか、あるいは露光時間調整信号Ａ２に基づいて露光時間が短縮される。この結果、アンプ３の出力レベルが低下し、平均輝度Ｙ１が低下する。
【００６８】
平均輝度Ｙ１が目標輝度Ｔに達する前に、アンプ３の利得Ｇが例えば第二の基準利得値Ｇａ２から６dBとヒステリシス値ＨＹＳとの和を減算することにより得られた値以上低下すると、シーケンス回路３７は状態Ｓ２から状態Ｓ１へ遷移し、第一の選択信号SEL1に基づいて最大積分時間MAX-EXPが１／２倍に引き下げられる。すると、フレームレートは実質的に７．５fpsから１５fpsに変更される。
【００６９】
このとき、第三の選択信号SEL3によりトータルゲイン値は２倍となり、図８に示すデコード回路４５の演算動作に基づく利得調整信号Ａ１及び露光時間調整信号Ａ２により、アンプ３の利得Ｇが６dB上昇する。従って、フレームレートの変更にともなう平均輝度の瞬間的な変動が防止される。
【００７０】
また、アンプ３の利得が第一の基準利得値Ｇａ１から６dBとヒステリシス値ＨＹＳとの和を減算することにより得られた値以上低下して、シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移する場合にも、フレームレートの変更と同時に、アンプ３の利得Ｇが６dB上昇する。
【００７１】
次いで、平均輝度Ｙ１が目標輝度Ｔに未だ達していないと、トータルゲイン計算回路４２から出力されるトータルゲイン値が低下し、アンプ３の利得Ｇが低下する。このような動作により、平均輝度Ｙ１が目標輝度Ｔに一致するレベルまでトータルゲイン値が低下すると、アンプ３の利得Ｇ及び平均輝度Ｙ１が一定レベルに収束する。
【００７２】
上記のような動作を行うＡＧＣ回路２９において、特にトータルゲインが最小となる領域（すなわち、撮像対象の輝度が比較的高く、素子アレイ２内の各素子の露光時間を許容範囲の最短値付近とし得る領域）におけるアンプ３の利得Ｇと露光時間との調整動作を説明する。
【００７３】
図８に示すように、トータルゲインは１を最小値として、小数点以下を含む値で細かく調整される。そして、トータルゲインが１であるとき、アンプ３の利得Ｇは０dB、露光時間は１に設定される。この露光時間を１に設定することは、露光時間を基準クロック信号ＳＣＬＫの１パルス分に設定することを意味し、リセット信号と読み出し信号との間隔を基準クロック信号ＳＣＬＫの１パルス分に設定することを意味する。
【００７４】
そして、トータルゲインが１から２までの間の調整動作では、露光時間を１に固定したまま、アンプ３の利得が１〜６dＢまで増大される。トータルゲインが２となると、アンプ３の利得は０dBに戻され、露光時間が２、即ち基準クロック信号ＳＣＬＫの２パルス分に設定される。
【００７５】
同様に、トータルゲインが２から３までの間の調整動作では、露光時間を２に固定したまま、アンプ３の利得が１〜３dＢまで増大される。トータルゲインが３となると、アンプ３の利得は０dBに戻され、露光時間が３、即ち基準クロック信号ＳＣＬＫの３パルス分に設定される。
【００７６】
このような動作により、露光時間を変更しない範囲では、アンプ３の利得を調整することにより、トータルゲインを１以下の細かなステップで変更可能となる。従って、素子アレイ２内の各素子の露光時間を許容範囲の最短値付近としても、トータルゲインの変更による平均輝度Ｙ１の変化を従来例に比して抑制することが可能となる。
【００７７】
本実施の形態のＡＧＣ回路２９では、次に示す作用効果を得ることができる。
（１）フレームレートの変更は、タイミング制御回路３４の動作クロック信号を変更することなく、各フレームのブランキング時間ＢＲを変更することにより行われる。従って、フレームレートは２の整数乗以外の比で変更することができるので、フレームレートを低下させるとき、フレームレートの変更に基づく平均輝度Ｙ１の変化を抑制することができるとともに、画像の応答性の低下を抑制することができる。また、イメージセンサブロック２１から出力される撮像データの出力周波数を一定とすることができるので、次段の回路へのデータ転送動作が容易となる。
（２）ブランキング時間ＢＲの変更は、アンプ３の利得Ｇと所定の第一及び第二の基準利得値Ｇａ１，Ｇａ２との比較に基づいて最大積分時間MAX-EXPを３段階に変更することにより行われる。従って、タイミング制御回路３４の動作クロック信号を変更することなく、実質的にフレームレートを３段階に変更することができる。
（３）アンプ３の利得Ｇと第一及び第二の基準利得値Ｇａ１，Ｇａ２とをシーケンス回路３７で比較する際、第一及び第二の基準利得値Ｇａ１，Ｇａ２に対しヒステリシス値ＨＹＳが加算あるいは減算される。従って、アンプ３の利得Ｇが第一及び第二の基準利得値Ｇａ１，Ｇａ２付近で変化するとき、最大積分時間MAX-EXPすなわちフレームレートの頻繁かつ無用な切り換わりを防止することができる。
（４）シーケンス回路３７から供給される第一の選択信号SEL1に基づいて最大積分時間MAX-EXPを２倍したとき、第二の選択信号SEL2に基づいてアンプ３の利得を１／２に減衰させることができる。従って、フレームレートの変更にともなう平均輝度Ｙ１の変動を防止して円滑な露光制御を行うことができる。
（５）シーケンス回路３７から供給される第一の選択信号SEL1に基づいて最大積分時間MAX-EXPを１／２倍したとき、第二の選択信号SEL2に基づいてアンプ３の利得Ｇを２倍に増大させることができる。従って、フレームレートの変更にともなう平均輝度Ｙ１の変動を防止して円滑な露光制御を行うことができる。
（６）シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移するとき、あるいは状態Ｓ２から状態Ｓ１に遷移するとき、すなわち最大積分時間MAX-EXPを１／２に短くするとき、第三の選択信号SEL3によりトータルゲインが２倍に変更される。すると、アンプ３の利得が６dB増大されるため、このことは第二の基準利得値Ｇａ２あるいは第一の基準利得値Ｇａ１に６dBを加算することを意味する。このような動作により、アンプ３の利得の変動に合わせて第一及び第二の基準利得値Ｇａ１，Ｇａ２を補正することができる。
（７）トータルゲイン計算回路４２で算出するトータルゲインを、１以下の細かなステップで出力し、アンプ３の利得Ｇを調整することにより１未満のトータルゲインの変化を可能とした。従って、素子アレイ２内の各素子の露光時間を許容範囲の最短値付近に設定しても、トータルゲインの変更による平均輝度Ｙ１の変化を従来例に比して抑制することができる。この結果、露光時間の調整範囲を、各素子の露光時間の許容最短値まで拡大することができる。
（第二の実施の形態）
図９は、本発明の第二の実施の形態の露出制御回路３５を示す。第一の実施の形態では、最大積分時間MAX-EXPをあらかじめ固定された３段階の値から選択する構成としたが、第二実施の形態では、３段階の最大積分時間の値を可変とする構成としたものである。
【００７８】
レジスタ４６ａ、４６ｂ、４６ｃ、４６ｄ、４６ｅ、４６ｆには、第一の基準利得値Ｇａ１、ヒステリシス値ＨＹＳ、第二の基準利得値Ｇａ２、基準最大積分時間MAX-EXPS、第一及び第二の演算係数EADJ1，EADJ2がそれぞれ格納されている。
【００７９】
第一の基準利得値Ｇａ１及びヒステリシス値ＨＹＳは、加減算回路４７ａに供給され、加減算回路４７ａは第一の基準利得値Ｇａ１とヒステリシス値ＨＹＳとの加算値及び第一の基準利得値Ｇａ１からヒステリシス値ＨＹＳが減算された減算値を比較器４８に供給する。
【００８０】
第二の基準利得値Ｇａ２及びヒステリシス値ＨＹＳは、加減算回路４７ｂに供給され、加減算回路４７ｂは第二の基準利得値Ｇａ２とヒステリシス値ＨＹＳとの加算値及び第二の基準利得値Ｇａ２からヒステリシス値ＨＹＳが減算された減算値を比較器４８に供給する。
【００８１】
選択回路４９には、基準最大積分時間MAX-EXPSと、乗算器５０ａから供給された基準最大積分時間MAX-EXPSと第一の演算係数EADJ1と乗算値と、乗算器５０ｂから供給された基準最大積分時間MAX-EXPSと第二の演算係数EADJ2との乗算値とが供給される。そして、選択回路４９は比較器４８の出力信号に基づいて３つの値のうちのいずれか一つを選択して、選択値を最大積分時間MAX-EXPを設定する最大積分時間調整信号Ａ４として出力する。
【００８２】
最大積分時間MAX-EXP（最大積分時間調整信号Ａ４）は、除算器５１及びフリップフロップ回路５２に供給され、そのフリップフロップ回路５２の出力信号は、除算器５１及び比較器４８に供給される。フリップフロップ回路５２は、各フレームの最大積分時間MAX-EXPを保持すると同時に、その前フレームの最大積分時間MAX-EXPを出力する。
【００８３】
除算器５１は、現在のフレームの最大積分時間MAX-EXPと前フレームの最大積分時間MAX-EXPとの比を算出し、その算出結果を乗算器５３に供給する。
トータルゲイン計算回路５４は、平均輝度Ｙ１と目標輝度Ｔ及び前フレームのトータルゲインに基づいて、第一の実施の形態と同様に現フレームのトータルゲインを算出する。
【００８４】
トータルゲイン計算回路５４により算出されたトータルゲインは、乗算器５３及び比較器４８に供給される。乗算器５３は、トータルゲインと除算器５１の出力信号とを乗算して、乗算信号をデコード回路５５に供給する。この乗算器５３の動作は、最大積分時間MAX-EXPの変化を相殺するようにトータルゲインの補正を行うことに対応しており、第一の実施の形態の乗算器４３ａ〜４３ｃ及び第二の選択回路４４の動作に相当する。デコード回路５５は、第一の実施の形態と同様に動作する。
【００８５】
このように構成された露出制御回路３５において、比較器４８及び選択回路４９は、次に示す（ａ）〜（ｄ）の４通りの動作を行う。なお、第一及び第二の基準利得値をＧａ１，Ｇａ２、ヒステリシス値をＨＹＳ、最大積分時間をMAX-EXP、基準最大積分時間をMAX-EXPS、第一及び第二の演算係数をEADJ1，EADJ2とする。
（ａ）Ｇａ１＋ＨＹＳ＜トータルゲインであり、前フレームの最大積分時間MAX-EXP＝MAX-EXPSであるとき、選択回路４９はMAX-EXPS×EADJ1を選択して出力する。
（ｂ）Ｇａ１−ＨＹＳ＞トータルゲインであり、前フレームの最大積分時間MAX-EXP＝MAX-EXPS×EADJ1であるとき、選択回路４９はMAX-EXPSを選択して出力する。
（ｃ）Ｇａ２＋ＨＹＳ＜トータルゲインであり、前フレームの最大積分時間MAX-EXP＝MAX-EXPS×EADJ1であるとき、選択回路４９はMAX-EXPS×EADJ2を選択して出力する。
（ｄ）Ｇａ２−ＨＹＳ＞トータルゲインであり、前フレームの最大積分時間MAX-EXP＝MAX-EXPS×EADJ2であるとき、選択回路４９はMAX-EXPS×EADJ1を選択して出力する。
【００８６】
このような動作により、トータルゲインの変化に基づいて、最大積分時間MAX-EXPSを３段階に切換えることができる。そして、第一及び第二の演算係数EADJ1，EADJ2を適宜に変更することにより、３段階の最大積分時間を適宜に変更可能となる。
【００８７】
従って、第二の実施の形態では、第一の実施の形態で得られた作用効果に加えて、３段階に切換える最大積分時間MAX-EXPを適宜に変更することができるので、最大積分時間MAX-EXPすなわちフレームレートを柔軟に設定することができる。
【００８８】
各実施の形態は、次に示すように変更してもよい。
・第一及び第二の実施の形態において、最大積分時間の切り替えは、４段階以上であってもよい。
【図面の簡単な説明】
【図１】 本発明の第一の実施の形態のＡＧＣ回路及びイメージセンサブロックを示すブロック図である。
【図２】 図１のＡＧＣ回路の露出制御回路を示すブロック図である。
【図３】 最大積分時間の調整動作を示す説明図である。
【図４】 図１のＡＧＣ回路のシーケンス回路の動作を示す説明図である。
【図５】 図１のＡＧＣ回路のシーケンス回路と第一の選択回路の動作を示す説明図である。
【図６】 図１のＡＧＣ回路の第二の選択回路の動作を示す説明図である。
【図７】 平均輝度の調整動作を示す説明図である。
【図８】 トータルゲインで調整されるアンプゲインと露光時間の関係を示す説明図である。
【図９】 本発明の第二の実施の形態のＡＧＣ回路の露出制御回路を示す説明図である。
【図１０】 従来例のＡＧＣ回路を示すブロック図である。
【図１１】 図１０のＡＧＣ回路における平均輝度の調整動作を示す説明図である。
【図１２】 図１０のＡＧＣ回路においてトータルゲインで調整されるアンプゲインと露光時間との関係を示す説明図である。
【図１３】 カラープロセッサＩＣを示すブロック図である。
【発明の名称】 自動利得制御回路
【特許請求の範囲】
【請求項１】
イメージセンサからフレーム単位で出力される輝度データの平均輝度と目標輝度との比較に基づいて、イメージセンサを露光する積分時間を調整する積分時間調整信号と、イメージセンサの出力信号を増幅するアンプの利得を調整する利得調整信号と、フレームレートを変更するためのフレームレート調整信号を出力する自動利得制御回路であって、
各フレームのブランキング時間を調整して、前記イメージセンサの最大積分時間を切換える最大積分時間調整信号を前記フレームレート調整信号として出力する露出制御回路を備える自動利得制御回路。
【請求項２】
請求項１記載の自動利得制御回路において、前記露出制御回路は、
前記平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、
前記トータルゲインと最大積分時間とに基づいて、前記積分時間調整信号及び利得調整信号を生成するデコード回路と、
前記利得調整信号と基準利得値との比較に基づいて前記最大積分時間を切換えて、最大積分時間調整信号を生成する最大積分時間切換え回路と、
前記トータルゲイン計算回路と前記デコード回路との間に接続され、前記最大積分時間切換え回路からの前記最大積分時間調整信号に基づいて、前記最大積分時間の変化が相殺されるように前記トータルゲインを補正するトータルゲイン補正回路とを含む、自動利得制御回路。
【請求項３】
請求項２記載の自動利得制御回路において、前記最大積分時間切換え回路は、
前記利得調整信号と複数の基準利得値とを比較して、第一の選択信号を生成するシーケンス回路と、
前記第一の選択信号に従って複数の最大積分時間の中からいずれか一つを選択する第一の選択回路とを含む、自動利得制御回路。
【請求項４】
請求項３記載の自動利得制御回路において、前記シーケンス回路は、前記基準利得値にヒステリシス値を加算若しくは減算した値と、前記利得調整信号とを比較する、自動利得制御回路。
【請求項５】
請求項３または４記載の自動利得制御回路において、前記シーケンス回路は、前記最大積分時間の短縮に基づく前記利得調整信号の相対変化が相殺されるように前記基準利得値を調整する基準利得値調整回路を含む、自動利得制御回路。
【請求項６】
請求項２記載の自動利得制御回路において、前記トータルゲイン補正回路は、前記最大積分時間の変化の比の逆数を前記トータルゲイン計算回路により算出されたトータルゲインに乗算する乗算回路を含む、自動利得制御回路。
【請求項７】
請求項２乃至６のいずれか１項に記載の自動利得制御回路において、前記デコード回路は、前記イメージセンサの最短露光時間領域で、前記トータルゲインに基づいて、前記イメージセンサの露光時間を固定した状態で前記アンプの利得が調整されるように前記利得調整信号及び積分時間調整信号を生成する、自動利得制御回路。
【請求項８】
イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路であって、
平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、
前記トータルゲインと最大積分時間調整信号とに基づいて、前記積分時間を調整する積分時間調整信号と、前記アンプの利得を調整する利得調整信号とを生成するデコード回路と、
前記利得調整信号と基準利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の切換えに関連する選択信号を生成する最大積分時間切換え回路と、
前記トータルゲイン計算回路と前記デコード回路との間に接続され、前記最大積分時間切換え回路からの前記選択信号に基づいて、前記最大積分時間の変化が相殺されるように前記トータルゲインを補正するトータルゲイン補正回路とを備える、自動利得制御回路。
【請求項９】
イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路であって、
平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、
前記トータルゲインと最大積分時間調整信号とに基づいて、前記積分時間を調整する積分時間調整信号と、前記アンプの利得を調整する利得調整信号とを生成するデコード回路と、
前記利得調整信号と基準利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の変化を示すレート信号を生成する最大積分時間切換え回路と、
前記トータルゲイン計算回路と前記デコード回路との間に接続され、前記最大積分時間切換え回路からの前記レート信号に基づいて、前記最大積分時間の変化が相殺されるように前記トータルゲインを補正するトータルゲイン補正回路とを備える、自動利得制御回路。
【請求項１０】
イメージセンサから検出される輝度情報により、イメージセンサの出力信号を増幅するアンプの利得と、フレームレートとを変更する自動利得制御回路であって、
前記フレームレートの変更を行う際に、該変更の変化の比の略逆数の変化の利得変更をアンプに与える利得変更回路を備える、自動利得制御回路。
【発明の詳細な説明】
［技術分野］
本発明は、デジタルスチルカメラあるいはデジタルビデオカメラ等の画像機器に搭載されるイメージセンサの露光制御に使用される自動利得制御（ＡＧＣ：Auto Gain Control）回路に関するものである。
【０００１】
イメージセンサ（ＣＣＤあるいはＣＭＯＳ）を用いたカメラシステムでは、撮像された被写体の明るさに対し、露出を自動的に補正するＡＧＣ機能が備えられたものが多い。このＡＧＣ機能は、撮像された画面の輝度を算出し、目標となる輝度との差に基づいて露出補正を行う。露出を調整するには、撮像素子の出力信号を増幅する増幅器の利得の調整、あるいは露光時間を調整することにより行われる。このようなＡＧＣ機能において、露出調整動作の円滑化及び露出調整範囲の拡大が必要となっている。
【０００２】
［背景技術］
デジタルスチルカメラあるいはデジタルビデオカメラ等の画像機器に搭載されるＡＧＣ回路では、高輝度から低輝度まで広範囲な輝度の撮像対象に対応するため、撮像対象の輝度に合わせてフレームレートを動的に調整することが行われている。このようなフレームレートの変更は、イメージセンサを制御するクロック信号を変更することにより行われる。すなわち、イメージセンサのクロック信号は、基準クロック信号を分周することにより生成され、その分周比を変更することによりクロック信号の変更が行われる。
【０００３】
図１０に基準クロック信号の分周信号に基づいてフレームレートを変更するＡＧＣ回路の従来例を示す。
同図において、イメージセンサブロック１は、ＣＭＯＳイメージセンサ等の多数の光電変換素子からなる素子アレイ２と、アンプ３と、ＡＤ変換器４と、タイミング制御回路５及び分周回路６を含む。
【０００４】
分周回路６は、基準クロック信号ＳＣＬＫを分周して内部クロック信号ＣＬＫを生成し、タイミング制御回路５に供給する。タイミング制御回路５は、内部クロック信号ＣＬＫに基づいて水平・垂直同期信号ＨＶを生成するとともに、素子アレイ２にリセット信号及び読み出し信号等を出力する。
【０００５】
素子アレイ２は、リセット信号及び読み出し信号に基づいて、各光電変換素子に対し行毎にリセット動作及び読み出し動作を行い、その読み出しデータをアンプ３に順次供給する。アンプ３は、読み出しデータを増幅し、ＡＤ変換器４はアンプ３の出力信号をデジタル値に変換して輝度データＢＤを生成する。
【０００６】
ＡＧＣ回路７は、加算器８、フリップフロップ回路９、除算器１０及び露出制御回路１１を含む。
加算器８にはＡＤ変換器４から供給される輝度データＢＤが入力される。そして、加算器８、フリップフロップ回路９及び除算器１０の動作により、１フレーム分の平均輝度Ｙ１が算出される。このような動作は、イメージセンサブロック１から供給される水平・垂直同期信号ＨＶに基づいて、イメージセンサブロック１の動作と同期して行われる。
【０００７】
露出制御回路１１には、除算器１１から供給される平均輝度Ｙ１と、あらかじめレジスタ等の記憶装置に設定された目標輝度Ｔとが入力される。そして、露出制御回路１１は、目標輝度Ｔと平均輝度Ｙ１との差に基づいて、アンプ３に利得調整信号Ａ１を供給し、タイミング制御回路５に積分（露光）時間調整信号Ａ２を供給し、分周回路６に分周比設定信号Ａ３を供給する。
【０００８】
アンプ３は利得調整信号Ａ１に基づいて利得を調整し、タイミング制御回路５は積分（露光）時間調整信号Ａ２に基づいて、各素子に供給されるリセット信号と読み出し信号との間の時間間隔である積分時間を調整し、分周回路６は分周比設定信号Ａ３に基づいて分周比を設定する。
【０００９】
このように構成されたＡＧＣ回路は、露出制御回路１１に入力される平均輝度Ｙ１と目標輝度Ｔとに差がある場合には、露出制御回路１１から供給される利得調整信号Ａ１と、積分時間調整信号Ａ２と、分周比設定信号Ａ３に基づいて、平均輝度Ｙ１を目標輝度Ｔに一致させるような制御を行う。
【００１０】
すなわち、利得調整信号Ａ１に基づくアンプ３の利得の調整と、積分時間調整信号Ａ２に基づく積分時間の調整と、分周比設定信号Ａ３に基づくフレームレートの変更との組み合わせに基づくトータルゲインの調整により、平均輝度Ｙ１の調整が行われる。
【００１１】
そして、撮像対象が高輝度である場合には、積分時間の調整のみに基づいてトータルゲインの変更が行われ、撮像対象が中輝度あるいは低輝度である場合には、積分時間の調整と、フレームレートの変更と、アンプ３の利得の調整とに基づいてトータルゲインの変更が行われる。
【００１２】
図１１は、上記のようなＡＧＣ回路において、各フレームの平均輝度Ｙ１が目標輝度Ｔより低い場合に、アンプ３の利得Ｇ１の調整と、フレームレートＦＬの変更とに基づいて平均輝度Ｙ１を調整する動作を示す。
【００１３】
例えばフレームレートＦＬが３０fpsで動作している状態で、平均輝度Ｙ１が目標輝度より低いと、利得調整信号Ａ１に基づいてアンプ３の利得Ｇ１が引き上げられ、これにともなって平均輝度Ｙ１が上昇する。
【００１４】
アンプ３の利得Ｇ１があらかじめ設定された所定レベルに達しても目標輝度Ｔに達しないと、フレームレートＦＬが３０fpsから１５fpsに変更される。すると、積分時間が２倍となるため、瞬間的に平均輝度Ｙ１が２倍に上昇する。
【００１５】
平均輝度Ｙ１が目標輝度Ｔを越えると、アンプ３の利得Ｇ１が引き下げられ、平均輝度Ｙ１が低下する。そして、所定時間経過後に平均輝度Ｙ１が目標輝度Ｔより高いと、再びフレームレートＦＬが１５fpsから３０fpsに変更され、アンプ３の利得Ｇ１が引き上げられる。
【００１６】
次いで、所定時間後に平均輝度Ｙ１が目標輝度Ｔに達していないと、フレームレートＦＬが３０fpsから１５fpsに再び変更される。
このような動作により、平均輝度Ｙ１が目標輝度Ｔに一致すると、アンプ３の利得Ｇ１及び平均輝度Ｙ１が一定レベルに収束する。
【００１７】
また、撮像対象が高輝度であるとき、トータルゲインの調整は積分時間調整信号のみに基づいて行われる。図１２は、積分時間調整信号Ａ２のみに基づいてトータルゲインを調整する場合の露光時間の変化を示す。この露光時間は、分周回路から供給されるクロック信号のパルス数に基づいて制御されるため、露光時間はトータルゲインの値に比例する。
【００１８】
上記のように、基準クロック信号ＳＣＬＫを分周して、タイミング制御回路５に入力される内部クロック信号ＣＬＫを変更することによりフレームレートを変更する構成では、２の整数乗の比でフレームレートが変更される。すると、低輝度の撮像対象に対応してフレームレートが低下するとき、撮像対象の動作に対する応答性が低下して画像にぶれが生じる等、画像の滑らかさが損なわれるという問題点がある。
【００１９】
そして、図１１に示すように、フレームレートが切換えられたとき、トータルゲインが瞬間的に変化するため、撮像された画像の平均輝度Ｙ１の変動が大きく、露光制御を円滑に行うことができないとともに、平均輝度Ｙ１に収束するまでの時間が長くなる。
【００２０】
また、フレームレートの変更に基づいて内部クロック信号ＣＬＫが変化するため、その内部クロック信号ＣＬＫの変動にともない、画像の出力タイミングもダイナミックに変動する。従って、画像を送受信するシステム間で同期をとるための構成が複雑となる。
【００２１】
また、図１２に示すように、トータルゲインが最小の領域では、トータルゲインを１から２に変更して積分時間調整信号Ａ２のみに基づいて露光時間を調整するとき、その露光時間も１から２に変更される。この露光時間を１に設定するとは、露光時間を内部クロック信号ＣＬＫの１パルス分に設定し、リセット信号と読み出し信号との間隔を内部クロック信号ＣＬＫの１パルス分に設定することを意味する。
【００２２】
従って、最短の露光時間である１から次の露光時間である２に変化するとき、平均輝度が１／２以上変化しないと露光制御が行われない。つまり、最短露光時間で動作している状態から平均輝度が低下して次の露光時間に変化するとき、撮像される画像の輝度が瞬間的に変化するため、円滑な露光制御を行うことができない。
【００２３】
このようなことから、素子アレイ２を構成する光電変換素子の許容露光時間範囲のうち、最短露光時間付近は使用されていない。従って、高輝度側の露光制御において、イメージセンサの性能を十分に活用することができず、露光制御範囲が制限されているという問題点がある。
【００２４】
本発明の目的は、撮像される画像の輝度の変動に対する露光制御を円滑化し、かつ撮像対象の輝度に対する露光制御範囲を拡大し得るＡＧＣ回路を提供することにある。
【００２５】
［発明の開示］
本発明の第一の態様において、イメージセンサからフレーム単位で出力される輝度データの平均輝度と目標輝度との比較に基づいて、イメージセンサを露光する積分時間を調整する積分時間調整信号と、イメージセンサの出力信号を増幅するアンプの利得を調整する利得調整信号と、フレームレートを変更するためのフレームレート調整信号を出力する自動利得制御回路が提供される。自動利得制御回路は、各フレームのブランキング時間を調整して、イメージセンサの最大積分時間を切換える最大積分時間調整信号をフレームレート調整信号として出力する露出制御回路を含む。
【００２６】
本発明の第二の態様において、イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路が提供される。自動利得制御回路は、平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、トータルゲインと最大積分時間調整信号とに基づいて、積分時間を調整する積分時間調整信号と、アンプの利得を調整する利得調整信号とを生成するデコード回路と、利得調整信号と基準利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の切換えに関連する選択信号を生成する最大積分時間切換え回路と、トータルゲイン計算回路とデコード回路との間に接続され、最大積分時間切換え回路からの選択信号に基づいて、最大積分時間の変化が相殺されるようにトータルゲインを補正するトータルゲイン補正回路とを含む。
【００２７】
本発明の第三の態様において、イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路が提供される。自動利得制御回路は、平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、トータルゲインと最大積分時間調整信号とに基づいて、積分時間を調整する積分時間調整信号と、アンプの利得を調整する利得調整信号とを生成するデコード回路と、利得調整信号と基準利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の変化を示すレート信号を生成する最大積分時間切換え回路と、トータルゲイン計算回路とデコード回路との間に接続され、最大積分時間切換え回路からのレート信号に基づいて、最大積分時間の変化が相殺されるようにトータルゲインを補正するトータルゲイン補正回路とを含む。
【００２８】
本発明の第四の態様において、イメージセンサから検出される輝度情報により、イメージセンサの出力信号を増幅するアンプの利得と、フレームレートとを変更する自動利得制御回路が提供される。自動利得制御回路は、フレームレートの変更を行う際に、該変更の変化の比の略逆数の変化の利得変更をアンプに与える利得変更回路を含む。
【００２９】
［発明を実施するための最良の形態］
（第一の実施の形態）
図１３は、本発明のＡＧＣ回路が搭載されるカラープロセッサＩＣの概要を示す。イメージセンサブロック２１の出力信号は、オフセット電圧補正回路２２、レンズシェーディング補正回路２３、不良画素補正回路２４、ＲＧＢ補間処理回路２５、色補正回路２６、輪郭強調回路２７、偽色補正回路２８を介してＡＧＣ回路２９及びフリッカノイズキャンセル回路３０に供給される。
【００３０】
また、偽色補正回路２８の出力信号は、ガンマ補正回路３１及び解像度変換回路３２を介して出力フォーマット変換回路３３から映像データ信号Ｇoutとして出力される。
【００３１】
ＡＧＣ回路２９は、イメージセンサブロック２１から出力される出力信号の輝度を所定の輝度に維持するように動作する。そのＡＧＣ回路２９及びイメージセンサブロック２１の構成を図１に従って説明する。なお、同図において、図１０に示す従来例と同一構成部分は同一符号を付して説明する。また、ＡＧＣ回路２９はフリッカノイズキャンセル回路３０の出力信号を入力し、フリッカノイズキャンセル動作に寄与するが、本発明はフリッカノイズキャンセル動作とは関係しないので、図１において、ＡＧＣ回路２９におけるフリッカノイズキャンセル動作に関与する部分及びその説明を省略する。
【００３２】
イメージセンサブロック２１は、素子アレイ２と、アンプ３と、ＡＤ変換器４と、タイミング制御回路３４とを含む。タイミング制御回路３４は、基準クロック信号ＳＣＬＫを入力し、その基準クロック信号ＳＣＬＫに従って水平・垂直同期信号ＨＶを生成するとともに、素子アレイ２にリセット信号及び読み出し信号等を供給する。
【００３３】
素子アレイ２は行列配置された複数の光電変換素子を含み、リセット信号及び読み出し信号に従って各光電変換素子に対し、行毎にリセット動作及び読み出し動作を行い、その読み出しデータをアンプ３に順次供給する。アンプ３は、読み出しデータ（アナログ信号）を増幅し、ＡＤ変換器４はアンプ３のアナログ出力信号をデジタル値に変換してデジタル信号を生成する。
【００３４】
ＡＧＣ回路２９は、加算器８、フリップフロップ回路９、除算器１０及び露出制御回路３５を含む。
加算器８はＡＤ変換器４の出力信号を輝度データＢＤとして入力する。加算器８、フリップフロップ回路９及び除算器１０の動作により、１フレーム分の平均輝度Ｙ１が算出される。このような動作は、イメージセンサブロック２１から出力される水平・垂直同期信号ＨＶに従ってイメージセンサブロック２１の動作に同期して行われる。
【００３５】
露出制御回路３５には、除算器１１から供給される平均輝度Ｙ１と、レジスタ等の記憶装置に予め設定された目標輝度Ｔとが入力される。そして、露出制御回路３５は、目標輝度Ｔと平均輝度Ｙ１との差に基づいて、アンプ３に利得調整信号Ａ１を供給し、タイミング制御回路３４に積分（露光）時間調整信号Ａ２及び最大積分時間調整信号Ａ４を供給する。
【００３６】
従って、アンプ３は利得調整信号Ａ１に従って利得を調整する。タイミング制御回路３４は積分（露光）時間調整信号Ａ２に従って各素子に供給されるリセット信号と読み出し信号との時間間隔である積分時間を調整する。また、タイミング制御回路３４は最大積分時間調整信号Ａ４と、内蔵カウンタ回路３６の基準クロック信号ＳＣＬＫのカウント値とに基づいて１フレーム分の時間を設定する。
【００３７】
すなわち、図３に示すように、最大積分時間調整信号Ａ４に基づいて、最大積分時間MAX-EXPが「５１２」に設定されると、タイミング制御回路３４は基準クロック信号ＳＣＬＫの５１２パルスに相当する時間（１５fpsに相当）を１フレームに設定する。そして、タイミング制御回路３４は、その１フレーム内のアクティブ期間ＡＣ内で垂直同期信号に基づいてリセット信号及び読み出し信号を出力する。
【００３８】
また、最大積分時間調整信号Ａ４に基づいて、最大積分時間MAX-EXPが「１０２４」に設定されると、タイミング制御回路３４は基準クロック信号ＳＣＬＫの１０２４パルスに相当する時間（７．５fpsに相当）を１フレームに設定する。そして、タイミング制御回路３４は、その１フレーム内のアクティブ期間ＡＣ内で垂直同期信号に基づいてリセット信号及び読み出し信号を出力する。
【００３９】
このとき、タイミング制御回路３４は、最大積分時間調整信号Ａ４に基づいて各フレームのアクティブ期間ＡＣは変化させず、ブランキング期間ＢＲのみを変化させる。そして、最大積分時間MAX-EXPが「１０２４」に設定されたとき、各素子アレイ２内の各素子の積分時間は、最大積分時間MAX-EXPが「５１２」に設定された場合の２倍の時間の範囲で調整可能となる。
【００４０】
このように構成されたイメージセンサブロック２１は、露出制御回路３５に入力される平均輝度Ｙ１と目標輝度Ｔとに差がある場合には、露出制御回路３５から出力される利得調整信号Ａ１と、積分時間調整信号Ａ２と、最大積分時間調整信号Ａ４とに基づいて、平均輝度Ｙ１が目標輝度Ｔに一致するような制御を行う。
【００４１】
露出制御回路３５の具体的構成を図２に示す。シーケンス回路３７にはレジスタ(記憶装置)３８ａ，３８ｂに格納された第一及び第二の利得基準値Ｇｓ１，Ｇｓ２と、レジスタ３８ｃに格納されたヒステリシス値ＨＹＳとが供給される。
【００４２】
減算部３９ａ，３９ｂは第一及び第二の利得基準値Ｇｓ１，Ｇｓ２をそれぞれ６dB分減衰させた減衰値を生成し、その減衰値をシーケンス回路３７に供給する。そして、シーケンス回路３７は後記デコード回路４５から供給される利得調整信号Ａ１により設定される利得値Ｇと各値との比較に基づいて図４に示す状態遷移図に従って動作し、第一〜第三の選択信号SEL1〜SEL3を生成する。
【００４３】
第一の選択信号SEL1は、第一の選択回路４０に供給される。乗算器４１ａは、レジスタ３８ｄに格納されている基準最大積分時間MAX-EXPSを１倍して、基準最大積分時間MAX-EXPSを第一の選択回路４０に供給する。乗算器４１ｂは、基準最大積分時間MAX-EXPSを２倍して、２倍の基準最大積分時間MAX-EXPSを第一の選択回路４０に供給する。乗算器４１ｃは、基準最大積分時間MAX-EXPSを４倍して、４倍の基準最大積分時間MAX-EXPSを第一の選択回路４０に供給する。
【００４４】
図４に示すように、シーケンス回路３７は、利得値Ｇが第一の基準利得値Ｇａ１より小さいとき、状態Ｓ１に設定される。この状態から、利得値Ｇが上昇して、第一の基準利得値Ｇａ１とヒステリシス値ＨＹＳとの和を超えると、シーケンス回路３７は、状態Ｓ２に遷移する。
【００４５】
この状態から、利得値Ｇがさらに上昇して、第二の基準利得値Ｇａ２とヒステリシス値ＨＹＳとの和を超えると、シーケンス回路３７は、状態Ｓ３に遷移する。
【００４６】
状態Ｓ３から、利得値Ｇが低下して、第二の基準利得値Ｇａ２から６dB分及びヒステリシス値ＨＹＳ分低下した値を下回ると、シーケンス回路３７は、状態Ｓ２に遷移する。
【００４７】
状態Ｓ２からさらに利得値Ｇが低下して、第二の基準利得値Ｇａ１から６dB分及びヒステリシス値ＨＹＳ分低下した値を下回ると、シーケンス回路３７は、状態Ｓ１に遷移する。
【００４８】
図５は、上記のような動作を行うシーケンス回路３７の動作の一例を示すタイミングチャートである。フレーム１，２でシーケンス回路３７が状態Ｓ１であるとき、第一の選択回路４０は第一の選択信号SEL1に従って最大積分時間MAX-EXP基準最大積分時間MAX-EXPS×１を最大積分時間MAX-EXPとして選択し、MAX-EXPS×１に対応する最大積分時間調整信号Ａ４を出力する。
【００４９】
次いで、フレーム３，４でシーケンス回路３７が状態Ｓ２に遷移すると、第一の選択回路４０は第一の選択信号SEL1に従って基準最大積分時間MAX-EXPS×２を最大積分時間MAX-EXPとして選択し、MAX-EXPS×２に対応する最大積分時間調整信号Ａ４を出力する。
【００５０】
次いで、フレーム５，６でシーケンス回路３７が状態Ｓ３に遷移すると、第一の選択回路４０は第一の選択信号SEL1に従って基準最大積分時間MAX-EXPS×４を最大積分時間MAX-EXPとして選択し、MAX-EXPS×４に対応する最大積分時間調整信号Ａ４を出力する。
【００５１】
次いで、フレーム７，８でシーケンス回路３７が状態Ｓ２に遷移すると、第一の選択回路４０は第一の選択信号SEL1に従って基準最大積分時間MAX-EXPS×２を最大積分時間MAX-EXPとして選択し、MAX-EXPS×２に対応する最大積分時間調整信号Ａ４を出力する。
【００５２】
従って、利得値Ｇの変化に基づく３段階の状態Ｓ１〜Ｓ３の遷移により、３種類の最大積分時間MAX-EXPのうちのいずれかが選択されて、最大積分時間調整信号Ａ４が出力される。
【００５３】
トータルゲイン計算回路４２は、目標輝度Ｔと１フレーム毎の平均輝度Ｙ１とを入力するとともに、前フレームで算出されたトータルゲイン値を保持している。トータルゲイン計算回路４２は、目標輝度Ｔと平均輝度Ｙ１とに基づいて補正値を算出し、その補正値を前フレームのトータルゲイン値に乗算して新たなトータルゲインを算出する。このトータルゲインは、図８に示すように、小数点以下の値まで算出され、図１２に示す従来例のトータルゲインよりも高い精度を有する。
【００５４】
トータルゲイン計算回路４２で算出されたトータルゲインは、３個の乗算器４３ａ、４３ｂ及び４３ｃに供給される。乗算器４３ａは、トータルゲインを１倍し、その１倍のトータルゲインを第二の選択回路４４に供給する。乗算器４３ｂは、トータルゲインを１／２倍し、その１／２倍のトータルゲインを第二の選択回路４４に供給する。乗算器４３ｃは、トータルゲインを２倍し、その２倍のトータルゲインを第二の選択回路４４に供給する。
【００５５】
第二の選択回路４４には、シーケンス回路３７から第二及び第三の選択信号SEL2，SEL3が入力される。第二及び第三の選択信号SEL2，SEL3は、図５に示すように、状態Ｓ１〜Ｓ３が遷移するフレームにおいてハイ（Ｈ）レベルに立ち上がり、その他はロー（Ｌ）レベルに立ち下がる。詳しくは、シーケンス回路３７が状態Ｓ１から状態Ｓ２に遷移するフレーム及び状態Ｓ２から状態Ｓ３に遷移するフレームにおいて、第二の選択信号SEL2はＨレベルに立ち上がる。シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移するフレーム及び状態Ｓ２から状態Ｓ１に遷移するフレームにおいて、第三の選択信号SEL3はＨレベルに立ち上がる。
【００５６】
第二の選択回路４４は、第二及び第三の選択信号SEL2，SEL3に基づいて、乗算器４３ａ〜４３ｃからそれぞれ供給される３個のトータルゲインのうちのいずれか一つを選択し、選択されたトータルゲインをデコード回路４５に供給する。
【００５７】
すなわち、図６に示すように、第二及び第三の選択信号SEL2，SEL3がともにＬレベルであるとき、第二の選択回路４４はトータルゲイン計算回路４２から供給される１倍のトータルゲインを選択してデコード回路４５に供給する。また、第二の選択信号SEL2がＨレベルで第三の選択信号SEL3がＬレベルであるとき、第二の選択回路４４はトータルゲイン計算回路４２から供給される１／２倍のトータルゲインを選択してデコード回路４５に供給する。また、第二の選択信号SEL2がＬレベルで第三の選択信号SEL3がＨレベルであるとき、第二の選択回路４４はトータルゲイン計算回路４２から供給される２倍のトータルゲインを選択してデコード回路４５に供給する。
【００５８】
シーケンス回路３７が状態Ｓ１から状態Ｓ２に遷移するとき及び状態Ｓ２から状態Ｓ３に遷移するとき、第一の選択回路４０から供給される最大積分時間調整信号Ａ４に基づいて、フレームレートが実質的に２倍に増大し、露光時間が瞬間的に２倍に設定される。しかしながら、この場合、上記のように１／２倍のトータルゲインが選択されるので、露光時間の急激な上昇が相殺される。即ち、フレームレートが変更される際に、その変更の変化の比の略逆数の変化の利得変更がアンプ３に与えられる。
【００５９】
また、シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移するとき及び状態Ｓ２から状態Ｓ１に遷移するとき、第一の選択回路４０から供給される最大積分時間調整信号Ａ４に基づいて、フレームレートが実質的に１／２倍に減少し、露光時間が瞬間的に１／２倍に設定される。しかしながら、この場合、上記のように２倍のトータルゲインが選択されるので、露光時間の急激な低下が相殺される。
【００６０】
デコード回路４５は、第一の選択回路４０から供給される最大積分時間調整信号Ａ４と、第二の選択回路４４から供給されるトータルゲインとを入力し、トータルゲインと最大積分時間調整信号Ａ４とに基づいて、利得調整信号Ａ１及び、積分時間調整信号Ａ２を生成する。デコード回路４５は、トータルゲイン＝露光時間×１０Ｙ(Ｙ＝アンプゲイン／２０)の関係が得られるように露光時間とアンプゲインの組を決定する。この式で、露光時間は、積分時間調整信号Ａ２により設定される露光時間を示し、アンプゲインは利得調整信号Ａ１に基づいてアンプ３により設定される利得値を示す。
【００６１】
図８は、デコード回路４５に供給されるトータルゲインと、各トータルゲインに対し、デコード回路４５から出力されるアンプゲイン及び露光時間の一例を数値で示すものであり、特にトータルゲインが最小となる領域が示されている。
【００６２】
次に、ＡＧＣ回路２９及びイメージセンサブロック２１の動作を説明する。図７に示すように、例えば１５fpsのフレームレートで動作が行われている状態で、露出制御回路３５に供給される平均輝度Ｙ１が目標輝度Ｔより低いと、トータルゲイン計算回路４２から出力されるトータルゲイン値が上昇し、デコード回路４５からの利得調整信号Ａ１によりアンプ３の利得が引き上げられるか、あるいは露光時間調整信号Ａ２により露光時間が延長される。この結果、アンプ３の出力レベルが上昇し、平均輝度Ｙ１が上昇する。
【００６３】
平均輝度Ｙ１が目標輝度Ｔに達する前に、アンプ３の利得Ｇが例えば第一の基準利得値Ｇａ１とヒステリシス値ＨＹＳとの和を越えると、シーケンス回路３７は状態Ｓ１から状態Ｓ２へ移行し、第一の選択信号SEL1に基づいて最大積分時間MAX-EXPが２倍に引き上げられる。すると、フレームレートは実質的に１５fpsから７．５fpsに変更される。
【００６４】
このとき、第二の選択信号SEL2からデコード回路４５に供給されるトータルゲインは１／２となり、図８に示すデコード回路４５の演算動作に基づく利得調整信号Ａ１及び露光時間調整信号Ａ２によりアンプ３の利得Ｇが６dB減衰する。従って、フレームレートの変更にともなう平均輝度の瞬間的な変動が防止される。
【００６５】
また、アンプ３の利得Ｇが第二の基準利得値Ｇａ２とヒステリシス値ＨＹＳとの和を越えて、シーケンス回路３７が状態Ｓ２から状態Ｓ３に移行した場合でも、フレームレートの変更と同時に、アンプ３の利得Ｇが６dB減衰する。
【００６６】
次いで、平均輝度Ｙ１が目標輝度Ｔに未だ達していないと、トータルゲイン計算回路４２から出力されるトータルゲイン値が上昇し、アンプ３の利得Ｇが上昇する。このような動作により、平均輝度Ｙ１が目標輝度Ｔに一致するまでトータルゲイン値が上昇すると、アンプ３の利得Ｇ及び平均輝度Ｙ１が一定レベルに収束する。
【００６７】
一方、例えば７．５fpsのフレームレートで動作が行われている状態で、露出制御回路３５に供給される平均輝度Ｙ１が目標輝度Ｔより高いと、トータルゲイン計算回路４２から出力されるトータルゲイン値が低下し、デコード回路４５からの利得調整信号Ａ１に基づいてアンプ３の利得Ｇが引き下げられるか、あるいは露光時間調整信号Ａ２に基づいて露光時間が短縮される。この結果、アンプ３の出力レベルが低下し、平均輝度Ｙ１が低下する。
【００６８】
平均輝度Ｙ１が目標輝度Ｔに達する前に、アンプ３の利得Ｇが例えば第二の基準利得値Ｇａ２から６dBとヒステリシス値ＨＹＳとの和を減算することにより得られた値以上低下すると、シーケンス回路３７は状態Ｓ２から状態Ｓ１へ遷移し、第一の選択信号SEL1に基づいて最大積分時間MAX-EXPが１／２倍に引き下げられる。すると、フレームレートは実質的に７．５fpsから１５fpsに変更される。
【００６９】
このとき、第三の選択信号SEL3によりトータルゲイン値は２倍となり、図８に示すデコード回路４５の演算動作に基づく利得調整信号Ａ１及び露光時間調整信号Ａ２により、アンプ３の利得Ｇが６dB上昇する。従って、フレームレートの変更にともなう平均輝度の瞬間的な変動が防止される。
【００７０】
また、アンプ３の利得が第一の基準利得値Ｇａ１から６dBとヒステリシス値ＨＹＳとの和を減算することにより得られた値以上低下して、シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移する場合にも、フレームレートの変更と同時に、アンプ３の利得Ｇが６dB上昇する。
【００７１】
次いで、平均輝度Ｙ１が目標輝度Ｔに未だ達していないと、トータルゲイン計算回路４２から出力されるトータルゲイン値が低下し、アンプ３の利得Ｇが低下する。このような動作により、平均輝度Ｙ１が目標輝度Ｔに一致するレベルまでトータルゲイン値が低下すると、アンプ３の利得Ｇ及び平均輝度Ｙ１が一定レベルに収束する。
【００７２】
上記のような動作を行うＡＧＣ回路２９において、特にトータルゲインが最小となる領域（すなわち、撮像対象の輝度が比較的高く、素子アレイ２内の各素子の露光時間を許容範囲の最短値付近とし得る領域）におけるアンプ３の利得Ｇと露光時間との調整動作を説明する。
【００７３】
図８に示すように、トータルゲインは１を最小値として、小数点以下を含む値で細かく調整される。そして、トータルゲインが１であるとき、アンプ３の利得Ｇは０dB、露光時間は１に設定される。この露光時間を１に設定することは、露光時間を基準クロック信号ＳＣＬＫの１パルス分に設定することを意味し、リセット信号と読み出し信号との間隔を基準クロック信号ＳＣＬＫの１パルス分に設定することを意味する。
【００７４】
そして、トータルゲインが１から２までの間の調整動作では、露光時間を１に固定したまま、アンプ３の利得が１〜６dＢまで増大される。トータルゲインが２となると、アンプ３の利得は０dBに戻され、露光時間が２、即ち基準クロック信号ＳＣＬＫの２パルス分に設定される。
【００７５】
同様に、トータルゲインが２から３までの間の調整動作では、露光時間を２に固定したまま、アンプ３の利得が１〜３dＢまで増大される。トータルゲインが３となると、アンプ３の利得は０dBに戻され、露光時間が３、即ち基準クロック信号ＳＣＬＫの３パルス分に設定される。
【００７６】
このような動作により、露光時間を変更しない範囲では、アンプ３の利得を調整することにより、トータルゲインを１以下の細かなステップで変更可能となる。従って、素子アレイ２内の各素子の露光時間を許容範囲の最短値付近としても、トータルゲインの変更による平均輝度Ｙ１の変化を従来例に比して抑制することが可能となる。
【００７７】
本実施の形態のＡＧＣ回路２９では、次に示す作用効果を得ることができる。
（１）フレームレートの変更は、タイミング制御回路３４の動作クロック信号を変更することなく、各フレームのブランキング時間ＢＲを変更することにより行われる。従って、フレームレートは２の整数乗以外の比で変更することができるので、フレームレートを低下させるとき、フレームレートの変更に基づく平均輝度Ｙ１の変化を抑制することができるとともに、画像の応答性の低下を抑制することができる。また、イメージセンサブロック２１から出力される撮像データの出力周波数を一定とすることができるので、次段の回路へのデータ転送動作が容易となる。
（２）ブランキング時間ＢＲの変更は、アンプ３の利得Ｇと所定の第一及び第二の基準利得値Ｇａ１，Ｇａ２との比較に基づいて最大積分時間MAX-EXPを３段階に変更することにより行われる。従って、タイミング制御回路３４の動作クロック信号を変更することなく、実質的にフレームレートを３段階に変更することができる。
（３）アンプ３の利得Ｇと第一及び第二の基準利得値Ｇａ１，Ｇａ２とをシーケンス回路３７で比較する際、第一及び第二の基準利得値Ｇａ１，Ｇａ２に対しヒステリシス値ＨＹＳが加算あるいは減算される。従って、アンプ３の利得Ｇが第一及び第二の基準利得値Ｇａ１，Ｇａ２付近で変化するとき、最大積分時間MAX-EXPすなわちフレームレートの頻繁かつ無用な切り換わりを防止することができる。
（４）シーケンス回路３７から供給される第一の選択信号SEL1に基づいて最大積分時間MAX-EXPを２倍したとき、第二の選択信号SEL2に基づいてアンプ３の利得を１／２に減衰させることができる。従って、フレームレートの変更にともなう平均輝度Ｙ１の変動を防止して円滑な露光制御を行うことができる。
（５）シーケンス回路３７から供給される第一の選択信号SEL1に基づいて最大積分時間MAX-EXPを１／２倍したとき、第二の選択信号SEL2に基づいてアンプ３の利得Ｇを２倍に増大させることができる。従って、フレームレートの変更にともなう平均輝度Ｙ１の変動を防止して円滑な露光制御を行うことができる。
（６）シーケンス回路３７が状態Ｓ３から状態Ｓ２に遷移するとき、あるいは状態Ｓ２から状態Ｓ１に遷移するとき、すなわち最大積分時間MAX-EXPを１／２に短くするとき、第三の選択信号SEL3によりトータルゲインが２倍に変更される。すると、アンプ３の利得が６dB増大されるため、このことは第二の基準利得値Ｇａ２あるいは第一の基準利得値Ｇａ１に６dBを加算することを意味する。このような動作により、アンプ３の利得の変動に合わせて第一及び第二の基準利得値Ｇａ１，Ｇａ２を補正することができる。
（７）トータルゲイン計算回路４２で算出するトータルゲインを、１以下の細かなステップで出力し、アンプ３の利得Ｇを調整することにより１未満のトータルゲインの変化を可能とした。従って、素子アレイ２内の各素子の露光時間を許容範囲の最短値付近に設定しても、トータルゲインの変更による平均輝度Ｙ１の変化を従来例に比して抑制することができる。この結果、露光時間の調整範囲を、各素子の露光時間の許容最短値まで拡大することができる。
（第二の実施の形態）
図９は、本発明の第二の実施の形態の露出制御回路３５を示す。第一の実施の形態では、最大積分時間MAX-EXPをあらかじめ固定された３段階の値から選択する構成としたが、第二実施の形態では、３段階の最大積分時間の値を可変とする構成としたものである。
【００７８】
レジスタ４６ａ、４６ｂ、４６ｃ、４６ｄ、４６ｅ、４６ｆには、第一の基準利得値Ｇａ１、ヒステリシス値ＨＹＳ、第二の基準利得値Ｇａ２、基準最大積分時間MAX-EXPS、第一及び第二の演算係数EADJ1，EADJ2がそれぞれ格納されている。
【００７９】
第一の基準利得値Ｇａ１及びヒステリシス値ＨＹＳは、加減算回路４７ａに供給され、加減算回路４７ａは第一の基準利得値Ｇａ１とヒステリシス値ＨＹＳとの加算値及び第一の基準利得値Ｇａ１からヒステリシス値ＨＹＳが減算された減算値を比較器４８に供給する。
【００８０】
第二の基準利得値Ｇａ２及びヒステリシス値ＨＹＳは、加減算回路４７ｂに供給され、加減算回路４７ｂは第二の基準利得値Ｇａ２とヒステリシス値ＨＹＳとの加算値及び第二の基準利得値Ｇａ２からヒステリシス値ＨＹＳが減算された減算値を比較器４８に供給する。
【００８１】
選択回路４９には、基準最大積分時間MAX-EXPSと、乗算器５０ａから供給された基準最大積分時間MAX-EXPSと第一の演算係数EADJ1と乗算値と、乗算器５０ｂから供給された基準最大積分時間MAX-EXPSと第二の演算係数EADJ2との乗算値とが供給される。そして、選択回路４９は比較器４８の出力信号に基づいて３つの値のうちのいずれか一つを選択して、選択値を最大積分時間MAX-EXPを設定する最大積分時間調整信号Ａ４として出力する。
【００８２】
最大積分時間MAX-EXP（最大積分時間調整信号Ａ４）は、除算器５１及びフリップフロップ回路５２に供給され、そのフリップフロップ回路５２の出力信号は、除算器５１及び比較器４８に供給される。フリップフロップ回路５２は、各フレームの最大積分時間MAX-EXPを保持すると同時に、その前フレームの最大積分時間MAX-EXPを出力する。
【００８３】
除算器５１は、現在のフレームの最大積分時間MAX-EXPと前フレームの最大積分時間MAX-EXPとの比を算出し、その算出結果を乗算器５３に供給する。
トータルゲイン計算回路５４は、平均輝度Ｙ１と目標輝度Ｔ及び前フレームのトータルゲインに基づいて、第一の実施の形態と同様に現フレームのトータルゲインを算出する。
【００８４】
トータルゲイン計算回路５４により算出されたトータルゲインは、乗算器５３及び比較器４８に供給される。乗算器５３は、トータルゲインと除算器５１の出力信号とを乗算して、乗算信号をデコード回路５５に供給する。この乗算器５３の動作は、最大積分時間MAX-EXPの変化を相殺するようにトータルゲインの補正を行うことに対応しており、第一の実施の形態の乗算器４３ａ〜４３ｃ及び第二の選択回路４４の動作に相当する。デコード回路５５は、第一の実施の形態と同様に動作する。
【００８５】
このように構成された露出制御回路３５において、比較器４８及び選択回路４９は、次に示す（ａ）〜（ｄ）の４通りの動作を行う。なお、第一及び第二の基準利得値をＧａ１，Ｇａ２、ヒステリシス値をＨＹＳ、最大積分時間をMAX-EXP、基準最大積分時間をMAX-EXPS、第一及び第二の演算係数をEADJ1，EADJ2とする。
（ａ）Ｇａ１＋ＨＹＳ＜トータルゲインであり、前フレームの最大積分時間MAX-EXP＝MAX-EXPSであるとき、選択回路４９はMAX-EXPS×EADJ1を選択して出力する。
（ｂ）Ｇａ１−ＨＹＳ＞トータルゲインであり、前フレームの最大積分時間MAX-EXP＝MAX-EXPS×EADJ1であるとき、選択回路４９はMAX-EXPSを選択して出力する。
（ｃ）Ｇａ２＋ＨＹＳ＜トータルゲインであり、前フレームの最大積分時間MAX-EXP＝MAX-EXPS×EADJ1であるとき、選択回路４９はMAX-EXPS×EADJ2を選択して出力する。
（ｄ）Ｇａ２−ＨＹＳ＞トータルゲインであり、前フレームの最大積分時間MAX-EXP＝MAX-EXPS×EADJ2であるとき、選択回路４９はMAX-EXPS×EADJ1を選択して出力する。
【００８６】
このような動作により、トータルゲインの変化に基づいて、最大積分時間MAX-EXPSを３段階に切換えることができる。そして、第一及び第二の演算係数EADJ1，EADJ2を適宜に変更することにより、３段階の最大積分時間を適宜に変更可能となる。
【００８７】
従って、第二の実施の形態では、第一の実施の形態で得られた作用効果に加えて、３段階に切換える最大積分時間MAX-EXPを適宜に変更することができるので、最大積分時間MAX-EXPすなわちフレームレートを柔軟に設定することができる。
【００８８】
各実施の形態は、次に示すように変更してもよい。
・第一及び第二の実施の形態において、最大積分時間の切り替えは、４段階以上であってもよい。
【図面の簡単な説明】
【図１】 本発明の第一の実施の形態のＡＧＣ回路及びイメージセンサブロックを示すブロック図である。
【図２】 図１のＡＧＣ回路の露出制御回路を示すブロック図である。
【図３】 最大積分時間の調整動作を示す説明図である。
【図４】 図１のＡＧＣ回路のシーケンス回路の動作を示す説明図である。
【図５】 図１のＡＧＣ回路のシーケンス回路と第一の選択回路の動作を示す説明図である。
【図６】 図１のＡＧＣ回路の第二の選択回路の動作を示す説明図である。
【図７】 平均輝度の調整動作を示す説明図である。
【図８】 トータルゲインで調整されるアンプゲインと露光時間の関係を示す説明図である。
【図９】 本発明の第二の実施の形態のＡＧＣ回路の露出制御回路を示す説明図である。
【図１０】 従来例のＡＧＣ回路を示すブロック図である。
【図１１】 図１０のＡＧＣ回路における平均輝度の調整動作を示す説明図である。
【図１２】 図１０のＡＧＣ回路においてトータルゲインで調整されるアンプゲインと露光時間との関係を示す説明図である。
【図１３】 カラープロセッサＩＣを示すブロック図である。
Claims (14)
- イメージセンサからフレーム単位で出力される輝度データの平均輝度と目標輝度との比較に基づいて、イメージセンサを露光する積分時間を調整する積分時間調整信号と、イメージセンサの出力信号を増幅するアンプの利得を調整する利得調整信号と、フレームレートを変更するためのフレームレート調整信号を出力する自動利得制御回路であって、
各フレームのブランキング時間を調整して、前記イメージセンサの最大積分時間を切換える最大積分時間調整信号を前記フレームレート調整信号として出力する露出制御回路を備える自動利得制御回路。 - 請求項１記載の自動利得制御回路において、前記露出制御回路は、
前記平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、
前記トータルゲインと最大積分時間とに基づいて、前記積分時間調整信号及び利得調整信号を生成するデコード回路と、
前記利得調整信号と基準利得値との比較に基づいて前記最大積分時間を切換えて、最大積分時間調整信号を生成する最大積分時間切換え回路と、
前記トータルゲイン計算回路と前記デコード回路との間に接続され、前記最大積分時間切換え回路からの前記最大積分時間調整信号に基づいて、前記最大積分時間の変化が相殺されるように前記トータルゲインを補正するトータルゲイン補正回路とを含む、自動利得制御回路。 - 請求項２記載の自動利得制御回路において、前記最大積分時間切換え回路は、
前記利得調整信号と複数の基準利得値とを比較して、第一の選択信号を生成するシーケンス回路と、
前記第一の選択信号に従って複数の最大積分時間の中からいずれか一つを選択する第一の選択回路とを含む、自動利得制御回路。 - 請求項３記載の自動利得制御回路において、前記シーケンス回路は、前記基準利得値にヒステリシス値を加算若しくは減算した値と、前記利得調整信号とを比較する、自動利得制御回路。
- 請求項３または４記載の自動利得制御回路において、前記シーケンス回路は、前記最大積分時間の短縮に基づく前記利得調整信号の相対変化が相殺されるように前記基準利得値を調整する基準利得値調整回路を含む、自動利得制御回路。
- 請求項２記載の自動利得制御回路において、前記トータルゲイン補正回路は、前記最大積分時間の変化の比の逆数を前記トータルゲイン計算回路により算出されたトータルゲインに乗算する乗算回路を含む、自動利得制御回路。
- 請求項３乃至６のいずれか１項に記載の自動利得制御回路において、前記最大積分時間切換え回路は、基準最大積分時間に複数の固定演算係数を乗算して前記複数の最大積分時間を生成する、自動利得制御回路。
- 請求項３乃至６のいずれか１項に記載の自動利得制御回路において、前記最大積分時間切換え回路は、基準最大積分時間に複数の可変演算係数を乗算して前記複数の最大積分時間を生成する、自動利得制御回路。
- 請求項２乃至８のいずれか１項に記載の自動利得制御回路において、前記デコード回路は、前記イメージセンサの最短露光時間領域で、前記トータルゲインに基づいて、前記イメージセンサの露光時間を固定した状態で前記アンプの利得が調整されるように前記利得調整信号及び積分時間調整信号を生成する、自動利得制御回路。
- 請求項９記載の自動利得制御回路において、前記トータルゲイン計算回路は、前記イメージセンサの最短露光時間領域で、小数点以下のトータルゲインを算出し、前記デコード回路は該トータルゲインの小数点以下の変化に対し、前記利得調整信号を変化させる、自動利得制御回路。
- イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路であって、
平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、
前記トータルゲインと最大積分時間調整信号とに基づいて、前記積分時間を調整する積分時間調整信号と、前記アンプの利得を調整する利得調整信号とを生成するデコード回路と、
前記利得調整信号と基凖利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の切換えに関連する選択信号を生成する最大積分時間切換え回路と、
前記トータルゲイン計算回路と前記デコード回路との間に接続され、前記最大積分時間切換え回路からの前記選択信号に基づいて、前記最大積分時間の変化が相殺されるように前記トータルゲインを補正するトータルゲイン補正回路とを備える、自動利得制御回路。 - イメージセンサからフレーム単位で出力される輝度データを受け取り、イメージセンサを露光する積分時間とイメージセンサの出力信号を増幅するアンプの利得とを調整する自動利得制御回路であって、
平均輝度と目標輝度とに基づいてトータルゲインを算出するトータルゲイン計算回路と、
前記トータルゲインと最大積分時間調整信号とに基づいて、前記積分時間を調整する積分時間調整信号と、前記アンプの利得を調整する利得調整信号とを生成するデコード回路と、
前記利得調整信号と基準利得値との比較に基づいて最大積分時間を切換えるための最大積分時間調整信号を生成するとともに、最大積分時間の変化を示すレート信号を生成する最大積分時間切換え回路と、
前記トータルゲイン計算回路と前記デコード回路との間に接続され、前記最大積分時間切換え回路からの前記レート信号に基づいて、前記最大積分時間の変化が相殺されるように前記トータルゲインを補正するトータルゲイン補正回路とを備える、自動利得制御回路。 - イメージセンサから検出される輝度情報により、イメージセンサの出力信号を増幅するアンプの利得と、フレームレートとを変更する自動利得制御回路であって、
前記フレームレートの変更を行う際に、該変更の変化の比の略逆数の変化の利得変更をアンプに与える利得変更回路を備える、自動利得制御回路。 - 請求項１〜１３のいずれか１項に記載の自動利得制御回路を搭載した半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2004/003527 WO2005091624A1 (ja) | 2004-03-17 | 2004-03-17 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005091624A1 true JPWO2005091624A1 (ja) | 2008-02-07 |
| JP4364903B2 JP4364903B2 (ja) | 2009-11-18 |
Family
ID=34994072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006511084A Expired - Fee Related JP4364903B2 (ja) | 2004-03-17 | 2004-03-17 | 自動利得制御回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7626616B2 (ja) |
| EP (1) | EP1727360B1 (ja) |
| JP (1) | JP4364903B2 (ja) |
| CN (1) | CN100438581C (ja) |
| WO (1) | WO2005091624A1 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060164533A1 (en) * | 2002-08-27 | 2006-07-27 | E-Phocus, Inc | Electronic image sensor |
| US7340767B2 (en) * | 2003-06-26 | 2008-03-04 | Matsushita Electric Industrial Co, Ltd. | Camera apparatus, image server and image server system |
| CN100448267C (zh) * | 2004-02-06 | 2008-12-31 | 株式会社尼康 | 数码相机 |
| JP4487640B2 (ja) * | 2004-06-01 | 2010-06-23 | ソニー株式会社 | 撮像装置 |
| CN100444613C (zh) * | 2005-12-29 | 2008-12-17 | 比亚迪股份有限公司 | 用于cmos图像传感器的模拟图像信号处理电路 |
| TWI318510B (en) | 2006-07-17 | 2009-12-11 | Realtek Semiconductor Corp | Apparatus and method for automatic gain control |
| JP2008135824A (ja) * | 2006-11-27 | 2008-06-12 | Matsushita Electric Ind Co Ltd | 位相調整装置、デジタルカメラおよび位相調整方法 |
| JP4766692B2 (ja) * | 2006-12-20 | 2011-09-07 | キヤノン株式会社 | 撮像装置及びその制御方法及びプログラム及び記憶媒体 |
| JP2009034291A (ja) * | 2007-08-01 | 2009-02-19 | Hoya Corp | カプセル内視鏡 |
| JP5018332B2 (ja) * | 2007-08-17 | 2012-09-05 | ソニー株式会社 | 画像処理装置、撮像装置、画像処理方法、およびプログラム |
| CN101399919B (zh) * | 2007-09-25 | 2010-05-19 | 展讯通信（上海）有限公司 | 自动曝光和自动增益调节方法及其装置 |
| CN101472077B (zh) * | 2007-12-28 | 2011-07-27 | 华晶科技股份有限公司 | 具有亮度补偿的数字摄影装置及其补偿方法 |
| JP5063372B2 (ja) * | 2008-01-07 | 2012-10-31 | キヤノン株式会社 | 画像処理装置、制御方法、及びプログラム |
| JP5256874B2 (ja) * | 2008-06-18 | 2013-08-07 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
| US8279328B2 (en) * | 2009-07-15 | 2012-10-02 | Tower Semiconductor Ltd. | CMOS image sensor with wide (intra-scene) dynamic range |
| JP2011049892A (ja) * | 2009-08-27 | 2011-03-10 | Eastman Kodak Co | 撮像装置 |
| CN102118563A (zh) * | 2009-12-30 | 2011-07-06 | 比亚迪股份有限公司 | 一种自动曝光装置及其方法 |
| US20110164146A1 (en) * | 2010-01-07 | 2011-07-07 | Himax Imaging, Inc. | Adaptive Frame Rate Control System and Method for an Image Sensor |
| CN102143326B (zh) * | 2010-01-28 | 2013-07-24 | 比亚迪股份有限公司 | 一种自动曝光装置及其方法 |
| JP5152260B2 (ja) * | 2010-06-28 | 2013-02-27 | 株式会社ニコン | 撮像装置 |
| JP2012053029A (ja) * | 2010-08-05 | 2012-03-15 | Ricoh Co Ltd | 測光・測距装置、測光・測距方法及びその測光・測距装置を有する撮像機器 |
| US8687110B1 (en) * | 2011-05-31 | 2014-04-01 | Flir Systems, Inc. | Intelligent power management for actively-cooled cameras |
| JP5821300B2 (ja) * | 2011-06-07 | 2015-11-24 | ソニー株式会社 | 撮像装置及び撮像方法 |
| JP6006147B2 (ja) * | 2012-03-28 | 2016-10-12 | 富士フイルム株式会社 | 撮像装置、及びこれを備える内視鏡装置 |
| CN104135908B (zh) | 2012-03-28 | 2016-07-06 | 富士胶片株式会社 | 摄像装置以及具备其的内窥镜装置 |
| CN102769723B (zh) * | 2012-04-13 | 2014-10-08 | 南京理工大学 | 快速高精度电子倍增ccd自动增益系统及方法 |
| JP6056497B2 (ja) * | 2013-01-18 | 2017-01-11 | 株式会社ソシオネクスト | 画像処理装置、画像処理方法及びプログラム |
| US9246503B1 (en) | 2013-09-09 | 2016-01-26 | Ateeda Ltd. | Built in self-test |
| CN103546732B (zh) * | 2013-10-18 | 2016-05-18 | 广州市浩云安防科技股份有限公司 | 图像处理方法及系统 |
| KR102105873B1 (ko) | 2014-04-11 | 2020-06-02 | 삼성전자 주식회사 | 디스플레이 시스템 |
| JP2016123009A (ja) * | 2014-12-25 | 2016-07-07 | ルネサスエレクトロニクス株式会社 | 半導体装置、電子デバイス・モジュール、及びネットワークシステム |
| CN104869332B (zh) * | 2015-05-19 | 2017-09-29 | 北京空间机电研究所 | 一种自适应多斜率积分调节方法 |
| JP6648914B2 (ja) * | 2015-06-16 | 2020-02-14 | キヤノン株式会社 | 画像処理装置、画像処理方法及びプログラム |
| US9661234B2 (en) * | 2015-07-16 | 2017-05-23 | Pixart Imaging (Penang) Sdn. Bhd. | Image processing method and image processing system assigning different gains to different sections |
| JP2020136900A (ja) * | 2019-02-19 | 2020-08-31 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、画像記録装置、および撮像方法 |
| TWI699973B (zh) * | 2019-12-31 | 2020-07-21 | 茂達電子股份有限公司 | 可動態控制時間增益的光感測裝置 |
| CN111372008B (zh) * | 2020-03-13 | 2021-06-25 | 深圳市睿联技术股份有限公司 | 基于视频内容的亮度自动增益调节方法及摄像机 |
| US11018681B1 (en) | 2020-03-18 | 2021-05-25 | Analog Devices International Unlimited Company | Digital-to-analog converter waveform generator |
| CN114757833B (zh) * | 2022-06-15 | 2022-09-27 | 北京中瑞方兴科技有限公司 | 一种车辆侧面图像拼接方法及系统 |
| KR20240019637A (ko) * | 2022-08-04 | 2024-02-14 | 삼성전자주식회사 | 자동 노출 제어를 수행하는 전자 장치, 그 제어 방법, 및 컴퓨터 프로그램이 기록된 기록매체 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6478081A (en) * | 1987-09-18 | 1989-03-23 | Matsushita Electric Ind Co Ltd | Television camera device |
| US5453782A (en) * | 1994-02-17 | 1995-09-26 | Itt Corporation | Automatic exposure and gain control for low light level television camera |
| JPH08186761A (ja) * | 1994-12-30 | 1996-07-16 | Sony Corp | ビデオカメラ装置及びビデオカメラ露出制御方法 |
| JP3107760B2 (ja) * | 1996-12-25 | 2000-11-13 | 松下電器産業株式会社 | 露光量制御装置 |
| DE19705748B4 (de) * | 1997-02-14 | 2006-06-29 | Matsushita Electric Industrial Co., Ltd., Kadoma | Belichtungs-Steuervorrichtung |
| US5986705A (en) * | 1997-02-18 | 1999-11-16 | Matsushita Electric Industrial Co., Ltd. | Exposure control system controlling a solid state image sensing device |
| US5982424A (en) * | 1997-04-23 | 1999-11-09 | Scientific-Atlanta, Inc. | CCD camera with adaptive compression control mechanism |
| JPH11113008A (ja) * | 1997-10-08 | 1999-04-23 | Olympus Optical Co Ltd | 電子的撮像装置 |
| KR100247936B1 (ko) * | 1997-11-11 | 2000-03-15 | 윤종용 | 동화상 카메라 시스템에서 리드아웃 방법 및 그 장치 |
| JP2000032330A (ja) * | 1998-07-08 | 2000-01-28 | Toshiba Corp | カメラの自動レベル調整装置 |
| JP3375557B2 (ja) * | 1999-01-29 | 2003-02-10 | 松下電器産業株式会社 | 映像信号処理装置 |
| US6836288B1 (en) * | 1999-02-09 | 2004-12-28 | Linvatec Corporation | Automatic exposure control system and method |
| JP3768060B2 (ja) * | 2000-03-10 | 2006-04-19 | 三洋電機株式会社 | ディジタルカメラ |
| JP2002238000A (ja) | 2001-02-09 | 2002-08-23 | Sony Corp | 撮像装置及び撮像方法 |
| US7274398B2 (en) * | 2001-05-16 | 2007-09-25 | Psion Teklogix Systems Inc. | Autoblank readout mode |
| JP3861711B2 (ja) * | 2002-02-15 | 2006-12-20 | セイコーエプソン株式会社 | 輝度レベル補正装置 |
| JP2003259199A (ja) * | 2002-03-05 | 2003-09-12 | Sony Corp | カメラ信号処理装置およびその露光範囲拡張方法 |
| EP1492343A4 (en) * | 2002-04-04 | 2010-05-19 | Sony Corp | CAPTURED IMAGE RECORDING SYSTEM, SIGNAL RECORDING DEVICE, AND SIGNAL RECORDING METHOD |
| US7245320B2 (en) * | 2002-06-04 | 2007-07-17 | Micron Technology, Inc. | Method and apparatus for automatic gain and exposure control for maintaining target image brightness in video imager systems |
| US20070024741A1 (en) * | 2004-08-30 | 2007-02-01 | Matsushita Electric Indrstrial Co., Ltd | Image processing device |
-
2004
- 2004-03-17 JP JP2006511084A patent/JP4364903B2/ja not_active Expired - Fee Related
- 2004-03-17 WO PCT/JP2004/003527 patent/WO2005091624A1/ja not_active Application Discontinuation
- 2004-03-17 EP EP04721311.1A patent/EP1727360B1/en not_active Expired - Fee Related
- 2004-03-17 CN CNB2004800422120A patent/CN100438581C/zh not_active Expired - Fee Related
-
2006
- 2006-07-19 US US11/488,787 patent/US7626616B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7626616B2 (en) | 2009-12-01 |
| CN1922867A (zh) | 2007-02-28 |
| EP1727360B1 (en) | 2013-08-28 |
| EP1727360A1 (en) | 2006-11-29 |
| EP1727360A4 (en) | 2008-08-27 |
| US20060256207A1 (en) | 2006-11-16 |
| JP4364903B2 (ja) | 2009-11-18 |
| WO2005091624A1 (ja) | 2005-09-29 |
| CN100438581C (zh) | 2008-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4364903B2 (ja) | 自動利得制御回路 | |
| JP3730419B2 (ja) | 映像信号処理装置 | |
| JP4928765B2 (ja) | 半導体集積装置及びイメージセンサの黒レベル補正方法 | |
| US7821547B2 (en) | Image sensing apparatus that use sensors capable of carrying out XY addressing type scanning and driving control method | |
| US6882754B2 (en) | Image signal processor with adaptive noise reduction and an image signal processing method therefor | |
| US7522202B2 (en) | Image sensor and digital gain compensation method thereof | |
| US10284796B2 (en) | Image capture apparatus and control method thereof | |
| JP2007329896A (ja) | 撮像素子及び撮像装置 | |
| JP7353783B2 (ja) | 撮像装置とその制御方法及び撮像素子とその制御方法 | |
| US20100231749A1 (en) | Image signal processing device having a dynamic range expansion function and image signal processing method | |
| JP6762806B2 (ja) | 撮像装置及びその制御方法、プログラム、記憶媒体 | |
| US20070139543A1 (en) | Auto-adaptive frame rate for improved light sensitivity in a video system | |
| JP4331026B2 (ja) | フリッカノイズ検出方法、フリッカノイズ低減方法及びフリッカノイズ検出回路 | |
| US7911506B2 (en) | Image sensing apparatus and method of controlling the same | |
| JP6525602B2 (ja) | 撮像装置及びその制御方法 | |
| KR100858073B1 (ko) | 자동 이득 제어 회로 | |
| JP7277251B2 (ja) | 撮像装置およびその制御方法 | |
| JP2020170985A (ja) | 撮像装置およびその制御方法 | |
| JP2007036714A (ja) | 撮像装置 | |
| US11284017B2 (en) | Image pickup device and storage medium | |
| US20230386000A1 (en) | Image processing apparatus, control method thereof, and non-transitory computer-readable storage medium | |
| JP2009206569A (ja) | 撮像装置及びそのフリッカ補正方法 | |
| JP4188114B2 (ja) | シェーディング補正回路 | |
| JP2001186407A (ja) | 撮像装置 | |
| JP3845860B2 (ja) | 撮像装置、撮像結果の処理方法及び撮像結果の処理プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4364903 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |