JP4188114B2

JP4188114B2 - シェーディング補正回路

Info

Publication number: JP4188114B2
Application number: JP2003069295A
Authority: JP
Inventors: 浩三木村
Original assignee: Ikegami Tsushinki Co Ltd
Current assignee: Ikegami Tsushinki Co Ltd
Priority date: 2003-03-14
Filing date: 2003-03-14
Publication date: 2008-11-26
Anticipated expiration: 2023-03-14
Also published as: JP2004282291A

Description

【０００１】
【発明の属する技術分野】
本発明は、長時間の露光撮影が可能な高感度テレビカメラに適したシェーディング補正回路に関する。
【０００２】
【従来の技術】
テレビカメラを高感度化するために露光時間を制御することが、従来から行われている（例えば、特許文献１参照）。特許文献１によれば、露光時間を制御できる固体撮像素子を使用し、露光時間を、テレビジョン信号の複数フィールド期間とし、固体撮像素子からの映像信号の取り出し時間を１フィールド期間とするスローシャッタ（長時間露光）制御回路を設け、このようにして取り出した映像信号をフィールドメモリに記憶させ、次の露光時間中には前回フィールドメモリに記憶させた同一映像信号を繰り返し読み出すことによって、小型かつ高感度のテレビカメラを実現している。
【０００３】
このように撮影時の露光時間を長くするに従って、撮像素子の感度むら、暗電流等の影響が顕著に現れるようになる。具体的には、あたかも光が漏れたようにテレビモニタの画面上の一部が薄明るくなる現象が生じる。このように画面の一部が局所的に明るくなったり暗くなったりする現象は、一般に「シェーディング」と呼ばれている。これまで、放送用及び業務用のテレビカメラに対して、このようなシェーディングを補正するシェーディング補正回路が提案されている（例えば、特許文献２，３参照）。
【０００４】
【特許文献１】
特開平９−２５２４２３号公報（第３〜４頁、図１）
【特許文献２】
特開平９−２５２４１８号公報（第３〜６頁、図１）
【特許文献３】
特開平６−２０５３００号公報（第４〜６頁、図１）
【０００５】
【発明が解決しようとする課題】
これまで、テレビカメラで撮影時の露光時間を長くすると、テレビカメラに搭載した撮像素子(CCD: Charge Coupled Device)の方式や種類によっては、撮像素子の受光面の左上において最大となるシェーディングが発生するおそれがあることが、発明者が行った研究や実験によって確認されている。
【０００６】
しかしながら、従来のカメラのシェーディング補正回路において発生したシェーディング補正信号は、テレビカメラに搭載した撮像レンズで発生するシェーディングを補正するために用意されたものであり、長時間の露光によって発生したシェーディングに対応した補正を行うことができず、その結果、長時間の露光撮影の際に撮像画面の広範囲に亘る明暗の歪みを軽減することができない。
【０００７】
そこで、長時間の露光撮影時に発生する固有のシェーディング特性に対応するシェーディング補正信号に係るデータを発生させるためには、新たにアナログ的又はデジタル的に回路を追加する必要がある。
【０００８】
アナログ的に構成したシェーディング補正回路を有する回路には、例えば、図１Ａに示すように、シェーディング補正信号発生回路１と、カメラ信号処理回路２と、乗算器３と、加算器４とが設けられる。
【０００９】
このアナログ的に構成したシェーディング補正回路を追加することによってシェーディング補正を行う場合、通常、カメラ信号処理回路２に補正回路を組み込んでいるので、カメラ信号処理回路２のゲイン量が変化すると、ゲイン量の変化に合わせたシェーディング補正値の調整を乗算回路３によって行う必要があり、その結果、回路規模、回路特性の安定、コスト等の観点から不都合が生じるおそれがある。
【００１０】
それに対して、デジタル的に構成したシェーディング補正回路を有する回路には、例えば、図１Ｂに示すように、カメラ信号処理回路１１と、Ａ／Ｄコンバータ１２と、フィールドメモリ１３と、加算器１４と、Ｄ／Ａコンバータ１５と、シェーディング補正用フィールドメモリ１６と、乗算器１７とが設けられている。
【００１１】
この従来技術を用いてデジタル的に構成したシェーディング補正回路を追加した場合には、アナログ的に構成した場合に比べて回路特性が安定している。しかし、この場合も、シェーディング補正用フィールドメモリ１６に発生したシェーディング信号に係るデータを記憶し、そのデータを、フィールドメモリ１３に記憶された映像信号に係るデータに加算することによって、シェーディング補正を行っている。したがって、アナログ的に構成した場合と同様に、シェーディング補正値の調整を乗算器１７によって行うだけでなく、更にシェーディング補正用のフレームメモリも必要となるため、回路規模、コスト等の観点から不都合が生じるおそれがある。
【００１２】
本発明の目的は、テレビカメラで撮影時の露光時間を長くした場合でも、回路規模やコストの観点から不都合を生じることなくシェーディング補正を良好に行うことができるシェーディング補正回路を提供することである。
【００１３】
【課題を解決するための手段】
本発明によるシェーディング補正回路は、
露光時間の制御が可能な撮像素子の複数フィールド期間に亘る露光中に生じるシェーディングを補正するためのシェーディング補正回路であって、
一つの漸化式により、前記撮像素子の画面左上を最大値とし、該画面左上から水平方向及び垂直方向に向かって減衰し、前記画面の水平方向におけるテレビジョン信号の各ラインでは、前記漸化式による垂直方向の値を初期値として水平方向に向かって減衰するシェーディング補正値を発生するシェーディング補正信号発生回路と、
該シェーディング補正信号発生回路から発生される前記シェーディング補正値を前記撮像素子から出力される映像信号に加算する加算器とを有することを特徴とする。
【００１４】
本発明によれば、露光時間の制御が可能な撮像素子の複数フィールド期間に亘る露光中に生じるシェーディングを補正するために、撮像素子の画面左上において最大となるシェーディング特性に合わせて、一つの漸化式により、撮像素子の画面左上を最大値とし、該画面左上から水平方向及び垂直方向に向かって減衰し、画面の水平方向におけるテレビジョン信号の各ラインでは、漸化式による垂直方向の値を初期値として水平方向に向かって減衰するシェーディング補正値を生成し、そのシェーディング補正値を、撮像素子から出力された映像信号に加算する。これによって、テレビカメラで撮影時の露光時間を長くした場合でも、小さい回路規模でシェーディング補正を良好に行うことができ、コストダウンが図れる。
【００１５】
好適には、前記漸化式は、ｋを初期値とし、αを前記撮像素子の画面の水平方向及び垂直方向に対応させた係数（０＜α＜１）とした場合、
ａ_１＝ｋ
ａ_ｎ＝ａ_ｎ−１・α（ｎを２以上の自然数とする。）
からなり、前記初期値及び前記係数を、前記撮像素子に発生するシェーディング特性に合わせて設定する。このように初期値ｋを制御することによって、露光時間やゲイン量も考慮した全体的なシェーディング補正値を変化させることができるので、乗算器を省略することができ、その結果、回路規模やコストの観点から不都合を生じることなくシェーディング補正を良好に行うことができる。
【００１７】
【発明の実施の形態】
本発明によるシェーディング補正回路の実施の形態を、図面を参照して詳細に説明する。
図２は、本発明によるシェーディング補正回路の実施の形態を有する回路図である。この回路は、カメラ信号処理回路２１と、Ａ／Ｄコンバータ２２と、フィールドメモリ２３と、加算器２４と、Ｄ／Ａコンバータ２５と、シェーディング補正信号発生回路２６とを具える。
【００１８】
カメラ信号処理回路２１は、図示しない固体撮像素子からの撮像（カメラ）信号に各種の処理を行う。なお、本実施の形態における固体撮像素子として、受光によって発生した信号の取り出しタイミング、余剰信号電荷の掃き出しタイミング等を操作することにより露光時間を制御できる（いわゆる電子シャッター機能付の）ものを使用する。
【００１９】
Ａ／Ｄコンバータ２２は、アナログ映像信号を、デジタル映像信号に係るデータに変換し、フィールドメモリ２３は、デジタル映像信号に係るデータを１フィールドごとに記憶する。シェーディング補正信号発生回路２６は、後に詳細に説明するように、テレビカメラにおいて撮影時の露光時間を長くした場合に生じるシェーディングを補正するために用いられ、長時間の露光撮影時に発生する固有のシェーディング特性に対応するシェーディング補正信号に係るデータを発生する。加算器２４は、デジタル映像信号に係るデータと、シェーディング補正信号に係るデータとを加算する。Ｄ／Ａコンバータ２６は、加算器２４から出力されたデジタル映像信号をアナログ映像信号に変換する。
【００２０】
図２に示す回路は、図示しない固体撮像素子において露光時間をスローシャッターモード（１フィールド期間を超えて複数フィールド期間に亘る長時間露光）に切り替えた場合に対応するものである。動作のポイントを説明すると、通常の露光時間（例えば、１／６０秒）で撮影を行う場合には、図示しない従来方式のシェーディング補正回路を使用する。そして、図示しない露光時間切替回路によって上記スローシャッターモードが設定された場合、その露光時間切替回路によって、これに対応した専用の近似関数によるシェーディング補正信号発生回路２６への切替が自動的に行われるようにする。
【００２１】
本実施の形態の動作を、図面を参照して詳細に説明する。図示しない固体撮像素子から出力された撮像信号は、カメラ信号処理回路２１でゲイン調整、ブランキング等の処理が施された後、Ａ／Ｄコンバータ２２でデジタル映像信号に変換される。
【００２２】
そのデジタル映像信号は、フィールドメモリ２３において１フィールドごとに記憶される。フィールドメモリ２３は、図示しないメモリコントローラによってメモリの書込み又は読出し時間の制御などが行われることによって、スローシャッタ動作時であっても、連続したテレビジョン信号を取り出せるように制御される。
【００２３】
一方、シェーディング補正信号発生回路２６は、スローシャッターモード（複数フィールド期間に亘る長時間の露光）専用に設計されたシェーディング補正回路である。後に説明するように、シェーディング補正信号発生回路２６によって生成されるシェーディング補正信号に係るデータは、加算器２４において、デジタル映像信号に係るデータに加算される。これによって、スローシャッターモードの撮影の際に生じる固有のシェーディングを補正し、適切なデジタル映像信号を取得することができる。このようにして取得されたデジタル映像信号は、Ｄ／Ａコンバータ２５によってアナログ映像信号に変換され、そのアナログ信号は、図示しないテレビジョンモニタや映像記録媒体（例えば、ＤＶＤ）に送信される。
【００２４】
次に、シェーディング補正信号発生回路２６によるシェーディング補正信号（シェーディング補正値）の生成について詳細に説明する。シェーディング補正信号発生回路２６は、面状の撮像素子の画面の左上に発生したシェーディングの波形を、数学的な関数で近似し、このように近似された関数（近似関数）から、シェーディング補正信号発生回路２６内のデジタル的な演算回路でシェーディング補正信号を生成し、シェーディング補正を行う。既に説明したように、かかるシェーディング補正は、フィールドメモリ２３とＤ／Ａコンバータ２５との間で行われる。
【００２５】
シェーディング補正信号を発生する際に最も重要なことは、近似関数の見つける方法及びその近似関数をデジタル的に演算回路で生成する方法である。本発明によるシェーディング補正回路によれば、後に説明する理由からシェーディング補正用のフレームメモリや乗算器を必要としないので、図１Ｂに示すようなデジタル的に構成した補正回路を用いた場合に比べて小さい回路規模でシェーディング補正を行うことができる。
【００２６】
ここで、近似関数について説明すると、画面の左上が明るくなるシェーディング波形の曲線は、ｋを初期値とし、αを係数（０＜α＜１）とした場合、以下の漸化式によって近似される。
［数１］
ａ_１＝ｋ
ａ_ｎ＝ａ_ｎ−１・α（ｎを２以上の自然数とする。）
【００２７】
[数１]について説明すると、これは、数学において漸化式と呼ばれるものであり、このような漸化式による近似式は、デジタル回路において実現するには非常に都合のよい形式である。例えば、初期値ｋを１．０とし、係数αを０．９とした場合、
ａ_１＝１．０
ａ_２＝１．０＊０．９＝０．９
ａ_３＝０．９＊０．９＝０．８１
ａ_４＝０．８１＊０．９＝０．７２９
ａ_５＝０．７２９＊０．９＝０．６５６１
となり、減衰曲線となる。なお、初期値ｋ及び係数αを調整することによって、曲線の形状を調整することができる。
【００２８】
シェーディング波形は、画面の左上において明るくなっている。したがって、[数１]の近似式を画面の水平方向及び垂直方向に適用する。初期値ｋを２５６とし、画面の水平方向及び垂直方向の係数αｈ及びαｖをそれぞれ０．９６８７５及び０．９３７５とした場合について説明すると、テレビジョン信号の１ライン目の初期値は２５６となる。テレビジョン信号の２ライン目については、垂直方向にも今回の関数を適用するので、２ライン目の初期値は、２５６ではなく、２５６＊０．９３７５＝２４０となる。さらに、テレビジョン信号の３ライン目の初期値は、２４０ではなく、２４０＊０．９３７５＝２２５となる。このような近似を、初期値が０になるまで繰り返す。
【００２９】
このような近似によって、画面の左上の部分の値が最も大きな２次元のデータ（図３Ａ参照）及び３次元のデータ（図３Ｂ参照）、すなわち、左上の部分が明るいシェーディング波形の近似が行われる。さらに、このようにして生成した値を、１ラインごとに映像信号（テレビジョン信号）から減算して、シェーディング補正が行われる。なお、ＳＨＡＤは、シェーディング補正波形を表し、Ｖ−ＳＨＡＤは、垂直方向のシェーディング補正波形を表し、Ｈ−ＳＨＡＤは、水平方向のシェーディング補正波形を表す。
【００３０】
既に説明したように、撮像素子が発生するシェーディングは、露光時間やカメラ信号処理回路２１のゲイン量によってシェーディングの量が変化する。例えば、露光時間を１秒とするとともにゲイン量の上昇が３６ｄＢのときのシェーディングの量を１とすると、露光時間が０．５秒でゲイン量の上昇が３６ｄＢのときには、シェーディングの量が半分程度となり、露光時間が０．５秒でゲイン量の上昇が３０ｄＢのときには、シェーディングの量が１／４程度となり、それに応じてシェーディング補正値も変化させる必要がある。
【００３１】
このように露光時間やゲイン量も考慮した全体的なシェーディング補正値を変化させる場合、従来のシェーディング補正回路とともに乗算回路を用いる必要がある。しかしながら、シェーディング補正回路をアナログ的に構成した場合とデジタル的に構成した場合のいずれにしろ、乗算回路の回路規模は大きく、回路規模やコストの観点から不都合が生じる。
【００３２】
本実施の形態によれば、初期値ｋを制御することによって、露光時間やゲイン量も考慮した全体的なシェーディング補正値を変化させることができるので、シェーディング補正用のフレームメモリや乗算器を省略することができる。
【００３３】
本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。
例えば、ＮＴＳＣ方式、ＰＡＬ方式等の任意のテレビジョン方式のビデオ信号にも本発明を適用することができる。また、シェーディング補正を、画面の左上が明るくなった場合だけでなく、撮像素子が発生するシェーディング特性に応じて初期値及び係数（水平方向の係数及び水平方向の係数）を調整することもできる。さらに、シェーディング補正の際に任意の数の漸化式を用いることもできる。
【図面の簡単な説明】
【図１】従来のシェーディング補正回路を有する回路図である。
【図２】本発明によるシェーディング補正回路の実施の形態を有する回路図である。
【図３】本発明によるシェーディング補正回路の実施の形態によるシェーディング補正を説明するための図である。
【符号の説明】
１，２６シェーディング補正信号発生回路
２，１１，２１カメラ信号処理回路
３，１７乗算器
４，１４，２４加算器
１２，２２Ａ／Ｄコンバータ
１３，２３フィールドメモリ
１５，２５Ｄ／Ａコンバータ
１６シェーディング補正用フィールドメモリ

Claims

露光時間の制御が可能な撮像素子の複数フィールド期間に亘る露光中に生じるシェーディングを補正するためのシェーディング補正回路であって、
一つの漸化式により、前記撮像素子の画面左上を最大値とし、該画面左上から水平方向及び垂直方向に向かって減衰し、前記画面の水平方向におけるテレビジョン信号の各ラインでは、前記漸化式による垂直方向の値を初期値として水平方向に向かって減衰するシェーディング補正値を発生するシェーディング補正信号発生回路と、
該シェーディング補正信号発生回路から発生される前記シェーディング補正値を前記撮像素子から出力される映像信号に加算する加算器とを有することを特徴とするシェーディング補正回路。
前記漸化式は、ｋを初期値とし、αを前記撮像素子の画面の水平方向及び垂直方向に対応させた係数（０＜α＜１）とした場合、
ａ_１＝ｋ
ａ_ｎ＝ａ_ｎ−１・α（ｎを２以上の自然数とする。）
からなり、前記初期値及び前記係数を、前記撮像素子に発生するシェーディング特性に合わせて設定することを特徴とする請求項１記載のシェーディング補正回路。