JPWO2004098007A1 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JPWO2004098007A1
JPWO2004098007A1 JP2005505832A JP2005505832A JPWO2004098007A1 JP WO2004098007 A1 JPWO2004098007 A1 JP WO2004098007A1 JP 2005505832 A JP2005505832 A JP 2005505832A JP 2005505832 A JP2005505832 A JP 2005505832A JP WO2004098007 A1 JPWO2004098007 A1 JP WO2004098007A1
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
semiconductor
current confinement
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005505832A
Other languages
English (en)
Other versions
JP4757634B2 (ja
Inventor
長谷川　義晃
義晃 長谷川
横川　俊哉
俊哉 横川
山田　篤志
篤志 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005505832A priority Critical patent/JP4757634B2/ja
Publication of JPWO2004098007A1 publication Critical patent/JPWO2004098007A1/ja
Application granted granted Critical
Publication of JP4757634B2 publication Critical patent/JP4757634B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H01S5/2216—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本発明による半導体発光素子の製造方法は、ストライプ状のマスク層を第１のＩＩＩ−Ｖ族化合物半導体上に形成する工程（Ａ）と、第１のＩＩＩ−Ｖ族化合物半導体の表面のうち前記マスク層で覆われていない領域上に第２のＩＩＩ−Ｖ族化合物半導体を選択的に成長させることにより、前記マスク層によって規定されるストライプ状開口部を有する電流狭窄層を形成する工程（Ｂ）と、マスク層を選択的に除去する工程（Ｃ）と、ストライプ状開口部を介して露出する前記第１のＩＩＩ−Ｖ族化合物半導体の表面、および前記電流狭窄層の表面を覆う第３のＩＩＩ−Ｖ族化合物半導体を成長させる工程（Ｄ）とを含む。

Description

本発明は、窒化物系ＩＩＩ−Ｖ族化合物半導体発光素子に関し、特に、青紫光から紫外光に及ぶ短波長領域の半導体発光素子およびその製造方法に関する。
光ディスクの記録容量を拡大するためには、データの読み出し／書き込みに必要なレーザ光の波長を短くすることが求められる。現在普及しているＤＶＤのプレーヤやレコーダでは、波長６６０ｎｍ帯の赤色半導体レーザが広く用いられており、この赤色半導体レーザは、例えばＩｎＧａＡｌＰ系化合物半導体をＧａＡｓ基板上にエピタキシャル成長させることによって製造される。
近年、ＤＶＤよりも記録容量を拡大するため、次世代の光ディスクが活発に開発されている。そのような次世代光ディスク用の光源としては、赤色の光よりも波長が更に短い青紫色レーザ光（波長４００ｎｍ帯）を安定に放射することが要求される。波長４００ｎｍ帯のＧａＮ系半導体レーザは、Ｂｌｕ−ｒａｙ Ｄｉｓｃ（商標）などの次世代光ディスクの記録再生用光源として最も期待されているが、実用化のために解決しなければならない幾つかの課題を有している。
ＧａＮ系半導体レーザの電流−光出力特性曲線には、高光出力領域においてキンクが発生しないことが求められる。電流−光出力特性曲線上のキンクは、レーザの水平横モードが不安定であるために発生する。したがって、水平横モードを安定化できるレーザ構造の実現が望まれている。
一方、ＧａＮ系半導体は、強固な結晶から構成され、化学的にも安定であるために、ウエットエッチング技術による加工が困難である。したがって、水平横モードの制御に必要となるリッジ構造の形成は、ドライエッチングでＧａＮ系半導体層を加工することによって行なわれる。ドライエッチングによってリッジ構造を形成したＧａＮ系レーザの室温連続発振が報告されている（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｅｌｅｃｔｅｄ Ｔｏｐｉｃｓ ｉｎ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．４（１９９８）４８３−４８９、およびＪａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．４１（２００２）１８２９−１８３３）。
しかしながら、ドライエッチングによるＧａＮ系半導体の微細加工は制御性に乏しいため、基板面内での均一な深さでエッチングを行なうようにプロセスを制御することが難しい。基板上の位置に応じてエッチング深さが変化すると、同じ基板から作製した複数の半導体レーザにおいて、水平横モードが安定化せず、電流−光出力特性曲線にキンクが発生する素子が生じる可能性がある。また、基板面内のみならず、ロット処理ごとのプロセス再現性も低下する。これらのことは、ＧａＮ系レーザの製造歩留りを低下させ、製造コストの高騰を招くことになる。
最近、ＧａＮ系レーザのリッジ構造を選択再成長によって形成する技術が提案された（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．４０（２００１）Ｌ９２５−Ｌ９２７）。この文献に提案されている方法によれば、活性層上に何層かの半導体層を形成した後、リッジ構造を形成すべき領域以外の領域を二酸化珪素（ＳｉＯ２）膜で覆う。その後、２回目の結晶成長を行うことにより、ＳｉＯ２膜で覆われていない領域上に半導体層を選択的に再成長させ、リッジ構造を形成する。この方法によれば、半導体層をドライエッチングによって加工することなくリッジ構造を形成できるため、均一性および再現性に優れた製造方法が提供される。さらに、ドライエッチングによる活性層へのダメージを回避することができるという利点もある。
しかしながら、このような選択再成長技術による場合、マスクとなるＳｉＯ２膜上に多くのＧａＮ系多結晶（ポリ構造）が析出することを避けるのが困難である。このために、レーザの光出力を高めたときの放熱性を改善するためにジャンクションダウン配置でレーザ素子を実装すると、ヒートシンクまたはサブマウントに対する密着性が低下し、固定不良等の不具合が生じる。
さらに、リッジ構造が形成される領域以外の結晶表面がＳｉＯ２膜で覆われているために、熱伝導・放熱性が悪く、レーザ寿命が短くなるという欠点がある。
本発明は、上記事情を鑑みてなされたものであり、本発明の主たる目的は、電流狭窄のためのリッジ構造を必要としない新規な電流狭搾構造を備えた半導体発光素子を提供することにある。
また、本発明の他の目的は、水平横モード制御と放熱性に優れ、高光出力動作でのキンクフリーと長寿命化を実現する半導体発光素子を提供することにある。
本発明の更に他の目的は、上記の半導体発光素子を高歩留り且つ低コストで製造する方法を提供することにある。
本発明の半導体発光素子は、第１のＩＩＩ−Ｖ族化合物半導体と、前記第１のＩＩＩ−Ｖ族化合物半導体の表面における選択された領域上に成長した第２のＩＩＩ−Ｖ族化合物半導体から形成され、共振器長方向に延びるストライプ状開口部を有する電流狭窄層と、前記ストライプ状開口部を介して露出する前記第１のＩＩＩ−Ｖ族化合物半導体の表面、および前記電流狭窄層の表面を覆う第３のＩＩＩ−Ｖ族化合物半導体とを備えている。
好ましい実施形態において、前記電流狭窄層は、前記ストライプ状開口部に向かってオーバーハングする一対の突出部を有している。
好ましい実施形態において、前記一対の突出部の各々と前記第１のＩＩＩ−Ｖ族化合物半導体の前記表面の一部との間には空隙部が形成されている。
好ましい実施形態において、前記空隙部は、１０ｎｍ以上の高さと、０．１μｍ以上の幅を有している。
好ましい実施形態において、前記第３のＩＩＩ−Ｖ族化合物半導体のうち、前記ストライプ状開口部を介して前記第１のＩＩＩ−Ｖ族化合物半導体の表面と接触する部分の幅は、０．５μｍ以上３μｍ以下である。
好ましい実施形態において、前記第１のＩＩＩ−Ｖ族化合物半導体は、活性層を含む積層構造を有している、請求項１から４のいずれかに記載の半導体発光素子。
好ましい実施形態において、前記ＩＩＩ−Ｖ族化合物半導体は、窒化ガリウム系である。
好ましい実施形態において、前記電流狭窄層は、アルミニウムを含有する窒化ガリウムの層を含んでおり、前記電流狭窄層の厚さは、０．１μｍ以上０．５μｍ以下である。
好ましい実施形態において、前記第２のＩＩＩ−Ｖ族化合物半導体の電気的導電型は、前記第１のＩＩＩ−Ｖ族化合物半導体の電気的導電型とは反対である。
好ましい実施形態において、前記第３のＩＩＩ−Ｖ族化合物半導体の電気的導電型は、前記第１のＩＩＩ−Ｖ族化合物半導体の電気的導電型と同じある。
好ましい実施形態において、前記第２のＩＩＩ−Ｖ族化合物半導体の電気的導電型は、ｎ型である。
本発明による半導体発光素子の製造方法は、ストライプ状のマスク層を第１のＩＩＩ−Ｖ族化合物半導体上に形成する工程（Ａ）と、前記第１のＩＩＩ−Ｖ族化合物半導体の表面のうち前記マスク層で覆われていない領域上に第２のＩＩＩ−Ｖ族化合物半導体を選択的に成長させることにより、前記マスク層によって規定されるストライプ状開口部を有する電流狭窄層を形成する工程（Ｂ）と、前記マスク層を選択的に除去する工程（Ｃ）と、前記ストライプ状開口部を介して露出する前記第１のＩＩＩ−Ｖ族化合物半導体の表面、および前記電流狭窄層の表面を覆う第３のＩＩＩ−Ｖ族化合物半導体を成長させる工程（Ｄ）とを備えている。
好ましい実施形態において、前記工程（Ｂ）は、前記第２のＩＩＩ−Ｖ族化合物半導体を前記マスク層の中央部に向かって横方向に成長させ、それによって前記電流狭窄層に一対の突出部を形成することを含む。
好ましい実施形態において、前記工程（Ｃ）は、前記マスク層のうち前記電流狭窄層の突出部の下方に位置する部分を除去し、前記突出部を前記ストライプ状開口部に向かってオーバーハングさせることを含む。
好ましい実施形態において、前記工程（Ｄ）は、前記第１のＩＩＩ−Ｖ族化合物半導体と前記突出部との間に空隙部を形成することを含む。
好ましい実施形態において、前記マスク層の幅を０．５μｍ以上３μｍ以下に設定し、かつ、前記第３のＩＩＩ−Ｖ族化合物半導体のうち、前記ストライプ状開口部を介して前記第１のＩＩＩ−Ｖ族化合物半導体の表面と接触する部分の幅を０．５μｍ以上３μｍ以下に設定する。
好ましい実施形態において、前記第１のＩＩＩ−Ｖ族化合物半導体は、活性層を含む積層構造を有している。
好ましい実施形態において、前記ＩＩＩ−Ｖ族化合物半導体は、窒化ガリウム系である。
好ましい実施形態において、前記電流狭窄層は、アルミニウムを含有する窒化ガリウムの層を含んでおり、前記電流狭窄層の厚さは、０．１μｍ以上０．５μｍ以下である。
図１は、本発明による半導体レーザの構成を示す断面図である。
図２から図１０は、図１の半導体レーザの製造方法を示す工程断面図である。
図１１は、従来の半導体レーザ（比較例１）の構造を示す断面図である。
図１２から図１５は、図１１の半導体レーザの製造方法を示す工程断面図である。
図１６は、半導体レーザの比較例２の構成を示す断面図である。
図１７は、半導体レーザの比較例３の構成を示す断面図である。
図１８は、本発明の実施形態における電流−光出力特性を示すグラフである。
図１９は、比較例１における電流−光出力特性を示すグラフである。
図２０は、比較例２における電流−光出力特性を示すグラフである。
図２１（ａ）から（ｃ）は、電流狭窄層７５のストライプ状開口部の断面を示す図面であり、図２１（ａ）は、第２光ガイド層７２ｂを形成する前における段階を示し、図２１（ｂ）は、第２光ガイド層７２ｂを形成する途中の段階を示し、図２１（ｃ）は、第２光ガイド層７２ｂを形成し終えた後の段階を示している。
以下、図面を参照しながら、本発明の実施形態を説明する。
まず、図１を参照する。図１は、本実施形態に係るＧａＮ系半導体レーザの断面を示している。この半導体レーザは、（０００１）面を主面とするサファイア基板６１と、この基板６１上に設けられた半導体積層構造と、電極７９、８０とを有している。この積層構造は、基板６１に近い側から順番に、以下の表１に示す構成層を含んでいる。
Figure 2004098007
ｐ型電極７９は、ニッケル（Ｎｉ）、白金（Ｐｔ）、および金（Ａｕ）から形成され、積層構造の最上層に位置するｐ型コンタクト層７７上に設けられている。一方、ｎ型電極８０は、チタン（Ｔｉ）およびアルミニウム（Ａｌ）から形成さり、ｎ型コンタクト層６２上に設けられている。ｐ型電極７９とｎ型電極８０とは、二酸化ケイ素（ＳｉＯ２）から形成された絶縁膜７８によって電気的に分離されている。
上記の各半導体層の詳細な構成や機能については、図１の半導体レーザの製造方法を説明しながら言及することとする。
以下、本実施形態の半導体レーザの好ましい製造方法の実施形態を説明する。
まず、図１に示す層６２〜７２ａを基板６１上に積層する。より具体的には、まず（０００１）面を主面とするサファイア基板６１を用意し、酸溶液を用いて基板６１の洗浄を行なう。洗浄した基板６１を有機金属気相成長（ＭＯＶＰＥ）装置（図示せず）の反応炉内のサセプタに保持し、反応炉を真空排気する。
続いて、圧力が３００Ｔｏｏｒの水素雰囲気で反応炉内を満たし、反応炉の温度を約１１００℃にまで上昇させ、基板６１を加熱することにより、基板６１の表面に対するサーマルクリーニングを約１０分間行なう。
反応炉の温度を約５００℃にまで低下させた後、基板６１の主面上に、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモニア（ＮＨ３）ガスと、キャリアガスとして水素とを同時に供給する。こうして、厚さ約２０ｎｍのＧａＮの低温バッファ層（図示せず）を成長する。
続いて、反応炉の温度を約１０００℃に上昇させ、ｎ型ドーパントとしてシラン（ＳｉＨ４）ガスも反応炉内に供給する。こうして、厚さ約４μｍでＳｉ不純物濃度が約１×１０１８ｃｍ−３のｎ型ＧａＮからなるｎ型コンタクト層６２を低温バッファ層（不図示）上に成長させる。
次に、トリメチルアルミニウム（ＴＭＡ）も反応炉内に供給しながら、厚さ約０．７μｍでＳｉ不純物濃度が５×１０１７ｃｍ−３のｎ型Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６３をｎ型コンタクト層６２上に成長させる。
続いて、厚さ約１２０ｎｍでＳｉ不純物濃度が約１×１０１８ｃｍ−３のｎ型ＧａＮよりなる第１光ガイド層６４を成長させる。その後、反応炉の温度を約８００℃にまで降下させ、キャリアガスを水素から窒素に変更する。こうして、トリメチルインジウム（ＴＭＩ）とＴＭＧを供給して厚さが約３ｎｍのＩｎ０．１Ｇａ０．９Ｎからなる量子井戸６５、６７、６９と、厚さが約９ｎｍのＧａＮバリア層６６、６８からなる多重量子井戸活性層を交互に成長する。
次に、活性層へのｐ型ドーパント拡散を抑制するため、厚さが約５０ｎｍのアンドープＧａＮ層からなるキャップ層７０を成長する。そして、再び反応炉内の温度を約１０００℃にまで上昇し、キャリアガスを窒素から水素に戻した後、ｐ型ドーパントであるビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）ガスを供給しながら、厚さが約２０ｎｍでＭｇ不純物濃度が５×１０１７ｃｍ−３のｐ型Ａｌ０．１８Ｇａ０．８２Ｎよりなるキャップ層７１を成長する。
この後、厚さが約１２０ｎｍでＭｇ不純物濃度が１×１０１８ｃｍ−３のｐ型ＧａＮよりなる第２光ガイド層７２ａを成長する。
ここまでは、基板６１の（０００１）面上に各半導体層を連続的に成長させる。言い換えると、エッチングによる半導体層のパターニングは全く行なわれてない。このため、各半導体層の厚さは基板６１の位置によらず略一様であり、図１に示すｎ型電極８０が設けられる部分はまだ形成されていない。
次に、図２を参照する。図２は、簡単化のため、基板６１、ｎ型コンタクト層６２、およびｎ型クラッド層６３の記載を省略し、ｎ型ＧａＮ光ガイド層６４から上の部分のみを示している。後に参照する図３から図１０においても、同様である。
図２に示すように、最上部に第２光ガイト層７２ａが形成された状態の基板６１を反応炉から一旦取り出す。この後、図３に示すように、ｐ型ＧａＮ層７２ａ上に選択成長用の絶縁膜７３を形成する。絶縁膜７３は、例えばプラズマＣＶＤ装置を用いて堆積されたＳｉＯ２から形成され、その厚さは１０〜２００ｎｍ、例えば４０ｎｍ程度に設定され得る。
次に、図４に示すように、絶縁膜７３上にレジスト膜７４を塗布した後、フォトリソグラフィ工程における露光・現像により、レジスト膜７４をパターニングする。図５は、こうしてパターニングされたレジスト膜７４の断面形状を示している。パターニングされたレジスト膜７４は、共振器長方向に延びるストライプ形状を有している。図５は、多数のストライプのうちの１つの断面のみを示している。本実施形態で形成するレジスト膜７４のストライプパターンは、２００〜１０００μｍ、例えば５００μｍの周期でストライプが形成された平面レイアウトを有している。本実施形態における各ストライプ幅は、３μｍに設定されており、基板６１から除去されたレジスト部分（開口部）の幅（共振器長方向に垂直なサイズ）は、約５００μｍである。
本実施形態では、パターニングされたレジスト膜７４の各ストライプ部分の方向は、共振器長方向（基板１の＜１−１００＞方向）に平行であるが、ストライプの幅は共振器長方向に沿って一様である必要はない。共振器端面の部分で他の部分よりも幅狭に形成される場合がある。
この後、絶縁膜７３のうち、レジスト膜７４によって覆われていない露出部分をフッ酸溶液のウエットエッチングで除去し、図６に示すように、ｐ型ＧａＮ層７２ａの上面を露出させる。続いて、図７に示すように、アセトンなどの有機溶液によってレジスト膜７４を除去する。このようにしてパターニングされた絶縁膜７３は、選択成長の「マスク層」として機能する。
この後、ｎ型電流狭搾層として機能する半導体層を選択的に成長させるため、ストライプ状にパターニングされた絶縁膜７３の堆積された基板６１を、ＭＯＶＰＥ装置の反応炉内のサセプタに再度保持し、反応炉を真空排気する。いったん反応炉から取り出されマスク層などが形成された基板上に半導体層を成長させる場合、その成長を「再成長」と称する場合がある。
続いて、反応炉内を圧力２００Ｔｏｏｒの水素雰囲気で満たし、反応炉の温度を約１０００℃にまで上昇させる。こうして、図８に示すように、厚さ約２００ｎｍでＳｉ不純物濃度が５×１０１７ｃｍ−３のｎ型Ａｌ０．０４Ｇａ０．９６Ｎからなる電流狭搾層７５を成長する。
選択成長条件のもとで、電流狭搾層７５は絶縁膜７３上に成長せず、ｐ型ＧａＮ層７２ａの露出した表面上にのみ選択的に成長する。
電流狭窄層７５は、半導体レーザの動作時において、活性層への正孔注入を規制する機能を有する。このため、正孔注入は、電流狭窄層７５が存在しないストライプ状領域を介して生じることになる。この結果、電流の流れが電流狭窄層７５によって幅の狭い流域に狭窄されることになる。狭窄される電流の幅は、電流狭窄層７５におけるストライプ状開口部の幅によって規定される。そして、電流狭窄層７５におけるストライプ状開口部の幅は、選択成長のマスク層（パターニングされた絶縁膜７３）の幅および選択成長条件によって制御可能である。
電流狭窄層７５の厚さは、最低でも１００ｎｍは必要である。電流狭窄層７５が薄すぎると、電流狭窄層７５の上面から内部に注入された正孔が下方に拡散し、電流が電流狭窄層７５中を流れてしまうことになる。このような正孔注入および拡散電流を充分に抑制するためには、電流狭窄層７５の厚さを、正孔の拡散長程度またはそれ以上の大きさに設定することが好ましい。
砒化ガリウム（ＧａＡｓ）や燐化インジウム（ＩｎＰ）等の他のＩＩＩ−Ｖ属化合物半導体の場合、その正孔拡散長は１μｍ程度である。このため、これらのＩＩＩ−Ｖ属化合物半導体から電流狭窄層を形成した場合は、その厚さを１μｍ程度またはそれ以上にすることが望ましい。
これに対して、ＧａＮ系半導体の場合、正孔の有効質量が大きいため、その拡散長が０．２μｍ程度と短い。したがって、本実施形態のように、ＡｌＧａＮからなる電流狭窄層７５の厚さを２００ｎｍ＝０．２μｍに設定することが可能になる。本実施形態における電流狭窄層７５の好ましい厚さ範囲は、０．１〜０．５μｍである。
なお、砒化ガリウム（ＧａＡｓ）や燐化インジウム（ＩｎＰ）から電流狭窄層７５を形成しようとすると、その厚さを１μｍ程度またはそれ以上にする必要がある。そのように厚い層を選択成長法によって形成しようとすると、選択成長中において、電流狭窄層７５が絶縁膜７３上へ横方向に過度に成長してしまうという問題がある。このような横方向への成長は、ＥＬＯ（Ｅｐｉｔａｘｉａｌｌｙ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）と称されている。ＥＬＯ成長が過度に生じると、電流狭窄層７５が絶縁膜７３の全面を覆ってしまうため、電流を流すために必要なストライプ状開口部を適切に形成できなくなる。
また、選択成長を行なっている間は、絶縁膜７３の表面におけるＧａやＡｌのマイグレーションを促進することが必要になるが、長時間の選択成長を実行していると、マイグレーションが不充分になるため、ＥＬＯとは別に、絶縁膜７３上に直接的に多結晶（ポリ構造）が形成されやすいという問題がある。
しかしながら、本実施形態では、電流狭窄層７５をＡｌＧａＮから形成しているため、その厚さを２００ｎｍ程度またはそれ以下に薄くすることができ、上記問題を解消できる。
後に説明するように、電流狭窄層７５を形成した後、ｐ型ＧａＮからなる第２光ガイド層７２ｂの成長が実行される。このとき、電流狭窄層７５の厚さに応じた段差がストライプ状開口部に存在する。この段差が大きいと、その上に成長する第２光ガイド層７２ｂに結晶欠陥が誘発されやすいが、本実施形態のように厚さ２００ｎｍの電流狭窄層７５を用いる場合は、結晶欠陥の少ないｐ型ＧａＮ層７２ｂを再成長できる。
なお、電流狭窄層７５の厚さだけではなく、電流狭窄層７５における電子濃度を制御することも、活性層への正孔注入を適切に抑制するために重要である。ＧａＡｓやＩｎＰ等の他のＩＩＩ−Ｖ族化合物半導体の場合は、正孔の拡散長が１μｍ程度であるため、電流狭窄層における電子濃度（ｎ型ドーパンド濃度）を高く設定することが必要とされる。一方、本実施形態における電流狭窄層７５では、正孔拡散長が短いため、その電子濃度も低く設定できる。
ＧａＮ系半導体のＥＬＯ成長は、成長する半導体中のｎ型ドーパント濃度（例えばＳｉの濃度）を増加すると、抑制される傾向がある。しかし、本実施形態では、電流狭窄層７５におけるｎ型トーパンド濃度を低く設定できるため、ＥＬＯ成長を積極的に利用することが可能になる。ＥＬＯ成長によって電流狭窄層７５を横方向に成長させると、ストライプ状開口部の幅をマスク層の幅よりも充分に狭くすることができる。例えばストライプ幅が２μｍ以下のマスク層（絶縁膜７３）をフォトリソグラフィおよびエッチングによって安定して形成するのは難しいが、本発明の好ましい実施形態によれば、比較的幅の広い絶縁膜７３（マスク層）を作製した後、電流狭窄層７５を形成するに際して、その選択成長条件を調節することにより、ストライプ状開口部の幅を２ｍ以下に狭くすることが可能である。
本実施形態では、絶縁膜７３の幅を３μｍ程度に設定している。このため、絶縁膜７３の表面に飛来したＧａおよびＡｌの供給原子が絶縁膜７３上でマイグレートし、成長しつつある電流狭窄層７５に容易に達することができる。このことは、絶縁膜７３上での多結晶（ポリ）の発生を抑制することに大きく寄与する。このようにして絶縁膜７３上の多結晶の成長を抑制するという観点からは、絶縁膜７３のストライプ幅は、３μｍ以下に設定することが好ましい。
上述したように、電流狭搾層７５の選択成長条件を調節することにより、電流狭搾層７５のうち絶縁膜７３上へ横方向に突出する部分の大きさを任意のレベルに制御することができる。本実施形態では、絶縁膜７３のストライプ幅を３μｍに設定しているが、電流狭搾層７５のＥＬＯ成長により、ストライプ状開口部の幅（絶縁膜７３の露出領域幅）を１．５μｍ程度にしている。これにより、電流注入領域幅が１．５μｍ程度に規定される。
こうして本実施形態によれば、動作時におけるレーザ駆動電流の狭搾が適切に制御できるため、発振するレーザ光の水平横モードも高い精度で制御するができる。
本実施形態では、リッジを形成するためにドライエッチングを行なう必要がなく（ドライエッチングフリー）、ｐ型Ａｌ０．１８Ｇａ０．８２Ｎキャップ層７１およびｐ型ＧａＮ光ガイド層７２ａの厚さを成長時に調節するだけで、「ｐ型半導体残し部分厚さ」を制御できる。このため、水平横モード制御を基板面内で且つプロセスに依存せず容易に設計・制御できることになる。
上記のような電流狭窄層７５の作製が完了した後、ｐ型半導体層を結晶表面の全面に成長させるため、基板６１を反応炉から一旦取り出す。そして、フッ酸溶液のウエットエッチングによって絶縁膜７３を選択的に除去し、図９に示すように、ｐ型ＧａＮ層７２ａを露出させる。
絶縁膜７３の一部が電流狭窄層７５によって覆われていたため、絶縁膜７３の除去により、電流狭窄層７５のオーバーハングした部分の下に空隙が形成される。
図２１（ａ）は、絶縁膜７３を除去した後の状態を示す断面図である。電流狭窄層７５のうち、絶縁膜７３上に延びた部分（突出部）７５ｂの横方向サイズを「Ｗ１」で示している。突出部７５ｂの底面と第２光ガイド層７２ａの表面との間には隙間が存在し、その隙間は絶縁膜７３の厚さによって規定されている。すなわち、絶縁膜７３の厚さが４０ｎｍであれば、上記隙間の厚さ（高さ）も４０ｎｍに等しい。
なお、絶縁膜７３を異方性の高いエッチングによって除去する場合は、突出部７５ｂの下方に絶縁膜７３の一部が残存することになる。このようなエッチングを行なうと、放熱性が低下するため、レーザ素子の寿命が短くなるという不都合が生じる。
２つの向かい合う突出部７５ｂの間隔を「ＷＯ」とすると、絶縁膜７３の幅は、「ＷＯ＋２Ｗ１」に等しい。ＥＬＯ成長を制御することにより、Ｗ１を高い精度で調節することができる。このため、ＷＯの大きさをフォトリソグラフィおよびエッチングにおける加工寸法よりも小さい値に再現性良く調節することができる。例えばパターニングされた絶縁膜７３の幅（＝ＷＯ＋２Ｗ１）が３μｍである場合において、Ｗ１が０．７５μｍとなるように電流狭窄層７５を成長すると、開口部の幅ＷＯ＝３μｍ−２×０．７５μｍ＝１．５μｍとなる。もしも、パターニングされた絶縁膜７３の幅を１．５μｍに設定していた場合は、ＥＬＯを抑制しないと、間隔ＷＯがゼロとなって開口部を適切に形成できないおそれがある。このため、本実施形態によれば、ＥＬＯを利用することにより、間隙ＷＯを制御するため、前述したようにパターニングされた絶縁膜７５の幅（＝ＷＯ＋２Ｗ１）は３μｍ以上に設定することが好ましい。
次に、基板６１をＭＯＶＰＥ装置の反応炉内のサセプタに再度保持し、反応炉を真空排気する。続いて、反応炉内を圧力が２００Ｔｏｏｒの水素雰囲気とし、温度を約１０００℃にまで上昇させ、厚さ約２０ｎｍでＭｇ不純物濃度が１×１０１８ｃｍ−３のｐ型ＧａＮからなる第２光ガイド層７２ｂを基板６１の全面上に成長する。
図２１（ｂ）および（ｃ）は、第２光ガイド層７２ｂの成長過程を模式的に示す断面図である。本実施形態では、図２１（ｂ）に示すように、第２光ガイド層７２ｂのうち、第１光ガイド層７２ａの表面に成長する部分７２ｂ’が存在する。この部分７２ｂ’は、図２１（ｃ）に示すように、やがて電流狭窄層７５上に成長する第２光ガイド層７２ｂと一体化する。部分７２ｂ’の厚さが、電流狭窄層７５の突出部７５ｂの下の隙間と同程度となると、幅ＷＯの開口部は部分７２ｂ’によって塞がれることになる。このため、突出部７５ｂと第２光ガイド層７２ａと間に存在する隙間は、第２光ガイド層７２ｂによって完全には埋め尽くされず、突出部７５ｂと第２光ガイド層７２ａと間には最終的に空隙が残ることになる。
上記の空隙が形成されるため、本実施形態では、第２光ガイド層７２ａと第２光ガイド層７２ｂとが接触する部分の幅Ｗ２（図２１（ｃ））を絶縁膜７３の幅よりも小さくすることができる。空隙部分は、半導体よりも高い絶縁性を有し、正孔注入の高い障壁となるため、狭い領域に電流を狭窄するのに大きく寄与する。空隙の幅（共振器長に垂直な方向のサイズ）は、例えば０．１〜０．５μｍの範囲内に設定され得る。また、この空隙の厚さは、絶縁膜７３の厚さによって調節されるが、絶縁膜７３が厚すぎると、空隙を形成することができなくなる。このため、空隙の厚さは、０．０１〜０．２μｍの範囲内に設定されることが好ましい。
なお、図２１（ａ）から（ｃ）では簡単化のため、第２光ガイド層７２ｂが電流狭窄層７５の開口部を完全に塞ぐように厚く形成される場合を記載している。しかしながら、現実には、第２光ガイド層７２ｂを薄く（本実施形態では２０ｎｍ程度に）形成している。そのような場合、図２１（ｂ）に示す状態で第２光ガイド層７２ｂの成長は終了し、その上に上層の半導体層が成長させられることになる。
第２光ガイド層７２ｂを形成した後、図１０に示すように、厚さが約０．７μｍでＭｇ不純物濃度が５×１０１７ｃｍ−３のｐ型Ａｌ０．０７Ｇａ０．９３Ｎよりなるｐ型クラッド層７６を成長した後、厚さが約０．１μｍでＭｇ不純物濃度が１×１０１８ｃｍ−３のｐ型ＧａＮよりなるｐ型コンタクト層７７を成長する。図１０では、簡単化のため、第２光ガイド層７２ｂとｐ型クラッド層７６との境界を図示していない。
これらの結晶成長（再成長）の後、まずｐ型半導体層の活性化加熱処理を行う。ＭＯＶＰＥ装置の反応炉から基板を取り出し、ｐ型不純物活性化の加熱処理を施すためにアニール炉の中に搬送する。次にアニール炉を真空排気した後、供給量３ｓｌｍの窒素ガスを導入して大気圧にした後、７５０℃で３０分間の加熱処理をおこなう。加熱処理後、基板を室温まで降温し、アニール炉から取り出す。
次に、再び図１を参照しながら、残りのプロセスを説明する。
上述した加熱処理が終了した後、ｎ型電極８０の形成位置以外をＳｉＯ２よりなる絶縁膜で覆う。そして、この絶縁膜をエッチングマスクとして、積層構造の露出部分をドライエッチングによって除去する。このエッチングは、ｎ型コンタクト層６２の一部が露出するまで行なう。次に、ｐ型電極７９およびｎ型電極８０を形成する領域以外の領域を絶縁膜７８で覆う。絶縁膜７８は、ｐ側電極７９とｎ側電極８０との電気的分離に用いられる。
この後、ｐ型電極７９およびｎ型電極８０をそれぞれ蒸着およびリフトオフ法などによって形成する。
以上の説明から明らかなように、本実施形態では、水平横モードの制御に必要なリッジ構造を形成するためのドライエッチングが不要になるため、レーザ構造の加工プロセスが容易・簡略化される。このため、製造歩留まりが上昇し、コストを低下させることができる。
次に、レーザ共振器端面のへき開工程に移る。まず、基板６１をサファイア基板の裏面から研磨し、総膜厚を１００μｍ程度に薄膜化する。その後、リッジストライプ方向と垂直方向に共振器端面が形成されるように、基板６１をへき開装置（不図示）でへき開する。この段階で、へき開端面をレーザ共振器（共振器長：７５０μｍ）とするバー状態のレーザ素子を作製することができる。
次に、レーザ共振器の後端面に高反射膜コートをおこなう。高反射膜は、例えば、ＳｉＯ２およびＴｉＯ２の３対から構成される誘電体多層膜構造を有している。
最後に、バー状態のレーザ素子の２次へき開をおこなってレーザチップに分離して、レーザキャンにｐサイドダウンで実装する。実装時には、レーザチップを炭化珪素（ＳｉＣ）からなるサブマウントに半田を介して実装する。
［レーザ素子特性］
上記の製造方法によって作製されたレーザ素子は、室温で連続発振を実現できた。閾値電流、スロープ効率、および発振波長は、それぞれ、３０ｍＡ、１．２Ｗ／Ａ、４０５ｎｍであった。電流−光出力特性のキンクレベルは１００ｍＷ以上であった。
本実施形態のレーザ素子における電流−光出力特性を図１８に示す。本実施形態に係るレーザ素子では、１００ｍＷ程度の高光出力動作でも水平横モードが安定であることがわかる。このことは、選択成長技術によって形成した電流狭窄層７５により、横モードの制御が充分に行なわれていることを示している。
さらに、遠視野像（ＦＦＰ）を評価すると、θ／／（基板平行方向）は９°、θ⊥（基板垂直方向）は２２°、アスペクト比（θ⊥／θ／／）は２．４であった。光ディスク用の半導体レーザ素子は、アスペクト比が３未満であることを要求されている。本実施形態のレーザ素子は、この要求を満たしている。
［比較例］
以下、図面を参照しながら、半導体レーザの比較例１〜３を説明する。
図１１は、現在、最も一般的なＧａＮ系レーザの断面図である。図１１の半導体レーザ（比較例１）と図１の半導体レーザ（実施形態）とを比較すると、基板６１からキャップ層７１までの構造は共通している。両者で異なる点は、キャップ層７１の上に形成される上部積層構造にある。このため、以下では、この上部積層構造およびその作製方法について、比較例１を説明することにする。
この比較例１における上部積層構造は、以下のようにして作製される。
まず、キャップ層７１までの積層構造を基板６１上に形成した後、図１２に示すように、引き続き、キャップ層７１の上に光ガイド層７２、ｐ型クラッド層７６、およびｐ型コンタクト層７７を成長する。図１２においては、簡単のため、基板６１、コンタクト層６２、クラッド層６３の記載を省略している。図１３から図１７においても同様である。
次に、ｐ型半導体層の活性化加熱処理を行う。具体的には、ＭＯＶＰＥ装置の反応炉から基板を取り出し、ｐ型不純物活性化の加熱処理を施すためにアニール炉の中に搬送する。次にアニール炉を真空排気した後、供給量３ｓｌｍの窒素ガスを導入して大気圧にした後、７５０℃で３０分間の加熱処理をおこなう。加熱処理後、基板を室温まで降温し、アニール炉から取り出す。
次に、図１２に示すように、ｐ型コンタクト層７７のリッジ形成領域上にＳｉＯ２のマスク層２５を形成する。リッジ幅は２μｍ程度に設定する。
この後、リッジ形成位置以外をドライエッチング装置でエッチングし、図１３に示すように、活性層６９上のｐ型半導体層の残し部分厚さを１４０ｎｍ程度にする。このリッジ構造形成により、ＧａＮ系レーザの注入電流狭搾と水平横モード制御が可能になる。この後、ｎ型電極の形成位置以外をＳｉＯ２よりなる絶縁膜２７で覆う。
その後、図１１に示すように、ドライエッチングでｎ型コンタクト層６２の一部を露出させる。ドライエッチングにより露出した面のうち、ｎ型電極を形成する領域以外の領域をＳｉＯ２からなる絶縁膜で覆う。
次に、図１５に示すように、絶縁膜２７のうちリッジ上に位置する部分のみをフッ酸溶液で除去した後、ｐ型電極７９としてＮｉとＰｔとＡｕを蒸着する。この後、図１１に示すように、ｎ型電極８０としてＴｉとＡｌを蒸着する。この後は、実施形態と同様の処理を行い、比較例１を作製する。
このようにして作製した比較例１は、電流注入により室温連続発振に到った。この際の閾値電流、スロープ効率および発振波長は各々３５ｍＡ、１．２Ｗ／Ａ、４０５ｎｍであった。また、電流−光出力特性のキンクレベルは１００ｍＷ以上であった。比較例１の電流−光出力特性を図１９に示す。
この結果から、比較例１では１００ｍＷ程度の高光出力動作でも水平横モードが安定であり、ドライエッチングによるｐ型半導体の残し部分厚さを制御することにより横モード制御が達成されていることがわかる。さらに、遠視野像（ＦＦＰ）を評価すると、θ／／は９°、θ⊥は２２°、アスペクト比（θ⊥／θ／／）は２．４である。光ディスク用としてアスペクト比は３未満が要求されているため、比較例１では、この要求を満たしていることになる。次に、３０ｍＷの高光出力での室温一定光出力（ＡＰＣ）寿命試験を実施した。比較例１では０．０５ｍＡ／ｈ程度の劣化率であり、１０００時間以上の安定動作を示した。
以上のことからわかるように、比較例１では、キンクレベル：１００ｍＷ以上、アスペクト比：２．４、長寿命：１０００時間以上であり、次世代の高密度・高速記録光ディスク用光源としての要求を満足しているものと思われる。ただし、比較例１の電流狭搾と水平横モード制御がドライエッチング時間制御により実施しているため、プロセス・レーザ特性の再現性、および歩留りに大きな課題があり、コスト高騰を招く要因となっている。
以下、比較例１の製造方法において、リッジ高さの制御が困難であることを説明する。
リッジ高さの制御は、基板面内全体にわたる結晶成長の制御とドライエッチングの制御の両方を同時に必要とする。しかも、ドライエッチングに対するストッパ層として機能する結晶成長層が存在しないため、エッチング時間の調節のみによってエッチング深さを制御することが余儀なくされている。これらの理由により、リッジの高さの制御は極めて困難である。
以下、図１５に示すようなリッジの形状がドライエッチングのプロセス変動に起因して理想的な形状から変化した半導体レーザ素子の例（比較例２および比較例３）を説明する。
図１６は、リッジ形成プロセスのドライエッチング時間が設定値よりも長くなってしまった場合の素子構造を示している。一方、図１７は、そのドライエッチング時間が設定値よりも短くなってしまった場合の素子構造を示している。
なお、上記の各ドライエッチング時間によって決まるリッジ高さは、いずれも、現在最も一般的なＧａＮ系レーザの製造における基板面内で生じるリッジ高さ分布の範囲内に入っている。すなわち、図１６や図１７に示すような素子形状が半導体レーサの生産現場で生じている。
まず、図１６を参照する。図１６に示す比較例２では、活性層上に存在するｐ型半導体領域の厚さ（ｐ型半導体残し部分厚さ）は、設定値（１４０ｎｍ）よりも小さい。一方、図１７に示す比較例３では、活性層上の「ｐ型半導体残し部分厚さ」は設定値（１４０ｎｍ）よりも大きい。
上記比較例２および比較例３の素子でも、電流注入により、室温連続発振を実現することができた。比較例２の素子における閾値電流およびスロープ効率は、それぞれ、４０ｍＡおよび１．０Ｗ／Ａであった。一方、比較例３の素子における閾値電流およびスロープ効率は各々６０ｍＡおよび０．７Ｗ／Ａであった。前述の比較例１の素子と比較すると、比較例２の素子では、閾値電流が増加し、スロープ効率が低下している。この理由は、ドライエッチングによるｐ型半導体残し部分厚さが設定値よりも小さくなり、活性層にエッチングダメージが及んだためであると思われる。
一方、比較例３の素子における閾値電流の増加およびスロープ効率の低下が顕著である。これは、ｐ型半導体残し部分厚さが設定値よりも大きくなり、リッジ構造部から横に大きく広がって流れる無効（リーク）電流が増加したことに起因している。
電流−光出力特性のキンクレベルを比較すると、比較例１および比較例３の素子では、１００ｍＷ以上でキンクが発生しているが、比較例２の素子では、図２０に示されるように、３０ｍＷという低いレベルでキンクが発生している。この理由は、比較例２の素子では、リッジ直下の領域とリッジ直下以外の領域との間における実効屈折率差（Δｎ）が過度に増加し、光の横方向閉込めが強化され過ぎる。このため、水平横モードがかえって不安定になり、キンクレベルが低下したものと推測される。
また、ＦＦＰを評価すると、比較例２の素子ではアスペクト比：１．８（θ／／：１２°、θ⊥：２２°）、比較例３の素子ではアスペクト比：３．７（θ／／：６°、θ⊥：２２°）である。比較例３のように、アスペクト比は３以上になると、光ディスク装置の光源としては不向きである。
次に、３０ｍＷの高光出力での室温一定光出力（ＡＰＣ）寿命試験を実施した。比較例１では０．０５ｍＡ／ｈ程度の劣化率であり、１０００時間以上の安定動作を示したが、比較例２の素子では、活性層にドライエッチングダメージが存在するために、劣化率が大きく（０．２ｍＡ／ｈ程度）、６００時間程度の寿命時間であった。一方、比較例３の素子では、動作電流が大きく消費電力が大きいために、寿命時間が短く３００時間程度であった。
以上のことから、ドライエッチング技術でリッジ構造を形成し、水平横モードを制御する従来のＧａＮ系レーザでは、基板面内およびプロセスごとのレーザ特性の再現性、および歩留りに大きな課題があり、コスト高騰を招く要因となっていることがわかる。
なお、図１に示す本発明の実施形態に係る半導体レーザでは、比較例１と同様に、キンクレベル：１００ｍＷ以上、アスペクト比：２．４、長寿命：１０００時間以上であり、次世代の高密度・高速記録光ディスク用光源としての要求を満足している。
また、実施形態に係る半導体レーザでは、前述のように、結晶成長の制御のみで電流狭搾および水平横モードの制御が可能になるため、比較例について説明した上記課題が大きく改善され、さらにプロセス工程も大幅に容易化・簡略化されるために、高歩留りが実現でき、低コスト化に大きく寄与する。
なお、本発明の好ましい本実施形態では、電流狭搾層７５をｎ型Ａｌ０．０４Ｇａ０．９６Ｎから形成しているが、電流狭搾層７５の屈折率は結晶成長膜の混晶組成により任意に変化させることが可能である。このため、本発明の好ましい実施形態では、ロスガイド構造または実屈折率ガイト構造に容易に設計することが可能である。
また、本実施形態の半導体レーザは、実屈折率ガイド構造を有しているため、比較例の半導体レーザに比べて、注入電流が狭搾された領域の活性層の外側を光吸収層として設計・作用させることができるという利点もある。このため、相対強度雑音（ＲＩＮ）を１．５ｍＷ〜１００ｍＷの光出力範囲で−１２５ｄＢ／Ｈｚ以下程度に低減することができる。
なお、本実施形態はＧａＮ系半導体発光素子であったが、砒化ガリウム（ＧａＡｓ）、燐化インジウム（ＩｎＰ）等の他のＩＩＩ−Ｖ族化合物半導体発光素子においても、同様に適用することができる。
また、本実施形態では、基板としてサファイア基板を用いているが、本発明の基板はこれに限定されない。ＳｉＣ基板やＧａＮ系半導体基板を用いても良い。
本実施形態では、電流狭窄層７５を形成する工程で絶縁膜７３を選択成長のマスク層として用いているが、マスク層として機能するものであれば、その材料は絶縁膜に限定されない。
本実施形態では、電流狭窄層７５上に半導体層を再成長させる前に、絶縁膜７５を完全に除去しているが、電流狭窄層７５の突出部７５ａの下方に絶縁膜７５の一部が残存しても良い。
本発明によれば、青紫光から紫外光に及ぶ短波長領域の半導体発光素子が提供され、例えば光ディスク駆動装置の光源として広く採用され得る。
本発明は、窒化物系ＩＩＩ−Ｖ族化合物半導体発光素子に関し、特に、青紫光から紫外光に及ぶ短波長領域の半導体発光素子およびその製造方法に関する。
光ディスクの記録容量を拡大するためには、データの読み出し／書き込みに必要なレーザ光の波長を短くすることが求められる。現在普及しているＤＶＤのプレーヤやレコーダでは、波長６６０ｎｍ帯の赤色半導体レーザが広く用いられており、この赤色半導体レーザは、例えばＩｎＧａＡｌＰ系化合物半導体をＧａＡｓ基板上にエピタキシャル成長させることによって製造される。
近年、ＤＶＤよりも記録容量を拡大するため、次世代の光ディスクが活発に開発されている。そのような次世代光ディスク用の光源としては、赤色の光よりも波長が更に短い青紫色レーザ光（波長４００ｎｍ帯）を安定に放射することが要求される。波長４００ｎｍ帯のＧａＮ系半導体レーザは、Ｂｌｕ−ｒａｙ Ｄｉｓｃ（商標）などの次世代光ディスクの記録再生用光源として最も期待されているが、実用化のために解決しなければならない幾つかの課題を有している。
ＧａＮ系半導体レーザの電流―光出力特性曲線には、高光出力領域においてキンクが発生しないことが求められる。電流―光出力特性曲線上のキンクは、レーザの水平横モードが不安定であるために発生する。したがって、水平横モードを安定化できるレーザ構造の実現が望まれている。
一方、ＧａＮ系半導体は、強固な結晶から構成され、化学的にも安定であるために、ウェットエッチング技術による加工が困難である。したがって、水平横モードの制御に必要となるリッジ構造の形成は、ドライエッチングでＧａＮ系半導体層を加工することによって行なわれる。ドライエッチングによってリッジ構造を形成したＧａＮ系レーザの室温連続発振が報告されている（非特許文献１および非特許文献２）。
しかしながら、ドライエッチングによるＧａＮ系半導体の微細加工は制御性に乏しいため、基板面内での均一な深さでエッチングを行なうようにプロセスを制御することが難しい。基板上の位置に応じてエッチング深さが変化すると、同じ基板から作製した複数の半導体レーザにおいて、水平横モードが安定化せず、電流−光出力特性曲線にキンクが発生する素子が生じる可能性がある。また、基板面内のみならず、ロット処理ごとのプロセス再現性も低下する。これらのことは、ＧａＮ系レーザの製造歩留りを低下させ、製造コストの高騰を招くことになる。
最近、ＧａＮ系レーザのリッジ構造を選択再成長によって形成する技術が提案された（非特許文献３）。この文献に提案されている方法によれば、活性層上に何層かの半導体層を形成した後、リッジ構造を形成すべき領域以外の領域を二酸化珪素（ＳｉＯ2）膜で覆う。その後、２回目の結晶成長を行うことにより、ＳｉＯ2膜で覆われていない領域上に半導体層を選択的に再成長させ、リッジ構造を形成する。この方法によれば、半導体層をドライエッチングによって加工することなくリッジ構造を形成できるため、均一性および再現性に優れた製造方法が提供される。さらに、ドライエッチングによる活性層へのダメージを回避することができるという利点もある。
ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｅｌｅｃｔｅｄ Ｔｏｐｉｃｓ ｉｎ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ， Ｖoｌ．４ （１９９８） ４８３−４８９ Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ, Ｖｏｌ．４１ （２００２） １８２９−１８３３） Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ， Ｖｏｌ．４０ （２００１） Ｌ９２５−Ｌ９２７）
しかしながら、このような選択再成長技術による場合、マスクとなるＳｉＯ2膜上に多くのＧａＮ系多結晶（ポリ構造）が析出することを避けるのが困難である。このために、レーザの光出力を高めたときの放熱性を改善するためにジャンクションダウン配置でレーザ素子を実装すると、ヒートシンクまたはサブマウントに対する密着性が低下し、固定不良等の不具合が生じる。
さらに、リッジ構造が形成される領域以外の結晶表面がＳｉＯ2膜で覆われているために、熱伝導・放熱性が悪く、レーザ寿命が短くなるという欠点がある。
本発明は、上記事情を鑑みてなされたものであり、本発明の主たる目的は、電流狭窄のためのリッジ構造を必要としない新規な電流狭搾構造を備えた半導体発光素子を提供することにある。
また、本発明の他の目的は、水平横モード制御と放熱性に優れ、高光出力動作でのキンクフリーと長寿命化を実現する半導体発光素子を提供することにある。
本発明の更に他の目的は、上記の半導体発光素子を高歩留り且つ低コストで製造する方法を提供することにある。
本発明の半導体発光素子は、第１のＩＩＩ−Ｖ族化合物半導体と、前記第１のＩＩＩ−Ｖ族化合物半導体の表面における選択された領域上に成長した第２のＩＩＩ−Ｖ族化合物半導体から形成され、共振器長方向に延びるストライプ状開口部を有する電流狭窄層と、前記ストライプ状開口部を介して露出する前記第１のＩＩＩ−Ｖ族化合物半導体の表面、および前記電流狭窄層の表面を覆う第３のＩＩＩ−Ｖ族化合物半導体とを備えている。
好ましい実施形態において、前記電流狭窄層は、前記ストライプ状開口部に向かってオーバーハングする一対の突出部を有している。
好ましい実施形態において、前記一対の突出部の各々と前記第１のＩＩＩ−Ｖ族化合物半導体の前記表面の一部との間には空隙部が形成されている。
好ましい実施形態において、前記空隙部は、１０ｎｍ以上の高さと、０．１μｍ以上の幅を有している。
好ましい実施形態において、前記第３のＩＩＩ−Ｖ族化合物半導体のうち、前記ストライプ状開口部を介して前記第１のＩＩＩ−Ｖ族化合物半導体の表面と接触する部分の幅は、０．５μｍ以上３μｍ以下である。
好ましい実施形態において、前記第１のＩＩＩ−Ｖ族化合物半導体は、活性層を含む積層構造を有している。
好ましい実施形態において、前記ＩＩＩ−Ｖ族化合物半導体は、窒化ガリウム系である。
好ましい実施形態において、前記電流狭窄層は、アルミニウムを含有する窒化ガリウムの層を含んでおり、前記電流狭窄層の厚さは、０．１μｍ以上０．５μｍ以下である。
好ましい実施形態において、前記第２のＩＩＩ−Ｖ族化合物半導体の電気的導電型は、前記第１のＩＩＩ−Ｖ族化合物半導体の電気的導電型とは反対である。
好ましい実施形態において、前記第３のＩＩＩ−Ｖ族化合物半導体の電気的導電型は、前記第１のＩＩＩ−Ｖ族化合物半導体の電気的導電型と同じある。
好ましい実施形態において、前記第２のＩＩＩ−Ｖ族化合物半導体の電気的導電型は、ｎ型である。
本発明による半導体発光素子の製造方法は、ストライプ状のマスク層を第１のＩＩＩ−Ｖ族化合物半導体上に形成する工程（Ａ）と、前記第１のＩＩＩ−Ｖ族化合物半導体の表面のうち前記マスク層で覆われていない領域上に第２のＩＩＩ−Ｖ族化合物半導体を選択的に成長させることにより、前記マスク層によって規定されるストライプ状開口部を有する電流狭窄層を形成する工程（Ｂ）と、前記マスク層を選択的に除去する工程（Ｃ）と、前記ストライプ状開口部を介して露出する前記第１のＩＩＩ−Ｖ族化合物半導体の表面、および前記電流狭窄層の表面を覆う第３のＩＩＩ−Ｖ族化合物半導体を成長させる工程（Ｄ）とを備えている。
好ましい実施形態において、前記工程（Ｂ）は、前記第２のＩＩＩ−Ｖ族化合物半導体を前記マスク層の中央部に向かって横方向に成長させ、それによって前記電流狭窄層に一対の突出部を形成することを含む。
好ましい実施形態において、前記工程（Ｃ）は、前記マスク層のうち前記電流狭窄層の突出部の下方に位置する部分を除去し、前記突出部を前記ストライプ状開口部に向かってオーバーハングさせることを含む。
好ましい実施形態において、前記工程（Ｄ）は、前記第１のＩＩＩ−Ｖ族化合物半導体と前記突出部との間に空隙部を形成することを含む。
好ましい実施形態において、前記マスク層の幅を０．５μｍ以上３μｍ以下に設定し、かつ、前記第３のＩＩＩ−Ｖ族化合物半導体のうち、前記ストライプ状開口部を介して前記第１のＩＩＩ−Ｖ族化合物半導体の表面と接触する部分の幅を０．５μｍ以上３μｍ以下に設定する。
好ましい実施形態において、前記第１のＩＩＩ−Ｖ族化合物半導体は、活性層を含む積層構造を有している。
好ましい実施形態において、前記ＩＩＩ−Ｖ族化合物半導体は、窒化ガリウム系である。
好ましい実施形態において、前記電流狭窄層は、アルミニウムを含有する窒化ガリウムの層を含んでおり、前記電流狭窄層の厚さは、０．１μｍ以上０．５μｍ以下である。
本発明によれば、青紫光から紫外光に及ぶ短波長領域の半導体発光素子が提供され、例えば光ディスク駆動装置の光源として広く採用され得る。
以下、図面を参照しながら、本発明の実施形態を説明する。
まず、図１を参照する。図１は、本実施形態に係るＧａＮ系半導体レーザの断面を示している。この半導体レーザは、（０００１）面を主面とするサファイア基板６１と、この基板６１上に設けられた半導体積層構造と、電極７９、８０とを有している。この積層構造は、基板６１に近い側から順番に、以下の表１に示す構成層を含んでいる。
Figure 2004098007
ｐ型電極７９は、ニッケル（Ｎｉ）、白金（Ｐｔ）、および金（Ａｕ）から形成され、積層構造の最上層に位置するｐ型コンタクト層７７上に設けられている。一方、ｎ型電極８０は、チタン（Ｔｉ）およびアルミニウム（Ａｌ）から形成さり、ｎ型コンタクト層６２上に設けられている。ｐ型電極７９とｎ型電極８０とは、二酸化ケイ素（ＳｉＯ2）から形成された絶縁膜７８によって電気的に分離されている。
上記の各半導体層の詳細な構成や機能については、図１の半導体レーザの製造方法を説明しながら言及することとする。
以下、本実施形態の半導体レーザの好ましい製造方法の実施形態を説明する。
まず、図１に示す層６２〜７２ａを基板６１上に積層する。より具体的には、まず（０００１）面を主面とするサファイア基板６１を用意し、酸溶液を用いて基板６１の洗浄を行なう。洗浄した基板６１を有機金属気相成長（ＭＯＶＰＥ）装置（図示せず）の反応炉内のサセプタに保持し、反応炉を真空排気する。
続いて、圧力が３００Ｔｏｏｒの水素雰囲気で反応炉内を満たし、反応炉の温度を約１１００℃にまで上昇させ、基板６１を加熱することにより、基板６１の表面に対するサーマルクリーニングを約１０分間行なう。
反応炉の温度を約５００℃にまで低下させた後、基板６１の主面上に、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモニア（ＮＨ3）ガスと、キャリアガスとして水素とを同時に供給する。こうして、厚さ約２０ｎｍのＧａＮの低温バッファ層（図示せず）を成長する。
続いて、反応炉の温度を約１０００℃に上昇させ、ｎ型ドーパントとしてシラン（ＳｉＨ4）ガスも反応炉内に供給する。こうして、厚さ約４μｍでＳｉ不純物濃度が約１×１０18ｃｍ-3のｎ型ＧａＮからなるｎ型コンタクト層６２を低温バッファ層（不図示）上に成長させる。
次に、トリメチルアルミニウム（ＴＭＡ）も反応炉内に供給しながら、厚さ約０．７μｍでＳｉ不純物濃度が５×１０17ｃｍ-3のｎ型Ａｌ0.07Ｇａ0.93Ｎからなるｎ型クラッド層６３をｎ型コンタクト層６２上に成長させる。
続いて、厚さ約１２０ｎｍでＳｉ不純物濃度が約１×１０18ｃｍ-3のｎ型ＧａＮよりなる第１光ガイド層６４を成長させる。その後、反応炉の温度を約８００℃にまで降下させ、キャリアガスを水素から窒素に変更する。こうして、トリメチルインジウム（ＴＭＩ）とＴＭＧを供給して厚さが約３ｎｍのＩｎ0.1Ｇａ0.9Ｎからなる量子井戸６５、６７、６９と、厚さが約９ｎｍのＧａＮバリア層６６、６８からなる多重量子井戸活性層を交互に成長する。
次に、活性層へのｐ型ドーパント拡散を抑制するため、厚さが約５０ｎｍのアンドープＧａＮ層からなるキャップ層７０を成長する。そして、再び反応炉内の温度を約１０００℃にまで上昇し、キャリアガスを窒素から水素に戻した後、ｐ型ドーパントであるビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）ガスを供給しながら、厚さが約２０ｎｍでＭｇ不純物濃度が５×１０17ｃｍ-3のｐ型 Ａｌ0.18Ｇａ0.82Ｎよりなるキャップ層７１を成長する。
この後、厚さが約１２０ｎｍでＭｇ不純物濃度が１×１０18ｃｍ-3のｐ型 ＧａＮよりなる第２光ガイド層７２ａを成長する。
ここまでは、基板６１の（０００１）面上に各半導体層を連続的に成長させる。言い換えると、エッチングによる半導体層のパターニングは全く行なわれてない。このため、各半導体層の厚さは基板６１の位置によらず略一様であり、図１に示すｎ型電極８０が設けられる部分はまだ形成されていない。
次に、図２を参照する。図２は、簡単化のため、基板６１、ｎ型コンタクト層６２、およびｎ型クラッド層６３の記載を省略し、ｎ型ＧａＮ光ガイド層６４から上の部分のみを示している。後に参照する図３から図１０においても、同様である。
図２に示すように、最上部に第２光ガイド層７２ａが形成された状態の基板６１を反応炉から一旦取り出す。この後、図３に示すように、ｐ型ＧａＮ層７２ａ上に選択成長用の絶縁膜７３を形成する。絶縁膜７３は、例えばプラズマＣＶＤ装置を用いて堆積されたＳｉＯ2から形成され、その厚さは１０〜２００ｎｍ、例えば４０ｎｍ程度に設定され得る。
次に、図４に示すように、絶縁膜７３上にレジスト膜７４を塗布した後、フォトリソグラフィ工程における露光・現像により、レジスト膜７４をパターニングする。図５は、こうしてパターニングされたレジスト膜７４の断面形状を示している。パターニングされたレジスト膜７４は、共振器長方向に延びるストライプ形状を有している。図５は、多数のストライプのうちの１つの断面のみを示している。本実施形態で形成するレジスト膜７４のストライプパターンは、２００〜１０００μｍ、例えば５００μｍの周期でストライプが形成された平面レイアウトを有している。本実施形態における各ストライプ幅は、３μｍに設定されており、基板６１から除去されたレジスト部分（開口部）の幅（共振器長方向に垂直なサイズ）は、約５００μｍである。
本実施形態では、パターニングされたレジスト膜７４の各ストライプ部分の方向は、共振器長方向（基板１の＜１−１００＞方向）に平行であるが、ストライプの幅は共振器長方向に沿って一様である必要はない。共振器端面の部分で他の部分よりも幅狭に形成される場合がある。
この後、絶縁膜７３のうち、レジスト膜７４によって覆われていない露出部分をフッ酸溶液のウェットエッチングで除去し、図６に示すように、ｐ型ＧａＮ層７２ａの上面を露出させる。続いて、図７に示すように、アセトンなどの有機溶液によってレジスト膜７４を除去する。このようにしてパターニングされた絶縁膜７３は、選択成長の「マスク層」として機能する。
この後、ｎ型電流狭搾層として機能する半導体層を選択的に成長させるため、ストライプ状にパターニングされた絶縁膜７３の堆積された基板６１を、ＭＯＶＰＥ装置の反応炉内のサセプタに再度保持し、反応炉を真空排気する。いったん反応炉から取り出されマスク層などが形成された基板上に半導体層を成長させる場合、その成長を「再成長」と称する場合がある。
続いて、反応炉内を圧力２００Ｔｏｏｒの水素雰囲気で満たし、反応炉の温度を約１０００℃にまで上昇させる。こうして、図８に示すように、厚さ約２００ｎｍでＳｉ不純物濃度が５×１０17ｃｍ-3のｎ型 Ａｌ0.04Ｇａ0.96Ｎからなる電流狭搾層７５を成長する。
選択成長条件のもとで、電流狭搾層７５は絶縁膜７３上に成長せず、ｐ型ＧａＮ層７２ａの露出した表面上にのみ選択的に成長する。
電流狭窄層７５は、半導体レーザの動作時において、活性層への正孔注入を規制する機能を有する。このため、正孔注入は、電流狭窄層７５が存在しないストライプ状領域を介して生じることになる。この結果、電流の流れが電流狭窄層７５によって幅の狭い流域に狭窄されることになる。狭窄される電流の幅は、電流狭窄層７５におけるストライプ状開口部の幅によって規定される。そして、電流狭窄層７５におけるストライプ状開口部の幅は、選択成長のマスク層（パターニングされた絶縁膜７３）の幅および選択成長条件によって制御可能である。
電流狭窄層７５の厚さは、最低でも１００ｎｍは必要である。電流狭窄層７５が薄すぎると、電流狭窄層７５の上面から内部に注入された正孔が下方に拡散し、電流が電流狭窄層７５中を流れてしまうことになる。このような正孔注入および拡散電流を充分に抑制するためには、電流狭窄層７５の厚さを、正孔の拡散長程度またはそれ以上の大きさに設定することが好ましい。
砒化ガリウム（ＧａＡｓ）や燐化インジウム（ＩｎＰ）等の他のＩＩＩ―Ｖ属化合物半導体の場合、その正孔拡散長は１μｍ程度である。このため、これらのＩＩＩ―Ｖ属化合物半導体から電流狭窄層を形成した場合は、その厚さを１μｍ程度またはそれ以上にすることが望ましい。
これに対して、ＧａＮ系半導体の場合、正孔の有効質量が大きいため、その拡散長が０．２μｍ程度と短い。したがって、本実施形態のように、ＡｌＧａＮからなる電流狭窄層７５の厚さを２００ｎｍ＝０．２μｍに設定することが可能になる。本実施形態における電流狭窄層７５の好ましい厚さ範囲は、０．１〜０．５μｍである。
なお、砒化ガリウム（ＧａＡｓ）や燐化インジウム（ＩｎＰ）から電流狭窄層７５を形成しようとすると、その厚さを１μｍ程度またはそれ以上にする必要がある。そのように厚い層を選択成長法によって形成しようとすると、選択成長中において、電流狭窄層７５が絶縁膜７３上へ横方向に過度に成長してしまうという問題がある。このような横方向への成長は、ＥＬＯ（Ｅｐｉｔａｘｉａｌｌｙ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）と称されている。ＥＬＯ成長が過度に生じると、電流狭窄層７５が絶縁膜７３の全面を覆ってしまうため、電流を流すために必要なストライプ状開口部を適切に形成できなくなる。
また、選択成長を行なっている間は、絶縁膜７３の表面におけるＧａやＡｌのマイグレーションを促進することが必要になるが、長時間の選択成長を実行していると、マイグレーションが不充分になるため、ＥＬＯとは別に、絶縁膜７３上に直接的に多結晶（ポリ構造）が形成されやすいという問題がある。
しかしながら、本実施形態では、電流狭窄層７５をＡｌＧａＮから形成しているため、その厚さを２００ｎｍ程度またはそれ以下に薄くすることができ、上記問題を解消できる。
後に説明するように、電流狭窄層７５を形成した後、ｐ型ＧａＮからなる第２光ガイド層７２ｂの成長が実行される。このとき、電流狭窄層７５の厚さに応じた段差がストライプ状開口部に存在する。この段差が大きいと、その上に成長する第２光ガイド層７２ｂに結晶欠陥が誘発されやすいが、本実施形態のように厚さ２００ｎｍの電流狭窄層７５を用いる場合は、結晶欠陥の少ないｐ型ＧａＮ層７２ｂを再成長できる。
なお、電流狭窄層７５の厚さだけではなく、電流狭窄層７５における電子濃度を制御することも、活性層への正孔注入を適切に抑制するために重要である。ＧａＡｓやＩｎＰ等の他のＩＩＩ―Ｖ族化合物半導体の場合は、正孔の拡散長が１μｍ程度であるため、電流狭窄層における電子濃度（ｎ型ドーパンド濃度）を高く設定することが必要とされる。一方、本実施形態における電流狭窄層７５では、正孔拡散長が短いため、その電子濃度も低く設定できる。
ＧａＮ系半導体のＥＬＯ成長は、成長する半導体中のｎ型ドーパント濃度（例えばＳｉの濃度）を増加すると、抑制される傾向がある。しかし、本実施形態では、電流狭窄層７５におけるｎ型ドーパント濃度を低く設定できるため、ＥＬＯ成長を積極的に利用することが可能になる。ＥＬＯ成長によって電流狭窄層７５を横方向に成長させると、ストライプ状開口部の幅をマスク層の幅よりも充分に狭くすることができる。例えばストライプ幅が２μｍ以下のマスク層（絶縁膜７３）をフォトリソグラフィおよびエッチングによって安定して形成するのは難しいが、本発明の好ましい実施形態によれば、比較的幅の広い絶縁膜７３（マスク層）を作製した後、電流狭窄層７５を形成するに際して、その選択成長条件を調節することにより、ストライプ状開口部の幅を２ｍ以下に狭くすることが可能である。
本実施形態では、絶縁膜７３の幅を３μｍ程度に設定している。このため、絶縁膜７３の表面に飛来したＧａおよびＡｌの供給原子が絶縁膜７３上でマイグレートし、成長しつつある電流狭窄層７５に容易に達することができる。このことは、絶縁膜７３上での多結晶（ポリ）の発生を抑制することに大きく寄与する。このようにして絶縁膜７３上の多結晶の成長を抑制するという観点からは、絶縁膜７３のストライプ幅は、３μｍ以下に設定することが好ましい。
上述したように、電流狭搾層７５の選択成長条件を調節することにより、電流狭搾層７５のうち絶縁膜７３上へ横方向に突出する部分の大きさを任意のレベルに制御することができる。本実施形態では、絶縁膜７３のストライプ幅を３μｍに設定しているが、電流狭搾層７５のＥＬＯ成長により、ストライプ状開口部の幅（絶縁膜７３の露出領域幅）を１．５μｍ程度にしている。これにより、電流注入領域幅が１．５μｍ程度に規定される。
こうして本実施形態によれば、動作時におけるレーザ駆動電流の狭搾が適切に制御できるため、発振するレーザ光の水平横モードも高い精度で制御することができる。
本実施形態では、リッジを形成するためにドライエッチングを行なう必要がなく（ドライエッチングフリー）、ｐ型 Ａｌ0.18Ｇａ0.82Ｎ キャップ層７１およびｐ型 ＧａＮ光ガイド層７２ａの厚さを成長時に調節するだけで、「ｐ型半導体残し部分厚さ」を制御できる。このため、水平横モード制御を基板面内で且つプロセスに依存せず容易に設計・制御できることになる。
上記のような電流狭窄層７５の作製が完了した後、ｐ型半導体層を結晶表面の全面に成長させるため、基板６１を反応炉から一旦取り出す。そして、フッ酸溶液のウェットエッチングによって絶縁膜７３を選択的に除去し、図９に示すように、ｐ型ＧａＮ層７２ａを露出させる。
絶縁膜７３の一部が電流狭窄層７５によって覆われていたため、絶縁膜７３の除去により、電流狭窄層７５のオーバーハングした部分の下に空隙が形成される。
図２１（ａ）は、絶縁膜７３を除去した後の状態を示す断面図である。電流狭窄層７５のうち、絶縁膜７３上に延びた部分（突出部）７５ｂの横方向サイズを「Ｗ１」で示している。突出部７５ｂの底面と第２光ガイド層７２ａの表面との間には隙間が存在し、その隙間は絶縁膜７３の厚さによって規定されている。すなわち、絶縁膜７３の厚さが４０ｎｍであれば、上記隙間の厚さ（高さ）も４０ｎｍに等しい。
なお、絶縁膜７３を異方性の高いエッチングによって除去する場合は、突出部７５ｂの下方に絶縁膜７３の一部が残存することになる。このようなエッチングを行なうと、放熱性が低下するため、レーザ素子の寿命が短くなるという不都合が生じる。
２つの向かい合う突出部７５ｂの間隔を「Ｗ０」とすると、絶縁膜７３の幅は、「Ｗ０＋２Ｗ１」に等しい。ＥＬＯ成長を制御することにより、Ｗ１を高い精度で調節することができる。このため、Ｗ０の大きさをフォトリソグラフィおよびエッチングにおける加工寸法よりも小さい値に再現性良く調節することができる。例えばパターニングされた絶縁膜７３の幅（＝Ｗ０＋２Ｗ１）が３μｍである場合において、Ｗ１が０．７５μｍとなるように電流狭窄層７５を成長すると、開口部の幅Ｗ０＝３μｍ−２×０．７５μｍ＝１．５μｍとなる。もしも、パターニングされた絶縁膜７３の幅を１．５μｍに設定していた場合は、ＥＬＯを抑制しないと、間隔Ｗ０がゼロとなって開口部を適切に形成できないおそれがある。このため、本実施形態によれば、ＥＬＯを利用することにより、間隙Ｗ０を制御するため、前述したようにパターニングされた絶縁膜７５の幅（＝Ｗ０＋２Ｗ１）は３μｍ以上に設定することが好ましい。
次に、基板６１をＭＯＶＰＥ装置の反応炉内のサセプタに再度保持し、反応炉を真空排気する。続いて、反応炉内を圧力が２００Ｔｏｏｒの水素雰囲気とし、温度を約１０００℃にまで上昇させ、厚さ約２０ｎｍでＭｇ不純物濃度が１×１０18ｃｍ-3のｐ型 ＧａＮからなる第２光ガイド層７２ｂを基板６１の全面上に成長する。
図２１（ｂ）および（ｃ）は、第２光ガイド層７２ｂの成長過程を模式的に示す断面図である。本実施形態では、図２１（ｂ）に示すように、第２光ガイド層７２ｂのうち、第１光ガイド層７２ａの表面に成長する部分７２ｂ’が存在する。この部分７２ｂ’は、図２１（ｃ）に示すように、やがて電流狭窄層７５上に成長する第２光ガイド層７２ｂと一体化する。部分７２ｂ’の厚さが、電流狭窄層７５の突出部７５ｂの下の隙間と同程度となると、幅Ｗ０の開口部は部分７２ｂ’によって塞がれることになる。このため、突出部７５ｂと第２光ガイド層７２ａと間に存在する隙間は、第２光ガイド層７２ｂによって完全には埋め尽くされず、突出部７５ｂと第２光ガイド層７２ａと間には最終的に空隙が残ることになる。
上記の空隙が形成されるため、本実施形態では、第２光ガイド層７２ａと第２光ガイド層７２ｂとが接触する部分の幅Ｗ２（図２１（ｃ））を絶縁膜７３の幅よりも小さくすることができる。空隙部分は、半導体よりも高い絶縁性を有し、正孔注入の高い障壁となるため、狭い領域に電流を狭窄するのに大きく寄与する。空隙の幅（共振器長に垂直な方向のサイズ）は、例えば０．１〜０．５μｍの範囲内に設定され得る。また、この空隙の厚さは、絶縁膜７３の厚さによって調節されるが、絶縁膜７３が厚すぎると、空隙を形成することができなくなる。このため、空隙の厚さは、０．０１〜０．２μｍの範囲内に設定されることが好ましい。
なお、図２１（ａ）から（ｃ）では簡単化のため、第２光ガイド層７２ｂが電流狭窄層７５の開口部を完全に塞ぐように厚く形成される場合を記載している。しかしながら、現実には、第２光ガイド層７２ｂを薄く（本実施形態では２０ｎｍ程度に）形成している。そのような場合、図２１（ｂ）に示す状態で第２光ガイド層７２ｂの成長は終了し、その上に上層の半導体層が成長させられることになる。
第２光ガイド層７２ｂを形成した後、図１０に示すように、厚さが約０．７μｍでＭｇ不純物濃度が５×１０17ｃｍ-3のｐ型Ａｌ0.07Ｇａ0.93Ｎよりなるｐ型クラッド層７６を成長した後、厚さが約０．１μｍでＭｇ不純物濃度が１×１０18ｃｍ-3のｐ型ＧａＮよりなるｐ型コンタクト層７７を成長する。図１０では、簡単化のため、第２光ガイド層７２ｂとｐ型クラッド層７６との境界を図示していない。
これらの結晶成長（再成長）の後、まずｐ型半導体層の活性化加熱処理を行う。ＭＯＶＰＥ装置の反応炉から基板を取り出し、ｐ型不純物活性化の加熱処理を施すためにアニール炉の中に搬送する。次にアニール炉を真空排気した後、供給量３ｓｌｍの窒素ガスを導入して大気圧にした後、７５０℃で３０分間の加熱処理をおこなう。加熱処理後、基板を室温まで降温し、アニール炉から取り出す。
次に、再び図１を参照しながら、残りのプロセスを説明する。
上述した加熱処理が終了した後、ｎ型電極８０の形成位置以外をＳｉＯ2よりなる絶縁膜で覆う。そして、この絶縁膜をエッチングマスクとして、積層構造の露出部分をドライエッチングによって除去する。このエッチングは、ｎ型コンタクト層６２の一部が露出するまで行なう。次に、ｐ型電極７９およびｎ型電極８０を形成する領域以外の領域を絶縁膜７８で覆う。絶縁膜７８は、ｐ側電極７９とｎ側電極８０との電気的分離に用いられる。
この後、ｐ型電極７９およびｎ型電極８０をそれぞれ蒸着およびリフトオフ法などによって形成する。
以上の説明から明らかなように、本実施形態では、水平横モードの制御に必要なリッジ構造を形成するためのドライエッチングが不要になるため、レーザ構造の加工プロセスが容易・簡略化される。このため、製造歩留まりが上昇し、コストを低下させることができる。
次に、レーザ共振器端面のへき開工程に移る。まず、基板６１をサファイア基板の裏面から研磨し、総膜厚を１００μｍ程度に薄膜化する。その後、リッジストライプ方向と垂直方向に共振器端面が形成されるように、基板６１をへき開装置（不図示）でへき開する。この段階で、へき開端面をレーザ共振器（共振器長：７５０μｍ）とするバー状態のレーザ素子を作製することができる。
次に、レーザ共振器の後端面に高反射膜コートをおこなう。高反射膜は、例えば、ＳｉＯ2およびＴｉＯ2の３対から構成される誘電体多層膜構造を有している。
最後に、バー状態のレーザ素子の２次へき開をおこなってレーザチップに分離して、レーザキャンにｐサイドダウンで実装する。実装時には、レーザチップを炭化珪素（ＳｉＣ）からなるサブマウントに半田を介して実装する。
［レーザ素子特性］
上記の製造方法によって作製されたレーザ素子は、室温で連続発振を実現できた。閾値電流、スロープ効率、および発振波長は、それぞれ、３０ｍＡ、１．２Ｗ／Ａ、４０５ｎｍであった。電流―光出力特性のキンクレベルは１００ｍＷ以上であった。
本実施形態のレーザ素子における電流―光出力特性を図１８に示す。本実施形態に係るレーザ素子では、１００ｍＷ程度の高光出力動作でも水平横モードが安定であることがわかる。このことは、選択成長技術によって形成した電流狭窄層７５により、横モードの制御が充分に行なわれていることを示している。
さらに、遠視野像（ＦＦＰ）を評価すると、θ//（基板平行方向）は９°、θ⊥（基板垂直方向）は２２°、アスペクト比（θ⊥／θ//）は２．４であった。光ディスク用の半導体レーザ素子は、アスペクト比が３未満であることを要求されている。本実施形態のレーザ素子は、この要求を満たしている。
［比較例］
以下、図面を参照しながら、半導体レーザの比較例１〜３を説明する。
図１１は、現在、最も一般的なＧａＮ系レーザの断面図である。図１１の半導体レーザ（比較例１）と図１の半導体レーザ（実施形態）とを比較すると、基板６１からキャップ層７１までの構造は共通している。両者で異なる点は、キャップ層７１の上に形成される上部積層構造にある。このため、以下では、この上部積層構造およびその作製方法について、比較例１を説明することにする。
この比較例１における上部積層構造は、以下のようにして作製される。
まず、キャップ層７１までの積層構造を基板６１上に形成した後、図１２に示すように、引き続き、キャップ層７１の上に光ガイド層７２、ｐ型クラッド層７６、およびｐ型コンタクト層７７を成長する。図１２においては、簡単のため、基板６１、コンタクト層６２、クラッド層６３の記載を省略している。図１３から図１７においても同様である。
次に、ｐ型半導体層の活性化加熱処理を行う。具体的には、ＭＯＶＰＥ装置の反応炉から基板を取り出し、ｐ型不純物活性化の加熱処理を施すためにアニール炉の中に搬送する。次にアニール炉を真空排気した後、供給量３ｓｌｍの窒素ガスを導入して大気圧にした後、７５０℃で３０分間の加熱処理をおこなう。加熱処理後、基板を室温まで降温し、アニール炉から取り出す。
次に、図１２に示すように、ｐ型コンタクト層７７のリッジ形成領域上にＳｉＯ2のマスク層２５を形成する。リッジ幅は２μｍ程度に設定する。
この後、リッジ形成位置以外をドライエッチング装置でエッチングし、図１３に示すように、活性層６９上のｐ型半導体層の残し部分厚さを１４０ｎｍ程度にする。このリッジ構造形成により、ＧａＮ系レーザの注入電流狭搾と水平横モード制御が可能になる。この後、ｎ型電極の形成位置以外をＳｉＯ2よりなる絶縁膜２７で覆う。
その後、図１１に示すように、ドライエッチングでｎ型コンタクト層６２の一部を露出させる。ドライエッチングにより露出した面のうち、ｎ型電極を形成する領域以外の領域をＳｉＯ2からなる絶縁膜で覆う。
次に、図１５に示すように、絶縁膜２７のうちリッジ上に位置する部分のみをフッ酸溶液で除去した後、ｐ型電極７９としてＮｉとＰｔとＡｕを蒸着する。この後、図１１に示すように、ｎ型電極８０としてＴｉとＡｌを蒸着する。この後は、実施形態と同様の処理を行い、比較例１を作製する。
このようにして作製した比較例１は、電流注入により室温連続発振に到った。この際の閾値電流、スロープ効率および発振波長は各々３５ｍＡ、１．２Ｗ／Ａ、４０５ｎｍであった。また、電流―光出力特性のキンクレベルは１００ｍＷ以上であった。比較例１の電流―光出力特性を図１９に示す。
この結果から、比較例１では１００ｍＷ程度の高光出力動作でも水平横モードが安定であり、ドライエッチングによるｐ型半導体の残し部分厚さを制御することにより横モード制御が達成されていることがわかる。さらに、遠視野像（ＦＦＰ）を評価すると、θ//は９°、θ⊥は２２°、アスペクト比（θ⊥／θ//）は２．４である。光ディスク用としてアスペクト比は３未満が要求されているため、比較例１では、この要求を満たしていることになる。次に、３０ｍＷの高光出力での室温一定光出力（ＡＰＣ）寿命試験を実施した。比較例１では０．０５ｍＡ／ｈ程度の劣化率であり、１０００時間以上の安定動作を示した。
以上のことからわかるように、比較例１では、キンクレベル：１００ｍＷ以上、アスペクト比：２．４、長寿命：１０００時間以上であり、次世代の高密度・高速記録光ディスク用光源としての要求を満足しているものと思われる。ただし、比較例１の電流狭搾と水平横モード制御がドライエッチング時間制御により実施しているため、プロセス・レーザ特性の再現性、および歩留りに大きな課題があり、コスト高騰を招く要因となっている。
以下、比較例１の製造方法において、リッジ高さの制御が困難であることを説明する。
リッジ高さの制御は、基板面内全体にわたる結晶成長の制御とドライエッチングの制御の両方を同時に必要とする。しかも、ドライエッチングに対するストッパ層として機能する結晶成長層が存在しないため、エッチング時間の調節のみによってエッチング深さを制御することが余儀なくされている。これらの理由により、リッジの高さの制御は極めて困難である。
以下、図１５に示すようなリッジの形状がドライエッチングのプロセス変動に起因して理想的な形状から変化した半導体レーザ素子の例（比較例２および比較例３）を説明する。
図１６は、リッジ形成プロセスのドライエッチング時間が設定値よりも長くなってしまった場合の素子構造を示している。一方、図１７は、そのドライエッチング時間が設定値よりも短くなってしまった場合の素子構造を示している。
なお、上記の各ドライエッチング時間によって決まるリッジ高さは、いずれも、現在最も一般的なＧａＮ系レーザの製造における基板面内で生じるリッジ高さ分布の範囲内に入っている。すなわち、図１６や図１７に示すような素子形状が半導体レーサの生産現場で生じている。
まず、図１６を参照する。図１６に示す比較例２では、活性層上に存在するｐ型半導体領域の厚さ（ｐ型半導体残し部分厚さ）は、設定値（１４０ｎｍ）よりも小さい。一方、図１７に示す比較例３では、活性層上の「ｐ型半導体残し部分厚さ」は設定値（１４０ｎｍ）よりも大きい。
上記比較例２および比較例３の素子でも、電流注入により、室温連続発振を実現することができた。比較例２の素子における閾値電流およびスロープ効率は、それぞれ、４０ｍＡおよび１．０Ｗ／Ａであった。一方、比較例３の素子における閾値電流およびスロープ効率は各々６０ｍＡおよび０．７Ｗ／Ａであった。前述の比較例１の素子と比較すると、比較例２の素子では、閾値電流が増加し、スロープ効率が低下している。この理由は、ドライエッチングによるｐ型半導体残し部分厚さが設定値よりも小さくなり、活性層にエッチングダメージが及んだためであると思われる。
一方、比較例３の素子における閾値電流の増加およびスロープ効率の低下が顕著である。これは、ｐ型半導体残し部分厚さが設定値よりも大きくなり、リッジ構造部から横に大きく広がって流れる無効（リーク）電流が増加したことに起因している。
電流―光出力特性のキンクレベルを比較すると、比較例１および比較例３の素子では、１００ｍＷ以上でキンクが発生しているが、比較例２の素子では、図２０に示されるように、３０ｍＷという低いレベルでキンクが発生している。この理由は、比較例２の素子では、リッジ直下の領域とリッジ直下以外の領域との間における実効屈折率差（Δｎ）が過度に増加し、光の横方向閉込めが強化され過ぎる。このため、水平横モードがかえって不安定になり、キンクレベルが低下したものと推測される。
また、ＦＦＰを評価すると、比較例２の素子ではアスペクト比：１．８（θ//：１２°、θ⊥：２２°）、比較例３の素子ではアスペクト比：３．７（θ//：６°、θ⊥：２２°）である。比較例３のように、アスペクト比は３以上になると、光ディスク装置の光源としては不向きである。
次に、３０ｍＷの高光出力での室温一定光出力（ＡＰＣ）寿命試験を実施した。比較例１では０．０５ｍＡ／ｈ程度の劣化率であり、１０００時間以上の安定動作を示したが、比較例２の素子では、活性層にドライエッチングダメージが存在するために、劣化率が大きく（０．２ｍＡ／ｈ程度）、６００時間程度の寿命時間であった。一方、比較例３の素子では、動作電流が大きく消費電力が大きいために、寿命時間が短く３００時間程度であった。
以上のことから、ドライエッチング技術でリッジ構造を形成し、水平横モードを制御する従来のＧａＮ系レーザでは、基板面内およびプロセスごとのレーザ特性の再現性、および歩留りに大きな課題があり、コスト高騰を招く要因となっていることがわかる。
なお、図１に示す本発明の実施形態に係る半導体レーザでは、比較例１と同様に、キンクレベル：１００ｍＷ以上、アスペクト比：２．４、長寿命：１０００時間以上であり、次世代の高密度・高速記録光ディスク用光源としての要求を満足している。
また、実施形態に係る半導体レーザでは、前述のように、結晶成長の制御のみで電流狭搾および水平横モードの制御が可能になるため、比較例について説明した上記課題が大きく改善され、さらにプロセス工程も大幅に容易化・簡略化されるために、高歩留りが実現でき、低コスト化に大きく寄与する。
なお、本発明の好ましい本実施形態では、電流狭搾層７５をｎ型 Ａｌ0.04Ｇａ0.96Ｎから形成しているが、電流狭搾層７５の屈折率は結晶成長膜の混晶組成により任意に変化させることが可能である。このため、本発明の好ましい実施形態では、ロスガイド構造または実屈折率ガイド構造に容易に設計することが可能である。
また、本実施形態の半導体レーザは、実屈折率ガイド構造を有しているため、比較例の半導体レーザに比べて、注入電流が狭搾された領域の活性層の外側を光吸収層として設計・作用させることができるという利点もある。このため、相対強度雑音（ＲＩＮ）を１．５ｍＷ〜１００ｍＷの光出力範囲で−１２５ｄB／Ｈz以下程度に低減することができる。
なお、本実施形態はＧａＮ系半導体発光素子であったが、砒化ガリウム（ＧａＡｓ）、燐化インジウム（ＩｎＰ）等の他のＩＩＩ―Ｖ族化合物半導体発光素子においても、同様に適用することができる。
また、本実施形態では、基板としてサファイア基板を用いているが、本発明の基板はこれに限定されない。ＳｉＣ基板やＧａＮ系半導体基板を用いても良い。
本実施形態では、電流狭窄層７５を形成する工程で絶縁膜７３を選択成長のマスク層として用いているが、マスク層として機能するものであれば、その材料は絶縁膜に限定されない。
本実施形態では、電流狭窄層７５上に半導体層を再成長させる前に、絶縁膜７５を完全に除去しているが、電流狭窄層７５の突出部７５ａの下方に絶縁膜７５の一部が残存しても良い。
本発明によれば、青紫光から紫外光に及ぶ短波長領域の半導体発光素子が提供され、例えば光ディスク駆動装置の光源として広く採用され得る。
本発明による半導体レーザの構成を示す断面図である。 図１の半導体レーザの製造方法を示す工程断面図である。 図１の半導体レーザの製造方法を示す工程断面図である。 図１の半導体レーザの製造方法を示す工程断面図である。 図１の半導体レーザの製造方法を示す工程断面図である。 図１の半導体レーザの製造方法を示す工程断面図である。 図１の半導体レーザの製造方法を示す工程断面図である。 図１の半導体レーザの製造方法を示す工程断面図である。 図１の半導体レーザの製造方法を示す工程断面図である。 図１の半導体レーザの製造方法を示す工程断面図である。 従来の半導体レーザ（比較例１）の構造を示す断面図である。 図１１の半導体レーザの製造方法を示す工程断面図である。 図１１の半導体レーザの製造方法を示す工程断面図である。 図１１の半導体レーザの製造方法を示す工程断面図である。 図１１の半導体レーザの製造方法を示す工程断面図である。 半導体レーザの比較例２の構成を示す断面図である。 半導体レーザの比較例３の構成を示す断面図である。 本発明の実施形態における電流―光出力特性を示すグラフである。 比較例１における電流―光出力特性を示すグラフである。 比較例２における電流―光出力特性を示すグラフである。 （ａ）から（ｃ）は、電流狭窄層７５のストライプ状開口部の断面を示す図面であり、（ａ）は、第２光ガイド層７２ｂを形成する前における段階を示し、（ｂ）は、第２光ガイド層７２ｂを形成する途中の段階を示し、（ｃ）は、第２光ガイド層７２ｂを形成し終えた後の段階を示している。

Claims (19)

  1. 第１のＩＩＩ−Ｖ族化合物半導体と、
    前記第１のＩＩＩ−Ｖ族化合物半導体の表面における選択された領域上に成長した第２のＩＩＩ−Ｖ族化合物半導体から形成され、共振器長方向に延びるストライプ状開口部を有する電流狭窄層と、
    前記ストライプ状開口部を介して露出する前記第１のＩＩＩ−Ｖ族化合物半導体の表面、および前記電流狭窄層の表面を覆う第３のＩＩＩ−Ｖ族化合物半導体と、
    を備えた半導体発光素子。
  2. 前記電流狭窄層は、前記ストライプ状開口部に向かってオーバーハングする一対の突出部を有している請求項１に記載の半導体発光素子。
  3. 前記電流狭窄層における一対の突出部の各々と前記第１のＩＩＩ−Ｖ族化合物半導体の前記表面の一部との間には空隙部が形成されている請求項２に記載の半導体発光素子。
  4. 前記空隙部は、１０ｎｍ以上の高さと、０．１μｍ以上の幅を有している、請求項３に記載の半導体発光素子。
  5. 前記第３のＩＩＩ−Ｖ族化合物半導体のうち、前記ストライプ状開口部を介して前記第１のＩＩＩ−Ｖ族化合物半導体の表面と接触する部分の幅は、０．５μｍ以上３μｍ以下である請求項１から４のいずれかに記載の半導体発光素子。
  6. 前記第１のＩＩＩ−Ｖ族化合物半導体は、活性層を含む積層構造を有している請求項１から５のいずれかに記載の半導体発光素子。
  7. 前記ＩＩＩ−Ｖ族化合物半導体は、窒化ガリウム系である、請求項１から６のいずれかに記載の半導体発光素子。
  8. 前記電流狭窄層は、アルミニウムを含有する窒化ガリウムの層を含んでおり、
    前記電流狭窄層の厚さは、０．１μｍ以上０．５μｍ以下である請求項７に記載の半導体発光素子。
  9. 前記第２のＩＩＩ−Ｖ族化合物半導体の電気的導電型は、前記第１のＩＩＩ−Ｖ族化合物半導体の電気的導電型とは反対である請求項１から８のいずれかに記載の半導体発光素子。
  10. 前記第３のＩＩＩ−Ｖ族化合物半導体の電気的導電型は、前記第１のＩＩＩ−Ｖ族化合物半導体の電気的導電型と同じある請求項１から８のいずれかに記載の半導体発光素子。
  11. 前記第２のＩＩＩ−Ｖ族化合物半導体の電気的導電型は、ｎ型である請求項９または１０に記載の半導体発光素子。
  12. ストライプ状のマスク層を第１のＩＩＩ−Ｖ族化合物半導体上に形成する工程（Ａ）と、
    前記第１のＩＩＩ−Ｖ族化合物半導体の表面のうち前記マスク層で覆われていない領域上に第２のＩＩＩ−Ｖ族化合物半導体を選択的に成長させることにより、前記マスク層によって規定されるストライプ状開口部を有する電流狭窄層を形成する工程（Ｂ）と、
    前記マスク層を選択的に除去する工程（Ｃ）と、
    前記ストライプ状開口部を介して露出する前記第１のＩＩＩ−Ｖ族化合物半導体の表面、および前記電流狭窄層の表面を覆う第３のＩＩＩ−Ｖ族化合物半導体を成長させる工程（Ｄ）と、
    を備えた半導体発光素子の製造方法。
  13. 前記工程（Ｂ）は、前記第２のＩＩＩ−Ｖ族化合物半導体を前記マスク層の中央部に向かって横方向に成長させ、それによって前記電流狭窄層に一対の突出部を形成することを含む、請求項１２に記載の方法。
  14. 前記工程（Ｃ）は、前記マスク層のうち前記電流狭窄層の突出部の下方に位置する部分を除去し、前記突出部を前記ストライプ状開口部に向かってオーバーハングさせることを含む、請求項１３に記載の方法。
  15. 前記工程（Ｄ）は、前記第１のＩＩＩ−Ｖ族化合物半導体と前記突出部との間に空隙部を形成することを含む請求項１４に記載の方法。
  16. 前記マスク層の幅を０．５μｍ以上３μｍ以下に設定し、かつ、
    前記第３のＩＩＩ−Ｖ族化合物半導体のうち、前記ストライプ状開口部を介して前記第１のＩＩＩ−Ｖ族化合物半導体の表面と接触する部分の幅を０．５μｍ以上３μｍ以下に設定する請求項１５に記載の方法。
  17. 前記第１のＩＩＩ−Ｖ族化合物半導体は、活性層を含む積層構造を有している請求項１２から１６のいずれかに記載の方法。
  18. 前記ＩＩＩ−Ｖ族化合物半導体は、窒化ガリウム系である、請求項１２から１７のいずれかに記載の方法。
  19. 前記電流狭窄層は、アルミニウムを含有する窒化ガリウムの層を含んでおり、前記電流狭窄層の厚さは、０．１μｍ以上０．５μｍ以下である請求項１８に記載の方法。
JP2005505832A 2003-04-28 2004-04-06 半導体発光素子およびその製造方法 Expired - Fee Related JP4757634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005505832A JP4757634B2 (ja) 2003-04-28 2004-04-06 半導体発光素子およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003124044 2003-04-28
JP2003124044 2003-04-28
PCT/JP2004/004974 WO2004098007A1 (ja) 2003-04-28 2004-04-06 半導体発光素子およびその製造方法
JP2005505832A JP4757634B2 (ja) 2003-04-28 2004-04-06 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2004098007A1 true JPWO2004098007A1 (ja) 2006-07-13
JP4757634B2 JP4757634B2 (ja) 2011-08-24

Family

ID=33410149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005505832A Expired - Fee Related JP4757634B2 (ja) 2003-04-28 2004-04-06 半導体発光素子およびその製造方法

Country Status (6)

Country Link
US (2) US7396697B2 (ja)
EP (1) EP1569309B1 (ja)
JP (1) JP4757634B2 (ja)
CN (1) CN100364192C (ja)
DE (1) DE602004009531T2 (ja)
WO (1) WO2004098007A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741654B2 (en) * 2004-09-16 2010-06-22 Nec Corporation Group III nitride semiconductor optical device
JP5047508B2 (ja) * 2006-02-27 2012-10-10 シャープ株式会社 窒化物半導体発光素子の製造方法
JP2008187034A (ja) * 2007-01-30 2008-08-14 Sharp Corp Ｉｉｉ−ｖ族窒化物半導体レーザ素子
US20090081859A1 (en) * 2007-09-20 2009-03-26 Macronix International Co., Ltd. Metallization process
JP2010232464A (ja) * 2009-03-27 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード
JP6705151B2 (ja) * 2015-10-27 2020-06-03 セイコーエプソン株式会社 原子発振器
JP2018056178A (ja) * 2016-09-26 2018-04-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10177247B2 (en) * 2017-01-20 2019-01-08 Qorvo Us, Inc. Continuous crystalline gallium nitride (GaN) PN structure with no internal regrowth interfaces
TWI803556B (zh) * 2018-12-28 2023-06-01 晶元光電股份有限公司 半導體疊層、半導體元件及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286504A (ja) * 1999-01-26 2000-10-13 Sanyo Electric Co Ltd 窒化物半導体レーザ素子

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187388A (ja) * 1985-02-15 1986-08-21 Hitachi Ltd 半導体レ−ザの製造方法
JP3243808B2 (ja) * 1991-10-29 2002-01-07 三菱化学株式会社 半導体レーザーおよびその製造方法
JP3106852B2 (ja) * 1994-05-30 2000-11-06 横河電機株式会社 分布帰還型半導体レーザおよびその製造方法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
JP3639654B2 (ja) * 1995-11-28 2005-04-20 日本オプネクスト株式会社 半導体レーザおよびその製造方法
JPH09148672A (ja) * 1995-11-29 1997-06-06 Fuji Electric Co Ltd 半導体レーザ素子の製造方法
JP3517725B2 (ja) 1996-07-12 2004-04-12 第一工業製薬株式会社 合成繊維経糸用糊剤及びその製造方法
JPH10233547A (ja) * 1997-02-19 1998-09-02 Fuji Electric Co Ltd 半導体レーザ素子およびその製造方法
JPH10256647A (ja) * 1997-03-12 1998-09-25 Fuji Electric Co Ltd 半導体レーザ素子およびその製造方法
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
US6522676B1 (en) * 1999-01-26 2003-02-18 Sanyo Electric Co., Ltd Nitride semiconductor laser device
JP2001068786A (ja) 1999-06-24 2001-03-16 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
US6597717B1 (en) * 1999-11-19 2003-07-22 Xerox Corporation Structure and method for index-guided, inner stripe laser diode structure
US6782023B2 (en) * 2000-03-15 2004-08-24 Rohm Co., Ltd. Semiconductor laser
JP2002026456A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法
US6542531B2 (en) * 2001-03-15 2003-04-01 Ecole Polytechnique Federale De Lausanne Vertical cavity surface emitting laser and a method of fabrication thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286504A (ja) * 1999-01-26 2000-10-13 Sanyo Electric Co Ltd 窒化物半導体レーザ素子

Also Published As

Publication number Publication date
DE602004009531T2 (de) 2008-07-24
US7622749B2 (en) 2009-11-24
EP1569309A1 (en) 2005-08-31
CN100364192C (zh) 2008-01-23
EP1569309A4 (en) 2006-05-03
DE602004009531D1 (de) 2007-11-29
US7396697B2 (en) 2008-07-08
US20060049433A1 (en) 2006-03-09
WO2004098007A1 (ja) 2004-11-11
CN1736009A (zh) 2006-02-15
US20080116479A1 (en) 2008-05-22
EP1569309B1 (en) 2007-10-17
JP4757634B2 (ja) 2011-08-24

Similar Documents

Publication Publication Date Title
US6984841B2 (en) Nitride semiconductor light emitting element and production thereof
JP4703014B2 (ja) 窒化物半導体発光素子、光学装置、および半導体発光装置とその製造方法
US6891201B2 (en) Nitride semiconductor laser element and optical device containing it
US7622749B2 (en) Semiconductor light-emitting element and method for fabricating the same
JP2008141187A (ja) 窒化物半導体レーザ装置
JP2002094189A (ja) 窒化物半導体レーザ素子およびそれを用いた光学装置
JP2009158893A (ja) 半導体発光素子及びその製造方法
JP5507792B2 (ja) Ｉｉｉ族窒化物半導体光素子
JPWO2003038956A1 (ja) 半導体発光素子の製造方法
JP2001308460A (ja) 窒化物半導体レーザ素子とその光ピックアップ装置
JP4854133B2 (ja) 窒化物半導体レーザ素子とこれを含む光学装置
JP2002314203A (ja) ３族窒化物半導体レーザ及びその製造方法
JP4426980B2 (ja) 半導体発光素子の製造方法
JP4646095B2 (ja) 半導体発光装置およびその製造方法ならびに光学式情報記録再生装置
JP4936598B2 (ja) 窒化物半導体発光素子とその製法
JP4683731B2 (ja) 窒化物半導体レーザ素子とこれを含む光学装置
JP4146881B2 (ja) 窒化物半導体発光素子およびエピウエハとその製造方法
JP4656782B2 (ja) 窒化物半導体レーザ素子とその半導体光学装置
JP5341353B2 (ja) Ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体素子の製造方法
JP4415440B2 (ja) 半導体レーザの製造方法
JP4741055B2 (ja) 半導体発光素子
JP5074863B2 (ja) 窒化物半導体発光素子およびエピウエハとその製造方法
JP4826019B2 (ja) 半導体レーザ素子の製造方法
JP3869663B2 (ja) 窒化物半導体レーザ素子および半導体光学装置
JP2009267303A (ja) 半導体レーザ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees