JPH09148672A - 半導体レーザ素子の製造方法 - Google Patents
半導体レーザ素子の製造方法Info
- Publication number
- JPH09148672A JPH09148672A JP30963295A JP30963295A JPH09148672A JP H09148672 A JPH09148672 A JP H09148672A JP 30963295 A JP30963295 A JP 30963295A JP 30963295 A JP30963295 A JP 30963295A JP H09148672 A JPH09148672 A JP H09148672A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric layer
- semiconductor laser
- conductivity
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】GaAsキャップ層のドーパントであるＺｎの異常
拡散を防止し、高抵抗のＬＤ素子の発生を押さえ、ＬＤ
素子の製造歩留りを向上させる。 【解決手段】第１導電型のＧａＡｓ基板１の一主面上
に、第１導電型のAlXGa1-X As（０≦ｘ≦１）の組成の
第１クラッド層２、AlY Ga1-Y As（０≦ｙ≦ｘ≦１）の
組成の活性層３、第２導電型のAlX Ga1-X Asの組成の第
２クラッド層４、第２導電型のGaAsのキャップ層５を順
に積層し、さらに誘電体層を形成し、この誘電体層をパ
ターニングした後、Alw Ga1-w As（０≦ｗ≦１）の組成
の電流狭窄層６をキャップ層上のみに選択成長した後、
誘電体層を除去し、全面に第２導電型のAlX Ga1-X Asの
組成の第３クラッド層７を積層する工程を有するAlGaAs
系半導体レーザ素子の製造方法において、前記誘電体層
は、電子ビーム蒸着による誘電体層１０ａとスパッタに
よる酸化ケイ素層１０の積層である。
拡散を防止し、高抵抗のＬＤ素子の発生を押さえ、ＬＤ
素子の製造歩留りを向上させる。 【解決手段】第１導電型のＧａＡｓ基板１の一主面上
に、第１導電型のAlXGa1-X As（０≦ｘ≦１）の組成の
第１クラッド層２、AlY Ga1-Y As（０≦ｙ≦ｘ≦１）の
組成の活性層３、第２導電型のAlX Ga1-X Asの組成の第
２クラッド層４、第２導電型のGaAsのキャップ層５を順
に積層し、さらに誘電体層を形成し、この誘電体層をパ
ターニングした後、Alw Ga1-w As（０≦ｗ≦１）の組成
の電流狭窄層６をキャップ層上のみに選択成長した後、
誘電体層を除去し、全面に第２導電型のAlX Ga1-X Asの
組成の第３クラッド層７を積層する工程を有するAlGaAs
系半導体レーザ素子の製造方法において、前記誘電体層
は、電子ビーム蒸着による誘電体層１０ａとスパッタに
よる酸化ケイ素層１０の積層である。
Description
【０００１】
【発明の属する技術分野】本発明は、Aly a1-Y As （０
≦ｙ≦１）からなる活性層を有し、近赤外光を出射する
AlX Ga1-X As系（０≦ｘ≦１）半導体レーザ素子に関す
る。
≦ｙ≦１）からなる活性層を有し、近赤外光を出射する
AlX Ga1-X As系（０≦ｘ≦１）半導体レーザ素子に関す
る。
【０００２】
【従来の技術】単一横モードで発振するAlx Ga1-x As系
（０≦ｘ≦１）半導体レーザ素子（以下ＬＤ素子と略
す）の従来例について図面をもとに説明する。この例で
はGaAs基板の導電型をｎ型としたがｐ型の場合は以下の
全ての導電型を逆にすればよい。図２は、従来のＬＤ素
子のへき開面に平行な断面図である。ＬＤ素子のへき開
面の法線はレーザ放射光の光軸でもある。n 型のGaAs基
板１のへき開面に垂直な主面（以後素子面と言う）上
に、n 型の第１クラッド層２、活性層３、p 型の第２ク
ラッド層４、p 型のGaAsキャップ層５、n 型の電流狭窄
層６、p 型の第３クラッド層７、p 型のコンタクト層８
がこの順に積層されている。ただし、電流狭窄層６は素
子面の中央の両へき開面間を垂直に貫通している幅が数
μｍのストライプ状の部分（以後ストライプと言う）を
挟んで２つの部分に別れている。ストライプは第３クラ
ッド層７で埋まっており、GaAsキャップ層５と第３クラ
ッド層７とは隣接している。ＬＤ素子の両素子面には電
流を流すためのｐ側電極１２、ｎ側電極１３がそれぞれ
積層される。ｐ側からｎ側に順方向電流を流す場合に、
この電流狭窄層６とGaAsキャップ層５または第２クラッ
ド層４との界面に形成されているｐ−ｎ接合は逆方向と
なり電流は流れず、ストライプだけに順方向電流が集中
して流れる。従って、ストライプに近接している活性層
３を横切る電流は略ストライプ幅に集中する。さらに、
電流狭窄層６は活性層３で発光した光の吸収層の役割を
持っており、ストライプのサイズを適切に選ぶことによ
り素子の安定な横モード発振を可能とし、発振しきい値
電流を低減させることができる。
（０≦ｘ≦１）半導体レーザ素子（以下ＬＤ素子と略
す）の従来例について図面をもとに説明する。この例で
はGaAs基板の導電型をｎ型としたがｐ型の場合は以下の
全ての導電型を逆にすればよい。図２は、従来のＬＤ素
子のへき開面に平行な断面図である。ＬＤ素子のへき開
面の法線はレーザ放射光の光軸でもある。n 型のGaAs基
板１のへき開面に垂直な主面（以後素子面と言う）上
に、n 型の第１クラッド層２、活性層３、p 型の第２ク
ラッド層４、p 型のGaAsキャップ層５、n 型の電流狭窄
層６、p 型の第３クラッド層７、p 型のコンタクト層８
がこの順に積層されている。ただし、電流狭窄層６は素
子面の中央の両へき開面間を垂直に貫通している幅が数
μｍのストライプ状の部分（以後ストライプと言う）を
挟んで２つの部分に別れている。ストライプは第３クラ
ッド層７で埋まっており、GaAsキャップ層５と第３クラ
ッド層７とは隣接している。ＬＤ素子の両素子面には電
流を流すためのｐ側電極１２、ｎ側電極１３がそれぞれ
積層される。ｐ側からｎ側に順方向電流を流す場合に、
この電流狭窄層６とGaAsキャップ層５または第２クラッ
ド層４との界面に形成されているｐ−ｎ接合は逆方向と
なり電流は流れず、ストライプだけに順方向電流が集中
して流れる。従って、ストライプに近接している活性層
３を横切る電流は略ストライプ幅に集中する。さらに、
電流狭窄層６は活性層３で発光した光の吸収層の役割を
持っており、ストライプのサイズを適切に選ぶことによ
り素子の安定な横モード発振を可能とし、発振しきい値
電流を低減させることができる。
【０００３】このようなＬＤ素子は通常次のようにして
製造される。図３は従来のＬＤ素子の主な製造工程後の
ウェハの一部を示し、（ａ）は酸化ケイ素層のパターニ
ング工程後のへき開面断面図、（ｂ）は電流狭窄層の選
択エピタキシャル成長後のへき開面断面図、（ｃ）は電
極用金属膜成膜後のへき開面断面図である。まず、ｎ型
GaAs基板１（Ｓｉドープ、キャリア濃度２×１０18／cm
3 、厚さ３００μｍ）上に、有機金属気相成長法（ＭＯ
ＣＶＤ法）を用いて第１クラッド層２（ｎ型Ａｌ0.5 Ｇ
ａ0.5 Ａｓ、キャリア濃度５×１０17／cm3 、厚さ１μ
ｍ）、活性層３（ノンドープＡｌ0.1 Ｇａ0.9 Ａｓ、厚
さ０．１μｍ）、第２クラッド層４（ｐ型Ａｌ0.5 Ｇａ
0.5 Ａｓ キャリア濃度５×１０17／cm3 、厚さ０．３
μｍ）、GaAsキャップ層５（ｐ型 GaAs ，キャリア濃度
１×１０18／cm3 、厚さ０. ００３μｍ）を順次成長さ
せる。
製造される。図３は従来のＬＤ素子の主な製造工程後の
ウェハの一部を示し、（ａ）は酸化ケイ素層のパターニ
ング工程後のへき開面断面図、（ｂ）は電流狭窄層の選
択エピタキシャル成長後のへき開面断面図、（ｃ）は電
極用金属膜成膜後のへき開面断面図である。まず、ｎ型
GaAs基板１（Ｓｉドープ、キャリア濃度２×１０18／cm
3 、厚さ３００μｍ）上に、有機金属気相成長法（ＭＯ
ＣＶＤ法）を用いて第１クラッド層２（ｎ型Ａｌ0.5 Ｇ
ａ0.5 Ａｓ、キャリア濃度５×１０17／cm3 、厚さ１μ
ｍ）、活性層３（ノンドープＡｌ0.1 Ｇａ0.9 Ａｓ、厚
さ０．１μｍ）、第２クラッド層４（ｐ型Ａｌ0.5 Ｇａ
0.5 Ａｓ キャリア濃度５×１０17／cm3 、厚さ０．３
μｍ）、GaAsキャップ層５（ｐ型 GaAs ，キャリア濃度
１×１０18／cm3 、厚さ０. ００３μｍ）を順次成長さ
せる。
【０００４】なお、このGaAsキャップ層５は、以降の酸
化膜成膜工程とそのパターニング工程が直接GaAlAs層に
適用されると高抵抗のAl酸化膜が生成されるので、これ
を防止するために設けている。次に、このウェハ上に厚
さ０．１μm の酸化ケイ素層１０をスッパタ法により付
着させ、フォトレジストを塗布してパターニングを行い
コンタクト層８の上に幅５μｍのストライプ状マスクを
形成する。この状態を図３（ａ）に示す。
化膜成膜工程とそのパターニング工程が直接GaAlAs層に
適用されると高抵抗のAl酸化膜が生成されるので、これ
を防止するために設けている。次に、このウェハ上に厚
さ０．１μm の酸化ケイ素層１０をスッパタ法により付
着させ、フォトレジストを塗布してパターニングを行い
コンタクト層８の上に幅５μｍのストライプ状マスクを
形成する。この状態を図３（ａ）に示す。
【０００５】次に、再度ＭＯＣＶＤ法を用いて電流狭窄
層６（ｎ型GaAs、キャリア濃度１×１０19／cm3 、厚さ
０．３μｍ）を成長させる。この時、選択成長が起こり
酸化ケイ素層１０上にはGaAsは成長しない。この状態を
図３（ｂ）に示す。そしてＭＯＣＶＤ装置から取り出し
酸化ケイ素層１０を除去したのちに、ＭＯＣＶＤ法を用
いて、第３クラッド層７（ｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ、
キャリア濃度５×１０17／cm3 、厚さ０．８μｍ）およ
びコンタクト層８（ｐ型GaAs、キャリア濃度１×１０19
／cm3 、厚さ５．０μｍ）を成長する。最後に、ウェハ
上下のｐ側電極１２，ｎ側電極１３を形成する。この状
態を図３（ｃ）に示す。
層６（ｎ型GaAs、キャリア濃度１×１０19／cm3 、厚さ
０．３μｍ）を成長させる。この時、選択成長が起こり
酸化ケイ素層１０上にはGaAsは成長しない。この状態を
図３（ｂ）に示す。そしてＭＯＣＶＤ装置から取り出し
酸化ケイ素層１０を除去したのちに、ＭＯＣＶＤ法を用
いて、第３クラッド層７（ｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ、
キャリア濃度５×１０17／cm3 、厚さ０．８μｍ）およ
びコンタクト層８（ｐ型GaAs、キャリア濃度１×１０19
／cm3 、厚さ５．０μｍ）を成長する。最後に、ウェハ
上下のｐ側電極１２，ｎ側電極１３を形成する。この状
態を図３（ｃ）に示す。
【０００６】上記の製造工程の後、ウェハを( 図３の紙
面に平行に) へき開しバーとし、さらにこのバーをスク
ライブして、個別のレーザ素子は得られる。
面に平行に) へき開しバーとし、さらにこのバーをスク
ライブして、個別のレーザ素子は得られる。
【０００７】
【発明が解決しようとする課題】しかしながら、以上の
ようにして製造されるＬＤ素子には以下のような問題点
がある。スパッタ酸化ケイ素層１０の熱膨張係数は０．
５×１０-6／Ｋ（３００Ｋ）であり、 ＧａＡｓの熱膨
張係数５．２×１０-6／Ｋ（３００Ｋ）と比べて一桁小
さいため電流狭窄層６を成長させる際、この違いにより
界面にストレスが発生し、GaAsキャップ層５のドーパン
トＺｎが以降の成膜時に異常拡散を起こし、GaAsキャッ
プ層５の抵抗が高くなり素子特性が悪化することであ
る。
ようにして製造されるＬＤ素子には以下のような問題点
がある。スパッタ酸化ケイ素層１０の熱膨張係数は０．
５×１０-6／Ｋ（３００Ｋ）であり、 ＧａＡｓの熱膨
張係数５．２×１０-6／Ｋ（３００Ｋ）と比べて一桁小
さいため電流狭窄層６を成長させる際、この違いにより
界面にストレスが発生し、GaAsキャップ層５のドーパン
トＺｎが以降の成膜時に異常拡散を起こし、GaAsキャッ
プ層５の抵抗が高くなり素子特性が悪化することであ
る。
【０００８】実際に、従来の方法で製造したＬＤ素子を
１枚のウェハより無作為に５００個取り出し光出力特性
を測定したところ、高抵抗の素子が１３５個生じ、不良
率は２７％であった。このように、不良は必ずしもウェ
ハ全面に発生するのではないが、素子の製造歩留りを低
下させる。この発明の目的は、GaAsキャップ層のドーパ
ントであるＺｎの異常拡散を防止し、高抵抗のＬＤ素子
の発生を押さえ、ＬＤ素子の製造歩留りを向上させるこ
とにある。
１枚のウェハより無作為に５００個取り出し光出力特性
を測定したところ、高抵抗の素子が１３５個生じ、不良
率は２７％であった。このように、不良は必ずしもウェ
ハ全面に発生するのではないが、素子の製造歩留りを低
下させる。この発明の目的は、GaAsキャップ層のドーパ
ントであるＺｎの異常拡散を防止し、高抵抗のＬＤ素子
の発生を押さえ、ＬＤ素子の製造歩留りを向上させるこ
とにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、第１導電型のＧａＡｓ基板の一主面上
に、第１導電型のAlX Ga1-X As（０≦ｘ≦１）の組成の
第１クラッド層、AlY Ga 1-Y As（０≦ｙ≦ｘ≦１）の組
成の活性層、第２導電型のAlX Ga1-X Asの組成の第２ク
ラッド層、第２導電型のGaAsのキャップ層を順に積層
し、さらに誘電体層を形成し、この誘電体層をパターニ
ングした後、Alw Ga1-w As（０≦ｗ≦１）の組成の電流
狭窄層をキャップ層上のみに選択成長した後、誘電体層
を除去し、全面に第２導電型のAlX Ga1-X Asの組成の第
３クラッド層を積層する工程を有するAlGaAs系半導体レ
ーザ素子の製造方法において、前記誘電体層は、電子ビ
ーム蒸着による誘電体層と次いでスパッタにより形成さ
れる酸化ケイ素の積層であることとする。
めに本発明は、第１導電型のＧａＡｓ基板の一主面上
に、第１導電型のAlX Ga1-X As（０≦ｘ≦１）の組成の
第１クラッド層、AlY Ga 1-Y As（０≦ｙ≦ｘ≦１）の組
成の活性層、第２導電型のAlX Ga1-X Asの組成の第２ク
ラッド層、第２導電型のGaAsのキャップ層を順に積層
し、さらに誘電体層を形成し、この誘電体層をパターニ
ングした後、Alw Ga1-w As（０≦ｗ≦１）の組成の電流
狭窄層をキャップ層上のみに選択成長した後、誘電体層
を除去し、全面に第２導電型のAlX Ga1-X Asの組成の第
３クラッド層を積層する工程を有するAlGaAs系半導体レ
ーザ素子の製造方法において、前記誘電体層は、電子ビ
ーム蒸着による誘電体層と次いでスパッタにより形成さ
れる酸化ケイ素の積層であることとする。
【００１０】前記電子ビーム蒸着による誘電体層は酸化
ケイ素層または窒化アルミニウム層であると良い。電子
ビーム蒸着された誘電体層は、スパッタにより形成され
た酸化ケイ素層よりかなり低密度であり機械的強度は小
さく、見かけ上同じ熱膨張係数であっても、スパッタ誘
電体層より結晶に与えるストレスは小さい。しかし、低
密度のためエッチング速度は大きく幅の狭いマスクを形
成することは困難である。
ケイ素層または窒化アルミニウム層であると良い。電子
ビーム蒸着された誘電体層は、スパッタにより形成され
た酸化ケイ素層よりかなり低密度であり機械的強度は小
さく、見かけ上同じ熱膨張係数であっても、スパッタ誘
電体層より結晶に与えるストレスは小さい。しかし、低
密度のためエッチング速度は大きく幅の狭いマスクを形
成することは困難である。
【００１１】本発明のように、直接AlX Ga1-X As結晶上
に、電子ビーム誘電体層を介在させてスパッタ酸化ケイ
素層を積層すれば、電子ビーム誘電体層はスパッタ酸化
ケイ素層によるストレスを吸収し結晶へのストレスを緩
和し、一方スパッタ酸化ケイ素層はその下の電子ビーム
誘電体層の過度のエッチングを防止している。従って、
パターニング精度はスパッタ酸化ケイ素層単独マスクの
場合と変わらず、GaAsキャップ層のストレスは小さくド
ーパントであるＺｎの異常拡散を防止でき、製造歩留り
の向上が期待できる。
に、電子ビーム誘電体層を介在させてスパッタ酸化ケイ
素層を積層すれば、電子ビーム誘電体層はスパッタ酸化
ケイ素層によるストレスを吸収し結晶へのストレスを緩
和し、一方スパッタ酸化ケイ素層はその下の電子ビーム
誘電体層の過度のエッチングを防止している。従って、
パターニング精度はスパッタ酸化ケイ素層単独マスクの
場合と変わらず、GaAsキャップ層のストレスは小さくド
ーパントであるＺｎの異常拡散を防止でき、製造歩留り
の向上が期待できる。
【００１２】
【発明の実施の形態】以下、本発明を実施例に基づき説
明する。 実施例１ 図１は本発明に係るＬＤ素子の主な製造工程後のウェハ
の一部を示し、（ａ）は酸化ケイ素層と誘電体層のパタ
ーニング工程後のへき開面断面図、（ｂ）は電流狭窄層
の選択エピタキシャル成長後のへき開面断面図、（ｃ）
は電極用金属膜成膜後のへき開面断面図である。
明する。 実施例１ 図１は本発明に係るＬＤ素子の主な製造工程後のウェハ
の一部を示し、（ａ）は酸化ケイ素層と誘電体層のパタ
ーニング工程後のへき開面断面図、（ｂ）は電流狭窄層
の選択エピタキシャル成長後のへき開面断面図、（ｃ）
は電極用金属膜成膜後のへき開面断面図である。
【００１３】基板１への、第１クラッド層からGaAsキャ
ップ層５の成長迄、および電流狭窄層６から電極層形成
までは従来技術と同一であるからこれを省略し、従来技
術と異なるキャップ層５への誘電体層の形成及び除去の
方法についてのみ述べる。この実施例は、誘電体層を酸
化ケイ素層とした場合である。先ず、キャップ層５の上
に電子ビーム蒸着により厚さ３５nmの酸化ケイ素層１０
ａの形成を行った。成膜条件はグラニュール二酸化ケイ
素を原料とし、真空度は１×１０-3 Pa 、電子ビーム電
流は５０mA、基板温度は室温とした。次にスパッタによ
り厚さ６５nmの酸化ケイ素層１０の形成を行った。スパ
ッタ条件は、ターゲットは溶融石英、Ａｒガス圧力は４
Pa 、投入電力は５０W 、基板温度は室温とした。
ップ層５の成長迄、および電流狭窄層６から電極層形成
までは従来技術と同一であるからこれを省略し、従来技
術と異なるキャップ層５への誘電体層の形成及び除去の
方法についてのみ述べる。この実施例は、誘電体層を酸
化ケイ素層とした場合である。先ず、キャップ層５の上
に電子ビーム蒸着により厚さ３５nmの酸化ケイ素層１０
ａの形成を行った。成膜条件はグラニュール二酸化ケイ
素を原料とし、真空度は１×１０-3 Pa 、電子ビーム電
流は５０mA、基板温度は室温とした。次にスパッタによ
り厚さ６５nmの酸化ケイ素層１０の形成を行った。スパ
ッタ条件は、ターゲットは溶融石英、Ａｒガス圧力は４
Pa 、投入電力は５０W 、基板温度は室温とした。
【００１４】次に、通常のフォトリソグラフィーにより
ストライプを形成し、以下従来技術と同様の工程を行い
ＬＤ素子を製造した。電子ビーム蒸着酸化ケイ素層のみ
を用いない理由は、電子ビーム蒸着により形成された層
のエッチング速度は０．１μｍ／秒と非常に早いため、
次に行うストライプの形成が難しいためである。これと
比べスパッタにより形成された層のエッチング速度は、
０．０１μｍ／秒と１桁遅いため、容易にストライプを
形成できる。
ストライプを形成し、以下従来技術と同様の工程を行い
ＬＤ素子を製造した。電子ビーム蒸着酸化ケイ素層のみ
を用いない理由は、電子ビーム蒸着により形成された層
のエッチング速度は０．１μｍ／秒と非常に早いため、
次に行うストライプの形成が難しいためである。これと
比べスパッタにより形成された層のエッチング速度は、
０．０１μｍ／秒と１桁遅いため、容易にストライプを
形成できる。
【００１５】電子ビーム蒸着酸化ケイ素層が薄過ぎる
と、スパッタ酸化ケイ素層によるストレスの緩和ができ
ず、厚過ぎるとスパッタ酸化ケイ素層による被覆の効果
がなくサイドエッチングが大きくなりマスクの寸法精度
が低下する。こうして得られた１枚のウェハによりＬＤ
素子を無作為に取り出し、電流／光出力特性を評価し
た。その結果、高抵抗の素子は９個、不良率は１．８％
と、従来技術の２７％と比べ大幅に減少した。 実施例２ この実施例は、電子ビーム蒸着誘電体層を熱膨張係数が
よりＧａＡｓ結晶に近い窒化アルミニウムとした場合で
あり、誘電体層の材質の他は、実施例１と同じとした。
従って、実施例１のウェハ断面図はそのまま適用でき
る。
と、スパッタ酸化ケイ素層によるストレスの緩和ができ
ず、厚過ぎるとスパッタ酸化ケイ素層による被覆の効果
がなくサイドエッチングが大きくなりマスクの寸法精度
が低下する。こうして得られた１枚のウェハによりＬＤ
素子を無作為に取り出し、電流／光出力特性を評価し
た。その結果、高抵抗の素子は９個、不良率は１．８％
と、従来技術の２７％と比べ大幅に減少した。 実施例２ この実施例は、電子ビーム蒸着誘電体層を熱膨張係数が
よりＧａＡｓ結晶に近い窒化アルミニウムとした場合で
あり、誘電体層の材質の他は、実施例１と同じとした。
従って、実施例１のウェハ断面図はそのまま適用でき
る。
【００１６】先ず、キャップ層の上に、原料をグラニュ
ール窒化アルミニウムとし、実施例１と同じ条件で電子
ビーム蒸着により厚さ３５nmの窒化アルミニウムを形成
し、次に実施例１と同様に厚さ６５nmのスパッタ酸化ケ
イ素層を形成した。以降、実施例１と同様に、ＬＤ素子
を製造し、同様の評価を行った。その結果、高抵抗の素
子は５個、不良率は１．０％と従来の２７％と比べて大
幅に減少し、歩留りは向上した。
ール窒化アルミニウムとし、実施例１と同じ条件で電子
ビーム蒸着により厚さ３５nmの窒化アルミニウムを形成
し、次に実施例１と同様に厚さ６５nmのスパッタ酸化ケ
イ素層を形成した。以降、実施例１と同様に、ＬＤ素子
を製造し、同様の評価を行った。その結果、高抵抗の素
子は５個、不良率は１．０％と従来の２７％と比べて大
幅に減少し、歩留りは向上した。
【００１７】なお、本実施例では誘電体層として窒化ア
ルミニュームを電子ビーム蒸着法により形成したが他の
材料の誘電体層でも同様の効果が期待できる。
ルミニュームを電子ビーム蒸着法により形成したが他の
材料の誘電体層でも同様の効果が期待できる。
【００１８】
【発明の効果】本発明によれば、ストライプ形成時のマ
スクを電子ビーム蒸着による誘電体層とスパッタによる
酸化ケイ素層の積層としたため、ＧａＡｓキャップ層と
誘電体との熱膨張係数の違いにより生じるストレスの発
生を、電子ビーム蒸着による酸化ケイ素層が緩和し、Ｇ
ａＡｓキャップ層中のドーパントは以降の成膜時に異常
拡散せず、キャップ層は高抵抗にならない。従って、高
抵抗のＬＤ素子の発生を抑えることができ、素子の製造
歩留りが向上する。
スクを電子ビーム蒸着による誘電体層とスパッタによる
酸化ケイ素層の積層としたため、ＧａＡｓキャップ層と
誘電体との熱膨張係数の違いにより生じるストレスの発
生を、電子ビーム蒸着による酸化ケイ素層が緩和し、Ｇ
ａＡｓキャップ層中のドーパントは以降の成膜時に異常
拡散せず、キャップ層は高抵抗にならない。従って、高
抵抗のＬＤ素子の発生を抑えることができ、素子の製造
歩留りが向上する。
【００１９】また、ＬＤ素子の特性のばらつきも減少
し、機器への適用もし易くなる。
し、機器への適用もし易くなる。
【図１】本発明に係るＬＤ素子の主な製造工程後のウェ
ハの一部のへき開面に平行な断面を示し、（ａ）は酸化
ケイ素層と誘電体層のパターニング工程後の断面図、
（ｂ）は電流狭窄層の選択エピタキシャル成長後の断面
図、（ｃ）は電極用金属膜成膜後の断面図
ハの一部のへき開面に平行な断面を示し、（ａ）は酸化
ケイ素層と誘電体層のパターニング工程後の断面図、
（ｂ）は電流狭窄層の選択エピタキシャル成長後の断面
図、（ｃ）は電極用金属膜成膜後の断面図
【図２】従来のＬＤ素子のへき開面に平行な断面図
【図３】従来のＬＤ素子の主な製造工程後のウェハの一
部のへき開面に平行な断面を示し、（ａ）は酸化ケイ素
層のパターニング工程後の断面図、（ｂ）は電流狭窄層
の選択エピタキシャル成長後の断面図、（ｃ）は電極用
金属膜成膜後の断面図
部のへき開面に平行な断面を示し、（ａ）は酸化ケイ素
層のパターニング工程後の断面図、（ｂ）は電流狭窄層
の選択エピタキシャル成長後の断面図、（ｃ）は電極用
金属膜成膜後の断面図
１ GaAs基板 ２ 第１クラッド層 ３ 活性層 ４ 第２クラッド層 ５ キャップ層 ６ 電流狭窄層 ７ 第３クラッド層 ８ コンタクト層 １０ 酸化ケイ素層 １０ａ 電子ビーム蒸着誘電体層 １２ ｐ側電極 １３ ｎ側電極
Claims (2)
- 【請求項１】第１導電型のＧａＡｓ基板の一主面上に、
第１導電型のAlX Ga 1-X As（０≦ｘ≦１）の組成の第１
クラッド層、AlY Ga1-Y As（０≦ｙ≦ｘ≦１）の組成の
活性層、第２導電型のAlX Ga1-X Asの組成の第２クラッ
ド層、第２導電型のGaAsのキャップ層を順に積層し、さ
らに誘電体層を形成し、この誘電体層をパターニングし
た後、Alw Ga1-w As（０≦ｗ≦１）の組成の電流狭窄層
をキャップ層上のみに選択成長した後、誘電体層を除去
し、全面に第２導電型のAlX Ga 1-X Asの組成の第３クラ
ッド層を積層する工程を有するAlGaAs系半導体レーザ素
子の製造方法において、前記誘電体層は、電子ビーム蒸
着による誘電体層と次いでスパッタにより形成される酸
化ケイ素の積層であることを特徴とする半導体レーザ素
子の製造方法。 - 【請求項２】請求項１に記載の半導体レーザ素子の製造
方法において、前記電子ビーム蒸着による誘電体層は酸
化ケイ素層または窒化アルミニウム層であることを特徴
とする半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30963295A JPH09148672A (ja) | 1995-11-29 | 1995-11-29 | 半導体レーザ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30963295A JPH09148672A (ja) | 1995-11-29 | 1995-11-29 | 半導体レーザ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148672A true JPH09148672A (ja) | 1997-06-06 |
Family
ID=17995379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30963295A Pending JPH09148672A (ja) | 1995-11-29 | 1995-11-29 | 半導体レーザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004098007A1 (ja) * | 2003-04-28 | 2004-11-11 | Matsushita Electric Industrial Co., Ltd. | 半導体発光素子およびその製造方法 |
-
1995
- 1995-11-29 JP JP30963295A patent/JPH09148672A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004098007A1 (ja) * | 2003-04-28 | 2004-11-11 | Matsushita Electric Industrial Co., Ltd. | 半導体発光素子およびその製造方法 |
| US7396697B2 (en) | 2003-04-28 | 2008-07-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and method for manufacturing the same |
| US7622749B2 (en) | 2003-04-28 | 2009-11-24 | Panasonic Corporation | Semiconductor light-emitting element and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3897186B2 (ja) | 化合物半導体レーザ | |
| JP3982985B2 (ja) | 半導体レーザ素子の製造方法 | |
| US20080298412A1 (en) | Semiconductor laser device and manufacturing method thereof | |
| JPH11186665A (ja) | 半導体発光素子 | |
| JP2721185B2 (ja) | リブ導波路型発光半導体装置 | |
| US5586135A (en) | Semiconductor laser having an AlGaInP cladding layer | |
| JPH09148672A (ja) | 半導体レーザ素子の製造方法 | |
| EP1035624B1 (en) | Semiconductor laser and a manufacturing method for the same | |
| JPH1187764A (ja) | 半導体発光装置とその製造方法 | |
| JP3778840B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP3143105B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3999952B2 (ja) | 化合物半導体デバイス製造方法 | |
| JP2595774B2 (ja) | 面発光半導体レーザの製造方法 | |
| JP3244312B2 (ja) | ＡｌＧａＩｎＰ系可視光半導体レーザ素子 | |
| JPH08340151A (ja) | 半導体レーザ素子の製造方法 | |
| KR100363240B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| JP2758597B2 (ja) | 半導体レーザ装置 | |
| JPH0572118B2 (ja) | ||
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH07176830A (ja) | 半導体発光素子の製造方法 | |
| JPH11274641A (ja) | 半導体素子およびその製造方法 | |
| JPH11126945A (ja) | 歪み半導体結晶の製造方法、これを用いた半導体レーザの製造方法 | |
| JPH11251678A (ja) | 半導体レーザ及びその製造方法 | |
| JP2855887B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP3189900B2 (ja) | 半導体レーザ素子 |