JP3243808B2 - 半導体レーザーおよびその製造方法 - Google Patents
半導体レーザーおよびその製造方法Info
- Publication number
- JP3243808B2 JP3243808B2 JP28334091A JP28334091A JP3243808B2 JP 3243808 B2 JP3243808 B2 JP 3243808B2 JP 28334091 A JP28334091 A JP 28334091A JP 28334091 A JP28334091 A JP 28334091A JP 3243808 B2 JP3243808 B2 JP 3243808B2
- Authority
- JP
- Japan
- Prior art keywords
- growth
- layer
- semiconductor laser
- manufacturing
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザーの製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】よく利用されている半導体レーザーの構
造に、インナーストライプ構造と呼ばれるものがある。
図１（ａ）にその例を示す。１０１は基板、１０２はｎ
型クラッド層、１０３は活性層、１０４はｐ型クラッド
層、１０５は電流ブロック層、１０６はコンタクト層で
ある。ここで電流ブロック層はレーザー発振に必要な電
流を狭窄すると同時に横方向にも屈折率差をつけること
で、横モードを制御いている。通常このような構造は１
０２、１０３及び１０４各層から構成されるダブルヘテ
ロ（ＤＨ）構造に、必要におうじて、薄いキャップ層を
成長させたのち、エッチングにより図１（ｂ）に示すよ
うなリッジを形成し、しかるのちにブロック層を選択的
に埋め込み成長、さらにコンタクト層を全面に成長する
ことにより作られていた。
造に、インナーストライプ構造と呼ばれるものがある。
図１（ａ）にその例を示す。１０１は基板、１０２はｎ
型クラッド層、１０３は活性層、１０４はｐ型クラッド
層、１０５は電流ブロック層、１０６はコンタクト層で
ある。ここで電流ブロック層はレーザー発振に必要な電
流を狭窄すると同時に横方向にも屈折率差をつけること
で、横モードを制御いている。通常このような構造は１
０２、１０３及び１０４各層から構成されるダブルヘテ
ロ（ＤＨ）構造に、必要におうじて、薄いキャップ層を
成長させたのち、エッチングにより図１（ｂ）に示すよ
うなリッジを形成し、しかるのちにブロック層を選択的
に埋め込み成長、さらにコンタクト層を全面に成長する
ことにより作られていた。
【０００３】
【発明が解決しようとする課題】このようにして作られ
た半導体レーザーの特性は図１（ｂ）に示すブロック層
下のクラッド層の厚みｄｐ（１０７）（以下クラッド層
残し薄膜ｄｐと呼ぶ。）および、リッジ幅Ｗ（１０８）
で決定される。例えばｄｐが厚くなると動作電流が上昇
するが、耐雑音性は改善される。逆にｄｐが薄くなる
と、動作電流は減少するが、耐雑音性は弱くなる。また
Ｗは広くなると、横方向の光広がりが小さくなり、狭く
すると光広がりが大きくなる。所望の半導体レーザーを
歩留り良く得るためには、この二つの値を厳しく制御し
てやる必要がある。しかし従来の方法では、そもそもＤ
Ｈ構造を作ったとき、結晶成長の均一性の問題から、ｄ
ｐの値は大きな分布を持つ。たとえば結晶成長の膜厚の
均一性が±１０％であったとしたとき、ＤＨ成長時の上
部クラッド層（１０４）の厚みが１μｍとすると、クラ
ッド層の厚みはほぼ±０．１μｍのばらつきを持つ。そ
のためエッチングしたときは、その厚みのばらつきはそ
のまま残ってしまう。例えば中心値が０．３μｍであれ
ば、０．３±０．１μｍすなわち０．２から０．４μｍ
までばらついてしまう。このような場合７８０ｎｍ程度
の発振波長を持つＡ１ＧａＡｓ系の半導体レーザーでは
５ｍＷ出力するのに必要な動作電流が４０から７０ｍＡ
程度にばらついてしまう。さらには狙いの中心値もエッ
チングで厳密に制御することは困難である。またＷの制
御に関しても、リッジ形成時クラッド層がエッチング保
護膜下でサイドエッチングされることにより、困難さが
ある。以上のように所望の特性がそろった半導体レーザ
ーを歩留り良く得ることは、従来の方法、すなわちエッ
チングでリッジを形成するという方法では、困難であっ
た。
た半導体レーザーの特性は図１（ｂ）に示すブロック層
下のクラッド層の厚みｄｐ（１０７）（以下クラッド層
残し薄膜ｄｐと呼ぶ。）および、リッジ幅Ｗ（１０８）
で決定される。例えばｄｐが厚くなると動作電流が上昇
するが、耐雑音性は改善される。逆にｄｐが薄くなる
と、動作電流は減少するが、耐雑音性は弱くなる。また
Ｗは広くなると、横方向の光広がりが小さくなり、狭く
すると光広がりが大きくなる。所望の半導体レーザーを
歩留り良く得るためには、この二つの値を厳しく制御し
てやる必要がある。しかし従来の方法では、そもそもＤ
Ｈ構造を作ったとき、結晶成長の均一性の問題から、ｄ
ｐの値は大きな分布を持つ。たとえば結晶成長の膜厚の
均一性が±１０％であったとしたとき、ＤＨ成長時の上
部クラッド層（１０４）の厚みが１μｍとすると、クラ
ッド層の厚みはほぼ±０．１μｍのばらつきを持つ。そ
のためエッチングしたときは、その厚みのばらつきはそ
のまま残ってしまう。例えば中心値が０．３μｍであれ
ば、０．３±０．１μｍすなわち０．２から０．４μｍ
までばらついてしまう。このような場合７８０ｎｍ程度
の発振波長を持つＡ１ＧａＡｓ系の半導体レーザーでは
５ｍＷ出力するのに必要な動作電流が４０から７０ｍＡ
程度にばらついてしまう。さらには狙いの中心値もエッ
チングで厳密に制御することは困難である。またＷの制
御に関しても、リッジ形成時クラッド層がエッチング保
護膜下でサイドエッチングされることにより、困難さが
ある。以上のように所望の特性がそろった半導体レーザ
ーを歩留り良く得ることは、従来の方法、すなわちエッ
チングでリッジを形成するという方法では、困難であっ
た。
【０００４】
【課題を解決するための手段】そこで、本発明者らは、
鋭意検討の結果、かかる課題がクラッド層残し膜厚ｄｐ
の制御とエッチング精度が不十分であるためであること
に注目し、クラッド層残し膜厚ｄｐの制御をエッチング
工程を用いずとも行える方法を見出し、これによって、
クラッド層残し膜厚ｄｐをより正確にするのみならず、
クラッド層のメサ形状をも整ったものとなり、その結果
レーザー特性が安定、向上することを見出し本発明に到
達した。
鋭意検討の結果、かかる課題がクラッド層残し膜厚ｄｐ
の制御とエッチング精度が不十分であるためであること
に注目し、クラッド層残し膜厚ｄｐの制御をエッチング
工程を用いずとも行える方法を見出し、これによって、
クラッド層残し膜厚ｄｐをより正確にするのみならず、
クラッド層のメサ形状をも整ったものとなり、その結果
レーザー特性が安定、向上することを見出し本発明に到
達した。
【０００５】すなわち、本発明の目的は、所望の特性に
そろった半導体レーザーを歩留りよく提供する半導体レ
ーザーの製造方法を提供することにあり、かかる目的
は、半導体基板上に１回目の成長として、第１のクラッ
ド層、活性層及び第２クラッド層から構成されるダブル
ヘテロ構造を形成し、１回目の成長において成長基板最
表面にクラッド層の品質劣化を防ぐための薄膜を１回目
の成長終了後に成長させ、しかるのち電流が注入される
ストライプ領域を成長させる部分に選択成長保護膜を形
成し、２回目の成長として、電流ブロック層を所望の厚
さ選択的に成長させ、さらに選択成長保護膜をＭＯＣＶ
Ｄ反応管外で除去した後、３回目の成長として、電流を
注入するための第３のクラッド層及びコンタクト層を成
長する半導体レーザーの製造方法であって、第２クラッ
ド層の厚みをレーザー特性上必要とされる厚さに成長さ
せ、かつ該品質劣化を防ぐための薄膜が第２グラッド層
と同じ伝導型であることを特徴とする半導体レーザーの
製造方法、により容易に達成される。
そろった半導体レーザーを歩留りよく提供する半導体レ
ーザーの製造方法を提供することにあり、かかる目的
は、半導体基板上に１回目の成長として、第１のクラッ
ド層、活性層及び第２クラッド層から構成されるダブル
ヘテロ構造を形成し、１回目の成長において成長基板最
表面にクラッド層の品質劣化を防ぐための薄膜を１回目
の成長終了後に成長させ、しかるのち電流が注入される
ストライプ領域を成長させる部分に選択成長保護膜を形
成し、２回目の成長として、電流ブロック層を所望の厚
さ選択的に成長させ、さらに選択成長保護膜をＭＯＣＶ
Ｄ反応管外で除去した後、３回目の成長として、電流を
注入するための第３のクラッド層及びコンタクト層を成
長する半導体レーザーの製造方法であって、第２クラッ
ド層の厚みをレーザー特性上必要とされる厚さに成長さ
せ、かつ該品質劣化を防ぐための薄膜が第２グラッド層
と同じ伝導型であることを特徴とする半導体レーザーの
製造方法、により容易に達成される。
【０００６】以下本発明をより詳細に説明する。まずｄ
ｐの値は（ａ）で示す第１回目のＤＨ成長で決定する。
図２に本発明の製法の説明図を示す。（２０１）は半導
体基板、（２０２）は第１のクラッド層、（２０３）は
活性層、（２０４）は第１のクラッド層と逆の伝導型で
ある第２のクラッド層である。ｄｐはこの第２のクラッ
ド層の厚みとなる。最近重要になっているＭＯＣＶＤ
（有機金属熱分解）法や、ＭＢＥ（分子線結晶成長）法
を用いれば狙いの厚みに±数％の精度で制御することは
問題ない。またそのとき、膜厚のウェーハー内均一性を
±１０％に制御することも容易である。このように１回
目の成長のみでｄｐの値を決定してやれば、例えばｄｐ
の目標値を０．３μｍとしたとき、得られるｄｐの値
は、０．３±０．０３μｍ程度のばらつきに抑えること
ができる。
ｐの値は（ａ）で示す第１回目のＤＨ成長で決定する。
図２に本発明の製法の説明図を示す。（２０１）は半導
体基板、（２０２）は第１のクラッド層、（２０３）は
活性層、（２０４）は第１のクラッド層と逆の伝導型で
ある第２のクラッド層である。ｄｐはこの第２のクラッ
ド層の厚みとなる。最近重要になっているＭＯＣＶＤ
（有機金属熱分解）法や、ＭＢＥ（分子線結晶成長）法
を用いれば狙いの厚みに±数％の精度で制御することは
問題ない。またそのとき、膜厚のウェーハー内均一性を
±１０％に制御することも容易である。このように１回
目の成長のみでｄｐの値を決定してやれば、例えばｄｐ
の目標値を０．３μｍとしたとき、得られるｄｐの値
は、０．３±０．０３μｍ程度のばらつきに抑えること
ができる。
【０００７】次にブロック層の形成は、電流を流す部分
を選択成長時の保護膜でおおい、選択的な成長を行えば
良い。例えば０．１μｍ程度の選択成長保護膜を図２
（ａ）で示したＤＨ構造を持つウェーハー上に成膜し、
その後フォトリソグラフィー法で電流パスとなる領域の
みストライプ状に保護膜を残し、その後選択的にブロッ
ク層のみを成長させれば良い。２回目の該成長後の様子
を図２（ｂ）に示す。（２０５）は電流パス領域にスト
ライプ状に残った選択成長の保護膜、（２０６）は選択
的に成長した高抵抗または、第２のクラッド層と逆の伝
導型を持つブロック層である。ストライプ形成にはエッ
チングを用いるが、その厚みが薄いので、サイドエッチ
ングの影響を受けることもほとんどなく、均一性に優れ
たストライプを得ることができる。
を選択成長時の保護膜でおおい、選択的な成長を行えば
良い。例えば０．１μｍ程度の選択成長保護膜を図２
（ａ）で示したＤＨ構造を持つウェーハー上に成膜し、
その後フォトリソグラフィー法で電流パスとなる領域の
みストライプ状に保護膜を残し、その後選択的にブロッ
ク層のみを成長させれば良い。２回目の該成長後の様子
を図２（ｂ）に示す。（２０５）は電流パス領域にスト
ライプ状に残った選択成長の保護膜、（２０６）は選択
的に成長した高抵抗または、第２のクラッド層と逆の伝
導型を持つブロック層である。ストライプ形成にはエッ
チングを用いるが、その厚みが薄いので、サイドエッチ
ングの影響を受けることもほとんどなく、均一性に優れ
たストライプを得ることができる。
【０００８】次に選択成長保護膜を取り除き、第２のク
ラッド層と同じ伝導型を持つ第３のクラッド層と、電極
を付けるためのコンタクト層を成長させる。図２（ｃ）
にこのようにして作製した半導体レーザーを示す。（２
０７）は第３のクラッド層、（２０８）はコンタクト層
である。（２１１）と（２１２）は電極である。
ラッド層と同じ伝導型を持つ第３のクラッド層と、電極
を付けるためのコンタクト層を成長させる。図２（ｃ）
にこのようにして作製した半導体レーザーを示す。（２
０７）は第３のクラッド層、（２０８）はコンタクト層
である。（２１１）と（２１２）は電極である。
【０００９】このような作製プロセスをとれば、従来法
の課題を解決することができる。しかしながら、この方
法の課題は第１回目に成長したＤＨ構造の表面がプロセ
スにより劣化したり、材料によっては酸化等でリッジ部
分の再成長界面で電流が流れにくくなったりする課題が
ある。この課題についてはつぎのような方法で対処すれ
ばよい。すなわち第１回目のＤＨ成長時に最表面に薄い
保護膜を連続的に形成しておき、第２回目及び第３回目
の成長直前にその保護膜を取り除けばよい。このとき保
護膜は半導体でよく、望ましくは第１のクラッド層とエ
ッチングに選択性があればなお良い。しかしこの方法で
も第２のクラッド層によっては、酸化しやすいなどの問
題があり、再成長界面の品質を劣化させることがある。
そのようなときは再成長をＭＯＣＶＤなどの選択成長が
可能な気相成長法でおこない、その成長開始直前にハロ
ゲン系のエッチングガス例えば塩化水素などのガスによ
り、反応管内で気相エッチングにより薄い保護膜を取り
除き、しかるのち連続的に再成長を行えばよい。以上の
ような作製プロセスにより、再成長界面における品質の
劣化を招かない所望の特性に特性がそろった半導体レー
ザーを、歩留り良く作ることができる。
の課題を解決することができる。しかしながら、この方
法の課題は第１回目に成長したＤＨ構造の表面がプロセ
スにより劣化したり、材料によっては酸化等でリッジ部
分の再成長界面で電流が流れにくくなったりする課題が
ある。この課題についてはつぎのような方法で対処すれ
ばよい。すなわち第１回目のＤＨ成長時に最表面に薄い
保護膜を連続的に形成しておき、第２回目及び第３回目
の成長直前にその保護膜を取り除けばよい。このとき保
護膜は半導体でよく、望ましくは第１のクラッド層とエ
ッチングに選択性があればなお良い。しかしこの方法で
も第２のクラッド層によっては、酸化しやすいなどの問
題があり、再成長界面の品質を劣化させることがある。
そのようなときは再成長をＭＯＣＶＤなどの選択成長が
可能な気相成長法でおこない、その成長開始直前にハロ
ゲン系のエッチングガス例えば塩化水素などのガスによ
り、反応管内で気相エッチングにより薄い保護膜を取り
除き、しかるのち連続的に再成長を行えばよい。以上の
ような作製プロセスにより、再成長界面における品質の
劣化を招かない所望の特性に特性がそろった半導体レー
ザーを、歩留り良く作ることができる。
【００１０】
【実施例】以下本発明を実施例を用いて説明するが本発
明はその要旨を越えない限り、実施例に限定されるもの
ではない。図３にその概要を示す。まず図３（ａ）に示
すように、ＭＯＣＶＤ法でｎ型ＧａＡｓ基板３０１上に
ｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層３０２を１μｍ、活
性層としてｐ型Ａｌ0.14Ｇａ0.86Ａｓ層３０３を０．０
９μｍ、ｐ型Ａｌ0.5Ｇａ0 .5Ａｓクラッド層３０４を
０．３μｍ、ｐ型ＧａＡｓ保護層３０５を０．０２μｍ
成長させた。このとき２インチ直径のウェーハー内でｐ
型クラッド層の厚みは０．２８から０．３２μｍの間で
分布していた。次にプラズマＣＶＤ法でＳｉＮｘ選択保
護膜３０６を０．１μｍ成膜し、その後５μｍのストラ
イプを図３（ｂ）に示すように形成した。このときスト
ライプ幅の分布は４．９から５．２μｍの間であった。
明はその要旨を越えない限り、実施例に限定されるもの
ではない。図３にその概要を示す。まず図３（ａ）に示
すように、ＭＯＣＶＤ法でｎ型ＧａＡｓ基板３０１上に
ｎ型Ａｌ0.5Ｇａ0.5Ａｓクラッド層３０２を１μｍ、活
性層としてｐ型Ａｌ0.14Ｇａ0.86Ａｓ層３０３を０．０
９μｍ、ｐ型Ａｌ0.5Ｇａ0 .5Ａｓクラッド層３０４を
０．３μｍ、ｐ型ＧａＡｓ保護層３０５を０．０２μｍ
成長させた。このとき２インチ直径のウェーハー内でｐ
型クラッド層の厚みは０．２８から０．３２μｍの間で
分布していた。次にプラズマＣＶＤ法でＳｉＮｘ選択保
護膜３０６を０．１μｍ成膜し、その後５μｍのストラ
イプを図３（ｂ）に示すように形成した。このときスト
ライプ幅の分布は４．９から５．２μｍの間であった。
【００１１】次に、ＭＯＣＶＤ反応管内に、この基板を
設置し、第２回目の成長と同じ温度でＨＣｌガスを流
し、流した時間を制御することにより、ＧｓＡｓ保護層
３０５を除去したのちただちに２回目の成長をおこなっ
た。このとき２回目に成長したブロック層はｎ型ＧａＡ
ｓ層３０７で、厚みは０．７μｍとした。図３（ｃ）は
２回目の成長が終了した状態である。但しこの場合Ｇａ
Ａｓ層３０５をＨＣｌガスで除去しなくとも得られた特
性に大きな差はない。これは電流パスでないためであ
る。
設置し、第２回目の成長と同じ温度でＨＣｌガスを流
し、流した時間を制御することにより、ＧｓＡｓ保護層
３０５を除去したのちただちに２回目の成長をおこなっ
た。このとき２回目に成長したブロック層はｎ型ＧａＡ
ｓ層３０７で、厚みは０．７μｍとした。図３（ｃ）は
２回目の成長が終了した状態である。但しこの場合Ｇａ
Ａｓ層３０５をＨＣｌガスで除去しなくとも得られた特
性に大きな差はない。これは電流パスでないためであ
る。
【００１２】次に、ストライプ状に残っていたＳｉＮｘ
選択保護膜３０６を取り除いた後再びＭＯＣＶＤ反応管
内に基板を設置し、上記２回目成長と同様にＧｓＡｓ保
護層３０５を取り除いた後、第２のｐ型Ａｌ0.5Ｇａ0.5
Ａｓクラッド層３０８を０．８μｍさらにｐ型ＧａＡｓ
コンタクト層３０９を２μｍ成長させた。この場合ＨＣ
ｌによるＧａＡｓ層３０５除去を行わないと、半導体レ
ーザーの抵抗値の上昇や、ＧａＡｓ層３０５での光吸収
による出力の低下が見られた。
選択保護膜３０６を取り除いた後再びＭＯＣＶＤ反応管
内に基板を設置し、上記２回目成長と同様にＧｓＡｓ保
護層３０５を取り除いた後、第２のｐ型Ａｌ0.5Ｇａ0.5
Ａｓクラッド層３０８を０．８μｍさらにｐ型ＧａＡｓ
コンタクト層３０９を２μｍ成長させた。この場合ＨＣ
ｌによるＧａＡｓ層３０５除去を行わないと、半導体レ
ーザーの抵抗値の上昇や、ＧａＡｓ層３０５での光吸収
による出力の低下が見られた。
【００１３】最後に電極を付けるためのプロセスを行っ
た。（ｄ）にその構造を示す。組立てたあとレーザー特
性の評価を行った。作製したレーザーは２インチウェー
ハー内でチップ総数のうち９５％が良好な特性を示し
た。このとき５ｍＷ出力時の動作電流は４５ｍＡから４
９ｍＡの範囲に分布していた。これは従来法での分布に
比べるとはるかに小さい分布であった。又横方向の光広
がり角の分布は１０．８°から１１．１°までの０．３
°の幅であり、従来法での分布の幅が１．５°程度あっ
たのにくらべると、これもまたはるかに小さい分布であ
った。このように本発明の手法を用いると所望のレーザ
ー特性に特性のそろった半導体レーザーを歩留りよく作
製でき、産業上の寄与は大きい。また実施例ではＡｌＧ
ａＡｓ系の半導体レーザーを示したが、他の材料系にも
適用できることは明白である。
た。（ｄ）にその構造を示す。組立てたあとレーザー特
性の評価を行った。作製したレーザーは２インチウェー
ハー内でチップ総数のうち９５％が良好な特性を示し
た。このとき５ｍＷ出力時の動作電流は４５ｍＡから４
９ｍＡの範囲に分布していた。これは従来法での分布に
比べるとはるかに小さい分布であった。又横方向の光広
がり角の分布は１０．８°から１１．１°までの０．３
°の幅であり、従来法での分布の幅が１．５°程度あっ
たのにくらべると、これもまたはるかに小さい分布であ
った。このように本発明の手法を用いると所望のレーザ
ー特性に特性のそろった半導体レーザーを歩留りよく作
製でき、産業上の寄与は大きい。また実施例ではＡｌＧ
ａＡｓ系の半導体レーザーを示したが、他の材料系にも
適用できることは明白である。
【００１４】
【発明の効果】本発明により、特性の均一な半導体レー
ザーを容易に分留りよく得ることができる半導体レーザ
ーの製造方法を提供しうる。
ザーを容易に分留りよく得ることができる半導体レーザ
ーの製造方法を提供しうる。
【図１】図１は、インナーストライプ構造とその製法の
説明図である。
説明図である。
【図２】図２は、本発明の製造方法を示す説明図であ
る。
る。
【図３】図３は、本発明の実施例に係わる説明図であ
る。
る。
【符号の説明】 １０１：半導体基板 ２０１：半導体基板 １０２：ｎ型クラッド層 ２０２：第１のクラッド層 １０３：活性層 ２０３：活性層 １０４：ｐ型クラッド層 ２０４：第１のクラッド層と逆の 伝導型である第２のクラ ッド層 １０５：電流ブロック層 ２０５：選択成長保護膜 １０６：コンタクト層 ２０６：電流ブロック層 １０７：クラッド層残し膜厚 ２０７：第３のクラッド層 ｄｐ １０８：リッジ巾Ｗ ２０８：コンタクト層 １０９：選択成長保護膜 ２１１：電極 ２１２：電極 ３０１：ｎ型ＧａＡｓ基板 ３０８：第２のｐ型 クラッド層厚さ０．８μｍ ３０２：ｎ型Ａｌ0.5Ｇａ0.5Ａｓ ３０９：ｐ型ＧａＡｓ クラッド層厚さ１μｍ コンタクト層厚さ２μｍ ３０３：ｐ型Ａｌ0.14Ｇａ0.86Ａｓ 活性層厚さ０．０９μｍ ３０４：ｐ型Ａｌ0.5Ｇａ0.5Ａｓ クラッド層厚さ０．３μｍ ３０５：ｐ型ＧａＡｓ保護層 厚さ０．０２μｍ ３０６：ＳｉＮｘ選択保護膜 厚さ０．１μｍ巾５μｍ ３０７：ｎ型ＧａＡｓ基板ブロック層 厚さ０．７μｍ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−270287（ＪＰ，Ａ) 特開 昭61−187388（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50 H01L 21/205
Claims (5)
- 【請求項１】半導体基板上に１回目の成長として、第１
のクラッド層、活性層及び第２クラッド層から構成され
るダブルヘテロ構造を形成し、１回目の成長において成
長基板最表面にクラッド層の品質劣化を防ぐための薄膜
を１回目の成長終了後に成長させ、しかるのち電流が注
入されるストライプ領域を成長させる部分に選択成長保
護膜を形成し、２回目の成長として、電流ブロック層を
所望の厚さ選択的に成長させ、さらに選択成長保護膜を
ＭＯＣＶＤ反応管外で除去した後、３回目の成長とし
て、電流を注入するための第３のクラッド層及びコンタ
クト層を成長する半導体レーザーの製造方法であって、
第２クラッド層の厚みをレーザー特性上必要とされる厚
さに成長させ、かつ該品質劣化を防ぐための薄膜が第２
グラッド層と同じ伝導型であることを特徴とする半導体
レーザーの製造方法。 - 【請求項２】請求項１記載 の製造方法において、１回目
の成長において成長基板最表面にクラッド層の品質劣化
を防ぐための薄膜を１回目の成長終了後に成長させ、２
回目の成長前にその少なくとも一部を取り除き、２回
目、３回目の成長を行うことを特徴とする半導体レーザ
ーの製造方法。 - 【請求項３】請求項１記載 の製造方法において、１回目
の成長において成長基板最表面にクラッド層の品質劣化
を防ぐための薄膜を１回目の成長終了後に成長させ、２
回目の成長後、３回目の成長前にその少なくとも一部を
取り除くことを特徴とする半導体レーザーの製造方法。 - 【請求項４】請求項２又は３記載 の製造方法において、
品質劣化を防ぐための薄膜の除去を、ＭＯＣＶＤ反応管
内で、ハロゲン系のエッチングガスを用いて行い、さら
に ２回目および３回目の結晶成長を行うことを特徴と
する半導体レーザーの製造方法。 - 【請求項５】請求項４記載 の製造方法において、該ハロ
ゲン系エッチングがＨＣｌを含むことを特徴とする半導
体レーザーの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28334091A JP3243808B2 (ja) | 1991-10-29 | 1991-10-29 | 半導体レーザーおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28334091A JP3243808B2 (ja) | 1991-10-29 | 1991-10-29 | 半導体レーザーおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121839A JPH05121839A (ja) | 1993-05-18 |
| JP3243808B2 true JP3243808B2 (ja) | 2002-01-07 |
Family
ID=17664219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28334091A Expired - Fee Related JP3243808B2 (ja) | 1991-10-29 | 1991-10-29 | 半導体レーザーおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3243808B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176221A (ja) * | 2000-12-05 | 2002-06-21 | Mitsubishi Electric Corp | 半導体レーザおよびその製造方法 |
| EP1569309B1 (en) | 2003-04-28 | 2007-10-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and method for manufacturing same |
-
1991
- 1991-10-29 JP JP28334091A patent/JP3243808B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05121839A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278720B1 (en) | High power semiconductor lasers with ridge waveguide structure | |
| JP3510305B2 (ja) | 半導体レーザの製造方法，及び半導体レーザ | |
| JP2000340880A (ja) | 半導体レーザおよびその作製方法 | |
| US5748659A (en) | Semiconductor laser device | |
| EP0473443B1 (en) | Buried-stripe type semiconductor laser device | |
| JP3243808B2 (ja) | 半導体レーザーおよびその製造方法 | |
| JPH0677590A (ja) | 半導体レーザとその製法 | |
| JPS5811111B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JP2894186B2 (ja) | 光半導体装置 | |
| JP2525788B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH0376288A (ja) | 埋め込み型半導体レーザ | |
| JP3250270B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2669142B2 (ja) | ウィンドウ構造半導体レーザの製造方法 | |
| JPH10270786A (ja) | 化合物半導体のエッチング方法および化合物半導体素子の製造方法および半導体レーザ | |
| JP3472739B2 (ja) | 半導体レーザの製造方法 | |
| JPH0530315B2 (ja) | ||
| JP2000340887A (ja) | 半導体レーザおよびその製造方法 | |
| JP3011938B2 (ja) | 半導体レーザー | |
| JP2928578B2 (ja) | 半導体レーザの製造方法 | |
| JP3911342B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH11354880A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH01162397A (ja) | 半導体レーザ素子 | |
| JP3154185B2 (ja) | 半導体レーザの製造方法 | |
| JP2525776B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |