JPWO2003103047A1 - Icチップの選択・カウント機能を備えた積層型ic装置 - Google Patents
Icチップの選択・カウント機能を備えた積層型ic装置 Download PDFInfo
- Publication number
- JPWO2003103047A1 JPWO2003103047A1 JP2004510030A JP2004510030A JPWO2003103047A1 JP WO2003103047 A1 JPWO2003103047 A1 JP WO2003103047A1 JP 2004510030 A JP2004510030 A JP 2004510030A JP 2004510030 A JP2004510030 A JP 2004510030A JP WO2003103047 A1 JPWO2003103047 A1 JP WO2003103047A1
- Authority
- JP
- Japan
- Prior art keywords
- pad
- signal
- chip
- selection
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000006870 function Effects 0.000 description 12
- 230000004044 response Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
ICチップを複数段積層することによって形成された積層型IC装置を形成するにあたり、積層型IC装置中の、ある段のICチップを選択するために接続される選択用のボンディングワイヤの数を減少させる。各段のICチップの選択用デバイスを、相隣り合う段の選択用デバイスと鎖状に接続してシフトレジスタを形成し、それら選択用デバイスにトリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う段の選択用デバイスに順次に伝達させるものとする。
Description
発明の背景
本発明は、ICチップ(ボード)を複数段積層することによって形成された積層型ICパッケージ、更に言えば、このような積層型ICパッケージ中の、ある段のICチップに対してのみ入出力を行うために、当該段のICチップを選択する機能等を備えた装置に関する。
FPGA(field−programmable gate array)やメモリの積層型ICパッケージを形成するにあたり、2、3のタイプのICだけしか必要としなければ、コストパフォーマンスは向上する。しかしながら、同タイプのICを積層することによって積層型ICパッケージを形成するには、それら全てのICチップのI/Oパッドを他のICチップのI/Oパッドに垂直に接続しなければならず、この結果、バス競合問題(bus contention problem)が発生してしまうことがある。また、従来、積層型ICパッケージの中の、ある段のICチップを選択するためには、積層型ICパッケージの全てのICチップに対して、選択用ボンディングワイヤを接続する必要があった。
本発明はこのような従来技術における問題点を解決するためになされたものであり、積層型ICパッケージを形成するにあたり、必要とされるICチップのタイプの数を減少させる装置を提供することを目的とする。
また、本発明は、積層型ICパッケージの中の、ある段のICチップを選択するために、積層型ICパッケージのICチップに対して接続される選択用のボンディングワイヤを減少させる装置を提供することを目的とする。更にこれに関連して、本発明は、積層型ICパッケージに含まれるICチップの数をカウントする機能を備えた積層型ICパッケージを提供することを目的とする。
発明の開示
上記の目的を達成するために、本発明は、ICチップを複数段積層することによって形成された積層型IC装置であって、各段のICチップに、当該ICチップに情報の書き込み/読み出しを行うための入出力用デバイスと、前記積層型IC装置から当該ICチップを選択するための選択用デバイスとが設けられており、前記選択用デバイスに信号が保持されているICチップにおいてのみ前記入出力用デバイスを通じて当該ICチップに情報の書き込み/読み出しを行うことができる、積層型IC装置において、各段のICチップの前記選択用デバイスは、相隣り合う段の選択用デバイスと鎖状に接続されてシフトレジスタを形成し、それら選択用デバイスにトリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う段の選択用デバイスに順次に伝達することを特徴としている。
また、本発明は、ICチップを複数段上下に積層することによって形成された積層型IC装置であって、各段のICチップに、当該ICチップに情報の書き込み/読み出しを行うための入出力用デバイスと、前記積層型IC装置から当該ICチップを選択するための選択用デバイスとが設けられており、前記選択用デバイスに信号が保持されているICチップにおいてのみ前記入出力用デバイスを通じて当該ICチップに情報の書き込み/読み出しを行うことができる、積層型IC装置において、各段のICチップの前記選択用デバイスは、相隣り合う段の選択用デバイスと鎖状に接続されてシフトレジスタを形成し、それら選択用デバイスにトリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う下方段の選択用デバイスに順次に伝達するものであり、前記積層型IC装置は更に、各段のICチップに、前記積層型IC装置に含まれるICチップの数をカウントするためのカウント用デバイスを有しており、各段のカウント用デバイスは、相隣り合う段のカウント用デバイスと鎖状に接続されてシフトレジスタを形成し、それらカウント用デバイスに前記トリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う上方段のカウント用デバイスに順次に伝達するものであり、最下段から数えて奇数段目のICチップのカウント用デバイスは、相隣り合う上方の偶数段目のICチップの選択用デバイスと、相隣り合う下方の偶数段目のICチップのカウント用デバイスとに、選択手段を介して接続されており、前記選択手段は、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスに信号が保持されている場合には、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスの信号を前記奇数段目のICチップのカウント用デバイスに伝達し、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスに信号が保持されていない場合には、前記相隣り合う上方の偶数段目のICチップの選択用デバイスの信号を当該奇数段目のICチップのカウント用デバイスに伝達するようになっており、最上段のICチップの選択用デバイスに入力された1つの入力信号によって当該最上段のICチップのカウント用デバイスから出力される出力信号に基づいて、前記積層型IC装置に含まれるICチップの数をカウントすることを特徴としている。
上記積層型IC装置において、前記積層型IC装置は、前記選択用デバイス、前記カウント用デバイス、及び前記選択手段を有する前記最下段から数えて奇数段目の第1のタイプのICチップと、前記選択用デバイス及び前記カウント用デバイスを有する前記最下段から数えて偶数段目の第2のタイプのICチップとを交互に積層することによって形成してもよい。
上記積層型IC装置において、前記選択手段は、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスと付勢手段とに接続されたフリップフロップデバイスと、該フリップフロップデバイスと前記相隣り合う上方の偶数段目のICチップの選択用デバイスと、に接続されたセレクタとを備えており、前記フリップフロップデバイスは、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスに前記積層型IC装置の初期化後に信号が伝達されない限り前記付勢手段によって信号が保持されていない状態とされ、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスに前記初期化後に信号が一旦伝達された後は前記初期化が再び行われない限り信号が保持された状態とされるものであり、前記セレクタは、前記フリップフロップに信号が保持されている場合には、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスの信号を前記奇数段目のカウント用デバイスに伝達し、前記フリップフロップに信号が保持されていない場合には、前記相隣り合う上方の偶数段目のICチップの選択用デバイスの信号を前記奇数段目のカウント用デバイスに伝達してもよい。
また、上記積層型IC装置において、最上段のICチップの選択用デバイスに入力された1つのクロック信号によって当該最上段のICチップの前記カウント用デバイスから出力される出力信号の数がn(nは整数)とすれば、それら出力信号の位相が3Φ×n(Φはクロックの周期)である場合、積層型IC装置に含まれるICチップの数はn×2個であり、それら出力信号の位相が3Φ×n+1の場合、積層型IC装置に含まれるICチップの数はn×2+1個として計算してもよい。
上記積層型IC装置において、前記積層型IC装置の初期化には、Φ×(積層型IC装置に含まれるICチップの数)分のクロック周期が必要である。
また、上記積層型IC装置において、前記選択用デバイスは、相隣り合う段の選択用デバイスと遅延デバイスを介して千鳥状に接続されていてもよい。
発明を実施するための最良の形態
以下、添付図面を参照して、本発明を説明する。
1.装置構成
1−1.概観
図1に、本発明の好ましい実施形態による、積層型ICパッケージの内部構造を概略斜視図で示す。この図は、特に、4個のICチップ2a乃至2dを積層したICパッケージ1を示しているが、積層され得るICチップの数は勿論これに限定されるものではない。
ICチップ2はダイステージ3上に積層される。各段のICチップ2a乃至2dには、信号の伝達に用いる複数のI/Oパッド221〜229が設けてある。特に図1の例では、紙面に向かって左右側面には8個のI/Oパッドを、上下側面には12個のI/Oパッドを、それぞれ設けるものとしている。但し、ICチップの数と同様、これらの数も特に限定されるものではない。尚、特に図示していないが、これらの各I/Oパッドは、ICパッケージ1の外部に露出したパッケージピンにそれぞれ接続されているものと考えてよい。
各段に設けられた複数のI/Oパッドの中、2個のI/Oパッドは、積層型ICパッケージ1の中のある段のICチップを選択するために使用される選択用デバイスである選択用I/Oパッド223とそれに関連するI/Oパッド221とであり、2個のI/Oパッドは、積層型ICパッケージ1に含まれるICチップの積層枚数のカウントするために使用されるカウント用デバイスであるカウント用I/Oパッド225とそれに関連するI/Oパッド227とであり、残りのI/Oパッドは、ICチップに情報の書き込み/読み出しを行うために使用される入出力用デバイスである入出力用I/Oパッド229である。
選択用I/Oパッド223は、入力信号を入力したり、その入力信号を伝達するために使用され得るものであって、当該信号が保持されている選択用I/Oパッド223を有したICチップにおいてのみ、入出力用I/Oパッド229を介して当該ICチップに情報の書き込み/読み出しを行うことができることになる。また、カウント用I/Oパッド225は、出力信号を出力したり、その出力信号を伝達するために使用され得るものであって、これらカウント用I/Oパッド225を通じて出力される出力信号に基づいて積層型ICパッケージ1に含まれるICチップの数をカウントすることができる。尚、選択用I/Oパッド223、カウント用I/Oパッド225に関連するI/Oパッド221、227の働きについては後述する。
図1の例では、特に、選択用I/Oパッド223とそれに関連するI/Oパッド221、及び、カウント用I/Oパッド225とそれに関連するI/Oパッド227は全て、各段の紙面左側側面に設けるものとして示されている。更に言えば、各段の左側側面に設けられた8個のI/Oパッドの中、手前から4個目のI/Oパッドを選択用I/Oパッドに関連するI/Oパッド221、3個目を選択用I/Oパッド223、2個目をカウント用I/Oパッド225、最も手前のI/Oパッドをカウント用I/Oパッドに関連するI/Oパッド227と仮定して示されている。但し、これはあくまで仮定であって、これら4個の特殊なI/Oパッドを設ければ足り、いずれの側面のいずれのI/Oパッドをそのような特殊なI/Oパッドとしてもよい。
以下、説明の都合上、積層されたICチップ2の中の最下段を第1段と呼び、上方に向かって、第2段、第3段、…と順次呼ぶことにする。本発明によれば、ボンディングワイヤ4は、最上段、即ち第4段のICチップ2dのI/Oパッドのいずれかに対してのみ接続すれば足りる。更に言えば、第1段のICチップ2a、第2段のICチップ2b、第3段のICチップ2cのI/Oパッドに対しては、ボンディングワイヤを接続する必要はない。尚、図1では、図面簡略化のため、最上段のICチップ2dのI/Oパッドの中の、特にICチップ選択・カウント用I/Oパッド等が設けられた左側側面におけるボンディングワイヤ4の接続状態だけを示している。従って、この最上段のICチップでは、残りの側面(即ち、右側側面、上下側面)のI/Oパッドについては、それら全てのI/Oパッドにボンディングワイヤが接続されている(接続され得る)と考えてよい。
更に、この図1の左側側面では、8個のI/Oパッドの中の6個のI/Oパッドに対してのみ、ボンディングワイヤ4を接続するものとしている。即ち、左側側面のI/Oパッドの中、選択用I/Oパッドに関連するI/Oパッド221と、カウント用I/Oパッド225、及び残り4個の入出力用I/Oパッド229に対してのみ、ボンディングワイヤ4a、4b、4cがそれぞれ接続されるものとして示されている。尚、入出力用I/Oパッド229に対しては、それら全てのI/Oパッド229にボンディングワイヤが接続され得るが、もし不要であれば、つまり、所定の入出力用I/Oパッドに対しては情報の入出力を行う必要がなければ、それら所定の入出力用I/Oパッド229に対してはボンディングワイヤ4cを接続する必要はない。これに対し、選択用I/Oパッドに関連するI/Oパッド221と、カウント用I/Oパッド225の2つのI/Oパッドに対しては、必ずボンディングワイヤが接続されるものとする。
1−2.内部構造
図2に、図1のII−II線概略断面図、即ち、ICチップ選択・カウント用のI/Oパッド等が設けられた左側側面におけるICパッケージの断面を示す。
I/Oパッド221、223、225、227、229は全て、導電性のスルーホールで形成されている。図2から明らかなように、入出力用のI/Oパッド229のスルーホールは、その上下方向において、相隣り合う段のICチップの対応するI/Oパッドのスルーホールと、その両側で半田21によって電気的に接続されているのに対し、選択用I/Oパッド223とカウント用I/Oパッド225のスルーホールはそれぞれ、それらに関連するI/Oパッド221、227を介して、相隣り合う段のICチップの対応する選択用I/Oパッド223やカウント用I/Oパッド225のスルーホールと千鳥状に接続されている。
更に言えば、各段の入出力用I/Oパッド229は全て、それらの上下方向において、他段の入出力用I/Oパッド(但し、最上段のICチップの入出力用I/Oパッドの上部ではボンディングワイヤ)と直接接続されているのに対し、各段の選択用I/Oパッド223は、その下段のI/Oパッド221を介して当該下段の選択用I/Oパッド223と千鳥状に接続され、また、各段のカウント用I/Oパッド225は、その上段のI/Oパッド227を介して他段のカウント用I/Oパッド225と千鳥状に接続されているだけである。
この結果、入出力用I/Oパッド229では、最上段のICチップ2dのI/Oパッドに信号が伝達された場合には、その下方の全ての段の入出力用I/Oパッド229に同時期に信号が伝達されるのに対し、選択用I/Oパッド223では、最上段のICチップ2dの選択用I/Oパッド223に信号が伝達された場合でも、その下方の全ての段の選択用I/Oパッド223に信号が同時期に流れてしまうことはなく、信号は基本的に、ある段の選択用I/Oパッド223によってのみ保持され、同様に、カウント用I/Oパッド225では、最下段のICチップ2aのカウント用I/Oパッド225に信号が伝達された場合でも、その上方の全ての段のカウント用I/Oパッド225に信号が同時期に流れてしまうことはなく、信号は基本的に、ある段のカウント用I/Oパッド225によってのみ保持される。尚、選択用I/Oパッド223における信号は、後述する方法で、下方に接続された選択用I/Oパッド223に順次に伝達されていき、一方、カウント用I/Oパッド225における信号は、後述する方法で、上方に接続されたカウント用I/Oパッド225に順次に伝達されることになる。
1−3.詳細
図3に、本発明の好ましい実施形態による、積層型ICパッケージの配線図を示す。尚、この図3の積層型ICパッケージでは、図1や図2の例と異なり、8個のICチップが積層されているものとし、また、図面簡略化のため、ICチップの選択やカウントに関連する4個の特殊なI/Oパッドのみ(図1、図2のI/Oパッド221、223、225、227に対応)を示し、入出力用I/Oパッドは省略して示している。但し、I/Oパッドの位置関係は図1、図2と同じものとして示している。
図3に示すように、本発明の積層型ICパッケージ1には2つのタイプのICチップが含まれる。便宜上、ここでは、これらをタイプT1、タイプT2と呼んで区別する。本発明の積層型ICパッケージ1は、これら2タイプのICチップを交互に積層することによって形成されている。本発明の積層型ICパッケージ1を形成するには、これら2つのタイプのICチップを用いれば十分である。但し、説明の都合上、タイプT1のICチップは、最下段から数えて奇数段目、即ち、最下段(第1段)、第3段、第5段等のICチップに用い、タイプT2のICチップは、最下段から数えて偶数段目、即ち、第2段、第4段、第6段...等のICチップに用いるものとする。
<I/Oパッドのタイプ>
図面から明らかなように、タイプT1のICチップは、3タイプのI/Oパッドで、タイプT2のICチップは、2タイプのI/Oパッドで、それぞれ構成されている。便宜上、ここでは、各タイプのI/OパッドにA、B、Wの記号を用い、特に、AタイプのI/Oパッドを「I/OパッドA」、BタイプのI/Oパッドを「I/OパッドB」、WタイプのI/Oパッドを「I/OパッドW」と呼んで区別する。
I/OパッドAは、例えばリップルキャリレジスタのようなシフトレジスタとして使用され得るものであり、他段のI/OパッドAと鎖状に接続されて、それら他段のI/OパッドAとともにレジスタのチェーン、即ちリップルキャリレジスタを形成し得るものである。各I/OパッドAは、例えば、自身が信号を保持している場合であっても、伝達を指示するトリガ信号が自身に付与されない限りはその信号を保持し、トリガ信号が自身に付与されたときはその信号を出力する、つまり、その信号を他段のI/OパッドAに伝達する。一方、自身が信号を保持していないが自身の入力側に信号が存在する場合には、トリガ信号が自身に付与されたときにその信号を取り込んで保持する。明らかなように、このようなI/OパッドAを鎖状に接続してリップルキャリレジスタを形成することにより、それらI/OパッドAの間で信号を順次に伝達することが可能である。このI/OパッドAは、上述した選択用I/Oパッド(図1、図2の223)として、あるいは、カウント用I/Oパッド(図1、図2の225)として使用されるものである。
I/OパッドBは、I/OパッドAの間に配置されることによって、それらI/OパッドAが直接的に接続されることを防ぎ、これにより、それらI/OパッドAの全てに一時に信号が伝達されるのを防止するもの、つまり、信号を遅延させる働きをする遅延デバイスとして機能するものである。但し、電気的には導線と同じような働きをする、つまり、電気はそのままI/OパッドAに伝達し得る。当業者には明らかなように、I/OパッドBは特殊な働きを有するものではなく、通常のI/Oパッドをそのまま用いることができる。このI/OパッドBは、上述した選択用I/Oパッドに関連するI/Oパッド(図1、図2の221)として、あるいは、カウント用I/Oパッドに関連するI/Oパッド(図1、図2の偶数段のICチップにおける227)として使用されるものである。
I/OパッドWは、セット/リセット・フリップフロップとして使用することができるI/Oパッドである。つまり、このI/OパッドWは、反対の状態の入力がない限り、信号を保持した状態、あるいは、信号を保持しない状態のいずれかを保つ。更に言えば、ICパッケージの初期化後に一旦信号を保持した後は、再び初期化されない限りその信号を維持する。このI/OパッドWは、上述したカウント用I/Oパッドに関連するI/Oパッド(図1、図2の奇数段のICチップにおける227)として使用されるものである。
<タイプT1のICチップの構成>
タイプT1のICチップは、4個のI/Oパッドと1個のセレクタで構成される。4個のI/Oパッドの中の、2個のI/OパッドはI/OパッドAであり、1個のI/OパッドはI/OパッドBであり、1個のI/OパッドはI/OパッドWである。ここでは、特に左側のI/OパッドAは選択用I/Oパッドとして、右側のI/OパッドAはカウント用I/Oパッドとして、更に、I/OパッドBは選択用I/Oパッドに関連する遅延用I/Oパッドとして、I/OパッドWは、カウント用I/Oパッドに関連するフリップ・フロップ用I/Oパッドとして働く。尚、I/OパッドWは、以下の記述から明らかなように、セクレタと協働して選択手段として機能するものである。
このタイプT1のICチップ(例えば、第7段のICチップ)では、遅延用I/OパッドBが選択用I/OパッドAとセレクタに接続されており、更に、I/OパッドWはセクレタに接続されている。尚、I/OパッドWは、付勢手段、例えば抵抗を介してグランドにも接続されていることから、積層型IC装置の初期化時(後述する)には、信号が保持されていない状態とされている。
また、タイプT1のICチップでは、積層型IC装置の形成時、ここでは、相隣り合う下方段のタイプT2のICチップ(例えば、上の例で言えば第6段のICチップ)と接続される際に、選択用I/OパッドAが、その相隣り合う下方段の選択用I/OパッドAに当該下方段の遅延用I/OパッドBを介して接続されることによって、鎖状のリップルキャリレジスタを形成することから、選択用I/OパッドAは、トリガ信号が付与されたときに自身が保持する信号を相隣り合う下方段の選択用I/OパッドAに順次に伝達し得る。
更に、タイプT1のICチップでは、相隣り合う上方段のタイプT2のICチップ(例えば、上の例で言えば第8段のICチップ)と接続される際に、カウント用I/OパッドAが、その相隣り合う上方段のカウント用I/OパッドAに当該上方段の遅延用デバイスを介して接続されることによって、鎖状のリップルキャリレジスタを形成することから、カウント用I/OパッドAは、トリガ信号が付与されたときに自身が保持する信号を相隣り合う上方段のカウント用I/OパッドAに順次に伝達し得る。同様に、遅延用I/OパッドBが、その相隣り合う上方段の選択用I/OパッドAに接続されることから、この遅延用I/OパッドBに接続されたセレクタには、この相隣り合う上方段の選択用I/OパッドAからの信号も伝達され得る。
更に、このタイプT1のICチップでは、相隣り合う下方段のタイプT2のICチップと接続される際に、最下段のICチップを除き、カウント用I/OパッドAが、その相隣り合う下方段のICチップのカウント用I/OパッドAとセレクタ及びI/OパッドWを介して接続されることから、カウント用I/OパッドAは、I/OパッドWとセレクタとの協働作用によって、相隣り合う上方段の選択用I/OパッドA、若しくは、相隣り合う下方段のカウント用I/OパッドAのいずれかから信号を受信し得る。この点について更に説明すると、セレクタは、I/OパッドWに信号が保持されている場合には、相隣り合う下方段のカウント用I/OパッドAからの信号を選択する、つまり、その下方段のカウント用I/OパッドAからの信号をカウント用I/OパッドAに伝達し、一方、I/OパッドWに信号が保持されていない場合には、相隣り合う上方段の選択用I/OパッドAからの信号を選択する、つまり、その上方段の選択用I/OパッドAからの信号をカウント用I/OパッドAに伝達する。尚、I/OパッドWは、上述したように、抵抗を介してグランドに接続されていることから、積層型IC装置の初期化時には、信号が保持されていない状態とされているが、下方段のカウント用I/OパッドAに信号が保持されたときには信号が保持された状態とされ、信号が一旦保持された後は、積層型IC装置が初期化されない限り信号が保持される。
<タイプT2のICチップの構成>
タイプT2のICチップは、4個のI/Oパッドで構成される。これら4個のI/Oパッドの中の、2個のI/OパッドはI/OパッドAであり、残り2個のI/OパッドはI/OパッドBである。ここで、左側のI/OパッドAは選択用I/Oパッドとして、右側のI/OパッドAはカウント用I/Oパッドとして、更に、左側のI/OパッドBは選択用I/Oパッドに関連する遅延用I/Oパッドとして、右側のI/OパッドBはカウント用I/Oパッドに関連する遅延用I/Oパッドとして機能するものである。
このタイプT2のICチップ(例えば、第6段のICチップ)では、遅延用I/OパッドBが選択用I/OパッドAに接続されている。
更に、タイプT2のICチップでは、積層型IC装置の形成時、ここでは、相隣り合う下方段のタイプT1のICチップ(例えば、上の例で言えば第5段のICチップ)と接続される際に、選択用I/OパッドAが、その相隣り合う下方段の選択用I/OパッドAに当該下方段の遅延用I/OパッドBを介して接続されることにより、鎖状のリップルキャリレジスタを形成することから、選択用I/OパッドAは、トリガ信号が付与されたときに自身が保持する信号を相隣り合う下方段の選択用I/OパッドAに順次に伝達し得る。
また、タイプT2のICチップでは、相隣り合う上方段のタイプT1のICチップ(例えば、上の例で言えば第7段のICチップ)と接続される際に、カウント用I/OパッドAが、その相隣り合う上方段のカウント用I/OパッドAに当該上方段のセレクタを介して接続されることにより、鎖状のリップルキャリレジスタを形成することから、カウント用I/OパッドAは、トリガ信号が付与されたときに自身が保持する信号を相隣り合う上方段のカウント用I/OパッドAに順次に伝達し得る。
2.動作の説明
上の図3とともに図4を参照して、本発明の積層型ICパッケージの動作を説明する。図4は、特に、I/OパッドAに現れる信号を図示したタイミングチャートである。尚、便宜上、ここでは、I/Oパッドを区別するための上述した「A」、「B」、「W」等の記号に加え、更に、第1段、第2段等のICチップの段数を「1」、「2」…等の数字で、左側の選択用I/Oパッドを「L」、右側のカウント用I/Oパッドを「R」で表すこととする。
これらの記号を用いて、最下段、即ち第1段の選択用I/OパッドAを「A−L1」、第1段の選択用I/OパッドBを「B−L1」、また、第2段の選択用I/OパッドAを「A−L2」、第1段の選択用I/OパッドBを「B−L2」、更に、第1段のICチップカウントのI/OパッドAを「A−R1」、第1段のカウント用I/OパッドBを「B−R1」、また、第2段のカウント用I/OパッドAを「A−R2」、第1段の選択用I/OパッドBを「B−R2」、第1段のフリップ・フロップ用I/OパッドWを「W−R1」等と表し、以下に動作を説明する。尚、これらの記号を用いた場合、図4は、選択用I/OパッドA−L1乃至A−L8と、カウント用I/OパッドA−R1乃至A−R8のタイミングチャートを示すものということができる。
説明の都合上、以下の説明では、本発明のICパッケージ1はクロック信号に従って動作するものとし、また、各I/OパッドA−L1乃至A−L8やI/OパッドA−R1乃至A−R8に入力されるトリガ信号として、ここでは、このクロック信号が用いられるものとするが、勿論、これに限られるものではない。
2−1.ICチップの選択
ICチップの選択には、左側(L)のI/Oパッド、即ち、選択用I/Oパッド、即ちI/OパッドA−L1乃至A−L8と、それに関連するI/Oパッド、即ちI/OパッドB−L1乃至B−L8が使用される。尚、ICチップ選択動作のための入力信号(In)は、I/OパッドB−L8に対して行われ、一方、その出力信号は、各段の選択用I/OパッドA−L1や遅延用B−L1等から、その段の各入出力用のI/Oパッドに対して出力されるものとする(図示されていない)。尚、このICチップの選択動作では、入力信号は、選択用I/Oパッドのリップルキャリチェーンの働きによって、A−L8からA−L7へ、...といった具合に順次に下方に向かって伝達されるとイメージするとよい。
先ず、最初のクロック信号によりICパッケージ1が初期化される。
2つ目のクロック信号により、ICパッケージ1に入力信号が付与される、つまり、遅延用I/OパッドB−L8に接続されたボンディングワイヤ(図1、図2中の4aがこれに対応する)を通じて、この遅延用I/OパッドB−L8に信号が付与される。このとき、遅延用I/OパッドB−L8はそのまま信号を選択用I/OパッドA−L8に付与するが、これと同時に、この選択用I/OパッドA−L8にトリガ信号が入力されることから、I/OパッドA−L8は入力側の信号を自身に取り込んで保持する。この結果、第8段の選択用I/OパッドA−L8や遅延用I/OパッドB−L8から、その段の各入出力用のI/Oパッドに対して出力信号が発生される。尚、トリガ信号は、I/OパッドAの全てに同時期に付与されるものとする。即ち、選択用I/OパッドA−L8にトリガ信号が付与されるときは、それ以外の他のI/OパッドA、即ち、選択用I/OパッドA−L2乃至A−L7や、カウント用I/OパッドA−L1乃至A−L8に対しても同時期にトリガ信号が付与されるものとする(以下同様)。
3つ目のクロック信号により、選択用I/OパッドA−L8やA−L7にトリガ信号が入力され、この結果、選択用I/OパッドA−L8から信号が出力され、この出力された信号は遅延用I/OパッドB−L7を通じて選択用I/OパッドA−L7に伝達される。この結果、第7段の選択用I/OパッドA−L7や遅延用I/OパッドB−L7から、その段の各入出力用のI/Oパッドに対して出力信号が発生される。
4つ目のクロック信号により、選択用I/OパッドA−L7やA−L6にトリガ信号が入力され、この結果、選択用I/OパッドA−L7から信号が出力され、この出力された信号は遅延用I/OパッドB−L6を通じて選択用I/OパッドA−L6に伝達される。この結果、第6段の選択用I/OパッドA−L6や遅延用I/OパッドB−L6から、その段の各入出力用のI/Oパッドに対して出力信号が発生される。
以下、同様の動作が繰り返される。
図5に、特にタイプT2における、本発明による選択用I/Oパッド5、この選択用I/Oパッドに関連する遅延用I/Oパッド6、カウント用I/Oパッド7、このカウント用I/Oパッドに関連する遅延用I/Oパッド8と、通常の入出力用I/Oパッド9との関係をブロック形式で簡略的に示す。ここで、I/Oパッドの構成について簡単に説明を加える。この図から明らかなように、各I/Oパッドは、ボンディングワイヤや半田等を通じて信号が実際に伝達されるパッド部91と、その信号を保持するためのバッファ(Buf)部93から成っており、入出力用I/Oパッド9は更に、バッファ部93への信号の伝達を可能とするイネイブル部95を有する。入出力用I/Oパッド9は、このイネイブル部95に信号が付与されているときにのみ、そのパッド部91の信号をバッファ部93に保持するものである。尚、この図5では、I/Oパッドの位置関係は図4と同じものとして示しており、また、図面簡略化のため、入出力用I/Oパッド9は2つだけしか示していない。
図5のブロック図に示されているように、各段の選択用I/Oパッド5及びそれに関連する遅延用I/Oパッド6からの出力信号は、図示の配線を通じて各入出力用I/Oパッド9のイネイブル部95に付与される。この結果、各入出力用I/Oパッド9はイネイブルされ、その入出力用I/Oパッド9は、自身への信号の入出力、即ち、情報の書き込み/読み出しを可能とする。このように、選択用I/Oパッド5及びそれに関連する遅延用I/Oパッド6からの出力信号は、ICチップ選択のために使用され得る。尚、カウント用I/Oパッド7、このカウント用I/Oパッドに関連する遅延用I/Oパッド8からの信号は特にICチップの選択とは無関係である。
2−2.ICチップの積層枚数のカウント
本発明のICパッケージには、任意の数のICチップが含まれることから、これらのICチップを選択するには、そのICパッケージに含まれるICチップの積層枚数を確認する必要がある。
ICチップの積層枚数のカウントには、ICチップの選択のために用いたI/Oパッドに加えて更に、右側(R)のI/Oパッド、即ち、カウント用I/Oパッド、即ちI/OパッドA−R1乃至A−R8、それに関連するI/Oパッド、即ちI/OパッドB−R2、B−R4、B−R6、B−R8、更に、フリップ・フロップ用I/Oパッド、即ちI/OパッドW−R1、W−R3、W−R5、W−R7、更に、セレクタS1乃至S4が使用される。尚、ICチップのカウントは、ICチップの選択動作に関連して行われるものであって、これと独立に作用するものではない。このICチップカウント動作のための入力信号(In)としては、ICチップの選択動作のための入力信号が使用され、一方、その出力信号(OUT)は、カウント用I/OパッドA−R8から得られる。後に詳述するように、このI/OパッドA−R8から得られた出力信号に基づいて、積層枚数がカウントされることになる。尚、このICチップのカウント動作では、入力信号は、選択用I/OパッドA−L8から選択用I/OパッドA−L7へ、...といった具合に順次に下方に向かって伝達されると同時に、これらの選択用I/Oパッドの中、選択用I/OパッドA−L7、A−L5、A−L3、A−L1における信号によって同段のカウント用I/OパッドA−R7、A−R5、A−R3、A−R1に信号が生じ、これらカウント用I/Oパッドに生じた信号は、カウント用I/Oパッドのリップルキャリチェーンの働きによって、A−R1からA−R2へ、...といった具合に順次に上方に向かって伝達されるとイメージするとよい。
先ず、最初のクロック信号によりICパッケージ1が初期化される。
2つ目のクロック信号により、ICパッケージ1に入力信号が付与される、つまり、遅延用I/OパッドB−L8に接続されたボンディングワイヤ(図1、図2中の4aがこれに対応する)を通じて、この遅延用I/OパッドB−L8に信号が付与される。このとき、遅延用I/OパッドB−L8はそのまま信号を選択用I/OパッドA−L8に付与するが、これと同時に、この選択用I/OパッドA−L8にトリガ信号が入力されることから、I/OパッドA−L8は入力側の信号を自身に取り込んで保持する。
3つ目のクロック信号により、選択用I/OパッドA−L8やA−L7にトリガ信号が入力され、この結果、選択用I/OパッドA−L8の信号が、遅延用I/OパッドB−L7を介して選択用I/OパッドA−L7に伝達される。更にこれと同時に、選択用I/OパッドA−L8の信号は、遅延用I/OパッドB−L7を通じて、セレクタS1に付与される。このとき、I/OパッドW−R7は信号を保持していないことから、セレクタS1は、選択用I/OパッドA−L8の信号を選択する、つまり、カウント用I/OパッドA−R7に信号を与える。この結果、3つ目のクロック信号によって、I/OパッドA−R7に信号が保持される。
4つ目のクロック信号により、I/OパッドA−L7やA−L6に加えてA−R8やA−R7にトリガ信号が入力され、この結果、選択用I/Oパッドでは、選択用I/OパッドA−L7の信号が遅延用I/OパッドB−L6を介して選択用I/OパッドA−L6に伝達され、一方、カウント用I/Oパッドでは、カウント用I/OパッドA−R7の信号が遅延用I/OパッドB−R8を介してカウント用I/OパッドA−R8に伝達される。この結果、I/OパッドA−R8に信号が保持され、これに接続されたボンディングワイヤ(図1、図2中の4bがこれに対応する)に信号が発生することになる。
次いで、5つ目のクロック信号により、選択用I/Oパッドでは、選択用I/OパッドA−L6の信号が遅延用I/OパッドB−L5を介して選択用I/OパッドA−L5に伝達され、一方、カウント用I/Oパッドでは、この信号が遅延用I/OパッドB−L5を介してカウント用I/OパッドA−R5に伝達される。このときのセレクタS2の働きは、3つ目のクロック信号の説明で述べたものと同様である。
6つ目のクロック信号により、選択用I/Oパッドでは、選択用I/OパッドA−L5の信号が遅延用I/OパッドB−L4を介して選択用I/OパッドA−L4に伝達され、一方、カウント用I/Oパッドでは、カウント用I/OパッドA−R5に保持された信号が遅延用I/OパッドB−R6を介してカウント用I/OパッドA−R6に伝達される。この結果、I/OパッドA−R6に信号が保持される。
7つ目のクロック信号により、選択用I/Oパッドでは、選択用I/OパッドA−L4から出力された信号が選択用I/OパッドA−L3に伝達される。一方、カウント用I/Oパッドでは、先ず、セレクタS3の働きによって、選択用I/OパッドA−L4の信号が遅延用I/OパッドB−L3を介してカウント用I/OパッドA−R3に伝達され、更に、カウント用I/OパッドA−R6に保持された信号が、セレクタS1の働きによって、カウント用I/OパッドA−R7に伝達される。なぜなら、この場合には、カウント用I/OパッドA−R6に保持された信号によって、I/OパッドW−R7に信号が保持された状態とされ、この結果、セレクタS1によって、カウント用I/OパッドA−R6からの信号が選択されるからである。
8つ目のクロック信号により、選択用I/Oパッドでは、選択用I/OパッドI/OパッドA−L3の信号が選択用I/OパッドA−L2に伝達される。一方、カウント用I/Oパッドでは、カウント用I/OパッドA−R3の信号が遅延用I/OパッドB−R4を介してカウント用I/OパッドA−R4に伝達され、また、カウント用I/OパッドA−R7の信号がカウント用I/OパッドA−R8に伝達され、したがって、ボンディングワイヤ(図1、図2中の4bがこれに対応する)に出力される。
更に、9つ目のクロック信号により、選択用I/Oパッドでは、選択用I/OパッドA−L2の信号が選択用I/OパッドA−L1に伝達され、一方、カウント用I/Oパッドでは、選択用I/OパッドA−R2の信号が、セレクタS4の働きによってカウント用I/OパッドA−R1に伝達され、また、セレクタS2の働きによって、カウント用I/OパッドA−R4の信号がカウント用I/OパッドA−R5に伝達される。
以下、同様の動作が繰り返される。
このようにして順次に信号が伝達されることにより、図4に示すような信号が各I/Oパッドに現れるが、ICチップの積層枚数のカウント時には、特にI/OパッドA−R8の出力信号にのみ注目すればよい。
ICチップの積層枚数は、1つのクロック信号が、最上段の遅延用I/OパッドB−L8(若しくは選択用I/OパッドA−L8)に入力されてから、最上段のカウント用I/OパッドA−R8(若しくは遅延用I/OパッドB−R8)に出力された信号(パルス)をカウントすることにより、及び、このカウント用I/OパッドA−R8に出力された信号の位相を検出することによってカウントすることができる。
ここで、積層枚数の計算法は、積層枚数が偶数の場合と奇数の場合とで異なる。積層枚数が偶数か奇数かは、カウント用I/OパッドA−R8から出力される信号の位相によって判断することができる。図3、4及び図6、7を参照すれば明らかなように、1つのクロック信号によってカウント用I/OパッドA−R8(若しくは遅延用I/OパッドB−R8)に出力された信号(パルス)の数をn(nは整数)とし、また、クロックの周期をΦとすれば、積層枚数が偶数の場合、信号の位相は3Φ×nとなり、一方、積層枚数が奇数の場合、信号の位相は3Φ×n+1となる。更に、積層枚数が偶数の場合、積層枚数はn×2、例えば図3の例で言えば4×2=8として計算することができ、一方、積層枚数が偶数の場合、積層枚数はn×2+1、例えば図4の例でいえば3×2+1=7として計算することができる。この計算式、あるいは位相関係を用いて、ICパッケージに含まれる積層枚数を容易にカウントすることができる。
2−3.初期化
上の動作説明からも明らかなように、ICパッケージを初期化するためには、入力信号を遅延用I/OパッドB−L8に加えるとともに、所定数のクロック周期だけ待てばよい。より具体的には、Φ×積層枚数(ICパッケージに積層されたICチップの数)分のクロック周期が必要である。
3.発明の効果
本発明によれば、積層型ICパッケージを形成するにあたり、必要とされるICチップのタイプを2つのタイプとすることができる。また、本発明によれば、積層型ICパッケージの中の、ある段のICチップを選択するために、積層型ICパッケージのICチップに対して接続される選択用のボンディングワイヤを2つのみとすることができる。
【図面の簡単な説明】
図1は、本発明の好ましい実施形態による積層型ICパッケージの内部構造を示す概略斜視図である。
図2は、図1のII−II線の概略断面図である。
図3は、本発明の好ましい実施形態による積層型ICパッケージの配線図である。
図4は、I/OパッドAに現れる信号を図示したタイミングチャートである。
図5は、本発明による入出力用I/Oパッドの選択原理をブロック形式で示す図である。
本発明は、ICチップ(ボード)を複数段積層することによって形成された積層型ICパッケージ、更に言えば、このような積層型ICパッケージ中の、ある段のICチップに対してのみ入出力を行うために、当該段のICチップを選択する機能等を備えた装置に関する。
FPGA(field−programmable gate array)やメモリの積層型ICパッケージを形成するにあたり、2、3のタイプのICだけしか必要としなければ、コストパフォーマンスは向上する。しかしながら、同タイプのICを積層することによって積層型ICパッケージを形成するには、それら全てのICチップのI/Oパッドを他のICチップのI/Oパッドに垂直に接続しなければならず、この結果、バス競合問題(bus contention problem)が発生してしまうことがある。また、従来、積層型ICパッケージの中の、ある段のICチップを選択するためには、積層型ICパッケージの全てのICチップに対して、選択用ボンディングワイヤを接続する必要があった。
本発明はこのような従来技術における問題点を解決するためになされたものであり、積層型ICパッケージを形成するにあたり、必要とされるICチップのタイプの数を減少させる装置を提供することを目的とする。
また、本発明は、積層型ICパッケージの中の、ある段のICチップを選択するために、積層型ICパッケージのICチップに対して接続される選択用のボンディングワイヤを減少させる装置を提供することを目的とする。更にこれに関連して、本発明は、積層型ICパッケージに含まれるICチップの数をカウントする機能を備えた積層型ICパッケージを提供することを目的とする。
発明の開示
上記の目的を達成するために、本発明は、ICチップを複数段積層することによって形成された積層型IC装置であって、各段のICチップに、当該ICチップに情報の書き込み/読み出しを行うための入出力用デバイスと、前記積層型IC装置から当該ICチップを選択するための選択用デバイスとが設けられており、前記選択用デバイスに信号が保持されているICチップにおいてのみ前記入出力用デバイスを通じて当該ICチップに情報の書き込み/読み出しを行うことができる、積層型IC装置において、各段のICチップの前記選択用デバイスは、相隣り合う段の選択用デバイスと鎖状に接続されてシフトレジスタを形成し、それら選択用デバイスにトリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う段の選択用デバイスに順次に伝達することを特徴としている。
また、本発明は、ICチップを複数段上下に積層することによって形成された積層型IC装置であって、各段のICチップに、当該ICチップに情報の書き込み/読み出しを行うための入出力用デバイスと、前記積層型IC装置から当該ICチップを選択するための選択用デバイスとが設けられており、前記選択用デバイスに信号が保持されているICチップにおいてのみ前記入出力用デバイスを通じて当該ICチップに情報の書き込み/読み出しを行うことができる、積層型IC装置において、各段のICチップの前記選択用デバイスは、相隣り合う段の選択用デバイスと鎖状に接続されてシフトレジスタを形成し、それら選択用デバイスにトリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う下方段の選択用デバイスに順次に伝達するものであり、前記積層型IC装置は更に、各段のICチップに、前記積層型IC装置に含まれるICチップの数をカウントするためのカウント用デバイスを有しており、各段のカウント用デバイスは、相隣り合う段のカウント用デバイスと鎖状に接続されてシフトレジスタを形成し、それらカウント用デバイスに前記トリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う上方段のカウント用デバイスに順次に伝達するものであり、最下段から数えて奇数段目のICチップのカウント用デバイスは、相隣り合う上方の偶数段目のICチップの選択用デバイスと、相隣り合う下方の偶数段目のICチップのカウント用デバイスとに、選択手段を介して接続されており、前記選択手段は、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスに信号が保持されている場合には、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスの信号を前記奇数段目のICチップのカウント用デバイスに伝達し、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスに信号が保持されていない場合には、前記相隣り合う上方の偶数段目のICチップの選択用デバイスの信号を当該奇数段目のICチップのカウント用デバイスに伝達するようになっており、最上段のICチップの選択用デバイスに入力された1つの入力信号によって当該最上段のICチップのカウント用デバイスから出力される出力信号に基づいて、前記積層型IC装置に含まれるICチップの数をカウントすることを特徴としている。
上記積層型IC装置において、前記積層型IC装置は、前記選択用デバイス、前記カウント用デバイス、及び前記選択手段を有する前記最下段から数えて奇数段目の第1のタイプのICチップと、前記選択用デバイス及び前記カウント用デバイスを有する前記最下段から数えて偶数段目の第2のタイプのICチップとを交互に積層することによって形成してもよい。
上記積層型IC装置において、前記選択手段は、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスと付勢手段とに接続されたフリップフロップデバイスと、該フリップフロップデバイスと前記相隣り合う上方の偶数段目のICチップの選択用デバイスと、に接続されたセレクタとを備えており、前記フリップフロップデバイスは、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスに前記積層型IC装置の初期化後に信号が伝達されない限り前記付勢手段によって信号が保持されていない状態とされ、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスに前記初期化後に信号が一旦伝達された後は前記初期化が再び行われない限り信号が保持された状態とされるものであり、前記セレクタは、前記フリップフロップに信号が保持されている場合には、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスの信号を前記奇数段目のカウント用デバイスに伝達し、前記フリップフロップに信号が保持されていない場合には、前記相隣り合う上方の偶数段目のICチップの選択用デバイスの信号を前記奇数段目のカウント用デバイスに伝達してもよい。
また、上記積層型IC装置において、最上段のICチップの選択用デバイスに入力された1つのクロック信号によって当該最上段のICチップの前記カウント用デバイスから出力される出力信号の数がn(nは整数)とすれば、それら出力信号の位相が3Φ×n(Φはクロックの周期)である場合、積層型IC装置に含まれるICチップの数はn×2個であり、それら出力信号の位相が3Φ×n+1の場合、積層型IC装置に含まれるICチップの数はn×2+1個として計算してもよい。
上記積層型IC装置において、前記積層型IC装置の初期化には、Φ×(積層型IC装置に含まれるICチップの数)分のクロック周期が必要である。
また、上記積層型IC装置において、前記選択用デバイスは、相隣り合う段の選択用デバイスと遅延デバイスを介して千鳥状に接続されていてもよい。
発明を実施するための最良の形態
以下、添付図面を参照して、本発明を説明する。
1.装置構成
1−1.概観
図1に、本発明の好ましい実施形態による、積層型ICパッケージの内部構造を概略斜視図で示す。この図は、特に、4個のICチップ2a乃至2dを積層したICパッケージ1を示しているが、積層され得るICチップの数は勿論これに限定されるものではない。
ICチップ2はダイステージ3上に積層される。各段のICチップ2a乃至2dには、信号の伝達に用いる複数のI/Oパッド221〜229が設けてある。特に図1の例では、紙面に向かって左右側面には8個のI/Oパッドを、上下側面には12個のI/Oパッドを、それぞれ設けるものとしている。但し、ICチップの数と同様、これらの数も特に限定されるものではない。尚、特に図示していないが、これらの各I/Oパッドは、ICパッケージ1の外部に露出したパッケージピンにそれぞれ接続されているものと考えてよい。
各段に設けられた複数のI/Oパッドの中、2個のI/Oパッドは、積層型ICパッケージ1の中のある段のICチップを選択するために使用される選択用デバイスである選択用I/Oパッド223とそれに関連するI/Oパッド221とであり、2個のI/Oパッドは、積層型ICパッケージ1に含まれるICチップの積層枚数のカウントするために使用されるカウント用デバイスであるカウント用I/Oパッド225とそれに関連するI/Oパッド227とであり、残りのI/Oパッドは、ICチップに情報の書き込み/読み出しを行うために使用される入出力用デバイスである入出力用I/Oパッド229である。
選択用I/Oパッド223は、入力信号を入力したり、その入力信号を伝達するために使用され得るものであって、当該信号が保持されている選択用I/Oパッド223を有したICチップにおいてのみ、入出力用I/Oパッド229を介して当該ICチップに情報の書き込み/読み出しを行うことができることになる。また、カウント用I/Oパッド225は、出力信号を出力したり、その出力信号を伝達するために使用され得るものであって、これらカウント用I/Oパッド225を通じて出力される出力信号に基づいて積層型ICパッケージ1に含まれるICチップの数をカウントすることができる。尚、選択用I/Oパッド223、カウント用I/Oパッド225に関連するI/Oパッド221、227の働きについては後述する。
図1の例では、特に、選択用I/Oパッド223とそれに関連するI/Oパッド221、及び、カウント用I/Oパッド225とそれに関連するI/Oパッド227は全て、各段の紙面左側側面に設けるものとして示されている。更に言えば、各段の左側側面に設けられた8個のI/Oパッドの中、手前から4個目のI/Oパッドを選択用I/Oパッドに関連するI/Oパッド221、3個目を選択用I/Oパッド223、2個目をカウント用I/Oパッド225、最も手前のI/Oパッドをカウント用I/Oパッドに関連するI/Oパッド227と仮定して示されている。但し、これはあくまで仮定であって、これら4個の特殊なI/Oパッドを設ければ足り、いずれの側面のいずれのI/Oパッドをそのような特殊なI/Oパッドとしてもよい。
以下、説明の都合上、積層されたICチップ2の中の最下段を第1段と呼び、上方に向かって、第2段、第3段、…と順次呼ぶことにする。本発明によれば、ボンディングワイヤ4は、最上段、即ち第4段のICチップ2dのI/Oパッドのいずれかに対してのみ接続すれば足りる。更に言えば、第1段のICチップ2a、第2段のICチップ2b、第3段のICチップ2cのI/Oパッドに対しては、ボンディングワイヤを接続する必要はない。尚、図1では、図面簡略化のため、最上段のICチップ2dのI/Oパッドの中の、特にICチップ選択・カウント用I/Oパッド等が設けられた左側側面におけるボンディングワイヤ4の接続状態だけを示している。従って、この最上段のICチップでは、残りの側面(即ち、右側側面、上下側面)のI/Oパッドについては、それら全てのI/Oパッドにボンディングワイヤが接続されている(接続され得る)と考えてよい。
更に、この図1の左側側面では、8個のI/Oパッドの中の6個のI/Oパッドに対してのみ、ボンディングワイヤ4を接続するものとしている。即ち、左側側面のI/Oパッドの中、選択用I/Oパッドに関連するI/Oパッド221と、カウント用I/Oパッド225、及び残り4個の入出力用I/Oパッド229に対してのみ、ボンディングワイヤ4a、4b、4cがそれぞれ接続されるものとして示されている。尚、入出力用I/Oパッド229に対しては、それら全てのI/Oパッド229にボンディングワイヤが接続され得るが、もし不要であれば、つまり、所定の入出力用I/Oパッドに対しては情報の入出力を行う必要がなければ、それら所定の入出力用I/Oパッド229に対してはボンディングワイヤ4cを接続する必要はない。これに対し、選択用I/Oパッドに関連するI/Oパッド221と、カウント用I/Oパッド225の2つのI/Oパッドに対しては、必ずボンディングワイヤが接続されるものとする。
1−2.内部構造
図2に、図1のII−II線概略断面図、即ち、ICチップ選択・カウント用のI/Oパッド等が設けられた左側側面におけるICパッケージの断面を示す。
I/Oパッド221、223、225、227、229は全て、導電性のスルーホールで形成されている。図2から明らかなように、入出力用のI/Oパッド229のスルーホールは、その上下方向において、相隣り合う段のICチップの対応するI/Oパッドのスルーホールと、その両側で半田21によって電気的に接続されているのに対し、選択用I/Oパッド223とカウント用I/Oパッド225のスルーホールはそれぞれ、それらに関連するI/Oパッド221、227を介して、相隣り合う段のICチップの対応する選択用I/Oパッド223やカウント用I/Oパッド225のスルーホールと千鳥状に接続されている。
更に言えば、各段の入出力用I/Oパッド229は全て、それらの上下方向において、他段の入出力用I/Oパッド(但し、最上段のICチップの入出力用I/Oパッドの上部ではボンディングワイヤ)と直接接続されているのに対し、各段の選択用I/Oパッド223は、その下段のI/Oパッド221を介して当該下段の選択用I/Oパッド223と千鳥状に接続され、また、各段のカウント用I/Oパッド225は、その上段のI/Oパッド227を介して他段のカウント用I/Oパッド225と千鳥状に接続されているだけである。
この結果、入出力用I/Oパッド229では、最上段のICチップ2dのI/Oパッドに信号が伝達された場合には、その下方の全ての段の入出力用I/Oパッド229に同時期に信号が伝達されるのに対し、選択用I/Oパッド223では、最上段のICチップ2dの選択用I/Oパッド223に信号が伝達された場合でも、その下方の全ての段の選択用I/Oパッド223に信号が同時期に流れてしまうことはなく、信号は基本的に、ある段の選択用I/Oパッド223によってのみ保持され、同様に、カウント用I/Oパッド225では、最下段のICチップ2aのカウント用I/Oパッド225に信号が伝達された場合でも、その上方の全ての段のカウント用I/Oパッド225に信号が同時期に流れてしまうことはなく、信号は基本的に、ある段のカウント用I/Oパッド225によってのみ保持される。尚、選択用I/Oパッド223における信号は、後述する方法で、下方に接続された選択用I/Oパッド223に順次に伝達されていき、一方、カウント用I/Oパッド225における信号は、後述する方法で、上方に接続されたカウント用I/Oパッド225に順次に伝達されることになる。
1−3.詳細
図3に、本発明の好ましい実施形態による、積層型ICパッケージの配線図を示す。尚、この図3の積層型ICパッケージでは、図1や図2の例と異なり、8個のICチップが積層されているものとし、また、図面簡略化のため、ICチップの選択やカウントに関連する4個の特殊なI/Oパッドのみ(図1、図2のI/Oパッド221、223、225、227に対応)を示し、入出力用I/Oパッドは省略して示している。但し、I/Oパッドの位置関係は図1、図2と同じものとして示している。
図3に示すように、本発明の積層型ICパッケージ1には2つのタイプのICチップが含まれる。便宜上、ここでは、これらをタイプT1、タイプT2と呼んで区別する。本発明の積層型ICパッケージ1は、これら2タイプのICチップを交互に積層することによって形成されている。本発明の積層型ICパッケージ1を形成するには、これら2つのタイプのICチップを用いれば十分である。但し、説明の都合上、タイプT1のICチップは、最下段から数えて奇数段目、即ち、最下段(第1段)、第3段、第5段等のICチップに用い、タイプT2のICチップは、最下段から数えて偶数段目、即ち、第2段、第4段、第6段...等のICチップに用いるものとする。
<I/Oパッドのタイプ>
図面から明らかなように、タイプT1のICチップは、3タイプのI/Oパッドで、タイプT2のICチップは、2タイプのI/Oパッドで、それぞれ構成されている。便宜上、ここでは、各タイプのI/OパッドにA、B、Wの記号を用い、特に、AタイプのI/Oパッドを「I/OパッドA」、BタイプのI/Oパッドを「I/OパッドB」、WタイプのI/Oパッドを「I/OパッドW」と呼んで区別する。
I/OパッドAは、例えばリップルキャリレジスタのようなシフトレジスタとして使用され得るものであり、他段のI/OパッドAと鎖状に接続されて、それら他段のI/OパッドAとともにレジスタのチェーン、即ちリップルキャリレジスタを形成し得るものである。各I/OパッドAは、例えば、自身が信号を保持している場合であっても、伝達を指示するトリガ信号が自身に付与されない限りはその信号を保持し、トリガ信号が自身に付与されたときはその信号を出力する、つまり、その信号を他段のI/OパッドAに伝達する。一方、自身が信号を保持していないが自身の入力側に信号が存在する場合には、トリガ信号が自身に付与されたときにその信号を取り込んで保持する。明らかなように、このようなI/OパッドAを鎖状に接続してリップルキャリレジスタを形成することにより、それらI/OパッドAの間で信号を順次に伝達することが可能である。このI/OパッドAは、上述した選択用I/Oパッド(図1、図2の223)として、あるいは、カウント用I/Oパッド(図1、図2の225)として使用されるものである。
I/OパッドBは、I/OパッドAの間に配置されることによって、それらI/OパッドAが直接的に接続されることを防ぎ、これにより、それらI/OパッドAの全てに一時に信号が伝達されるのを防止するもの、つまり、信号を遅延させる働きをする遅延デバイスとして機能するものである。但し、電気的には導線と同じような働きをする、つまり、電気はそのままI/OパッドAに伝達し得る。当業者には明らかなように、I/OパッドBは特殊な働きを有するものではなく、通常のI/Oパッドをそのまま用いることができる。このI/OパッドBは、上述した選択用I/Oパッドに関連するI/Oパッド(図1、図2の221)として、あるいは、カウント用I/Oパッドに関連するI/Oパッド(図1、図2の偶数段のICチップにおける227)として使用されるものである。
I/OパッドWは、セット/リセット・フリップフロップとして使用することができるI/Oパッドである。つまり、このI/OパッドWは、反対の状態の入力がない限り、信号を保持した状態、あるいは、信号を保持しない状態のいずれかを保つ。更に言えば、ICパッケージの初期化後に一旦信号を保持した後は、再び初期化されない限りその信号を維持する。このI/OパッドWは、上述したカウント用I/Oパッドに関連するI/Oパッド(図1、図2の奇数段のICチップにおける227)として使用されるものである。
<タイプT1のICチップの構成>
タイプT1のICチップは、4個のI/Oパッドと1個のセレクタで構成される。4個のI/Oパッドの中の、2個のI/OパッドはI/OパッドAであり、1個のI/OパッドはI/OパッドBであり、1個のI/OパッドはI/OパッドWである。ここでは、特に左側のI/OパッドAは選択用I/Oパッドとして、右側のI/OパッドAはカウント用I/Oパッドとして、更に、I/OパッドBは選択用I/Oパッドに関連する遅延用I/Oパッドとして、I/OパッドWは、カウント用I/Oパッドに関連するフリップ・フロップ用I/Oパッドとして働く。尚、I/OパッドWは、以下の記述から明らかなように、セクレタと協働して選択手段として機能するものである。
このタイプT1のICチップ(例えば、第7段のICチップ)では、遅延用I/OパッドBが選択用I/OパッドAとセレクタに接続されており、更に、I/OパッドWはセクレタに接続されている。尚、I/OパッドWは、付勢手段、例えば抵抗を介してグランドにも接続されていることから、積層型IC装置の初期化時(後述する)には、信号が保持されていない状態とされている。
また、タイプT1のICチップでは、積層型IC装置の形成時、ここでは、相隣り合う下方段のタイプT2のICチップ(例えば、上の例で言えば第6段のICチップ)と接続される際に、選択用I/OパッドAが、その相隣り合う下方段の選択用I/OパッドAに当該下方段の遅延用I/OパッドBを介して接続されることによって、鎖状のリップルキャリレジスタを形成することから、選択用I/OパッドAは、トリガ信号が付与されたときに自身が保持する信号を相隣り合う下方段の選択用I/OパッドAに順次に伝達し得る。
更に、タイプT1のICチップでは、相隣り合う上方段のタイプT2のICチップ(例えば、上の例で言えば第8段のICチップ)と接続される際に、カウント用I/OパッドAが、その相隣り合う上方段のカウント用I/OパッドAに当該上方段の遅延用デバイスを介して接続されることによって、鎖状のリップルキャリレジスタを形成することから、カウント用I/OパッドAは、トリガ信号が付与されたときに自身が保持する信号を相隣り合う上方段のカウント用I/OパッドAに順次に伝達し得る。同様に、遅延用I/OパッドBが、その相隣り合う上方段の選択用I/OパッドAに接続されることから、この遅延用I/OパッドBに接続されたセレクタには、この相隣り合う上方段の選択用I/OパッドAからの信号も伝達され得る。
更に、このタイプT1のICチップでは、相隣り合う下方段のタイプT2のICチップと接続される際に、最下段のICチップを除き、カウント用I/OパッドAが、その相隣り合う下方段のICチップのカウント用I/OパッドAとセレクタ及びI/OパッドWを介して接続されることから、カウント用I/OパッドAは、I/OパッドWとセレクタとの協働作用によって、相隣り合う上方段の選択用I/OパッドA、若しくは、相隣り合う下方段のカウント用I/OパッドAのいずれかから信号を受信し得る。この点について更に説明すると、セレクタは、I/OパッドWに信号が保持されている場合には、相隣り合う下方段のカウント用I/OパッドAからの信号を選択する、つまり、その下方段のカウント用I/OパッドAからの信号をカウント用I/OパッドAに伝達し、一方、I/OパッドWに信号が保持されていない場合には、相隣り合う上方段の選択用I/OパッドAからの信号を選択する、つまり、その上方段の選択用I/OパッドAからの信号をカウント用I/OパッドAに伝達する。尚、I/OパッドWは、上述したように、抵抗を介してグランドに接続されていることから、積層型IC装置の初期化時には、信号が保持されていない状態とされているが、下方段のカウント用I/OパッドAに信号が保持されたときには信号が保持された状態とされ、信号が一旦保持された後は、積層型IC装置が初期化されない限り信号が保持される。
<タイプT2のICチップの構成>
タイプT2のICチップは、4個のI/Oパッドで構成される。これら4個のI/Oパッドの中の、2個のI/OパッドはI/OパッドAであり、残り2個のI/OパッドはI/OパッドBである。ここで、左側のI/OパッドAは選択用I/Oパッドとして、右側のI/OパッドAはカウント用I/Oパッドとして、更に、左側のI/OパッドBは選択用I/Oパッドに関連する遅延用I/Oパッドとして、右側のI/OパッドBはカウント用I/Oパッドに関連する遅延用I/Oパッドとして機能するものである。
このタイプT2のICチップ(例えば、第6段のICチップ)では、遅延用I/OパッドBが選択用I/OパッドAに接続されている。
更に、タイプT2のICチップでは、積層型IC装置の形成時、ここでは、相隣り合う下方段のタイプT1のICチップ(例えば、上の例で言えば第5段のICチップ)と接続される際に、選択用I/OパッドAが、その相隣り合う下方段の選択用I/OパッドAに当該下方段の遅延用I/OパッドBを介して接続されることにより、鎖状のリップルキャリレジスタを形成することから、選択用I/OパッドAは、トリガ信号が付与されたときに自身が保持する信号を相隣り合う下方段の選択用I/OパッドAに順次に伝達し得る。
また、タイプT2のICチップでは、相隣り合う上方段のタイプT1のICチップ(例えば、上の例で言えば第7段のICチップ)と接続される際に、カウント用I/OパッドAが、その相隣り合う上方段のカウント用I/OパッドAに当該上方段のセレクタを介して接続されることにより、鎖状のリップルキャリレジスタを形成することから、カウント用I/OパッドAは、トリガ信号が付与されたときに自身が保持する信号を相隣り合う上方段のカウント用I/OパッドAに順次に伝達し得る。
2.動作の説明
上の図3とともに図4を参照して、本発明の積層型ICパッケージの動作を説明する。図4は、特に、I/OパッドAに現れる信号を図示したタイミングチャートである。尚、便宜上、ここでは、I/Oパッドを区別するための上述した「A」、「B」、「W」等の記号に加え、更に、第1段、第2段等のICチップの段数を「1」、「2」…等の数字で、左側の選択用I/Oパッドを「L」、右側のカウント用I/Oパッドを「R」で表すこととする。
これらの記号を用いて、最下段、即ち第1段の選択用I/OパッドAを「A−L1」、第1段の選択用I/OパッドBを「B−L1」、また、第2段の選択用I/OパッドAを「A−L2」、第1段の選択用I/OパッドBを「B−L2」、更に、第1段のICチップカウントのI/OパッドAを「A−R1」、第1段のカウント用I/OパッドBを「B−R1」、また、第2段のカウント用I/OパッドAを「A−R2」、第1段の選択用I/OパッドBを「B−R2」、第1段のフリップ・フロップ用I/OパッドWを「W−R1」等と表し、以下に動作を説明する。尚、これらの記号を用いた場合、図4は、選択用I/OパッドA−L1乃至A−L8と、カウント用I/OパッドA−R1乃至A−R8のタイミングチャートを示すものということができる。
説明の都合上、以下の説明では、本発明のICパッケージ1はクロック信号に従って動作するものとし、また、各I/OパッドA−L1乃至A−L8やI/OパッドA−R1乃至A−R8に入力されるトリガ信号として、ここでは、このクロック信号が用いられるものとするが、勿論、これに限られるものではない。
2−1.ICチップの選択
ICチップの選択には、左側(L)のI/Oパッド、即ち、選択用I/Oパッド、即ちI/OパッドA−L1乃至A−L8と、それに関連するI/Oパッド、即ちI/OパッドB−L1乃至B−L8が使用される。尚、ICチップ選択動作のための入力信号(In)は、I/OパッドB−L8に対して行われ、一方、その出力信号は、各段の選択用I/OパッドA−L1や遅延用B−L1等から、その段の各入出力用のI/Oパッドに対して出力されるものとする(図示されていない)。尚、このICチップの選択動作では、入力信号は、選択用I/Oパッドのリップルキャリチェーンの働きによって、A−L8からA−L7へ、...といった具合に順次に下方に向かって伝達されるとイメージするとよい。
先ず、最初のクロック信号によりICパッケージ1が初期化される。
2つ目のクロック信号により、ICパッケージ1に入力信号が付与される、つまり、遅延用I/OパッドB−L8に接続されたボンディングワイヤ(図1、図2中の4aがこれに対応する)を通じて、この遅延用I/OパッドB−L8に信号が付与される。このとき、遅延用I/OパッドB−L8はそのまま信号を選択用I/OパッドA−L8に付与するが、これと同時に、この選択用I/OパッドA−L8にトリガ信号が入力されることから、I/OパッドA−L8は入力側の信号を自身に取り込んで保持する。この結果、第8段の選択用I/OパッドA−L8や遅延用I/OパッドB−L8から、その段の各入出力用のI/Oパッドに対して出力信号が発生される。尚、トリガ信号は、I/OパッドAの全てに同時期に付与されるものとする。即ち、選択用I/OパッドA−L8にトリガ信号が付与されるときは、それ以外の他のI/OパッドA、即ち、選択用I/OパッドA−L2乃至A−L7や、カウント用I/OパッドA−L1乃至A−L8に対しても同時期にトリガ信号が付与されるものとする(以下同様)。
3つ目のクロック信号により、選択用I/OパッドA−L8やA−L7にトリガ信号が入力され、この結果、選択用I/OパッドA−L8から信号が出力され、この出力された信号は遅延用I/OパッドB−L7を通じて選択用I/OパッドA−L7に伝達される。この結果、第7段の選択用I/OパッドA−L7や遅延用I/OパッドB−L7から、その段の各入出力用のI/Oパッドに対して出力信号が発生される。
4つ目のクロック信号により、選択用I/OパッドA−L7やA−L6にトリガ信号が入力され、この結果、選択用I/OパッドA−L7から信号が出力され、この出力された信号は遅延用I/OパッドB−L6を通じて選択用I/OパッドA−L6に伝達される。この結果、第6段の選択用I/OパッドA−L6や遅延用I/OパッドB−L6から、その段の各入出力用のI/Oパッドに対して出力信号が発生される。
以下、同様の動作が繰り返される。
図5に、特にタイプT2における、本発明による選択用I/Oパッド5、この選択用I/Oパッドに関連する遅延用I/Oパッド6、カウント用I/Oパッド7、このカウント用I/Oパッドに関連する遅延用I/Oパッド8と、通常の入出力用I/Oパッド9との関係をブロック形式で簡略的に示す。ここで、I/Oパッドの構成について簡単に説明を加える。この図から明らかなように、各I/Oパッドは、ボンディングワイヤや半田等を通じて信号が実際に伝達されるパッド部91と、その信号を保持するためのバッファ(Buf)部93から成っており、入出力用I/Oパッド9は更に、バッファ部93への信号の伝達を可能とするイネイブル部95を有する。入出力用I/Oパッド9は、このイネイブル部95に信号が付与されているときにのみ、そのパッド部91の信号をバッファ部93に保持するものである。尚、この図5では、I/Oパッドの位置関係は図4と同じものとして示しており、また、図面簡略化のため、入出力用I/Oパッド9は2つだけしか示していない。
図5のブロック図に示されているように、各段の選択用I/Oパッド5及びそれに関連する遅延用I/Oパッド6からの出力信号は、図示の配線を通じて各入出力用I/Oパッド9のイネイブル部95に付与される。この結果、各入出力用I/Oパッド9はイネイブルされ、その入出力用I/Oパッド9は、自身への信号の入出力、即ち、情報の書き込み/読み出しを可能とする。このように、選択用I/Oパッド5及びそれに関連する遅延用I/Oパッド6からの出力信号は、ICチップ選択のために使用され得る。尚、カウント用I/Oパッド7、このカウント用I/Oパッドに関連する遅延用I/Oパッド8からの信号は特にICチップの選択とは無関係である。
2−2.ICチップの積層枚数のカウント
本発明のICパッケージには、任意の数のICチップが含まれることから、これらのICチップを選択するには、そのICパッケージに含まれるICチップの積層枚数を確認する必要がある。
ICチップの積層枚数のカウントには、ICチップの選択のために用いたI/Oパッドに加えて更に、右側(R)のI/Oパッド、即ち、カウント用I/Oパッド、即ちI/OパッドA−R1乃至A−R8、それに関連するI/Oパッド、即ちI/OパッドB−R2、B−R4、B−R6、B−R8、更に、フリップ・フロップ用I/Oパッド、即ちI/OパッドW−R1、W−R3、W−R5、W−R7、更に、セレクタS1乃至S4が使用される。尚、ICチップのカウントは、ICチップの選択動作に関連して行われるものであって、これと独立に作用するものではない。このICチップカウント動作のための入力信号(In)としては、ICチップの選択動作のための入力信号が使用され、一方、その出力信号(OUT)は、カウント用I/OパッドA−R8から得られる。後に詳述するように、このI/OパッドA−R8から得られた出力信号に基づいて、積層枚数がカウントされることになる。尚、このICチップのカウント動作では、入力信号は、選択用I/OパッドA−L8から選択用I/OパッドA−L7へ、...といった具合に順次に下方に向かって伝達されると同時に、これらの選択用I/Oパッドの中、選択用I/OパッドA−L7、A−L5、A−L3、A−L1における信号によって同段のカウント用I/OパッドA−R7、A−R5、A−R3、A−R1に信号が生じ、これらカウント用I/Oパッドに生じた信号は、カウント用I/Oパッドのリップルキャリチェーンの働きによって、A−R1からA−R2へ、...といった具合に順次に上方に向かって伝達されるとイメージするとよい。
先ず、最初のクロック信号によりICパッケージ1が初期化される。
2つ目のクロック信号により、ICパッケージ1に入力信号が付与される、つまり、遅延用I/OパッドB−L8に接続されたボンディングワイヤ(図1、図2中の4aがこれに対応する)を通じて、この遅延用I/OパッドB−L8に信号が付与される。このとき、遅延用I/OパッドB−L8はそのまま信号を選択用I/OパッドA−L8に付与するが、これと同時に、この選択用I/OパッドA−L8にトリガ信号が入力されることから、I/OパッドA−L8は入力側の信号を自身に取り込んで保持する。
3つ目のクロック信号により、選択用I/OパッドA−L8やA−L7にトリガ信号が入力され、この結果、選択用I/OパッドA−L8の信号が、遅延用I/OパッドB−L7を介して選択用I/OパッドA−L7に伝達される。更にこれと同時に、選択用I/OパッドA−L8の信号は、遅延用I/OパッドB−L7を通じて、セレクタS1に付与される。このとき、I/OパッドW−R7は信号を保持していないことから、セレクタS1は、選択用I/OパッドA−L8の信号を選択する、つまり、カウント用I/OパッドA−R7に信号を与える。この結果、3つ目のクロック信号によって、I/OパッドA−R7に信号が保持される。
4つ目のクロック信号により、I/OパッドA−L7やA−L6に加えてA−R8やA−R7にトリガ信号が入力され、この結果、選択用I/Oパッドでは、選択用I/OパッドA−L7の信号が遅延用I/OパッドB−L6を介して選択用I/OパッドA−L6に伝達され、一方、カウント用I/Oパッドでは、カウント用I/OパッドA−R7の信号が遅延用I/OパッドB−R8を介してカウント用I/OパッドA−R8に伝達される。この結果、I/OパッドA−R8に信号が保持され、これに接続されたボンディングワイヤ(図1、図2中の4bがこれに対応する)に信号が発生することになる。
次いで、5つ目のクロック信号により、選択用I/Oパッドでは、選択用I/OパッドA−L6の信号が遅延用I/OパッドB−L5を介して選択用I/OパッドA−L5に伝達され、一方、カウント用I/Oパッドでは、この信号が遅延用I/OパッドB−L5を介してカウント用I/OパッドA−R5に伝達される。このときのセレクタS2の働きは、3つ目のクロック信号の説明で述べたものと同様である。
6つ目のクロック信号により、選択用I/Oパッドでは、選択用I/OパッドA−L5の信号が遅延用I/OパッドB−L4を介して選択用I/OパッドA−L4に伝達され、一方、カウント用I/Oパッドでは、カウント用I/OパッドA−R5に保持された信号が遅延用I/OパッドB−R6を介してカウント用I/OパッドA−R6に伝達される。この結果、I/OパッドA−R6に信号が保持される。
7つ目のクロック信号により、選択用I/Oパッドでは、選択用I/OパッドA−L4から出力された信号が選択用I/OパッドA−L3に伝達される。一方、カウント用I/Oパッドでは、先ず、セレクタS3の働きによって、選択用I/OパッドA−L4の信号が遅延用I/OパッドB−L3を介してカウント用I/OパッドA−R3に伝達され、更に、カウント用I/OパッドA−R6に保持された信号が、セレクタS1の働きによって、カウント用I/OパッドA−R7に伝達される。なぜなら、この場合には、カウント用I/OパッドA−R6に保持された信号によって、I/OパッドW−R7に信号が保持された状態とされ、この結果、セレクタS1によって、カウント用I/OパッドA−R6からの信号が選択されるからである。
8つ目のクロック信号により、選択用I/Oパッドでは、選択用I/OパッドI/OパッドA−L3の信号が選択用I/OパッドA−L2に伝達される。一方、カウント用I/Oパッドでは、カウント用I/OパッドA−R3の信号が遅延用I/OパッドB−R4を介してカウント用I/OパッドA−R4に伝達され、また、カウント用I/OパッドA−R7の信号がカウント用I/OパッドA−R8に伝達され、したがって、ボンディングワイヤ(図1、図2中の4bがこれに対応する)に出力される。
更に、9つ目のクロック信号により、選択用I/Oパッドでは、選択用I/OパッドA−L2の信号が選択用I/OパッドA−L1に伝達され、一方、カウント用I/Oパッドでは、選択用I/OパッドA−R2の信号が、セレクタS4の働きによってカウント用I/OパッドA−R1に伝達され、また、セレクタS2の働きによって、カウント用I/OパッドA−R4の信号がカウント用I/OパッドA−R5に伝達される。
以下、同様の動作が繰り返される。
このようにして順次に信号が伝達されることにより、図4に示すような信号が各I/Oパッドに現れるが、ICチップの積層枚数のカウント時には、特にI/OパッドA−R8の出力信号にのみ注目すればよい。
ICチップの積層枚数は、1つのクロック信号が、最上段の遅延用I/OパッドB−L8(若しくは選択用I/OパッドA−L8)に入力されてから、最上段のカウント用I/OパッドA−R8(若しくは遅延用I/OパッドB−R8)に出力された信号(パルス)をカウントすることにより、及び、このカウント用I/OパッドA−R8に出力された信号の位相を検出することによってカウントすることができる。
ここで、積層枚数の計算法は、積層枚数が偶数の場合と奇数の場合とで異なる。積層枚数が偶数か奇数かは、カウント用I/OパッドA−R8から出力される信号の位相によって判断することができる。図3、4及び図6、7を参照すれば明らかなように、1つのクロック信号によってカウント用I/OパッドA−R8(若しくは遅延用I/OパッドB−R8)に出力された信号(パルス)の数をn(nは整数)とし、また、クロックの周期をΦとすれば、積層枚数が偶数の場合、信号の位相は3Φ×nとなり、一方、積層枚数が奇数の場合、信号の位相は3Φ×n+1となる。更に、積層枚数が偶数の場合、積層枚数はn×2、例えば図3の例で言えば4×2=8として計算することができ、一方、積層枚数が偶数の場合、積層枚数はn×2+1、例えば図4の例でいえば3×2+1=7として計算することができる。この計算式、あるいは位相関係を用いて、ICパッケージに含まれる積層枚数を容易にカウントすることができる。
2−3.初期化
上の動作説明からも明らかなように、ICパッケージを初期化するためには、入力信号を遅延用I/OパッドB−L8に加えるとともに、所定数のクロック周期だけ待てばよい。より具体的には、Φ×積層枚数(ICパッケージに積層されたICチップの数)分のクロック周期が必要である。
3.発明の効果
本発明によれば、積層型ICパッケージを形成するにあたり、必要とされるICチップのタイプを2つのタイプとすることができる。また、本発明によれば、積層型ICパッケージの中の、ある段のICチップを選択するために、積層型ICパッケージのICチップに対して接続される選択用のボンディングワイヤを2つのみとすることができる。
【図面の簡単な説明】
図1は、本発明の好ましい実施形態による積層型ICパッケージの内部構造を示す概略斜視図である。
図2は、図1のII−II線の概略断面図である。
図3は、本発明の好ましい実施形態による積層型ICパッケージの配線図である。
図4は、I/OパッドAに現れる信号を図示したタイミングチャートである。
図5は、本発明による入出力用I/Oパッドの選択原理をブロック形式で示す図である。
Claims (7)
- ICチップを複数段積層することによって形成された積層型IC装置であって、各段のICチップに、当該ICチップに情報の書き込み/読み出しを行うための入出力用デバイスと、前記積層型IC装置から当該ICチップを選択するための選択用デバイスとが設けられており、前記選択用デバイスに信号が保持されているICチップにおいてのみ前記入出力用デバイスを通じて当該ICチップに情報の書き込み/読み出しを行うことができる、積層型IC装置において、
各段のICチップの前記選択用デバイスは、相隣り合う段の選択用デバイスと鎖状に接続されてシフトレジスタを形成し、それら選択用デバイスにトリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う段の選択用デバイスに順次に伝達することを特徴とする積層型IC装置。 - ICチップを複数段上下に積層することによって形成された積層型IC装置であって、各段のICチップに、当該ICチップに情報の書き込み/読み出しを行うための入出力用デバイスと、前記積層型IC装置から当該ICチップを選択するための選択用デバイスとが設けられており、前記選択用デバイスに信号が保持されているICチップにおいてのみ前記入出力用デバイスを通じて当該ICチップに情報の書き込み/読み出しを行うことができる、積層型IC装置において、
各段のICチップの前記選択用デバイスは、相隣り合う段の選択用デバイスと鎖状に接続されてシフトレジスタを形成し、それら選択用デバイスにトリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う下方段の選択用デバイスに順次に伝達するものであり、
前記積層型IC装置は更に、各段のICチップに、前記積層型IC装置に含まれるICチップの数をカウントするためのカウント用デバイスを有しており、各段のカウント用デバイスは、相隣り合う段のカウント用デバイスと鎖状に接続されてシフトレジスタを形成し、それらカウント用デバイスに前記トリガ信号が付与されたときにのみ自身が保持する信号を相隣り合う上方段のカウント用デバイスに順次に伝達するものであり、
最下段から数えて奇数段目のICチップのカウント用デバイスは、相隣り合う上方の偶数段目のICチップの選択用デバイスと、相隣り合う下方の偶数段目のICチップのカウント用デバイスとに、選択手段を介して接続されており、前記選択手段は、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスに信号が保持されている場合には、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスの信号を前記奇数段目のICチップのカウント用デバイスに伝達し、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスに信号が保持されていない場合には、前記相隣り合う上方の偶数段目のICチップの選択用デバイスの信号を当該奇数段目のICチップのカウント用デバイスに伝達するようになっており、
最上段のICチップの選択用デバイスに入力された1つの入力信号によって当該最上段のICチップのカウント用デバイスから出力される出力信号に基づいて、前記積層型IC装置に含まれるICチップの数をカウントすることを特徴とする積層型IC装置。 - 請求項2記載の積層型IC装置において、前記積層型IC装置は、前記選択用デバイス、前記カウント用デバイス、及び前記選択手段を有する前記最下段から数えて奇数段目の第1のタイプのICチップと、前記選択用デバイス及び前記カウント用デバイスを有する前記最下段から数えて偶数段目の第2のタイプのICチップとを交互に積層することによって形成されている前記積層型IC装置。
- 請求項3記載の積層型IC装置において、前記選択手段は、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスと付勢手段とに接続されたフリップフロップデバイスと、該フリップフロップデバイスと前記相隣り合う上方の偶数段目のICチップの選択用デバイスと、に接続されたセレクタとを備えており、前記フリップフロップデバイスは、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスに前記積層型IC装置の初期化後に信号が伝達されない限り前記付勢手段によって信号が保持されていない状態とされ、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスに前記初期化後に信号が一旦伝達された後は前記初期化が再び行われない限り信号が保持された状態とされるものであり、前記セレクタは、前記フリップフロップに信号が保持されている場合には、前記相隣り合う下方の偶数段目のICチップのカウント用デバイスの信号を前記奇数段目のカウント用デバイスに伝達し、前記フリップフロップに信号が保持されていない場合には、前記相隣り合う上方の偶数段目のICチップの選択用デバイスの信号を前記奇数段目のカウント用デバイスに伝達する積層型IC装置。
- 請求項2乃至3のいずれかに記載の積層型IC装置において、最上段のICチップの選択用デバイスに入力された1つのクロック信号によって当該最上段のICチップの前記カウント用デバイスから出力される出力信号の数がn(nは整数)とすれば、それら出力信号の位相が3Φ×n(Φはクロックの周期)である場合、積層型IC装置に含まれるICチップの数はn×2個であり、それら出力信号の位相が3Φ×n+1の場合、積層型IC装置に含まれるICチップの数はn×2+1個である積層型IC装置。
- 請求項5記載の積層型IC装置において、前記積層型IC装置の初期化には、Φ×(積層型IC装置に含まれるICチップの数)分のクロック周期が必要である積層型IC装置。
- 請求項1乃至6のいずれかに記載の積層型IC装置において、前記選択用デバイスは、相隣り合う段の選択用デバイスと遅延デバイスを介して千鳥状に接続されている積層型IC装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002159993 | 2002-05-31 | ||
JP2002159993 | 2002-05-31 | ||
PCT/JP2003/006943 WO2003103047A1 (fr) | 2002-05-31 | 2003-06-02 | Dispositif de circuits integres empiles avec fonction de selection/comptage des puces |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2003103047A1 true JPWO2003103047A1 (ja) | 2005-10-06 |
Family
ID=29706529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004510030A Withdrawn JPWO2003103047A1 (ja) | 2002-05-31 | 2003-06-02 | Icチップの選択・カウント機能を備えた積層型ic装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7221057B2 (ja) |
JP (1) | JPWO2003103047A1 (ja) |
AU (1) | AU2003241739A1 (ja) |
WO (1) | WO2003103047A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7417883B2 (en) * | 2004-12-30 | 2008-08-26 | Intel Corporation | I/O data interconnect reuse as repeater |
JP4423453B2 (ja) | 2005-05-25 | 2010-03-03 | エルピーダメモリ株式会社 | 半導体記憶装置 |
JP4982778B2 (ja) | 2008-07-04 | 2012-07-25 | 学校法人慶應義塾 | 電子回路装置 |
FR2969818A1 (fr) * | 2010-12-22 | 2012-06-29 | St Microelectronics Sa | Structure tridimensionnelle intégrée |
JP5647014B2 (ja) | 2011-01-17 | 2014-12-24 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
US9478502B2 (en) * | 2012-07-26 | 2016-10-25 | Micron Technology, Inc. | Device identification assignment and total device number detection |
US20150364466A1 (en) * | 2013-01-31 | 2015-12-17 | Hewlett-Packard Development Company, L.P. | Selecting circuits of a multi-level integrated circuit |
KR20150138703A (ko) * | 2014-06-02 | 2015-12-10 | 에스케이하이닉스 주식회사 | 스택 패키지 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2605968B2 (ja) * | 1993-04-06 | 1997-04-30 | 日本電気株式会社 | 半導体集積回路およびその形成方法 |
WO1995009438A1 (en) * | 1993-09-30 | 1995-04-06 | Kopin Corporation | Three-dimensional processor using transferred thin film circuits |
US6621155B1 (en) * | 1999-12-23 | 2003-09-16 | Rambus Inc. | Integrated circuit device having stacked dies and impedance balanced transmission lines |
JP3934867B2 (ja) * | 2000-09-29 | 2007-06-20 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体メモリシステム |
US6720643B1 (en) * | 2001-02-22 | 2004-04-13 | Rambus, Inc. | Stacked semiconductor module |
-
2003
- 2003-06-02 WO PCT/JP2003/006943 patent/WO2003103047A1/ja active Application Filing
- 2003-06-02 AU AU2003241739A patent/AU2003241739A1/en not_active Abandoned
- 2003-06-02 JP JP2004510030A patent/JPWO2003103047A1/ja not_active Withdrawn
-
2004
- 2004-11-29 US US10/999,610 patent/US7221057B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2003103047A1 (fr) | 2003-12-11 |
US20050152169A1 (en) | 2005-07-14 |
AU2003241739A1 (en) | 2003-12-19 |
US7221057B2 (en) | 2007-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4577688B2 (ja) | 半導体チップ選択方法、半導体チップ及び半導体集積回路装置 | |
JP5149554B2 (ja) | 半導体装置 | |
TWI381517B (zh) | electronic circuit | |
JP5745730B2 (ja) | 記憶装置用の複数チップモジュールおよびパッケージの積層方法 | |
US20220148643A1 (en) | Memories and memory components with interconnected and redundant data interfaces | |
US8890607B2 (en) | Stacked chip system | |
CN102089826B (zh) | 邻近光存储器模块 | |
US20210374004A1 (en) | Fault tolerant memory systems and components with interconnected and redundant data interfaces | |
JPWO2003103047A1 (ja) | Icチップの選択・カウント機能を備えた積層型ic装置 | |
TWI443802B (zh) | 三維晶片之突波型態層識別編號檢測器及其方法 | |
US20090077344A1 (en) | Method for bus testing and addressing in mass memory components | |
US20140175667A1 (en) | Semiconductor integrated circuit and semiconductor system with the same | |
JP2002057270A (ja) | チップ積層型半導体装置 | |
KR101116325B1 (ko) | 반도체 장치 | |
US20080116572A1 (en) | Semiconductor memory modules, methods of arranging terminals therein, and methods of using thereof | |
CN102216993A (zh) | 存储器控制器 | |
JP2003122624A (ja) | 積層メモリモジュール | |
JP2910724B2 (ja) | 入出力バッファ | |
JP5042469B2 (ja) | 他のチップを経由して入力信号を伝達する集積回路装置及び集積回路マルチチップパッケージ | |
JP2012003812A (ja) | 半導体デバイス | |
US10908212B2 (en) | Semiconductor memory device including a shift register | |
JP5365693B2 (ja) | 半導体装置および半導体装置におけるデータ転送方法 | |
CN117672289A (zh) | 存储芯片上的控制电路和动态随机存储器 | |
US9269414B2 (en) | Semiconductor integrated circuit | |
KR20100078152A (ko) | 시스템 인 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |