FR2969818A1 - Structure tridimensionnelle intégrée - Google Patents

Structure tridimensionnelle intégrée Download PDF

Info

Publication number
FR2969818A1
FR2969818A1 FR1061054A FR1061054A FR2969818A1 FR 2969818 A1 FR2969818 A1 FR 2969818A1 FR 1061054 A FR1061054 A FR 1061054A FR 1061054 A FR1061054 A FR 1061054A FR 2969818 A1 FR2969818 A1 FR 2969818A1
Authority
FR
France
Prior art keywords
integrated circuit
mbn
circuits
connection elements
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1061054A
Other languages
English (en)
Inventor
Sebastien Lotito
Christophe Fourtou
Alexandre Dray
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR1061054A priority Critical patent/FR2969818A1/fr
Publication of FR2969818A1 publication Critical patent/FR2969818A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Structure tridimensionnelle intégrée comprenant au moins un premier (1) et un deuxième (2) circuits intégrés mutuellement connectés par des éléments de connexion (4) électriquement conducteurs, le premier circuits intégré (1) comportant des composants et des circuits tampons (MB1 à MBn) réalisés au moins partiellement au sein d'un substrat (SUB) semi-conducteur et un réseau d'interconnexion (MS) connecté audits composants et circuits tampons (MB1 à MBn), chaque circuit tampon (MB1 à MBn) étant électriquement connecté audit réseau d'interconnexion (MS) et audits éléments de connexion (4) électriquement conducteurs.

Description

B10-4256FR 1 Structure tridimensionnelle intégrée
L'invention concerne les circuits intégrés et plus particulièrement les circuits intégrés réalisés indépendamment et assemblés dans une structure tridimensionnelle intégrée. Ainsi, il est proposé une structure tridimensionnelle intégrée qui est adaptée au couplage électrique d'au moins deux circuits intégrés réalisés indépendamment. Selon un mode de réalisation, il est proposé une structure tridimensionnelle intégrée permettant un échange efficace de signaux internes d' entrée/sortie entre les différents circuits intégrés, tout en s'affranchissant de certains tests, et offrant une protection convenable contre des décharges électrostatiques (ESD) avec des moyens de protection de taille réduite.
Selon un aspect, il est proposé une structure tridimensionnelle intégrée comprenant au moins un premier et un deuxième circuits intégrés mutuellement connectés par des éléments de connexion électriquement conducteurs, par exemple des microbilles. Le premier circuit intégré comporte des composants et des circuits tampons (« buffers » en langue anglaise) réalisés au moins partiellement au sein d'un substrat semi-conducteur et un réseau d'interconnexion (communément désigné par l'homme du métier par l'acronyme anglo-saxon BEOL : « Back End Of Line ») connecté audits composants et circuits tampons.
Chaque circuit tampon est électriquement connecté audit réseau d'interconnexion et audits éléments de connexion électriquement conducteurs. Ainsi, les circuits tampons, formant des cellules d'entrée/sortie, permettent de coupler les entrées/sorties des différents circuits intégrés pour l'échange de signaux entre les circuits intégrés mais internes à la structure, quelles que soient les dispositions des circuits intégrés les uns par rapport aux autres.
Les circuits tampons sont totalement intégrés au sein de la structure tridimensionnelle. Ils sont exempts de connexion électrique directe avec l'environnement externe de la structure. Ils sont donc exclusivement dédiés à l'échange de signaux d' entrée/sortie entre les circuits intégrés de la structure. Ils n'ont pas besoin d'être testés directement. Les circuits intégrés peuvent être assemblés face avant contre face avant, c'est-à-dire en montage « face to face » selon une expression anglo-saxonne bien connue de l'homme du métier. Ils peuvent être aussi assemblés face avant contre face arrière, c'est-à-dire en montage « face to back » selon une expression anglo-saxonne bien connue de l'homme du métier. Selon un mode de réalisation adapté à un montage « face to face », chaque circuit tampon est réalisé au niveau d'une première face du substrat et le réseau d'interconnexion est situé entre ladite première face et lesdits éléments de connexion électriquement conducteurs, et les circuits tampons sont électriquement connectés auxdits éléments de connexion par des liaisons électriquement conductrices (également appelées « via ») traversant ledit réseau d'interconnexion.
Selon un autre mode de réalisation adapté à un montage « face to back », chaque circuit tampon est réalisé au niveau d'une première face du substrat, les éléments de connexion sont en contact avec une deuxième face du substrat opposée à la première, et les circuits tampons sont électriquement connectés auxdits éléments de connexion par des liaisons électriquement conductrices traversant le substrat, également notées « Through Silicon Via » ou « TSV » en langue anglaise. Dans un assemblage « face to back », les circuits tampons sont de préférence situés dans une zone située à l'intérieur des limites extérieures du deuxième circuit intégré. En effet, le premier circuit intégré peut comprendre de nombreuses liaisons TSV, par exemple plus de mille liaisons, et la place disponible sur la face du substrat qui comprend les circuits tampons est limitée.
Ainsi on rapproche de préférence les circuits tampons des liaisons électriquement conductrices afin de réduire le nombre d'interconnexions sur le substrat du premier circuit intégré. Les circuits tampons peuvent comprendre des circuits de décalage de niveau de tension. Selon un autre mode de réalisation, au moins un circuit tampon comprend un circuit de protection contre des décharges électrostatiques. En variante, chaque circuit tampon peut comprendre un circuit de protection contre des décharges électrostatiques. Le deuxième circuit intégré peut comprendre un dispositif de mémoire. En variante, au moins un troisième circuit intégré peut être empilé sur le deuxième circuit intégré.
Le troisième circuit intégré peut également comprendre un dispositif de mémoire. D'autres avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de réalisation, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - les figures 1 et 2 illustrent un mode de réalisation de circuits intégrés en montage « face to face » au sein d'une structure tridimensionnelle intégrée selon l'invention ; - la figure 3 illustre un autre mode de réalisation de circuits intégrés en montage « face to face » au sein d'une structure tridimensionnelle intégrée selon l'invention ; - les figures 4 et 5 illustrent un autre mode de réalisation de circuits intégrés en montage « face to back » au sein d'une structure tridimensionnelle intégrée selon l'invention ; et - la figure 6 illustre schématiquement un autre mode de réalisation d'une structure tridimensionnelle selon l'invention. La figure 1 est une vue en coupe illustrant un premier circuit intégré 1 et un deuxième circuit intégré 2, et assemblés face avant contre face avant pour former une structure tridimensionnelle intégrée 3. Le premier circuit intégré 1 comprend un substrat semi-conducteur SUB au niveau d'une première face FE1 duquel sont réalisés des composants tels que des transistors par exemple, ou tout autre dispositif semi-conducteur connu. Le premier circuit intégré 1 comprend également de façon classique un réseau d'interconnexion MS entre ces composants, communément désigné sous le vocable BEOL (« Back End Of Line »). Le réseau d'interconnexion MS comprend des lignes métalliques réalisées à différents niveaux de métallisation, ainsi que des via connectant lesdites lignes métalliques. Le réseau d'interconnexion MS comporte également sur la face avant FAV1 du premier circuit intégré 1, des plots de contacts PLT1, ou « Pads » en langue anglaise.
Le deuxième circuit intégré 2 comporte également une face arrière FAR2 et des plots de contacts PLT2 au niveau de sa face avant FAV2. Les circuits intégrés 1,2 sont mutuellement couplés électriquement par des éléments de connexion électriquement conducteurs 4. Par exemple, ces éléments de connexion 4 peuvent être des microbilles soudées entre les plots de contacts PLT 1 et PLT2. Le substrat SUB du premier circuit intégré 1 comporte également, en face arrière FART, d'autres plots de contacts PLT3 soudés ici sur un circuit imprimé PCB par des microbilles 5.
Le premier circuit intégré 1 comprend également des liaisons du type TSV (« Through Silicon Via »), référencées TSV 1 à TSVi, qui traversent le substrat SUB. Les liaisons TSV sont connectées en face arrière FART aux plots de contacts PLT3. Certaines liaisons, comme les liaisons TSV2 et TSV3, sont en outre directement connectées à certains plots PLT 1 de façon à alimenter le deuxième circuit intégré 2 (tension d'alimentation et masse). D'autres liaisons, comme par exemple les liaisons TSV4 et TSV5, sont en outre connectées au réseau d'interconnexion MS pour alimenter le premier circuit intégré 1 (tension d'alimentation et masse).
Au niveau de la première face FE1 du premier circuit intégré 1, sont également réalisés des circuits tampons MB1 à MBn de type semi-conducteur. Ces circuits tampons comprennent des dispositifs semi-conducteurs et forment des cellules d' entrée/sortie pour le couplage électrique mutuel des circuits intégrés 1,2. Les circuits tampons MB1,MBn sont reliés au réseau d'interconnexion MS. Certains d'entre eux, comme le circuit MB1 ou le circuit MBn, sont connectés indirectement aux éléments de connexion 4 par l'intermédiaire du réseau d'interconnexion MS.
D'autres circuits tampons comme les circuits MB2 et MB3 sont directement connectés aux éléments de connexion 4 par des via. Ceci permet de faire transiter des signaux internes d'entrée/sortie entre les circuits intégrés 1,2. D'autres circuits d'entrée/sortie classiques, non représentés sur la figure, sont connectés à des plots de contacts PLT3 par des liaisons du type TSV, comme par exemple la liaison TSV1. Ceci permet de faire transiter les signaux d' entrée/sortie depuis le circuit imprimé PCB vers ou depuis la structure intégrée 3. Les circuits tampons MB1 à MBn peuvent comprendre des circuits de décalage de niveau de structure classique pour adapter les niveaux de courant, ou les niveaux de tension, des circuits intégrés. Ainsi, ils permettent par exemple d'interfacer le premier circuit intégré 1, qui peut par exemple être alimenté avec une tension de 1 Volt, avec le deuxième circuit 2, qui peut être alimenté avec une tension différente, par exemple avec une tension de 1,2 Volts. Les circuits tampons MB1 à MBn peuvent également comprendre des circuits classiques de protection contre des décharges électrostatiques (ESD) par exemple à base de diodes. Les circuits de protection ESD peuvent être dimensionnés pour offrir une protection minimale, mais suffisante, afin de permettre un assemblage industriel avec un minimum de présence de défauts dans le cristal des semi-conducteurs. On peut noter que si le niveau de protection ESD est très inférieur à celui des circuits d'entrée/sortie classiques, qui sont de l'ordre de 4000 Volts HBM (où HBM est l'acronyme anglo-saxon de « Human Body Model »), cette protection est suffisante car elle est particulièrement adaptée aux niveaux des décharges ESD induites par les machines d'assemblage et qui peuvent transiter par les circuits tampons MB1, MBn au travers des interconnexions. En effet, les niveaux des décharges ESD sur les circuits tampons MB1, MBn sont généralement plus faibles que ceux des décharges ESD sur les cellules d'entrée/sortie classiques. Des différences notables entre les circuits tampons MB1, MBn et les circuits d' entrée/sortie classiques sont l'absence de test direct des circuits tampons et l'absence d'échange avec les composants extérieurs à la structure tridimensionnelle intégrée 3. Ainsi, les circuits de protection ESD peuvent comprendre des dispositifs semi-conducteurs, de taille réduite par rapport à celle des circuits de protection classiques. Ceci permet de réduire la taille des circuits tampons MB1, MBn. Par exemple, avec des dispositifs semi-conducteurs réalisés en technologie CMOS égale à 65 nm, les circuits tampons peuvent avoir une surface environ égale à 10 µm x 40 µm = 400 µm2. Lorsqu'on utilise une technologie CMOS inférieure à 65 nm, la taille des circuits tampons peut encore être réduite. La figure 2 illustre dans le cas de l'assemblage de la figure 1 un positionnement des circuits tampons MB1, MBn par rapport aux liaisons TSV et aux éléments de connexion 4 représentés en traits discontinus. Sur la figure 2, on peut noter que les liaisons TSV sont disposées en périphérie du premier circuit intégré 1. En effet, dans l'assemblage « face to face », les liaisons TSV sont exclusivement dédiées aux connexions externes. I1 n'est donc pas nécessaire de les disposer à côté des éléments de connexion 4. Par exemple, le nombre de liaisons TSV nécessaires aux connexions externes peut être environ égal à 300.
Selon un mode de réalisation, les circuits tampons MB1 à MBn sont situés au niveau des éléments de connexion 4, permettant ainsi d'économiser un maximum de liaisons électriques à travers le réseau d'interconnexion MS. Mais on peut également disposer autrement les circuits tampons MB1 à MBn sur la surface FE1 du premier circuit intégré 1. En effet, dans la disposition « face to face », les liaisons TSV apportent peu de contraintes pour disposer les circuits tampons sur la première face FE1, et on peut facilement disposer ceux-ci de manière libre. On peut, par exemple les disposer à la périphérie du premier circuit intégré 1. Par ailleurs, les circuits tampons MB 1 à MBn peuvent être disposés de manière contiguë ou espacés les uns des autres. La figure 3 est une vue en coupe illustrant un autre mode de réalisation d'un premier circuit intégré 1 et d'un deuxième circuit intégré 2 assemblés face avant contre face avant pour former une structure tridimensionnelle intégrée 3. On a reporté sur cette figure certains éléments décrits à la figure 1. Par rapport à la figure 1, la structure tridimensionnelle 3, qui repose sur un boîtier B, est connectée sur le circuit imprimé PCB par des pattes de connexion C reliées à des plots de contacts supplémentaires PLT par soudage de fils de liaison classiques WB (wire bonding). De ce fait, la structure tridimensionnelle 3 ne comporte pas de liaisons TSV. Sur la figure 4, l'assemblage de la structure intégrée 3 est un assemblage « face to back ». En d'autres termes, c'est la face arrière FART du premier circuit intégré 1 qui est connectée à la face avant FAV2 du deuxième circuit intégré 2, par les éléments de connexion 4. La structure 3 est connectée sur le circuit imprimé PCB par les plots de contacts PLT 1 situés en face avant FAV 1 du premier circuit intégré 1 et par les éléments de connexion 5. Les circuits tampons MB1, MBn sont également tous connectés au réseau d'interconnexion MS. Ils sont par ailleurs connectés aux plots PLT3, et donc au deuxième circuit intégré 2, par des liaisons TSV1, TSVi du type TSV. En outre, d'autres liaisons TSV (non représentées ici à des fins de simplification) du premier circuit intégré 1 peuvent être utilisées pour alimenter le deuxième circuit intégré 2, soit depuis le circuit imprimé PCB, soit depuis le premier circuit intégré 1 lui-même.
D'autres circuits d' entrée/sortie classiques, non représentés sur la figure, sont connectés aux plots de contacts PLT1 par des liaisons d'interconnexions du réseau d'interconnexion MS. La figure 5 illustre dans le cas de l'assemblage de la figure 4, un exemple de positionnement des circuits tampons MB1, MBn par rapport aux liaisons TSV associées, et par rapport aux éléments de connexion 4 représentés en traits discontinus. Sur la figure 5, on peut noter que les liaisons TSV du premier circuit intégré 1 sont disposées au centre du premier circuit intégré 1.
En effet, dans la disposition « face to back », les liaisons TSV sont principalement dédiées aux connexions internes pour coupler mutuellement les deux circuits intégrés. En outre, d'autres liaisons TSV (non représentées ici à des fins de simplification) du premier circuit intégré 1 peuvent être utilisées pour alimenter le deuxième circuit intégré 2. I1 est donc avantageux de disposer les liaisons TSV du premier circuit intégré dans une zone de la première face FE1 du substrat SUB qui est située à proximité des éléments de connexion 4, de préférence en vis-à-vis de ces derniers pour offrir des connexions les plus courtes, afin de faciliter le couplage mutuel des circuits intégrés 1,2. Ainsi, on s'affranchit d'utiliser des liaisons électriques supplémentaires. En outre, afin de faciliter l'interconnexion entre les circuits tampons MB1,MBn et les liaisons TSV associées, on dispose les circuits tampons MB1, MBn à proximité de ces liaisons TSV associées. Selon un mode de réalisation, les circuits tampons MB1 à MBn sont situés à proximité des liaisons TSV, et avantageusement dans une zone située à l'intérieur des limites extérieures du deuxième circuit intégré 2 afin d'économiser un maximum de liaisons électriques.
On voit donc que, dans la disposition « face to back », les liaisons TSV apportent des contraintes pour disposer les circuits tampons MB1 à MBn sur la première face FE1. Cette contrainte est accentuée du fait que le nombre de liaisons TSV nécessaires aux connexions internes est, par exemple, environ égal à 1000. Par exemple, les liaisons TSV sont espacées entre elles d'environ 50 µm en longueur et d'environ 40 µm en largeur. En utilisant des circuits tampons MB 1 à MBn ayant une dimension environ égale à égale à 10 µm x 40 µm, on peut facilement disposer chaque circuit tampon MB1 à MBn à proximité d'une liaison TSV. Quel que soit le type d'assemblage utilisé, on obtient une structure tridimensionnelle intégrée qui rend plus efficace l'échange des signaux internes entre les circuits intégrés. Le circuit intégré 1 peut être un processeur et le circuit 2 une mémoire, par exemple une mémoire DRAM (« Dynamic Random Access Memory » en langue anglaise). I1 serait également possible d'empiler au moins un troisième circuit intégré 20 sur le deuxième circuit intégré 2 (figure 6), ce troisième circuit intégré 20 pouvant être également une mémoire.
L'assemblage du troisième circuit intégré 20 sur le deuxième peut être un assemblage « face to face » ou « face to back ». Cela étant, bien entendu les circuits intégrés de l'empilement ne sont pas nécessairement des mémoires mais peuvent être de nature quelconque.

Claims (8)

  1. REVENDICATIONS1. Structure tridimensionnelle intégrée comprenant au moins un premier (1) et un deuxième (2) circuits intégrés mutuellement connectés par des éléments de connexion (4) électriquement conducteurs, le premier circuits intégré (1) comportant des composants et des circuits tampons (MB1 à MBn) réalisés au moins partiellement au sein d'un substrat (SUB) semi-conducteur et un réseau d'interconnexion (MS) connecté audits composants et circuits tampons (MB1 à MBn), chaque circuit tampon (MB1 à MBn) étant électriquement connecté audit réseau d'interconnexion (MS) et audits éléments de connexion (4) électriquement conducteurs.
  2. 2. Structure selon la revendication 1, dans laquelle chaque circuit tampon (MB1 à MBn) est réalisé au niveau d'une première face (FE1) du substrat (SUB) et le réseau d'interconnexion (MS) est situé entre ladite première face (FE1) et lesdits éléments de connexion (4) électriquement conducteurs, et les circuits tampon (MB1 à MBn) sont électriquement connectés auxdits éléments de connexion (4) par des liaisons électriquement conductrices traversant ledit réseau d'interconnexion (MS).
  3. 3. Structure selon la revendication 1, dans laquelle chaque circuit tampon (MB1 à MBn) est réalisé au niveau d'une première face (FE1) du substrat, les éléments de connexion (4) sont en contact avec une deuxième face (FART) du substrat opposée à la première, et les circuits tampon (MB1 à MBn) sont électriquement connectés auxdits éléments de connexion (4) par des liaisons électriquement conductrices traversant le substrat (SUB).
  4. 4. Structure selon la revendication 3, dans laquelle les circuits tampon (MB1 à MBn) sont situés dans une zone située à l'intérieur des limites extérieures du deuxième circuit intégré (2).
  5. 5. Structure selon l'une des revendications 1 à 4, dans laquelle les circuits tampon (MB1 à MBn) comprennent des circuits de décalage de niveau.
  6. 6. Structure selon l'une des revendications 1 à 5, dans laquelle au moins un circuit tampon (MB1 à MBn) comprend un circuit de protection contre des décharges électrostatiques.
  7. 7. Structure selon l'une des revendications 1 à 6, dans laquelle 5 chaque circuit tampon (MB 1 à MBn) comprend un circuit de protection contre des décharges électrostatiques.
  8. 8. Structure selon l'une des revendications 1 à 7, comprenant au moins un troisième circuit intégré empilé sur le deuxième circuit intégré (2).
FR1061054A 2010-12-22 2010-12-22 Structure tridimensionnelle intégrée Withdrawn FR2969818A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1061054A FR2969818A1 (fr) 2010-12-22 2010-12-22 Structure tridimensionnelle intégrée

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1061054A FR2969818A1 (fr) 2010-12-22 2010-12-22 Structure tridimensionnelle intégrée

Publications (1)

Publication Number Publication Date
FR2969818A1 true FR2969818A1 (fr) 2012-06-29

Family

ID=44201800

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1061054A Withdrawn FR2969818A1 (fr) 2010-12-22 2010-12-22 Structure tridimensionnelle intégrée

Country Status (1)

Country Link
FR (1) FR2969818A1 (fr)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015773A1 (en) * 1998-12-31 2001-08-23 Formfactor, Inc., A Delaware Corporation Special contact points for accessing internal circuitry of an integrated circuit
US20050152169A1 (en) * 2002-05-31 2005-07-14 Nokia Corporation Stacked IC device having functions for selecting and counting IC chips
US20080001276A1 (en) * 2006-06-30 2008-01-03 Samsung Electronics Co., Ltd. Chip stack, chip stack package, and method of forming chip stack and chip stack package
US20090278251A1 (en) * 2008-05-12 2009-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Pad Structure for 3D Integrated Circuit
US20100008058A1 (en) * 2008-07-10 2010-01-14 Hitachi, Ltd. Semiconductor device
US7727896B1 (en) * 2008-11-06 2010-06-01 Xilinx, Inc. Stacked die manufacturing process
US20100133678A1 (en) * 2008-12-02 2010-06-03 Seiko Epson Corporation Semiconductor device and method for manufacturing semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015773A1 (en) * 1998-12-31 2001-08-23 Formfactor, Inc., A Delaware Corporation Special contact points for accessing internal circuitry of an integrated circuit
US20050152169A1 (en) * 2002-05-31 2005-07-14 Nokia Corporation Stacked IC device having functions for selecting and counting IC chips
US20080001276A1 (en) * 2006-06-30 2008-01-03 Samsung Electronics Co., Ltd. Chip stack, chip stack package, and method of forming chip stack and chip stack package
US20090278251A1 (en) * 2008-05-12 2009-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Pad Structure for 3D Integrated Circuit
US20100008058A1 (en) * 2008-07-10 2010-01-14 Hitachi, Ltd. Semiconductor device
US7727896B1 (en) * 2008-11-06 2010-06-01 Xilinx, Inc. Stacked die manufacturing process
US20100133678A1 (en) * 2008-12-02 2010-06-03 Seiko Epson Corporation Semiconductor device and method for manufacturing semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GARROU ET AL (EDS.): "Handbook of 3D Integration: Technology and Applications of 3D Integrated Circuits", vol. 1, 2008, WILEY-VCH VERLAG GMBH, Weinheim, Germany, ISBN: 978-3-527-32034-9, article GARROU, P.; BOWER, C.: "Overview of 3D Integration Process Technology", pages: 25 - 44, XP002647993 *

Similar Documents

Publication Publication Date Title
EP0489643A1 (fr) Modules de mémoire à état solide et dispositifs de mémoire comportant de tels modules
EP3545551B1 (fr) Circuit integre forme d'un empilement de deux puces connectees en serie
FR3007403A1 (fr) Procede de realisation d'un dispositif microelectronique mecaniquement autonome
FR2982712A1 (fr) Plaque de distribution d'energie electrique comprenant une barre de distribution protegee.
FR2969818A1 (fr) Structure tridimensionnelle intégrée
CA2668048A1 (fr) Substrat imprime permettant le passage de tres forts courants et procede de realisation correspondant
WO2018091852A1 (fr) Circuit intégré forme de deux puces connectées en série
EP1691413A1 (fr) Composant électronique protégé contre les attaques.
FR2954005A1 (fr) Dispositif de connexion electrique
FR3045869A1 (fr) Routage ameliore pour structure integree tridimensionnelle
FR2968128A1 (fr) Cellule precaracterisee pour circuit intégré
FR3062247A1 (fr) Boitier de distribution de puissance electrique pour un aeronef
WO2012085397A1 (fr) Dispositif de connexion d'une carte electronique a une pluralite de composants
WO2008000931A1 (fr) Carte electronique pourvue d'un connecteur en deux parties et procede de fabrication d'une telle carte
FR2795556A1 (fr) Dispositif a semiconducteur et sa structure de montage
FR2956253A1 (fr) Dispositif de connexion a brin(s) auxiliaire(s) de couplage thermique, et faisceau electrique correspondant
EP3696865A1 (fr) Photodiode
WO2000011714A1 (fr) Procede collectif de conditionnement d'une pluralite de composants formes initialement dans un meme substrat
EP3109899B1 (fr) Module electronique 3d comportant un empilement de boitiers a billes
FR2817657A1 (fr) Circuit integre a couplage par le substrat reduit
FR2853992A1 (fr) Installation electrique comportant un substrat semi-conducteur et des moyens de connexion pour celui-ci
FR2868222A1 (fr) Circuit integre comprenant une partie de coeur et une partie peripherique formee sur plusieurs rangees
FR2988976A1 (fr) Ensemble de cartes a circuits imprimes
FR2611986A1 (fr) Structure de circuit hybride complexe et procede de fabrication
FR3047718B1 (fr) Volant de vehicule

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20120831