KR20100078152A - 시스템 인 패키지 - Google Patents

시스템 인 패키지 Download PDF

Info

Publication number
KR20100078152A
KR20100078152A KR1020080136326A KR20080136326A KR20100078152A KR 20100078152 A KR20100078152 A KR 20100078152A KR 1020080136326 A KR1020080136326 A KR 1020080136326A KR 20080136326 A KR20080136326 A KR 20080136326A KR 20100078152 A KR20100078152 A KR 20100078152A
Authority
KR
South Korea
Prior art keywords
chip
chips
main
package
data
Prior art date
Application number
KR1020080136326A
Other languages
English (en)
Inventor
이수진
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080136326A priority Critical patent/KR20100078152A/ko
Publication of KR20100078152A publication Critical patent/KR20100078152A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 시스템 인 패키지를 제공한다. 이 패키지는, 선택 신호에 따라 선택되어, 자신이 저장한 데이터를 독출하거나 제공된 데이터를 저장하는 복수개의 메인 칩들 및 메인 칩들중 원하는 적어도 하나의 칩을 선택하기 위한 선택 신호를 생성하고, 원하는 메인 칩과 데이터를 주고 받는 버스 칩을 구비하는 것을 특징으로 한다. 본 발명에 의한 시스템 인 패키지는 기존의 범용 칩에 자신이 선택될 수 있는 선택 회로만을 추가한 후 이를 버스 칩에 접목하여 제작될 수 있으므로 제작 단가와 설계 기간을 낮출 수 있게 하고, 와이어 본딩이 기존의 SIP에 대비하여 단순하고 용이하게 제작될 수 있으므로 본딩의 단가를 낮추면서 제작을 더 용이하게 할 수 있는 효과를 갖는다.
시스템 인 패키지(SIP), 와이어 본딩, 데이터 전송, 선택, 버스 칩, 메인 칩

Description

시스템 인 패키지{System In Package}
본 발명은 반도체 소자에 관한 것으로서, 특히, 다수개의 반도체 칩들이 패키지된 시스템 인 패키지에 관한 것이다.
시스템 인 패키지(SIP:System In Package)는 별개의 칩으로 구성된 복수 회로를 하나의 패키지로 실장한 기술로서, 이러한 기술에 의해 반도체 소자를 제조할 수 있다. SIP는 반도체의 경박 단소화를 실현할 수 있는 기술 가운데 하나이다.
시스템 온 칩(SoC:System on Chip)이 다양한 기능을 하나의 회로로 구현하는 기술이라면 SIP는 웨이퍼 및 칩 수준에서 기능을 융합한다. SIP는 전자 기기의 사이클이 짧아지면서 SoC에 비해 구현이 비교적 쉽고 빠르다는 장점 때문에 반도체 대용량화 및 고집적 다양화 수단으로 부각되고 있다. 그러나, SIP는 SoC에 비해 데이터 전송 속도 등이 떨어져 SoC화의 전 단계 형태로 인식되어 왔으나 최근 컨버전스가 주요 기술 흐름으로 부각되면서 반도체(칩.패키지) 제작 기간을 단축할 수 있는 핵심 요소 기술로서 대두되고 있다.
이하, 편의상 SIP에 의해 제조된 반도체 소자를 'SIP'라고 칭하면서, 일반적인 시스템 인 패키지(SIP)의 외관을 첨부된 도면들을 참조하여 다음과 같이 설명한 다.
도 1a 내지 도 1c들은 일반적인 SIP의 외관들을 예시적으로 나타내는 도면들이다.
일반적으로 SIP를 구성할 때 각기 다른 칩들(10 및 12)을 SIP용으로 제작하여 단일 패키지에 실장한다. 도 1a에 도시된 바와 같이 각 칩들(10 및 12)은 와이어 본딩(wire bonding)(20)이나 도 1b에 도시된 바와 같이 홀 콘택(hole contact)(22)을 통해 연결된다. 그러나, 기존의 사용하던 범용(general) 칩을 SIP의 구조로 만들기 위해서는 실장될 칩이나 서로의 결선 관계들을 새로 디자인해야 하는 문제점이 존재한다. 아울러, 도 1c에 도시된 바와 같이 솔더 볼(24)을 연결하는 등, 본딩 방법이 까다롭고 연결이 난해 하여 공정 단가를 상승시키는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 기존의 범용 칩들을 약간만 변경하여 용이하게 제작될 수 있으므로 제작 단가를 낮출 수 있는 시스템 인 패키지를 제공하는 데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 의한 시스템 인 패키지는, 선택 신호에 따라 선택되어, 자신이 저장한 데이터를 독출하거나 제공된 데이터를 저장하는 복수개의 메인 칩들 및 상기 메인 칩들중 원하는 적어도 하나의 칩을 선택하기 위한 상기 선택 신호를 생성하고, 상기 원하는 메인 칩과 상기 데이터를 주고 받는 버스 칩으로 구성되는 것이 바람직하다.
본 발명에 의한 시스템 인 패키지는 기존의 범용 칩에 자신이 선택될 수 있는 선택 회로만을 추가한 후 이를 버스 칩에 접목하여 제작될 수 있으므로 제작 단가와 설계 기간을 낮출 수 있게 하고, 와이어 본딩이 기존의 SIP에 대비하여 단순하고 용이하게 제작될 수 있으므로 본딩의 단가를 낮추면서 제작을 더 용이하게 할 수 있는 효과를 갖는다.
이하, 편의상 SIP에 의해 제조된 반도체 소자를 'SIP'라고 칭하면서, 본 발명의 실시예에 의한 시스템 인 패키지(SIP:System In Package)를 첨부된 도면들을 참조하여 다음과 같이 설명한다.
도 2는 본 발명에 의한 시스템 인 패키지의 외관을 개략적으로 나타내는 도면으로서, 메인 칩(main chip)들(40)과 버스 칩(bus chip)(30)으로 구성된다. 비록 도시되지는 않았지만, 메인 칩들(40)과 버스 칩(30)은 일체화되어 패키지되어 있음은 물론이다.
도 3은 도 2에 도시된 SIP의 신호 및 데이터의 흐름을 설명하기 위한 도면이다.
도 2 및 도 3을 참조하면, 메인 칩들(40) 각각은 버스 칩(30)으로부터 제공된 선택 신호(52)에 따라 선택되고, 자신이 저장한 데이터를 독출하거나 외부에서 제공된 데이터를 저장하는 역할을 한다. 여기서, 메인 칩들(40)은 기존에 사용되는 범용(general) 칩에 선택 회로(미도시)를 부가적으로 내장한 칩들이다. 여기서, 선택 회로는 버스 칩(30)이 선택 신호를 이용하여 자신을 선택하고자 할 때 이를 인식하여 데이터의 송수신을 인에이블하게 할 수 있는 역할을 한다.
본 발명에 의하면, 메인 칩들(40)에 제공되는 데이터는 다른 메인 칩들로부터 제공될 수도 있고 버스 칩(30)으로부터 제공(50)될 수도 있다. 또한, 메인 칩들(40)로부터 출력되는 데이터는 다른 메인 칩들로 제공될 수도 있고 버스 칩(50)으로 제공될 수도 있다.
버스 칩(30)은 메인 칩들(40)중에서 원하는 적어도 하나의 칩을 선택하기 위한 선택 신호 및 클럭 신호를 생성하고, 선택을 원하는 메인 칩과 데이터(50)를 주고 받을 수 있다. 즉, 선택된 메인 칩만이 버스 칩(30)과 연결된다. 또한, 버스 칩(30)은 SIP 외부의 다른 시스템(system)과 데이터(54)를 주고 받을 수도 있다.
도 4는 도 3에 도시된 버스 칩(30)과 메인 칩들(40) 간의 구체적인 연결 회로도로서, 버스 칩(30), 메인 칩들(42, 44 및 46), 데이터 버스(90) 및 신호선(92)으로 구성된다.
도 4를 참조하면, 버스 칩(30)은 메인 칩들(42, 44 및 46)중에서 원하는 메인 칩을 적어도 하나 선택하기 위해 선택 신호(Chip Select Signal) 및 클럭 신호를 신호선(92)을 통해 해당하는 메인 칩으로 전송한다. 또한, 버스 칩(30)은 외부의 시스템과 데이터(54)를 주고 받을 수 있으며 이러한 데이터를 선택된 메인 칩으로 데이터 버스(90)를 통해 전송하거나 선택된 메인 칩으로부터 받은 데이터를 외부의 시스템으로 전송(54)할 수도 있다. 선택 신호에 의해 선택된 메인 칩만 데이터 버스(90)를 통해 버스 칩(30) 또는 다른 메인 칩들과 데이터를 주고 받을 수 있다. 선택되지 않은 메인 칩들은 자신이 선택될때까지 대기(wait) 상태가 된다. 대기상태에 있는 선택되지 않은 메인 칩은 다른 메인 칩 또는 버스 칩(30)으로부터 데이터 버스(90)를 통해 데이터가 자신에게 주어진다고 하더라도, 자신이 선택되지 않았기 때문에 이러한 데이터를 무시한다.
전술한 본 발명에 의한 SIP는 도 2 및 도 3에 도시된 바와 같이 SIP를 위해 전용으로 제작된 칩이 아니라 범용의 칩들(40)에 버스 칩(30)만을 추가하고, 버스 칩(30)을 이용하여 메인 칩을 선택하고, 선택된 메인 칩과 데이터를 주고 받을 수 있으므로, 특별히 어려운 공정을 추가하지 않고서도 쉽게 구현될 수 있음을 알 수 있다.
이하, 전술한 본 발명에 의한 SIP의 외부 연결 구조에 대해 첨부된 도면들을 조하여 다음과 같이 설명한다.
도 5a 내지 도 5d들은 본 발명에 의한 SIP 내부에서 각 칩들(30 및 40)의 연결 구조를 설명하기 위한 도면들이다.
먼저, 메인 칩들(40)의 입/출력(I/O:Input/Output) 포토(port)의 개수는 가급적 동일한 것이 바람직하다. 이는 포트의 개수가 동일할 경우 메인 칩들(40)의 포트들을 서로 원할히 연결할 수 있기 때문이다. 그러나, 개수가 서로 다를 경우, 메인 칩들(40)중 가장 작은 입/출력 포트의 개수를 갖는 칩을 결정한다. 이는, 가장 작은 입/출력 포트의 개수를 초과하는 입/출력 포토들의 개수를 갖는 메인 칩에서, 가장 작은 입/출력 포트를 초과하는 입/출력 포트를 버스 칩(30)과 개별적으로 연결하기 위함이다.
도 5a에 도시된 바와 같이, 메인 칩들(40)의 패드(미도시)와 버스 칩(30)의 패드는 와이어 본딩(wire bonding)(60)될 수 있다. 이때, 메인 칩들(40)중에서 동종의 칩들의 입/출력 포트들을 일직선이 되게 배열한 후, 동일한 데이터를 입/출력하는 패드들을 일직선으로 와이어 본딩할 수 있다. 메인 칩들(40)과 버스 칩(30)의 패드들이 서로 와이어 본딩(60)되는 모습은 도 5b 및 도 5c에 도시된 바와 같이 다양할 수 있다.
본 발명의 일 모습에 의하면, 와이어 본딩을 원할하게 하기 위해, 도 5b에 도시된 바와 같이 와이어 본딩되는 패드들(70)은 칩의 가장 자리(edge)로 돌출된 구조(80)를 가질 수도 있다. 도 5c는 도 5b에 도시된 구조(80)를 세부적으로 보이 고 있다. 구체적으로, 도 5b에 도시된 와이어 본딩(80)을 위해 패드(70B)는 일반적인 평면 구조(70A)를 갖는 대신에, 도 5c에 도시된 바와 같이, 칩의 가장 자리면으로 돌출된 구조로 별도로 제작된다.
본 발명의 다른 모습에 의하면, 도 5b에 도시된 바와 같이, 와이어(60A)를 칩의 우측 옆면으로 늘어뜨려 패드들(70A)을 입체적으로 본딩할 수도 있다.
도 5d를 참조하면, 버스 칩(30)은 내부 입/출력용 패드(72) 및 외부 입/출력용 패드(74)를 가질 수 있다. 여기서, 내부 입/출력용 패드(72)는 메인 칩들(40)과 신호 및 데이터를 주고 받는 패드이고, 외부 입/출력용 패드(74)는 시스템 인 패키지(SIP)의 외부의 시스템(미도시)과 신호 및 데이터(54)를 주고 받는 패드이다.
도 6은 본 발명에 의한 시스템 인 패키지의 두 가지의 외관 형태를 보이는 도면이다.
도 6을 참조하면, 메인 칩들(40)과 버스 칩(30)은 두 가지의 다른 적층된 형태를 취할 수 있다.
먼저, 도 6의 좌측에 도시된 바와 같이 버스 칩(30)은 메인 칩들(40)의 아래에 적층될 수도 있고, 도 6의 우측에 도시된 바와 같이, 버스 칩(30)은 메인 칩들(40)의 상부에 적층될 수도 있고, 비록 도시되지는 않았지만 버스 칩(30)은 메인 칩들(40)의 사이에 적층될 수도 있다.
한편, 본 발명의 일 모습에 의하면, 와이어 본딩(60)은 메인 칩들(40)과 버스 칩(30)을 서로 적층해 가면서 수행될 수 있다. 또는, 본 발명의 다른 모습에 의하면, 와이어 본딩(60)은 메인 칩들(40)과 버스 칩(30)을 모두 적층을 완료한 후에 수행될 수도 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1a 내지 도 1c들은 일반적인 SIP의 외관들을 예시적으로 나타내는 도면들이다.
도 2는 본 발명에 의한 시스템 인 패키지의 외관을 개략적으로 나타내는 도면이다.
도 3은 도 2에 도시된 SIP의 신호 및 데이터의 흐름을 설명하기 위한 도면이다.
도 4는 도 3에 도시된 버스 칩과 메인 칩들 간의 구체적인 연결 회로도이다.
도 5a 내지 도 5d들은 본 발명에 의한 SIP 내부에서 각 칩들의 연결 구조를 설명하기 위한 도면들이다.
도 6은 본 발명에 의한 시스템 인 패키지의 두 가지의 외관 형태를 보이는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
30 : 버스 칩 40, 42, 44, 46 : 메인 칩
60, 60A : 와이어 본딩 70A, 70B, 72, 74 : 패드
90 : 데이터 버스 92 : 신호선

Claims (13)

  1. 선택 신호에 따라 선택되어, 자신이 저장한 데이터를 독출하거나 제공된 데이터를 저장하는 복수개의 메인 칩들; 및
    상기 메인 칩들중 원하는 적어도 하나의 칩을 선택하기 위한 상기 선택 신호를 생성하고, 상기 원하는 메인 칩과 상기 데이터를 주고 받는 버스 칩을 구비하는 것을 특징으로 하는 시스템 인 패키지.
  2. 제1 항에 있어서, 상기 메인 칩들은 범용 칩인 것을 특징으로 하는 시스템 인 패키지.
  3. 제1 항에 있어서, 상기 메인 칩들의 패드와 상기 버스 칩의 패드는 와이어 본딩되는 것을 특징으로 하는 시스템 인 패키지.
  4. 제1 항에 있어서, 상기 메인 칩들중 가장 작은 입/출력 포트의 개수를 초과하는 입/출력 포토들을 메인 칩에서, 상기 가장 작은 입/출력 포트를 초과하는 입/출력 포트는 상기 버스 칩과 개별적으로 연결되는 것을 특징으로 하는 시스템 인 패키지.
  5. 제3 항에 있어서, 상기 메인 칩들중에서 동종의 칩들에서, 동일한 데이터를 입/출력하는 패드들은 일직선으로 와이어 본딩되는 것을 특징으로 하는 시스템 인 패키지.
  6. 제3 항에 있어서, 상기 와이어 본딩되는 패드들은 상기 칩의 가장 자리로 돌출된 구조를 갖는 것을 특징으로 하는 시스템 인 패키지.
  7. 제3 항에 있어서, 상기 버스 칩의 상부에 상기 메인 칩들은 적층되어 있는 것을 특징으로 하는 시스템 인 패키지.
  8. 제3 항에 있어서, 상기 메인 칩들의 상부에 상기 버스 칩이 적층되어 있는 것을 특징으로 하는 시스템 인 패키지.
  9. 제1 항에 있어서, 상기 메인 칩들에 제공되는 데이터는 다른 메인 칩들로부터 출력되고, 상기 메인 칩들로부터 출력되는 데이터는 다른 메인 칩들로 제공되는 것을 특징으로 하는 시스템 인 패키지.
  10. 제1 항에 있어서, 상기 버스 칩은
    상기 메인 칩들과 신호 및 상기 데이터를 주고 받는 내부 입/출력용 패드; 및
    상기 시스템 인 패키지의 외부와 상기 신호 및 데이터를 주고 받는 외부 입/ 출력용 패드를 구비하는 것을 특징으로 하는 시스템 인 패키지.
  11. 제3 항에 있어서, 상기 와이어 본딩은 상기 메인 칩들과 상기 버스 칩을 적층하면서 수행되는 것을 특징으로 하는 시스템 인 패키지.
  12. 제3 항에 있어서, 상기 와이어 본딩은 상기 메인 칩들과 상기 버스 칩을 모두 적층한 후에 수행되는 것을 특징으로 하는 시스템 인 패키지.
  13. 제1 항에 있어서, 상기 선택 신호에 의해 선택되지 않은 상기 메인 칩은 대기 상태로 진입하는 것을 특징으로 하는 시스템 인 패키지.
KR1020080136326A 2008-12-30 2008-12-30 시스템 인 패키지 KR20100078152A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080136326A KR20100078152A (ko) 2008-12-30 2008-12-30 시스템 인 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136326A KR20100078152A (ko) 2008-12-30 2008-12-30 시스템 인 패키지

Publications (1)

Publication Number Publication Date
KR20100078152A true KR20100078152A (ko) 2010-07-08

Family

ID=42639416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136326A KR20100078152A (ko) 2008-12-30 2008-12-30 시스템 인 패키지

Country Status (1)

Country Link
KR (1) KR20100078152A (ko)

Similar Documents

Publication Publication Date Title
CN101350345B (zh) 半导体器件
US8564093B2 (en) Semiconductor device and manufacturing method therefor
US8760181B2 (en) Semiconductor system and device for identifying stacked chips and method thereof
US7834450B2 (en) Semiconductor package having memory devices stacked on logic device
KR101924388B1 (ko) 재배선 구조를 갖는 반도체 패키지
US8902680B2 (en) Identifying stacked dice
US20140048947A1 (en) System package
KR20110018263A (ko) 근접장 커플링을 사용하는 적층 장치 구성을 위한 고속 무선 직렬 통신 링크
KR20130054382A (ko) 저밀도 저 레이턴시 및 고밀도 고 레이턴시 블록들을 가진 와이드 입출력 메모리
JP2010015654A (ja) 電子回路装置
KR101251916B1 (ko) 반도체 집적회로
CN105988958B (zh) 半导体器件和包括半导体器件的半导体系统
US9356000B2 (en) Semiconductor integrated circuit and semiconductor system with the same
KR20100078152A (ko) 시스템 인 패키지
TWI262564B (en) Multi-functional chip construction
US20080116572A1 (en) Semiconductor memory modules, methods of arranging terminals therein, and methods of using thereof
JPWO2003103047A1 (ja) Ｉｃチップの選択・カウント機能を備えた積層型ｉｃ装置
CN114036086A (zh) 基于三维异质集成的串行接口存储芯片
US9236295B2 (en) Semiconductor chip, semiconductor apparatus having the same and method of arranging the same
JP2004039896A (ja) 半導体装置
JP2008187049A (ja) システムインパッケージ装置
JP2007193923A (ja) 半導体デバイス
CN114883291A (zh) 用于立体封装的可配置转接板和立体封装结构
KR101923727B1 (ko) 적층형 반도체 모듈
JP2013243255A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid