JPWO2003001579A1 - 基板処理装置及び基板処理方法 - Google Patents

基板処理装置及び基板処理方法 Download PDF

Info

Publication number
JPWO2003001579A1
JPWO2003001579A1 JP2003507876A JP2003507876A JPWO2003001579A1 JP WO2003001579 A1 JPWO2003001579 A1 JP WO2003001579A1 JP 2003507876 A JP2003507876 A JP 2003507876A JP 2003507876 A JP2003507876 A JP 2003507876A JP WO2003001579 A1 JPWO2003001579 A1 JP WO2003001579A1
Authority
JP
Japan
Prior art keywords
processing
substrate
insulating film
processing unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003507876A
Other languages
English (en)
Inventor
石田　大
大 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2003001579A1 publication Critical patent/JPWO2003001579A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Abstract

常圧下で層間絶縁膜形成する第１の処理ユニット群に対して、真空下又は加圧下で例えば電子線や紫外線の照射、ＣＶＤ、あるいは洗浄処理等を行う第２の処理ユニット群を一体的に設ける構成としたので、特にダマシン工程において処理時間を短縮でき、処理能力当りのフットプリントを減少させることができる。また、このように処理時間を短縮させることで、例えば絶縁膜としてポーラス膜を用いた場合であっても、大気中の水分を吸収して膜質が悪化してしまうことを防止し、良質な絶縁膜を形成することができる。

Description

技術分野
本発明は、例えば半導体デバイス製造等の技術分野に属し、特に基板上に層間絶縁膜を形成したりするための基板処理装置及び基板処理方法に関する。
背景技術
半導体デバイスの製造工程においては、例えば、ＳＯＤ（Ｓｐｉｎ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）システムにより常圧下で層間絶縁膜を形成している。このＳＯＤシステムでは、ゾル−ゲル方法等により、ウェハ上に塗布膜をスピンコートし、化学的処理又は加熱処理等を施して層間絶縁膜を形成している。
ゾル−ゲル方法により層間絶縁膜を形成する場合には、まず半導体ウェハ（以下、「ウェハ」と呼ぶ。）上に絶縁膜材料、例えばＴＥＯＳ（テトラエトキシシラン）のコロイドを有機溶媒に分散させた溶液を供給する。次に、溶液が供給されたウェハをゲル化処理し、次いで溶媒の置換を行い、ベーキング処理等を行う。
一方、近年では、デバイスの高速化及び高集積化を図るため、低誘電率の絶縁膜を多層に積層し配線構造を多層とし、ダマシン法により配線形成を行っている。ダマシン法は、層間絶縁膜にエッチング等により所定の溝を予め形成し、スパッタ法やＣＶＤ法により溝内部にＡｌやＣｕ等の導電性の配線材料を埋めこみ、ＣＭＰ技術等により溝外に堆積した配線材料を除去することにより配線を形成する技術である。
しかしながら、ダマシン工程においては、ＳＯＤシステムによる絶縁膜塗布処理、ゲル化処理、あるいはベーキング処理等の一連の処理に要する時間と、ＣＶＤ等の金属配線形成に要する処理時間とを比較すると、圧倒的にＳＯＤシステムによる処理時間の方が長くかつプロセス数も多い。従って、高効率化のために、ＳＯＤシステムに対しＣＶＤ装置等をインライン化する要請が高まっている。
また、絶縁膜質の観点からも、ダマシン工程において、当該ＳＯＤシステムから絶縁膜が形成されたウェハが搬出された後、ＣＶＤ装置に搬入するまでに時間を要し、この間に絶縁膜の状態が悪化するという問題がある。
特に、近年ではデバイスの高速化及び低消費電力化を図るため、低誘電率の絶縁膜、例えば膜中に気泡が形成されたポーラス膜を使用する場合があるが、上述のように搬入までに時間がかかると、ポーラス膜中の気泡により大気中の水分を吸収してしまい、膜質が悪化するおそれがある。
発明の開示
以上のような事情に鑑み、本発明の目的は、絶縁膜及び配線形成処理における処理時間の短縮、かつ塗布絶縁膜質の状態の良好維持を達成することができる基板処理装置及び基板処理方法を提供することにある。
上記目的を達成するため、本発明の第１の観点は、常圧下で基板上に絶縁膜を形成するための複数の第１の処理ユニットが配置された第１の処理ユニット群と、前記複数の第１の処理ユニットに対して基板の搬送を行う第１の搬送ユニットと、前記絶縁膜が形成された基板に対して真空下又は加圧下で処理を行う複数の第２の処理ユニットが配置された第２の処理ユニット群と、前記複数の第２の処理ユニットにそれぞれ接続して設けられ、内部の圧力制御が可能な複数のロードロック室と、前記第１の処理ユニット群と前記複数のロードロック室との間で基板の搬送を行う第２の搬送ユニットとを具備する。
本発明では、例えば、常圧下で層間絶縁膜を形成する第１の処理ユニット群に対して、真空下又は加圧下で例えば電子線や紫外線の照射、ＣＶＤ、あるいは洗浄処理等を行う第２の処理ユニット群を一体的に設ける構成としたので、特にダマシン工程において処理時間を短縮でき、処理能力当りのフットプリントを減少させることができる。また、このように処理時間を短縮させることで、例えば絶縁膜としてポーラス膜を用いた場合であっても、大気中の水分を吸収して膜質が悪化してしまうことを防止し、良質な絶縁膜を形成することができる。
本発明の一の形態によれば、前記第２の処理ユニットは水平方向に配列され、第２の搬送ユニットは水平方向の搬送を行う。また、あるいは前記第２処理ユニットは垂直方向に多段に配置され、前記第２の搬送ユニットは垂直方向の搬送を行う。これにより、第２の処理ユニットを水平方向に配列しても、垂直方向に配列しても第２の処理ユニットへ基板を搬送することができる。
本発明の一の形態によれば、前記第１の処理ユニット群は、少なくとも、基板上に処理液を回転塗布する塗布処理ユニットと、基板に対して熱的処理を施す熱処理ユニットとを具備する。前記第２の処理ユニット群は、前記絶縁膜を硬化させる電子線照射ユニット及び前記絶縁膜の表面状態を改質させる紫外線照射ユニットのうち少なくとも一方を具備する。これにより、第１の処理ユニット群による絶縁膜の形成と、第２の処理ユニット群による電子線や紫外線の照射等の後処理を連続して行うことができるので、処理時間を短縮でき良質な絶縁膜の形成を行うことができる。
本発明の一の形態によれば、前記第２の処理ユニット群は、ＣＶＤ装置を更に具備する。これにより、例えば、ダマシン工程において層間絶縁膜形成及び配線形成の処理時間を短縮でき、効率的に処理を行うことができる。また、このように処理時間を短縮させることで、絶縁膜質の状態を良好に維持できるため、良質な絶縁膜を形成することができる。
本発明の一の形態によれば、前記第２の処理ユニットと前記ロードロック室との間で基板を搬送する搬送アームを更に具備する。これにより、ロードロック室内にある基板を第２の処理ユニットへ搬送できるので、第１の処理ユニットから第２の搬送ユニット及びロードロック室を介して第２の処理ユニットへ基板を連続的に搬送することができる。このような搬送アームは、例えばロードロック室内に配置させることが好ましい。また、第１の搬送ユニットと第２の搬送ユニットとの間で基板の受け渡しを行うために、第１の処理ユニット群のうちの少なくとも１つのユニットに複数のピンを設けるようにしてもよい。
本発明の第２の観点は、常圧下で基板上に絶縁膜を形成するための複数の第１の処理ユニットが配置された第１の処理ユニット群と、前記絶縁膜が形成された基板に対して真空下又は加圧下で処理を行う複数の第２の処理ユニットが配置された第２の処理ユニット群と、前記複数の第２の処理ユニットにそれぞれ接続して設けられ、内部の圧力制御が可能な複数のロードロック室と、前記第１の処理ユニット群と前記ロードロック室との間で基板の受け渡しを行う搬送ユニットと、前記ロードロック室に設けられ、前記搬送ユニットで搬送された基板を前記第２の処理ユニットへ搬送する搬送アームと、前記複数の第１の処理ユニットで絶縁膜を形成した後、基板を前記搬送ユニットにより前記ロードロック室に搬送するとともに、前記搬送アームにより前記第２の処理ユニットへ基板を搬送して、この第２の処理ユニットで処理を行うように制御する制御部とを具備する。
本発明では、第１の処理ユニット群による絶縁膜の形成及び第２の処理ユニット群による電子線や紫外線の照射等の後処理を連続して行うことができるので、処理時間を短縮でき良質な絶縁膜の形成を行うことができる。また、第２の処理ユニットで例えばＣＶＤ装置等を設ける構成とすれば、特にダマシン工程において層間絶縁膜形成及び配線形成の処理時間を短縮でき、効率的に処理を行うことができる。また、このように処理時間を短縮させることで、例えば絶縁膜としてポーラス膜を用いた場合であっても、このポーラス膜に隣接して積層される他の層間絶縁膜が吸収されてしまうことを防止し、良質な絶縁膜を形成することができる。
本発明の第３の観点は、常圧下で基板上に絶縁膜を形成する複数の第１の処理ユニットが配置された第１の処理ユニット群と、前記複数の第１の処理ユニットに対して基板の搬送を行う第１の搬送ユニットと、前記絶縁膜が形成された基板に対して真空下又は加圧下で処理を行う複数の第２の処理ユニットが配置された第２の処理ユニット群と、前記複数の第２の処理ユニットにそれぞれ接続して設けられ、内部の圧力制御が可能な複数のロードロック室と、前記複数の第１の処理ユニットと前記複数のロードロック室とに隣接して設けられ、基板を収容するカセットが複数配列されたカセットステーションとを具備する。
本発明では、１つのカセットステーションで絶縁膜を形成する第１の処理ユニット群と、例えば真空下又は加圧下で電子線や紫外線の照射やＣＶＤ処理等を行う第２の処理ユニット群とを連結した構成としているので、特にダマシン工程において処理時間を短縮でき、処理能力当りのフットプリントを減少させることができる。また、このように処理時間を短縮させることで、絶縁膜質の状態を良好に維持できるため、良質な絶縁膜を形成することができる。
本発明の基板処理方法は、第１の処理ユニット群内で常圧下で基板上に絶縁膜を形成する工程と、前記第１の処理ユニット群内に配置され、第１の処理ユニット群に隣接する第２の処理ユニット群に対し基板の搬送を行う中間受け渡し部へ基板を搬送する工程と、前記中間受け渡し部から前記第２の処理ユニット群へ搬送する工程と、前記第２の処理ユニット群内で真空下で基板に電子線を照射する工程とを具備する。
本発明では、第１の処理ユニット群内での常圧下での絶縁膜の形成と、第２の処理ユニット群内での真空下の電子線照射を連続的に行う。また、第１の処理ユニット群から第２の処理ユニット群への基板の搬送は中間受け渡し部を介して行う。このような連続した常圧下及び真空下での処理により、処理時間を短縮でき良質な絶縁膜の形成を行うことができる。ここで、第１の処理ユニット群内には、常圧下で基板に対して処理行う複数の第１の処理ユニットが配置されているものとする。また第２の処理ユニット群内には、真空下で基板に対して処理行う複数の第１の処理ユニットが配置されているものとする。
また、本発明は、前記絶縁膜が形成された基板に対して、前記第１の処理ユニット群内で常圧下で加熱処理を行ってもよいし、あるいは、前記絶縁膜が形成された基板に対して、前記第２の処理ユニット群内で真空下で加熱処理を行ってもよい。このように、常圧下又は真空下で加熱処理を行えるようにすることで、特にダマシン工程に対応した処理が可能となり、またその処理時間を短縮でき良質な絶縁膜を形成することができる。
本発明の更に別の観点は、常圧下で基板上に絶縁膜を形成するための複数の第１の処理ユニットが複数配置された第１の処理ユニット群と、基板に対しＣＶＤにより他の絶縁膜を形成するＣＶＤ装置と、前記第１の処理ユニット群とＣＶＤ装置との間で基板の搬送を行う搬送ユニットとを備え、前記第１の処理ユニット群における前記第１の処理ユニットで基板上に層間絶縁膜を形成する工程と、前記搬送ユニットにより前記絶縁膜形成された基板を前記ＣＶＤ装置に搬送し他の絶縁膜を追加形成する工程とを具備する。
本発明では、常圧処理ユニットによる絶縁膜形成と、ＣＶＤ装置による上下層用の他の絶縁膜形成とを搬送ユニットによる基板の搬送により連続して行う構成としたので、特にダマシン工程において処理時間を短縮でき、処理能力当りのフットプリントを減少させることができる。
発明を実施するための最良の形態
以下、本発明の実施の形態を図面に基づき説明する。
図１〜図３は本発明の一実施形態に係る絶縁膜処理システムの全体構成を示す図であって、図１は平面図、図２は正面図および図３は背面図である。
この絶縁膜処理システム１は、基板としての半導体ウェハＷをウェハカセットＣＲで複数枚たとえば２５枚単位で外部からシステムに搬入し、又はシステムから搬出したり、ウェハカセットＣＲに対してウェハＷを搬入・搬出したりするためのカセットステーション１０と、ＳＯＤ塗布工程の中で１枚ずつウェハＷに所定の処理を常圧下で施す枚葉式の各種処理ユニットを所定位置に多段配置してなる常圧処理ブロック１１と、ウェハＷに所定の処理を真空下又は加圧下で施す枚葉式の各種処理ユニットを配列してなる真空／加圧処理ブロック１２とを一体に接続した構成を有している。以下、圧力を常圧よりも高くすることを「加圧」という。
カセットステーション１０では、図１に示すように、カセット載置台２０上の突起２０ａの位置に複数個たとえば４個までのウェハカセットＣＲがそれぞれのウェハ出入口を常圧処理ブロック１１側に向けてＸ方向一列に載置され、カセット配列方向（Ｘ方向）およびウェハカセットＣＲ内に収納されたウェハのウェハ配列方向（Ｚ垂直方向）に移動可能なウェハ搬送体２１が各ウェハカセットＣＲに選択的にアクセスするようになっている。さらに、このウェハ搬送体２１は、θ方向に回転可能に構成されており、後述するように常圧処理ブロック１１側の第３の処理装置群Ｇ３の多段ユニット部に属する受け渡し・冷却プレート（ＴＣＰ）にもアクセスできるようになっている。
常圧処理ブロック１１では、図１に示すように、中心部に垂直搬送型の垂直搬送ユニット２２が設けられ、その周りに常圧処理ユニットが複数の組に亙って多段に配置されている。この例では、４組Ｇ１，Ｇ２，Ｇ３，Ｇ４の多段配置構成であり、第１および第２の処理装置群Ｇ１，Ｇ２の多段ユニットはシステム正面（図１において手前）側に並設され、第３の処理装置群Ｇ３の多段ユニットはカセットステーション１０に隣接して配置され、第４の処理装置群Ｇ４の多段ユニットは真空／加圧処理ブロック１２に隣接して配置されている。
図２に示すように、第１の処理装置群Ｇ１、また第２の処理装置群Ｇ２では、カップＣＰ内でウェハＷをスピンチャックに載せて絶縁膜材料を供給し、ウェハを回転させることによりウェハ上に均一な絶縁膜を塗布するＳＯＤ塗布処理ユニット（ＳＣＴ）と、カップＣＰ内でウェハＷをスピンチャックに載せてＨＭＤＳ及びヘプタン等のエクスチェンジ用薬液を供給し、ウェハ上に塗布された絶縁膜中の溶媒を乾燥工程前に他の溶媒に置き換える処理を行うソルベントエクスチェンジ処理ユニット（ＤＳＥ）とが下から順に２段に重ねられている。
第１の処理装置群Ｇ１では、ＳＯＤ塗布処理ユニット（ＳＣＴ）が上段に配置されている。なお、必要に応じて第１の処理装置群Ｇ１の下段にＳＯＤ塗布処理ユニット（ＳＣＴ）やソルベントエクスチェンジ処理ユニット（ＤＳＥ）等を配置することも可能である。
図３に示すように、第３の処理装置群Ｇ３では、受け渡し・冷却プレート（ＴＣＰ）と、２つの冷却処理ユニット（ＣＰＬ）と、エクステンションユニット（ＥＸＴ）と、エージング処理ユニット（ＤＡＣ）と、２つの低温加熱処理ユニット（ＬＨＰ）とが下から順に多段に配置されている。
第４の処理装置群Ｇ４では、トランジションユニット（ＴＲＳ）と、２つの冷却処理ユニット（ＣＰＬ）と、エージング処理ユニット（ＤＡＣ）と、低温加熱処理ユニット（ＬＨＰ）と、低酸素キュア・冷却処理ユニット（ＤＣＣ）と、低酸素高温加熱処理ユニット（ＯＨＰ）とが多段に配置されている。
受け渡し・冷却プレート（ＴＣＰ）は、図示しないが下段にウェハＷを冷却する冷却板、上段に受け渡し台を有する２段構造とされ、カセットステーション１０と常圧処理ブロック１１との間でウェハＷの受け渡しを行う。エクステンションユニット（ＥＸＴ）も同様にカセットステーション１０と常圧処理ブロック１１との間でウェハＷの受け渡しを行う。エージング処理ユニット（ＤＡＣ）は密閉化可能な処理室内にＮＨ３＋Ｈ２Ｏを導入してウェハＷをエージング処理し、ウェハＷ上の絶縁膜材料膜をウェットゲル化する。冷却処理ユニット（ＣＰＬ）はウェハＷが載置される冷却板を有し、ウェハＷを冷却処理する。低温加熱処理ユニット（ＬＨＰ）はウェハＷを加熱する熱板を有し、例えば１００℃〜２００℃の温度で加熱処理する。低酸素高温加熱処理ユニット（ＯＨＰ）は密閉化可能な処理室内にウェハＷが載置される熱板を有し、熱板の外周の穴から均一にＮ２を吐出しつつ処理室上部中央より排気し、低酸素化雰囲気中でウェハＷを高温加熱処理する。トランジションユニット（ＴＲＳ）については後述する。
図３を参照して、垂直搬送ユニット２２は筒状支持体４９の内側に、上下方向（Ｚ方向）に昇降自在なウェハ搬送装置４６を装備している。筒状支持体４９は図示しないモータの回転軸に接続されており、このモータの回転駆動力によって、前記回転軸を中心としてウェハ搬送装置４６と一体に回転する。従って、ウェハ搬送装置４６はθ方向に回転自在となっている。このウェハ搬送装置４６の搬送基台４７上にはピンセット４８が例えば３本備えられており、これらのピンセット４８は垂直搬送ユニット２２の周囲に配置された常圧処理ユニットにアクセスしてこれら処理ユニットとの間でウェハＷの受け渡しを行う。
真空／加圧処理ブロック１２には、システム背面側に、ウェハＷを搬送するための水平搬送ユニット２３がレール２６に沿ってＹ方向に移動可能、かつモータ２８によってθ方向に回転可能に配置されている。
真空／加圧処理ブロック１２の正面側には、それぞれＣＶＤ装置３７、加熱処理装置３８、電子線照射ユニット（ＥＢ）３９及び紫外線照射ユニット（ＵＶ）４０がＹ方向に並設されている。これらＣＶＤ装置３７、加熱処理装置３８、電子線照射ユニット（ＥＢ）３９及び紫外線照射ユニット（ＵＶ）４０では真空状態でそれぞれの処理が行われるようになっている。
これらＣＶＤ装置３７、加熱処理装置３８、電子線照射ユニット（ＥＢ）３９及び紫外線照射ユニット（ＵＶ）４０には、例えば４つのロードロック室３１がそれぞれ接続されており、上記水平搬送ユニット２３は、これらロードロック室３１にアクセス可能となっている。
図４に示すように、ロードロック室３１の背面側と正面側には、それぞれ開口部３２及び５０が形成され、これら開口部３２及び５０にはそれぞれ内部を密閉するためのゲートバルブ４４及び４５が設けられている。この背面側の開口部３２から水平搬送ユニット２３の搬送アームがアクセスし、正面側の開口部４５から内部に設けられたアーム３５がＣＶＤ装置３７、加熱処理装置３８、電子線照射ユニット（ＥＢ）３９側へアクセス可能とされている。
このロードロック室３１内には、昇降ピン４１と上述のアーム３５とが設けられている。昇降ピン４１は昇降シリンダ３３の駆動によりＺ方向に昇降可能とされており、この上昇駆動により上記水平搬送ユニット２３から搬送されてくるウェハＷを裏面側から支持する。一方、アーム３５は、図示しない移動機構によりＸ方向に移動可能になっており、昇降ピン４１により支持されたウェハＷがその昇降ピン４１の下降駆動によりアーム３５に受け渡されるようになっている。
また、これらロードロック室３１には、ＣＶＤ装置３７内、加熱処理装置３８内、電子線照射ユニット（ＥＢ）３９内及び紫外線照射ユニット（ＵＶ）内の真空状態の圧力とそれぞれ等しくなるように、室内を真空にし又は常圧よりも高く加圧する圧力制御部４２が設けられている。このようにロードロック室３１を各真空／加圧処理ユニットごとに設けることにより、各真空／加圧処理ユニット内の圧力がそれぞれ異なる場合であっても、それらの異なる圧力に対応して容易に圧力調整が可能となる。
図５は、第４の処理装置群Ｇ４におけるトランジションユニット（ＴＲＳ）の破断斜視図である。このトランジションユニット（ＴＲＳ）では、ウェハＷを支持する例えば３本の支持ピン９２が、図示しない駆動機構によりＸ方向に移動可能かつＺ方向に昇降可能とされている。Ｘ方向及びＺ方向の駆動機構としては、例えばステッピングモータによるベルト駆動等を使用している。また、このトランジションユニット（ＴＲＳ）の両側面には開口部９１が形成されており、これら開口部９１からピンセット４８及び水平搬送ユニット２３の搬送アームが入出可能とされている。従って、ウェハＷは、ピンセット４８から支持ピン９２を介して水平搬送ユニット２３に受け渡されることにより、常圧処理ブロック１１と真空／加圧処理ブロック１２との間で搬送されるようになっている。
本実施形態の絶縁膜処理システム１では、真空／加圧処理ブロック１２における各処理装置３７、３８、３９、４０は真空下で処理を行う装置を例に挙げたが、これらに加えて、加圧下でウェハＷの洗浄を行う洗浄装置や、フォトリソグラフィで使用されるレジストを真空下で剥離するためのアッシング装置等をＹ方向に増設することも可能である。
図６及び図７は、上記ＳＯＤ塗布処理ユニット（ＳＣＴ）を示す平面図及び断面図である。このＳＯＤ塗布処理ユニット（ＳＣＴ）の中央部には廃液管５３を有する環状のカップＣＰが配設され、カップＣＰの内側には、基板を水平に保持するスピンチャック５２が配置されている。スピンチャック５２は真空吸着によってウェハＷを固定保持した状態で駆動モータ５４によって回転駆動されるようになっている。この駆動モータ５４は、ユニット底板５１に設けられた開口５１ａに昇降移動可能に配置され、例えばアルミニウムからなるキャップ状のフランジ部材５８を介して例えばエアシリンダからなる昇降駆動手段６０及び昇降ガイド手段６２と結合されている。
ウェハＷの表面に層間絶縁膜材料を吐出するノズル７７には図示しない絶縁膜材料の供給源から延びた供給管８３が接続されている。このノズル７７はノズルスキャンアーム７６の先端部にノズル保持体７２を介して着脱可能に取り付けられている。このノズルスキャンアーム７６は、ユニット底板５１の上に一方向（Ｙ方向）に敷設されたガイドレール７４上で水平移動可能な垂直支持部材７５の上端部に取り付けられており、図示しないＹ方向駆動機構によって垂直支持部材７５と一体にＹ方向に移動するようになっている。
カップＣＰの側方にはノズル７７が待機するためのノズル待機部７３が設けられており、このノズル待機部７３では異種類の絶縁膜材料を吐出させるためにその種類に応じた複数のノズルが備えられ、必要に応じてノズルが交換されて塗布処理が行われるようになっている。
図８は上述した低酸素キュア・冷却処理ユニット（ＤＣＣ）の平面図、図９はその断面図である。
低酸素キュア・冷却処理ユニット（ＤＣＣ）は、加熱処理室３４１と、これに隣接して設けられた冷却処理室３４２とを有しており、この加熱処理室３４１は、設定温度が２００〜４７０℃とすることが可能な熱板３４３を有している。この低酸素キュア・冷却処理ユニット（ＤＣＣ）は、さらに垂直搬送ユニット２２との間でウェハＷを受け渡しする際に開閉されるゲートシャッター３４４と、加熱処理室３４１と冷却処理室３４２との間を開閉するためのゲートシャッター３４５と、熱板３４３の周囲でウェハＷを包囲しながら第２のゲートシャッター３４５と共に昇降されるリングシャッター３４６とを有している。更に、熱板３４３には、ウェハＷを載置して昇降するための３本のリフトピン３４７が昇降自在に設けられている。なお、熱板３４３とリングシャッター３４６との間に遮蔽板スクリーンを設けてもよい。
加熱処理室３４１の下方には、上記リフトピン３４７を昇降するための昇降機構３４８と、リングシャッター３４６を第２のゲートシャッター３４５と共に昇降するための昇降機構３４９と、第１のゲートシャッター３４４を昇降して開閉するための昇降機構３５０とが設けられている。
加熱処理室３４１内には、後述するようにリングシャッター３４６からパージ用のガスとしてＮ２ガスが供給されるようになっている。また、加熱処理室３４１の上部には排気管３５１が接続され、加熱処理室３４１内はこの排気管３５１を介して排気されるように構成されている。
この加熱処理室３４１と冷却処理室３４２とは、連通口３５２を介して連通されており、ウェハＷを載置して冷却するための冷却板３５３がガイドプレート３５４に沿って移動機構３５５により水平方向に移動自在に構成されている。これにより、冷却板３５３は、連通口３５２を介して加熱処理室３４１内に進入することができ、加熱処理室３４１内の熱板３４３により加熱された後のウェハＷをリフトピン３４７から受け取って冷却処理室３４２内に搬入し、ウェハＷの冷却後、ウェハＷをリフトピン３４７に戻すようになっている。
なお、冷却板３５３の設定温度は、例えば１５〜２５℃であり、冷却されるウェハＷの適用温度範囲は、例えば２００〜４７０℃である。
さらに、冷却処理室３４２は、供給管３５６を介してその中にＮ２等の不活性ガスが供給されるように構成され、さらに、その中が排気管３５７を介して外部に排気されるように構成されている。これにより、加熱処理室３４１同様に、冷却処理室３４２内が低酸素濃度（例えば５０ｐｐｍ以下）雰囲気に維持されるようになっている。
図１０は、絶縁膜処理システム１の制御系を示すブロック図である。符号８４は、上記ウェハ搬送体２１、垂直搬送ユニット２２、水平搬送ユニット２３、ロードロック室３１のアーム３５等の搬送系を示している。また、８５は、ＳＯＤ塗布処理ユニット（ＳＣＴ）やソルベントエクスチェンジ処理ユニット（ＤＳＥ）等の塗布処理系ユニットを示しており、８６は熱処理系ユニットを示している。３７はＣＶＤ装置、３８は加熱処理装置、３９は電子線照射ユニット（ＥＢ）、４０は紫外線照射ユニット（ＵＶ）を示している。
これらの各ユニットや装置は、それぞれ各処理を行うための図示しない個別のコントローラを有しており、中央制御装置９０は、当該各個別のコントローラを統括的に制御するようになっている。
次に、図１１に示すフローを参照しながら、以上説明した絶縁膜処理システム１の一連の処理工程を説明する。
先ず、ウェハカセットＣＲからウェハ搬送体２１、第３の処理装置群Ｇ３のエクステンションユニット（ＥＸＴ）、垂直搬送ユニット２２、第４の処理装置群Ｇ４のトランジションユニット（ＴＲＳ）、水平搬送ユニット２３及びロードロック室３１を介してＣＶＤ装置３７へ搬送される。そしてここで、図１２（ａ）に示すように、例えば下層配線としてＣｕ膜２０１を形成する（ステップ１）。
更に、このＣＶＤ装置３７において、図１２（ｂ）に示すように、Ｃｕ膜を保護するための絶縁膜（Ｃｕキャップ層）２０２をＣＶＤにより形成する（ステップ２）。このＣｕキャップ層として、例えばＳｉＮ膜やＳｉＣ膜を形成する。
そしてウェハＷは、ロードロック室３１、水平搬送ユニット２３、トランジションユニット（ＴＲＳ）及び垂直搬送ユニット２２を介して冷却処理ユニット（ＣＰＬ）に搬入され、ここで冷却処理が行われる（ステップ３）。
次に、ウェハＷは垂直搬送ユニット２２を介して、ＳＯＤ塗布処理ユニット（ＳＣＴ）において、例えばウェハＷ上に２００ｎｍ〜５００ｎｍ前後、より好ましくは３００ｎｍ程度の厚さの有機絶縁膜材料を常圧下でスピンコートにより塗布する（ステップ４）。これにより、図１２（ｃ）に示すように、ウェハＷ上に有機絶縁膜２０３が形成される。ここでは、有機絶縁膜材料としては、ＳＩＬＫを用いた。
次に、ウェハＷは垂直搬送ユニット２２を介して、低温加熱処理ユニット（ＬＨＰ）へ搬送され、ここで例えばウェハＷを１５０℃前後６０秒間程度低温加熱処理される（ステップ５）。
次に、ウェハＷは垂直搬送ユニット２２を介して、低酸素高温加熱処理ユニット（ＯＨＰ）へ搬送され、低酸素化雰囲気中において、例えばウェハＷを２００℃〜３５０℃で６０秒間程度高温加熱処理される（ステップ６）。
次に、ウェハＷは垂直搬送ユニット２２を介して、低酸素キュア・冷却処理ユニット（ＤＣＣ）へ搬送され、低酸素雰囲気中において、ウェハＷを４５０℃前後６０秒間程度高温加熱処理し、その後２３℃前後で冷却処理する（ステップ７）。
次に、ウェハＷは垂直搬送ユニット２２を介して、冷却処理ユニット（ＣＰＬ）へ搬送され、ウェハＷは２３℃前後に冷却される（ステップ８）。
次に、ウェハＷは垂直搬送ユニット２２を介して、ＳＯＤ塗布処理ユニット（ＳＣＴ）へ搬送され、例えば３００ｎｍ〜１１００ｎｍ程度、より好ましくは７００ｎｍ程度の厚さの無機絶縁膜材料が塗布される（ステップ９）。これにより、図１２（ｄ）に示すように、有機絶縁膜２０３上に無機絶縁膜２０４が形成される。ここでは、無機絶縁膜材料としては、Ｎａｎｏｇｌａｓｓを用いた。
次に、ウェハＷは垂直搬送ユニット２２を介して、エージング処理ユニット（ＤＡＣ）へ搬送され、処理室内に（ＮＨ３＋Ｈ２Ｏ）ガスが導入されて、ウェハＷ上の無機絶縁膜材料がゲル化処理される（ステップ１０）。
次に、ウェハＷは垂直搬送ユニット２２を介して、ソルベントエクスチェンジ処理ユニット（ＤＳＥ）へ搬送され、ウェハＷ上にエクスチェンジ用薬液が供給され、ウェハ上に塗布された絶縁膜中の溶媒を他の溶媒に置き換える処理が行われる（ステップ１１）。
次に、ウェハＷは低温加熱処理ユニット（ＬＨＰ）で低温加熱処理され（ステップ１２）、低酸素高温加熱処理ユニット（ＯＨＰ）で低酸素化雰囲気中において、高温加熱処理され（ステップ１３）、低酸素キュア・冷却処理ユニット（ＤＣＣ）で、低酸素雰囲気中において高温加熱処理され、その後２３℃前後で冷却処理され（ステップ１４）、冷却処理ユニット（ＣＯＬ）で冷却処理される（ステップ１５）。
次に、ウェハＷは垂直搬送ユニット２２を介して、ＳＯＤ塗布処理ユニット（ＳＣＴ）へ搬送され、例えばウェハＷ上に２００ｎｍ〜５００ｎｍ前後、より好ましくは３００ｎｍ程度の厚さの有機絶縁膜材料をスピンコートにより塗布する（ステップ１６）。これにより、図１２（ｅ）に示すように、無機絶縁膜２０４上に有機絶縁膜２０５が形成される。ここでは、有機絶縁膜材料としては、ＳＩＬＫを用いた。
次に、ウェハＷは低温加熱処理ユニット（ＬＨＰ）で低温加熱処理され（ステップ１７）、低酸素高温加熱処理ユニット（ＯＨＰ）で低酸素化雰囲気中において、高温加熱処理され（ステップ１８）、低酸素キュア・冷却処理ユニット（ＤＣＣ）で、低酸素雰囲気中において高温加熱処理され、その後２３℃前後で冷却処理され（ステップ１９）、冷却処理ユニット（ＣＯＬ）で冷却処理される（ステップ２０）。
次に、ウェハＷは垂直搬送ユニット２２を介して、ＳＯＤ塗布処理ユニット（ＳＣＴ）へ搬送され、例えばウェハＷ上に３００ｎｍ〜１１００ｎｍ程度、より好ましくは７００ｎｍ程度の厚さの無機絶縁膜材料を塗布する（ステップ２１）。これにより、図１３（ａ）に示すように、有機絶縁膜２０５上に無機絶縁膜２０６が形成され、ウェハＷ上の下層配線２０１上には、有機絶縁膜及び無機絶縁膜が積層されてなる層間絶縁膜が形成される。ここでは、無機絶縁膜材料としては、Ｎａｎｏｇｌａｓｓを用いた。
次に、ウェハＷは垂直搬送ユニット２２を介して、エージング処理ユニット（ＤＡＣ）へ搬送され、処理室内に（ＮＨ３＋Ｈ２Ｏ）ガスを導入してウェハＷ上の無機絶縁膜材料をゲル化する（ステップ２２）。
次に、ウェハＷは垂直搬送ユニット２２を介して、エクスチェンジ用薬液塗布処理ユニット（ＳＣＴ）へ搬送され、ウェハＷ上にエクスチェンジ用薬液が供給され、ウェハ上に塗布された絶縁膜中の溶媒を他の溶媒に置き換える処理が行われる（ステップ２３）。
次に、ウェハＷは低温加熱処理ユニット（ＬＨＰ）で低温加熱処理され（ステップ２４）、低酸素高温加熱処理ユニット（ＯＨＰ）で低酸素化雰囲気中において、高温加熱処理され（ステップ２５）、低酸素キュア・冷却処理ユニット（ＤＣＣ）で、低酸素雰囲気中において高温加熱処理され、その後２３℃前後で冷却処理され（ステップ２６）、冷却処理ユニット（ＣＯＬ）で冷却処理される（ステップ２７）。
次に、ウェハＷは、トランジションユニット（ＴＲＳ）、水平搬送ユニット２３及びロードロック室３１を介してＣＶＤ装置３７に搬入され、図１３（ｂ）に示すように、後工程におけるＣＭＰに対する保護膜としてのハードマスク２０７が形成される（ステップ２８）。
次に、ウェハＷは、ロードロック室３１、水平搬送ユニット２３、トランジションユニット（ＴＲＳ）、垂直搬送ユニット２２、エクステンションユニット（ＥＸＴ）及びウェハ搬送体２１を介してカセットステーション１０のカセットＣＲに搬入される。そして、図示しない別の装置において例えばフォトリソグラフィ工程により、所定のパターンに現像される。
次にウェハＷは、図示しないエッチング装置へ搬送される。そしてレジストパターンをマスクとしてドライエッチング処理により、図１３（ｃ）に示すように、ハードマスク２０７、無機絶縁膜２０６及び有機絶縁膜２０５をエッチングする（ステップ２９）。これにより、配線に相当する凹部２１０を形成することができる。ここでは、例えばＣＦ４ガスを用いてエッチング処理を行った。
なお、エッチング処理後、上述したように例えばアッシング装置等を真空／加圧処理ブロック１２に設けてレジストパターンを剥離することも可能である。
その後、ウェハＷは再びフォトリソグラフィ工程を経て、図１３（ｄ）に示すように無機絶縁膜２０４及び有機絶縁膜２０３をエッチングする（ステップ３０）。これにより、接続プラグに相当する凹部２１１を形成することができる。ここでは、例えばＣＦ４ガスを用いてエッチング処理を行った。
そして、レジストが剥離されたウェハＷはロードロック室３１及び水平搬送ユニットを介してＣＶＤ装置３７により図１３（ｅ）に示すように、配線に相当する凹部２１０及び接続プラグに相当する凹部２１１の内部の側壁に、銅拡散防止のための側壁保護用のチタンナイトライド（ＴｉＮ）２０８を形成する（ステップ３１）。側壁保護用の膜としては、ＴｉＮのほかにＴｉ、ＴｉＷ、Ｔａ、ＴａＮ、ＷＳｉＮなどを用いることができる。
そして図１４（ａ）に示すように、例えば電解めっきを用いて、配線に相当する凹部２１０及び接続プラグに相当する凹部２１１の内部に、銅２０９を埋め込む。その後、表面部分の銅を図示しないＣＭＰ装置により研磨し、溝の中にのみ銅を残して、配線２０９ａ及び接続プラグ２０９ｂとする。これにより半導体素子２００が形成される（ステップ３２）。
以上説明したように、本実施形態によれば、常圧下で層間絶縁膜形成する常圧処理ブロック１１に対して真空下又は加圧下でＣＶＤ、あるいは洗浄処理等を行う真空／加圧処理ブロック１２を一体的に設ける構成としたので、特にダマシン工程において処理時間を短縮でき、フットプリントを減少させることができる。
また、常圧処理ブロックで層間絶縁膜が形成されてから真空／加圧処理ブロック１２における処理までの時間が短縮されることにより、形成された絶縁膜の状態を良好に維持できる。特に、絶縁膜がポーラス状の膜質の場合には、処理時間遅延による隣接する絶縁膜の吸収作用も防止することができる。
更に、各種デバイスの処理プロセスに応じて、常圧処理ブロック１１における各処理ユニットを垂直方向に増設し、また、真空／加圧処理ブロック１２における各処理ユニットを水平方向に増設することができる。
図１５は、別の実施形態に係るフロー図である。この実施形態では、ステップ２７まで図１１に示したフローと同様に各層間絶縁膜２０３〜２０６を形成した後に、電子線照射ユニット（ＥＢ）３９において電子線照射を行う（ステップ２８−１）。これにより、例えば絶縁膜をポーラス状にして膜の低誘電率化を図ることができる。あるいはパターン倒れ等を防ぐために膜質を硬化させたりして、膜質を改善させることができる。
また、各層間絶縁膜２０３〜２０６を形成した後に、紫外線照射ユニット（ＵＶ）４０において紫外線照射を行う（ステップ２８−２）。これにより、例えば膜質を改質させ、絶縁膜表面の密着性を向上させることができる。
また、これら電子線照射と紫外線照射とを両方行うようにしてもよい。この場合、両処理の順序はどちらが先でも構わない。
なお、これら電子線照射や紫外線照射が行われた後は、図１１に示すフローと同様に処理を行う（ステップ２９〜ステップ３３）。
図１６は、更に別の実施形態に係るフロー図である。この実施形態では、ステップ２７まで図１１に示したフローと同様に各層間絶縁膜２０３〜２０６を形成した後に、電子線照射ユニット（ＥＢ）３９において電子線照射を行う（ステップ２８−１）。これにより、例えば絶縁膜をポーラス状にして膜の低誘電率化を図ることができる。この後、加熱処理装置３８において真空下で加熱処理を行う（ステップ２９−１）。このように真空下で加熱処理を行うことにより低酸素雰囲気で加熱できるため、４００℃以上で加熱しても基板を酸化させることはない。この加熱処理によって絶縁膜の最後の焼き固め（硬化処理）が行われる。本実施形態では、このように電子線処理ユニット（ＥＢ）３９と加熱処理装置３８とを同じ真空／加圧処理ブロック１２に隣接して配置させることにより、常圧処理ブロック１１で形成された絶縁膜に対し、電子線照射と加熱処理とを連続して行うことができるので、処理時間を短縮でき良質な絶縁膜の形成を行うことができる。
また、このような真空下での加熱処理と電子線照射の順序を変えて、ステップ２８−２及びステップ２９−２で示す順序で処理を行うことも可能である。この場合、電子照射処理で膜のポーラス化と最後の焼き固めとを行っている。このようなフローによっても、加熱処理と電子線照射とを連続して行うことができるので、処理時間を短縮でき良質な絶縁膜の形成を行うことができる。また、電子線照射と加熱処理を同時に行えるように、電子線処理ユニット（ＥＢ）３９内にウェハＷを加熱処理できるヒータ機能を備えたサセプタを設ける構成にしてもよい。
本発明は以上説明した実施形態には限定されるものではなく、種々の変形が可能であり、例えば、図１７に示す絶縁膜処理システムのように、上記実施形態における常圧処理ブロック１１と真空／加圧処理ブロック１２とをカセットステーション１０を介して一体的に設けることも可能である。
このような構成によっても、常圧処理ブロック１１で絶縁膜が形成されてから真空／加圧処理ブロック１２で処理されるまでの時間を短縮させることができ、膜質を良好に維持できる。
また、例えば、膜厚や膜質を検査する検査装置等を常圧処理ブロック１１又は真空／加圧処理ブロック１２に組み込むようにしてもよい。
また、常圧処理ブロック１１のＳＯＤ塗布処理ユニット（ＳＣＴ）やソルベントエクスチェンジ処理ユニット（ＤＳＥ）を図２に示したように２段重ねにせずとも、水平に並べて配設してもよい。
図１８は、絶縁膜処理システムの更に別の実施形態を示す概略的な斜視図である。本実施形態では、上記実施形態と同様に常圧処理ブロック１１に真空／加圧処理ブロック１２が接続されている。常圧処理ブロック１１内の各ユニットの配置は、例えば図１に示したものと同様の配置とすることができる。本実施形態では、真空／加圧処理ブロック１２におけるユニット及びロードロック室３１が垂直に２段に重ねられてところが異なる。例えばＣＶＤ装置３７の上に電子線照射ユニット（ＥＢ）３９が配置され、図では隠れて見えない加熱処理装置３８の上に紫外線照射ユニット（ＵＶ）４０が配置されている。これらＣＶＤ装置３７、加熱処理装置３８、電子線照射ユニット（ＥＢ）３９、紫外線照射ユニット（ＵＶ）４０にはそれぞれロードロック室３１が接続され、それぞれの開口部５０を介してウェハが搬送されるようになっている。また、ロードロック室３１には、搬送室８５が接続され、搬送室８５には搬送ユニット２３がＸ方向，Ｙ方向及びＺ方向に移動可能に設けられている。搬送室８５とロードロック室３１とは、ロードロック室３１の開口部３２を介してウェハが搬送されるようになっている。このようなシステムによっても、図１１，図１５又は図１６で示したフローでダマシン工程における絶縁膜を効率良く形成することができる。
図１９もまた、別の実施形態に係る絶縁膜処理システムを示す概略的な斜視図である。このシステムでも、常圧処理ブロック１１に対して真空／加圧処理ブロック１２が接続されている。この実施形態では、図１８に示した真空／加圧処理ブロック１２を９０°回転させることで、常圧処理ブロック１１に搬送室８５を介してロードロック室３１及び電子線照射ユニット（ＥＢ）３９等の処理ユニットが垂直に２段に重ねられている。本実施形態でも、常圧処理ブロック１１内の各ユニットの配置は、例えば図１に示した配置とすることができる。また、この場合、常圧処理ブロック１１と真空／加圧処理ブロック１２との間のウェハの搬送については、これまでと同様に、常圧処理ブロック１１内のトランジションユニット（ＴＲＳ）における支持ピン９２を介して行うことができる。すなわち、図５に示すようにウェハを搬送することができる。
以上のような図１８及び図１９に示す実施形態では、各真空／加圧処理ユニット及びロードロック室３１が多段多列に配置されているため、平面的に配置する構成と比べてフットプリントが大幅に向上する。
産業上の利用可能性
以上説明したように、本発明によれば、絶縁膜及び配線形成処理における処理時間を短縮でき、かつ塗布絶縁膜質の状態を良好に維持できる。
【図面の簡単な説明】
図１は、本発明の一実施形態に係る絶縁膜処理システムの全体構成を示す平面図である。
図２は、図１に示す絶縁膜処理システムの正面図である。
図３は、図１に示す絶縁膜処理システムの背面図である。
図４は、一実施形態に係るロードロック室の断面図である。
図５は、一実施形態に係るトランジションユニットの破断斜視図である。
図６は、一実施形態に係るＳＯＤ塗布処理ユニットの平面図である。
図７は、図６に示すＳＯＤ塗布処理ユニットの断面図である。
図８は、低酸素キュア・冷却処理ユニットの平面図である。
図９は、図８に示す低酸素キュア・冷却処理ユニットの断面図である。
図１０は、絶縁膜処理システムの制御系を示すブロック図である。
図１１は、絶縁膜処理システムの一連の処理工程を示すフロー図（その１）である。
図１２は、一実施形態に係る半導体素子の形成工程を示す断面図（その１）である。
図１３は、一実施形態に係る半導体素子の形成工程を示す断面図（その２）である。
図１４は、一実施形態に係る半導体素子の形成工程を示す断面図（その３）である。
図１５は、処理工程の別の実施形態を示すフロー図である。
図１６は、処理工程の更に別の実施形態を示すフロー図である。
図１７は、他の実施形態に係る絶縁膜処理システムの全体構成を示す平面図である。
図１８は、更に別の絶縁膜処理システムの全体構成を示す斜視図である。
図１９は、図１８における絶縁膜処理システムの変形例を示す斜視図である。

Claims (16)

  1. 基板を収容するカセットが複数配列されたカセットステーションと、
    前記カセットステーションに隣接して設けられ、常圧下で基板上に絶縁膜を形成するための複数の第１の処理ユニットが配置された第１の処理ユニット群と、
    前記複数の第１の処理ユニットに対して基板の搬送を行う第１の搬送ユニットと、
    前記絶縁膜が形成された基板に対して真空下又は加圧下で処理を行う複数の第２の処理ユニットが配置された第２の処理ユニット群と、
    前記複数の第２の処理ユニットにそれぞれ接続して設けられ、内部の圧力制御が可能な複数のロードロック室と、
    前記第１の処理ユニット群と前記複数のロードロック室との間で基板の搬送を行う第２の搬送ユニットと
    を具備することを特徴とする基板処理装置。
  2. 請求項１に記載の基板処理装置において、
    前記第２の処理ユニットは水平方向に配列され、第２の搬送ユニットは水平方向の搬送を行うことを特徴とする基板処理装置。
  3. 請求項１に記載の基板処理装置において、
    前記第２処理ユニットは垂直方向に多段に配置され、前記第２の搬送ユニットは垂直方向の搬送を行うことを特徴とする基板処理装置。
  4. 請求項１に記載の基板処理装置において、
    前記第１の処理ユニット群は、少なくとも、
    基板上に処理液を回転塗布する塗布処理ユニットと、
    基板に対して熱的処理を施す熱処理ユニットと
    を具備することを特徴とする基板処理装置。
  5. 請求項１に記載の基板処理装置において、
    前記第２の処理ユニット群は、前記絶縁膜を硬化させる電子線照射ユニット及び前記絶縁膜の表面状態を改質させる紫外線照射ユニットのうち少なくとも一方を具備することを特徴とする基板処理装置。
  6. 請求項５に記載の基板処理装置において、
    前記第２の処理ユニット群は、ＣＶＤ装置を更に具備することを特徴とする基板処理装置。
  7. 請求項１に記載の基板処理装置において、
    前記第２の処理ユニットと前記ロードロック室との間で基板を搬送する搬送アームを更に具備することを特徴とする基板処理装置。
  8. 請求項１に記載の基板処理装置において、
    前記第１処理ユニット群のうちの少なくとも１つのユニットに設けられ、前記第１の搬送ユニットと前記第２の搬送ユニットとの間で基板の受け渡しを行うための複数のピンを更に具備することを特徴とする基板処理装置。
  9. 請求項８に記載の基板処理装置において、
    前記第１の処理ユニット群に隣接して設けられ、基板を収容するカセットが複数配列されたカセットステーションと、
    前記複数のピンを前記カセットの配列方向に移動させる手段と
    を具備することを特徴とする基板処理装置。
  10. 常圧下で基板上に絶縁膜を形成するための複数の第１の処理ユニットが配置された第１の処理ユニット群と、
    前記絶縁膜が形成された基板に対して真空下又は加圧下で処理を行う複数の第２の処理ユニットが配置された第２の処理ユニット群と、
    前記複数の第２の処理ユニットにそれぞれ接続して設けられ、内部の圧力制御が可能な複数のロードロック室と、
    前記第１の処理ユニット群と前記ロードロック室との間で基板の受け渡しを行う搬送ユニットと、
    前記ロードロック室に設けられ、前記搬送ユニットで搬送された基板を前記第２の処理ユニットへ搬送する搬送アームと、
    前記複数の第１の処理ユニットで絶縁膜を形成した後、基板を前記搬送ユニットにより前記ロードロック室に搬送するとともに、前記搬送アームにより前記第２の処理ユニットへ基板を搬送して、この第２の処理ユニットで処理を行うように制御する制御部と
    を具備することを特徴とする基板処理装置。
  11. 請求項１０に記載の基板処理装置において、
    前記第１の処理ユニット群は、少なくとも、
    基板上に処理液を回転塗布する塗布処理ユニットと、
    基板に対して熱的処理を施す熱処理ユニットと
    を具備することを特徴とする基板処理装置。
  12. 請求項１０に記載の基板処理装置において、
    前記第２の処理ユニット群は、前記絶縁膜を硬化させる電子線照射ユニット及び前記絶縁膜の表面状態を改質させる紫外線照射ユニットのうち少なくとも一方を具備することを特徴とする基板処理装置。
  13. 常圧下で基板上に絶縁膜を形成する複数の第１の処理ユニットが配置された第１の処理ユニット群と、
    前記複数の第１の処理ユニットに対して基板の搬送を行う第１の搬送ユニットと、
    前記絶縁膜が形成された基板に対して真空下又は加圧下で処理を行う複数の第２の処理ユニットが配置された第２の処理ユニット群と、
    前記複数の第２の処理ユニットにそれぞれ接続して設けられ、内部の圧力制御が可能な複数のロードロック室と、
    前記複数の第１の処理ユニットと前記複数のロードロック室とに隣接して設けられ、基板を収容するカセットが複数配列されたカセットステーションと
    を具備することを特徴とする基板処理装置。
  14. 第１の処理ユニット群内で常圧下で基板上に絶縁膜を形成する工程と、
    前記第１の処理ユニット群内に配置され、第１の処理ユニット群に隣接する第２の処理ユニット群に対し基板の搬送を行う中間受け渡し部へ基板を搬送する工程と、
    前記中間受け渡し部から前記第２の処理ユニット群へ搬送する工程と、
    前記第２の処理ユニット群内で真空下で基板に電子線を照射する工程と
    を具備することを特徴とする基板処理方法。
  15. 請求項１４に記載の基板処理方法において、
    前記絶縁膜が形成された基板に対して、前記第１の処理ユニット群内で常圧下で加熱処理を行う工程を更に具備することを特徴とする基板処理方法。
  16. 請求項１４に記載の基板処理方法において、
    前記絶縁膜が形成された基板に対して、前記第２の処理ユニット群内で真空下で加熱処理を行う工程を更に具備することを特徴とする基板処理方法。
JP2003507876A 2001-06-25 2002-06-24 基板処理装置及び基板処理方法 Pending JPWO2003001579A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001191978 2001-06-25
JP2001191978 2001-06-25
PCT/JP2002/006297 WO2003001579A1 (fr) 2001-06-25 2002-06-24 Dispositif et procede de traitement de substrat

Publications (1)

Publication Number Publication Date
JPWO2003001579A1 true JPWO2003001579A1 (ja) 2004-10-14

Family

ID=19030501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003507876A Pending JPWO2003001579A1 (ja) 2001-06-25 2002-06-24 基板処理装置及び基板処理方法

Country Status (6)

Country Link
US (1) US20040115956A1 (ja)
JP (1) JPWO2003001579A1 (ja)
KR (1) KR100499545B1 (ja)
CN (1) CN1266745C (ja)
TW (1) TW588403B (ja)
WO (1) WO2003001579A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2004265189B2 (en) 2003-08-15 2010-03-04 Banyu Pharmaceutical Co., Ltd. Imidazopyridine derivatives
US7611996B2 (en) * 2004-03-31 2009-11-03 Applied Materials, Inc. Multi-stage curing of low K nano-porous films
JP4381909B2 (ja) * 2004-07-06 2009-12-09 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
US7918940B2 (en) 2005-02-07 2011-04-05 Semes Co., Ltd. Apparatus for processing substrate
KR101233059B1 (ko) * 2005-06-22 2013-02-13 액셀리스 테크놀로지스, 인크. 유전 물질을 처리하는 장치 및 프로세스
JP4840872B2 (ja) * 2007-03-29 2011-12-21 東京エレクトロン株式会社 基板処理装置及びその大気搬送ユニット
US20080242118A1 (en) * 2007-03-29 2008-10-02 International Business Machines Corporation Methods for forming dense dielectric layer over porous dielectrics
KR20140005855A (ko) * 2010-08-23 2014-01-15 노르스크 히드로 아에스아 프리플럭스 코팅의 브레이징
JP5779168B2 (ja) * 2012-12-04 2015-09-16 東京エレクトロン株式会社 周縁部塗布装置、周縁部塗布方法及び周縁部塗布用記録媒体
US9012912B2 (en) * 2013-03-13 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafers, panels, semiconductor devices, and glass treatment methods
EP4078292A4 (en) * 2020-07-07 2023-11-22 Lam Research Corporation INTEGRATED DRY PROCESSES FOR PHOTORESIN PATTERNING BY RADIATION

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US119678A (en) * 1871-10-03 Improvement in saws for sawing fret-holes in fan-sticks
JPH0666295B2 (ja) * 1983-06-29 1994-08-24 東京応化工業株式会社 多段プラズマ処理装置
EP0166319B1 (en) * 1984-06-14 1993-03-17 Sumitomo Electric Industries Limited Process for producing an insulated twisted electric wire
JPH0734426B2 (ja) * 1986-06-25 1995-04-12 日本電気株式会社 レジスト材の塗布現像装置
US5310410A (en) * 1990-04-06 1994-05-10 Sputtered Films, Inc. Method for processing semi-conductor wafers in a multiple vacuum and non-vacuum chamber apparatus
TW276353B (ja) * 1993-07-15 1996-05-21 Hitachi Seisakusyo Kk
JPH0936195A (ja) * 1995-07-14 1997-02-07 Dainippon Screen Mfg Co Ltd 基板処理装置
JP3510727B2 (ja) * 1995-12-01 2004-03-29 大日本スクリーン製造株式会社 基板処理装置
US5669977A (en) * 1995-12-22 1997-09-23 Lam Research Corporation Shape memory alloy lift pins for semiconductor processing equipment
US6176667B1 (en) * 1996-04-30 2001-01-23 Applied Materials, Inc. Multideck wafer processing system
US6091498A (en) * 1996-07-15 2000-07-18 Semitool, Inc. Semiconductor processing apparatus having lift and tilt mechanism
US6080526A (en) * 1997-03-24 2000-06-27 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
TW444275B (en) * 1998-01-13 2001-07-01 Toshiba Corp Processing device, laser annealing device, laser annealing method, manufacturing device and substrate manufacturing device for panel display
US6719516B2 (en) * 1998-09-28 2004-04-13 Applied Materials, Inc. Single wafer load lock with internal wafer transport
CN1347566A (zh) * 1999-04-16 2002-05-01 东京电子株式会社 半导体器件的制造方法及其制造生产线
JP3557382B2 (ja) * 1999-05-24 2004-08-25 東京エレクトロン株式会社 基板処理装置
TW504941B (en) * 1999-07-23 2002-10-01 Semiconductor Energy Lab Method of fabricating an EL display device, and apparatus for forming a thin film
KR100701718B1 (ko) * 1999-09-14 2007-03-29 동경 엘렉트론 주식회사 기판처리방법
JP3623134B2 (ja) * 1999-09-14 2005-02-23 東京エレクトロン株式会社 基板処理装置
US20010043989A1 (en) * 2000-05-18 2001-11-22 Masami Akimoto Film forming apparatus and film forming method
US6977014B1 (en) * 2000-06-02 2005-12-20 Novellus Systems, Inc. Architecture for high throughput semiconductor processing applications

Also Published As

Publication number Publication date
KR20030038712A (ko) 2003-05-16
TW588403B (en) 2004-05-21
CN1266745C (zh) 2006-07-26
WO2003001579A1 (fr) 2003-01-03
US20040115956A1 (en) 2004-06-17
KR100499545B1 (ko) 2005-07-05
CN1491431A (zh) 2004-04-21

Similar Documents

Publication Publication Date Title
KR100722585B1 (ko) 성막방법 및 막 형성 시스템
JP3769426B2 (ja) 絶縁膜形成装置
US20040047993A1 (en) Thermal processing system and methods for forming low-k dielectric films suitable for incorporation into microelectronic devices
JP2002370059A (ja) 膜形成方法及び膜形成装置
JPWO2003001579A1 (ja) 基板処理装置及び基板処理方法
US20050268849A1 (en) Film forming apparatus and film forming method
JP3585215B2 (ja) 基板処理装置
US6730620B2 (en) Substrate processing method and substrate processing apparatus
JP3599322B2 (ja) 基板処理装置及び基板処理方法
JP2009076869A (ja) 基板の処理方法、プログラム及びコンピュータ記憶媒体
JP3623134B2 (ja) 基板処理装置
JP3582584B2 (ja) 基板処理方法
JP4043022B2 (ja) 成膜装置及び成膜方法
JP4209658B2 (ja) 基板処理装置
JP3606560B2 (ja) 基板処理装置
JP3706819B2 (ja) 基板処理装置
JP3557382B2 (ja) 基板処理装置
JP4048192B2 (ja) 基板処理装置
JP2004282099A (ja) 基板処理装置
JP2002164333A (ja) 熱処理装置
JP3896239B2 (ja) 成膜方法及び成膜装置
JP2002151487A (ja) 基板処理装置
JP2004502535A (ja) マイクロエレクトロニックデバイスへの組込みに好適な低誘電率誘電体膜を形成する熱処理システムおよび方法
JP2003084456A (ja) 膜形成方法及び膜形成装置
JP2004128516A (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091117