JPS6433756U - - Google Patents
Info
- Publication number
- JPS6433756U JPS6433756U JP10132588U JP10132588U JPS6433756U JP S6433756 U JPS6433756 U JP S6433756U JP 10132588 U JP10132588 U JP 10132588U JP 10132588 U JP10132588 U JP 10132588U JP S6433756 U JPS6433756 U JP S6433756U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching element
- installing
- semiconductor substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Bipolar Transistors (AREA)
Description
第１図はこの考案のスイツチング素子の実施例
を示す回路図、第２図は第１図に示したスイツチ
ング素子を示す平面図、第３図は第２図の―
線断面図、第４図はこの考案のスイツチング素子
におけるＶｉ―Ｉｃ動作曲線の一例を示す図、第
５図はこの考案のスイツチング素子を用いたイン
バータ回路の実施例を示す回路図、第６図はこの
考案のスイツチング素子の他の実施例を示す回路
図、第７図は第６図に示したスイツチング素子を
示す平面図、第８図は第７図の―線断面図、
第９図及び第１０図は個別部品を用いた回路を示
す回路図である。 ２２，５２……スイツチング素子、２４……ト
ランジスタ、２６，３０……抵抗、２８Ｂ……ベ
ース端子、２８Ｃ……コレクタ端子、２８Ｅ……
エミツタ端子、３２……半導体基板、３８……絶
縁層、４０……エミツタ電極、４２……電極（配
線導体）、４４……ベース電極、５４……ＭＯＳ
トランジスタ、５６，６０……抵抗、５８Ｇ……
ゲート端子（外部端子）、５８Ｄ……ドレイン端
子（外部端子）、５８Ｓ……ソース端子（外部端
子）、６２……半導体基板、６８……絶縁層、７
０……ドレイン電極、７４……ゲート電極、７６
……ソース電極。
を示す回路図、第２図は第１図に示したスイツチ
ング素子を示す平面図、第３図は第２図の―
線断面図、第４図はこの考案のスイツチング素子
におけるＶｉ―Ｉｃ動作曲線の一例を示す図、第
５図はこの考案のスイツチング素子を用いたイン
バータ回路の実施例を示す回路図、第６図はこの
考案のスイツチング素子の他の実施例を示す回路
図、第７図は第６図に示したスイツチング素子を
示す平面図、第８図は第７図の―線断面図、
第９図及び第１０図は個別部品を用いた回路を示
す回路図である。 ２２，５２……スイツチング素子、２４……ト
ランジスタ、２６，３０……抵抗、２８Ｂ……ベ
ース端子、２８Ｃ……コレクタ端子、２８Ｅ……
エミツタ端子、３２……半導体基板、３８……絶
縁層、４０……エミツタ電極、４２……電極（配
線導体）、４４……ベース電極、５４……ＭＯＳ
トランジスタ、５６，６０……抵抗、５８Ｇ……
ゲート端子（外部端子）、５８Ｄ……ドレイン端
子（外部端子）、５８Ｓ……ソース端子（外部端
子）、６２……半導体基板、６８……絶縁層、７
０……ドレイン電極、７４……ゲート電極、７６
……ソース電極。
Claims (1)
- 単一のトランジスタを形成可能な最小限の半導
体基板を設置し、この半導体基板に単一のトラン
ジスタを設置し、このトランジスタを覆う絶縁層
上に前記トランジスタに付随する抵抗を設置し、
前記トランジスタの電極又は前記抵抗に外部端子
を設置したスイツチング素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10132588U JPS6433756U (ja) | 1988-07-30 | 1988-07-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10132588U JPS6433756U (ja) | 1988-07-30 | 1988-07-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6433756U true JPS6433756U (ja) | 1989-03-02 |
Family
ID=31330214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10132588U Pending JPS6433756U (ja) | 1988-07-30 | 1988-07-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6433756U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650002A (ja) * | 1992-07-31 | 1994-02-22 | Kajima Corp | 鉄骨の位置決め接続工法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5214384A (en) * | 1975-07-24 | 1977-02-03 | Nippon Denso Co Ltd | Input resistor for protection of semiconductor device |
-
1988
- 1988-07-30 JP JP10132588U patent/JPS6433756U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5214384A (en) * | 1975-07-24 | 1977-02-03 | Nippon Denso Co Ltd | Input resistor for protection of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650002A (ja) * | 1992-07-31 | 1994-02-22 | Kajima Corp | 鉄骨の位置決め接続工法 |