JPS641937B2 - - Google Patents
Info
- Publication number
- JPS641937B2 JPS641937B2 JP10171883A JP10171883A JPS641937B2 JP S641937 B2 JPS641937 B2 JP S641937B2 JP 10171883 A JP10171883 A JP 10171883A JP 10171883 A JP10171883 A JP 10171883A JP S641937 B2 JPS641937 B2 JP S641937B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- shape
- leads
- board
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005476 soldering Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 229910001285 shape-memory alloy Inorganic materials 0.000 claims description 8
- 239000004033 plastic Substances 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000004907 flux Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67138—Apparatus for wiring semiconductor or solid state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、面付用の部品を基板に搭載して該部
品のリードをハンダ付けする方法に関するもので
ある。
品のリードをハンダ付けする方法に関するもので
ある。
第１図は従来一般に用いられている面付用電子
部品の１例を示し、電子部品３にリード５が固着
されている。
部品の１例を示し、電子部品３にリード５が固着
されている。
第２図Ａ，Ｂ，Ｃは上記の電子部品３を基板１
にハンダ付けする行程の説明図である。
にハンダ付けする行程の説明図である。
第２図Ａのように基板１の表面に接着剤２（熱
硬化樹脂、又は紫外線硬化樹脂）を塗布し、その
上に同図Ｂのように電子部品３を置いて仮固定す
る。これを同図Ｃのように上下反転してハンダ槽
（図示せず）上で噴流ハンダ４を吹きつけてリー
ド５と基板１とのハンダ付けを行う。
硬化樹脂、又は紫外線硬化樹脂）を塗布し、その
上に同図Ｂのように電子部品３を置いて仮固定す
る。これを同図Ｃのように上下反転してハンダ槽
（図示せず）上で噴流ハンダ４を吹きつけてリー
ド５と基板１とのハンダ付けを行う。
上記の作業を自動機で行うには、第１図に示し
た部品の下面とリード先端とのギヤツプ寸法ｈが
厳しく規制される。その理由は次の如くである。
た部品の下面とリード先端とのギヤツプ寸法ｈが
厳しく規制される。その理由は次の如くである。
第２図Ａのように基板１の表面に接着剤２を塗
布する作業はデイスペンサーやスクリーン印刷に
よつて行われ、接着剤供給量は一定である。この
ため、前記のギヤツプ寸法ｈが過大であると接着
が旨く行われず、接着が行われなかつたり途中で
脱落したりする虞れがある。
布する作業はデイスペンサーやスクリーン印刷に
よつて行われ、接着剤供給量は一定である。この
ため、前記のギヤツプ寸法ｈが過大であると接着
が旨く行われず、接着が行われなかつたり途中で
脱落したりする虞れがある。
このため、前記の寸法ｈは例えば０〜0.2mmと
いうような高精度が要求される。ｈ＞0.2mmであ
ると前記のような接着不良を生じ、ｈ＜０mmであ
るとリード５の先端が基板１に接触しないためハ
ンダ不良を招く虞れがあるからである。
いうような高精度が要求される。ｈ＞0.2mmであ
ると前記のような接着不良を生じ、ｈ＜０mmであ
るとリード５の先端が基板１に接触しないためハ
ンダ不良を招く虞れがあるからである。
ところが、上記の寸法ｈを０〜0.2mmといつた
高精度に規制すると、現在の曲げ加工技術では歩
留りが悪くて製造コストを上昇させ、また曲げ加
工の影響によつてリードとパツケージとの界面に
クラツクを生じるなどの不具合を誘発する虞れが
有る。
高精度に規制すると、現在の曲げ加工技術では歩
留りが悪くて製造コストを上昇させ、また曲げ加
工の影響によつてリードとパツケージとの界面に
クラツクを生じるなどの不具合を誘発する虞れが
有る。
本発明は上述の事情に鑑みて為され、面付用部
品のリード形状に高精度を要せずに、確実かつ容
易にハンダ付加工を施すことが出来るハンダ付方
法を提供することを目的とする。
品のリード形状に高精度を要せずに、確実かつ容
易にハンダ付加工を施すことが出来るハンダ付方
法を提供することを目的とする。
上記の目的を達成するため、本発明のハンダ付
方法は、平板状のパツケージからリードが突出し
ている構造の面付用部品に適用され、 (a) 前記のリードを形状記憶合金で構成し、 (b) 前記面付用部品を基板に搭載した状態におけ
るリード形状を該リードに記憶させ、 (c) 該リードに塑性加工を施して、当該面付用部
品のパツケージの頂面及び底面とほぼ平行な形
状とし、 (d) 上記のパツケージを基板に接着して仮付け
し、 (e) 溶融状態のハンダをリードに触れさせて該リ
ードを加熱し、該リードを記憶形状に復元せし
める。
方法は、平板状のパツケージからリードが突出し
ている構造の面付用部品に適用され、 (a) 前記のリードを形状記憶合金で構成し、 (b) 前記面付用部品を基板に搭載した状態におけ
るリード形状を該リードに記憶させ、 (c) 該リードに塑性加工を施して、当該面付用部
品のパツケージの頂面及び底面とほぼ平行な形
状とし、 (d) 上記のパツケージを基板に接着して仮付け
し、 (e) 溶融状態のハンダをリードに触れさせて該リ
ードを加熱し、該リードを記憶形状に復元せし
める。
上記の方法によれば、面付用部品のパツケージ
を基板に接着して仮付けする工程において、該面
付用部品のリードはパツケージの頂面、底面とほ
ぼ平行な形に塑性変形されているので、該リード
と基板とが干渉することなく容易に仮付すること
ができ、リードやパツケージに無理な力を与えな
い。
を基板に接着して仮付けする工程において、該面
付用部品のリードはパツケージの頂面、底面とほ
ぼ平行な形に塑性変形されているので、該リード
と基板とが干渉することなく容易に仮付すること
ができ、リードやパツケージに無理な力を与えな
い。
そして、この段階（仮付工程）において上記リ
ードは基板に搭載された状態の形状を記憶してい
るので、溶融ハンダに触れて昇温すると記憶して
いた形状に復元し、リード先端が基板に接するの
で確実なハンダ付が行われる。
ードは基板に搭載された状態の形状を記憶してい
るので、溶融ハンダに触れて昇温すると記憶して
いた形状に復元し、リード先端が基板に接するの
で確実なハンダ付が行われる。
その上、ハンダ作業で加熱される迄の間、リー
ドは基板から離れているので、リードと基板との
間に余分のフラツクスを挟みこむ虞れが無い。
ドは基板から離れているので、リードと基板との
間に余分のフラツクスを挟みこむ虞れが無い。
次に、本発明の一実施例を第３図乃至第６図に
ついて説明する。
ついて説明する。
第３図Ａは本発明のリード構造の一実施例を備
えた電子部品の構成途中の状態を示し、同図Ｂは
構成を終えてハンダ付加工に供し得るようになつ
た状態を示す。
えた電子部品の構成途中の状態を示し、同図Ｂは
構成を終えてハンダ付加工に供し得るようになつ
た状態を示す。
本発明は形状記憶合金によつてリードを構成す
る。本実施例では形状記憶合金として市販のTi
−Ni合金板（厚さ寸法0.15mm）を用い、プラスチ
ツクICパツケージ３′に取付けてミニフラツトパ
ツクIC類似のテストサンプルを構成した。第４
図はその外観斜視図である。
る。本実施例では形状記憶合金として市販のTi
−Ni合金板（厚さ寸法0.15mm）を用い、プラスチ
ツクICパツケージ３′に取付けてミニフラツトパ
ツクIC類似のテストサンプルを構成した。第４
図はその外観斜視図である。
また、比較例として42アロイリードを用いて同
形状のダミーサンプルを構成した。
形状のダミーサンプルを構成した。
実験手順は第５図に示すごとくで、フロー１１
で前記の形状記憶合金板を打抜いてフレーム状と
し、これをフロー１２でモールドした。上記モー
ルド材はガラス転移点約150℃のエポキシ系樹脂
であり、前記の形状記憶合金はAf≒180℃のもの
である。フロー１３で、形状記憶合金部に厚さ
0.5μmのニツケルメツキを施し、厚さ２〜4μmの
ハンダメツキを施した。これらの打抜き、モール
ド、メツキの各工程は一般的なもので別段の技術
的困難を伴わない。
で前記の形状記憶合金板を打抜いてフレーム状と
し、これをフロー１２でモールドした。上記モー
ルド材はガラス転移点約150℃のエポキシ系樹脂
であり、前記の形状記憶合金はAf≒180℃のもの
である。フロー１３で、形状記憶合金部に厚さ
0.5μmのニツケルメツキを施し、厚さ２〜4μmの
ハンダメツキを施した。これらの打抜き、モール
ド、メツキの各工程は一般的なもので別段の技術
的困難を伴わない。
フロー１４のリード成形は、モールド型を用い
て約190℃で第３図Ａに示す形状に塑性成形せし
めて形状を記憶させた。次にフロー１５で通常工
程と同様にダム切断を行い、さらにフロー１６に
おいて、第３図Ａの形状リード５ａを同図Ｂのリ
ード５ｂのように常温で塑性変形させて、パツケ
ージ３′の頂面及び底面とほぼ平行となるように
伸ばした。
て約190℃で第３図Ａに示す形状に塑性成形せし
めて形状を記憶させた。次にフロー１５で通常工
程と同様にダム切断を行い、さらにフロー１６に
おいて、第３図Ａの形状リード５ａを同図Ｂのリ
ード５ｂのように常温で塑性変形させて、パツケ
ージ３′の頂面及び底面とほぼ平行となるように
伸ばした。
本発明を実施する際、リードに形状記憶操作を
施した後の常温塑性変形は、第３図Ｂに示したパ
ツケージ３′の頂面を含む平面３Ａと、同じく底
面を含む平面３Ｂとの間にリード５ｂが収まるよ
うに伸ばす。
施した後の常温塑性変形は、第３図Ｂに示したパ
ツケージ３′の頂面を含む平面３Ａと、同じく底
面を含む平面３Ｂとの間にリード５ｂが収まるよ
うに伸ばす。
塑性変形させたリード５ｂが上記の面３Ｂより
も下方に突出していると、パツケージ３′を基板
上に置いて仮付けする際にリード５ｂと基板とが
干渉するからである。
も下方に突出していると、パツケージ３′を基板
上に置いて仮付けする際にリード５ｂと基板とが
干渉するからである。
また、該リード５ｂが前記の面３Ａよりも上方
に突出していても、ハンダ付工程には悪影響を及
ぼさないが、塑性変形を施した後の面付部品の取
扱を容易ならしめる為、前記の面３Ａの下方に収
められていることが望ましい。
に突出していても、ハンダ付工程には悪影響を及
ぼさないが、塑性変形を施した後の面付部品の取
扱を容易ならしめる為、前記の面３Ａの下方に収
められていることが望ましい。
以上のようにして得たサンプルを、比較例のダ
ミーサンプルと共に厚さ1.5mm、大きさ150mm×
150mmの紙フエノール基板に搭載した。用いた接
着剤は熱硬化系樹脂で、硬化条件は120℃、30分
間である。
ミーサンプルと共に厚さ1.5mm、大きさ150mm×
150mmの紙フエノール基板に搭載した。用いた接
着剤は熱硬化系樹脂で、硬化条件は120℃、30分
間である。
本実施例において、第３図Ａに示したギヤツプ
寸法h′は、従来の面付部品における精度の約1/2
とし、０〜0.4mmの間にバラツかせた。しかし本
実施例のテストサンプルはその後第３図Ｂのよう
にリード５ｂを伸ばしてあるので、電子部品サン
プルのパツケージ３′を基板に接着する場合、リ
ード５ｂは全然邪魔にならず、容易に接着を行い
得た。
寸法h′は、従来の面付部品における精度の約1/2
とし、０〜0.4mmの間にバラツかせた。しかし本
実施例のテストサンプルはその後第３図Ｂのよう
にリード５ｂを伸ばしてあるので、電子部品サン
プルのパツケージ３′を基板に接着する場合、リ
ード５ｂは全然邪魔にならず、容易に接着を行い
得た。
比較例のダミーサンプルはh′寸法のバラツキの
ため、サンプル個数48個中の15個が接着不良とな
り、手作業で補つて接着した。
ため、サンプル個数48個中の15個が接着不良とな
り、手作業で補つて接着した。
第３図Ｂに示したように構成したテストサンプ
ルを第６図のように接着剤２により基板１に接着
して仮付けし、上下反転して下面から235℃の噴
流ハンダ４を接触させると、同図に破線で示した
形状のリード５ｂは実線で示したように記憶形状
５ａに復元し、その先端が基板１に密着してハン
ダ付けが行われた。
ルを第６図のように接着剤２により基板１に接着
して仮付けし、上下反転して下面から235℃の噴
流ハンダ４を接触させると、同図に破線で示した
形状のリード５ｂは実線で示したように記憶形状
５ａに復元し、その先端が基板１に密着してハン
ダ付けが行われた。
上記の実験により、本発明のハンダ付方法によ
ればリードの形状、寸法に高精度を要しないで容
易に確実なハンダ付加工の行われることが確認さ
れたが、その他に次記のような予期しない結果が
確認された。即ち、従来の面付部品のリード構造
においてはハンダ付加工工程における不良率が
0.5／ピン（リード総数384）であつたが、形状記
憶合金製のリードを用いた本実施例では不良率が
0.1％／ピンであり、従来の不良率に比して約1/5
に激減した。この不良率低減効果の理由は次記の
ごとく判断される。
ればリードの形状、寸法に高精度を要しないで容
易に確実なハンダ付加工の行われることが確認さ
れたが、その他に次記のような予期しない結果が
確認された。即ち、従来の面付部品のリード構造
においてはハンダ付加工工程における不良率が
0.5／ピン（リード総数384）であつたが、形状記
憶合金製のリードを用いた本実施例では不良率が
0.1％／ピンであり、従来の不良率に比して約1/5
に激減した。この不良率低減効果の理由は次記の
ごとく判断される。
即ち、面付ハンダ工法特有の不良原因として、
部品と基板に過剰のフラツクスが付着して発泡す
ることによりハンダ付け不良を招くという現象が
知られている。ところが本実施例においては、リ
ードが第６図に破線で描いた５ｂの形状に伸びて
いる状態でフラツクスの供給を受けるので、フラ
ツクスの溜まり量が少なく、このためフラツクス
過剰に起因するハンダ付不良が減少したものと判
明した。こうした効果を期待するためには、形状
記憶操作後の塑性変形により、リード形状をパツ
ケージ面とほぼ平行に揃えておくことが必要であ
る。
部品と基板に過剰のフラツクスが付着して発泡す
ることによりハンダ付け不良を招くという現象が
知られている。ところが本実施例においては、リ
ードが第６図に破線で描いた５ｂの形状に伸びて
いる状態でフラツクスの供給を受けるので、フラ
ツクスの溜まり量が少なく、このためフラツクス
過剰に起因するハンダ付不良が減少したものと判
明した。こうした効果を期待するためには、形状
記憶操作後の塑性変形により、リード形状をパツ
ケージ面とほぼ平行に揃えておくことが必要であ
る。
以上詳述したように、本発明の方法によれば、
面付用部品の形状、寸法に高精度を要せず、容易
かつ確実にハンダ付加工を施すことができ、その
上、余分のフラツクスによつてハンダ付不良を生
じる虞れが無いという、優れた実用的効果を奏す
る。
面付用部品の形状、寸法に高精度を要せず、容易
かつ確実にハンダ付加工を施すことができ、その
上、余分のフラツクスによつてハンダ付不良を生
じる虞れが無いという、優れた実用的効果を奏す
る。
第１図は面付用部品の１例の側面図、第２図
Ａ，Ｂ，Ｃは面付部品を基板にハンダ付けする従
来技術を工程順に描いた説明図、第３図Ａ，Ｂは
本発明の一実施例における面付用部品の構成順序
を説明するための側面図、第４図は第３図Ａに示
した状態の面付用部品の斜視図、第５図は上記実
施例におけるハンダ付操作のフロー図、第６図は
上記実施例の作用説明図である。 １……基板、２……接着剤、３……面付用部
品、３′……面付用部品のテストサンプルとして
のプラスチツクICパツケージ、４……噴流ハン
ダ、５……リード、５ａ……本発明の実施例にお
いて記憶形状に成形したリード、５ｂ……同常温
形成したリード。
Ａ，Ｂ，Ｃは面付部品を基板にハンダ付けする従
来技術を工程順に描いた説明図、第３図Ａ，Ｂは
本発明の一実施例における面付用部品の構成順序
を説明するための側面図、第４図は第３図Ａに示
した状態の面付用部品の斜視図、第５図は上記実
施例におけるハンダ付操作のフロー図、第６図は
上記実施例の作用説明図である。 １……基板、２……接着剤、３……面付用部
品、３′……面付用部品のテストサンプルとして
のプラスチツクICパツケージ、４……噴流ハン
ダ、５……リード、５ａ……本発明の実施例にお
いて記憶形状に成形したリード、５ｂ……同常温
形成したリード。
Claims (1)
- 【特許請求の範囲】 １ パツケージされた面付用部品のリードを基板
にハンダ付けする方法において、 (a) 前記のリードを形状記憶合金で構成し、 (b) 前記面付用部品を基板に搭載した状態におけ
るリード形状を該リードに記憶させ、 (c) 該リードに塑性加工を施して、当該面付用部
品のパツケージの頂面及び底面とほぼ平行な形
状とし、 (d) 上記のパツケージを基板に接着して仮付け
し、 (e) 溶融状態のハンダをリードに触れさせて該リ
ードを加熱し、該リードを記憶形状に復元せし
めることを特徴とする、面付用部品のハンダ付
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10171883A JPS59227149A (ja) | 1983-06-09 | 1983-06-09 | 面付用部品のハンダ付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10171883A JPS59227149A (ja) | 1983-06-09 | 1983-06-09 | 面付用部品のハンダ付方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59227149A JPS59227149A (ja) | 1984-12-20 |
| JPS641937B2 true JPS641937B2 (ja) | 1989-01-13 |
Family
ID=14308081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10171883A Granted JPS59227149A (ja) | 1983-06-09 | 1983-06-09 | 面付用部品のハンダ付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59227149A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237556A (ja) * | 1987-03-26 | 1988-10-04 | Ngk Spark Plug Co Ltd | 電装部材における接続突片の曲成方法 |
| JPH02116151A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | フラット形集積回路 |
-
1983
- 1983-06-09 JP JP10171883A patent/JPS59227149A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59227149A (ja) | 1984-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI710294B (zh) | 安裝方法 | |
| JPS641937B2 (ja) | ||
| JPH0982719A (ja) | 電極へのフラックス転写方法、バンプの製造方法およびこれらの製造装置 | |
| JPS62172676A (ja) | 難ハンダ付性材料への端子の取付方法 | |
| US8900926B2 (en) | Chip package method | |
| JP3264072B2 (ja) | 電子部品およびその製造方法 | |
| CN205005338U (zh) | 一种具有补强结构的柔性线路板 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP2007109749A (ja) | リードフレーム及び該リードフレームを使用した半導体装置 | |
| JPS60201696A (ja) | フラツトパツケ−ジの半田付方法 | |
| JPS5950534A (ja) | 半導体の樹脂封止方法 | |
| JPH0918121A (ja) | 電子部品実装体及びその製造方法 | |
| JP2501668Y2 (ja) | 表面実装用電気部品 | |
| JPH05166879A (ja) | Ｉｃ実装方法 | |
| JPH027411A (ja) | 圧電部品の製造方法 | |
| JP2502790B2 (ja) | Ｉｃ部品の実装方法 | |
| JPS6344998Y2 (ja) | ||
| JPH0548256A (ja) | プリント配線板の表面実装方法 | |
| JP2002335068A (ja) | 電子部品の位置矯正方法、および電子部品の位置矯正装置 | |
| JP2738118B2 (ja) | 電子部品のボンディング方法 | |
| JPH07297533A (ja) | 半導体装置の固定方法及びその半導体装置並びに接着剤の塗布方法 | |
| JP2626066B2 (ja) | 接着剤膜厚調整方法及び接着剤膜作成装置 | |
| JP3040682U (ja) | プリント回路 | |
| JPH0878608A (ja) | 半導体パッケ−ジ実装構造及び方法 | |
| JPS61287197A (ja) | 電子部品の製造方法 |