JPS6390782A - 半導体デバイスのスクリ−ニング方法 - Google Patents
半導体デバイスのスクリ−ニング方法Info
- Publication number
- JPS6390782A JPS6390782A JP23643186A JP23643186A JPS6390782A JP S6390782 A JPS6390782 A JP S6390782A JP 23643186 A JP23643186 A JP 23643186A JP 23643186 A JP23643186 A JP 23643186A JP S6390782 A JPS6390782 A JP S6390782A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- discharge
- die pad
- resin
- conductive plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000012216 screening Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 239000011347 resin Substances 0.000 abstract description 9
- 229920005989 resin Polymers 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 abstract description 2
- 238000007599 discharging Methods 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体デバイスのスクリーニング方法に関す
るものである。
るものである。
(従来の技術〕
従来、半導体デバイスのスクリーニング方法としては次
の方法が提案されている。
の方法が提案されている。
すなわち、半導体デバイスを高温環境に置き、半導体デ
バイスに所定期間、予め定めた信号を印加する。すると
、全ての酸化膜に熱的、電気的ストレスが加わり、耐圧
の低い微小欠陥を有する酸化膜が加速度的に破壊される
。
バイスに所定期間、予め定めた信号を印加する。すると
、全ての酸化膜に熱的、電気的ストレスが加わり、耐圧
の低い微小欠陥を有する酸化膜が加速度的に破壊される
。
酸化膜の寿命TTF(time to failure
)は、TTF (X:10−2” (E : MV/
cab)で表わされ、例えば。
)は、TTF (X:10−2” (E : MV/
cab)で表わされ、例えば。
I M DRAMで一般的に用いられているゲート酸化
膜では、1v電圧を増加すると寿命が11500短縮さ
れる。
膜では、1v電圧を増加すると寿命が11500短縮さ
れる。
従来における半導体デバイスのスクリーニング方法によ
ると、半導体デバイスに印加する電圧を高くするほど、
酸化膜破壊が加速度的に進行するためスクリーニング効
果が向上するが、ある電圧値以上で、電流に起因する接
合破壊等が起こるため、印加できる電圧には限度があり
、このことがスクリーニング効率低下の一因となってい
た。
ると、半導体デバイスに印加する電圧を高くするほど、
酸化膜破壊が加速度的に進行するためスクリーニング効
果が向上するが、ある電圧値以上で、電流に起因する接
合破壊等が起こるため、印加できる電圧には限度があり
、このことがスクリーニング効率低下の一因となってい
た。
この発明は上記のような問題点を解決なるためになされ
たもので、スクリーニング効率を高めることを目的とす
る。
たもので、スクリーニング効率を高めることを目的とす
る。
この発明に係る半導体デバイスのスクリーニング方法は
、半導体デバイスのパッケージ表面に高電圧を所定期間
印加してパッケージ表面に帯電させ、その後、ダイパッ
ドをアースしてパッケージ表面の電荷を放電させるもの
である。
、半導体デバイスのパッケージ表面に高電圧を所定期間
印加してパッケージ表面に帯電させ、その後、ダイパッ
ドをアースしてパッケージ表面の電荷を放電させるもの
である。
(作用)
この発明における酸化膜の破壊は、パッケージ表面に帯
電した電荷がダイボンドを介して放電されて行なわれ、
この放電電流は微小であるため、接合破壊等の電流破壊
は惹起されない。
電した電荷がダイボンドを介して放電されて行なわれ、
この放電電流は微小であるため、接合破壊等の電流破壊
は惹起されない。
(実施例〕
第1図はこの発明を実施する装置の要部を示す。図にお
いて% 1は半導体デバイスで、リードフレーム1fの
ダイパッドIPに半導体チップICをダイボンドすると
ともに、金線IWを所定のり−ド】ILにワイヤーボン
ドし、樹脂1rでモールドしてなるものである。前記ダ
イパッドIPは放電スイッチ2を介してアースに接続さ
れている。3はモールドされた樹脂(パッケージ)に当
接された導電板である。4は高電圧の直流電源で、正極
は印加スイッチ5を介して前記導電板3に負極はアース
に接続されている。前記導電板3、樹脂1r、半導体チ
ップ1cによりコンデンサが形成されている。
いて% 1は半導体デバイスで、リードフレーム1fの
ダイパッドIPに半導体チップICをダイボンドすると
ともに、金線IWを所定のり−ド】ILにワイヤーボン
ドし、樹脂1rでモールドしてなるものである。前記ダ
イパッドIPは放電スイッチ2を介してアースに接続さ
れている。3はモールドされた樹脂(パッケージ)に当
接された導電板である。4は高電圧の直流電源で、正極
は印加スイッチ5を介して前記導電板3に負極はアース
に接続されている。前記導電板3、樹脂1r、半導体チ
ップ1cによりコンデンサが形成されている。
次に、動作を説明する。
まず、放電スイッチ2を開き、印加スイッチ5を閉じる
。すると、高電圧直流電源4の電圧が導電板3に印加さ
れ、樹脂lr上に電荷が帯電される。
。すると、高電圧直流電源4の電圧が導電板3に印加さ
れ、樹脂lr上に電荷が帯電される。
ついで、放電スイッチ2を閉じ、印加スイッチ5を開く
と、導電板3への高電圧の印加が解除されるとともに、
ダイパッドIPがアースされる。
と、導電板3への高電圧の印加が解除されるとともに、
ダイパッドIPがアースされる。
すると、樹1i11r上の電荷は、ダイパッドIPを介
してアースに放電され、全ての酸化膜に極端に高い電界
がかかる。従って、耐圧の低い微小欠陥を有する酸化膜
はきわめて短い時間に起こる放電により破壊されること
になる。
してアースに放電され、全ての酸化膜に極端に高い電界
がかかる。従って、耐圧の低い微小欠陥を有する酸化膜
はきわめて短い時間に起こる放電により破壊されること
になる。
しかし、導電板3、樹脂1r、半導体チップICにより
形成されるコンデンサの容量が小さいため、放電電流は
極めて小さく、接合破壊等の電tR6!I壊は惹起され
ない。
形成されるコンデンサの容量が小さいため、放電電流は
極めて小さく、接合破壊等の電tR6!I壊は惹起され
ない。
(発明の効果〕
以上のように、この発明によれば、半導体デバイスのパ
ッケージ表面に高電圧を所定期間印加してパッケージ表
面に帯電させその後、ダイパッドをアースしてパッケー
ジ表面の電荷を放電させるようにしたので、スクリーニ
ングの効率を高めることができるという効果がある。
ッケージ表面に高電圧を所定期間印加してパッケージ表
面に帯電させその後、ダイパッドをアースしてパッケー
ジ表面の電荷を放電させるようにしたので、スクリーニ
ングの効率を高めることができるという効果がある。
第1図はこの発明を実施する装置の要部を示す図である
。 図において、1は半導体デバイス、1rは樹脂、IPは
ダイパッドである。
。 図において、1は半導体デバイス、1rは樹脂、IPは
ダイパッドである。
Claims (1)
- 半導体デバイスのパッケージ表面に高電圧を所定期間印
加してパッケージ表面に帯電させ、その後、ダイパッド
をアースしてパッケージ表面の電荷を放電させることを
特徴とする半導体デバイスのスクリーニング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23643186A JPS6390782A (ja) | 1986-10-02 | 1986-10-02 | 半導体デバイスのスクリ−ニング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23643186A JPS6390782A (ja) | 1986-10-02 | 1986-10-02 | 半導体デバイスのスクリ−ニング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6390782A true JPS6390782A (ja) | 1988-04-21 |
Family
ID=17000651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23643186A Pending JPS6390782A (ja) | 1986-10-02 | 1986-10-02 | 半導体デバイスのスクリ−ニング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6390782A (ja) |
-
1986
- 1986-10-02 JP JP23643186A patent/JPS6390782A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE41719E1 (en) | Power MOSFET with integrated drivers in a common package | |
TWI770043B (zh) | 電池保護裝置 | |
JPH0526746Y2 (ja) | ||
US8664756B2 (en) | Reconstituted wafer package with high voltage discrete active dice and integrated field plate for high temperature leakage current stability | |
US5587598A (en) | Semiconductor device with charge-up preventing function | |
JPS6073375A (ja) | 半導体装置の試験方法 | |
KR100271992B1 (ko) | 정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치 | |
US11605578B2 (en) | Chip package assembly and method for manufacturing the same | |
JPS6390782A (ja) | 半導体デバイスのスクリ−ニング方法 | |
JP3612226B2 (ja) | 半導体装置及び半導体モジュール | |
US20230047166A1 (en) | Packaging methods of semiconductor devices | |
JPH09162255A (ja) | 半導体素子の試験装置 | |
JP2621507B2 (ja) | 絶縁ゲート形半導体素子 | |
JP2914015B2 (ja) | 半導体装置 | |
JPS63132440A (ja) | 半導体デバイスのスクリ−ニング方法 | |
JPH0423520B2 (ja) | ||
JPH085550Y2 (ja) | 半導体装置 | |
JP3738369B2 (ja) | 半導体集積回路装置 | |
JP2573295B2 (ja) | 静電耐圧評価方法 | |
JPS60224256A (ja) | 複合形半導体装置 | |
JPS63181377A (ja) | 半導体装置 | |
JPH0758296A (ja) | 半導体装置およびその製造方法 | |
JPH04198775A (ja) | 半導体デバイスの静電破壊試験方法 | |
JPH0295514A (ja) | 放電加工機の電源装置 | |
JPH03152944A (ja) | 電界効果型トランジスタのワイヤボンディング方法 |